JPS5891621A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5891621A JPS5891621A JP56190228A JP19022881A JPS5891621A JP S5891621 A JPS5891621 A JP S5891621A JP 56190228 A JP56190228 A JP 56190228A JP 19022881 A JP19022881 A JP 19022881A JP S5891621 A JPS5891621 A JP S5891621A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- pattern
- deposited
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000012212 insulator Substances 0.000 claims abstract description 8
- 238000010894 electron beam technology Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000013078 crystal Substances 0.000 abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 16
- 229920005591 polysilicon Polymers 0.000 abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 7
- 150000004767 nitrides Chemical class 0.000 abstract description 6
- 239000010453 quartz Substances 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 230000001590 oxidative effect Effects 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 230000002349 favourable effect Effects 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 18
- 238000007796 conventional method Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 241000277269 Oncorhynchus masou Species 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- -1 that is Chemical compound 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76272—Vertical isolation by lateral overgrowth techniques, i.e. ELO techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
- Y10S117/903—Dendrite or web or cage technique
- Y10S117/904—Laser beam
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/091—Laser beam processing of fets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/093—Laser beam treatment in general
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法、特に絶縁体上に半導
体単結晶膜を形成する方法に関するものである。
体単結晶膜を形成する方法に関するものである。
半導体装置の烏速化、高vR度化の丸め、Lgl路襦子
をlI鴫体で分離して浮遊容量の少ない半導体集積回路
を製造する試みがなされており、その一方法として絶縁
体上に島状の半導体結晶を形成し、その半導体結晶中に
回路系子を構成する方法がある。この半導体単結晶を形
成する方法として、絶縁体上に多結晶または非晶質の半
導体膜を堆積し、その表面にレーザ光もしくは“鑵子繊
等のエネルギー線を照射することにより表面層のみを加
熱し、単結晶の半導体膜を形成する方法がある。
をlI鴫体で分離して浮遊容量の少ない半導体集積回路
を製造する試みがなされており、その一方法として絶縁
体上に島状の半導体結晶を形成し、その半導体結晶中に
回路系子を構成する方法がある。この半導体単結晶を形
成する方法として、絶縁体上に多結晶または非晶質の半
導体膜を堆積し、その表面にレーザ光もしくは“鑵子繊
等のエネルギー線を照射することにより表面層のみを加
熱し、単結晶の半導体膜を形成する方法がある。
このような従来の方法の一例を作製方法を図に示しなが
ら説明する。第1図(a)において、叫は基板となるべ
、き石英基板(Slow )、(川はその上に通常の減
圧CVD法によってたい積させられた厚さ一500OA
のポリシリコンをホす。これを−1図(切に示すように
950℃の酸化ふんい気で成長させた600Aの酸化1
1He、減圧CVD法によってたーい積させられた1O
OOAo′1ill化膜霞によっておおい、写真製版工
程を経て、第1図(C)のごとく窒化fIIll:ll
をパターニングする。これを950℃の酸化ふん囲気に
長時間ざらし、盪化膜(Ilのパターンのない部分をす
べて酸化してしまつ友後、窒化(−とその下敷の酸化m
μ匂を除去すれば、51i1図(d)に示すごとくポリ
シリコンが周囲と下部を絶縁物である二酸化シリコンす
なわち石英ガラスで囲まれた形状を得ることができる。
ら説明する。第1図(a)において、叫は基板となるべ
、き石英基板(Slow )、(川はその上に通常の減
圧CVD法によってたい積させられた厚さ一500OA
のポリシリコンをホす。これを−1図(切に示すように
950℃の酸化ふんい気で成長させた600Aの酸化1
1He、減圧CVD法によってたーい積させられた1O
OOAo′1ill化膜霞によっておおい、写真製版工
程を経て、第1図(C)のごとく窒化fIIll:ll
をパターニングする。これを950℃の酸化ふん囲気に
長時間ざらし、盪化膜(Ilのパターンのない部分をす
べて酸化してしまつ友後、窒化(−とその下敷の酸化m
μ匂を除去すれば、51i1図(d)に示すごとくポリ
シリコンが周囲と下部を絶縁物である二酸化シリコンす
なわち石英ガラスで囲まれた形状を得ることができる。
しかし、このままではポリシリコンがデバイス形成可能
な結晶性をもたないため、細くしぼったレーザ光あるい
は電子ビーム等のエネルギー線で、このポリシリコンを
溶融させ単結晶化ないしは大きな粒径のポリシリコンに
する必要があもところが従来の方法ではエネルギー線を
照射してもポリシリコンを囲む絶縁層において下部方向
と周囲方向の熱放散が制御されないため、往々にして周
辺から早く循却され結晶核が多く生じ、単結晶化はおろ
か大きな粒径を得ることも比較的固−(、、、ありえ。
な結晶性をもたないため、細くしぼったレーザ光あるい
は電子ビーム等のエネルギー線で、このポリシリコンを
溶融させ単結晶化ないしは大きな粒径のポリシリコンに
する必要があもところが従来の方法ではエネルギー線を
照射してもポリシリコンを囲む絶縁層において下部方向
と周囲方向の熱放散が制御されないため、往々にして周
辺から早く循却され結晶核が多く生じ、単結晶化はおろ
か大きな粒径を得ることも比較的固−(、、、ありえ。
。t’i、e asオ、ヵよよ、工、2−、ヵを使用す
る場合には、絶縁物、例えば100OA 11 jiE
の窒化膜illを′Is1図+e)に示すようにたい積
させることにより熱伝導状態を劃−して単結晶を得るこ
とができる。しかし、この方法ではす゛べてのエネルギ
ー線への使用は困#ACあり、またレーザ光を使用する
場合にもこの窒化膜0りが反射防止膜となるためにこの
膜の厚みの微小な変化が照射されるパワーの変動となり
再現性の上で1!l趙ρfある。第2図はこの再結晶化
された島状のシリコン層を出発材料としてMO8−)ラ
ンジスタを形成する46合の形成方法の一例を示してい
る。7リコンゲートのM08トランジスタ形成プロセス
は公知であるので詳しくは述べないが、先ず問題は第2
図(b)に示すゲート威化膜(2)において生じる。す
なわち、再結晶化された島状シリコン層の粒径、結晶軸
り制御がされていないため、形#fcされた酸化A厚に
ノくラツキが生じる。また界面罐荷も一様Cはない。
る場合には、絶縁物、例えば100OA 11 jiE
の窒化膜illを′Is1図+e)に示すようにたい積
させることにより熱伝導状態を劃−して単結晶を得るこ
とができる。しかし、この方法ではす゛べてのエネルギ
ー線への使用は困#ACあり、またレーザ光を使用する
場合にもこの窒化膜0りが反射防止膜となるためにこの
膜の厚みの微小な変化が照射されるパワーの変動となり
再現性の上で1!l趙ρfある。第2図はこの再結晶化
された島状のシリコン層を出発材料としてMO8−)ラ
ンジスタを形成する46合の形成方法の一例を示してい
る。7リコンゲートのM08トランジスタ形成プロセス
は公知であるので詳しくは述べないが、先ず問題は第2
図(b)に示すゲート威化膜(2)において生じる。す
なわち、再結晶化された島状シリコン層の粒径、結晶軸
り制御がされていないため、形#fcされた酸化A厚に
ノくラツキが生じる。また界面罐荷も一様Cはない。
このため、得られたMO8トランジスタ特性がウェハ内
あるいはウエノ’ff1l′r!バラツクことになる。
あるいはウエノ’ff1l′r!バラツクことになる。
ちなみに、42図(C)は写真製版されたポリシリコン
ゲート四、第2図(d)はソースドレイン−が形成され
ているところを示し、$2図(8)で層間絶縁1!11
G!4゜アルミニウムによる配線に)9表Eii保−膜
四が形成されデバイスが完成されることを示している。
ゲート四、第2図(d)はソースドレイン−が形成され
ているところを示し、$2図(8)で層間絶縁1!11
G!4゜アルミニウムによる配線に)9表Eii保−膜
四が形成されデバイスが完成されることを示している。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、半導体層を形成するlこあたって
、それに先がけ下地の絶縁ノー上に少なくとも1個所以
上の凸部を形成しておき、エネルギー線による半導体、
拝一時に熱伝導状順を制御し、再結晶化した半導体層の
膜質の向上と均′貢比を9詣とすることを目的としてい
る。
めになされたもので、半導体層を形成するlこあたって
、それに先がけ下地の絶縁ノー上に少なくとも1個所以
上の凸部を形成しておき、エネルギー線による半導体、
拝一時に熱伝導状順を制御し、再結晶化した半導体層の
膜質の向上と均′貢比を9詣とすることを目的としてい
る。
以下、この発明の一実施例を図により説明する。
83図(a)は石英基板cl(lを示す。これに第3図
(1))のようにレジストでライン幅2μm、ライン間
隔dμmのパターン形成を行う。これをしかるべきエツ
チングガス中での反応性イオンエツチングを行い、石英
基板に深さ3C100Aのダレイテイグパクー/トシて
形成し、レジストを除去したものlバ第3図(C)であ
る。この後は第1図で述べた方法と同様に第3図(d)
に示rように減圧OVD法でポリシリコン層(11)を
500OAたい積し、第3図(e)に示すように950
℃で酸化して酸化1lI(12)を形成し、減圧OVD
法による窒化@O′4をたい積し、写真製版によるこの
窒化膜0:4のパターニングを行う、これを第3図(f
)に承すように950’C1l化ふんい気に長時間さら
した後、バクー二ングされた窒化膜霞および酸化sag
を除去する。183図(g) (h)は第3図(θ)の
平面図を示す。
(1))のようにレジストでライン幅2μm、ライン間
隔dμmのパターン形成を行う。これをしかるべきエツ
チングガス中での反応性イオンエツチングを行い、石英
基板に深さ3C100Aのダレイテイグパクー/トシて
形成し、レジストを除去したものlバ第3図(C)であ
る。この後は第1図で述べた方法と同様に第3図(d)
に示rように減圧OVD法でポリシリコン層(11)を
500OAたい積し、第3図(e)に示すように950
℃で酸化して酸化1lI(12)を形成し、減圧OVD
法による窒化@O′4をたい積し、写真製版によるこの
窒化膜0:4のパターニングを行う、これを第3図(f
)に承すように950’C1l化ふんい気に長時間さら
した後、バクー二ングされた窒化膜霞および酸化sag
を除去する。183図(g) (h)は第3図(θ)の
平面図を示す。
@3図伝)に示す島状ポリシリコン層111)のパター
ンの大きさは短辺40μm、長辺80μmで、条溝を4
本ふくんでいる。#!3図但)に示すパターンは短辺1
0μm、長辺80μmで条溝が1本だけパターン中心部
に設けられている。条溝の幅1間隔はエネルギー線のス
ポットサイズ、すなわち照射時にf1111!lする面
積によって決められるもので、この例では直径50〜6
0μmlのレーザ光を用いるので、条溝の幅と間隔はそ
の和がレーザ光の直径の115程度となるよう、幅2μ
m9間隔8μmを用いる。第3図(f)の構造をレーザ
光を走査しながら照射する。この時走査方間は条溝と並
行でも直角でもよいが、パターンの大きさが、スポット
径を越える場合は長手方向に走査するのがよい。このよ
うにレーザ光を照射すると、ポリシリコン層(II)は
溶融するが、固化にあたっては、条溝の凸の部分の上部
のシリコンが他に比べてうすいため早(冷えるので、結
1化の核になる。また、この条溝の壁面が結晶軸を現定
し、小さなパタ−ンでは全面単結晶に、大きなパターン
でも非常に大きな結晶粒をもった再結晶層となる。この
後のデバイス形成方法については従来方法と同じである
。
ンの大きさは短辺40μm、長辺80μmで、条溝を4
本ふくんでいる。#!3図但)に示すパターンは短辺1
0μm、長辺80μmで条溝が1本だけパターン中心部
に設けられている。条溝の幅1間隔はエネルギー線のス
ポットサイズ、すなわち照射時にf1111!lする面
積によって決められるもので、この例では直径50〜6
0μmlのレーザ光を用いるので、条溝の幅と間隔はそ
の和がレーザ光の直径の115程度となるよう、幅2μ
m9間隔8μmを用いる。第3図(f)の構造をレーザ
光を走査しながら照射する。この時走査方間は条溝と並
行でも直角でもよいが、パターンの大きさが、スポット
径を越える場合は長手方向に走査するのがよい。このよ
うにレーザ光を照射すると、ポリシリコン層(II)は
溶融するが、固化にあたっては、条溝の凸の部分の上部
のシリコンが他に比べてうすいため早(冷えるので、結
1化の核になる。また、この条溝の壁面が結晶軸を現定
し、小さなパタ−ンでは全面単結晶に、大きなパターン
でも非常に大きな結晶粒をもった再結晶層となる。この
後のデバイス形成方法については従来方法と同じである
。
なお、上記実施例では、レーザをエネルギー線として用
い゛たが、電子ビーム゛の場合も同様の効果が得られる
ことはいうまでもない。
い゛たが、電子ビーム゛の場合も同様の効果が得られる
ことはいうまでもない。
また、条溝の形成にあたっては、全面に形成したが、マ
スク合せによって部分的にパターン部のみメζ形成して
もよく、その断面形状が矩形である必要はない。適当な
傾きをも之せることにより、面方位の制(至)が−T能
である。
スク合せによって部分的にパターン部のみメζ形成して
もよく、その断面形状が矩形である必要はない。適当な
傾きをも之せることにより、面方位の制(至)が−T能
である。
以上のようにこの発明によれば、半辱体mを絶(織物で
周囲と下部を囲むに峰して、熱伝導制御のための514
褥を下部絶縁体表面に形成しているのでエネにギー線に
よる溶融後の再結晶化iこおいて単結晶または非常に大
きな結晶粒をもつ次半導体層が再現性よく形成され、こ
れにより形成されるデバイスの特性が向上かつ安定化す
るという効果がある。
周囲と下部を囲むに峰して、熱伝導制御のための514
褥を下部絶縁体表面に形成しているのでエネにギー線に
よる溶融後の再結晶化iこおいて単結晶または非常に大
きな結晶粒をもつ次半導体層が再現性よく形成され、こ
れにより形成されるデバイスの特性が向上かつ安定化す
るという効果がある。
第1rgは従来の島状半導体層を形成する方法を示す工
程別断面図、#!2図は従来の島状半導体層を用いてM
OS −トランジスタを形成する方法を示す工程別断面
図、ag3図はこの発明の一実施例による島状半導体層
を形成する方法を示す工程別断面図である。 閣は石英基板、(!りはポリシリコン層、tIzは酸化
膜、 (11は電化膜、(14は(+1)のポリシリコ
ンがすべて酸化されて形成された酸化膜、Ooは電化膜
、3υはゲート酸化膜、qはゲートポリシリコン電極、
瞬は砒素をドーピングして形成したソースドレイン領域
、鱒は層間絶縁膜、に)は配線用At層、…は
□表面保1k[、■はレジストによるダレイティングパ
ターン。 なお、図中同一符号は同−又は相当部分を示九第1図 Ca) 第2r21 (jり
程別断面図、#!2図は従来の島状半導体層を用いてM
OS −トランジスタを形成する方法を示す工程別断面
図、ag3図はこの発明の一実施例による島状半導体層
を形成する方法を示す工程別断面図である。 閣は石英基板、(!りはポリシリコン層、tIzは酸化
膜、 (11は電化膜、(14は(+1)のポリシリコ
ンがすべて酸化されて形成された酸化膜、Ooは電化膜
、3υはゲート酸化膜、qはゲートポリシリコン電極、
瞬は砒素をドーピングして形成したソースドレイン領域
、鱒は層間絶縁膜、に)は配線用At層、…は
□表面保1k[、■はレジストによるダレイティングパ
ターン。 なお、図中同一符号は同−又は相当部分を示九第1図 Ca) 第2r21 (jり
Claims (3)
- (1)絶縁体上に形成され周囲を絶縁体によって取り囲
まれた島状の多結晶または非晶質の半導体層を局部加熱
により、局部的にm−する方法において、上記島状の半
導体層の下地となる絶縁体上に少なくとも1個所以上の
凸部を半導体層形成に先がけて、あらかじめ形成してお
(ことを特徴とする半導体装置の製造方法。 - (2) 局部加熱はレーザ光または電子ビームによっ
て行なわれることを特徴とする特1FFal!求の範囲
第1項記載の半導体装置の製造方法。 - (3) 局部加熱はレーザ光または電子ビームを半導
体層に対して相対的に移動することにより行なわれるこ
とを特徴とする特#F#ll求の範囲第1項または第2
項のいずれかに記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56190228A JPS5891621A (ja) | 1981-11-26 | 1981-11-26 | 半導体装置の製造方法 |
US06/444,095 US4414242A (en) | 1981-11-26 | 1982-11-24 | Process for fabricating a semiconductor device |
FR8219783A FR2517123A1 (fr) | 1981-11-26 | 1982-11-25 | Procede de formation d'une pellicule semi-conductrice monocristalline sur un isolant |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56190228A JPS5891621A (ja) | 1981-11-26 | 1981-11-26 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5891621A true JPS5891621A (ja) | 1983-05-31 |
Family
ID=16254612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56190228A Pending JPS5891621A (ja) | 1981-11-26 | 1981-11-26 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4414242A (ja) |
JP (1) | JPS5891621A (ja) |
FR (1) | FR2517123A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4556524A (en) * | 1981-11-10 | 1985-12-03 | The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland | Method for preparing digital storage device by laser application |
JPS58115832A (ja) * | 1981-12-28 | 1983-07-09 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS59108313A (ja) * | 1982-12-13 | 1984-06-22 | Mitsubishi Electric Corp | 半導体単結晶層の製造方法 |
JPS59205712A (ja) * | 1983-04-30 | 1984-11-21 | Fujitsu Ltd | 半導体装置の製造方法 |
US4619034A (en) * | 1983-05-02 | 1986-10-28 | Ncr Corporation | Method of making laser recrystallized silicon-on-insulator nonvolatile memory device |
US4559102A (en) * | 1983-05-09 | 1985-12-17 | Sony Corporation | Method for recrystallizing a polycrystalline, amorphous or small grain material |
JPS6089953A (ja) * | 1983-10-22 | 1985-05-20 | Agency Of Ind Science & Technol | 積層型半導体装置の製造方法 |
KR900001267B1 (ko) * | 1983-11-30 | 1990-03-05 | 후지쓰 가부시끼가이샤 | Soi형 반도체 장치의 제조방법 |
US4564403A (en) * | 1984-01-27 | 1986-01-14 | Sony Corporation Research Center | Single-crystal semiconductor devices and method for making them |
US4496608A (en) * | 1984-03-02 | 1985-01-29 | Xerox Corporation | P-Glass reflow technique |
US4719183A (en) * | 1984-10-03 | 1988-01-12 | Sharp Kabushiki Kaisha | Forming single crystal silicon on insulator by irradiating a laser beam having dual peak energy distribution onto polysilicon on a dielectric substrate having steps |
US5456763A (en) * | 1994-03-29 | 1995-10-10 | The Regents Of The University Of California | Solar cells utilizing pulsed-energy crystallized microcrystalline/polycrystalline silicon |
EP0973203A3 (de) * | 1998-07-17 | 2001-02-14 | Infineon Technologies AG | Halbleiterschicht mit lateral veränderlicher Dotierung und Verfahren zu dessen Herstellung |
US7553740B2 (en) * | 2005-05-26 | 2009-06-30 | Fairchild Semiconductor Corporation | Structure and method for forming a minimum pitch trench-gate FET with heavy body region |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55115341A (en) * | 1979-02-28 | 1980-09-05 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
US4269631A (en) * | 1980-01-14 | 1981-05-26 | International Business Machines Corporation | Selective epitaxy method using laser annealing for making filamentary transistors |
US4303455A (en) * | 1980-03-14 | 1981-12-01 | Rockwell International Corporation | Low temperature microwave annealing of semiconductor devices |
JPS56135969A (en) * | 1980-03-27 | 1981-10-23 | Fujitsu Ltd | Manufacture of semiconductor device |
US4372990A (en) * | 1980-06-23 | 1983-02-08 | Texas Instruments Incorporated | Retaining wall technique to maintain physical shape of material during transient radiation annealing |
JPS5791518A (en) * | 1980-11-28 | 1982-06-07 | Toshiba Corp | Manufacture of semiconductor device |
JPS57145316A (en) * | 1981-03-04 | 1982-09-08 | Toshiba Corp | Manufacture of semicondcutor device |
-
1981
- 1981-11-26 JP JP56190228A patent/JPS5891621A/ja active Pending
-
1982
- 1982-11-24 US US06/444,095 patent/US4414242A/en not_active Expired - Lifetime
- 1982-11-25 FR FR8219783A patent/FR2517123A1/fr active Granted
Also Published As
Publication number | Publication date |
---|---|
FR2517123B1 (ja) | 1985-01-11 |
FR2517123A1 (fr) | 1983-05-27 |
US4414242A (en) | 1983-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4381201A (en) | Method for production of semiconductor devices | |
US5244828A (en) | Method of fabricating a quantum device | |
JPS59195871A (ja) | Mos電界効果トランジスタの製造方法 | |
KR900001266B1 (ko) | Soi형 반도체장치 제조방법 | |
JPS5891621A (ja) | 半導体装置の製造方法 | |
JPS6281709A (ja) | 半導体装置の製造方法 | |
JPS6259896B2 (ja) | ||
JPH0410216B2 (ja) | ||
US4551907A (en) | Process for fabricating a semiconductor device | |
JPS58116764A (ja) | 半導体装置の製造方法 | |
JPS60150618A (ja) | 半導体装置の製造方法 | |
JPH0450746B2 (ja) | ||
JP3321890B2 (ja) | 半導体結晶の形成方法及び半導体素子 | |
JPH0580159B2 (ja) | ||
JPH02864B2 (ja) | ||
JPS6159820A (ja) | 半導体装置の製造方法 | |
JPS62193177A (ja) | Soi型mosfetの製造方法 | |
JPS5928328A (ja) | 半導体装置の製造方法 | |
JPH0468770B2 (ja) | ||
JPS626649B2 (ja) | ||
JPS5825220A (ja) | 半導体基体の製作方法 | |
JPH02863B2 (ja) | ||
JPS58165317A (ja) | 半導体単結晶膜の製造方法 | |
JPH035658B2 (ja) | ||
JPS6017911A (ja) | 半導体装置の製造方法 |