JPS6259896B2 - - Google Patents
Info
- Publication number
- JPS6259896B2 JPS6259896B2 JP56122657A JP12265781A JPS6259896B2 JP S6259896 B2 JPS6259896 B2 JP S6259896B2 JP 56122657 A JP56122657 A JP 56122657A JP 12265781 A JP12265781 A JP 12265781A JP S6259896 B2 JPS6259896 B2 JP S6259896B2
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- gate electrode
- insulating film
- laser beam
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 32
- 229910052782 aluminium Inorganic materials 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims 1
- 238000000034 method Methods 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- -1 arsenic ions Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000010979 ruby Substances 0.000 description 2
- 229910001750 ruby Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/09—Laser anneal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/091—Laser beam processing of fets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/106—Masks, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/141—Self-alignment coat gate
Description
【発明の詳細な説明】
本発明は、アルミニウム・ゲート電極をマスク
としてセルフ・アラインメント方式で不純物領域
を形成するのに好適な半導体装置の製造方法に関
する。
としてセルフ・アラインメント方式で不純物領域
を形成するのに好適な半導体装置の製造方法に関
する。
従来、電界効果トランジスタのソース領域及び
ドレイン領域を形成するに際し、ゲート電極をマ
スクにして所謂セルフ・アラインメント方式を適
用することが行なわれている。この方式に依る
と、フオト・マスクの位置合せ余裕などは不要で
あるから、装置を高集積化するのには極めて有効
な技法である。しかしながら、その場合、ソース
領域及びドレイン領域を活性化する熱処理工程の
関係でゲート電極の材料は耐熱性が大であるもの
を必要とし、通常は多結晶シリコンが利用されて
いる。ところが、多結晶シリコンは、かなりの程
度に不純物を導入してもアルミニウムに比較する
と抵抗値は大であり、従つて装置のスイツチン
グ・スピードは低下する。
ドレイン領域を形成するに際し、ゲート電極をマ
スクにして所謂セルフ・アラインメント方式を適
用することが行なわれている。この方式に依る
と、フオト・マスクの位置合せ余裕などは不要で
あるから、装置を高集積化するのには極めて有効
な技法である。しかしながら、その場合、ソース
領域及びドレイン領域を活性化する熱処理工程の
関係でゲート電極の材料は耐熱性が大であるもの
を必要とし、通常は多結晶シリコンが利用されて
いる。ところが、多結晶シリコンは、かなりの程
度に不純物を導入してもアルミニウムに比較する
と抵抗値は大であり、従つて装置のスイツチン
グ・スピードは低下する。
ところで、近年、半導体にレーザ・ビームを照
射してアニールすることが行なわれつつある。ア
ルミニウムは耐熱性は悪いがレーザ・ビームを良
く反射するので、アルミニウム・ゲート電極をマ
スクにしてイオン注入法にてソース領域及びドレ
イン領域を形成した後、それ等領域をレーザ・ビ
ーム照射でアニールすれば、アルミニウム・ゲー
ト電極を有する電界効果トランジスタをセルフ・
アラインメント方式で作製できる可能性があり、
この種半導体装置の集積性及び高速性を向上させ
ることができると考えられている。
射してアニールすることが行なわれつつある。ア
ルミニウムは耐熱性は悪いがレーザ・ビームを良
く反射するので、アルミニウム・ゲート電極をマ
スクにしてイオン注入法にてソース領域及びドレ
イン領域を形成した後、それ等領域をレーザ・ビ
ーム照射でアニールすれば、アルミニウム・ゲー
ト電極を有する電界効果トランジスタをセルフ・
アラインメント方式で作製できる可能性があり、
この種半導体装置の集積性及び高速性を向上させ
ることができると考えられている。
そこで問題となるのはレーザ・ビーム照射に依
つてアルミニウム・ゲート電極が受ける影響であ
るが、レーザ・ビームが強力であると、如何にア
ルミニウムが光を反射するとは云え破壊されてし
まう。例えば、ルビー・レーザ・ビームのエネル
ギを2.2〔Ｊ〕にして通常のアルミニウム・ゲー
ト電極に照射するとアルミニウムは溶けて飛散す
る。また、エネルギを0.31〔Ｊ〕にすると電極表
面に亀甲状クラツクが発生した。更にまた、エネ
ルギを0.146〔Ｊ〕にするとアルミニウムには何
事もなかつたが、不純物領域の活性化が不充分で
あつた。即ち、砒素イオン（As+）をドーズ量５
×1015〔cm-2〕、注入エネルギ100〔KeV〕の条件
で注入して形成した領域をエネルギ0.146〔Ｊ〕
でアニールすると100〔Ω／□〕程度のシート抵
抗値となるが、0.3〔Ｊ〕の場合は50〔Ω／□〕
を得ることができる。
つてアルミニウム・ゲート電極が受ける影響であ
るが、レーザ・ビームが強力であると、如何にア
ルミニウムが光を反射するとは云え破壊されてし
まう。例えば、ルビー・レーザ・ビームのエネル
ギを2.2〔Ｊ〕にして通常のアルミニウム・ゲー
ト電極に照射するとアルミニウムは溶けて飛散す
る。また、エネルギを0.31〔Ｊ〕にすると電極表
面に亀甲状クラツクが発生した。更にまた、エネ
ルギを0.146〔Ｊ〕にするとアルミニウムには何
事もなかつたが、不純物領域の活性化が不充分で
あつた。即ち、砒素イオン（As+）をドーズ量５
×1015〔cm-2〕、注入エネルギ100〔KeV〕の条件
で注入して形成した領域をエネルギ0.146〔Ｊ〕
でアニールすると100〔Ω／□〕程度のシート抵
抗値となるが、0.3〔Ｊ〕の場合は50〔Ω／□〕
を得ることができる。
本発明は、アルミニウム・ゲート電極を有する
半導体装置をセルフ・アラインメント方式で形成
するに際し、イオン注入領域の抵抗値が充分に低
下するようにレーザ・アニールしてもアルミニウ
ム・ゲート電極が損傷されないようにして、高集
積かつ高速のこの種装置を容易に得られるように
するものであり、以下これを詳細に説明する。
半導体装置をセルフ・アラインメント方式で形成
するに際し、イオン注入領域の抵抗値が充分に低
下するようにレーザ・アニールしてもアルミニウ
ム・ゲート電極が損傷されないようにして、高集
積かつ高速のこの種装置を容易に得られるように
するものであり、以下これを詳細に説明する。
本発明をなすにあたり、種々検討した結果、前
記の如き亀甲状クラツクが発生する理由は、レー
ザ・ビームで加熱されたアルミニウム・ゲート電
極が膨脹し、その後、表面からの熱拡散で冷却さ
れてゆく過程で当初は表面のみで収縮を生ずるこ
とに基因すると判断された。
記の如き亀甲状クラツクが発生する理由は、レー
ザ・ビームで加熱されたアルミニウム・ゲート電
極が膨脹し、その後、表面からの熱拡散で冷却さ
れてゆく過程で当初は表面のみで収縮を生ずるこ
とに基因すると判断された。
そこで、アルミニウム・ゲート電極上に絶縁膜
を形成してからレーザ・アニールを行なうと亀甲
状クラツクは発生することなく充分なアニールを
行なうことができた。この理由は絶縁膜に依りア
ルミニウム・ゲート電極表面からの熱放散が抑制
され、該アルミニウム・ゲート電極中の温度分布
がなだらかなものとなると同時に絶縁膜がアルミ
ニウム・ゲート電極のクラツクを力学的に抑止す
るからであると考えられる。
を形成してからレーザ・アニールを行なうと亀甲
状クラツクは発生することなく充分なアニールを
行なうことができた。この理由は絶縁膜に依りア
ルミニウム・ゲート電極表面からの熱放散が抑制
され、該アルミニウム・ゲート電極中の温度分布
がなだらかなものとなると同時に絶縁膜がアルミ
ニウム・ゲート電極のクラツクを力学的に抑止す
るからであると考えられる。
第１図乃至第３図は本発明一実施例を説明する
為の工程要所に於ける半導体装置の要部断面説明
図であり、次に、これ等の図を参照しつつ説明す
る。
為の工程要所に於ける半導体装置の要部断面説明
図であり、次に、これ等の図を参照しつつ説明す
る。
第１図参照
(1) 通常の技法にて、例えばｐ型シリコン半導体
基板１に二酸化シリコン・フイールド絶縁層
２、二酸化シリコン・ゲート絶縁膜３、アルミ
ニウム・ゲート電極４を形成する。
基板１に二酸化シリコン・フイールド絶縁層
２、二酸化シリコン・ゲート絶縁膜３、アルミ
ニウム・ゲート電極４を形成する。
(2) イオン注入法にて、砒素イオンの注入を行な
い、n+型ソース領域５、n+型ドレイン領域６
を形成する。尚、イオン注入の条件は、ドーズ
量５×1015〔cm-2〕、注入エネルギ100〔KeV〕
である。
い、n+型ソース領域５、n+型ドレイン領域６
を形成する。尚、イオン注入の条件は、ドーズ
量５×1015〔cm-2〕、注入エネルギ100〔KeV〕
である。
第２図参照
(3) 例えば陽極酸化法を適用し、アルミニウム・
ゲート電極４の表面を酸化し、酸化アルミニウ
ム（Al2O3）膜７を形成する。この工程は上記
イオン注入工程(2)の前に行なつてもよい。
ゲート電極４の表面を酸化し、酸化アルミニウ
ム（Al2O3）膜７を形成する。この工程は上記
イオン注入工程(2)の前に行なつてもよい。
(4) 例えば波長1.06〔μｍ〕のYAGレーザをエ
ネルギ0.3〔Ｊ〕として照射し、ソース領域
５、ドレイン領域６のアニーリングを行なう。
これに依り、それ等領域５，６のシート抵抗は
約50〔Ω／□〕程度となる。尚、ゲート電極４
にクラツクは生じない。
ネルギ0.3〔Ｊ〕として照射し、ソース領域
５、ドレイン領域６のアニーリングを行なう。
これに依り、それ等領域５，６のシート抵抗は
約50〔Ω／□〕程度となる。尚、ゲート電極４
にクラツクは生じない。
第３図参照
(5) 通常の技法にて、燐硅酸ガラス層８の形成、
その燐硅酸ガラス層８及びゲート絶縁膜３をパ
ターニングすることに依る電極コンタクト窓の
形成、アルミニウム層の形成、該アルミニウム
層をパターニングすることに依るソース電極９
及びドレイン電極１０の形成、燐硅酸ガラス層
１１の形成を行なつて完成させる。
その燐硅酸ガラス層８及びゲート絶縁膜３をパ
ターニングすることに依る電極コンタクト窓の
形成、アルミニウム層の形成、該アルミニウム
層をパターニングすることに依るソース電極９
及びドレイン電極１０の形成、燐硅酸ガラス層
１１の形成を行なつて完成させる。
前記実施例に於ける酸化アルミニウム膜７は他
の絶縁膜、例えば窒化シリコン膜、二酸化シリコ
ン膜などに代替することができる。また、酸化ア
ルミニウム膜７を形成する技術は、陽極酸化法以
外にプラズマ酸化法、CVD法などを適用でき
る。
の絶縁膜、例えば窒化シリコン膜、二酸化シリコ
ン膜などに代替することができる。また、酸化ア
ルミニウム膜７を形成する技術は、陽極酸化法以
外にプラズマ酸化法、CVD法などを適用でき
る。
ところで、アルミニウム膜の上に絶縁膜が存在
する場合に於けるアルミニウム膜のレーザ・ビー
ム吸収率Ｔは絶縁膜の厚さｔに依つて第４図に見
られるように変化する。これは光の干渉に依るも
のである。
する場合に於けるアルミニウム膜のレーザ・ビー
ム吸収率Ｔは絶縁膜の厚さｔに依つて第４図に見
られるように変化する。これは光の干渉に依るも
のである。
第４図から明らかであるが吸収率Ｔを最小にす
る為には膜厚ｔを、 λ／２ｎ・ｍ ｎ：絶縁膜の屈折率 λ：真空中のレーザ光波長 ｍ：正の整数 とすることが有効である。尚、第４図のデータは
波長1.06〔μｍ〕のYAGレーザを用いて得たも
のである。
る為には膜厚ｔを、 λ／２ｎ・ｍ ｎ：絶縁膜の屈折率 λ：真空中のレーザ光波長 ｍ：正の整数 とすることが有効である。尚、第４図のデータは
波長1.06〔μｍ〕のYAGレーザを用いて得たも
のである。
従つて、前記実施例の如く、絶縁膜として
Al2O3を使用した場合には、ｎ〓1.77であるか
ら、波長0.694〔μｍ〕のルビー・レーザを使用
した際はAl2O3膜の厚さを1960〔Å〕、波長1.03
〔μｍ〕のYAGレーザを使用した際はAl2O3膜の
厚さを2900〔Å〕にすると良い。これ等の膜厚は
全て前記λ／２ｎ・ｍから得たものであるが、第４図 の曲線から判るように、絶縁膜の厚さをλ／４ｎより 充分に薄く、例えばλ／１２ｎ程度にしても吸収率Ｔを 最小に近い値にすることができる。
Al2O3を使用した場合には、ｎ〓1.77であるか
ら、波長0.694〔μｍ〕のルビー・レーザを使用
した際はAl2O3膜の厚さを1960〔Å〕、波長1.03
〔μｍ〕のYAGレーザを使用した際はAl2O3膜の
厚さを2900〔Å〕にすると良い。これ等の膜厚は
全て前記λ／２ｎ・ｍから得たものであるが、第４図 の曲線から判るように、絶縁膜の厚さをλ／４ｎより 充分に薄く、例えばλ／１２ｎ程度にしても吸収率Ｔを 最小に近い値にすることができる。
以上説明した通り、本発明に依れば、アルミニ
ウムの表面にレーザ・ビームの吸収率を低下させ
る絶縁膜を形成してから、レーザ・ビームの照射
に依る不純物導入領域のアニーリングを行なうも
のであるから、レーザ・ビームのエネルギを大に
して充分なアニールを行なつても、アルミニウム
がレーザ・ビームを余り吸収しないこと、絶縁膜
が熱放散を抑止してアルミニウム内の温度分布を
緩和すること、絶縁膜がアルミニウムに力学的抑
止力を及ぼすことなどから、アルミニウムに亀甲
状クラツクが入るのを防止することができる。従
つて、アルミニウム・ゲート電極を用いてセル
フ・アラインメント方式で電界効果トランジスタ
を含む半導体装置を製造するのに有効である。
ウムの表面にレーザ・ビームの吸収率を低下させ
る絶縁膜を形成してから、レーザ・ビームの照射
に依る不純物導入領域のアニーリングを行なうも
のであるから、レーザ・ビームのエネルギを大に
して充分なアニールを行なつても、アルミニウム
がレーザ・ビームを余り吸収しないこと、絶縁膜
が熱放散を抑止してアルミニウム内の温度分布を
緩和すること、絶縁膜がアルミニウムに力学的抑
止力を及ぼすことなどから、アルミニウムに亀甲
状クラツクが入るのを防止することができる。従
つて、アルミニウム・ゲート電極を用いてセル
フ・アラインメント方式で電界効果トランジスタ
を含む半導体装置を製造するのに有効である。
第１図乃至第３図は本発明一実施例を説明する
為の工程要所に於ける半導体装置の要部断面説明
図、第４図はレーザ・ビーム吸収率対絶縁膜厚の
関係を表わす線図である。 図に於いて、１は基板、２は絶縁層、３はゲー
ト絶縁膜、４はアルミニウム・ゲート電極、５は
ソース領域、６はドレイン領域、７はAl2O3膜で
ある。
為の工程要所に於ける半導体装置の要部断面説明
図、第４図はレーザ・ビーム吸収率対絶縁膜厚の
関係を表わす線図である。 図に於いて、１は基板、２は絶縁層、３はゲー
ト絶縁膜、４はアルミニウム・ゲート電極、５は
ソース領域、６はドレイン領域、７はAl2O3膜で
ある。
Claims (1)
- １ アルミニウム・ゲート電極をマスクとして一
導電型半導体基板に反対導電型の不純物イオンを
注入して不純物導入領域を形成し、かつ該アルミ
ニウム・ゲート電極の少なくとも上面を絶縁膜で
覆つた後に、レーザ・ビームを照射して前記不純
物導入領域のアニーリングを行なう工程が含まれ
てなることを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56122657A JPS5823479A (ja) | 1981-08-05 | 1981-08-05 | 半導体装置の製造方法 |
| US06/405,269 US4468855A (en) | 1981-08-05 | 1982-08-04 | Method of making aluminum gate self-aligned FET by selective beam annealing through reflective and antireflective coatings |
| EP82304148A EP0072216B1 (en) | 1981-08-05 | 1982-08-05 | The production of semiconductor devices by methods involving annealing |
| DE8282304148T DE3279614D1 (en) | 1981-08-05 | 1982-08-05 | The production of semiconductor devices by methods involving annealing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56122657A JPS5823479A (ja) | 1981-08-05 | 1981-08-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5823479A JPS5823479A (ja) | 1983-02-12 |
| JPS6259896B2 true JPS6259896B2 (ja) | 1987-12-14 |
Family
ID=14841395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56122657A Granted JPS5823479A (ja) | 1981-08-05 | 1981-08-05 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4468855A (ja) |
| EP (1) | EP0072216B1 (ja) |
| JP (1) | JPS5823479A (ja) |
| DE (1) | DE3279614D1 (ja) |
Families Citing this family (75)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0058548B1 (en) * | 1981-02-16 | 1986-08-06 | Fujitsu Limited | Method of producing mosfet type semiconductor device |
| CA1186070A (en) * | 1983-06-17 | 1985-04-23 | Iain D. Calder | Laser activated polysilicon connections for redundancy |
| US4545823A (en) * | 1983-11-14 | 1985-10-08 | Hewlett-Packard Company | Grain boundary confinement in silicon-on-insulator films |
| DE3342773A1 (de) * | 1983-11-25 | 1985-06-05 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von spannungsfesten mos-feldeffekttransistoren mit weichen konzentrationsprofilen am drain-uebergang |
| US4727044A (en) | 1984-05-18 | 1988-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of making a thin film transistor with laser recrystallized source and drain |
| US4621411A (en) * | 1984-09-28 | 1986-11-11 | Texas Instruments Incorporated | Laser-enhanced drive in of source and drain diffusions |
| US4749662A (en) * | 1984-12-14 | 1988-06-07 | Rockwell International Corporation | Diffused field CMOS-bulk process |
| JPS62177909A (ja) * | 1986-01-31 | 1987-08-04 | Hitachi Ltd | 半導体装置の製造方法 |
| US6008078A (en) | 1990-07-24 | 1999-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| JP2999271B2 (ja) * | 1990-12-10 | 2000-01-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2739149B2 (ja) * | 1991-02-04 | 1998-04-08 | 株式会社 半導体エネルギー研究所 | 液晶表示装置 |
| JPH05267666A (ja) * | 1991-08-23 | 1993-10-15 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
| JP2717234B2 (ja) * | 1991-05-11 | 1998-02-18 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
| JP2717233B2 (ja) * | 1991-03-06 | 1998-02-18 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
| JP3556679B2 (ja) | 1992-05-29 | 2004-08-18 | 株式会社半導体エネルギー研究所 | 電気光学装置 |
| JP2540688B2 (ja) * | 1991-08-23 | 1996-10-09 | 株式会社半導体エネルギー研究所 | 半導体装置とその作製方法 |
| US6028333A (en) * | 1991-02-16 | 2000-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors |
| US5289030A (en) | 1991-03-06 | 1994-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide layer |
| EP0499979A3 (en) | 1991-02-16 | 1993-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US5468987A (en) * | 1991-03-06 | 1995-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| USRE36314E (en) * | 1991-03-06 | 1999-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode |
| JP2794678B2 (ja) * | 1991-08-26 | 1998-09-10 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
| JP2873632B2 (ja) * | 1991-03-15 | 1999-03-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US6713783B1 (en) | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
| JP2794499B2 (ja) | 1991-03-26 | 1998-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2717237B2 (ja) * | 1991-05-16 | 1998-02-18 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
| JP3114963B2 (ja) * | 1991-05-16 | 2000-12-04 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型電界効果半導体装置 |
| US5414442A (en) * | 1991-06-14 | 1995-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US6975296B1 (en) | 1991-06-14 | 2005-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US6778231B1 (en) | 1991-06-14 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical display device |
| JP2868168B2 (ja) * | 1991-08-23 | 1999-03-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2845303B2 (ja) | 1991-08-23 | 1999-01-13 | 株式会社 半導体エネルギー研究所 | 半導体装置とその作製方法 |
| US6849872B1 (en) * | 1991-08-26 | 2005-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US5650338A (en) * | 1991-08-26 | 1997-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming thin film transistor |
| US6979840B1 (en) | 1991-09-25 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having anodized metal film between the gate wiring and drain wiring |
| JP2750380B2 (ja) * | 1991-12-03 | 1998-05-13 | 株式会社 半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3277533B2 (ja) * | 1992-01-08 | 2002-04-22 | ソニー株式会社 | 半導体装置の製造方法 |
| US5485019A (en) | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6964890B1 (en) | 1992-03-17 | 2005-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| TW223178B (en) * | 1992-03-27 | 1994-05-01 | Semiconductor Energy Res Co Ltd | Semiconductor device and its production method |
| US6624450B1 (en) | 1992-03-27 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JP2742747B2 (ja) * | 1992-05-29 | 1998-04-22 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタを有する多層半導体集積回路 |
| JP3211377B2 (ja) * | 1992-06-17 | 2001-09-25 | ソニー株式会社 | 半導体装置の製造方法 |
| JP3252990B2 (ja) * | 1993-06-18 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JPH06124913A (ja) * | 1992-06-26 | 1994-05-06 | Semiconductor Energy Lab Co Ltd | レーザー処理方法 |
| US5576556A (en) * | 1993-08-20 | 1996-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Thin film semiconductor device with gate metal oxide and sidewall spacer |
| US6624477B1 (en) | 1992-10-09 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| TW232751B (en) | 1992-10-09 | 1994-10-21 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for forming the same |
| US6544825B1 (en) | 1992-12-26 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a MIS transistor |
| US6410374B1 (en) | 1992-12-26 | 2002-06-25 | Semiconductor Energy Laborartory Co., Ltd. | Method of crystallizing a semiconductor layer in a MIS transistor |
| JP3437863B2 (ja) | 1993-01-18 | 2003-08-18 | 株式会社半導体エネルギー研究所 | Ｍｉｓ型半導体装置の作製方法 |
| JPH06232069A (ja) * | 1993-02-04 | 1994-08-19 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JPH0766152A (ja) * | 1993-08-30 | 1995-03-10 | Sony Corp | 半導体装置の製造方法 |
| TW297142B (ja) | 1993-09-20 | 1997-02-01 | Handotai Energy Kenkyusho Kk | |
| US5719065A (en) | 1993-10-01 | 1998-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with removable spacers |
| US5576231A (en) * | 1993-11-05 | 1996-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode |
| US6747627B1 (en) | 1994-04-22 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device |
| JP3402400B2 (ja) * | 1994-04-22 | 2003-05-06 | 株式会社半導体エネルギー研究所 | 半導体集積回路の作製方法 |
| US6133620A (en) | 1995-05-26 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
| US6867432B1 (en) * | 1994-06-09 | 2005-03-15 | Semiconductor Energy Lab | Semiconductor device having SiOxNy gate insulating film |
| JP3330736B2 (ja) * | 1994-07-14 | 2002-09-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2715282B2 (ja) * | 1995-12-22 | 1998-02-18 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
| JP2652364B2 (ja) * | 1995-12-22 | 1997-09-10 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
| JPH08248445A (ja) * | 1995-12-22 | 1996-09-27 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置 |
| JP3114964B2 (ja) * | 1995-12-22 | 2000-12-04 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型電界効果半導体装置の作製方法 |
| JP3565983B2 (ja) * | 1996-04-12 | 2004-09-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2652366B2 (ja) * | 1996-04-17 | 1997-09-10 | 株式会社半導体エネルギー研究所 | 半導体装置とその作製方法 |
| US6372592B1 (en) | 1996-12-18 | 2002-04-16 | United States Of America As Represented By The Secretary Of The Navy | Self-aligned MOSFET with electrically active mask |
| US6370502B1 (en) * | 1999-05-27 | 2002-04-09 | America Online, Inc. | Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec |
| US6245692B1 (en) * | 1999-11-23 | 2001-06-12 | Agere Systems Guardian Corp. | Method to selectively heat semiconductor wafers |
| EP1139409A3 (en) * | 2000-02-29 | 2003-01-02 | Agere Systems Guardian Corporation | Selective laser anneal on semiconductor material |
| KR100493382B1 (ko) * | 2002-08-28 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
| US9287405B2 (en) | 2011-10-13 | 2016-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor |
| US11069813B2 (en) * | 2019-09-30 | 2021-07-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Localized heating in laser annealing process |
| US11244907B2 (en) | 2020-01-02 | 2022-02-08 | International Business Machines Corporation | Metal surface preparation for increased alignment contrast |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50120365A (ja) * | 1974-03-05 | 1975-09-20 | ||
| US4243433A (en) * | 1978-01-18 | 1981-01-06 | Gibbons James F | Forming controlled inset regions by ion implantation and laser bombardment |
| DE2837653A1 (de) * | 1978-08-29 | 1980-04-17 | Siemens Ag | Verfahren zur lokal begrenzten erwaermung von festkoerpern |
| US4381201A (en) * | 1980-03-11 | 1983-04-26 | Fujitsu Limited | Method for production of semiconductor devices |
| US4284659A (en) * | 1980-05-12 | 1981-08-18 | Bell Telephone Laboratories | Insulation layer reflow |
| US4379727A (en) * | 1981-07-08 | 1983-04-12 | International Business Machines Corporation | Method of laser annealing of subsurface ion implanted regions |
-
1981
- 1981-08-05 JP JP56122657A patent/JPS5823479A/ja active Granted
-
1982
- 1982-08-04 US US06/405,269 patent/US4468855A/en not_active Expired - Lifetime
- 1982-08-05 DE DE8282304148T patent/DE3279614D1/de not_active Expired
- 1982-08-05 EP EP82304148A patent/EP0072216B1/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0072216A2 (en) | 1983-02-16 |
| EP0072216B1 (en) | 1989-04-12 |
| US4468855A (en) | 1984-09-04 |
| EP0072216A3 (en) | 1985-12-18 |
| DE3279614D1 (en) | 1989-05-18 |
| JPS5823479A (ja) | 1983-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6259896B2 (ja) | ||
| EP0058548B1 (en) | Method of producing mosfet type semiconductor device | |
| JP3277533B2 (ja) | 半導体装置の製造方法 | |
| US3679492A (en) | Process for making mosfet's | |
| US7271041B2 (en) | Method for manufacturing thin film transistor | |
| JPH07112063B2 (ja) | 電界効果トランジスタの製作方法 | |
| JPS63314862A (ja) | 薄膜トランジスタの製造方法 | |
| JP3063207B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100188090B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 및 그 제조방법 | |
| JPH0677155A (ja) | 半導体基板の熱処理方法 | |
| JPH03132041A (ja) | 半導体装置の製造方法 | |
| JP3033579B2 (ja) | 薄膜トランジスタの製法 | |
| JP3297770B2 (ja) | 半導体装置の製造方法 | |
| JP3493160B2 (ja) | 半導体装置の作製方法 | |
| KR100670389B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3370029B2 (ja) | 半導体装置の作製方法 | |
| JPH06204248A (ja) | Ｍｉｓトランジスタの作製方法 | |
| JPH0336312B2 (ja) | ||
| JPS63318125A (ja) | 半導体装置の製造方法 | |
| JP3387862B2 (ja) | 半導体装置の作製方法 | |
| JPH06204249A (ja) | Ｍｉｓトランジスタの作製方法 | |
| JPH0156523B2 (ja) | ||
| JPH07335884A (ja) | サイドウォールスペーサの形成方法 | |
| JPS634346B2 (ja) | ||
| JPH06204250A (ja) | Ｍｉｓトランジスタの作製方法 |