JP2717237B2 - 絶縁ゲイト型半導体装置およびその作製方法 - Google Patents

絶縁ゲイト型半導体装置およびその作製方法

Info

Publication number
JP2717237B2
JP2717237B2 JP3174269A JP17426991A JP2717237B2 JP 2717237 B2 JP2717237 B2 JP 2717237B2 JP 3174269 A JP3174269 A JP 3174269A JP 17426991 A JP17426991 A JP 17426991A JP 2717237 B2 JP2717237 B2 JP 2717237B2
Authority
JP
Japan
Prior art keywords
film
gate electrode
insulating film
gate
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3174269A
Other languages
English (en)
Other versions
JPH06196500A (ja
Inventor
舜平 山崎
敏次 浜谷
Original Assignee
株式会社 半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 半導体エネルギー研究所 filed Critical 株式会社 半導体エネルギー研究所
Priority to JP3174269A priority Critical patent/JP2717237B2/ja
Priority to KR1019920007237A priority patent/KR950013794B1/ko
Priority to US08/111,740 priority patent/US5459090A/en
Publication of JPH06196500A publication Critical patent/JPH06196500A/ja
Priority to US08/504,086 priority patent/US6017783A/en
Priority to US08/504,226 priority patent/US5592008A/en
Priority to KR1019950028651A priority patent/KR950013793B1/ko
Priority to US08/658,630 priority patent/US6555843B1/en
Application granted granted Critical
Publication of JP2717237B2 publication Critical patent/JP2717237B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタに関
するものであり、特に液晶電気光学装置や完全密着型イ
メージセンサ装置等に適用可能なものである。
【０００２】
【従来の技術】従来より知られた絶縁ゲイト型電界効果
半導体装置は、様々な分野で幅広く使用されている。こ
の半導体装置はシリコン基板上に形成されたものであ
り、多数の半導体素子を機能的に集積させて、ＩＣまた
はＬＳＩとして利用されている。
【０００３】一方、同様の絶縁ゲイト型電界効果半導体
装置ながら、絶縁基板上等に薄膜を積層して形成された
薄膜型の絶縁ゲイト型電界効果半導体装置（以下ＴＦＴ
という）が液晶電気光学装置の画素のスイッチング素子
部分、駆動回路部分あるいは密着型イメージセンサの読
み取り回路部分等に積極的に使用されはじめている。
【０００４】このＴＦＴは前述のように絶縁性基板上に
気相法により薄膜を積層して形成するので、その作製雰
囲気温度が最高で５００℃程度と低温で形成でき、安価
なソーダガラス、ホウケイ酸ガラス等を基板として用い
ることができる。
【０００５】このように、安価な基板上に作製でき、そ
の作製する最大寸法は薄膜を気相法にて形成する装置の
寸法にのみ限定されるもので、容易に大面積基板上にト
ランジスタを形成できる利点を持ち、このため、多量の
画素を持つマトリクス構造の液晶電気光学装置や一次元
または二次元のイメージセンサへの利用を期待され、一
部実現されている。
【０００６】この従来のＴＦＴの代表的な構造を図２に
概略的に示す。
【０００７】図２において、１はガラスよりなる絶縁性
基板であり、２は非晶質半導体よりなる薄膜半導体、３
はソース、ドレイン領域で、７はソース、ドレイン電
極、８はゲイト電極であります。
【０００８】このようなＴＦＴは一般に、まず基板上に
半導体被膜を形成し、第１のマスクを使用して、必要部
分に島状にこの半導体領域２をパターニングして形成す
る。次にこのゲイト絶縁膜６を形成し、この上にゲイト
電極材料を形成し、第２のマスクを使用して、ゲイト電
極８とゲイト絶縁膜６とをパターニングする。この後、
第３のマスクにより形成したフォトレジストのマスクと
ゲイト電極８とをマスクとしてセルファラインに半導体
領域２にソース、ドレイン領域３を形成する。この後、
層間絶縁膜４を形成する。この層間絶縁膜に対してソー
ス、ドレイン領域３への電極接続の為にコンタクトホー
ルを第４のマスクを使用して形成する。この後電極材料
形成後第５のマスクによりこの電極材料をパターニング
して電極７を形成して、ＴＦＴを完成する。
【０００９】
【発明が解決しようとする課題】このように、一般的な
ＴＦＴは５枚のマスクを使用し、相補型のＴＦＴの場合
は６枚のマスクが必要とされていた。当然、複雑な集積
回路とする場合にはこの枚数以上のマスクが必要とな
る。このように多数のマスクを使用することはＴＦＴ素
子を作製するプロセスにおいて、複雑な工程が必要とな
り、かつマスク合わせの回数も当然増える。これらは、
ＴＦＴ素子製造の歩留り、生産性の低下を引き起こして
いる。さらに、ＴＦＴ素子を使用した電子装置の大型化
やＴＦＴ素子自身の小型化、パターンの微細化がこれら
をさらに低下させる要因となっていた。その為にＴＦＴ
作製プロセスにおいて、複雑な工程を必要としないプロ
セス、ＴＦＴ作製に必要なマスクの数を減らす新規なＴ
ＦＴの構造が望まれていた。
【００１０】したがって、本発明は絶縁ゲイト型電界効
果半導体装置の新規な構造と簡単な製造プロセスに関す
るものであり、従来に比較して、少ないマスク数でＴＦ
Ｔを作製できることを特徴とするものであります。
【００１１】
【課題を解決するための手段】本発明のＴＦＴのゲイト
電極の側面付近にはゲイト電極を構成する材料の陽極酸
化膜が設けられ、ソース、ドレイン領域に接続する電極
は前記ソース、ドレイン領域の上面と側面に接してお
り、前記ソース、ドレインに接続された電極は前記ゲイ
ト電極の側面付近に設けられた絶縁膜の上方にまでわた
って延在していることを特徴とする絶縁ゲイト型電界効
果型半導体装置であります。
【００１２】すなわち、図１に示す本発明のＴＦＴの概
略断面図にあるように、ゲイト電極８の少なくとも側面
付近には陽極酸化膜１０が設けられており、この陽極酸
化膜の端面よりソース、ドレイン領域３の上面と側面が
少しはみ出ており、このはみ出た部分で電極７がソー
ス、ドレイン領域と接続されており、接続の面積を大き
く取っている。さらに、この電極７はゲイト電極８上の
絶縁膜１１の上方にまで延在しており、この部分でパタ
ーニングされ、個々の電極に分離されている。
【００１３】この図１のような構造のＴＦＴを作製する
工程を図３に概略的に示す。本明細書に記載の図面にお
いては、説明のために概略を示したにすぎないので、実
際の寸法、形状とは若干異なっている。以後、図３に基
づいて、本発明のＴＦＴの製造工程の一例を説明する。
【００１４】先ず、同図（Ａ）のように、ガラス基板、
例えば耐熱性を持つ結晶化ガラス１上に半導体層２を形
成する。この珪素半導体層としては、アモルファス半導
体、多結晶半導体等幅広い種類の半導体を使用すること
ができる。また、形成方法としては採用する半導体の種
類によりプラズマＣＶＤ法、スパッタリング法、熱ＣＶ
Ｄ法等を選択することができる。ここでは、多結晶シリ
コン半導体を例として以下の工程を説明して行く。
【００１５】次にゲイト絶縁膜となる酸化珪素膜６をこ
の半導体層２上に形成する。さらにこの上にゲイト電極
となる電極材料、ここでは電極材料として、アルミニウ
ムを形成する。さらに、この上面に絶縁膜１１として酸
化珪素膜をスパッタリング法により形成する。この後、
第１のマスクを使用して、この絶縁膜１１およびゲイ
ト電極８をパターニングする。この後、陽極酸化用の電
解溶液中にて、このゲイト電極８の側面付近を陽極酸化
して、無孔質性の酸化アルミニウム１０を少なくとも、
チヤネル領域付近のゲイト電極の側面付近に図３（Ｂ）
のように形成する。
【００１６】この陽極酸化に使用する溶液としては、代
表的には硫酸、硝酸、燐酸等の強酸溶液や酒石酸、クエ
ン酸にエチレングリコールやプロピレングリコール等を
混合した混合酸等が使用できる。また、必要に応じて、
この溶液のｐＨを調整するために、塩やアルカリ溶液を
混合することも可能である。
【００１７】まず、３％の酒石酸水溶液１に対して、９
の割合でプロピレングリコールを添加したＡＧＷ電解溶
液にこの基板を浸し、アルミニウムのゲイト電極を電源
の陽極に接続し、対する陰極として白金を使用して直流
電力を印加した。
【００１８】陽極酸化の条件は最初、定電流モードで電
流密度２．５ｍＡ／ｃｍ2 で３０分電流を流した後、定
電圧モードで５分処理し、厚さ２５００Åの酸化アルミ
ニウムをゲイト電極の側面付近に形成した。この酸化処
理と同条件で作製した試料を用いて、この酸化アルミニ
ウムの絶縁性を調べたところ、比抵抗は１０9 Ωｍで、
絶縁耐圧は２×１０5 Ｖ／ｃｍの特性を持つ酸化アルミ
ニウム膜であった。
【００１９】また、この試料の表面を走査型電子顕微鏡
にて観察したところ、約８０００倍にまで拡大してその
表面の凹凸が観察できたが、微小な穴は観察できず、良
好な絶縁被膜であった。
【００２０】次にこの上面にプラズマＣＶＤ法により酸
化珪素膜１２を形成した後、この状態から基板に対して
ほぼ垂直方向に異方性エッチング処理を行い、図３
（Ｄ）のように絶縁膜１１、ゲイト電極８および陽極酸
化膜１０で構成される凸状部の側壁位置に酸化珪素１３
を残す。
【００２１】この酸化珪素膜１２は絶縁膜１１よりエッ
チング速度が速くなるようにその作製時の雰囲気温度を
２００℃と通常より低い温度で形成する。また、この膜
としては酸化珪素膜だけではく、有機樹脂膜やその他の
被膜が使用できる。
【００２２】つぎにこの残った酸化珪素１３と凸状部の
絶縁膜１１、ゲイト電極８および陽極酸化膜１０とをマ
スクとして、この下の半導体層２をセルファラインでエ
ッチング除去する。この時の様子を図３（Ｅ）に示す。
またこの時の上面の様子を図４（Ａ）に示す。さらに図
４におけるＡ−Ａ' に対応する断面が図３に示されてい
る。
【００２３】次にこの状態から、酸化珪素膜１３とゲイ
ト絶縁膜６とを凸状部をマスクとして酸化珪素のみ選択
エッチング除去し、図３（Ｆ）および図４（Ｂ）のよう
に半導体層２の一部をゲイト電極の端部より露呈させ
る。
【００２４】次にこの露呈された部分に対して、ソー
ス、ドレイン領域となるように不純物のドーピングを行
う。図３（Ｆ）にあるように、ゲイトの陽極酸化膜１０
をマスクとして基板の上面より、リンイオンをイオン打
ち込み処理する。このようにしてソース、ドレイン領域
３を形成する。この後、領域の活性化処理のため、レー
ザをこの部分に照射し、レーザアニール処理によりソー
ス、ドレイン領域の活性化を行う。この活性化処理とし
てはこの他に熱アニール処理等を採用することができ
る。
【００２５】次にこの上面にソース、ドレインの電極と
なるアルミニウムを形成し、第２のマスクを使用し
て、所定のパターンにソース、ドレインの電極をエッチ
ングしてソースとドレインの電極を分断する。この状態
を図４（Ｃ）に示す。最後にこのソースとドレインの電
極７および凸状部をマスクとして、周辺にはみでている
半導体層２をエッチング除去し、図３（Ｇ）および図４
（Ｄ）に示すようなＴＦＴを完成する。
【００２６】上記の説明において、説明したＴＦＴの製
造工程は一例であり、この説明で示された製造工程のみ
に制限されるものではない、例えば、ソース、ドレイン
領域の不純物のドーピング工程は上記の説明においては
図３（Ｆ）に示すように、半導体層２のパターニング後
に行ったが、図３（Ｂ）の状態でゲイト上の絶縁膜１１
をマスクとしてイオン打ち込み処理を行うことも可能で
ある。
【００２７】また、図１に示されたＴＦＴの別の作製方
法の例として、図５にその製造工程の概略図を示す。こ
の図に示されたＴＦＴの作製工程においては図３の作製
工程で採用したような、異方性エッチング技術という特
殊な技術は使用せず、一般的なプロセス技術にて構成さ
れている。
【００２８】絶縁性基板１上に図３の場合と同様にシリ
コン半導体被膜を全面に形成した後にＴＦＴ素子のソー
ス、ドレイン領域とチャネル形成領域を含むようにこの
半導体被膜を島状に１枚目のマスクを使用してパターニ
ングしＴＦＴ素子に対応する部分の半導体膜２を形成す
る。この時の上面図を図６（Ａ）に示し、このＴＦＴ領
域のソース、ドレイン、ゲイト付近の断面図を図５
（Ａ）に示す。
【００２９】次にこの上面をおおって、ゲイト絶縁膜
６、ゲイト電極材料のアルミニウム８及びその上に絶縁
膜１１を形成する。図５（Ｂ）次に２枚目のマスクを使
用して、半導体膜２の所定の位置にゲイト部を形成する
ようにこれらの膜をエッチングして図５（Ｃ）のように
凸状部を完成し半導体膜２を凸状部より露出させる。ま
たこの時の上面の様子を図６（Ｂ）に示す。
【００３０】この状態で図３の（Ｂ）の工程のようにゲ
イト電極８の側面付近に陽極酸化膜１０を形成して、図
５（Ｃ）の状態を得る。次にこの露出している半導体膜
２にソース、ドレイン用に不純物イオンをドーピングし
て、ソース、ドレイン領域３を形成する。図５（Ｄ）
【００３１】このイオンのドーピングはイオンの打ち込
む方向を斜めから行ったり、不純物の拡散処理を行う等
の処理を施し、ソースまたはドレインとチャネル領域半
導体との境界をゲイト電極８の端付近、すなわち、陽極
酸化膜１０の端より中側になるようにする。これによ
り、陽極酸化膜１０とゲイト絶縁膜６の接する付近にソ
ース、ドレインの電極が重なって設けられても、ショー
トすることがなく、陽極酸化膜１０だけで十分な絶縁性
を確保することができる。
【００３２】次にこれらの全面をおおって、金属被膜を
形成した後、３枚目のマスクを使用して、絶縁膜１１上
にまでこの電極を延在させて、ソースドレイン電極７を
分断し、図５（Ｅ）の様な構造を得る。次にこのソー
ス、ドレイン電極７からはみ出ている半導体膜を除去す
るため、ソース、ドレイン電極７をマスクとしてエッチ
ング処理を行い、図６（Ｃ）の状態を得て、本発明のＴ
ＦＴを完成する。
【００３３】図３に示した製造方法にくらべて、半導体
層２を形成後でゲイト電極形成前の工程において、新た
にフォトマスクを使用して、ＴＦＴ領域付近のみ半導体
層を島状にパターニングすると、図６に示すように、ゲ
イト電極のリード配線部分の下には半導体層２が存在せ
ず基板または基板上の絶縁膜が存在するのみであり、こ
の部分において、ゲイト電極配線とコンデンサーを構成
しないようにできる。この構成により、より高速に応答
可能なＴＦＴを３枚のマスクにより作製する子とが可能
となる。この様子を図６（Ｃ）の上面図のＢ−Ｂ’断面
図を図６（Ｄ）に示す。
【００３４】このように本発明によると、たった２〜３
枚のマスクにより、ＴＦＴを作製することが可能となっ
た。また、このＴＦＴを相補型構成とする時には、さら
にマスクを１〜２枚追加することで達成できる。
【００３５】また、ゲイト電極への外部からの接続は陽
極酸化処理の際にゲイト電極の一部を陽極酸化用電解液
に接触させないようにして陽極酸化膜を形成するか、最
後の不要な半導体層をエッチングした後にソース、ドレ
インの電極と陽極酸化膜との選択エッチングにて、外部
に露出している陽極酸化膜を除去することで、接続する
ことができる。無論、新たに別のマスクを使用して、特
定の場所の絶縁膜にコンタクト用の穴をあけて接続する
ことも可能である。
【００３６】
【実施例】『実施例１』 本実施例では図７に示すよう
な回路構成を持つアクティブマトリクス型の液晶電気光
学装置に対して本発明のＴＦＴを応用した例を示す。図
７から明らかなように本実施例のアクティブ素子は相補
型構成となっており、一つの画素電極に対してＰＴＦＴ
とＮＴＦＴとが設けられている。この回路構成に対応す
る実際の電極等の配置構成を図９に示している。これら
は説明を簡単にする為２×２に相当する部分のみ記載し
ている。
【００３７】まず、本実施例で使用する液晶電気光学装
置用の基板の作製方法を図８を使用して説明する。図８
（Ａ）において、石英ガラス等の高価でない７００℃以
下、例えば約６００℃の熱処理に耐え得るガラス５０上
にマグネトロンＲＦ（高周波) スパッタ法を用いてブロ
ッキング層５１としての酸化珪素膜を１０００〜３００
０Åの厚さに作製する。プロセス条件は酸素１００％雰
囲気、成膜温度１５℃、出力４００〜８００Ｗ、圧力
０．５Ｐａとした。タ−ゲットに石英または単結晶シリ
コンを用いた成膜速度は３０〜１００Å／分であった。
【００３８】この上に、後にソース、ドレイン、チャネ
ル形成領域となるシリコン膜５２をＬＰＣＶＤ（減圧気
相）法、スパッタ法またはプラズマＣＶＤ法により形成
した。減圧気相法で形成する場合、結晶化温度よりも１
００〜２００℃低い４５０〜５５０℃、例えば５３０℃
でジシラン(Si2H6) またはトリシラン(Si3H8) をＣＶＤ
装置に供給して成膜した。反応炉内圧力は３０〜３００
Ｐａとした。成膜速度は５０〜２５０Å/ 分であった。
ＰＴＦＴとＮＴＦＴとのスレッシュホ−ルド電圧（Ｖt
h）に概略同一に制御するため、ホウ素をジボランを用
いて１×1015〜１×1018cm-3の濃度として成膜中に添加
してもよい。
【００３９】スパッタ法で行う場合、スパッタ前の背圧
を１×10-5Ｐａ以下とし、単結晶シリコンをタ−ゲット
として、アルゴンに水素を２０〜８０％混入した雰囲気
で行った。例えばアルゴン２０％、水素８０％とした。
成膜温度は１５０℃、周波数は１３．５６ＭＨｚ、スパ
ッタ出力は４００〜８００Ｗ、圧力は０．５Ｐａであっ
た。
【００４０】プラズマＣＶＤ法により珪素膜を作製する
場合、温度は例えば３００℃とし、モノシラン(SiH4)ま
たはジシラン(Si2H6) を用いた。これらをＰＣＶＤ装置
内に導入し、１３．５６ＭＨｚの高周波電力を加えて成
膜した。
【００４１】これらの方法によって形成された被膜は、
酸素が５×1021cm-3以下であることが好ましい。この酸
素濃度が高いと、結晶化させにくく、熱アニ−ル温度を
高くまたは熱アニ−ル時間を長くしなければならない。
また少なすぎると、バックライトによりオフ状態のリ−
ク電流が増加してしまう。そのため４×1019〜４×1021
cm-3の範囲とした。水素は４×1020cm-3であり、珪素４
×1022cm-3として比較すると１原子％であった。また、
ソ−ス、ドレインに対してより結晶化を助長させるた
め、酸素濃度を７×1019cm-3以下、好ましくは１×1019
cm-3以下とし、ピクセル構成するＴＦＴのチャネル形成
領域のみに酸素をイオン注入法により５×1020〜５×10
21cm-3となるように添加してもよい。その時周辺回路を
構成するＴＦＴには光照射がなされないため、この酸素
の混入をより少なくし、より大きいキャリア移動度を有
せしめることは、高周波動作をさせるために有効であ
る。
【００４２】上記方法によって、アモルファス状態の珪
素膜を５００〜３０００Å、例えば１５００Åの厚さに
作製の後、４５０〜７００℃の温度にて１２〜７０時間
非酸化物雰囲気にて中温の加熱処理、例えば水素雰囲気
下にて６００℃の温度で保持した。珪素膜の下の基板表
面にアモルファス構造の酸化珪素膜が形成されているた
め、この熱処理で特定の核が存在せず、全体が均一に加
熱アニ−ルされる。
【００４３】アニ−ルにより、珪素膜はアモルファス構
造から秩序性の高い状態に移り、一部は結晶状態を呈し
得られるキャリアの移動度はホ−ル移動度（μｈ）＝１
０〜２００cm2 ／ＶＳｅｃ、電子移動度（μe ）＝１５
〜３００cm2 ／ＶＳｅｃが得られる。
【００４４】図８(A) において、珪素膜を第１のフォト
マスクにてフォトエッチングを施し、ＰＴＦＴ用の領
域３０（チャネル巾２０μm)を図面の左側に、ＮＴＦＴ
用の領域４０を右側に作製した。
【００４５】この上に酸化珪素膜をゲイト絶縁膜５３と
して５００〜２０００Å例えば７００Åの厚さに形成し
た。これはブロッキング層としての酸化珪素膜５１の作
製と同一条件とした。この成膜中に弗素を少量添加し、
ナトリウムイオンの固定化をさせてもよい。また、本実
施例ではこの上面に形成されるゲイト電極とゲイト絶縁
膜との反応を抑える役目を持つブロッキング層としてこ
の酸化珪素膜上に５０〜２００Å例えば１００Åの窒化
珪素膜５４を形成した。
【００４６】この後、この上側にゲイト電極用の材料と
して、公知のスパッタリング法にてアルミニウムを３０
００Å〜１．５μｍ例えば１μｍの厚さに形成した。こ
のゲイト電極材料としてはアルミニウムの他にモリブデ
ン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、タ
ンタル（Ｔａ）やこれらの材料にシリコンを混合した合
金やシリコンと金属被膜の積層配線等を使用することが
できる。
【００４７】本実施例のようにゲイト電極として、金属
材料を使用すると特にアルニウム等の低抵抗材料の場合
は、基板の大面積、高精細化に伴い発生するゲイト遅延
（ゲイト配線を伝播する電圧パルスの遅延と波形の歪
み）の増大をおさえることができ、容易に基板の大面積
化をすすめることができる。
【００４８】さらに、このゲイト電極材料上に絶縁膜４
９として酸化珪素膜を厚さ３０００Å〜１μｍ、ここで
は６０００Åにスパッタ法により形成した後、この絶縁
膜４９とゲイト電極材料とを第２のフォトマスクにて
パタ−ニングして図８（Ｂ）のようにＰＴＦＴ用のゲイ
ト電極５５、ＮＴＦＴ用のゲイト電極５６を形成した。
このゲイト電極はいずれも同じゲイト配線５７に接続さ
れている。
【００４９】次にこの基板を３％の酒石酸水溶液１に対
して、９の割合でプロピレングリコールを添加したＡＧ
Ｗ電解溶液に浸し、アルミニウムのゲイト電極を電源の
陽極に接続し、対する陰極として白金を使用して直流電
力を印加した。このときゲイト電極はゲイト配線ごとに
接続されているが、基板の端部付近で全てのゲイト配線
をはさみこんで接続するように接続端子を設けて陽極酸
化を行ない図８（Ｃ）のようにゲイト電極の側面付近に
陽極酸化膜５８、５９を形成した。
【００５０】陽極酸化の条件は最初、定電流モードで電
流密度４ｍＡ／ｃｍ2 で２０分電流を流した後、定電圧
モードで１５分処理し、厚さ２５００Åの酸化アルミニ
ウムをゲイト電極の側面付近に形成した。この陽極酸化
膜はできるだけ厚く形成するほうが良く、プロセス条件
の許すかぎり厚く形成した。
【００５１】次に図８（Ｄ）のように半導体上の窒化膜
５４と酸化珪素膜５３をエッチング除去した後に、基板
全面に対してＰＴＦＴ用の不純物としてホウ素を１〜５
×１０15cm-2のドーズ量でイオン注入法により添加し
た。このドープ濃度は１０19cm-3程度としてＰＴＦＴの
ソース６０、ドレイン６１を形成する。本実施例では、
イオンドーピングを表面の絶縁膜を除去した後に行った
が、イオン打ち込みの条件を変えればこの半導体膜上の
絶縁膜５３、５４をとおしてもドーピングすることは可
能である。
【００５２】次に図８（Ｅ）のようにフォトレジスト６
１を第３のフォトマスクを用いて形成し、ＰＴＦＴ領
域を覆った後、ＮＴＦＴ用のソ−ス６２ドレイン６３に
対し、リンを１〜５×１０15cm-2のド−ズ量でイオン注
入法により添加し、ドープ濃度が１０20cm-3程度となる
ようにした。以上のようなイオンのドーピング工程にお
いて、イオンの打ち込む方向を基板に対して斜めにし
て、ゲイト電極側面付近の陽極酸化膜の下の方向に不純
物が回り込むようにしてソース、ドレイン領域の端部を
ゲイト電極の端部と概略一致するようにした。これによ
り、陽極酸化膜が後の工程で形成される電極配線に対し
て、十分な絶縁作用を持つことになり、新たな絶縁膜の
形成を行う必要がなくなる。
【００５３】次に、６００℃にて１０〜５０時間再び加
熱アニ−ルを行い不純物領域の活性化処理を行った。Ｐ
ＴＦＴのソ−ス６０、ドレイン６１、ＮＴＦＴのソ−ス
６２、ドレイン６３を不純物を活性化してＰ+ 、Ｎ+ と
して作製した。またゲイト電極５５、５６下にはチャネ
ル形成領域６４、６５が形成されている。本実施例では
この活性化処理として熱によるアニールを採用したがこ
の方法以外にレーザ光をソース、ドレイン領域に照射し
て活性化処理する方法も採用可能である。この場合、瞬
間的に活性化処理を行うので、ゲイト電極に使用してい
る金属材料の拡散のことを考慮する必要がなく、本実施
例で採用したゲイト絶縁膜上のブロッキングの役目の為
の窒化珪素膜５４を省略するこも可能となる。
【００５４】次に此の上面に絶縁性被膜を前記したスパ
ッタ法により酸化珪素膜として形成した。この被膜の厚
みは成るべく厚く、例えば０．５〜２．０μｍ本実施例
では１．２μｍの厚さに形成し、その後、この上面より
異方性エッチング処理を行い絶縁膜、ゲイト電極および
陽極酸化膜で構成される凸状部の側壁付近に残存領域６
６を形成する。その様子を図８（Ｆ）に示す。
【００５５】次にこの凸状部と残存領域６６とをマスク
として、半導体膜５２の不要部分をエッチング除去し
て、凸状部の側面付近に存在する残存領域６６を除去
し、凸状部の外側に各々のＴＦＴのソース、ドレイン領
域となる半導体膜５２を露呈させた。この状態を図８
（Ｇ）に示す。
【００５６】さらに、これら全体にアルミニウムをスパ
ッタ法により形成し、リ−ド６７、６８および、コンタ
クト部分６９、７０を第４のマスクによりパターニン
グした後、電極６７、６８、６９、７０およびゲイト電
極５５、５６上の絶縁膜４９およびその側面付近の陽極
酸化膜５８、５９よりはみでている半導体膜をエッチン
グ除去して、完全な素子分離を行いＴＦＴを完成させ
る。このような製造方法により、相補型構成のＴＦＴを
４枚のマスクで作製することができた。この様子を図８
（Ｈ）に示す。
【００５７】このＴＦＴはゲイト電極の側周辺が陽極酸
化膜でくるまれており、ソース、ドレイン領域はゲイト
電極部より電極接続部分のみはみだしているがそれ以外
の部分はすべてゲイト電極下に存在する。また、ソー
ス、ドレイン電極はソース、ドレイン領域の上面と側面
の２ヵ所で接触しており、十分なオーミック接続が保証
さる。
【００５８】かくすると、セルファライン方式でありな
がらも、７００℃以上にすべての工程で温度を加えるこ
とがなくＣ／ＴＦＴを作ることができる。そのため、基
板材料として、石英等の高価な基板を用いなくてもよ
く、本発明の大画素の液晶電気光学装置にきわめて適し
たプロセスである。
【００５９】本実施例では熱アニ−ルは図８（Ａ）、
（Ｅ）で２回行った。しかし図８（Ａ）のアニ−ルは求
める特性により省略し、双方を図８（Ｅ）のアニ−ルに
より兼ね製造時間の短縮を図ってもよい。また、本実施
例ではゲイト電極としてアルミニウムを使用しているが
その下に窒化珪素膜５４を設けているので、アルミニウ
ムが下のゲイト絶縁膜と反応することが無く良好な界面
特性を実現することができた。
【００６０】次に図８（Ｉ）に示す如く２つのＴＦＴを
相補型構成とし、かつその出力端を液晶装置の一方の画
素の電極を透明電極としてそれに連結するため、スパッ
タ法によりＩＴＯ（インジュ−ム・スズ酸化膜）を形成
した。それを第５のフォトマスクによりエッチング
し、画素電極７１を構成させた。このＩＴＯは室温〜１
５０℃で成膜し、２００〜４００℃の酸素または大気中
のアニ−ルにより成就した。かくの如くにしてＰＴＦＴ
３０とＮＴＦＴ４０と透明導電膜の電極７１とを同一ガ
ラス基板５０上に作製した。得られたＴＦＴの電気的な
特性はＰＴＦＴで移動度は２０（cm2/Vs）、Ｖthは−
５．９（Ｖ）で、ＮＴＦＴで移動度は４０（cm2/Vs）、
Ｖthは５．０（Ｖ）であった。
【００６１】この液晶電気光学装置の電極等の配置の様
子を図９に示している。図９（Ａ）のＣ−Ｃ’線断面が
図８の製造工程の断面に対応する。ＰＴＦＴ３０を第１
の信号線７２と第３の信号線５７との交差部に設け、第
１の信号線７２と右隣の第３の信号線７６との交差部に
も他の画素用のＰＴＦＴが同様に設けられている。一方
ＮＴＦＴは第２の信号線７５と第３の信号線５７との交
差部に設けられている。また、隣接した他の第１の信号
線７４と第３の信号線５７との交差部には、他の画素用
のＰＴＦＴが設けられている。このようなＣ／ＴＦＴを
用いたマトリクス構成を有せしめた。ＰＴＦＴ３０は、
ドレイン６１の電極で第１の信号線７２に連結され、ゲ
イト５５は信号線５７に連結されている。ソ−ス６０の
出力端はコンタクトを介して画素の電極７１に連結して
いる。
【００６２】他方、ＮＴＦＴ４０はソース６２の電極で
第２の信号線７３に連結され、ゲイト５６は信号線５７
に、ドレイン６３の出力端はコンタクトを介してＰＴＦ
Ｔと同様に画素電極７１に連結している。また、同じ第
３の信号線に接続され、かつとなりに設けられた他のＣ
／ＴＦＴはＰＴＦＴ３１が第１の信号線７４にＮＴＦＴ
４１が第２の信号線７５に接続されている。かくして一
対の信号線７２、７３に挟まれた間（内側) に、透明導
電膜よりなる画素電極７１とＣ／ＴＦＴとにより１つの
ピクセル８０を構成せしめた。かかる構造を左右、上下
に繰り返すことにより、２×２のマトリクスをそれを拡
大した６４０×４８０、１２８０×９６０といった大画
素の液晶電気光学装置とすることができる。なお、ここ
でＴＦＴの不純物領域をソース、ドレインと呼んだのは
説明の為であり、実際に駆動する際にはその呼び名の機
能とは異なる場合がある。
【００６３】本実施例においては、半導体膜５２を第１
のフォトマスクを使用して島状にエッチング除去して、
各々のＴＦＴの素子分離をおこなっている。これによ
り、ＴＦＴの領域以外のゲイト配線の下側には半導体膜
が存在せず、このゲイト配線の下は基板か基板上の絶縁
膜であり、この部分でゲイト入力側の容量を形成するこ
とが無いため、高速の応答が可能となる。
【００６４】さらに、図９（Ａ）のＤ−Ｄ’断面に対応
する断面図を図９（Ｂ）に示す。このように本発明では
ゲイト電極配線５７、７６と配線７２との交差部におい
てゲイト電極配線上に必ず絶縁膜４９が設けられるの
で、この部分での配線による容量の発生を防止でき、た
った４枚のマスクで多層配線構造を有するＴＦＴの集積
回路も作製することが可能となった。
【００６５】この様に作製したアクティブ素子が設けら
れた基板を使用して、液晶電気光学装置とする。先ずこ
の基板上に紫外線硬化特性を有する、エポキシ変成アク
リル樹脂中に５０重量％のネマチック液晶を分散させた
樹脂を、スクリーン法を用いて形成した。使用したスク
リーンのメッシュ密度は１インチ当り１２５メシュと
し、エマルジョン厚は１５μｍとした。またスキージー
圧は１．５ｋｇ／ｃｍ2とした。
【００６６】次に１０分間のレベリングの後２３６ｎｍ
を中心とした発光波長を有する高圧水銀ランプにて、１
０００ｍＪのエネルギーを与え、樹脂を硬化させ、１２
μｍ厚の調光層を形成した。
【００６７】その後、直流スパッタ法を用いて、Ｍｏ
（モリブデン）を２５００Å成膜し、第二の電極とし
た。
【００６８】その後、黒色のエポキシ樹脂を、スクリー
ン法を用いて印刷を行い、５０℃で３０分仮焼成の後、
１８０℃で３０分本焼成を行い、５０μｍの保護膜を形
成した。
【００６９】基板上のリードにＴＡＢ形状の駆動ＩＣを
接続し、ただひとつの基板で構成される反射型の液晶表
示装置を完成させた。
【００７０】本実施例ではアクティブ素子として相補型
構成のＴＦＴを各画素に１組づつ設けたが、特にこの構
成に限定されることはなく、複数組の相補型構成のＴＦ
Ｔを設けてもよく、さらに複数組の相補型構成のＴＦＴ
を複数に分割された画素電極に設けてもよい。
【００７１】この様にして、分散型液晶にアクティブ素
子を設けた液晶電気光学装置を完成した。本実施例の分
散型液晶は基板が１枚しか必要としないため、軽くて薄
い液晶電気光学装置を安価で実現することができ、偏向
板を使用せず、配向膜も必要とせず、一枚のみの基板で
液晶電気光学効果を実現できるので、非常に明るい液晶
電気光学装置を実現できた。また、その他の液晶電気光
学装置の基板の一方としても本発明を応用することは可
能である。
【００７２】「実施例２」 本実施例では図１０に示す
ような、一つの画素に対して、相補型構成の変形トラン
スファーゲイトＴＦＴを設けた液晶電気光学装置に本発
明を採用した。本実施例におけるＴＦＴの作製は基本的
に実施例１と同様であり、その工程はほぼ図８と同様に
進行する。ただし、本実施例では変形トランスファーゲ
イトのＣ／ＴＦＴを採用しているので、図８とはその配
置が異なる、実際の配置は図１２に示すような位置にＴ
ＦＴは配置接続されている。
【００７３】図１０にあるように、共通のゲイト配線９
１にＰＴＦＴ９５とＮＴＦＴ９６とがゲイトを接続して
いるこれらはソース、ドレイン領域を接続して、他方の
信号線９３に接続しており、他方のソース、ドレイン領
域も共通に画素電極に接続されている。
【００７４】まず、ガラス９８上にマグネトロンＲＦ
（高周波) スパッタ法を用いてブロッキング層９９とし
ての酸化珪素膜を１０００〜３０００Åの厚さに作製す
る。プロセス条件は酸素１００％雰囲気、成膜温度１５
℃、出力４００〜８００Ｗ、圧力０．５Ｐａとした。タ
−ゲットに石英または単結晶シリコンを用いた成膜速度
は３０〜１００Å／分であった。
【００７５】この上にシリコン膜９７をＬＰＣＶＤ（減
圧気相）法、スパッタ法またはプラズマＣＶＤ法により
形成した。図１１（Ａ）において、珪素膜を第１のフォ
トマスクにてフォトエッチングを施し、ＰＴＦＴ用の
領域を図面の左側に、ＮＴＦＴ用の領域を右側に作製し
た。本実施例の場合は実施例１の場合と異なり、この半
導体領域はＴＦＴの領域になるように確定させる。一方
実施例１の場合は後の工程で再度異方性エッチングによ
りＴＦＴの領域を確定するので、１回目マスクはラフに
位置合わせを行っていた。
【００７６】この上に酸化珪素膜をゲイト絶縁膜１０３
として５００〜２０００Å例えば７００Åの厚さに形成
した。これはブロッキング層としての酸化珪素膜９９の
作製と同一条件とした。
【００７７】この後、この上側にゲイト電極１０７用の
材料として、公知のスパッタリング法にてアルミニウム
とシリコンの合金を３０００Å〜１．５μｍ例えば１μ
ｍの厚さに形成した。
【００７８】このゲイト電極材料としてはアルミニウム
シリサイドの他にモリブデン（Ｍｏ）、タングステン
（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、クロム
（Ｃｒ）やこれらの材料にシリコンを混合した合金やこ
れらの材料自身の合金やシリコンと金属被膜の積層配線
等を使用することができる。
【００７９】さらに、このゲイト電極材料上に絶縁膜１
０６として酸化珪素膜を厚さ３０００Å〜１μｍ、ここ
では６０００Åにスパッタ法により形成した後、この絶
縁膜１０６とゲイト電極１０７とを第２のフォトマスク
にてパタ−ニングして図１１（Ｂ）のようにゲイト電
極１０７と絶縁膜１０６とを形成した。
【００８０】次にこの基板を３％の酒石酸水溶液１に対
して、９の割合でプロピレングリコールを添加したＡＧ
Ｗ電解溶液に浸し、アルミニウムシリサイドのゲイト電
極を電源の陽極に接続し、対する陰極として白金を使用
して直流電力を印加した。このときゲイト電極はゲイト
配線ごとに接続されているが、基板の端部付近で全ての
ゲイト配線をはさみこんで接続するように接続端子を設
けて陽極酸化を行ない図１１（Ｃ）のようにゲイト電極
の側面付近に陽極酸化膜１００を形成した。
【００８１】次に図１１（Ｄ）のように半導体上の絶縁
膜１０３をエッチング除去した後に、基板全面に対して
ＰＴＦＴ用の不純物としてホウ素を１〜５×１０15cm-2
のドーズ量でイオン注入法により添加した。このドープ
濃度は１０19cm-3程度としてＰＴＦＴのソース、ドレイ
ン領域を形成する。本実施例では、イオンドーピングを
表面の絶縁膜を除去した後に行ったが、イオン打ち込み
の条件を変えればこの半導体膜上の絶縁膜１０３をとお
してもドーピングすることは可能である。
【００８２】次に図１１（Ｅ）のようにフォトレジスト
１１０を第３のフォトマスクを用いて形成し、ＰＴＦ
Ｔ領域を覆った後、ＮＴＦＴ用のソ−ス、ドレイン領域
に対し、リンを１〜５×１０15cm-2のド−ズ量でイオン
注入法により添加し、ドープ濃度が１０20cm-3程度とな
るようにした。以上のようなイオンのドーピング工程に
おいて、イオンの打ち込む方向を基板に対して斜めにし
て、ゲイト電極側面付近の陽極酸化膜の下の方向に不純
物が回り込むようにしてソース、ドレイン領域１０４、
１０５の端部をゲイト電極の端部と概略一致するように
した。これにより、陽極酸化膜１００が後の工程で形成
される電極配線に対して、十分な絶縁作用を持つことに
なり、新たな絶縁膜の形成を行う必要がなくなる。
【００８３】次に、レーザ光をソース、ドレイン領域に
照射して活性化処理した、この場合、瞬間的に活性化処
理を行うので、ゲイト電極に使用している金属材料の拡
散のことを考慮する必要がなく、信頼性の高いＴＦＴを
作製することができた。
【００８４】さらに、これら全体にアルミニウムをスパ
ッタ法により形成し、電極リード１０２をを第４のマス
クによりパターニングした後、電極１０２およびゲイ
ト電極１０７上の絶縁膜１０６およびその側面付近の陽
極酸化膜１００よりはみでている半導体膜をエッチング
除去して、完全な素子分離を行いＴＦＴを完成させる。
このような製造方法により、相補型構成のＴＦＴを４枚
のマスクで作製することができた。この様子を図１１
（Ｆ）に示す。
【００８５】次に図１１（Ｇ）に示す如く２つのＴＦＴ
を相補型構成とし、かつその出力端を液晶装置の一方の
画素の電極を透明電極としてそれに連結するため、スパ
ッタ法によりＩＴＯ（インジュ−ム・スズ酸化膜）を形
成した。それを第５のフォトマスクによりエッチング
し、画素電極１０８を構成させた。
【００８６】上記のようにして、 図１２（Ａ）、
（Ｂ）、（Ｃ）に示すような配置と構造を持つ変形トラ
ンスファーゲイトのＴＦＴを完成した。図１２（Ｂ）は
図１２（Ａ）のＦ−Ｆ’断面に対応する断面図であり、
図１２（Ｃ）は図１２（Ａ）のＥ−Ｅ’断面に対応する
断面図である。図１２（Ｂ）、（Ｃ）より明らかなよう
に、ゲイト電極１０７上には必ず層間絶縁膜１０６が存
在し、同図（Ａ）で示されるようなゲイト配線１０７の
リード部分とソース、ドレイン配線１０２のリード部分
との交差部分で十分な層間絶縁機能を発揮しこの交差部
分での配線容量の発生を抑えることができた。
【００８７】このように、本実施例においては実施例１
と同じ枚数のマスクで、異方性エッチングという高度な
プロセス技術を用いることなく、配線付近の容量がより
少ない、ゲイト絶縁膜付近でのショートの可能性のより
少ない、素子構造のＴＦＴを持つアクティブ素子基板を
完成することができた。
【００８８】この基板を第１の基板として、対向基板に
対向電極、配向処理層が形成された第２の基板を使用し
て、張り合わせ公知の技術により、ＳＴＮ型液晶をこの
基板間に注入してアクティブマトリクス型のＳＴＮ液晶
電気光学装置を完成した。
【００８９】以上の例においてはいずれも液晶電気光学
装置に応用した例を示したが、この例に限定されること
はなく、他の装置や三次元集積回路素子等に適用可能な
ことは言うまでもない。
【００９０】
【発明の効果】本発明の構成により、従来に比べ非常に
少ない枚数のマスクを使用して、ＴＦＴ素子を製造する
ことが可能となった。この構造の素子を応用して、半導
体製品を作製すると、マスクの数の減少にともない、製
造工程の簡略化と製造歩留りの向上を図ることができ、
より、製造コストの安い半導体応用装置を提供すること
ができた。
【００９１】本発明は、ゲイト電極材料に金属材料を用
いることで、この金属材料の陽極酸化法による酸化膜を
その表面に設けて、その上に立体交差を有する３次元的
な配線を設けることを特徴としている。また、該ゲイト
電極および電極側面付近の酸化膜によって、ソース・ド
レインのコンタクト部分のみをゲイト電極より露出して
設けて給電点をチャネルに近づけることで、装置の周波
数特性の低下、ＯＮ抵抗の増加を防ぐことができた。
【００９２】また本発明ではゲイト電極材料にアルミニ
ウムを用いた場合、素子形成工程中のアニール時にゲイ
ト酸化膜中の水素を、アルミニウムの持つ触媒効果によ
って、Ｈ2 →Ｈにして、より減少させることが出来、界
面準位密度（ＱSS）をシリコンゲイトを用いた場合と比
較して、減少させることが出来、素子特性を向上させる
ことができた。
【００９３】また、ＴＦＴのソース、ドレイン領域をセ
ルファラインとし、さらにソース、ドレイン領域へ給電
する電極のコンタクト部分もセルファライン的に一を定
めたため、ＴＦＴに要する素子の面積が減り、集積度を
向上させることができる。また液晶電気光学装置のアク
ティブ素子として使用した場合には液晶パネルの開口率
を上げることができた。
【００９４】また、ゲイト電極の側面付近の陽極酸化膜
を積極的に利用し、特徴のある構造のＴＦＴを提案し、
かつこのＴＦＴ製造の為のマスクは最低で２枚と非常に
少ないマスク数で製造することができた。
【図面の簡単な説明】
【図１】 本発明のＴＦＴの素子構造の一例を示す。
【図２】 従来のＴＦＴの素子構造を示す。
【図３】 本発明のＴＦＴの製造工程の概略断面図を
示す。
【図４】 本発明のＴＦＴの製造工程の概略断面図を
示す。
【図５】 本発明のＴＦＴの製造工程の上面図を示
す。
【図６】 本発明のＴＦＴの製造工程の上面図を示
す。
【図７】 本発明のＴＦＴの他の製造工程の概略断面
図を示す。
【図８】 本発明のＴＦＴの他の製造工程の概略断面
図を示す。
【図９】 本発明のＴＦＴの他の製造工程の上面図を
示す。
【図１０】 本発明のＴＦＴの他の製造工程の上面図を
示す。
【図１１】 本発明のＴＦＴを相補型として液晶電気光
学装置に応用した際の回路の概略図を示す。
【図１２】 本発明のＴＦＴを相補型として液晶電気光
学装置に応用した際の製造工程の概略断面図を示す。
【図１３】 本発明のＴＦＴを相補型として液晶電気光
学装置に応用した際の製造工程の概略断面図を示す。
【図１４】 本発明のＴＦＴを相補型として液晶電気光
学装置に応用した際の製造工程の概略断面図を示す。
【図１５】 本発明のＴＦＴを相補型として液晶電気光
学装置に応用した際の基板上の配置の様子を示す概略
図。
【図１６】 本発明のＴＦＴを相補型として液晶電気光
学装置に応用した際の回路の概略図を示す。
【図１７】 本発明のＴＦＴを相補型として液晶電気光
学装置に応用した際の製造工程の概略断面図を示す。
【図１８】 本発明のＴＦＴを相補型として液晶電気光
学装置に応用した際の製造工程の概略断面図を示す。
【図１９】 本発明のＴＦＴを相補型として液晶電気光
学装置に応用した際の基板上の配置の様子を示す概略
図。
【符号の説明】
１・・・・基板 ２・・・・半導体層 ３・・・・ソース、ドレイン領域 ６・・・・ゲイト絶縁膜 ７・・・・ソース、ドレイン電極 ８・・・・ゲイト電極 １０・・・陽極酸化膜 １１・・・絶縁膜 １３・・・残存領域 ４９・・・絶縁膜 ５５・・・ゲイト電極 ５６・・・ゲイト電極 ６０・・・ソース ６１・・・ドレイン ６２・・・ソース ６３・・・ドレイン ６６・・・残存領域 ７１・・・画素電極 １００・・陽極酸化膜
フロントページの続き (56)参考文献 特開 昭59−21067（ＪＰ，Ａ) 特開 昭58−23479（ＪＰ，Ａ) 特開 昭62−73660（ＪＰ，Ａ) 特開 昭62−73658（ＪＰ，Ａ) 特開 昭61−241976（ＪＰ，Ａ) 特開 平３−24735（ＪＰ，Ａ)

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 絶縁表面を有する基板上に形成されたソ
    ース領域、ドレイン領域及びこれらの領域にはさまれた
    チャネル形成領域を含む半導体層と、 前記チャネル領域上にゲイト絶縁膜を介して形成され、
    側面が陽極酸化膜で、上面が前記陽極酸化膜とは異なる
    絶縁膜で覆われた金属又は金属珪化物からなるゲイト電
    極とを有していることを特徴とする絶縁ゲイト型電界効
    果半導体装置。
  2. 【請求項２】 絶縁表面を有する基板上に形成されたソ
    ース領域、ドレイン領域及びこれらの領域にはさまれた
    チャネル形成領域を含む半導体層と、 前記チャネル領域上にゲイト絶縁膜を介して形成され、
    側面が陽極酸化膜で、上面が前記陽極酸化膜とは異なる
    絶縁膜で覆われた金属又は金属珪化物からなるゲイト電
    極とを有しており、前記陽極酸化膜側面と前記ゲイト絶
    縁膜端面とがほぼ同一側面となっていることを特徴とす
    る絶縁ゲイト型電界効果半導体装置。
  3. 【請求項３】 絶縁表面を有する基板上に形成されたソ
    ース領域、ドレイン領域及びこれらの領域にはさまれた
    チャネル形成領域を含む半導体層と、 前記チャネル領域上にゲイト絶縁膜を介して形成され、
    側面が陽極酸化膜で、上面が前記陽極酸化膜とは異なる
    絶縁膜で覆われた金属又は金属珪化物からなるゲイト電
    極と、 前記ゲイト電極から延在し、側面が陽極酸化膜で、上面
    が前記陽極酸化膜とは異なる絶縁膜で覆われた金属又は
    金属珪化物からなる第１の信号線と、前記ソース領域ま
    たはドレイン領域に電気的に接続された第２の信号線と
    を有し、 前記第１の信号線の上で前記第２の信号線が交差してい
    ることを特徴とする絶縁ゲイト型電界効果半導体装置。
  4. 【請求項４】 請求項１乃至３において、前記半導体層
    が多結晶シリコンであることを特徴とする絶縁ゲイト型
    電界効果半導体装置。
  5. 【請求項５】 請求項１乃至３において、前記絶縁表面
    を有する基板がガラス基板であることを特徴とする絶縁
    ゲイト型電界効果半導体装置。
  6. 【請求項６】 請求項１乃至５に記載の絶縁ゲイト型電
    界効果半導体装置を用いた液晶電気光学装置。
  7. 【請求項７】 絶縁表面を有する基板上に半導体層を形
    成する工程と、 前記半導体層上にゲイト絶縁膜を形成する工程と、 前記ゲイト絶縁膜上に、上面を絶縁層で被覆された金属
    又は金属珪化物よりなるゲイト電極を形成する工程と、 前記ゲイト電極の側面に陽極酸化膜を形成する工程と、 前記陽極酸化膜と前記絶縁層とで被覆された前記ゲイト
    電極および前記ゲイト絶縁膜をマスクとして、前記半導
    体層に不純物を導入し一対の不純物領域を形成する工程
    と、 前記不純物領域の形成された前記半導体層にレーザー光
    を照射して前記不純物領域を活性化する工程と、 を含むことを特徴とする絶縁ゲイト型電界効果半導体装
    置の作製方法。
  8. 【請求項８】 請求項７において、前記金属又は金属珪
    化物はアルミニウム、モリブデン、タングステン、チタ
    ン、タンタル及びこれらのシリサイドから選ばれた材料
    よりなることを特徴とする絶縁ゲイト型電界効果半導体
    装置の作製方法。
  9. 【請求項９】 請求項７において、前記金属又は金属珪
    化物よりなるゲイト電極を３０００Å〜１．５μｍの厚
    さで形成することを特徴とする絶縁ゲイト型電界効果半
    導体装置の作製方法。
JP3174269A 1991-05-16 1991-05-16 絶縁ゲイト型半導体装置およびその作製方法 Expired - Fee Related JP2717237B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP3174269A JP2717237B2 (ja) 1991-05-16 1991-05-16 絶縁ゲイト型半導体装置およびその作製方法
KR1019920007237A KR950013794B1 (ko) 1991-05-16 1992-04-29 절연 게이트형 전계효과 반도체 장치 및 그 제작방법
US08/111,740 US5459090A (en) 1991-05-16 1993-08-25 Semiconductor device and method for forming the same
US08/504,086 US6017783A (en) 1991-05-16 1995-07-19 Method of manufacturing a semiconductor device using an insulated gate electrode as a mask
US08/504,226 US5592008A (en) 1991-05-16 1995-07-19 Semiconductor device and method for forming the same
KR1019950028651A KR950013793B1 (ko) 1991-05-16 1995-08-28 전기광학장치, 상보형 박막 트랜지스터쌍 및 그의 제조방법
US08/658,630 US6555843B1 (en) 1991-05-16 1996-06-05 Semiconductor device and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3174269A JP2717237B2 (ja) 1991-05-16 1991-05-16 絶縁ゲイト型半導体装置およびその作製方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP07335553A Division JP3114964B2 (ja) 1995-12-22 1995-12-22 絶縁ゲイト型電界効果半導体装置の作製方法
JP33555095A Division JP3114963B2 (ja) 1991-05-16 1995-12-22 絶縁ゲイト型電界効果半導体装置

Publications (2)

Publication Number Publication Date
JPH06196500A JPH06196500A (ja) 1994-07-15
JP2717237B2 true JP2717237B2 (ja) 1998-02-18

Family

ID=15975700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3174269A Expired - Fee Related JP2717237B2 (ja) 1991-05-16 1991-05-16 絶縁ゲイト型半導体装置およびその作製方法

Country Status (3)

Country Link
US (4) US5459090A (ja)
JP (1) JP2717237B2 (ja)
KR (1) KR950013794B1 (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854494A (en) * 1991-02-16 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JP3556679B2 (ja) * 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
KR960001611B1 (ko) 1991-03-06 1996-02-02 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP3114963B2 (ja) * 1991-05-16 2000-12-04 株式会社半導体エネルギー研究所 絶縁ゲイト型電界効果半導体装置
JP2717237B2 (ja) 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US6979840B1 (en) * 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5728592A (en) * 1992-10-09 1998-03-17 Fujitsu Ltd. Method for fabricating a thin film transistor matrix device
US5821622A (en) * 1993-03-12 1998-10-13 Kabushiki Kaisha Toshiba Liquid crystal display device
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
TW297142B (ja) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US5576231A (en) * 1993-11-05 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode
US6747627B1 (en) 1994-04-22 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device
JP3173760B2 (ja) 1994-11-11 2001-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3472401B2 (ja) * 1996-01-17 2003-12-02 三菱電機株式会社 半導体装置の製造方法
JPH09298304A (ja) * 1996-05-08 1997-11-18 Semiconductor Energy Lab Co Ltd 液晶表示装置の製造方法および半導体装置の製造方法
US6424010B2 (en) * 1996-11-15 2002-07-23 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device having reduced power consumption without a reduction in the source/drain breakdown voltage
KR100229678B1 (ko) * 1996-12-06 1999-11-15 구자홍 박막트랜지스터 및 그의 제조방법
JP3795606B2 (ja) * 1996-12-30 2006-07-12 株式会社半導体エネルギー研究所 回路およびそれを用いた液晶表示装置
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
JP5408829B2 (ja) * 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
KR100491141B1 (ko) * 2001-03-02 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
JP3622705B2 (ja) * 2001-06-21 2005-02-23 松下電器産業株式会社 表示装置用半導体装置の製造方法
KR100491142B1 (ko) * 2001-11-20 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터의 제조방법
TWI288443B (en) 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
JP2004071696A (ja) * 2002-08-02 2004-03-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US7605023B2 (en) * 2002-08-29 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a semiconductor device and heat treatment method therefor
JP4627961B2 (ja) * 2002-09-20 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4683817B2 (ja) * 2002-09-27 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4454921B2 (ja) * 2002-09-27 2010-04-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20040065933A1 (en) * 2002-10-08 2004-04-08 Foong Chee Seng Flip chip optical and imaging sensor device
JP4342826B2 (ja) 2003-04-23 2009-10-14 株式会社半導体エネルギー研究所 半導体素子の作製方法
US7745293B2 (en) * 2004-06-14 2010-06-29 Semiconductor Energy Laboratory Co., Ltd Method for manufacturing a thin film transistor including forming impurity regions by diagonal doping
US7504327B2 (en) * 2004-06-14 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film semiconductor device
CA2657621A1 (en) * 2006-07-14 2008-01-17 Aviva Biosciences Corporation Methods and compositions for detecting rare cells from a biological sample
US8067772B2 (en) * 2006-12-05 2011-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7968884B2 (en) * 2006-12-05 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7851277B2 (en) * 2006-12-05 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
US8581260B2 (en) * 2007-02-22 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory
US8207026B2 (en) * 2009-01-28 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
KR101836067B1 (ko) * 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9431545B2 (en) * 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9287405B2 (en) * 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
US8995218B2 (en) * 2012-03-07 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016111105A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
FR3059148B1 (fr) * 2016-11-23 2019-09-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives Realisation d'elements d'interconnexions auto-alignes pour circuit integre 3d

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775262A (en) 1972-02-09 1973-11-27 Ncr Method of making insulated gate field effect transistor
JPS4911080A (ja) 1972-05-26 1974-01-31
US4065781A (en) * 1974-06-21 1977-12-27 Westinghouse Electric Corporation Insulated-gate thin film transistor with low leakage current
US4040073A (en) * 1975-08-29 1977-08-02 Westinghouse Electric Corporation Thin film transistor and display panel using the transistor
JPS5470762A (en) 1977-11-16 1979-06-06 Seiko Instr & Electronics Ltd Semiconductor device
US4236167A (en) * 1978-02-06 1980-11-25 Rca Corporation Stepped oxide, high voltage MOS transistor with near intrinsic channel regions of different doping levels
US4232327A (en) 1978-11-13 1980-11-04 Rca Corporation Extended drain self-aligned silicon gate MOSFET
US4336550A (en) * 1980-03-20 1982-06-22 Rca Corporation CMOS Device with silicided sources and drains and method
US4622735A (en) * 1980-12-12 1986-11-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device utilizing self-aligned silicide regions
JPS5823479A (ja) * 1981-08-05 1983-02-12 Fujitsu Ltd 半導体装置の製造方法
JPS5895814A (ja) 1981-11-30 1983-06-07 Mitsubishi Electric Corp 半導体装置の製造方法
JPS58105574A (ja) 1981-12-17 1983-06-23 Seiko Epson Corp 液晶表示装置
JPS58169975A (ja) 1982-03-30 1983-10-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US4557036A (en) * 1982-03-31 1985-12-10 Nippon Telegraph & Telephone Public Corp. Semiconductor device and process for manufacturing the same
JPS5921067A (ja) * 1982-07-27 1984-02-02 Fujitsu Ltd 半導体装置およびその製造方法
JPH0693509B2 (ja) * 1983-08-26 1994-11-16 シャープ株式会社 薄膜トランジスタ
JPS6055665A (ja) 1983-09-06 1985-03-30 Toshiba Corp 半導体装置の製造方法
JPS6072229A (ja) * 1983-09-28 1985-04-24 Hitachi Ltd 半導体装置の電極・配線構造体
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPS61224360A (ja) 1985-03-28 1986-10-06 Sony Corp 電界効果トランジスタの製造方法
JPS61241976A (ja) * 1985-04-18 1986-10-28 Matsushita Electric Ind Co Ltd 電界効果トランジスタ−の製造方法
JPH0650779B2 (ja) * 1985-09-26 1994-06-29 セイコー電子工業株式会社 薄膜トランジスタ装置とその製造方法
JP2779492B2 (ja) * 1985-09-26 1998-07-23 セイコーインスツルメンツ株式会社 薄膜トランジスタ装置とその製造方法
EP0222215B1 (en) 1985-10-23 1991-10-16 Hitachi, Ltd. Polysilicon mos transistor and method of manufacturing the same
JPS62154622A (ja) 1985-12-26 1987-07-09 Matsushita Electronics Corp 半導体装置の製造方法
US4703551A (en) * 1986-01-24 1987-11-03 Ncr Corporation Process for forming LDD MOS/CMOS structures
JPS62229873A (ja) 1986-03-29 1987-10-08 Hitachi Ltd 薄膜半導体装置の製造方法
JPH0777264B2 (ja) 1986-04-02 1995-08-16 三菱電機株式会社 薄膜トランジスタの製造方法
USRE35036E (en) 1986-06-13 1995-09-12 Matsushita Electric Industrial Co., Ltd. Method of making symmetrically controlled implanted regions using rotational angle of the substrate
US4771012A (en) 1986-06-13 1988-09-13 Matsushita Electric Industrial Co., Ltd. Method of making symmetrically controlled implanted regions using rotational angle of the substrate
JPS62293773A (ja) 1986-06-13 1987-12-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS633446A (ja) * 1986-06-24 1988-01-08 Nec Kansai Ltd 半導体装置の製造方法
JPS639978A (ja) * 1986-06-30 1988-01-16 Nec Corp 薄膜トランジスタの製造方法
US4728617A (en) 1986-11-04 1988-03-01 Intel Corporation Method of fabricating a MOSFET with graded source and drain regions
US4775642A (en) * 1987-02-02 1988-10-04 Motorola, Inc. Modified source/drain implants in a double-poly non-volatile memory process
JPS63197376A (ja) * 1987-02-12 1988-08-16 Fujitsu Ltd 半導体装置の製造方法
US5024960A (en) * 1987-06-16 1991-06-18 Texas Instruments Incorporated Dual LDD submicron CMOS process for making low and high voltage transistors with common gate
JPS6421919A (en) 1987-07-16 1989-01-25 Nec Corp Manufacture of semiconductor device
US5075674A (en) 1987-11-19 1991-12-24 Sharp Kabushiki Kaisha Active matrix substrate for liquid crystal display
JPH01173649A (ja) 1987-12-26 1989-07-10 Ricoh Co Ltd 薄膜トランジスターの製造方法
JPH01183853A (ja) * 1988-01-19 1989-07-21 Toshiba Corp 薄膜電界効果トランジスタとその製造方法
JP2623276B2 (ja) * 1988-01-22 1997-06-25 株式会社日立製作所 薄膜半導体装置の製造方法
US5061975A (en) * 1988-02-19 1991-10-29 Mitsubishi Denki Kabushiki Kaisha MOS type field effect transistor having LDD structure
US5258319A (en) 1988-02-19 1993-11-02 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a MOS type field effect transistor using an oblique ion implantation step
US4868138A (en) * 1988-03-23 1989-09-19 Sgs-Thomson Microelectronics, Inc. Method for forming a self-aligned source/drain contact for an MOS transistor
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JPH01291467A (ja) * 1988-05-19 1989-11-24 Toshiba Corp 薄膜トランジスタ
JP2752991B2 (ja) * 1988-07-14 1998-05-18 株式会社東芝 半導体装置
JPH02277244A (ja) * 1989-04-19 1990-11-13 Hitachi Ltd 半導体装置の製造方法
JPH02307273A (ja) 1989-05-23 1990-12-20 Seiko Epson Corp 薄膜トランジスタ
JPH0320084A (ja) * 1989-06-16 1991-01-29 Matsushita Electron Corp 薄膜トランジスタの製造方法
JPH0766972B2 (ja) * 1989-06-22 1995-07-19 三菱電機株式会社 半導体装置の製造方法
JPH0334433A (ja) 1989-06-30 1991-02-14 Hitachi Ltd 薄膜トランジスタの製造方法
JP2850251B2 (ja) * 1989-07-11 1999-01-27 株式会社リコー Ｃ―ｍｏｓ薄膜トランジスタ装置とその製造方法
JPH0787189B2 (ja) 1990-01-19 1995-09-20 松下電器産業株式会社 半導体装置の製造方法
KR950000141B1 (ko) * 1990-04-03 1995-01-10 미쓰비시 뎅끼 가부시끼가이샤 반도체 장치 및 그 제조방법
DE69127395T2 (de) 1990-05-11 1998-01-02 Asahi Glass Co Ltd Verfahren zum Herstellen eines Dünnfilm-Transistors mit polykristallinem Halbleiter
US5126283A (en) 1990-05-21 1992-06-30 Motorola, Inc. Process for the selective encapsulation of an electrically conductive structure in a semiconductor device
JP3163092B2 (ja) 1990-08-09 2001-05-08 株式会社東芝 半導体装置の製造方法
DE69131570T2 (de) 1990-11-16 2000-02-17 Seiko Epson Corp Verfahren zur Herstellung einer Dünnfilm-Halbleiteranordnung
JP2999271B2 (ja) * 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
DE69125260T2 (de) * 1990-12-28 1997-10-02 Sharp Kk Ein Verfahren zum Herstellen eines Dünnfilm-Transistors und eines Aktive-Matrix-Substrates für Flüssig-Kristall-Anzeige-Anordnungen
JP2717234B2 (ja) * 1991-05-11 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型電界効果半導体装置およびその作製方法
KR960001611B1 (ko) 1991-03-06 1996-02-02 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP2717237B2 (ja) 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JPH05283626A (ja) * 1991-07-12 1993-10-29 Nec Corp 半導体集積回路装置
JP2564725B2 (ja) 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
JP3186182B2 (ja) 1992-03-25 2001-07-11 セイコーエプソン株式会社 薄膜半導体装置及びその製造方法
JP3252290B2 (ja) 1992-06-26 2002-02-04 カシオ計算機株式会社 薄膜バイポーラトランジスタおよびそれを用いた薄膜半導体装置
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Also Published As

Publication number Publication date
US5592008A (en) 1997-01-07
US6555843B1 (en) 2003-04-29
US5459090A (en) 1995-10-17
JPH06196500A (ja) 1994-07-15
KR950013794B1 (ko) 1995-11-16
US6017783A (en) 2000-01-25

Similar Documents

Publication Publication Date Title
JP2717237B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
US6323528B1 (en) Semiconductor device
JP3202362B2 (ja) 半導体装置の作製方法
EP0490640A1 (en) Electronic devices, particularly for use as electro-optic devices
TWI400804B (zh) 多層薄膜，包含該多層薄膜之薄膜電晶體陣列面板，以及該面板之製造方法
EP2819155B1 (en) Thin film transistor array substrate and producing method thereof
JP2717234B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JPH11233791A (ja) 薄膜トランジスタ及びアクティブマトリクス型表示装置
JP3114964B2 (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JP3161701B2 (ja) 液晶電気光学装置の作製方法
JP3114963B2 (ja) 絶縁ゲイト型電界効果半導体装置
JP3057049B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP3381184B2 (ja) 絶縁ゲイト型電界効果半導体装置
JP3512784B2 (ja) 薄膜トランジスタの作製方法
JPH10213819A (ja) 液晶電気光学装置およびその作製方法
JPH08248445A (ja) 絶縁ゲイト型電界効果半導体装置
JP3232050B2 (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
KR950013793B1 (ko) 전기광학장치, 상보형 박막 트랜지스터쌍 및 그의 제조방법
JP2000200916A (ja) 半導体装置
JP2000208781A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JP2004031967A (ja) 薄膜トランジスタ及びその作製方法
JP2001144304A (ja) 半導体装置
KR20040090302A (ko) 박막트랜지스터 및 그 형성방법
JP2715282B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP2000164888A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101114

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101114

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees