TWI400804B - 多層薄膜，包含該多層薄膜之薄膜電晶體陣列面板，以及該面板之製造方法 - Google Patents

多層薄膜，包含該多層薄膜之薄膜電晶體陣列面板，以及該面板之製造方法 Download PDF

Info

Publication number
TWI400804B
TWI400804B TW094137330A TW94137330A TWI400804B TW I400804 B TWI400804 B TW I400804B TW 094137330 A TW094137330 A TW 094137330A TW 94137330 A TW94137330 A TW 94137330A TW I400804 B TWI400804 B TW I400804B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
forming
gate
film
Prior art date
Application number
TW094137330A
Other languages
English (en)
Other versions
TW200640010A (en
Inventor
Jin-Goo Jung
Chun-Gi You
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050040059A external-priority patent/KR20060117635A/ko
Priority claimed from KR1020050040117A external-priority patent/KR101209052B1/ko
Priority claimed from KR1020050043485A external-priority patent/KR101152121B1/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200640010A publication Critical patent/TW200640010A/zh
Application granted granted Critical
Publication of TWI400804B publication Critical patent/TWI400804B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

多層薄膜，包含該多層薄膜之薄膜電晶體陣列面板，以及該面板之製造方法 發明領域
本發明係有關於多層薄膜，包含該多層薄膜之薄膜電晶體陣列面板，以及該面板之製造方法。
 發明背景
薄膜電晶體(TFT)通常用作開關元件(開關元件)以個別驅動平坦面板顯示器(例如，液晶顯示器或有機發光顯示器)中之各個像素。包含多個TFT的薄膜電晶體陣列面板具有：多個各自連接至該等TFT的像素電極、多條用於傳送閘極訊號(掃描訊號)至TFT的閘極線、以及多條用於傳送資料訊號至TFT的資料線。
TFT包含一連接至該閘極線之閘極電極、一連接至該資料線之源極電極、一連接至該像素電極之汲極電極、以及一經由絕緣層而與閘極電極部份重疊的半導體層。該TFT係根據閘極線的掃描訊號而控制作用於像素電極的資料訊號。該TFT的半導體層包含非晶矽或結晶矽。
由於複晶矽TFT的電子遷移率(electron mobility)比非晶矽TFT的相對較高，故所製成之複晶矽TFT應用於高品質驅動電路(driving circuit)。此外，複晶矽TFT使得埋入驅動電路於顯示面板內的晶片在玻璃管中的技術(chip－in－glass technique)能夠實施。
矽晶粒的尺寸及均勻度會影響使用複晶矽的TFT的電子特性。TFT的電場效應遷移率(electric field effect mobility)係隨著晶粒的尺寸及均勻度增加而增加。
準分子雷射退火(ELA)與處理室退火(chamber annealing)均為用於產生複晶矽的典型方法。最近，已提出用於衍生橫向成長矽晶結構的連續橫向長晶(sequential lateral solidification，SLS)法。
相較於ELA，用以成長大尺寸晶粒的SLS技術可提供優異的TFT電場效應遷移率。不過，在連續橫向長晶後，可能在複晶矽層沿著晶界的表面上形成凸塊，這會增加複晶矽層與形成於其上之金屬線之間的接觸電阻。
為了對付此一問題，已有許多企圖提供抑制成長凸塊的方。不過，複晶矽層與金屬線之間所得之接觸電阻仍高於10Ω，且相較於ELA技術所形成的TFT，SLS技術的TFT臨界電壓的分布沒有改善。最後，凸塊降低TFT的電子特性而使得帶有TFT的產品的可靠性可能下降。
閘極線與閘極電極通常由低電阻率金屬(例如，鋁)製成。不過，閘極線的錐形結構不會改變而且閘極線與另一金屬層之間的接觸電阻可能很大，而使得TFT的電子特性降低。
 發明概要
因此，合意的是，改良多層薄膜，提供一種包含該多層薄膜之薄膜電晶體陣列面板，以及提供一種製造有優異電子特性之面板的方法。
提供一種用於製造薄膜電晶體陣列面板的方法，其係包含：形成一半導體於一基板；沉積一閘極絕緣層於該半導體，該閘極絕緣層有一暴露該半導體之部份的第一接觸孔；在該閘極絕緣層上形成一閘極電極；在該閘極電極上形成一層間絕緣層(interlayer insulating layer)，該層間絕緣層係具有一連接至該第一接觸孔的第二接觸孔；形成一通過該等第一與第二接觸孔連接至該半導體的接觸輔助物(contact assistant)；在該接觸輔助物上形成一金屬層；以及，蝕刻該金屬層以及該接觸輔助物以形成一資料線與一汲極電極。
該半導體可包含複晶矽，且該接觸輔助物可包含非晶矽。
該非晶矽可包含一雜質，且該金屬層可包含鋁。
該金屬層可具有一單層結構(single－layered structure)該方法可進一步包含：在形成該金屬層之後在該基板上進行一熱處理程序(thermal treatment process)。
該熱處理程序可在200至300℃範圍內進行，且該層間絕緣層包含一變形溫度(deformation temperature)是在200至300℃範圍內的有機材料。
該接觸輔助物的厚度是在500至1000埃的範圍內。
該方法可進一步包含：在該層間絕緣層、該資料線、以及該汲極電極上形成一鈍化層；以及，形成一連接至該鈍化層(passivation layer)的像素電極。
提供一種多層薄膜，其係包含：一形成於一基板上之複晶矽層；一與該複晶矽層接觸之非晶矽層；以及，一包含鋁且形成於該非晶矽層上之金屬層。
該金屬層可包含純鋁，且該金屬層可具有一單層結構。
該非晶矽層可包含一導電雜質，且該非晶矽層的平面形狀係與該金屬層的相同。
提供一種多層薄膜，其係包含：一形成於一基板上之半導體層；一形成於該半導體層上之層間絕緣層；一形成於該層間絕緣層上且包含一非晶矽層之接觸輔助物；以及，一形成於該接觸輔助物上之導體層。
該半導體層可包含複晶矽，且該導體層可包含鋁。
該導體層有一單層結構，且該非晶矽層包含一導電雜質。
該接觸輔助物的平面形狀係與該導體層的相同。
提供一種薄膜電晶體陣列面板，其係包含：一形成於一基板上之半導體層；一形成於該半導體層上之閘極絕緣層；一形成於閘極絕緣層上之閘極電極；一層間絕緣層，其係形成於該半導體層上且具有一暴露該半導體層之一部份的接觸孔；一接觸輔助物，其係形成於該層間絕緣層上且通過該接觸孔連接至該半導體層；以及，一源極與一汲極電極，其係形成於該接觸輔助物上。
該半導體層可包含複晶矽，且該源極與該汲極電極可包含鋁。
該源極與該汲極電極有一單層結構，且該半導體層有多個形成於該半導體層之表面上的凸塊。
該接觸輔助物可包含非晶矽，且該非晶矽可包含一導電雜質。
該接觸輔助物的平面形狀可與該源極與該汲極電極的相同。
該薄膜電晶體陣列面板可進一步包含：一形成於該源極與該汲極電極上之鈍化層；以及，一連接至該汲極電極之像素電極。
提供一種薄膜電晶體陣列面板，其係包含：一基板；一形成於該基板上之半導體層，該半導體層係包含一通道區、一源極區、以及一汲極區；一形成於該半導體層之上方或下方的閘極線；一形成於該半導體層與該閘極線之間的第一絕緣層；以及，一與該閘極線分開且與該閘極線形成於同一層上的儲存電極線(storage electrode line)，其中該閘極線與該儲存電極線包含一非晶矽層與一金屬層。
該非晶矽層可包含一導電雜質，且該金屬層可包含鋁或鉬。
該金屬層可具有一單層結構，且該半導體層可包含複晶矽。
提供一種薄膜電晶體陣列面板，其係包含：一形成於一基板上之半導體層；一形成於該半導體層上之第一絕緣層；一閘極線，其係形成於該半導體層上且包含一第一非晶矽層與一金屬層；一形成於該閘極線上之第二絕緣層；以及，一形成於該第二絕緣層上之資料線。
該第一非晶矽層可包含一導電雜質，且該金屬層可包含鋁或鉬。
該金屬層可具有一單層結構，且該金屬層係經配置成在該第一非晶矽層上。
該薄膜電晶體陣列面板可進一步包含：一形成於該金屬層上之第二非晶矽層。
可將該金屬層配置於該第一非晶矽層之下方。
該薄膜電晶體陣列面板可進一步包含：一形成於第一絕緣層上之儲存電極線，以及一非晶矽層與一金屬層。
該半導體層可包含複晶矽。
該薄膜電晶體陣列面板可進一步包含：一形成於該資料線上之鈍化層；以及，一形成於該鈍化層上之像素電極。
提供一種製造一薄膜電晶體陣列面板之方法，其係包含：形成一半導體於一基板；沉積一第一絕緣層；在該閘極絕緣層上形成一包含第一非晶矽層與一金屬層之閘極電極；形成一覆蓋該閘極電極之第二絕緣層；以及，在該第二絕緣層上形成源極與汲極電極。
該第一非晶矽層可包含一導電雜質，且該金屬層可包含鋁或鉬。
該金屬層可具有一單層結構，且該閘極電極之形成可包含：沉積該第一非晶矽層；在該第一非晶矽層上形成該金屬層；以及，圖樣化該金屬層以及該第一非晶矽層。
該金屬層以及該第一非晶矽層的圖樣化可包含：依序蝕刻該金屬層與該第一非晶矽層以形成一上層膜與一預備下層膜；離子植入該半導體層以形成一重度摻雜區、一通道區、以及一輕度摻雜區；以及，使用該上層膜作為一蝕刻遮罩蝕刻該預備下層膜以形成該閘極電極之一下層膜。
該預備下層膜的寬度可比該下閘極電極之寬度寬，且該閘極電極之形成進一步包含：在該金屬層以及該第一非晶層(amorphous layer)上執行一熱處理程序。
該熱處理程序可在200至300℃的範圍內進行，且該半導體層可包含複晶矽。
該方法可進一步包含：在該源極與該汲極電極上形成一鈍化層；以及，在該鈍化層上形成一像素電極。
提供一種用於一透反射型(trans-反射type)液晶顯示器的薄膜電晶體陣列面板，其係包含：一基板；一形成於該基板上之透明電極；以及，一形成於該透明電極上之反射電極，其中該反射電極包含一包含非晶矽之下層膜與一包含一金屬材料之上層膜。
該金屬上層膜可包含鋁、銀、鉻、鋁合金、銀合金、或鉻合金。
該金屬上層膜可具有一單層結構，且該非晶矽下層膜可包含一導電雜質。
該面板可進一步包含：一形成於該基板上之薄膜電晶體；以及，一形成於該透明電極下方之鈍化層。
該鈍化層可包含一有機材料且有一不平坦表面，且該反射電極有一由該鈍化層之不平坦表面所造成的不平坦表面。
提供一種製造一用於一透反射型液晶顯示器的薄膜電 晶體陣列面板的方法，其係包含：在一基板上形成一透明電極；在該透明電極上沉積一非晶半導體層；在該非晶半導體層上沉積一金屬層；蝕刻該金屬層以形成一上反射電極；以及，去除藉由蝕刻該金屬層所暴露之非晶半導體層以形成一下反射電極。
該上反射電極可包含：鋁，銀，鉻，鋁合金，銀合金，或鉻合金，且該非晶半導體層可包含非晶矽。
該非晶矽可包含一導電雜質，且該金屬層可具有一單層結構。
該方法可進一步包含：在沉積該金屬層之後進行一熱處理程序。
該熱處理可在200至300℃的範圍內執行。
該方法可進一步包含：在該透明電極下方形成一薄膜電晶體；以及，在該透明電極與該薄膜電晶體之間形成一鈍化層。
該方法可進一步包含：在該鈍化層上形成一不平坦表面以使該反射電極的表面不平坦，其中該鈍化層包含一有機材料。
圖式簡單說明
由以下參照附圖之本發明具體實施例的詳述可更加明白本發明。
第1圖為本發明顯示裝置之一具體實施例的方塊圖；第2圖係作為本發明顯示裝置之一具體實施例之例子的LCD之一像素的等價電路圖；第3圖為本發明多層薄膜之一具體實施例的橫截面圖；第4圖與第6圖係根據本發明之一具體實施例圖示第1圖與第2圖TFT陣列面板的佈線圖；第5圖與第7圖為第4圖與第6圖TFT陣列面板沿著直線V－V與VII－VII繪出的的斷面圖。
第8圖與第9圖係根據本發明之一具體實施例圖示第4圖至第7圖TFT陣列面板於其製造方法第一步驟的佈線圖；第10圖為第8圖與第9圖TFT陣列面板沿著直線X－X’與X’－X”繪出的斷面圖；第11圖與第12圖為TFT陣列面板於第8圖與第9圖步驟之下一步驟的佈線圖；第13圖為第11圖與第12圖TFT陣列面板沿著直線XIII－XIII’與XIII’－XIII”繪出的斷面圖；第14圖與第15圖為TFT陣列面板於第11圖與第12圖步驟之下一步驟的佈線圖；第16圖為第14圖與第15圖TFT陣列面板沿著直線XVI－XVI’與XVI’－XVI”繪出的斷面圖；第17圖為TFT陣列面板於第16圖步驟之下一步驟沿著直線XVI－XVI’與XVI’－XVI”繪出的斷面圖；第18圖為TFT陣列面板於第17圖步驟之下一步驟沿著直線XVI－XVI’與XVI’－XVI”繪出的斷面圖；第19圖與第20圖為TFT陣列面板於第14圖與第15圖步驟之下一步驟的佈線圖；第21圖為第19圖與第20圖TFT陣列面板沿著直線XXI－XXI’與XXI’－XXI”繪出的斷面圖；第22圖與第24圖為本發明TFT陣列面板另一具體實施例的佈線圖；第23圖與第25圖為第22圖與第24圖TFT陣列面板沿著直線XXIII－XXIII與XXV－XXV繪出的斷面圖；第26圖與第27圖係根據本發明之一具體實施例圖示第22圖至第25圖TFT陣列面板於其製造方法第一步驟的佈線圖；第28圖為第26圖與第27圖TFT陣列面板沿著直線XXVIII－XXVIII’與XXVIII’－XXVIII”繪出的斷面圖；第29圖與第30圖為TFT陣列面板於第26圖與第27圖步驟之下一步驟的佈線圖；第31圖為第29圖與第30圖TFT陣列面板沿著直線XXXI－XXXI’與XXXI’－XXXI”繪出的斷面圖；第32圖為TFT陣列面板於第31圖步驟之下一步驟沿著直線XXXI－XXXI’與XXXI’－XXXI”繪出的斷面圖；第33圖為TFT陣列面板於第32圖步驟之下一步驟沿著直線XXXI－XXXI’與XXXI’－XXXI”繪出的斷面圖；第34圖與第35圖為TFT陣列面板於第29圖與第30圖步驟之下一步驟的佈線圖；第36圖為第34圖與第35圖TFT陣列面板沿著直線XXXVI－XXXVI’與XXXVI’－XXXVI”繪出的斷面圖；第37圖與第38圖為TFT陣列面板於第34圖與第35圖步驟之下一步驟的佈線圖；第39圖為第37圖與第38圖TFT陣列面板沿著直線XXXIX－XXXIX’與XXXIX’－XXXIX”繪出的斷面圖；第40圖與第41圖為TFT陣列面板於第37圖與第38圖步驟之下一步驟的佈線圖；第42圖為第40圖與第41圖TFT陣列面板沿著直線XLII－XLII’與XLII’－XLII”繪出的斷面圖；第43圖與第45圖為本發明TFT陣列面板另一具體實施例的佈線圖；第44圖與第46圖為第43圖與第45圖TFT陣列面板沿著直線XXXXIV－XXXXIV與XXXXVI－XXXXVI繪出的斷面圖；第47圖與第48圖係根據本發明之一具體實施例圖示第43圖至第46圖TFT陣列面板於其製造方法第一步驟的佈線圖；第49圖為第47圖與第48圖TFT陣列面板沿著直線XLIX－XLIX’與XLIX’－XLIX”繪出的斷面圖；第50圖與第51圖為TFT陣列面板於第47圖與第48圖步驟之下一步驟的佈線圖；第52圖為第50圖與第51圖TFT陣列面板沿著直線LII－LII’與LII’－LII”繪出的斷面圖；第53圖與第54圖為TFT陣列面板於第50圖與第51圖步驟之下一步驟的佈線圖；第55圖為第53圖與第54圖TFT陣列面板沿著直線LV－LV’與LV’－LV”繪出的斷面圖；第56圖與第57圖為TFT陣列面板於第53圖與第54圖步驟之下一步驟的佈線圖；第58圖為第56圖與第57圖TFT陣列面板沿著直線LVIII－LVIII’與LVIII’－LVIII”繪出的斷面圖；第59圖為TFT陣列面板於第58圖步驟之下一步驟沿著直線LVIII－LVIII’與LVIII’－LVIII”繪出的斷面圖；以及第60圖為TFT陣列面板於第59圖步驟之下一步驟沿著直線LVIII－LVIII’與LVIII’－LVIII”繪出的斷面圖。
 較佳實施例之詳細說明
以下參考圖示本發明較佳具體實施例的附圖，對本發明做更完整的說明。然而，可用許多不同的方式具體實作本發明，所以不應認為本發明受限於本文所提出的具體實施例。
附圖中，諸層及區域的厚度係經放大使之清晰化。各圖的相同的元件用相同的元件符號表示。應瞭解，當例如層、區、或基板等元件被稱作是“在另一元件上”時，它可直接在另一元件上或者是中間也有元件。反之，當元件被稱作是“直接在另一元件上”時，中間就沒有元件。
以下參考附圖，描述本發明薄膜電晶體以及本發明薄膜電晶體陣列面板的具體實施例。
以下在詳述本發明顯示裝置之一具體實施例時請參考第1圖與第2圖。
第1圖為本發明顯示裝置之一具體實施例的方塊圖，第2圖係作為本發明顯示裝置之一具體實施例之例子的LCD之一像素的等價電路圖。
請參考第1圖，該具體實施例之顯示裝置係包含一顯示面板單元300、連接至該顯示面板單元300之一閘極驅動器400與一資料驅動器500、一連接至該資料驅動器500的灰階電壓產生器(gray voltage generator)800、以及一控制上述元件的訊號控制器600。
請參考第1圖，該顯示面板單元300包含多條顯示訊號線G1 －Gn 與D1 －Dm 以及多個彼等所連接之像素PX。該等像素PX在一顯示區DA中大體配置成一個矩陣。
在圖示於第2圖的結構圖中，該顯示面板單元300包含一下層面板100、一上層面板200、以及一插在其間的LC層3。
該等顯示訊號線G1 －Gn 與D1 －Dm 係包含多條傳送閘極訊號(也稱作“掃描訊號”)的閘極線G1 －Gn 以及多條傳送資料訊號的資料線D1 －Dm 。閘極線G1 －Gn 大體在橫列方向延伸且經配置成彼此平行，而資料線D1 －Dm 大體在直行方向延伸且經配置成彼此平行。
每一像素PX包含至少一開關元件Q(圖示於第2圖)，例如薄膜電晶體，且至少一LC電容器CL C (圖示於第2圖)。
請參考第2圖，每一以液晶顯示器的第‘i’條閘極線與第‘j’條資料線界定的像素PX包含一連接至訊號線Gi與Dj的開關元件Q，以及連接至開關元件Q之一LC(“液晶”)電容器CL C 與一儲存電容器CS T 。顯示訊號線Gi 與Dj 均設於下層面板100上。在一些具體實施例中，可省略該儲存電容器CS T 。
包含複晶矽TFT的開關元件Q係設於下層面板100上且有3個端子：連接至閘極線G1 －Gn 中之一條的控制端子；連接至資料線D1 －Dm 中之一條的輸入端子；以及，連接至LC電容器CL C 與儲存電容器CS T 兩者的輸出端子。
該LC電容器CL C 包含一裝設於下層面板100上之像素電極191與一裝設於上層面板200上之公共電極270，兩者作為兩個電容器端子。一配置於兩電極191、270之間的LC層3係作為用於該LC電容器CL C 之介電層。該像素電極191係連接至開關元件Q。該公共電極270係供給一共用電壓Vcom且覆蓋上層面板200的整個表面。在其他具體實施例中，該公共電極270可設於下層面板100上，且電極191與270兩者可裝設成條狀或帶狀。
該儲存電容器CS T 係LC電容器CL C 之輔助電容器。該儲存電容器CS T 係包含該像素電極191，以及一設於下層面板100上的獨立訊號線。該獨立訊號線係經由一絕緣體與像素電極191部份重疊且供給一預設電壓，例如共用電壓Vcom。替換地，該儲存電容器CS T 係包含該像素電極191與一稱作前一閘極線的毗鄰閘極線，其係經由絕緣體而與像素電極191部份重疊。
對彩色顯示器而言，每一像素PX係單獨呈現3原色中之一色(即，空間分割)，或每一像素PX依序地連續呈現所有3原色(即，時間分割)，使得3原色的空間或時序總和表現出想要的色彩。第2圖係圖示空間分割型彩色顯示器的例子，其中每一像素設有一在面對像素電極191的上層面板200的區域中呈現3原色中之一色的彩色濾光片230，例如，紅，綠，或藍。替換地，該彩色濾光片230可設於在下層面板100上之像素電極191上或下。
裝上一或更多偏光片(未圖示)於面板100與200。
有機發光顯示器的每一像素PX係包含：一連接至訊號線G1－Gn與D1－Dm的開關元件(未圖示)、一驅動元件(未圖示)、數個連接至開關及驅動元件的儲存電容器、以及一有機發光二極體(OLED，未圖示)。該OLED可包含一陽極(電洞注入電極)、一陰極(電子注入電極)、以及一插在其間的有機發發光構件。
請再參考第1圖，灰階電壓產生器800產生兩組與像素PX的穿透率(transmittance)有關的多個灰階電壓。一組用於LCD的灰階電壓係具有對於該共用電壓Vcom為正的極性(positive polarity)，而另一組灰階電壓具有對於該共用電壓Vcom為負的極性。
該閘極驅動器400係連接至該顯示面板單元300的閘極線G1－Gn且與外部裝置的開閘電壓Von(gate－on voltage)與關閘電壓Voff同步以產生作用於閘極線G1－Gn的閘極訊號。該閘極驅動器400係安裝於顯示面板單元300上，且可包含多個IC(積體電路)晶片。閘極驅動器400的每一IC晶片係分別連接至閘極線G1－Gn且包含多個N型與P型或互補型的複晶矽薄膜電晶體。
該資料驅動器500係連接至顯示面板單元300的資料線D1－Dm且施加資料電壓(其係選自灰階電壓產生器800所供給的灰階電壓)至資料線D1－Dm。該資料驅動器500也安裝於面板總成300上而且也可能包含多個IC晶片。
驅動器400與500的IC晶片可安裝於作為TCP(膠帶承載器封裝)的撓性印刷電路(FPC)膜上，且貼到顯示面板單元300上。替換地，驅動器400與500可與顯示面板單元300、顯示訊號線G1－Gn與D1－Dm、TFT開關元件Q整合在一起。
驅動器400與500的IC晶片，或撓性印刷電路(FPC)膜均位在顯示面板單元300的顯示區DA外的周邊區。
該訊號控制器600係控制閘極驅動器400與資料驅動器500，且可安裝於印刷電路板(PCB)上。
如上述，此顯示裝置係使用複晶矽TFT。第3圖係根據本發明之一具體實施例圖示複晶矽與訊號線之間的接觸結構的例子。
第3圖為本發明多層薄膜之一具體實施例的橫截面圖，其係圖示訊號線與複晶矽半導體層之間的接觸結構。多層薄膜包含多個薄膜，其係形成於不同層且可包含導電材料、半導體材料、或絕緣材料。
絕緣基板41(例如，透明玻璃或塑膠)上形成一複晶矽層42。複晶矽層42可能有將非晶矽結晶成複晶矽的製程期間形成於複晶矽層42表面上的凸塊。該複晶矽層42可能離子植入一雜質。
有一暴露複晶矽層42表面之接觸孔44的絕緣層43係形成於該複晶矽層42上。
有非晶矽層45與導電層46的雙層結構的訊號線係形成於該絕緣層43上。
該非晶矽層45係通過該接觸孔44連接至經暴露之複晶矽層42。該非晶矽層45提供優異的附著力特性於複晶矽層42使得非晶矽層45與複晶矽層42之間的接觸電阻可降低，儘管複晶矽層42上有凸塊。此外，非晶矽層45的上表面比複晶矽層42的平滑。
裝設一導電層46於該非晶矽層45上且可具有一包含含鋁金屬的單層結構。該導電層46的形狀大體與非晶矽層45的相同。
如上述，由於非晶矽層45的上表面比複晶矽層42的平滑，導電層46與非晶矽層45接觸較佳，而非複晶矽層42，以便其間的接觸電阻最小化。
再者，導電層46的金屬原子通過熱處理可擴散到非晶矽層45的上半部內，使得非晶矽層45與導電層46之間的接觸電阻可進一步降低。
結果，由於非晶矽層45與複晶矽層42之間的接觸電阻以及非晶矽層45與導電層46之間的接觸電阻很小，複晶矽層42與導電層46之間的總接觸電阻可能很小。因此，複晶矽層42與由非晶矽層45、導電層46形成的訊號線之間的接觸電阻非常小。
因此，藉由在形成TFT通道的複晶矽層與耦合至TFT的訊號線(導電層)之間添加非晶矽層，可降低複晶矽層與訊號線之間的接觸電阻。非晶矽層本身對以金屬的導電層傳送訊號也有作用。以下參考第4圖至第7圖、第1圖與第2圖詳述用於LCD的本發明TFT陣列面板之一具體實施例。
第4圖與第6圖係根據本發明之一具體實施例圖示於第1圖與第2圖TFT陣列面板的佈線圖，第5圖與第7圖分別為第4圖與第6圖TFT陣列面板沿著直接V－V與VII－VII繪出的斷面圖。
關於作為本發明薄膜電晶體具體實施例之例子的像素PX與閘極驅動器400，所描述的是N型與P型裝置。
在絕緣基板110(例如，透明玻璃、石英、或藍寶石)上形成一阻擋膜111(blocking film)，它包含氧化矽(SiOx)或氮化矽(SiNx)較佳。該阻擋膜111可具有一雙層結構。
在該阻擋膜111上形成多個半導體島狀物151a與151b，它包含複晶矽較佳。半導體島狀物151a與151b的表面上可能有凸塊，其係形成於將非晶矽結晶成複晶矽的製程期間。半導體島狀物151a對應至像素區而半導體島狀物151b對應至一驅動器區。每一半導體島狀物151a與151b包含多個含有N型或P型導電雜質的外質區(extrinsic region)，以及至少一含有少量導電雜質的外質區。外質區可包含一重度摻雜區與一輕度摻雜區。
關於用於顯示區的半導體島狀物151a，外質區包含一通道區154a，而外質區包含：多個重度摻雜區，例如彼此對於通道區154a是分開的源極與汲極區153a與155a；以及一中間區156a。外質區更包含多個配置於外質區154a與重度摻雜區153a、155a、156a之間的輕度摻雜區152。相較於重度摻雜區153a、155a、156a，輕度摻雜區152有相對小的厚度及長度，且經配置成靠近半導體島狀物151a的表面。配置於源極區153a、通道區154a之間以及汲極區155a、通道區154a之間的輕度摻雜區152都被稱作“輕度摻雜汲極(LDD)區”。該LDD區係防止TFT有洩露電流。在其他具體實施例中，該LDD區可省略，也可更換為大體不含雜質的偏移區(offset region)。
關於用於驅動器區的半導體島狀物151b，外質區包含一通道區154b，且外質區包含多個重度摻雜區，例如彼此對於通道區154b為分開的源極與汲極區153b與155b。
硼(B)或鎵(Ga)可作為P型雜質，而磷(P)或砷(As)可作為N型雜質。
包含氧化矽(SiO2)或氮化矽(SiNx)的閘極絕緣層140係形成於半導體島狀物151a與151b上，以及阻擋膜111上。
多個閘極導體以及多條儲存電極線131均形成於該閘極絕緣層140上。閘極導體包含多條有多個閘極電極124a與多個控制電極124b的閘極線121。
用於傳送閘極訊號的閘極線121係大體橫向延伸，而用於像素的閘極電極124a向上突出以與半導體島狀物151a的通道區154a部份重疊。每一閘極線121可包含一有大面積供與另一層或外部驅動電路接觸的擴張末端部份。該等閘極線121可直接連接至一用於產生閘極訊號的閘極驅動電路，其係經整合於該基板110上。
控制電極124b係與半導體島狀物154b的通道區154b部份重疊，且連接至訊號線(未圖示)以施加控制訊號。
儲存電極線131係供給一預設電壓，例如共用電壓。儲存電極線131包含多個向上突出的擴張部份137以及向上延伸的多個縱向部份133(於第4圖可見)。
閘極導體121、124a、124b與儲存電極線131包含一低電阻率材料較佳，其係包含：含鋁金屬(例如，鋁或鋁合金，例如鋁釹合金)、含銀金屬(例如，銀或銀合金)、含銅金屬(例如，銅或銅合金)、含鉬金屬(例如鉬或鉬合金)、鉻、鈦、鎢、或鉭。
閘極導體121、124a、124b與儲存電極線131可具有一包含兩層有不同物理特性之膜的多層結構。兩膜之一包含一有一含鋁金屬、含銀金屬、或含銅金屬的低電阻率金屬較佳以便減少閘極導體121、124a、124b與儲存電極線131的訊號延遲或壓降(voltage drop)。另一層膜包含一材料(例如，鉻、鉬、鉬合金、鉭、、或鈦)較佳，其係與其他材料(例如，氧化銦錫(ITO)與氧化銦鋅(IZO)有良好的物理、化學、及電子的接觸特性。合適多層結構的例子包含下層鉻膜與上層鋁(或鋁合金)膜，以及下層鋁(或鋁合金)膜與上層鉬膜。此外，閘極導體121、124a、124b與儲存電極線131可包含各種金屬與導體。
閘極導體121、124a、124b與儲存電極線131的側面相對於基板110表面是傾斜的，且傾斜角度的範圍是在約30至80度之間。
層間絕緣層160係形成於閘極導體121、124a、124b以及電極線131上。該層間絕緣層160包含一具有良好平坦特性、低介電值絕緣材料(例如，以電漿增強式化學氣相沈積(PECVD)形成的a－Si：C：O與a－Si：O：F)的有機材料，或一無機材料(例如，氮化矽與氧化矽)較佳。該層間絕緣層160可包含一感光有機材料。
層間絕緣層160與閘極絕緣層140係有多個各自暴露源極區153a、153b與汲極區155a、155b的接觸孔163、165、166、167。
包含多條資料線171、多個用於連接像素電極191的汲極電極175a、以及多個用於驅動器區的輸入與輸出電極173b、175b的多個資料導體均形成於層間絕緣層160上。
用於傳送資料電壓的資料線171係大體在縱向延伸且與閘極線121相交。每一資料線171包含多個用於像素的源極電極173a，其係通過接觸孔163而連接至源極區153a。每一資料線171可包含一有大面積供與另一層或外部驅動電路接觸的擴張末端部份。
資料線171可直接連接至一用於產生閘極訊號的資料驅動電路，它可整合於基板110上。
汲極電極175a均與源極電極173a分開且通過接觸孔165而連接至汲極區155a。汲極電極175a包含多個擴張部份177以及多個縱向部份176，其係分別與儲存電極線131的擴張部份137與縱向部份133部份重疊。儲存電極線131的縱向部份133是在汲極電極175a的縱向部份176與資料線171面向汲極電極175a的邊界之間，藉此儲存電極線131的縱向部份133防止汲極電極175a縱向部份176與資料線171之間的訊號干擾。
輸入電極173b與出電極175b係彼此分開，且可連接至其他的訊號線。
資料導體171、175a、173b、175b係包含一上層膜與一下層膜。該下層膜包含非晶矽且可包含導電雜質，該上層膜可包含一包含一含鋁金屬(例如，鋁或鋁合金(例如，鋁釹合金))的材料。下層膜的厚度範圍在500至1000埃之間較佳。
資料導體171、175a、173b、175b的下層膜係各自與半導體島狀物151a、151b的源極區153a、153b與汲極區155a、155b接觸，且彼等與非晶矽層接觸的表面是平坦的。因此之故，非晶矽的下層膜與複晶矽半導體島狀物151a、151b有良好的附著力特性使得資料導體171、175a、173b、175b的下層膜與半導體島狀物151a、151b之間的接觸電阻可減少，即使半導體島狀物151a、151b有凸塊。此外，資料導體171、175a、173b、175b的上表面也比半導體島狀物151a、151b的平滑。
如上述，由於資料導體171、175a、173b、175b下層膜的上表面比半導體島狀物151a、151b的平滑，半導體島狀物151a、151b與資料導體171、175a、173b、175b下層膜接觸較佳，而非資料導體171、175a、173b、175b的上層膜，以便其間的接觸電阻最小化。
由於資料導體171、175a、173b、175b的下層膜與半導體島狀物151a與151b或資料導體171、175a、173b、175b的上層膜之間的接觸電阻都很小，上層膜與下層膜之間的總接觸電阻可很小。
此外，上層膜中的鋁粒子可擴散到資料導體171、175a、173b、175b的下層膜內，使得下層膜的電阻可減少。
如第4圖至第7圖所示，用於資料導體171、175a、173b、175b的下層與上層膜的元件符號係加上“p”與“q”。“p”係表示下層膜，而“q”表示上層膜。
類似於閘極導體121、124a、124b，資料導體171、175a、173b、175b相對於基板110表面有錐形側面，且傾斜角度的範圍是在約30至約80度之間。
在資料導體171、175a、173b、175b與層間絕緣層160上形成一鈍化層180。該鈍化層180也包含一有良好平坦特性，a介電常數低於4.0的低介電值絕緣材料(例如，以PECVD形成的a－Si：C：O與a－Si：O：F)的感光有機材料，或一無機材料(例如，氮化矽與氧化矽)較佳。驅動器區上可省略鈍化層180。
鈍化層180有多個暴露汲極電極175a擴張部份177的接觸孔185。鈍化層180可能有多個暴露資料線171末端部份的接觸孔(未圖示)，且可進一步有多個閘極線121末端部份的接觸孔(未圖示)。
鈍化層180上形成多個像素電極191，它包含透明導體(例如，ITO或IZO)與不透明反射導體(例如，鋁或銀)中之至少一種較佳。
像素電極191係通過接觸孔185而物理性及電氣性連接至汲極電極175a使得像素電極191經由汲極電極175a從汲極區155a收到資料電壓。
供給資料電壓的像素電極191係與上層面板200上的公共電極270合作產生電場。電場決定液晶分子在配置於上層面板200與下層面板100之間的液晶層3中的方向。像素電極191也可供給電流至發光構件(未圖示)以使該發光構件發光。
請參考第2圖，一像素電極191與一公共電極270係形成一液晶電容器CL C ，其係儲存外加電壓於TFT Q關閉之後。該像素電極191、該汲極電極175a與其連接的部份、以及一包含儲存電極137的儲存電極線131係形成一儲存電容器CS T 。
當鈍化層180包含低介電常數的有機材料時，像素電極191可能與閘極線121、資料線171部份重疊以增加顯示器的開口率(aperture ratio)。
以下參考第8至21圖、第1至7圖，根據本發明之一具體實施例詳述製造第1至7圖TFT陣列面板的方法。
第8圖與第9圖係根據本發明之一具體實施例圖示第4圖至第7圖TFT陣列面板於其製造方法第一步驟的佈線圖。第10圖為第8圖與第9圖TFT陣列面板沿著直線X－X’與X’－X”繪出的斷面圖。第11圖與第12圖為TFT陣列面板於第8圖與第9圖步驟之下一步驟的佈線圖。第13圖為第11圖與第12圖TFT陣列面板沿著直線XIII－XIII’與XIII’－XIII”繪出的斷面圖。第14圖與第15圖為TFT陣列面板於第11圖與第12圖步驟之下一步驟的佈線圖。第16圖為第14圖與第15圖TFT陣列面板沿著直線XVI－XVI’與XVI’－XVI”繪出的斷面圖。第17圖為TFT陣列面板於第16圖步驟之下一步驟沿著直線XVI－XVI’與XVI’－XVI”繪出的斷面圖。第18圖為TFT陣列面板於第17圖步驟之下一步驟沿著直線XVI－XVI’與XVI’－XVI”繪出的斷面圖。第19圖與第20圖為TFT陣列面板於第14圖與第15圖步驟之下一步驟的佈線圖。第21圖為第19圖與第20圖TFT陣列面板沿著直線XXI－XXI’與XXI’－XXI”繪出的斷面圖。
請參考第8圖與第10圖，在絕緣基板110上形成一阻擋膜111，且在其上沉積一包含非晶矽的半導體層。然後用雷射退火、爐管退火(furnace annealing)、或固化(solidification)使該半導體層結晶，且用微影法圖樣化並且蝕刻以形成多個分別對應至多個像素區與驅動器區的半導體島狀物151a與151b。此時，多個凸塊可形成於該半導體層之表面上。
請參考第11圖與第13圖，沉積包含氧化矽或氮化矽的閘極絕緣層140。接下來，在閘極絕緣層140上形成：包含多個閘極電極124a的多條閘極線121、包含多個擴張部份137的多條儲存電極線131、以及多個控制電極124b。
接下來，用PECVD或電漿乳化法(plasma emulsion)引進高濃度N型雜質於半導體島狀物151a、151b內以形成外質區153a、153b、155a、155b、一通道區154a、以及輕度摻雜區152。此時，閘極線121與儲存電極線131可用來作為離子植入遮罩，且可增加用於形成離子植入遮罩的額外製程以形成該等輕度摻雜區152。
請參考第14圖與第18圖，沉積及圖樣化層間絕緣層160以形成多個暴露源極區153a、153b與汲極區155a、155b的接觸孔163、165、166、167。
在此，層間絕緣層160的變形溫度是在200至300℃的範圍內。層間絕緣層160可包含一有高穿透率的有機材料。
之後，執行電漿處理法(plasma treatment process)以去除殘留在通過接觸孔163、165、166、167所暴露的半導體島狀物151a、151b表面上的雜質。
接下來，依序沉積包含一非晶矽層以及一含有一含鋁材料(例如，鋁釹合金)之金屬層178的接觸輔助層174於層間絕緣層160上。在此，非晶矽層的薄膜電阻(sheet resistance)可能大於109Ω/平方，且可能重度摻雜N型雜質例如磷(P)於其中。
該接觸輔助層174對多晶矽半導體島狀物151a、151b有優異的附著力特性使得接觸輔助層174與半導體島狀物151a、151b之間的接觸電阻可減少，即使半導體島狀物151a、151b有凸塊。此外，接觸輔助層174的暴露表面是平坦的使得接觸輔助層174與金屬層178之間的接觸電阻可減少。此時，接觸輔助層174的厚度範圍是在500至1000埃之間較佳。
之後，熱處理程序是在200至300℃的範圍內執行。此處理使得金屬層178的金屬粒子可擴散到接觸輔助層174的內部，使得金屬層178與接觸輔助層174之間的附著力可改善且其間的接觸電阻可減少。
表1列出金屬層178與非晶矽層在熱處理程序後的接觸薄膜電阻。在此，使用厚度為300、500、800埃的非晶矽層，含少量導電雜質的非晶矽層(a-Si)，以及重度摻雜雜質的非晶矽層(n+a-Si)作為實施例。
(所有薄膜電阻值為x 104 Ω/平方)
如表1所示，通過熱處理程序可使非晶矽的薄膜電阻約減少到1/104 ，且非晶矽接觸金屬層的薄膜電阻分布是均勻的。
接下來，形成光阻(71、72、73、74)於金屬層178上。
接下來，以使用光阻(71、72、73、74)作為蝕刻遮罩的濕式蝕刻或乾式蝕刻技術圖樣化金屬層178以形成包含多個源極電極173a、多個汲極電極175a、多個輸入電極173b、以及多個輸出電極175b的多條資料線171的上層膜。接下來，使用光阻(71、72、73、74)作為蝕刻遮罩圖樣化接觸輔助層174以形成包含多個源極電極173a、多個汲極電極175a、多個輸入電極173b、以及多個輸出電極175b的多條資料線171的下層膜。此時，可去除光阻(71、72、73、74)，之後，使用上層膜作為蝕刻遮罩圖樣化接觸輔助層174以形成下層膜。乾式蝕刻接觸輔助層174較佳。
在第17圖與第18圖中，源極電極173a、汲極電極175a、輸入電極173b、以及輸出電極175b的下層與上層膜分別以元件符號173ap與173aq、175ap與175aq、173bp與173bq、以及175bp與175bq表示。
請參考第19圖與第21圖，沉積包含無機材料的下鈍化層180p且塗佈包含感光有機材料的上鈍化層180q於下鈍化層180p上以形成鈍化層180。然後，使用光罩暴露上鈍化層180q且予以顯影以暴露部份的下鈍化層180p。乾式蝕刻下鈍化層與閘極絕緣層180p的暴露部份以形成多個暴露汲極電極175a擴張部份177的接觸孔185。
請參考第2圖與第4圖，在鈍化層180上形成多個像素電極191。
以下參考第22圖至第25圖，根據本發明之另一具體實施例詳述用於LCD的TFT陣列面板。
第22圖與第24圖為本發明TFT陣列面板另一具體實施例的佈線圖，第23圖與第25圖為第22圖與第24圖TFT陣列面板沿著直線XXIII－XXIII與XXV－XXV繪出的斷面圖。請參考第22圖至第25圖，此具體實施例的TFT面板的分層結構幾乎與圖示於第4圖至第7圖的相同。
多個半導體島狀物151a、151b均形成於絕緣基板110上，且形成閘極絕緣層140於其上。包含有多個閘極電極124a、多個控制電極124b、多條儲存電極線131的多條閘極線121的多個閘極導體至形成於該閘極絕緣層140上。
在閘極導體121、124a、124b與儲存電極線131上形成層間絕緣層160。形成多個通過層間絕緣層160、閘極絕緣層140的接觸孔163、165、166、167。在層間絕緣層160上形成包含多條資料線171、多個供連接像素電極191的汲極電極175a、以及用於驅動器區的多個輸入與輸出電極173b與175b的多個資料導體。
資料導體171、175a、173b、175b以及層間絕緣層160上形成鈍化層180。在鈍化層180上形成多個像素電極191。
圖示於第4圖至第7圖的LCD與圖示於第22圖至第25圖的LCD兩者之間的一個差異為：閘極導體121、124a、124b與儲存電極線131包含上層膜與下層膜。該下層膜包含非晶矽且可包含導電雜質。該上層膜可包含一含有一含鋁金屬(例如，鋁或鋁合金(例如，鋁釹合金))，或含鉬金屬(例如，鉬或鉬合金))的材料。替換地，閘極導體121、124a、124b與儲存電極線131可包含包含一含鋁(或鋁合金)或鉬(或鉬合金)的下層膜與一含非晶矽的上層膜的兩層薄膜。在其他具體實施例中，閘極導體121、124a、124b與儲存電極線131可包含含有一含非晶矽的下層膜、一含鋁(或鋁合金)或鉬(或鉬合金)的中間膜、以及一含非晶矽的上層膜的3層薄膜。
鋁或鉬在上層膜中的粒子可擴散到閘極導體121、124a、124b與儲存電極線131的下層膜內，藉此改善上層膜與下層膜之間的附著力且可減少下層膜的電阻。如第22圖至第25圖所示，閘極電極124a、控制電極124b、儲存電極137、以及鈍化層180的元件符號加上“p”與“q”以表示下層與上層膜，其中“p”表示下層膜而“q”表示上層膜。
在其他具體實施例中，閘極導體121、124a、124b與儲存電極線131可位於半導體島狀物151a、151b下方。此外，可配置閘極絕緣層140於閘極導體121、124a、124b、儲存電極線131與半導體島狀物151a、151b之間。
閘極電極124a、控制電極124b、以及儲存電極線131可與輕度摻雜區152部份重疊。以下參考第26圖至第42圖、第22圖至第25圖詳述製造第22圖至第25圖TFT陣列面板的方法。
第26圖與第27圖係根據本發明之一具體實施例圖示第22圖至第25圖TFT陣列面板於其製造方法第一步驟的佈線圖。第28圖為第26圖與第27圖TFT陣列面板沿著直線XXVIII－XXVIII’與XXVIII’－XXVIII”繪出的斷面圖。第29圖與第30圖為TFT陣列面板於第26圖與第27圖步驟之下一步驟的佈線圖。第31圖為第29圖與第30圖TFT陣列面板沿著直線XXXI－XXXI’與XXXI’－XXXI”繪出的斷面圖。第32圖為TFT陣列面板於第31圖步驟之下一步驟沿著直線XXXI－XXXI’與XXXI’－XXXI”繪出的斷面圖。第33圖為TFT陣列面板於第32圖步驟之下一步驟沿著直線XXXI－XXXI’與XXXI’－XXXI”繪出的斷面圖。第34圖與第35圖為TFT陣列面板於第29圖與第30圖步驟之下一步驟的佈線圖。第36圖為第34圖與第35圖TFT陣列面板沿著直線XXXVI－XXXVI’與XXXVI’－XXXVI”繪出的斷面圖。第37圖與第38圖為TFT陣列面板於第34圖與第35圖步驟之下一步驟的佈線圖。第39圖為第37圖與第38圖TFT陣列面板沿著直線XXXIX－XXXIX’與XXXIX’－XXXIX”繪出的斷面圖。第40圖與第41圖為TFT陣列面板於第37圖與第38圖步驟之下一步驟的佈線圖。第42圖為第40圖與第41圖TFT陣列面板沿著直線XLII－XLII’與XLII’－XLII”繪出的斷面圖。
請參考第26圖至第28圖，形成一阻擋膜111於絕緣基板110上，且在其上形成多個分別對應至多個像素區與驅動器區的半導體島狀物151a、151b。
請參考第29圖至第31圖，沉積包含氧化矽或氮化矽的閘極絕緣層140較佳。接下來，在閘極絕緣層140上依序沉積一非晶矽層與一包含一含鋁或鉬之材料的金屬層。
在此，非晶矽層的薄膜電阻可能大於109 Ω/平方。可能用N型雜質例如磷(P)重度摻雜該非晶矽層。
之後，在200至300℃的範圍內執行熱處理程序。此程序使得金屬層中的鋁或Mo粒子可擴散到非晶矽層的內部，藉此可改善金屬層與非晶矽層之間的附著力且可減少其間的接觸電阻。再者，通過該熱處理程序，非晶矽的薄膜電阻約減少到1/104 ，且非晶矽接觸金屬層的薄膜電阻分布更加均勻。接下來，在金屬層上形成光阻50。
接下來，藉由使用光阻50作為蝕刻遮罩的濕式蝕刻圖樣化金屬層以形成包含多個閘極電極124a的多條閘極線121以及包含多個擴張部份137的多個儲存線131的上層膜。此時，留下驅動器區中的上層膜120bq。在第31圖中，閘極電極124a的上層膜以及儲存電極線131的擴張部份137分別以元件符號124aq與137q表示。
此時，過蝕刻該金屬層。過蝕刻使得閘極線121與儲存電極線131的邊緣從光阻50的邊緣向後縮進。
接下來，使用光阻50作為蝕刻遮罩蝕刻該非晶矽層以形成一預備下層膜，且留下驅動器區的下層膜120bp。在第31圖中，閘極電極124a與擴張部份137的預備下層膜的元件符號用128與134表示。閘極線121與儲存電極線131的預備下層膜的寬度分別比上層膜124aq與137q的寬。
接下來，如第32圖所示，去除光阻50，且用PECVD或電漿乳化法引進高濃度N型雜質到半導體島狀物151a、151b內使得半導體島狀物151a與151b配置於上層及預備薄膜下方的區域不被摻雜，半導體島狀物151a與151b配置於預備下層膜下方的區域只被輕度摻雜，以及半導體島狀物151a與151b不在上層或預備薄膜下方的其餘區域被重度摻雜。因此，同時形成重度摻雜區153a、155a、156a、外質區154a、以及輕度摻雜區152。
接下來，如第33圖所示，使用閘極線121的上層膜124aq、137q以及儲存電極線131的擴張部份137作為蝕刻遮罩乾式蝕刻暴露的預備下層膜以分別形成閘極線121的下層膜124ap、137p與儲存電極線131的擴張部份137。此時，上層膜124aq、137q與下層膜124ap、137p的寬度可不同，且根據上層膜124aq、137q與下層膜124ap、137p的寬度可形成各種傾斜結構。
最後，製成包含多個閘極電極124a的多條閘極線121以及包含多個擴張部份137的多條儲存電極線131。
請參考第34圖至第36圖，形成一光阻60，且以乾式蝕刻和濕式蝕刻技術使用光阻60圖樣化驅動器區的上層膜120bq、下層膜120bp以形成包含下層膜124bp與上層膜124bq的多個控制電極124b。
之後，用PECVD或電漿乳化法植入高濃度P型雜質於半導體島狀物151b內藉此形成源極與汲極區153b、155b及通道區154b。
請參考第37至39圖，沉積及圖樣化層間絕緣層160以形成多個暴露源極區153a、153b與汲極區155a、155b的接觸孔163、165、166、167。
接下來，在層間絕緣層160上形成包含含有用於像素的源極電極173a、用於像素的多個汲極電極175a以及用於驅動器區的多個輸入與輸出電極173b、175b的多條資料線171的多個資料導體。
請參考第40至42圖，沉積包含一無機材料的下鈍化層180p且塗佈一包含感光有機材料的上鈍化層180q以形成一鈍化層180。然後，使用光罩暴露該上鈍化層180q且予以顯影以暴露一部份之下鈍化層180p。乾式蝕刻下鈍化層180p的暴露部份以及閘極絕緣層140的下方以形成多個暴露汲極電極175a之擴張部份177的接觸孔185。
請參考第22圖與第23圖，鈍化層180上形成多個像素電極191。
以下參考第43圖至第46圖，根據本發明之另一具體實施例詳述用於LCD的TFT陣列面板。
第43圖與第45圖為本發明TFT陣列面板另一具體實施例的佈線圖，第44圖與第46圖為第43圖與第45圖TFT陣列面板沿著直線XXXXIV－XXXXIV與XXXXVI－XXXXVI繪出的斷面圖。
請參考第43圖至第45圖，此具體實施例的TFT面板100的分層結構幾乎與圖示於第4圖至第7圖的相同，其係加上一面向TFT面板的公共電極面板200。
在絕緣基板110上形成多個半導體島狀物151a、151b。在半導體島狀物151a、151b上形成閘極絕緣層140。在閘極絕緣層140上形成包含具有多個閘極電極124a、多個控制電極124b的多條閘極線121的多個閘極導體以及多條儲存電極線131。
在閘極導體121、124a、124b以及儲存電極線131上形成層間絕緣層160。形成多個穿過層間絕緣層160及閘極絕緣層140的接觸孔163、165、166、167。在層間絕緣層160上形成包含多條資料線171的多個資料導體、用以連接像素電極191的多個汲極電極175a、以及用於驅動器區的多個輸入與輸出電極173b、175b。
在資料導體171、175a、173b、175b以及層間絕緣層160形成鈍化層180。鈍化層180上形成多個像素電極191。
第4圖至第7圖的LCD與第43圖至第45圖的LCD兩者之間的一個差異為：鈍化層180的表面是不平坦的。此外，像素電極191各有一透明電極192以及一形成於該透明電極192上之反射電極194。在此具體實施例中，反射電極194包含一下層膜194p與一上層膜194q。
透明電極194包含至少一個透明導體(例如，ITO或IZO)較佳。反射電極194的下層膜194p包含非晶矽較佳，以及反射電極194的上層膜194q包含一金屬，例如含鋁或銀的不透明反射導體。該非晶矽可包含一導電雜質。
上層膜194q的鋁或銀粒子可擴散到反射電極的下層膜194p，使得下層膜194p的電阻與上層膜194q和下層膜194p之間的接觸電阻可減少。
此外，下層膜194p可阻止上層膜194q與透明電極192之間的反應。各種薄膜可形成為有傾斜側壁的結構。
鈍化層180的不平坦表面使得每一形成於其上的像素電極191也不平坦。反射電極194係位於上鈍化層180q上且有一暴露部份透明電極192的窗口196。
此具體實施例的液晶顯示器有一透射區TA與一反射區RA，其係分別以透明電極192與反射電極194界定。換言之，透射區TA包含透光窗口196且包含在透明電極192暴露部份上方及下方的區域。此外，反射區RA包含對應至反射電極194的區域。在此，透射區TA主要是用來利用TFT面板100背面的光線顯示影像，而反射區RA主要是用來利用反射電極194所反射的光線顯示影像。
以下參考第44圖，提供公共電極面板200的說明。
在絕緣基板210(例如，透明玻璃)形成被稱作黑色矩陣(black matrix)用以防止漏光的擋光構件220。該擋光構件220可包含多個面向像素電極191的開口。該等開口的形狀大體與像素電極191的相同。
多個彩色濾光片230形成於基板210上，且配置於被擋光構件220圍住的開口內。彩色濾光片230大體可沿著像素電極191縱向延伸。彩色濾光片230呈現原色中之一色，例如紅、綠、藍。
在此具體實施例的LCD中，透射區TA彩色濾光片230的厚度可比反射區RA的厚。不同的厚度用來等化TA與RA兩區的色彩重現性質(color reproduction property)，因為TA與RA兩區通過彩色濾光片230的光線數量不同。替換地，TA與RA兩區的彩色濾光片230可有相同的厚度，在這些情形中，反射區RA的彩色濾光片230可能有一開口以等化TA與RA兩區的色彩重現性質。
在彩色濾光片230與擋光構件220上形成包含一透明導電材料(例如ITO與IZO)的公共電極270較佳。
以下參考第47圖至第60圖以及第43圖至第46圖，根據本發明之另一具體實施例詳述製造第43圖至第46圖TFT陣列面板的方法。
第47圖與第48圖係根據本發明之一具體實施例圖示第43圖至第46圖TFT陣列面板於其製造方法第一步驟的佈線圖。第49圖為第47圖與第48圖TFT陣列面板沿著直線XLIX－XLIX’與XLIX’－XLIX”繪出的斷面圖。第50圖與第51圖為TFT陣列面板於第47圖與第48圖步驟之下一步驟的佈線圖。第52圖為第50圖與第51圖TFT陣列面板沿著直線LII－LII’與LII’－LII”繪出的斷面圖。第53圖與第54圖為TFT陣列面板於第50圖與第51圖步驟之下一步驟的佈線圖。第55圖為第53圖與第54圖TFT陣列面板沿著直線LV－LV’與LV’－LV”繪出的斷面圖。第56圖與第57圖為TFT陣列面板於第53圖與第54圖步驟之下一步驟的佈線圖。第58圖為第56圖與第57圖TFT陣列面板沿著直線LVIII－LVIII’與LVIII’－LVIII”繪出的斷面圖。第59圖為TFT陣列面板於第58圖步驟之下一步驟沿著直線LVIII－LVIII’與LVIII’－LVIII”繪出的斷面圖。第60圖為TFT陣列面板於第59圖步驟之下一步驟沿著直線LVIII－LVIII’與LVIII’－LVIII”繪出的斷面圖。
請參考第47至49圖，在一絕緣基板110上形成一阻擋膜111，且在其上形成多個用於多個像素區與驅動器區的半導體島狀物151a與151b。
請參考第50至52圖，沉積一包含氧化矽或氮化矽較佳的閘極絕緣層140。在閘極絕緣層140上形成包含含有多個閘極電極124a以及多個控制電極124b的多條閘極線121的閘極導體，以及包含多個擴張部份137的多條儲存電極線131。
接下來，用PECVD或電漿乳化法植入N型雜質到半導體島狀物151a、151b內以形成：外質區153a、153b、155a、155b；一通道區154a；以及，輕度摻雜區152。
請參考第53至55圖，沉積層間絕緣層160且予以圖樣化以形成多個暴露源極區153a、153b與汲極區155a、155b的接觸孔163、165、166、167。
接下來，在層間絕緣層160中形成包含含有多個源極電極173a、多個汲極電極175a、多個輸入電極173b、及多個汲極電極175b的多條資料線171的多個資料導體。
請參考第56至59圖，沉積包含無機材料的下鈍化層180p且塗佈包含感光有機材料的上層鈍化180q於下鈍化層180p上以形成鈍化層180。然後，使用光罩暴露該上鈍化層180q且予以顯影以暴露一部份之下鈍化層180p。乾式蝕刻下鈍化層180p的暴露部份與閘極絕緣層140的下方以形成多個暴露汲極電極175a擴張部份177的接觸孔185。
接下來，在鈍化層180上形成多個包含透明導電材料的透明電極192。
在透明電極192與鈍化層180上依序沉積一非晶矽層195與一反射層197。非晶矽層195的薄膜電阻可大於109Ω/平方。可用N型雜質例如磷(P)重度摻雜該非晶矽層195。反射層197包含一含鋁或鋁合金或銀或銀合金的金屬較佳。
之後，在200至300℃的範圍內執行熱處理程序。此程序使得反射層197的金屬粒子可擴散到非晶矽層195的內部，藉此可改善反射層197與非晶矽層195之間附著力且可減少其間的接觸電阻。此時，通過該熱處理程序，非晶矽層195的電阻可減少到1/104 ，且非晶矽層195接觸反射層197的薄膜電阻分布是均勻的。因此，可改善顯示裝置的品質。
接下來，請參考第60圖，圖樣化反射層197以形成反射電極194的上層膜194q。然後，使用上層膜194q作為蝕刻遮罩乾式蝕刻非晶矽層195以形成反射電極194的下層膜194p。此時，該下層膜194p使得該反射電極197可被裝設成一錐形結構。
如上述，藉由在金屬層與絕緣層之間添加有優異附著力特性的非晶矽層可形成各種訊號線的錐形結構。藉由熱處理可改善金屬層與非晶矽層之間的附著力使得金屬層與非晶矽層之間的接觸電阻可減少。因此，可改善TFT的特性與可靠性。
此外，在離子植入雜質時，使用閘極導體的預備下層膜與儲存電極線可同時形成半導體層的重度摻雜區、外質區、及輕度摻雜區。結果，簡化TFT面板的製造方法。
在一些具體實施例中，該非晶矽層係加在反射電極與透明電極之間，且進行熱處理程序。結果，可改善反射層與非晶矽層之間的附著力使得其間的接觸電阻可減少。
儘管以上已詳述本發明的較佳具體實施例，顯然應瞭解，對熟諳此藝者而言顯然可根據本文所教導的基本概念可做出許多變化及/或修改而仍落在由以下申請專利範圍所界定的本發明精神與範疇內。
3．．．LC層
41．．．絕緣基板
42．．．複晶矽層
43．．．絕緣層
44．．．接觸孔
45．．．非晶矽層
46．．．導電層
50．．．光阻
60．．．光阻
71,72,73,74．．．光阻
100．．．下層面板
110．．．絕緣基板
111．．．阻擋膜
120bp．．．驅動器區的下層膜
120bq．．．驅動器區中的上層膜
121．．．閘極線
124a．．．閘極電極
124ap．．．閘極電極124a的下層膜
124aq．．．閘極電極124a的上層膜
124b．．．控制電極
128．．．閘極電極124a的預備下層膜
131．．．儲存電極線
133．．．縱向部份
134．．．擴張部份137的的預備下層膜
137．．．儲存電極
137p．．．下層膜
137q．．．儲存電極線131的擴張部份137
140．．．閘極絕緣層
151a.,151b．．．半導體島狀物
152．．．輕度摻雜區
153a．．．源極區,重度摻雜區
153b．．．源極區
154a．．．通道區,外質區
154b．．．通道區
155a．．．汲極區,重度摻雜區
155b．．．汲極區
156a．．．中間區,重度摻雜區
160．．．層間絕緣層
163,165,166,167．．．接觸孔
171．．．資料線
173a．．．源極電極
173ap．．．源極電極173a之下層膜
173aq．．．源極電極173a之上層膜
173b．．．輸入電極
173bp．．．輸入電極173b之下層膜
173bq．．．輸入電極173b之上層膜
174．．．接觸輔助層
175a．．．汲極電極
175ap．．．汲極電極175a之下層膜
175aq．．．汲極電極175a之上層膜
175b．．．輸出電極
175bp．．．輸出電極175b
175bq．．．輸出電極175b
176．．．縱向部份
177．．．擴張部份
178．．．金屬層
180．．．鈍化層
180p．．．下鈍化層
180q．．．上鈍化層
185．．．接觸孔
191．．．像素電極
192．．．透明電極
194．．．反射電極
194p．．．下層膜
194q．．．上層膜
195．．．非晶矽層
196．．．窗口
197．．．反射層
200．．．上層面板
220．．．擋光構件
230．．．彩色濾光片
270．．．公共電極
300．．．顯示面板單元
400．．．閘極驅動器
500．．．資料驅動器
600．．．訊號控制器
800．．．灰階電壓產生器
CL C ．．．LC電容器
CS T ．．．儲存電容器
D1 －Dm ．．．顯示訊號線
DA．．．顯示區
G1 －Gn ．．．閘極線
PX．．．像素
Q．．．開關元件
Von．．．開閘電壓
Vcom．．．共用電壓
第1圖為本發明顯示裝置之一具體實施例的方塊圖；第2圖係作為本發明顯示裝置之一具體實施例之例子的LCD之一像素的等價電路圖；第3圖為本發明多層薄膜之一具體實施例的橫截面圖；第4圖與第6圖係根據本發明之一具體實施例圖示第1圖與第2圖TFT陣列面板的佈線圖；第5圖與第7圖為第4圖與第6圖TFT陣列面板沿著直線V－V與VII－VII繪出的的斷面圖。
第8圖與第9圖係根據本發明之一具體實施例圖示第4圖至第7圖TFT陣列面板於其製造方法第一步驟的佈線圖；第10圖為第8圖與第9圖TFT陣列面板沿著直線X－X’與X’－X”繪出的斷面圖；第11圖與第12圖為TFT陣列面板於第8圖與第9圖步驟之下一步驟的佈線圖；第13圖為第11圖與第12圖TFT陣列面板沿著直線XIII－XIII’與XIII’－XIII”繪出的斷面圖；第14圖與第15圖為TFT陣列面板於第11圖與第12圖步驟之下一步驟的佈線圖；第16圖為第14圖與第15圖TFT陣列面板沿著直線XVI－XVI’與XVI’－XVI”繪出的斷面圖；第17圖為TFT陣列面板於第16圖步驟之下一步驟沿著直線XVI－XVI’與XVI’－XVI”繪出的斷面圖；第18圖為TFT陣列面板於第17圖步驟之下一步驟沿著直線XVI－XVI’與XVI’－XVI”繪出的斷面圖；第19圖與第20圖為TFT陣列面板於第14圖與第15圖步驟之下一步驟的佈線圖；第21圖為第19圖與第20圖TFT陣列面板沿著直線XXI－XXI’與XXI’－XXI”繪出的斷面圖；第22圖與第24圖為本發明TFT陣列面板另一具體實施例的佈線圖；第23圖與第25圖為第22圖與第24圖TFT陣列面板沿著直線XXIII－XXIII與XXV－XXV繪出的斷面圖；第26圖與第27圖係根據本發明之一具體實施例圖示第22圖至第25圖TFT陣列面板於其製造方法第一步驟的佈線圖；第28圖為第26圖與第27圖TFT陣列面板沿著直線XXVIII－XXVIII’與XXVIII’－XXVIII”繪出的斷面圖；第29圖與第30圖為TFT陣列面板於第26圖與第27圖步驟之下一步驟的佈線圖；第31圖為第29圖與第30圖TFT陣列面板沿著直線XXXI－XXXI’與XXXI’－XXXI”繪出的斷面圖；第32圖為TFT陣列面板於第31圖步驟之下一步驟沿著直線XXXI－XXXI’與XXXI’－XXXI”繪出的斷面圖；第33圖為TFT陣列面板於第32圖步驟之下一步驟沿著直線XXXI－XXXI’與XXXI’－XXXI”繪出的斷面圖；第34圖與第35圖為TFT陣列面板於第29圖與第30圖步驟之下一步驟的佈線圖；第36圖為第34圖與第35圖TFT陣列面板沿著直線XXXVI－XXXVI’與XXXVI’－XXXVI”繪出的斷面圖；第37圖與第38圖為TFT陣列面板於第34圖與第35圖步驟之下一步驟的佈線圖；第39圖為第37圖與第38圖TFT陣列面板沿著直線XXXIX－XXXIX’與XXXIX’－XXXIX”繪出的斷面圖；第40圖與第41圖為TFT陣列面板於第37圖與第38圖步驟之下一步驟的佈線圖；第42圖為第40圖與第41圖TFT陣列面板沿著直線XLII－XLII’與XLII’－XLII”繪出的斷面圖；第43圖與第45圖為本發明TFT陣列面板另一具體實施例的佈線圖；第44圖與第46圖為第43圖與第45圖TFT陣列面板沿著直線XXXXIV－XXXXIV與XXXXVI－XXXXVI繪出的斷面圖；第47圖與第48圖係根據本發明之一具體實施例圖示第43圖至第46圖TFT陣列面板於其製造方法第一步驟的佈線圖；第49圖為第47圖與第48圖TFT陣列面板沿著直線XLIX－XLIX’與XLIX’－XLIX”繪出的斷面圖；第50圖與第51圖為TFT陣列面板於第47圖與第48圖步驟之下一步驟的佈線圖；第52圖為第50圖與第51圖TFT陣列面板沿著直線LII－LII’與LII’－LII”繪出的斷面圖；第53圖與第54圖為TFT陣列面板於第50圖與第51圖步驟之下一步驟的佈線圖；第55圖為第53圖與第54圖TFT陣列面板沿著直線LV－LV’與LV’－LV”繪出的斷面圖；第56圖與第57圖為TFT陣列面板於第53圖與第54圖步驟之下一步驟的佈線圖；第58圖為第56圖與第57圖TFT陣列面板沿著直線LVIII－LVIII’與LVIII’－LVIII”繪出的斷面圖；第59圖為TFT陣列面板於第58圖步驟之下一步驟沿著直線LVIII－LVIII’與LVIII’－LVIII”繪出的斷面圖；以及第60圖為TFT陣列面板於第59圖步驟之下一步驟沿著直線LVIII－LVIII’與LVIII’－LVIII”繪出的斷面圖。
3‧‧‧LC層
100‧‧‧下層面板
191‧‧‧像素電極
200‧‧‧上層面板
230‧‧‧彩色濾光片
270‧‧‧公共電極
CLC ‧‧‧LC電容器
CST ‧‧‧儲存電容器
Dj ‧‧‧顯示訊號線
Gi ‧‧‧顯示訊號線
Gi-1 ‧‧‧顯示訊號線
Q‧‧‧開關元件

Claims (36)

  1. 一種製造薄膜電晶體陣列面板之方法，其包含下列步驟：在一基板上形成一半導體；在該半導體上沉積一閘極絕緣層，該閘極絕緣層具有暴露出該半導體之一部份的一第一接觸孔；在該閘極絕緣層上形成一閘極電極；在該閘極電極上形成一層間絕緣層，該層間絕緣層具有連接至該第一接觸孔的一第二接觸孔；形成經由該等第一與第二接觸孔而連接至該半導體的一接觸輔助物；在該接觸輔助物上形成一金屬層；以及蝕刻該金屬層及該接觸輔助物以形成一資料線與一汲極電極。
  2. 如申請專利範圍第1項所述之方法，其中該半導體包含複晶矽(polysilicon)。
  3. 如申請專利範圍第1項所述之方法，其中該接觸輔助物包含非晶矽。
  4. 如申請專利範圍第3項所述之方法，其中該非晶矽包含一雜質。
  5. 如申請專利範圍第3項所述之方法，其中該金屬層包含鋁。
  6. 如申請專利範圍第1項所述之方法，其中該金屬層有一單層結構。
  7. 如申請專利範圍第1項所述之方法，其進一步包含下列步驟：在形成該金屬層之後，在該基板上進行一熱處理程序。
  8. 如申請專利範圍第7項所述之方法，其中該熱處理程序是在200至300℃的範圍內執行。
  9. 如申請專利範圍第7項所述之方法，其中該層間絕緣層包含一有機材料，該有機材料具有在200至300℃之範圍內的一變形溫度。
  10. 如申請專利範圍第1項所述之方法，其中該接觸輔助物的厚度是在500至1000埃的範圍內。
  11. 如申請專利範圍第1項所述之方法，其進一步包含下列步驟：在該層間絕緣層、該資料線、及該汲極電極上形成一鈍化層；以及在該鈍化層上形成連接至該汲極電極的一像素電極。
  12. 一種製造薄膜電晶體陣列面板之方法，其包含下列步驟：於一基板上形成一半導體；沉積一第一絕緣層；在該閘極絕緣層上形成一閘極電極，該閘極電極包含一第一非晶矽層與一金屬層；形成覆蓋該閘極電極的一第二絕緣層；以及 在該第二絕緣層上形成源極與汲極電極，其中形成該閘極電極之步驟包含：沉積該第一非晶矽層；在該第一非晶矽層上形成該金屬層；及圖樣化該金屬層和該第一非晶矽層，其中圖樣化該金屬層和該第一非晶矽層之步驟包含：依序蝕刻該金屬層與該第一非晶矽層，以形成一上層膜與一預備下層膜；離子植入(ion-implanting)該半導體層，以形成一重度摻雜區、一通道區、和一輕度摻雜區；及利用該上層膜作為一蝕刻遮罩來蝕刻該預備下層膜，以形成該閘極電極的一下層膜。
  13. 如申請專利範圍第12項所述之方法，其中該第一非晶矽層包含一導電雜質。
  14. 如申請專利範圍第12項所述之方法，其中該金屬層包含鋁或鉬。
  15. 如申請專利範圍第12項所述之方法，其中該金屬層有一單層結構。
  16. 如申請專利範圍第12項所述之方法，其中該預備下層膜的寬度比該下閘極電極的寬度寬。
  17. 如申請專利範圍第12項所述之方法，其中形成該閘極電極之步驟進一步包含：在該金屬層與該第一非晶層上執行一熱處理程序。
  18. 如申請專利範圍第17項所述之方法，其中該熱處理是在200至300℃的範圍內執行。
  19. 如申請專利範圍第12項所述之方法，其中該半導體層包含複晶矽。
  20. 如申請專利範圍第12項所述之方法，其進一步包含下列步驟：在該等源極與汲極電極上形成一鈍化層；以及在該鈍化層上形成一像素電極。
  21. 一種用於透反射型液晶顯示器之薄膜電晶體陣列面板，其包含：一基板；形成於該基板上的一透明電極，該透明電極包含氧化銦錫(ITO)或氧化銦鋅(IZO)；以及形成於該透明電極上的一反射電極，其中該反射電極包含一下層膜與一上層膜，該下層膜包含非晶矽以作為一預備成份，且該上層膜包含一金屬材料，其中該下層膜之上部含有來自上層金屬層的金屬雜質。
  22. 如申請專利範圍第21項所述之面板，其中該金屬上層膜包含：鋁、銀、鉻、鋁合金、銀合金、或鉻合金。
  23. 如申請專利範圍第22項所述之面板，其中該金屬上層膜有一單層結構。
  24. 如申請專利範圍第22項所述之面板，其中該非晶矽下層 膜包含一導電雜質。
  25. 如申請專利範圍第22項所述之面板，其進一步包含：形成於該基板上的一薄膜電晶體；以及形成於該透明電極下方的一鈍化層。
  26. 如申請專利範圍第25項所述之面板，其中該鈍化層包含一有機材料且有一不平坦表面。
  27. 如申請專利範圍第26項所述之面板，其中該反射電極有一不平坦表面。
  28. 一種製造用於透反射型液晶顯示器之薄膜電晶體陣列面板的方法，其包含下列步驟：在一基板上形成一透明電極，該透明電極包含氧化銦錫(ITO)或氧化銦鋅(IZO)；在該透明電極上沉積一非晶半導體層；在該非晶半導體層上沉積一金屬層；蝕刻該金屬層，以形成一上反射電極；去除藉由蝕刻該金屬層所暴露出之該非晶半導體層，以形成一下反射電極；以及藉由一熱處理而在該非晶半導體層中引起金屬雜質擴散。
  29. 如申請專利範圍第28項所述之方法，其中該上反射電極包含：鋁、銀、鉻、鋁合金、銀合金、或鉻合金。
  30. 如申請專利範圍第28項所述之方法，其中該非晶半導體層包含非晶矽。
  31. 如申請專利範圍第30項所述之方法，其中該非晶矽包含 一導電雜質。
  32. 如申請專利範圍第28項所述之方法，其中該金屬層有一單層結構。
  33. 如申請專利範圍第28項所述之方法，其進一步包含下列步驟：在沉積該金屬層之後進行一熱處理程序。
  34. 如申請專利範圍第33項所述之方法，其中該熱處理程序是在200至300℃的範圍內執行。
  35. 如申請專利範圍第28項所述之方法，其進一步包含下列步驟：在該透明電極下方形成一薄膜電晶體；以及在該透明電極與該薄膜電晶體之間形成一鈍化層。
  36. 如申請專利範圍第35項所述之方法，其進一步包含下列步驟：形成該鈍化層之一不平坦表面，以使該反射電極之表面不平坦，其中該鈍化層包含一有機材料。
TW094137330A 2005-05-13 2005-10-25 多層薄膜，包含該多層薄膜之薄膜電晶體陣列面板，以及該面板之製造方法 TWI400804B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020050040059A KR20060117635A (ko) 2005-05-13 2005-05-13 다층 박막, 이를 포함하는 박막 트랜지스터 및 박막트랜지스터 표시판의 제조 방법
KR1020050040117A KR101209052B1 (ko) 2005-05-13 2005-05-13 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법
KR1020050043485A KR101152121B1 (ko) 2005-05-24 2005-05-24 표시 장치와 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW200640010A TW200640010A (en) 2006-11-16
TWI400804B true TWI400804B (zh) 2013-07-01

Family

ID=37419672

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094137330A TWI400804B (zh) 2005-05-13 2005-10-25 多層薄膜，包含該多層薄膜之薄膜電晶體陣列面板，以及該面板之製造方法

Country Status (3)

Country Link
US (1) US7911568B2 (zh)
JP (1) JP5392971B2 (zh)
TW (1) TWI400804B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5151172B2 (ja) * 2007-02-14 2013-02-27 ソニー株式会社 画素回路および表示装置
KR20110116803A (ko) * 2010-04-20 2011-10-26 삼성전자주식회사 표시 기판, 이를 포함하는 액정 표시 장치 및 이의 제조 방법
KR101896348B1 (ko) * 2011-07-22 2018-09-07 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리
KR101918185B1 (ko) * 2012-03-14 2018-11-14 삼성디스플레이 주식회사 어레이 검사 방법 및 어레이 검사 장치
KR102097023B1 (ko) * 2013-06-17 2020-04-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102365963B1 (ko) * 2015-06-23 2022-02-23 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 갖는 액정 표시 장치
JP2017174774A (ja) * 2016-03-25 2017-09-28 株式会社ジャパンディスプレイ 表示装置
KR102512439B1 (ko) * 2016-09-19 2023-03-22 삼성디스플레이 주식회사 반도체 장치 및 이의 제조방법
KR102578996B1 (ko) * 2016-11-30 2023-09-14 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
KR102437327B1 (ko) * 2017-12-27 2022-08-29 엘지디스플레이 주식회사 표시장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5709958A (en) * 1992-08-27 1998-01-20 Kabushiki Kaisha Toshiba Electronic parts
TW451394B (en) * 2000-06-14 2001-08-21 United Microelectronics Corp Method for forming a diffusion barrier layer
US20030168746A1 (en) * 2002-03-07 2003-09-11 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
US20030223019A1 (en) * 2002-06-03 2003-12-04 Samsung Electronics Co., Ltd . Thin film transistor array panel for liquid crystal display having pixel electrode
TW594167B (en) * 2003-04-04 2004-06-21 Au Optronics Corp Method for fabricating a thin film transistor liquid crystal display panel
TWI232541B (en) * 2003-07-11 2005-05-11 Chi Mei Optoelectronics Corp Aluminum hillock-free metal layer, electronic part, and thin flat transistor and its manufacturing method

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122718B2 (ja) * 1989-03-20 1995-12-25 株式会社日立製作所 液晶表示装置
JP3603968B2 (ja) * 1994-03-24 2004-12-22 シャープ株式会社 薄膜トランジスタおよびその製造方法
JPH07312426A (ja) * 1994-05-18 1995-11-28 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US6339013B1 (en) * 1997-05-13 2002-01-15 The Board Of Trustees Of The University Of Arkansas Method of doping silicon, metal doped silicon, method of making solar cells, and solar cells
JPH11163289A (ja) 1997-11-26 1999-06-18 Fujitsu Ltd 半導体装置の製造方法
KR100333275B1 (ko) * 1999-05-20 2002-04-24 구본준, 론 위라하디락사 액정표시장치의 ｔｆｔ 및 그 제조방법
JP4785258B2 (ja) * 2000-03-10 2011-10-05 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4815659B2 (ja) * 2000-06-09 2011-11-16 ソニー株式会社 液晶表示装置
JP2002268085A (ja) 2001-03-09 2002-09-18 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法および製造装置
US6602786B2 (en) * 2001-03-16 2003-08-05 International Rectifier Corporation One-step process for forming titanium silicide layer on polysilicon
TW574753B (en) * 2001-04-13 2004-02-01 Sony Corp Manufacturing method of thin film apparatus and semiconductor device
JP2002328396A (ja) * 2001-04-26 2002-11-15 Nec Corp 液晶表示装置及びその製造方法
JP3878839B2 (ja) * 2001-05-31 2007-02-07 チ メイ オプトエレクトロニクス コーポレーション ヒロックのないアルミニウム配線層およびその形成方法
KR100543061B1 (ko) * 2001-06-01 2006-01-20 엘지.필립스 엘시디 주식회사 구동회로부 일체형 액정표시장치용 어레이 기판의 제조방법
KR100776756B1 (ko) * 2001-08-01 2007-11-19 삼성전자주식회사 반사-투과형 액정표시장치 및 이의 제조 방법
KR100858297B1 (ko) * 2001-11-02 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조 방법
KR100825102B1 (ko) * 2002-01-08 2008-04-25 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2003222854A (ja) * 2002-01-31 2003-08-08 Casio Comput Co Ltd 液晶表示装置およびその製造方法
JP2003255378A (ja) * 2002-03-05 2003-09-10 Sanyo Electric Co Ltd 液晶表示装置
JP3626734B2 (ja) 2002-03-11 2005-03-09 日本電気株式会社 薄膜半導体装置
JP2004047946A (ja) * 2002-05-14 2004-02-12 Advanced Lcd Technologies Development Center Co Ltd 金属配線の形成方法及び表示装置の製造方法
US7205570B2 (en) * 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
TW564489B (en) 2002-07-25 2003-12-01 Toppoly Optoelectronics Corp Method for improving contact hole patterning
TW588184B (en) * 2002-07-30 2004-05-21 Hong-Da Liu Ultra minimal roughness reflective layer for pixel designed thin film transistor and liquid crystal display
KR20040013273A (ko) 2002-08-05 2004-02-14 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
KR100925545B1 (ko) 2002-12-30 2009-11-05 엘지디스플레이 주식회사 액정표시장치의 박막 트랜지스터 및 그 제조방법
JP4095906B2 (ja) * 2003-01-10 2008-06-04 シャープ株式会社 液晶表示装置およびその製造方法
JP4509622B2 (ja) * 2003-03-26 2010-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100599926B1 (ko) 2003-05-09 2006-07-19 네오폴리((주)) 결정질 활성층을 포함하는 박막트랜지스터의 제조 방법 및반도체 장치
KR100955772B1 (ko) 2003-06-20 2010-04-30 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100955380B1 (ko) 2003-06-30 2010-04-29 엘지디스플레이 주식회사 폴리실리콘 액정표시소자 제조방법
KR101006438B1 (ko) * 2003-11-12 2011-01-06 삼성전자주식회사 액정 표시 장치
JP4102788B2 (ja) * 2004-08-16 2008-06-18 シャープ株式会社 液晶表示装置の製造方法
KR20060102968A (ko) * 2005-03-25 2006-09-28 삼성전자주식회사 액정 표시 장치
JP2006330021A (ja) * 2005-05-23 2006-12-07 Mitsubishi Electric Corp 液晶表示装置
KR20070059293A (ko) * 2005-12-06 2007-06-12 삼성전자주식회사 액정 표시 장치, 이를 위한 표시판 및 그 제조 방법
JP2007212969A (ja) * 2006-02-13 2007-08-23 Nec Lcd Technologies Ltd 反射板及び該反射板を備える液晶表示装置並びにその製造方法
KR20080076459A (ko) * 2007-02-16 2008-08-20 삼성전자주식회사 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5709958A (en) * 1992-08-27 1998-01-20 Kabushiki Kaisha Toshiba Electronic parts
TW451394B (en) * 2000-06-14 2001-08-21 United Microelectronics Corp Method for forming a diffusion barrier layer
US20030168746A1 (en) * 2002-03-07 2003-09-11 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
US20030223019A1 (en) * 2002-06-03 2003-12-04 Samsung Electronics Co., Ltd . Thin film transistor array panel for liquid crystal display having pixel electrode
TW594167B (en) * 2003-04-04 2004-06-21 Au Optronics Corp Method for fabricating a thin film transistor liquid crystal display panel
TWI232541B (en) * 2003-07-11 2005-05-11 Chi Mei Optoelectronics Corp Aluminum hillock-free metal layer, electronic part, and thin flat transistor and its manufacturing method

Also Published As

Publication number Publication date
JP5392971B2 (ja) 2014-01-22
US7911568B2 (en) 2011-03-22
US20060258061A1 (en) 2006-11-16
JP2006319305A (ja) 2006-11-24
TW200640010A (en) 2006-11-16

Similar Documents

Publication Publication Date Title
TWI400804B (zh) 多層薄膜，包含該多層薄膜之薄膜電晶體陣列面板，以及該面板之製造方法
US7301170B2 (en) Thin film transistor array panel and method for manufacturing the same
US7824952B2 (en) Display apparatus and method of manufacturing thereof
US7851920B2 (en) Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating thin film transistor substrate
JP2717237B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
KR101138624B1 (ko) 표시 장치
US8278661B2 (en) Thin film transistor, display device including the same, and method for manufacturing the same
US20100022041A1 (en) Thin film transistor array panel including layered line structure and method for manufacturing the same
JP2005340775A (ja) 薄膜トランジスタ及びその製造方法と、薄膜トランジスタを含む平板表示装置及びその製造方法
US20080135909A1 (en) Display device and method of producing the same
US20070040954A1 (en) Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
US20080197357A1 (en) Display panel and manufacturing method
JP2002190598A (ja) 薄膜トランジスタアレイ基板およびその製造方法
CN1862789B (zh) 包括多层薄膜的薄膜晶体管阵列面板以及制造该面板的方法
US20060065894A1 (en) Thin film transistor array panel and manufacturing method thereof
US20040023446A1 (en) Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display
KR20070109162A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
JP2008218626A (ja) Ｔｆｔアレイ基板及びその製造方法
JP2009210681A (ja) 表示装置及びその製造方法
KR100502340B1 (ko) 박막 트랜지스터와 그 제조방법 및 상기 박막트랜지스터를 구비한 평판 표시장치
JP2007324534A (ja) 薄膜トランジスタ基板、及びその製造方法
KR20060135429A (ko) 액정표시장치 및 그 제조방법
KR101209052B1 (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법
KR20070045457A (ko) 영상 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees