KR102437327B1

KR102437327B1 - 표시장치

Info

Publication number: KR102437327B1
Application number: KR1020170181328A
Authority: KR
Inventors: 신기섭; 김형수; 윤두현
Original assignee: 엘지디스플레이 주식회사
Priority date: 2017-12-27
Filing date: 2017-12-27
Publication date: 2022-08-29
Also published as: US20190198819A1; KR20190079254A; CN110010658A; CN110010658B; US10950822B2

Abstract

본 발명은 광의 추출 효율을 향상시켜 휘도를 증가시킬 수 있는 표시장치에 관한 것이다. 본 발명의 실시예에 따른 표시장치는 기판 상에 위치하는 박막트랜지스터, 상기 박막트랜지스터 상에 위치하며, 오목부를 포함하는 제1 오버코트층, 상기 오목부 내를 포함한 상기 제1 오버코트층 상에 위치하는 반사층, 상기 반사층 상에 위치하되 상기 오목부 내에 위치하는 컬러필터, 상기 컬러필터 및 상기 반사층 상에 위치하는 제2 오버코트층, 상기 제2 오버코트층 상에 위치하며 상기 박막트랜지스터와 연결되는 제1 전극, 상기 제1 전극 상에 위치하며 상기 제1 전극의 노출하는 개구부를 포함하는 뱅크층, 상기 뱅크층 및 상기 제1 전극 상에 위치하는 유기막층, 및 상기 유기막층 상에 위치하는 제2 전극을 포함한다.

Description

표시장치{DISPLAY DEVICE}

본 발명은 표시장치에 관한 것으로, 보다 자세하게는 빛의 추출 효율을 향상시켜 휘도를 증가시킬 수 있는 표시장치에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시장치 분야는 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Device: FPD)로 급속히 변화해 왔다. 평판 표시장치에는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동표시장치(Electrophoretic Display Device: ED) 등이 있다.

이 중 유기발광표시장치는 스스로 발광하는 자발광 소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 특히, 유기발광표시장치는 유연한(flexible) 플렉서블 기판 위에도 형성할 수 있을 뿐 아니라, 플라즈마 디스플레이 패널(Plasma Display Panel)이나 무기 전계발광(EL) 디스플레이에 비해 낮은 전압에서 구동이 가능하고 전력 소모가 비교적 적으며, 색감이 뛰어나다는 장점이 있다.

유기발광표시장치는 광의 출사 방향에 따라 바텀 에미션(bottom emission)과 탑 에미션(top emission) 구조로 구분된다. 바텀 에미션 구조는 발광층에서 발광된 광이 하부 방향으로 출사되는 구조이고, 탑 에미션 구조는 상부 방향으로 출사되는 구조이다. 이 중 탑 에미션 구조는 발광층의 광이 상부로 출사되어야 하기 때문에 광의 추출 효율에 따라 휘도가 결정된다. 따라서, 광의 추출 효율을 향상시키기 위한 연구가 계속되고 있다.

본 발명은 광의 추출 효율을 향상시켜 휘도를 증가시킬 수 있는 표시장치를 제공한다.

상기한 목적을 달성하기 위해, 본 발명의 실시예에 따른 표시장치는 기판 상에 위치하는 박막트랜지스터, 상기 박막트랜지스터 상에 위치하며, 오목부를 포함하는 제1 오버코트층, 상기 오목부 내를 포함한 상기 제1 오버코트층 상에 위치하는 반사층, 상기 반사층 상에 위치하되 상기 오목부 내에 위치하는 컬러필터, 상기 컬러필터 및 상기 반사층 상에 위치하는 제2 오버코트층, 상기 제2 오버코트층 상에 위치하며 상기 박막트랜지스터와 연결되는 제1 전극, 상기 제1 전극 상에 위치하며 상기 제1 전극의 노출하는 개구부를 포함하는 뱅크층, 상기 뱅크층 및 상기 제1 전극 상에 위치하는 유기막층, 및 상기 유기막층 상에 위치하는 제2 전극을 포함한다.

상기 개구부는 평면 상에서 상기 오목부와 완전히 중첩된다.

상기 오목부의 평면 크기가 상기 개구부의 평면 크기와 같거나 크다.

상기 반사층은 상기 제1 오버코트층을 관통하여 상기 박막트랜지스터를 노출하는 제1 비어홀을 통해 상기 박막트랜지스터에 연결된다.

상기 제1 전극은 상기 제2 오버코트층을 관통하여 상기 제1 비어홀을 노출하는 제2 비어홀을 통해 상기 반사층에 연결된다.

상기 오목부의 경사각은 45 내지 90도이다.

상기 오목부의 경사각은 60 내지 80도이다.

상기 제2 오버코트층은 상기 오목부 내에만 위치한다.

상기 제1 오버코트층의 표면과 상기 제2 오버코트층의 표면이 일치한다.

상기 제1 전극은 투명 전극이다.

본 발명의 실시예에 따른 표시장치는 유기발광 다이오드에서 발광되어 하부로 방출된 광을 제1 오버코트층의 오목부의 반사층에서 반사시켜 상부로 방출시킬 수 있다. 따라서, 유기발광 다이오드에서 발광되어 하부로 방출되는 광 중 하부 또는 측면으로 손실되는 광을 줄여 광 추출 효율을 향상시키고 이에 따라 휘도를 증가시킬 수 있는 이점이 있다.

도 1은 유기발광표시장치의 개략적인 블록도.
도 2는 서브 픽셀의 회로 구성을 나타낸 제1 예시도.
도 3은 서브 픽셀의 회로 구성을 나타낸 제2 예시도.
도 4는 본 발명의 실시예에 따른 유기발광표시장치를 나타낸 평면도.
도 5는 본 발명의 실시예에 따른 유기발광표시장치의 서브픽셀 부분을 나타낸 단면도.
도 6은 본 발명의 실시예에 따른 오목부, 발광영역 및 개구부를 나타낸 평면도.
도 7은 본 발명의 실시예에 따른 제1 오버코트층의 오목부를 나타낸 단면도.
도 8은 광의 반사 경로를 나타낸 모식도.
도 9는 본 발명의 다른 실시예에 따른 표시장치를 나타낸 단면도.

이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시 예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.

본 발명의 실시예에 따른 표시장치는 유리 기판 또는 플렉서블 기판 상에 표시소자가 형성된 표시장치이다. 표시장치의 예로, 유기발광표시장치, 액정표시장치, 전기영동표시장치 등이 사용 가능하나, 본 발명에서는 유기발광표시장치를 예로 설명한다. 유기발광표시장치는 애노드인 제1 전극과 캐소드인 제2 전극 사이에 유기물로 이루어진 유기막층을 포함한다. 따라서, 제1 전극으로부터 공급받는 정공과 제2 전극으로부터 공급받는 전자가 유기막층 내에서 결합하여 정공-전자쌍인 여기자(exciton)를 형성하고, 여기자가 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광하는 자발광 표시장치이다.

본 발명의 실시예에 따른 표시장치는 탑 에미션(top emission) 구조의 유기발광표시장치이다. 탑 에미션 구조의 유기발광표시장치는 발광층에서 발광된 광이 상부에 위치한 투명한 제2 전극을 투과하여 방출되는 구조이다.

이하, 첨부한 도면을 참조하여, 본 발명의 실시예들을 설명하기로 한다.

도 1은 유기발광표시장치의 개략적인 블록도이고, 도 2는 서브 픽셀의 회로 구성을 나타낸 제1 예시도이고, 도 3은 서브 픽셀의 회로 구성을 나타낸 제2 예시도이다.

도 1을 참조하면, 유기발광표시장치는 영상 처리부(10), 타이밍 제어부(20), 데이터 구동부(30), 게이트 구동부(40) 및 표시패널(50)을 포함한다.

영상 처리부(10)는 외부로부터 공급된 데이터신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상 처리부(10)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다. 영상 처리부(10)는 시스템 회로기판에 IC(Integrated Circuit) 형태로 형성된다.

타이밍 제어부(20)는 영상 처리부(10)로부터 데이터 인에이블 신호(DE) 또는 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터신호(DATA)를 공급받는다.

타이밍 제어부(20)는 구동신호에 기초하여 게이트 구동부(40)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(30)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다. 타이밍 제어부(20)는 제어 회로기판에 IC 형태로 형성된다.

데이터 구동부(30)는 타이밍 제어부(20)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(20)로부터 공급되는 데이터신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력한다. 데이터 구동부(30)는 데이터라인들(DL1 ~ DLn)을 통해 데이터신호(DATA)를 출력한다. 데이터 구동부(30)는 기판 상에 IC 형태로 부착된다.

게이트 구동부(40)는 타이밍 제어부(20)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 게이트전압의 레벨을 시프트시키면서 게이트신호를 출력한다. 게이트 구동부(40)는 게이트라인들(GL1 ~ GLm)을 통해 게이트신호를 출력한다. 게이트 구동부(40)는 게이트 회로기판에 IC 형태로 형성되거나 표시패널(50)에 게이트인패널(Gate In Panel, GIP) 방식으로 형성된다.

표시패널(50)은 데이터 구동부(30) 및 게이트 구동부(40)로부터 공급된 데이터신호(DATA) 및 게이트신호에 대응하여 영상을 표시한다. 표시패널(50)은 영상을 표시하는 서브 픽셀들(SP)을 포함한다.

도 2를 참조하면, 하나의 서브 픽셀은 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 보상회로(CC) 및 유기발광 다이오드(OLED)를 포함한다. 유기발광 다이오드(OLED)는 구동 트랜지스터(DR)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.

스위칭 트랜지스터(SW)는 게이트 라인(GL1)을 통해 공급된 게이트 신호에 응답하여 제1 데이터 라인(DL1)을 통해 공급되는 데이터 신호가 커패시터(Cst)에 데이터 전압으로 저장되도록 스위칭 동작한다. 구동 트랜지스터(DR)는 커패시터(Cst)에 저장된 데이터 전압에 따라 고전위 전원라인(VDD)과 저전위 전원라인(GND) 사이로 구동 전류가 흐르도록 동작한다. 보상회로(CC)는 구동 트랜지스터(DR)의 문턱전압 등을 보상하기 위한 회로이다. 또한, 스위칭 트랜지스터(SW)나 구동 트랜지스터(DR)에 연결된 커패시터는 보상회로(CC) 내부로 위치할 수 있다. 보상회로(CC)는 하나 이상의 박막 트랜지스터와 커패시터로 구성된다. 보상회로(CC)의 구성은 보상 방법에 따라 매우 다양한 바, 이에 대한 구체적인 예시 및 설명은 생략한다.

또한, 도 3에 도시된 바와 같이, 보상회로(CC)가 포함된 경우 서브 픽셀에는 보상 박막 트랜지스터를 구동함과 더불어 특정 신호나 전원을 공급하기 위한 신호라인과 전원라인 등이 더 포함된다. 게이트 라인은 스위칭 트랜지스터(SW)에 게이트 신호를 공급하는 제1-1 게이트 라인(GL1a)과, 서브 픽셀에 포함된 보상 박막 트랜지스터를 구동하기 위한 제1-2 게이트 라인(GL1b)을 포함할 수 있다. 그리고 추가된 전원라인은 서브 픽셀의 특정 노드를 특정 전압으로 초기화하기 위한 초기화 전원라인(INIT)으로 정의될 수 있다. 그러나 이는 하나의 예시일 뿐 이에 한정되지 않는다.

한편, 도 2 및 도 3에서는 하나의 서브 픽셀에 보상회로(CC)가 포함된 것을 일례로 하였다. 하지만, 보상의 주체가 데이터 구동부(30) 등과 같이 서브 픽셀의 외부에 위치하는 경우 보상회로(CC)는 생략될 수도 있다. 즉, 하나의 서브 픽셀은 기본적으로 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터 및 유기발광 다이오드(OLED)를 포함하는 2T(Transistor)1C(Capacitor) 구조로 구성되지만, 보상회로(CC)가 추가된 경우 3T1C, 4T2C, 5T2C, 6T2C, 7T2C 등으로 다양하게 구성될 수도 있다. 또한, 도 2 및 도 3에서는 보상회로(CC)가 스위칭 트랜지스터(SW)와 구동 트랜지스터(DR) 사이에 위치하는 것으로 도시하였지만, 구동 트랜지스터(DR)와 유기발광 다이오드(OLED) 사이에도 더 위치할 수도 있다. 보상회로(CC)의 위치와 구조는 도 2와 도 3에 한정되지 않는다.

도 4는 본 발명의 실시예에 따른 유기발광표시장치를 나타낸 평면도이고, 도 5는 본 발명의 실시예에 따른 유기발광표시장치의 서브픽셀 부분을 나타낸 단면도이며, 도 6은 본 발명의 실시예에 따른 오목부, 발광영역 및 개구부를 나타낸 평면도이고, 도 7은 본 발명의 실시예에 따른 제1 오버코트층의 오목부를 나타낸 단면도이며, 도 8은 광의 반사 경로를 나타낸 모식도이고, 도 9는 본 발명의 다른 실시예에 따른 표시장치를 나타낸 단면도이다.

도 4를 참조하면, 유기발광표시장치는 기판(SUB1), 표시부(A/A) 및 표시부(A/A)의 양측에 배치된 GIP 구동부(GIP), 및 기판(SUB1)의 하측에 배치된 패드부(PD)를 포함한다. 표시부(A/A)는 복수의 서브픽셀(SP)이 배치되어, R, G, B 또는 R, G, B, W를 발광하여 풀컬러를 구현한다. 표시부(A/A)의 양측에는 GIP 구동부(GIP)가 배치되어 표시부(A/A)에 게이트 구동신호를 인가한다. 패드부(PD)는 표시부(A/A)의 일측 예를 들어 하측에 배치되고, 패드부(DP)에 칩 온 필름(COF)들이 부착된다. 표시부(A/A)로부터 연결된 복수의 신호선들(미도시)에 칩 온 필름(COF)을 통해 인가되는 데이터 신호 및 전원이 인가된다.

이하, 본 발명의 도 5를 참조하여, 유기발광표시장치의 서브픽셀(SP) 영역의 단면 구조를 살펴본다.

도 5를 참조하면, 본 발명의 실시예에 따른 유기발광표시장치는 기판(SUB1) 상에 버퍼층(BUF)이 위치한다. 기판(SUB1)은 유리, 플라스틱 또는 금속으로 이루어질 수 있다. 버퍼층(BUF)은 기판(SUB1)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막트랜지스터를 보호하는 역할을 한다. 버퍼층(BUF)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다.

버퍼층(BUF) 상에 반도체층(ACT)과 커패시터 하부전극(LCT)이 위치한다. 반도체층(ACT)은 실리콘 반도체나 산화물 반도체로 이루어질 수 있다. 실리콘 반도체는 비정질 실리콘 또는 결정화된 다결정 실리콘을 포함할 수 있다. 여기서, 다결정 실리콘은 이동도가 높아(100㎠/Vs 이상), 에너지 소비 전력이 낮고 신뢰성이 우수하여, 구동 소자용 게이트 드라이버 및/또는 멀티플렉서(MUX)에 적용하거나 화소 내 구동 TFT에 적용할 수 있다. 한편, 산화물 반도체는 오프-전류가 낮으므로, 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는 스위칭 TFT에 적합하다. 또한, 오프 전류가 작으므로 화소의 전압 유지 기간이 길어서 저속 구동 및/또는 저 소비 전력을 요구하는 표시장치에 적합하다. 또한, 반도체층(ACT)은 p형 또는 n형의 불순물을 포함하는 드레인 영역 및 소스 영역을 포함하고 이들 사이에 채널을 포함한다. 커패시터 하부전극(LCT)은 반도체층(ACT)과 동일한 재료로 이루어지며, 불순물의 도핑을 통해 도체화되어 커패시터의 하부 전극으로 작용할 수 있다.

반도체층(ACT)과 커패시터 하부전극(LCT) 상에 게이트 절연막(GI)이 위치한다. 게이트 절연막(GI)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다. 게이트 절연막(GI) 상에 상기 반도체층(ACT)의 일정 영역, 즉 불순물이 주입되었을 경우의 채널과 대응되는 위치에 게이트 전극(GA)이 위치하고, 커패시터 하부전극(LCT)에 대응되는 위치에 커패시터 상부전극(UCT)이 위치한다. 게이트 전극(GA)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 형성된다. 또한, 게이트 전극(GA)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 예를 들면, 게이트 전극(GA)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다. 커패시터 상부전극(UCT)은 게이트 전극(GA)과 동일한 물질로 이루어진다. 커패시터 하부전극(LCT)과 커패시터 상부전극(UCT)은 커패시터(Cst)를 구성한다.

게이트 전극(GA)과 커패시터 상부전극(UCT) 상에 이들을 절연시키는 층간 절연막(ILD)이 위치한다. 층간 절연막(ILD)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다. 층간 절연막(ILD)의 일부 영역에 반도체층(ACT)의 일부를 노출시키는 콘택홀들(CH)이 위치한다. 층간 절연막(ILD) 상에 드레인 전극(DE)과 소스 전극(SE)이 위치한다. 드레인 전극(DE)은 반도체층(ACT)의 드레인 영역을 노출하는 콘택홀(CH)을 통해 반도체층(ACT)에 연결되고, 소스 전극(SE)은 반도체층(ACT)의 소스 영역을 노출하는 콘택홀(CH)을 통해 반도체층(ACT)에 연결된다.

소스 전극(SE) 및 드레인 전극(DE)은 단일층 또는 다중층으로 이루어질 수 있으며, 상기 소스 전극(SE) 및 드레인 전극(DE)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 상기 소스 전극(SE) 및 드레인 전극(DE)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 티타늄/알루미늄/티타늄, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다. 따라서, 반도체층(ACT), 게이트 전극(GA), 드레인 전극(DE) 및 소스 전극(SE)을 포함하는 박막트랜지스터(TFT)가 구성된다.

박막트랜지스터(TFT)를 포함하는 기판(SUB1) 상에 패시베이션막(PAS)이 위치한다. 패시베이션막(PAS)은 하부의 소자를 보호하는 절연막으로, 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다. 그리고 패시베이션막(PAS)에 드레인 전극(DE)을 노출시키는 패시홀(PAH)이 위치한다. 패시베이션막(PAS) 상에 제1 오버코트층(OC1)이 위치한다. 제1 오버코트층(OC1)은 하부 구조의 단차를 완화시키기 위한 평탄화막일 수 있으며, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어진다. 제1 오버코트층(OC1)의 일부 영역에는 드레인 전극(DE)을 노출시키는 제1 비어홀(VIA1)이 위치한다.

제1 오버코트층(OC1) 상에 유기발광 다이오드(OLED)가 위치한다. 보다 자세하게는, 제1 비어홀(VIA1)이 형성된 제1 오버코트층(OC1) 상에 제1 전극(ANO)이 위치한다. 제1 전극(ANO)은 화소 전극으로 작용하며, 제1 비어홀(VIA1)을 통해 박막트랜지스터(TFT)의 드레인 전극(DE)에 연결된다. 제1 전극(ANO)은 애노드로 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide) 등의 투명도전물질로 이루어질 수 있다.

제1 전극(ANO) 상에 화소를 구획하는 뱅크층(BNK)이 위치한다. 뱅크층(BNK)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어진다. 뱅크층(BNK)은 제1 전극(ANO)의 일부 영역을 노출시키는 개구부(OP)가 위치한다. 기판(SUB1) 전면에는 제1 전극(ANO)에 컨택하는 유기막층(EML)이 위치한다. 유기막층(EML)은 전자와 정공이 결합하여 발광하는 층으로, 유기막층(EML)과 제1 전극(ANO) 사이에 정공주입층 또는 정공수송층을 포함할 수 있으며, 유기막층(EML) 상에 전자수송층 또는 전자주입층을 포함할 수 있다. 유기막층(EML) 상에 제2 전극(CAT)이 위치한다. 제2 전극(CAT)은 표시부(미도시) 전면에 위치하고, 캐소드 전극일 수 있다. 제2 전극(CAT)은 IZO, ITO, ITZO 등의 투명한 금속산화물로 이루어지거나, 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 은(Ag) 또는 이들의 합금으로 이루어질 수 있다. 따라서, 본 발명의 유기발광표시장치를 구성한다.

한편, 본 발명은 제1 오버코트층(OC1)에 오목부(OCG)를 구비하고, 오목부(OCG)를 덮는 반사층(RFL)과 오목부(OCG) 내에 컬러필터(CF)를 포함하며, 오목부(OCG)와 컬러필터(CF)를 덮는 제2 오버코트층(OC2)을 포함한다. 이들은 유기발광 다이오드(OLED)와 패시베이션막(PAS) 사이에 배치된다.

보다 자세하게, 제1 오버코트층(OC1)에 오목부(OCG)가 구비된다. 오목부(OCG)는 제1 오버코트층(OC1)에서 상기 뱅크층(BNK)의 개구부(OP)와 대응되는 영역에 위치한다. 뱅크층(BNK)의 개구부(OP)는 제1 전극(ANO), 유기막층(EML) 및 제2 전극(CAT)이 중첩되어 광을 발광하는 발광영역(EP)을 포함한다. 본 발명의 오목부(OCG)는 적어도 상기 발광영역(EP)과 중첩되며 상기 뱅크층(BNK)의 개구부(OP)와 중첩된다.

오목부(OCG) 및 제1 비어홀(VIA1)이 구비된 제1 오버코트층(OC1) 상에 반사층(RFL)이 위치한다. 반사층(RFL)은 제1 비어홀(VIA1)을 통해 드레인 전극(DE)과 연결되며, 오목부(OCG)의 내주면을 포함하는 제1 오버코트층(OC1) 상에 위치한다. 본 발명의 반사층(RFL)은 상기 유기발광 다이오드(OLED)에서 방출된 광을 상부로 반사할 수 있도록 오목부(OCG)의 내주면 전체에 형성된다. 반사층(RFL)은 반사율이 우수한 알루미늄(Al), 구리(Cu), 은(Ag), 니켈(Ni) 또는 이들의 합금으로 이루어질 수 있으나, 이에 한정되지 않으며 반사율이 우수하다면 특별히 한정되지 않는다.

한편, 도 6을 참조하면, 오목부(OCG)의 평면 크기는 개구부(OP)의 평면 크기와 같거나 크게 이루어진다. 예를 들어, 도 6에 도시된 것처럼, 제1 오버코트층(OC1)의 오목부(OCG)의 평면 크기는 상기 개구부(OP) 및 발광영역(EP)의 평면 크기보다 크게 이루어진다. 그리고 제1 오버코트층(OC1)의 오목부(OCG)가 개구부(OP) 및 발광영역(EP)을 포함하도록 위치한다. 따라서, 유기발광 다이오드(OLED)의 발광영역(EP)에서 방출된 광을 오목부(OCG)에서 모두 수용하여 반사층(RFL)을 통해 반사시킬 수 있다.

이를 위해, 도 7을 참조하면, 제1 오버코트층(OC1)의 오목부(OCG)는 45 내지 90도의 경사각(θ)을 가진다. 오목부(OCG)의 경사각(θ)이 45도 이상이면, 유기발광 다이오드(OLED)의 발광영역(EP)에서 방출된 광을 오목부(OCG)에서 모두 수용하여 반사층(RFL)을 통해 상부로 반사시킬 수 있다. 오목부(OCG)의 경사각(θ)이 90도 이하이면, 오목부(OCG) 내에 광이 갇히는 것을 방지하여 광을 상부로 모두 반사시킬 수 있다. 광 반사 효율 측면에서 제1 오버코트층(OC1)의 오목부(OCG)는 60 내지 80도의 경사각(θ)을 가지는 것이 바람직하다.

다시 도 5를 참조하면, 반사층(RFL)이 형성된 오목부(OCG) 내에는 컬러필터(CF)가 배치된다. 컬러필터(CF)는 오목부(OCG) 내에 채워져 유기발광 다이오드(OLED)에서 방출된 광이 반사층(RFL)에서 반사되어 컬러필터(CF)를 통해 색 변환이 될 수 있다.

상기 제1 오버코트층(OC1), 반사층(RFL) 및 컬러필터(CF) 상에 이들을 덮는 제2 오버코트층(OC2)이 위치한다. 제2 오버코트층(OC2)은 하부의 오목부(OCG), 반사층(RFL) 및 컬러필터(CF)로 인해 발생된 단차를 평탄화할 수 있다. 제2 오버코트층(OC2)은 전술한 제1 오버코트층(OC1)과 동일한 물질로 이루어질 수 있다. 제2 오버코트층(OC2)의 두께는 특별히 한정되지 않으며 하부의 단차를 평탄화할 수 있는 두께로 형성됨이 바람직하다.

제2 오버코트층(OC2)에 하부의 제1 비어홀(VIA1) 및 반사층(RFL)을 노출하는 제2 비어홀(VIA2)이 구비된다. 제2 오버코트층(OC2) 상에 상기 제1 전극(ANO)이 위치하여, 제2 비어홀(VIA2)을 통해 상기 반사층(RFL)과 연결된다. 따라서, 제1 전극(ANO)은 반사층(RFL)을 통해 박막트랜지스터(TFT)의 드레인 전극(DE)과 연결된다.

도 8을 참조하면, 유기발광 다이오드(OLED)에서 발광되어 하부로 방출된 광은 제1 오버코트층(OC1)의 오목부(OCG) 내에 모두 수용되고 반사층(RFL)에서 반사되어 다시 상부로 방출된다. 따라서, 유기발광 다이오드(OLED)에서 발광되어 하부로 방출되는 광 중 하부 또는 측면으로 손실되는 광을 줄여 광 추출 효율을 향상시키고 이에 따라 휘도를 증가시킬 수 있는 이점이 있다.

도 9는 본 발명의 다른 실시예에 따른 표시장치를 나타낸 단면도이다. 하기에서는 전술한 실시예와 동일한 구성에 대해 동일한 도면부호를 붙여 설명하고 중복되는 설명은 간략히 설명하기로 한다.

도 9를 참조하면, 본 발명의 다른 실시예에 따른 유기발광표시장치는 기판(SUB1) 상에 버퍼층(BUF)이 위치하고, 버퍼층(BUF) 상에 반도체층(ACT)과 커패시터 하부전극(LCT)이 위치한다. 반도체층(ACT)과 커패시터 하부전극(LCT) 상에 게이트 절연막(GI)이 위치하며, 게이트 절연막(GI) 상에 상기 반도체층(ACT)의 일정 영역에 게이트 전극(GA)이 위치하고, 커패시터 하부전극(LCT)에 대응되는 위치에 커패시터 상부전극(UCT)이 위치한다. 커패시터 하부전극(LCT)과 커패시터 상부전극(UCT)은 커패시터(Cst)를 구성한다.

게이트 전극(GA)과 커패시터 상부전극(UCT) 상에 이들을 절연시키는 층간 절연막(ILD)이 위치한다. 층간 절연막(ILD)의 일부 영역에 반도체층(ACT)의 일부를 노출시키는 콘택홀들(CH)이 위치한다. 층간 절연막(ILD) 상에 드레인 전극(DE)과 소스 전극(SE)이 위치한다. 따라서, 반도체층(ACT), 게이트 전극(GA), 드레인 전극(DE) 및 소스 전극(SE)을 포함하는 박막트랜지스터(TFT)가 구성된다.

박막트랜지스터(TFT)를 포함하는 기판(SUB1) 상에 패시베이션막(PAS)이 위치하고, 패시베이션막(PAS)에 드레인 전극(DE)을 노출시키는 패시홀(PAH)이 위치한다. 패시베이션막(PAS) 상에 제1 오버코트층(OC1)이 위치하고 제1 오버코트층(OC1)의 일부 영역에는 드레인 전극(DE)을 노출시키는 제1 비어홀(VIA1)이 위치한다.

제1 오버코트층(OC1) 상에 유기발광 다이오드(OLED)가 위치한다. 보다 자세하게는, 제1 비어홀(VIA1)이 형성된 제1 오버코트층(OC1) 상에 제1 전극(ANO)이 위치하고, 제1 전극(ANO) 상에 화소를 구획하는 뱅크층(BNK)이 위치한다. 뱅크층(BNK)은 제1 전극(ANO)의 일부 영역을 노출시키는 개구부(OP)가 위치한다. 기판(SUB1) 전면에는 제1 전극(ANO)에 컨택하는 유기막층(EML)이 위치하고, 유기막층(EML) 상에 제2 전극(CAT)이 위치한다.

한편, 제1 오버코트층(OC1)에 오목부(OCG)를 구비하고, 오목부(OCG)를 덮는 반사층(RFL)과 오목부(OCG) 내에 컬러필터(CF)를 포함하며, 오목부(OCG)와 컬러필터(CF)를 덮는 제2 오버코트층(OC2)을 포함한다. 이들은 유기발광 다이오드(OLED)와 패시베이션막(PAS) 사이에 배치된다.

특히, 본 발명의 실시예에서는 제2 오버코트층(OC2)이 제1 오버코트층(OC1)의 오목부(OCG) 내를 채우며 오목부(OCG) 내에만 위치한다. 제2 오버코트층(OC2)은 오목부(OCG) 내의 컬러필터(CF)로 인해 발생된 단차를 평탄화할 수 있다. 특히, 제2 오버코트층(OC2)의 표면은 제1 오버코트층(OC1)의 표면과 일치함으로써, 하부의 단차를 평탄화할 수 있는 이점이 있다.

제1 오버코트층(OC1)과 제2 오버코트층(OC2) 상에 제1 전극(ANO)이 위치하여, 제1 비어홀(VIA1)을 통해 상기 반사층(RFL)과 연결된다. 따라서, 제1 전극(ANO)은 반사층(RFL)을 통해 박막트랜지스터(TFT)의 드레인 전극(DE)과 연결된다.

전술한 바와 같이, 본 발명의 실시예에 따른 표시장치는 유기발광 다이오드에서 발광되어 하부로 방출된 광을 제1 오버코트층의 오목부의 반사층에서 반사시켜 상부로 방출시킬 수 있다. 따라서, 유기발광 다이오드에서 발광되어 하부로 방출되는 광 중 하부 또는 측면으로 손실되는 광을 줄여 광 추출 효율을 향상시키고 이에 따라 휘도를 증가시킬 수 있는 이점이 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

SUB1 : 기판 OC1 : 제1 오버코트층
OCG : 오목부 RFL : 반사층
CF : 컬러필터 OC2 : 제2 오버코트층
ANO : 제1 전극 EML : 유기막층
CAT : 제2 전극 OLED : 유기발광 다이오드

Claims

기판 상에 위치하는 박막트랜지스터;
상기 박막트랜지스터 상에 위치하며, 오목부를 포함하는 제1 오버코트층;
상기 오목부 내를 포함한 상기 제1 오버코트층 상에 위치하는 반사층;
상기 반사층 상에 위치하되 상기 오목부 내에 위치하는 컬러필터;
상기 컬러필터 및 상기 반사층 상에 위치하는 제2 오버코트층;
상기 제2 오버코트층 상에 위치하며 상기 박막트랜지스터와 연결되는 제1 전극;
상기 제1 전극 상에 위치하며 상기 제1 전극의 노출하는 개구부를 포함하는 뱅크층;
상기 뱅크층 및 상기 제1 전극 상에 위치하는 유기막층; 및
상기 유기막층 상에 위치하는 제2 전극을 포함하고,
상기 반사층이 제1 오버코트층의 상부 표면을 따라 수평 방향으로 상기 컬러 필터의 에지의 외부로 연장되도록 배치되고,
상기 반사층의 평면 크기가 상기 컬러 필터의 평면 크기보다 크며,
상기 반사층의 일부는 상기 제1 오버코트층과 상기 컬러 필터 사이에 배치는 표시장치.
제1 항에 있어서,
상기 개구부는 평면 상에서 상기 오목부와 완전히 중첩되는 표시장치.
제2 항에 있어서,
상기 오목부의 평면 크기가 상기 개구부의 평면 크기와 같거나 큰 표시장치.
제1 항에 있어서,
상기 반사층은 상기 제1 오버코트층을 관통하여 상기 박막트랜지스터를 노출하는 제1 비어홀을 통해 상기 박막트랜지스터에 연결되는 표시장치.
제4 항에 있어서,
상기 제1 전극은 상기 제2 오버코트층을 관통하여 상기 제1 비어홀을 노출하는 제2 비어홀을 통해 상기 반사층에 연결되는 표시장치.
제1 항에 있어서,
상기 오목부의 경사각은 45 내지 90도인 표시장치.
제6 항에 있어서,
상기 오목부의 경사각은 60 내지 80도인 표시장치.
제1 항에 있어서,
상기 제2 오버코트층은 상기 오목부 내에만 위치하는 표시장치.
제8 항에 있어서,
상기 제1 오버코트층의 표면과 상기 제2 오버코트층의 표면이 일치하는 표시장치.
제1 항에 있어서,
상기 제1 전극은 투명 전극인 표시장치.