KR20080076459A - 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법 - Google Patents

박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법 Download PDF

Info

Publication number
KR20080076459A
KR20080076459A KR1020070016407A KR20070016407A KR20080076459A KR 20080076459 A KR20080076459 A KR 20080076459A KR 1020070016407 A KR1020070016407 A KR 1020070016407A KR 20070016407 A KR20070016407 A KR 20070016407A KR 20080076459 A KR20080076459 A KR 20080076459A
Authority
KR
South Korea
Prior art keywords
layer
electrode
insulating film
insulating layer
source electrode
Prior art date
Application number
KR1020070016407A
Other languages
English (en)
Inventor
박경순
유춘기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070016407A priority Critical patent/KR20080076459A/ko
Priority to US11/966,856 priority patent/US20080197357A1/en
Publication of KR20080076459A publication Critical patent/KR20080076459A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 실시예에 따른 박막 트랜지스터 표시판은 기판 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 제1 절연막, 상기 제1 절연막 위에 형성되어 있으며, 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성되어 있는 제2 절연막, 그리고 상기 제2 절연막 위에 형성되어 있는 소스 전극, 그리고 드레인 전극을 포함하는 데이터선을 포함하고, 상기 소스 전극 및 상기 데이터선 아래에 배치되어 있는 상기 제2 절연막의 두께는 그 이외의 부분보다 두껍다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 데이터 도전체로 덮여 있지 않은 영역의 층간 절연막의 일부를 제거하여 높이를 낮게 형성함으로써, 후속 어닐링 공정에서 알루미늄의 확산이나 이동에 의한 데이터 배선의 쇼트를 방지할 수 있다.
Figure P1020070016407
층간 절연막, 데이터 도전체, 알루미늄, 쇼트

Description

박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고,
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이고,
도 3은 도 1 및 도 2에 도시한 액정 표시 장치의 박막 트랜지스터 표시판에서 표시 영역의 일부를 도시한 배치도이고,
도 5는 도 1 및 도 2에 도시한 액정 표시 장치의 박막 트랜지스터 표시판에서 구동 영역의 일부를 도시한 배치도의 한 예이고,
도 4 및 도 6은 도 3 및 도 5의 박막 트랜지스터 표시판을 각각 IV-IV, VI-VI 선을 따라 자른 단면도이고,
도 7 및 도 8은 본 발명의 실시예에 따른 도 3 내지 도 6에 도시한 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 배치도이고,
도 9는 도 7 및 도 8의 박막 트랜지스터 표시판을 IX-IX'-IX" 선을 따라 잘라 이어 붙인 단면도이고,
도 10 및 도 11은 도 7 및 도 8의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 12 및 도 13은 도 10 및 도 11의 박막 트랜지스터 표시판을 제조하는 단계에서 XII-XII'-XII" 선을 따라 잘라 이어 붙인 단면도이고,
도 13은 도 12의 다음 단계에서의 박막 트랜지스터 표시판의 단면도로 XIII-XIII'-XIII" 선을 따라 잘라 이어 붙인 단면도이고,
도 14 및 도 15는 도 10 및 도 11의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 16은 도 14 및 도 15의 박막 트랜지스터 표시판을 XVI-XVI'-XVII" 선을 따라 잘라 이어 붙인 단면도이고,
도 17 및 도 18은 도 14 및 도 15의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 19는 도 17 및 도 18의 박막 트랜지스터 표시판을 XIX-XIX'-XIX" 선을 따라 잘라 이어 붙인 단면도이고,
도 20a 내지 도 20e는 도 17 내지 도 19의 박막 트랜지스터 표시판을 제조하는 방법을 단계별로 나타낸 단면도이고,
도 21 및 도 22는 도 17 및 도 18의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 그리고
도 23은 도 21 및 도 22의 박막 트랜지스터 표시판을 XIII-XIII'-XIII" 선을 따라 잘라 이어 붙인 단면도이다.
<도면 부호의 설명>
110...기판 121...게이트선
124a...게이트 전극 124b...제어 전극
131...유지 전극선 133, 137...유지 전극
140...게이트 절연막 150...하부 층간 절연막
151a, 151b...반도체 153a...소스 영역
154a...채널 영역 155a...드레인 영역
160...상부 층간 절연막 171...데이터선
173a...소스 전극 173b...입력 전극
175a...드레인 전극 175b...출력 전극
163, 165, 166, 167...접촉 구멍
180...보호막 191...화소 전극
본 발명은 박막 트랜지스터 및 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 다결정 규소 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
일반적으로 박막 트랜지스터(thin film transistor, TFT)는 액정 표시 장치나 유기 발광 표시 장치(organic light emitting diode display) 등의 평판 표시 장치에서 각 화소를 독립적으로 구동하기 위한 스위칭 소자로 사용된다. 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판은 박막 트랜지스터와 이에 연결되어 있는 화소 전극 외에도, 박막 트랜지스터에 주사 신호를 전달하는 주사 신호선(또는 게이트선)과 데이터 신호를 전달하는 데이터선 등을 포함한다.
박막 트랜지스터는 게이트선에 연결되어 있는 게이트 전극과 데이터선에 연결되어 있는 소스 전극과 화소 전극에 연결되어 있는 드레인 전극 및 절연막을 사이에 두고 게이트 전극과 마주보는 반도체층 등으로 이루어지며, 게이트선으로부터의 주사 신호에 따라 데이터선으로부터의 데이터 신호를 화소 전극에 전달한다. 이때, 박막 트랜지스터의 반도체층은 다결정 규소(polycrystalline silicon, polysilicon) 또는 비정질 규소(amorphous silicon)로 이루어진다.
다결정 규소는 비정질 규소에 이용한 전자 이동도가 크기 때문에 다결정 규소 박막 트랜지스터를 사용하면 고속 구동을 할 수 있다. 또한, 박막 트랜지스터 표시판을 구동하기 위한 구동 회로를 별도의 집적 회로칩으로 부착하지 않고 박막 트랜지스터의 형태로 기판 위에 형성할 수 있다.
한편, 표시 장치의 면적이 커짐에 따라, 신호선 또한 길어지고 그에 따라 저항이 커진다. 이와 같이 저항이 커지면 신호 지연 또는 전압 강하 따위의 문제가 생길 수 있고 이를 해결하기 위해서는 비저항이 낮은 재료로 신호선을 형성할 필요가 있다.
비저항이 낮은 재료 중 하나가 알루미늄(Al)을 포함하는 합금이며, 일반적으로 다른 금속과 함께 다중막의 형태로 신호선을 이룬다.
그러나, 데이터선, 소스 전극 및 드레인 전극을 알루미늄(Al)으로 형성하는 경우 알루미늄이 확산(diffusion) 및 이동(migration)이 발생하여, 데이터선, 소스 전극 및 드레인 전극 사이에 쇼트(short)가 일어날 수 있다.
따라서, 본 발명의 기술적 과제는 알루미늄의 저저항성을 그대로 유지하면서도 데이터 배선의 쇼트를 방지할 수 있는 데이터선, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 것이다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판은 기판 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 제1 절연막, 상기 제1 절연막 위에 형성되어 있으며, 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성되어 있는 제2 절연막, 그리고 상기 제2 절연막 위에 형성되어 있는 소스 전극, 그리고 드레인 전극을 포함하는 데이터선을 포함하고, 상기 소스 전극 및 상기 데이터선 아래에 배치되어 있는 상기 제2 절연막의 두께는 그 이외의 부분보다 두껍다.
상기 소스 전극 및 상기 데이터선으로 덮여 있지 않은 상기 제2 절연막의 두께는 상기 소스 전극 및 상기 데이터선 아래에 위치하는 상기 제2 절연막의 두께의 약 50% 내지 약 70%일 수 있다.
상기 제2 절연막은 하부 절연막 및 상부 절연막을 포함하는 이중막 구조를 가지고, 상기 하부 절연막의 두께는 일정하고, 상기 상부 절연막의 두께는 위치에 따라 다를 수 있다.
상기 소스 전극 및 상기 데이터선은 알루미늄을 포함할 수 있다.
상기 소스 전극 및 상기 데이터선은 몰리브덴을 포함하는 하부막, 알루미늄 을 포함하는 중간막, 그리고 몰리브덴을 포함하는 상부막을 가지는 삼중막 구조일 수 있다.
상기 제1 절연막 및 상기 제2 절연막은 상기 반도체층을 드러내는 제1 및 제2 접촉 구멍을 가지고, 상기 소스 전극 및 상기 드레인 전극은 상기 제1 및 제2 접촉 구멍을 통하여 상기 반도체층과 접촉할 수 있다.
상기 박막 트랜지스터 표시판은 상기 데이터선 위에 형성되어 있는 보호막, 그리고 상기 보호막 위에 형성되어 있는 화소 전극을 더 포함할 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 반도체층을 형성하는 단계, 상기 반도체층 위에 제1 절연막을 적층하는 단계, 상기 제1 절연막 위에 게이트 전극을 형성하는 단계, 상기 게이트선 위에 제2 절연막을 형성하는 단계, 상기 제2 절연막 위에 소스 전극 및 드레인 전극을 형성하는 단계, 그리고 상기 소스 전극 및 상기 드레인 전극을 마스크로 하여 상기 제2 절연막을 식각하여 높이를 낮추는 단계를 포함한다.
상기 소스 전극 및 상기 드레인 전극으로 덮여 있지 않은 상기 제2 절연막의 두께는 상기 소스 전극 및 상기 드레인 전극 아래에 위치하는 상기 제2 절연막의 두께의 약 50% 내지 약 70%일 수 있다.
상기 제2 절연막은 하부 절연막 및 상부 절연막을 포함하는 이중막 구조를 가지고, 상기 제2 절연막을 식각하는 단계는 상기 상부 절연막을 식각할 수 있다.
상기 소스 전극 및 상기 드레인 전극은 알루미늄을 포함할 수 있다.
상기 소스 전극 및 상기 드레인 전극은 몰리브덴을 포함하는 하부막, 알루미 늄을 포함하는 중간막, 그리고 몰리브덴을 포함하는 상부막을 가지는 삼중막 구조일 수 있다.
상기 박막 트랜지스터 표시판의 제조 방법은 상기 제2 절연막을 식각한 후에, 상기 기판을 어닐링하는 단계를 더 포함할 수 있다.
상기 박막 트랜지스터 표시판의 제조 방법은 상기 소스 전극 및 상기 드레인 전극 위에 보호막을 형성하는 단계, 그리고 상기 보호막 위에 화소 전극을 형성하는 단계를 더 포함할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 " 위에 "있다고 할 때, 이는 다른 부분 " 바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
첨부한 도면을 참고하여 본 발명의 실시예에 따른 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법에 대해서 설명한다.
먼저 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 표시 장치의 한 예인 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 표시 장치는 표시판 조립체(display panel unit)(300) 및 이에 연결된 데이터 구동부(data driver)(500), 데이터 구동부(500)에 연결된 계조 신호 생성부(gray voltage generator)(800) 그리고 표시판 조립체(300) 및 데이터 구동부(500)를 제어하는 신호 제어부(signal controller)(600)를 포함한다.
표시판 조립체(300)는 영상 표시와 직접 관련된 표시 영역(DA)과 게이트 구동부(400)와 관련된 구동 영역(CA)을 포함한다.
도 1을 참고하면, 표시 영역(DA)에는 복수의 게이트선(G1-Gn), 복수의 데이터선(D1-Dm), 복수의 유지 전극선(도시하지 않음)과 이에 연결되어 있고 대략 행렬의 형태로 배열되어 있는 복수의 화소(pixel)(PX)를 포함한다.
구동 영역(CA)에는 게이트 신호를 생성하는 게이트 구동부(400) 및 외부로부터의 각종 신호를 게이트 구동부에 전달하는 복수의 신호 전달선(도시하지 않음)이 형성되어 있다. 게이트 구동부(400)는 차례로 연결된 복수의 스테이지(도시하지 않음)를 포함하는 시프트 레지스터일 수 있다.
도 2를 참고하면, 액정 표시 장치의 경우, 표시판 조립체(300)는 하부 및 상 부 표시판(100, 200)과 그 사이의 액정층(3)을 포함한다. 유기 발광 표시 장치(organic light emitting diode display)의 경우 표시판 조립체(300)가 하나의 표시판만을 포함할 수 있다.
게이트선(gate line)(G1-Gn)은 게이트 신호("주사 신호"라고도 함)를 전달하고, 데이터선(data line)(D1-Dm)은 데이터 신호를 전달한다. 게이트선(G1-Gn)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
각 화소(PX)는 박막 트랜지스터 등 적어도 하나의 스위칭 소자(도시하지 않음)와 적어도 하나의 축전기(도시하지 않음)를 포함한다.
도 2를 참고하면, 액정 표시 장치의 각 화소(PX)는 예를 들면, i번째 게이트선(Gi)과 j번째 데이터선(Dj)으로 정의되는 화소는 표시 신호선(Gi, Dj)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(CLC) 및 유지 축전기(storage capacitor)(CST)를 포함한다. 표시 신호선(Gi, Dj)은 하부 표시판(100)에 배치되어 있으며, 유지 축전기(CST)는 필요에 따라 생략할 수 있다.
다결정 규소 박막 트랜지스터 따위의 스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있으며, 각각 게이트선(G1-Gn)에 연결되어 있는 제어 단자, 데이터선(D1-Dm)에 연결되어 있는 입력 단자, 그리고 액정 축전기(CLC) 및 유지 축전기(CST)에 연 결되어 있는 출력 단자를 가지고 있는 삼단자 소자이다.
액정 축전기(CLC)는 하부 표시판(100)의 화소 전극(191)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(191, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(191)은 스위칭 소자(Q)에 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(191, 270)이 모두 선형 또는 막대형으로 만들어질 수 있다.
유지 축전기(CST)는 액정 축전기(CLC)를 보조하는 축전기로서, 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(191)이 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(CST)는 화소 전극(191)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.
색 표시를 구현하기 위해서, 각 화소(PX)가 복수의 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 복수의 기본색을 번갈아 표시함으로써(시간 분할), 기본색의 공간적, 시간적 합으로 원하는 색상을 나타낸다. 기본색의 예로는 적색, 녹색 및 청색을 포함하는 삼원색을 들 수 있다. 도 2는 각 화소(PX)가 상부 표시판(200)에서 화소 전극(191)과 마주보는 대응하는 영역에 기본색 중 하나의 색상을 나타내는 색 필터(230)를 구비한 공간 분할의 예를 보여주고 있다. 이와는 달리 색필터(230)는 하부 표시판(100)의 화소 전극(191) 위 또는 아래에 형 성할 수도 있다.
표시판 조립체(300)의 두 표시판(100, 200) 중 적어도 하나의 바깥 면에는 빛을 편광시키는 하나 이상의 편광자(도시하지 않음)가 부착되어 있다.
도시하지는 않았지만, 유기 발광 표시 장치의 경우, 각 화소(PX)는 표시 신호선(G1-Gn, D1-Dm)에 연결된 스위칭 트랜지스터(도시하지 않음), 이에 연결된 구동 트랜지스터(driving transistor)(도시하지 않음) 및 유지 축전기(도시하지 않음), 그리고 발광 다이오드(organic light emitting diode, OLED)(도시하지 않음)를 포함할 수 있다. 발광 다이오드는 애노드 전극(도시하지 않음)과 캐소드 전극(도시하지 않음) 및 그 사이의 유기 발광 부재(organic light emitting member)(도시하지 않음)를 포함한다.
도 1을 다시 참고하면, 계조 신호 생성부(800)는 화소(PX)의 투과율과 관련된 복수의 계조 신호를 생성한다. 액정 표시 장치용 계조 신호 생성부(800)의 경우 공통 전압(Vcom)에 대하여 양의 값과 음의 값을 각각 가지는 두 벌의 계조 전압을 생성한다.
게이트 구동부(400)는 표시 영역(DA)의 게이트선(G1-Gn)에 연결되어 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)과 각각 동일한 두 값을 가지는 게이트 신호를 게이트선(G1-Gn)에 인가한다. 게이트 구동부(400)는 표시판 조립체(300)에 집적되어 있으며 복수의 구동 회로(도시하지 않음)를 포함한다. 게이트 구동부(400)를 이루는 각각의 구동 회로는 하나의 게이트선(G1-Gn)에 연결되어 있으며 복수의 N 형, P형, 상보형 다결정 규소 박막 트랜지스터를 포함한다. 그러나 게이트 구동부(400)가 집적 회로(integrated circuit, IC) 칩의 형태로 표시판 조립체(300) 위에 장착되거나 가요성 인쇄 회로(flexible printed circuit, FPC) 필름 위에 장착될 수 있다. 후자의 경우에 가요성 인쇄 회로 필름이 표시판 조립체(300) 위에 부착된다.
데이터 구동부(500)는 표시판 조립체(300)의 데이터선(D1-Dm)에 연결되어 있으며 계조 신호 생성부(800)로부터의 계조 전압을 선택하여 데이터 전압으로서 데이터선(D1-Dm)에 인가한다. 데이터 구동부(500)는 또한 표시판 조립체(300)에 집적되거나, 하나 이상의 집적 회로 칩의 형태로 표시판 조립체(300) 위에 장착되거나 표시판 조립체(300) 위에 부착된 가요성 인쇄 회로(flexible printed circuit, FPC) 필름 위에 장착될 수 있다.
데이터 구동부(500) 또는 이들이 장착되어 있는 가요성 인쇄 회로 필름은 표시판 조립체(300)의 바깥 쪽에 위치한 주변 영역(peripheral area)에 위치한다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어하며 인쇄 회로 기판(printed circuit board, PCB) 등에 장착될 수 있다.
그러면, 도 1 및 도 2에 도시한 액정 표시 장치의 상세 구조의 한 예에 대하여 도 3 내지 도 6을 참고로 하여 상세하게 설명한다.
도 3은 도 1 및 도 2에 도시한 액정 표시 장치의 박막 트랜지스터 표시판에서 표시 영역의 일부를 도시한 배치도이고, 도 5는 도 1 및 도 2에 도시한 액정 표 시 장치의 박막 트랜지스터 표시판에서 구동 영역의 일부를 도시한 배치도의 한 예이고, 도 4 및 도 6은 도 3 및 도 5의 박막 트랜지스터 표시판을 각각 IV-IV, VI-VI 선을 따라 자른 단면도이다.
여기서 화소(PX)의 박막 트랜지스터는 N형이고 게이트 구동부(400)의 박막 트랜지스터는 P형이라고 가정한다.
투명한 유리 또는 플라스틱 따위로 이루어진 절연 기판(110) 위에 질화규소(SiNx) 또는 산화규소(SiO2)로 이루어진 차단막(blocking film)(111)이 형성되어 있다. 차단막(111)은 복층 구조를 가질 수도 있다.
차단막(111) 위에는 다결정 규소 따위로 이루어진 복수의 표시 영역(DA)의 섬형 반도체(151a) 및 구동 영역(CA)의 섬형 반도체(151b)가 형성되어 있다.
각각의 반도체(151a, 151b)는 도전성 불순물을 함유하는 불순물 영역(extrinsic region)과 도전성 불순물을 거의 함유하지 않은 진성 영역(intrinsic region)을 포함하며, 불순물 영역에는 불순물 농도가 높은 고농도 영역(heavily doped region)과 불순물 농도가 낮은 저농도 영역(lightly doped region)이 있다.
표시 영역(DA)에 형성되어 있는 반도체(151a)의 진성 영역은 채널 영역(channel region)(154a)을 포함하고, 고농도 불순물 영역은 채널 영역(154a)을 중심으로 차례로 분리되어 있는 소스 영역(source region)(153a), 중간 영역(156a) 및 드레인 영역(drain region)(155a)을 포함하며, 저농도 불순물 영역(152)은 진성 영역(154a)과 고농도 불순물 영역(153a, 155a, 156a) 사이에 위치하며 그 폭이 좁 다. 특히, 소스 영역(153a)과 채널 영역(154a) 사이 및 드레인 영역(155a)과 채널 영역(154a) 사이에 위치한 저농도 불순물 영역(152)은 저농도 도핑 드레인 영역(lightly doped drain region, LDD region)이라고 한다. 저농도 도핑 영역(152)은 박막 트랜지스터의 누설 전류(leakage current)나 펀치스루(punch through) 현상이 발생하는 것을 방지하며, 불순물이 들어있지 않은 오프셋(offset) 영역으로 대체할 수 있으며, 이러한 저농도 도핑 드레인 영역은 생략될 수 있다.
구동 영역(CA)에 형성되어 있는 반도체(151b)의 진성 영역은 채널 영역(154b)을 포함하며, 고농도 불순물 영역은 소스 영역(153b)과 드레인 영역(155b)을 포함한다.
여기에서 P형 도전성 불순물로는 붕소(B), 갈륨(Ga) 등을 들 수 있고, N형 불순물로는 인(P), 비소(As) 등을 들 수 있다.
반도체(151a, 151b) 및 차단막(111) 위에는 질화규소 또는 산화규소 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 표시 영역(DA)의 게이트 전극(124a)을 포함하는 복수의 게이트선(gate line)(121)과 복수의 유지 전극선(storage electrode line)(131), 그리고 구동 영역(CA)의 복수의 제어 전극(124b)을 포함하는 게이트 도전체(gate conductor)가 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 게이트 전극(124a)은 게이트선(121)으로부터 아래로 뻗어 반도체(151b)와 교차하는데, 채널 영역(154a)과 중첩한다. 각 게이트선(121)은 다른 층 또는 외부 구동 회 로와의 접속을 위하여 면적이 넓은 끝 부분을 포함할 수 있다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다.
구동 영역(CA)의 제어 전극(124b)은 게이트선(121)과 분리되어 있고 구동 영역(CA)의 반도체(151b)의 채널 영역(154b)과 중첩하며 제어 신호를 인가하는 다른 신호선(도시하지 않음)과 연결되어 있다.
유지 전극선(131)은 공통 전극(도시하지 않음)에 인가되는 공통 전압(common voltage) 등 소정의 전압을 인가 받으며, 위로 확장되어 면적이 넓은 확장부(137)와 위로 길게 뻗은 세로부(133)를 포함한다.
게이트 도전체(121, 124b) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질과의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다.
이와 같은 게이트 전극(124a)은 저농도 도핑 영역(152)과 중첩될 수도 있다.
게이트 도전체(121, 124b) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 30°내지 80°정도의 경사각으로 기울어진 것이 바람직하다.
게이트 도전체(121, 124b) 및 유지 전극선(131) 위에는 하부 층간 절연막(lower interlayer insulating film)(150)이 형성되어 있고, 그 위에는 상부 층간 절연막(upper interlayer insulating film)(160)이 형성되어 있다. 하부 층간 절연막(150)은 이산화 규소(SiO2)와 같은 절연물로 이루어지고, 상부 층간 절연막(160)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다. 유기 절연물과 저유전율 절연물의 유전 상수는 4.0 이하인 것이 바람직하며 저유전율 절연물의 예로는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등을 들 수 있다. 유기 절연물 중 감광성(photosensitivity)을 가지는 것으로 상부 층간 절연막(160)을 만들 수도 있다.
상부 층간 절연막(160)의 두께는 위치에 따라 서로 다를 수 있다.
상부 층간 절연막(160)과 게이트 절연막(140)에는 소스 및 드레인 영역(153a, 153b, 155a, 155b)을 드러내는 복수의 접촉 구멍(163, 165, 166, 167)이 형성되어 있다.
층간 절연막(160) 위에는 표시 영역(DA)의 복수의 소스 전극(173a)을 포함하 는 복수의 데이터선(data line)(171) 및 복수의 드레인 전극(drain electrode)(175a), 그리고 구동 영역(CA)의 복수의 입력 전극(173b) 및 복수의 출력 전극(175b)을 포함하는 복수의 데이터 도전체(data conductor)가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 접촉 구멍(163)을 통하여 소스 영역(153a)과 연결되어 있는 소스 전극(173a)을 포함하며, 다른 층 또는 외부의 구동 회로와 접속하기 위하여 면적이 넓은 끝 부분을 포함할 수 있다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)가 기판(110) 위에 집적되는 경우 데이터선(171)이 데이터 구동 회로에 직접 연결될 수 있다.
드레인 전극(175a)은 소스 전극(173a)과 떨어져 있으며 접촉 구멍(165)을 통해 드레인 영역(155a)과 연결되어 있으며, 유지 전극선(131)의 확장부(137) 및 세로부(133)와 각각 중첩하는 확장부(177) 및 세로부(176)를 포함한다. 드레인 전극(175)의 세로부(176)와 데이터선(171)의 마주보는 경계선 사이에 유지 전극선(131)의 세로부(133)가 위치하여 이들 사이의 신호 간섭을 막아준다.
입력 전극(173b)과 출력 전극(175b)은 제어 전극(124b)을 중심으로 서로 떨어져 있으며 다른 신호선(도시하지 않음)과 연결될 수 있다.
데이터 도전체(171, 172, 175a, 175b)는 하부막(171p, 172p, 175ap, 175bp), 중간막(171q, 172q, 175aq, 175bq) 및 상부막(171r, 172r, 175ar, 175br)을 포함하는 삼중막 구조를 가진다. 하부막(171p, 172p, 175ap, 175bp)은 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지고, 중간막(171q, 172q, 175aq, 175bq)은 비저항이 낮은 알루미늄 계열 금속으로 만들어지며, 상부막(171r, 172r, 175ar, 175br)은 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어진다.
게이트 도전체(121, 121b)와 마찬가지로 데이터 도전체(171, 172, 175a, 175b) 또한 그 측면이 기판(110) 면에 대하여 30°내지 80°정도의 경사각으로 기울어진 것이 바람직하다.
한편, 데이터 도전체(171, 173b, 175a, 175b)가 형성되어 있지 않은 부분에 배치되어 있는 상부 층간 절연막(160)의 일부는 제거되어 있다. 따라서 데이터 도전체(171, 173b, 175a, 175b)가 형성되어 있지 않은 부분에 배치되어 있는 상부 층간 절연막(160)의 두께는 데이터 도전체(171, 173b, 175a, 175b) 아래에 배치되어 있는 상부 층간 절연막(160)의 두께보다 얇은데, 데이터 도전체(171, 173b, 175a, 175b)가 형성되어 있지 않은 부분에 배치되어 있는 상부 층간 절연막(160)의 두께는 데이터 도전체(171, 173b, 175a, 175b) 아래에 배치되어 있는 상부 층간 절연막(160)의 두께의 약 50% 내지 약 70%인 것이 바람직하다.
데이터 도전체(171, 173b, 175a, 175b) 및 상부 층간 절연막(160) 위에는 하부 보호막(180p) 및 상부 보호막(180q)을 포함하는 보호막(180)이 형성되어 있다. 하부 보호막(180p)은 질화규소 또는 산화규소 등 무기 절연물로 만들어지며 상부 보호막(180q)은 평탄화 특성이 우수한 유기물 따위로 만들어진다. 상부 보호막(180q)은 감광성(photosensitivity)을 가질 수 있으며 플라스마 화학 기상 증착 (plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등 유전 상수 4.0 이하의 저유전율 절연 물질로 이루어질 수도 있다. 그러나 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어진 단일막 구조를 가질 수도 있다.
보호막(180)에는 드레인 전극(175a)의 확장부(177)를 드러내는 복수의 접촉 구멍(185)이 형성되어 있다. 보호막(180)에는 또한 데이터선(171)의 끝 부분을 드러내는 복수의 접촉 구멍(도시하지 않음)이 형성될 수 있으며, 보호막(180)과 층간 절연막(160)에는 게이트선(121)의 끝 부분을 드러내는 복수의 접촉 구멍(도시하지 않음)이 형성될 수 있다. 이러한 보호막(180)은 구동 영역(CA)에서 생략될 수 있다.
표시 영역(DA)의 보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191)이 형성되어 있다. 화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175a)과 물리적ㅇ전기적으로 연결되어 있으며, ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(185)을 통해 드레인 영역(155a)에 연결되어 있는 드레인 전극(175a)과 연결되어 드레인 영역(155a) 및 드레인 전극(175a)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압을 인가 받는 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 액정층(3)의 액정 분자들의 방향을 결정하거나 두 전극 사이의 발광층(도시 하지 않음)에 전류를 흘려 발광하게 한다.
도 2를 참고하면 화소 전극(191)과 공통 전극(270)은 액정 축전기(CLC)를 이루어 박막 트랜지스터(Q)가 턴 오프된 후에도 인가된 전압을 유지하며, 유지 축전기(CST)는 화소 전극(191) 및 드레인 전극(175a)의 일부 및 유지 영역(157)과 확장부(137)를 비롯한 유지 전극선(131)의 중첩으로 만들어진다.
보호막(180)을 저유전율의 유기 물질로 형성하는 경우에는 화소 전극(191)을 데이터선(171) 및 게이트선(121)과 중첩시켜 개구율을 향상시킬 수 있다.
한편, 게이트 도전체(121, 124b) 및 유지 전극선(131)을 반도체(154a, 154b) 아래에 둘 수 있으며 이때에도 게이트 절연막(140)은 반도체(154a, 154b)와 게이트 도전체(121, 124b) 및 유지 전극선(131) 사이에 위치한다.
그러면 도 1 및 도 6에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 7 내지 도 23을 참고로 하여 상세히 설명한다.
도 7 및 도 8은 본 발명의 실시예에 따른 도 3 내지 도 6에 도시한 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 배치도이고, 도 9는 도 7 및 도 8의 박막 트랜지스터 표시판을 IX-IX'-IX" 선을 따라 잘라 이어 붙인 단면도이고, 도 10 및 도 11은 도 7 및 도 8의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 12 및 도 13은 도 10 및 도 11의 박막 트랜지스터 표시판을 제조하는 단계에서 XII-XII'-XII" 선을 따라 잘라 이어 붙인 단면도이고, 도 13은 도 12의 다 음 단계에서의 박막 트랜지스터 표시판의 단면도로 XIII-XIII'-XIII" 선을 따라 잘라 이어 붙인 단면도이고, 도 14 및 도 15는 도 10 및 도 11의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 16은 도 14 및 도 15의 박막 트랜지스터 표시판을 XVI-XVI'-XVII" 선을 따라 잘라 이어 붙인 단면도이고, 도 17 및 도 18은 도 14 및 도 15의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 19는 도 17 및 도 18의 박막 트랜지스터 표시판을 XIX-XIX'-XIX" 선을 따라 잘라 이어 붙인 단면도이고, 도 20a 내지 도 20e는 도 17 내지 도 19의 박막 트랜지스터 표시판을 제조하는 방법을 단계별로 나타낸 단면도이고, 도 21 및 도 22는 도 17 및 도 18의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 그리고 도 23은 도 21 및 도 22의 박막 트랜지스터 표시판을 XIII-XIII'-XIII" 선을 따라 잘라 이어 붙인 단면도이다.
먼저 도 7 내지 도 9에 도시한 바와 같이, 투명한 절연 기판(110) 위에 차단막(111)을 형성한 다음, 화학 기상 증착(chemical vapor deposition, CVD), 스퍼터링(sputtering) 등의 방법으로 비정질 규소로 이루어진 반도체막을 형성한다. 그런 다음 레이저 열처리(laser annealing), 노 열처리(furnace annealing) 또는 순차적 측면 고상화(sequential lateral solidification, SLS) 방식으로 반도체막을 결정화한다.
그런 다음, 반도체막을 패터닝하여 표시 영역(DA)에 복수의 섬형 반도체(151a), 그리고 구동 영역(CA)에 복수의 섬형 반도체(151a, 151b)를 형성한다.
도 10 내지 도 12를 참고로 하면, 반도체(151a, 151b) 위에 화학 기상 증착 방법 등으로 게이트 절연막(140)을 형성하고, 게이트 절연막(140) 위에 스퍼터링 따위로 게이트 금속막(120)을 연속하여 적층하고, 게이트 금속막(120) 위에 제1 감광막(50)을 형성한다. 이때, 제1 감광막(50)은 구동 영역(CA)의 반도체(151b)를 덮어 보호하고 있으며, 표시 영역(DA)의 반도체(151a)의 소정 영역 위에 위치한다.
제1 감광막(50)을 식각 마스크로 게이트 금속막(120)을 식각하여 표시 영역(DA)에 게이트 전극(124a)을 포함하는 복수의 게이트선(121), 그리고 유지 전극(137)을 포함하는 복수의 유지 전극선(131)을 형성한다. 이때 식각 시간을 충분히 길게 하여 게이트 금속막(120)이 제1 감광막(50)보다 과식각되도록 하면, 게이트선(121), 게이트 전극(124a), 유지 전극(137) 및 유지 전극선(131)의 너비가 제1 감광막(50)의 너비보다 좁아진다.
이어 제1 감광막(50)을 이온 주입 마스크로 삼아 N형 불순물 이온을 고농도로 주입하면 반도체(151a)에 N형 소스 영역(153a), 드레인 영역(155a) 및 기타 영역(156a)을 포함하는 복수의 고농도 불순물 영역이 형성된다.
이어서, 도 13에 도시한 바와 같이, 제1 감광막(50)를 제거한 후 게이트 전극(124a)을 이온 주입 마스크로 표시 영역(DA)의 섬형 반도체(151a)에 N형 불순물 이온을 저농도로 도핑하여 복수의 저농도 불순물 영역(152)을 형성한다. 이와 같이 하면, 소스 영역(153a)과 드레인 영역(155a) 사이에 위치하는 게이트 전극(124a) 아래 영역은 채널 영역(154a)이 된다.
저농도 불순물 영역(152)은 위에서 설명한 방법 외에, 게이트선(121) 및 유지 전극선(131)의 측벽에 스페이서(spacer) 등을 만들어 형성할 수 있다.
이 후, 도 14 내지 도 16에 도시한 바와 같이, 제2 감광막(60)을 형성한다. 이때, 제2 감광막(60)은 표시 영역(DA)을 덮어 보호하며, 구동 영역(CA)의 소정 영역 위에 위치한다. 이 후 제2 감광막(60)을 마스크로 하여 구동 영역(CA)에 남은 게이트 금속막(120)을 식각하여 구동 영역(CA)에 제어 전극(124b)을 형성한다. 그런 다음 제어 전극(124b)을 마스크로 P형 불순물 이온을 고농도로 주입하여 구동 영역(CA)의 반도체(151b)에 P형 소스 영역(153b) 및 드레인 영역(155b)을 형성한다.
다음 도 17 내지 도 19에 도시한 바와 같이, 이산화 규소 등으로 이루어진 하부 층간 절연막(150) 및 질화규소나 산화규소 등으로 이루어진 상부 층간 절연막(160)을 순차적으로 적층하고, 사진 식각하여, 소스 및 드레인 영역(153a, 155a, 153b, 153b)을 각각 노출하는 복수의 접촉 구멍(163, 165, 166, 167)을 형성한다. 이때, 하부 층간 절연막(150) 및 상부 층간 절연막(160)을 적층한 후, 어닐링하여 반도체(151a, 151b)에 주입된 불순물 이온의 특성을 향상할 수 있다. 이처럼, 복수의 접촉 구멍(163, 165, 166, 167)을 가지는 하부 층간 절연막(150) 및 상부 층간 절연막(160)을 형성한 후, 표시 영역(DA)에 접촉 구멍(163, 165)을 통해 각각 소스 영역(153a) 및 드레인 영역(155a)과 연결되는 소스 전극(173a)을 가지는 복수의 데이터선(171) 및 복수의 드레인 전극(175a)을 형성하고, 구동 영역(CA)에 접촉 구멍(166, 167)을 통해 각각 소스 영역(153b) 및 드레인 영역(155b)과 연결되는 입력 전극(173b) 및 출력 전극(175b)을 형성한다.
이때, 상부 층간 절연막(160)의 두께는 위치에 따라 다르다. 즉, 데이터 도 전체(171, 173b, 175a, 175b)가 형성되어 있지 않은 부분에 배치되어 있는 상부 층간 절연막(160)의 일부는 제거되어 있다. 따라서, 데이터 도전체(171, 173b, 175a, 175b)가 형성되어 있지 않은 부분에 배치되어 있는 상부 층간 절연막(160)의 두께는 데이터 도전체(171, 173b, 175a, 175b) 아래에 배치되어 있는 상부 층간 절연막(160)의 두께보다 얇은데, 데이터 도전체(171, 173b, 175a, 175b)가 형성되어 있지 않은 부분에 배치되어 있는 상부 층간 절연막(160)의 두께는 데이터 도전체(171, 173b, 175a, 175b) 아래에 배치되어 있는 상부 층간 절연막(160)의 두께의 약 50% 내지 약 70%인 것이 바람직하다.
그러면 도 20a 내지 도 20e를 참고로 하여, 도 17 내지 도 19에 도시한 박막 트랜지스터 표시판의 제조 방법에 대하여 상세하게 설명한다.
먼저 도 20a를 참고하면, 기판(110) 전면에 하부 층간 절연막(150) 및 상부 층간 절연막(160)을 연속적으로 적층하고 사진 식각하여 소스 및 드레인 영역(153a, 155a, 153b, 153b)을 각각 노출하는 복수의 접촉 구멍(163, 165, 166, 167)을 형성한다. 이때, 하부 층간 절연막(150) 및 상부 층간 절연막(160)을 적층한 후, 사진 식각하기 전에, 어닐링하여 반도체(151a, 151b)에 주입된 불순물 이온의 특성을 향상할 수 있다.
다음으로, 도 20b에 도시한 바와 같이, 스퍼터링 등으로 티타늄, 또는 티타늄 합금으로 이루어진 하부막(170p), 알루미늄 또는 알루미늄 합금으로 이루어진 중간막(170q), 티타늄, 또는 티타늄 합금으로 이루어진 상부막(170r)을 포함하는 데이터 금속막(170)을 적층한다. 그 후, 도 20c를 참고하면, 데이터 금속막(170) 위에 감광막(도시하지 않음)을 적층하고, 현상 및 인화하여 감광막 패턴(도시하지 않음)을 형성한 후, 감광막 패턴을 마스크로 하여 데이터 금속막(170)을 식각하여, 표시 영역(DA)의 소스 전극(173a)을 가지는 복수의 데이터선(171) 및 복수의 드레인 전극(175a), 그리고 구동 영역(CA)의 복수의 입력 전극(173b) 및 복수의 출력 전극(175b)을 포함하는 데이터 도전체를 형성한다.
다음으로, 도 20d를 참고로 하면, 감광막 패턴 또는 데이터 도전체를 마스크로 하여, 상부 층간 절연막(160)을 식각하여, 데이터 도전체로 덮여 있지 않은 상부 층간 절연막(160)의 일부를 제거하여 높이를 낮춘다. 이때, 제거되는 상부 층간 절연막(160)은 원래 상부 층간 절연막(160)의 약 30% 내지 50%인 것이 바람직하다. 따라서, 데이터 도전체로 덮여 있지 않은 영역에 남아 있는 상부 층간 절연막(160)의 두께는 데이터 도전체(171, 173b, 175a, 175b) 아래에 배치되어 있는 상부 층간 절연막(160)의 두께의 약 50% 내지 약 70%일 수 있다.
마지막으로, 도 20e에 도시한 바와 같이, 어닐링을 실시하여, 반도체(151a, 151b)에 주입된 불순물 이온의 특성을 향상하고, 반도체(151a)와 소스 전극(173a) 및 드레인 전극(175a), 그리고 반도체(151b)와 입력 전극(173b) 및 출력 전극(175) 사이의 접촉 특성을 높인다.
이때, 데이터 도전체(171, 173b, 175a, 175b)의 중간막(171q, 173bq, 175aq, 175bq)는 알루미늄 또는 알루미늄 합금으로 이루어져 있어서, 어닐링 시 알루미늄 성분이 확산(diffusion) 및 이동(migration)하여, 데이터 도전체(171, 173b, 175a, 175b) 사이에 쇼트(short)가 발생할 수 있다. 그러나, 본 발명의 실시예에 따른 표시 장치의 경우, 데이터 도전체(171, 173b, 175a, 175b)로 덮여 있지 않은 상부 층간 절연막(160)의 일부를 제거하여 높이를 낮추기 때문에, 확산이나 이동한 알루미늄 성분은 낮은 위치의 상부 층간 절연막(160) 위에 형성되고, 두꺼운 상부 층간 절연막(160) 위에 배치되어 있는 데이터 도전체(171, 173b, 175a, 175b)와 만날 수 없다. 따라서, 데이터 도전체(171, 173b, 175a, 175b)의 알루미늄 성분에 의한 쇼트를 방지할 수 있다.
다음, 도 21 내지 도 23에 도시한 바와 같이, 무기물로 만들어진 하부 보호막(180p)을 화학 기상 증착 따위로 적층하고, 감광성 유기물로 만들어진 상부 보호막(180q)을 도포한다. 이어서, 광 마스크(도시하지 않음)를 통하여 상부 보호막(180q)에 빛을 조사한 후 현상하여 하부 보호막(180p)을 노출한 후 건식 식각 방법으로 하부 보호막(180p)의 노출된 부분과 그 아래의 게이트 절연막(140) 부분을 제거하여 표시 영역(DA)의 드레인 전극(175a)의 확장부(177)를 노출하는 복수의 접촉 구멍(185)을 형성한다.
마지막으로 도 3 및 도 4에 도시한 바와 같이, 표시 영역(DA)의 보호막(180) 위에 IZO(indium zinc oxide), ITO(indium tin oxide) 등과 같은 투명한 도전 물질로 접촉 구멍(185)을 통해 드레인 전극(175a)과 연결되는 복수의 화소 전극(191)을 형성한다.
본 발명의 실시예에 따른 박막 트랜지스터는 데이터 도전체로 덮여 있지 않은 영역의 층간 절연막의 일부를 제거하여 높이를 낮게 형성함으로써, 후속 어닐링 공정에서 알루미늄의 확산이나 이동에 의한 데이터 배선의 쇼트를 방지할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (15)

  1. 기판 위에 형성되어 있는 반도체층,
    반도체층 위에 형성되어 있는 제1 절연막,
    상기 제1 절연막 위에 형성되어 있으며, 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 형성되어 있는 제2 절연막, 그리고
    상기 제2 절연막 위에 형성되어 있는 소스 전극, 그리고 드레인 전극을 포함하는 데이터선
    을 포함하고,
    상기 소스 전극 및 상기 데이터선 아래에 배치되어 있는 상기 제2 절연막의 두께는 그 이외의 부분보다 두꺼운 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 소스 전극 및 상기 데이터선으로 덮여 있지 않은 상기 제2 절연막의 두께는 상기 소스 전극 및 상기 데이터선 아래에 위치하는 상기 제2 절연막의 두께의 약 50% 내지 약 70%인 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 제2 절연막은 하부 절연막 및 상부 절연막을 포함하는 이중막 구조를 가지고, 상기 하부 절연막의 두께는 일정하고, 상기 상부 절연막의 두께는 위치에 따라 다른 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 소스 전극 및 상기 데이터선은 알루미늄을 포함하는 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 소스 전극 및 상기 데이터선은 몰리브덴을 포함하는 하부막, 알루미늄을 포함하는 중간막, 그리고 몰리브덴을 포함하는 상부막을 가지는 삼중막 구조인 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 제1 절연막 및 상기 제2 절연막은 상기 반도체층을 드러내는 제1 및 제2 접촉 구멍을 가지고, 상기 소스 전극 및 상기 드레인 전극은 상기 제1 및 제2 접촉 구멍을 통하여 상기 반도체층과 접촉하는 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 데이터선 위에 형성되어 있는 보호막, 그리고
    상기 보호막 위에 형성되어 있는 화소 전극
    을 더 포함하는 박막 트랜지스터 표시판.
  8. 기판 위에 반도체층을 형성하는 단계,
    상기 반도체층 위에 제1 절연막을 적층하는 단계,
    상기 제1 절연막 위에 게이트 전극을 형성하는 단계,
    상기 게이트 전극 위에 제2 절연막을 형성하는 단계,
    상기 제2 절연막 위에 소스 전극 및 드레인 전극을 형성하는 단계, 그리고
    상기 소스 전극 및 상기 드레인 전극을 마스크로 하여 상기 제2 절연막을 식각하여 높이를 낮추는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  9. 제8항에서,
    상기 소스 전극 및 상기 드레인 전극으로 덮여 있지 않은 상기 제2 절연막의 두께는 상기 소스 전극 및 상기 드레인 전극 아래에 위치하는 상기 제2 절연막의 두께의 약 50% 내지 약 70%인 박막 트랜지스터 표시판의 제조 방법.
  10. 제9항에서,
    상기 제2 절연막은 하부 절연막 및 상부 절연막을 포함하는 이중막 구조를 가지고, 상기 제2 절연막을 식각하는 단계는 상기 상부 절연막을 식각하는 박막 트랜지스터 표시판의 제조 방법.
  11. 제10항에서,
    상기 소스 전극 및 상기 드레인 전극은 알루미늄을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  12. 제11항에서,
    상기 소스 전극 및 상기 드레인 전극은 몰리브덴을 포함하는 하부막, 알루미늄을 포함하는 중간막, 그리고 몰리브덴을 포함하는 상부막을 가지는 삼중막 구조인 박막 트랜지스터 표시판의 제조 방법.
  13. 제12항에서,
    상기 제2 절연막을 식각한 후에, 상기 기판을 어닐링하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제13항에서,
    상기 소스 전극 및 상기 드레인 전극 위에 보호막을 형성하는 단계, 그리고
    상기 보호막 위에 화소 전극을 형성하는 단계
    를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  15. 제14항에서,
    상기 제2 절연막을 형성하는 단계는
    상기 게이트 전극 위에 절연층을 적층하는 단계,
    상기 절연막이 적층된 기판을 어닐링하는 단계, 그리고
    상기 절연층을 사진 식각하여 상기 반도체를 노출하는 복수의 접촉 구멍을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
KR1020070016407A 2007-02-16 2007-02-16 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법 KR20080076459A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070016407A KR20080076459A (ko) 2007-02-16 2007-02-16 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법
US11/966,856 US20080197357A1 (en) 2007-02-16 2007-12-28 Display panel and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070016407A KR20080076459A (ko) 2007-02-16 2007-02-16 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법

Publications (1)

Publication Number Publication Date
KR20080076459A true KR20080076459A (ko) 2008-08-20

Family

ID=39705868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070016407A KR20080076459A (ko) 2007-02-16 2007-02-16 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법

Country Status (2)

Country Link
US (1) US20080197357A1 (ko)
KR (1) KR20080076459A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103365014A (zh) * 2013-07-11 2013-10-23 京东方科技集团股份有限公司 显示面板制作方法、显示面板及显示装置
US9935133B2 (en) 2015-03-17 2018-04-03 Samsung Display Co., Ltd. Display device and manufacturing method thereof
US10504979B2 (en) 2016-09-21 2019-12-10 Samsung Display Co., Ltd. Display device including a passivation layer having an uneven surface
US10649290B2 (en) 2014-05-07 2020-05-12 Innolux Corporation Display device comprising a second metal layer having a sidewall region with a first thickness and a non-sidewall region with a second thickness larger than the first thickness

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911568B2 (en) * 2005-05-13 2011-03-22 Samsung Electronics Co., Ltd. Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel
KR102013893B1 (ko) 2012-08-20 2019-08-26 삼성디스플레이 주식회사 평판표시장치 및 그의 제조방법
KR102097023B1 (ko) * 2013-06-17 2020-04-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN110112146B (zh) * 2019-05-17 2021-03-16 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0145058B1 (ko) * 1994-12-31 1998-07-01 김광호 스태틱 랜덤 억세스 메모리 소자 및 제조방법
KR100802445B1 (ko) * 2001-07-30 2008-02-13 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
US7520790B2 (en) * 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
KR101209056B1 (ko) * 2005-09-14 2012-12-06 삼성디스플레이 주식회사 배향막 및 이를 포함하는 액정 표시 장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103365014A (zh) * 2013-07-11 2013-10-23 京东方科技集团股份有限公司 显示面板制作方法、显示面板及显示装置
WO2015003453A1 (zh) * 2013-07-11 2015-01-15 京东方科技集团股份有限公司 显示面板及其制作方法和显示装置
US9240421B2 (en) 2013-07-11 2016-01-19 Boe Technology Group Co., Ltd. Display panel, method for fabricating the same and display device
US10649290B2 (en) 2014-05-07 2020-05-12 Innolux Corporation Display device comprising a second metal layer having a sidewall region with a first thickness and a non-sidewall region with a second thickness larger than the first thickness
US9935133B2 (en) 2015-03-17 2018-04-03 Samsung Display Co., Ltd. Display device and manufacturing method thereof
US10504979B2 (en) 2016-09-21 2019-12-10 Samsung Display Co., Ltd. Display device including a passivation layer having an uneven surface
US10892310B2 (en) 2016-09-21 2021-01-12 Samsung Display Co., Ltd. Display device including a passivation layer having an uneven surface

Also Published As

Publication number Publication date
US20080197357A1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
KR101112547B1 (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
US8222638B2 (en) Array substrate for organic electroluminescent device
KR20130111874A (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
KR20070045824A (ko) 박막 트랜지스터, 표시판 및 그 제조 방법
JP2007294951A (ja) 薄膜トランジスタ表示板及びその製造方法
US7911568B2 (en) Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel
KR20080076459A (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법
KR101261609B1 (ko) 박막 트랜지스터, 표시판 및 그 제조 방법
KR101112549B1 (ko) 박막 트랜지스터 표시판
EP1970957A2 (en) Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof
US20060065894A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20060117635A (ko) 다층 박막, 이를 포함하는 박막 트랜지스터 및 박막트랜지스터 표시판의 제조 방법
KR20110053721A (ko) 어레이 기판 및 이의 제조방법
KR20100041978A (ko) 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 유기 발광 표시 장치
KR20080070327A (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
KR101209052B1 (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법
KR101152121B1 (ko) 표시 장치와 박막 트랜지스터 표시판 및 그 제조 방법
KR20080025494A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080003985A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102142477B1 (ko) 어레이 기판 및 이의 제조방법
KR20060053507A (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법
KR20080008722A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20050054737A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20060039632A (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid