KR20050054737A - 액정표시장치용 어레이 기판 및 그 제조 방법 - Google Patents

액정표시장치용 어레이 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20050054737A
KR20050054737A KR1020030088367A KR20030088367A KR20050054737A KR 20050054737 A KR20050054737 A KR 20050054737A KR 1020030088367 A KR1020030088367 A KR 1020030088367A KR 20030088367 A KR20030088367 A KR 20030088367A KR 20050054737 A KR20050054737 A KR 20050054737A
Authority
KR
South Korea
Prior art keywords
layer
electrode
semiconductor layer
forming
interlayer insulating
Prior art date
Application number
KR1020030088367A
Other languages
English (en)
Inventor
양준영
박용인
김상현
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030088367A priority Critical patent/KR20050054737A/ko
Publication of KR20050054737A publication Critical patent/KR20050054737A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 폴리실리콘을 이용한 액정표시장치용 어레이 기판 및 그 제조방법에 관한 것이다.
종래의 폴리 실리콘을 이용한 어레이 기판은 화소전극에 전압을 유지하기 위해 형성하는 스토리지 커패시터에 있어서, 통상적으로 산화실리콘(SiO2)을 사용하게 되는데 산화실리콘은 다른 물기절연물질에 비해 유전율이 낮게 때문에 축전용량을 충분히 확보하기 위해서는 전극의 면적을 크게 형성해야만 했다. 따라서 개구율 및 휘도 등이 떨어지는 문제가 있다. 또한 그 구조상 9개 마스크 공정을 이용하여 제작하여야 한다.
그러나, 본 발명에 의한 폴리실리콘을 이용한 액정표시장치용 어레이 기판은 적층구조를 달리하여 스토리지 커패시터의 유전체층을 게이트 절연막이 아닌 제 1 층간절연막으로 형성함으로써, 상기 유전체층을 고유전율을 갖는 물질로 형성하여 동일한 축전용량을 가지면서 작은 면적을 갖는 스토리지 커패시터가 구비된 고개율의 어레이 기판 및 그 제조 방법을 제공한다.

Description

액정표시장치용 어레이 기판 및 그 제조 방법{Array substrate for Liquid Crystal Display Device and method of fabricating the same}
본 발명은 액정표시장치에 관한 것으로, 특히 구동회로부 일체형 액정표시장치용 어레이 기판과 그 제조방법에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
상기 액정표시장치는 박막 트랜지스터(Thin Film Transistor ; TFT)를 포함하는 어레이 기판과 컬러 필터(color filter) 기판 사이에 액정을 주입하여, 이 액정의 이방성에 따른 빛의 굴절률 차이를 이용해 영상효과를 얻는 비발광 소자에 의한 화상표시장치를 뜻한다.
현재에는 상기 박막 트랜지스터와 화소 전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD ; Active Matrix Liquid Crystal Display)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있으며 이때, 상기 박막 트랜지스터 소자로는 수소화된 비정질 실리콘(a-Si:H)이 주로 이용되는데, 이는 저온 공정이 가능하여 저가의 절연기판을 사용할 수 있기 때문이다.
그러나, 수소화된 비정질 실리콘(a-Si:H)은 원자 배열이 무질서하기 때문에 약한 결합(weak Si-Si bond) 및 댕글링 본드(dangling bond)가 존재하여 빛 조사나 전기장 인가시 준 안정상태로 변화되어 박막 트랜지스터 소자로 활용시 안정성이 문제가 되며, 전기적 특성(낮은 전계효과 이동도 : 0.1∼1.0㎠/V·s)이 좋지않아 구동회로로 사용하기 어렵다.
따라서, 일반적으로는 별도로 제작된 구동소자를 액정패널에 연결하여 사용하고 있으며, 대표적인 예로 구동소자를 TCP(Tape Carrier Package)로 제작하여 액정패널에 부착하여 사용한다. 따라서 상기 TCP는 다수의 회로부가 PCB(Printed Circuit Board) 기판과 액정패널 사이에 부착되어, 상기 PCB 기판으로부터 입력되는 신호를 받아 상기 액정패널에 전달하게 된다. 그런데 이러한 구성은 구동 IC의 실장비용이 원가의 많은 부분을 차지하고 있으며, 액정패널의 해상도가 높아지면서 박막 트랜지스터 기판의 게이트 배선 및 데이터 배선을 상기 TCP와 연결하는 기판 외부의 패드 피치(Pitch)가 짧아져 TCP 본딩 자체가 어려워지고 있다.
반면, 폴리 실리콘(poly-Si)은 비정질 실리콘(a-Si)에 비하여 전계효과 이동도 등의 전기적 특성이 우수하기 기판 위에 구동회로를 형성하여도 문제되지 않는다. 따라서 상기 폴리 실리콘을 이용하여 기판에 직접 구동회로를 형성함으로써 구동 IC 비용을 줄일 수 있고 실장도 간단해진다.
도 1은 일반적인 구동회로부 일체형 액정표시장치용 어레이 기판의 개략도이다.
도시한 바와 같이, 절연 기판(1) 상에 구동회로부(5)와 화소부(3)가 같이 형성되어 있다. 상기 화소부(3)는 기판(1)의 중앙부에 위치하고, 이 화소부(3)의 일측과 이에 평행하지 않은 타측에 각각 게이트 및 데이터 구동회로부(5a, 5b)가 위치하고 있다. 상기 화소부(3)에는 상기 게이트 구동회로부(5a)와 연결된 다수 개의 게이트 배선(7)과 상기 데이터 구동회로부(5b)와 연결된 다수 개의 데이터 배선(9)이 교차하여 구성되며, 두 배선이 교차하여 정의되는 화소영역(P)에는 화소전극(10)이 형성되어 있고, 상기 두 배선의 교차지점에는 화소전극(10)과 연결된 박막 트랜지스터(T)가 위치한다.
또한, 상기 게이트 및 데이터 구동회로부는 외부신호 입력단(12)과 연결되어 있다.
상기 게이트 및 데이터 구동회로부(5a, 5b)는 상기 외부신호 입력단(12)을 통하여 입력된 외부신호를 내부에서 조절하여 각각 게이트 및 데이터 배선(7, 9)을 통해 화소부(3)로 디스플레이 컨트롤 신호 및 데이터 신호를 공급하기 위한 장치이다.
따라서, 상기 게이트 및 데이터 구동회로부(5a, 5b)는 입력되는 신호를 적절하게 출력시키기 위하여 인버터(inverter)인 CMOS(complementary metal-oxide semiconductor)구조 박막 트랜지스터(미도시)가 상기 구동회로부 내부에 형성되어 있다.
도 2는 폴리실리콘을 이용한 액정표시장치용 어레이 기판 내부의 액티브 영역의 하나의 화소부에 대한 평면도이며, 도 3은 상기 도2의 A-A를 따라 절단한 단면도이다.
도 2에 도시한 바와 같이, 어레이 기판(10)의 액티브 영역에는 세로방향으로 데이터 배선(45)이 형성되어 있으며, 가로 방향으로 게이트 배선(30)이 형성되어 있으며, 상기 두 배선(30, 45)이 교차하는 부분에 스위칭 소자인 박막 트랜지스터(Tr)가 형성되어 있다. 또한, 상기 데이터 배선(45)과 게이트 배선(30)이 교차하여 하나의 화소영역(P)을 정의하며, 상기 하나의 화소영역(P) 내에는 스위칭 소자인 박막 트랜지스터(Tr)와 백라이트(미도시)로부터의 입사되는 빛을 통과시켜 화상을 표시하는 영역인 개구부(OA)와 상기 게이트 배선(30)에서 일정간격 이격하여 상기 화소영역(P)의 중간부분에 형성되는 스토리지 커패시터 형성을 위한 스토리지 전극(40)이 형성되어 있다.
다음, 도 3을 참조하여 도 2의 A-A를 따라 절단한 단면 구조에 대해 간단히 설명한다.
도시한 바와 같이, 기판(15)상에 버퍼층(18)이 형성되어 있으며, 그 위로 폴리실리콘으로 형성된 반도체층(23a, 23b, 23c)이 형성되어 있다. 상기 반도체층(23a, 23b, 23c)은 크게 스위칭 소자가 형성되는 부분(TrA)과 스토리지 전극이 형성되는 부분(StgA)에만 형성되어 있는 것이 특징이다. 도면에서는 상기 제 1 반도체층(23a)과 제 2 반도체층(23b)이 끊어진 것처럼 보이나 도 2의 평면도에 도시한 바와 같이 연결되어 있음을 알 수 있다.
다음, 상기 반도체층(23a, 23b, 23c) 위로 게이트 절연막(28)이 기판(15) 전면에 형성되어 있으며, 상기 게이트 절연막(28) 위로 제 1 반도체층(23a)과 오버랩되며 게이트 전극(35)이 형성되어 있으며, 동일층에 제 2 스토리지 전극(40)이 형성되어 있다. 상기 제 2 스토리지 전극(40)은 그 하부의 제 3 반도체층(23c)이 n+도핑되어 도전체화됨으로써 제 1 스토리지 전극(23c)을 형성하며, 상기 제 1 및 제 2 스토리지 전극(23c, 40) 사이에 위치한 게이트 절연막(28)이 유전체를 형성하며 스토리지 커패시터를 형성한다.
다음, 상기 게이트 전극(35)및 제 2 스토리지 전극(40)이 형성된 게이트 절연막(28)위로 층간절연막(43)이 기판(15) 전면에 형성되어 있다. 또한, 상기 층간 절연막(43) 위로 반도체층(23a, 23b)과 접촉하는 소스 및 드레인 전극(48, 53)이 형성되어 있다. 이때, 상기 드레인 전극(53)은 길게 연장되어 그 일부가 제 2 스토리지 전극(40)과 오버랩되고 있는 것이 특징이다. 상기 소스 및 드레인 전극(48, 53) 및 노출된 층간절연막(43) 위로 보호층(60)이 형성되어 있으며, 상기 보호층(50) 위로 상기 드레인 전극(53)과 접촉하며 화소전극(65)이 형성되어 있다.
전술한 어레이 기판(10)의 하나의 화소영역(P)에 있어, 실제로 화상을 표시하는 개구부(OA)는 50%를 조금 상회하는 정도임을 알 수 있다. 스위칭 소자가 형성되는 영역(SwA)과 스토리지 커패시터를 형성하는 영역(StgA)은 하부로부터 입사되는 빛이 가리게 되므로 통과하지 못하게 된다. 더욱이 데이터 배선(45) 및 게이트 배선(30)과 스위칭 소자 형성부분(SwA)은 상기 어레이 기판(10)과 대향되어 하나의 액정패널을 이루는 컬러필터 기판(미도시)의 블랙매트릭스(미도시)에 의해 더욱 가려지게 된다.
또한, 도 2에 도시한 바와 같이, 상기 화소영역(P)에는 상기 스위칭 소자(Tr) 이외에 액정 전압을 일정하게 유지시키기 위한 스토리지 커패시터 형성을 위해 스토리지 전극(40)이 화소영역(P) 중간에 일정영역을 가지며 형성되어 있음을 알 수 있다. 한번의 신호에 의해 액정에 인가된 전압을 다음 신호가 인가되기 전까지 일정한 전압상태를 유지시키기 위서는 화소전극(65)에 계속 일정한 전압을 공급해야 하는데 이러한 역할을 스토리지 커패시터(미도시)가 하게 된다. 따라서, 화소영역(P)의 화소전극(65)에 일정 시간동안 일정전압을 유지시키기 위해서는 이에 상응하는 축전용량을 가진 스토지리 커패시터(미도시)를 형성해야 하고, 이를 반영하여 어레이 기판(10) 내의 다수개의 화소영역(P)을 포함하는 액티브 영역을 설계를 하고 있다. 따라서, 도시한 바와 같이 화소영역(P)에 비교적 넓은 부분이 스토리지 커패시터 형성을 위한 스토리지 전극(40)이 차지하고 있으며, 이로 인해 개구부(OA)의 면적이 상대적으로 작아졌음을 알 수 있다.
도 3에서 어레이 기판(10)의 적층 구조, 특히 스토리지 커패시터를 이루는 부분(StgA)을 살펴보면, 폴리실리콘으로 형성되어 n+도핑된 제 3 반도체층(23c)을 제 1 스토리지 전극(23c)으로 하고, 게이트 전극(35) 형성 시, 같이 형성된 금속패턴을 제 2 스토리지 전극(40)으로 하고, 상기 두 전극(23c, 40) 사이에 형성된 게이트 절연막(28)을 유전체로 하여 스토리지 커패시터(StgC)를 형성하고 있다. 통상적으로 상기 게이트 절연막(28)은 산화실리콘(SiO2)을 증착하여 형성하는데, 상기 산화실리콘(SiO2)은 유전율이 통상적으로 3.9 내지 4.2 정도가 되며 따라서, 상기 유전율을 갖는 유전체, 즉 산화실리콘(SiO2)이 유전체인 스토리지 커패시터(StgC)를 이용해서 화소전극(65)에 일정시간동안 적정 전압을 공급하기 위해서는 도 2 에 도시한 바와 같이, 상당히 넓은 면적을 갖는 스토리지 전극(40)을 형성할 수밖에 없으며, 이로 인해 개구율이 좋지 않은 액정표시장치를 형성하게 된다.
또한, 전술한 구조의 폴리실리콘을 이용한 구동회로 일체형 어레이 기판의 제조에는 총 9개의 마스크 공정이 필요하다.
전술한 종래의 어레이 기판의 제조 공정에 대해 간단히 도면없이 설명한다.
우선, 기판 전면에 버퍼층을 형성하고, 상기 버퍼층 위에 비정질 실리콘을 증착한후 결정화 공정을 진행하여 폴리실리콘층을 형성한다. 이후 제 1 마스크 공정을 진행하여 상기 반도체층을 패터닝한다.
다음, 상기 폴리실리콘의 반도체층을 제 2 내지 제 4 마스크 공정을 진행하여 스토리지 도핑 및 p+, n+, n- 도핑을 차례로 실시한다.
스토리지 도핑은 제 1 스토리지 전극을 형성하는 폴리실리콘의 반도체층 전 영역에 n+도핑을 실시하여 상기 반도체층을 도전체로 형성하기 위함이다. 따라서, 상기 스토리지 전극을 제외한 반도체층을 블록킹하기 위해 제 2 마스크 공정을 진행하여 블록킹 마스크를 형성하게 된다.
p+도핑은 구동회로부의 p형 박막 트랜지스터를 위한 p형 반도체층을 형성하기 위함이고, n+도핑은 구동회로부의 n형 박막 트랜지스터 및 화소영역의 스위칭 소자인 박막 트랜지스터를 위한 n형 반도체층을 형성하기 위함이다. 따라서 상기 n형 및 p형 반도체층을 형성하기 위해 각각 제 3 및 제 4 마스크 공정을 실시하여 도핑 마스크를 형성하고 도핑을 진행하게 된다. n-도핑은 n형 박막 트랜지스터를 이루는 n형 반도체층에 있어서 핫캐리어(hot carrier)에 의한 열화현상을 방지하고자 상기 n형 반도체층의 n도핑 영역과 도핑되지 않은 영역 중간에 LDD층을 형성시키기 위해 형성하는 것으로써 n+도핑을 위한 마스크를 드라이 에칭을 이용하여 에칭 후 도핑을 실시하면 되므로 추가적인 마스크 공정이 필요없다.
다음, 상기 도핑된 반도체층 위로 기판 전면에 산화실리콘(SiO2)을 증착하여 게이트 절연막을 형성한다. 이후, 상기 게이트 절연막 위로 금속물질을 증착하고 제 5 마스크 공정을 실시하여 게이트 전극을 포함한 게이트 배선 및 제 2 스토리지 전극(배선)을 형성한다.
다음, 상기 게이트 전극 및 스토리지 전극 위로 전면에 층간절연막을 형성하고 제 6 마스크 공정을 실시하여 반도체층의 일부를 노출시키는 반도체층 콘택홀을 형성한다.
다음, 상기 반도체층 콘택홀이 형성된 층간절연막 위로 금속물질을 증착하고 제 7 마스크 공정을 진행하여 반도체층과 접촉하는 소스 및 드레인 전극과 데이터 배선을 형성한다.
다음, 상기 소스 및 드레인 전극과 데이터 배선 위로 전면에 보호층을 형성하고 제 8 마스트 공정을 진행하여 드레인 전극을 노출시키는 드레인 콘택홀을 형성한다.
다음, 상기 보호층 위로 투명도전성물질을 증착하고 제 9 마스크 공정을 진행하여 드레인 전극과 접촉하는 화소전극을 형성한다.
전술한 폴리실리콘을 이용한 어레이 기판의 제조방법에 있어, 9번의 마스크 공정을 진행하게 되는데, 하나의 마스크 공정은 포토레지스트 도포, 노광, 현상 및 식각 공정이 반복되므로 그 공정이 복잡하고, 이에 따른 재료비등의 비용문제와 오랜 제조 시간을 요구하므로 많은 마스크 공정을 진행하면 비용상승 및 생산성이 저하된다.
따라서, 본 발명의 목적은 폴리실리콘을 이용한 액정표시장치용 어레이 기판에 있어서, 적층구조를 변경하여 화소영역 내의 스토리지 커패시터 면적을 줄임으로써, 화소영역의 개구율을 높여 고휘도를 구현하는 액정표시장치용 어레이 기판을 제공하는 것이다.
또한, 적층 구조 변경에 의해 폴리실리콘을 이용한 어레이 기판의 제조에 사용되는 마스크 수를 감소시킴으로써 재료비 절감 및 생산성을 향상시키는 것을 또 다른 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판은 기판과; 상기 기판 상에 형성된 반도체층과; 상기 반도체층 위로 기판 전면에 형성된 게이트 절연막과; 상기 게이트 절연막 위로 형성된 게이트 전극 및 제 1 스토리지 전극과; 상기 게이트 전극 및 제 1 스토리지 전극 위에 형성된 고유전율을 갖는 무기절연물질로 이루어진 제 1 층간절연막과; 상기 제 1 층간절연막 위로 상기 제 1 스토리지 전극과 오버랩되며 개구부 전면에 형성되며, 상기 제 1 스토리지 전극과 제 1 층간절연막과 더불어 스토리지 커패시터를 구성하는 제 2 스토리지 전극의 역할을 하는 화소전극과; 상기 제 1 스토리지 전극과 게이트 전극 및 개구부 일부와 오버랩되며 형성되는 제 2 층간절연막과; 상기 제 2 층간절연막 위로 상기 반도체층과 접촉하며 형성되는 소스 전극과; 상기 반도체층 및 화소전극과 접촉하며, 상기 소스 전극에서 일정간격 이격하여 형성되는 드레인 전극을 포함한다. .
이때, 상기 제 1 층간절연막은 고유전율을 갖는 무기절연물질인 질화실리콘(SiNx), 산화알루미늄(Al2O3), 산화탄탈륨(TaOx) 중에서 선택되는 하나로 이루어지는 것이 특징이다.
또한, 상기 반도체층은 도핑된 오믹콘택층과 순수한 폴리실리콘으로 이루어진 액티브층을 포함한다.
또한, 상기 기판과 게이트 절연막 사이에는 버퍼층이 더욱 형성되는 것이 바람직하며, 상기 제 2 층간절연막과 소스 및 드레인 전극 사이에 보호층이 더욱 형성되는 것이 바람직하다.
본 발명에 의한 액정표시장치용 어레이 기판의 제조 방법은 기판 상에 비정질 실리콘을 증착하고, 결정화하여 폴리실리콘층을 형성하는 단계와; 상기 폴리실리콘층을 패터닝하여 반도체층을 형성하는 단계와; 상기 반도체층 위로 게이트 절연막을 전면에 형성하는 단계와; 상기 게이트 절연막 위로 반도체층과 오버랩되는 게이트 전극을 형성하고, 동시에 상기 게이트 전극에서 일정간격 이격하여 제 1 스토리지 전극을 형성하는 단계와; 상기 게이트 전극 하부의 반도체층을 도핑하여 오믹콘택층과 액티브층을 형성하는 단계와; 상기 게이트 전극 및 제 1 스토리지 전극 위로 전면에 고유전율을 갖는 무기절연물질을 증착하여 제 1 층간절연막을 형성하는 단계와; 상기 제 1 층간절연막 위로 투명도전성물질을 증착하고 패터닝하여 상기 제 1 스토리지 전극과 오버랩되어 제 2 스토리지 전극을 형성하는 화소전극을 형성하는 단계와; 상기 화소전극 위로 상기 화소전극과 일부 오버랩되며, 상기 화소전극을 오픈시키는 개구부를 갖는 제 2 층간절연막을 형성하는 단계와; 상기 제 2 층간절연막 위로 반도체층과 접촉하는 소스 전극과 상기 소스 전극에서 일정간격 이격하여 상기 반도체층 및 화소전극과 접촉하는 드레인 전극을 형성하는 단계 를포함한다.
본 발명에 따른 어레이 기판의 또 다른 제조 방법은 다수의 게이트 배선과 데이터 배선이 교차하여 정의되며, 그 내부는 스위칭 소자가 형성되는 제 1 화소영역과, 스토리지 커패시터가 형성되는 제 2 화소영역과, 개구부를 형성하는 제 3 화소영역을 갖는 다수의 화소영역과 상기 다수의 화소영역 외부의 n형 및 p형 박막 트랜지스터가 형성되는 구동회로부를 갖는 폴리실리콘을 이용한 액정표시장치에 있어서, 기판 상에 비정질 실리콘을 증착하고, 결정화하여 폴리실리콘층을 형성하는 단계와; 상기 폴리실리콘층을 패터닝하여 상기 구동회로부와, 제 1 화소 영역에 반도체층을 형성하는 단계와; 상기 반도체층 위로 게이트 절연막을 전면에 형성하는 단계와; 상기 게이트 절연막 위로 구동회로부 영역 및 제 1 화소영역에 상기 반도체층과 오버랩되는 게이트 전극을 형성하고, 동시에 제 1 화소영역에 제 1 스토리지 전극을 형성하는 단계와; 상기 게이트 전극 하부의 반도체층을 도핑하여 오믹콘택층과 액티브층을 형성하는 단계와; 상기 게이트 전극 및 제 1 스토리지 전극 위로 전면에 고유전율을 갖는 무기절연물질을 증착하여 제 1 층간절연막을 형성하는 단계와; 상기 제 1 층간절연막 위로 제 2 및 제 3 화소영역에 화소전극을 형성하는 단계와; 상기 구동회로부 및 제 1 및 제 2 화소영역에 제 2 층간절연막을 형성하는 단계와; 상기 제 2 층간절연막 위로 반도체층과 접촉하는 소스 전극과 상기 소스 전극에서 일정간격 이격하여 상기 반도체층 및 화소전극과 접촉하는 드레인 전극을 형성하는 단계 를 포함한다.
이때, 상기 반도체층을 형성하기 이전에는 기판 상에 버퍼층을 형성하는 단계를 더욱 포함하며, 상기 제 2 층간절연막 상부에는 보호층을 형성하는 단계를 더욱 포함한다.
또한, 상기 제 1 층간절연막을 형성하는 고유전율을 갖는 무기절연물질은 질화실리콘(SiNx), 산화알루미늄(Al2O3), 산화탄탈륨(TaOx) 중에서 선택되는 것이 바람직하다.
또한, 상기 반도체층을 도핑하는 단계는 p+ 도핑하여 구동회로부의 p형 박막 트랜지스터를 형성하는 영역의 반도체층에 p형 오믹콘택층을 형성하는 단계와; 상기 구동회로부의 n형 박막 트랜지스터를 형성하는 영역의 반도체층 및 제 1 영역의 반도체층에 n+ 도핑하여 n형 오믹콘택층을 형성하는 단계와; 상기 n형 오믹콘택층과 상기 게이트 전극 하부의 순수한 폴리실리콘의 액티브층 사이에 n- 도핑하여 LDD층을 형성하는 단계를 포함한다.
이하, 본 발명의 실시예에 따른 폴리실리콘을 이용한 액정표시장치용 어레이 기판 및 그 제조 방법을 도면을 참조하여 설명한다.
도 4는 본 발명에 의한 폴리실리콘을 이용한 액정표시장치용 어레이 기판의 액티브 영역 중 하나의 화소영역을 도시한 평면도이며, 도 5는 상기 도 4의 B-B에 따라 절단한 단면도이다.
도시한 바와 같이, 어레이 기판(110)의 액티브 영역에는 세로방향으로 데이터 배선(145)이 형성되어 있으며, 가로 방향으로 게이트 배선(130)이 형성되어 있으며, 상기 두 배선(130, 145)이 교차하여 하나의 화소영역(P)을 형성하고 있으며, 상기 화소영역(P)의 상기 두 배선(130, 145)이 교차하는 부분에 스위칭 소자인 박막 트랜지스터(Tr)가 형성되어 있다. 상기 스위칭 소자인 박막트랜지스터(Tr)는 데이터 배선(145)으로부터 가로방향으로 연장된 소스 전극(148)과 제 1 스토리지 전극(140)과 일부가 오버랩된 드레인 전극(153)과 게이트 전극(135)으로 형성되며, 상기 소스 전극(148)과 드레인 전극(153)은 반도체층(123)과 콘택홀(146a, 146b)을 통해 접촉하고 있다. 또한, 상기 반도체층(123)은 게이트 전극(135)과도 그 일부가 오버랩되어 있어 게이트 전극(135)에 전압 인가 시 상기 반도체층(123)이 채널을 형성하여 소스 전극(148)으로부터 상기 반도체층(123)을 통해 드레인 전극(153)으로 특정 전압이 인가된다.
또한, 상기 게이트 배선(130)과 일정간격 이격하여 화소영역(P)의 중간으로 일정한 폭을 갖는 제 1 스토리지 전극(140)이 위치하고 있다. 상기 스위칭 소자(Tr) 및 제 1 스토리지 전극(140) 이외의 영역은 하부로부터의 빛이 통과하는 개구부(OA)를 형성하고 있다.
상기 도면에 있어서, 종래(도 1)대비 상기 스토리지 전극(140) 영역이 줄어들고, 개구부(OA)영역이 늘어났음을 알 수 있다.
다음, 도 5를 참조하여 단면구조 및 스토리지 전극 영역이 감소된 이유에 대해 설명한다.
기판 전면에 버퍼층(118)이 형성되어 있으며, 상기 버퍼층(118) 위로 폴리 실리콘의 반도체층(123)이 형성되어 있다. 이때, 종래에는 스토리지 커패시터(StgC)의 제 1 스토리지 전극(도 3의 23c)을 반도체층을 사용하였지만, 본 발명에 있어서는 스토리지 커패시터의 전극으로 반도체층을 사용하지 않음으로 스토리지 커패시터 형성영역(StgA)에는 반도체층이 형성되지 않는 것이 특징이다.
다음, 상기 반도체층(123)위로 전면에 산화실리콘(SiO2)의 게이트 절연막(128)이 형성되어 있다. 또한, 상기 게이트 절연막(128) 위로 금속재질의 게이트 전극(135) 및 제 1 스토리지 전극(140)이 형성되어 있다.
다음, 상기 게이트 전극(135) 및 제 1 스토리지 전극(140) 위로 유전율이 높은 물질 예를들면 질화실리콘(SiNx), 산화알루미늄(Al2O3), 산화탄탈륨(Ta2 O5) 중에서 선택된 하나의 물질이 전면에 증착되어 제 1 층간절연막(142)을 형성하고 있다. 이때, 상기 제 1 층간절연막(142)은 스토리지 커패시터(StgC)의 유전체를 형성하게 된다. 상기 스토리지 커패시터(StgC)는 전극의 면적과 상기 전극 내부의 유전체의 유전율에 비례하여 축전용량 (C = ε* A/d, ε는 유전율, A는 전극의 면적, d는 전극간 거리)을 갖게 된다. 즉, 전극의 면적(A)이 넓을수록, 상기 두 전극 사이에 위치하는 유전체의 유전율(ε이 높을수록 더 큰 축전용량(C)을 갖게 된다. 따라서, 본 발명에 의한 스토리지 커패시터(StgC)는 유전체로서 종래의 유전체인 산화실리콘(SiO2) 대비 유전율이 높은 질화실리콘(SiNx), 산화알루미늄(Al2O3 ), 산화탄탈륨(Ta2O5)을 이용함으로 전극의 면적을 줄일 수 있는 것이다. 따라서, 도 4에 도시한 바와 같이, 커패시터 전극(140)의 면적이 줄어듦으로 상대적으로 개구부(OA) 면적이 증가하여 제품의 휘도를 향상시킬 수 있다.
다음, 상기 고유전율 갖는 제 1 층간절연막(142) 위로 스토리지 커패시터 영역(StgA)을 포함한 개구부 영역(OA)에 투명도전성 물질이 증착되어 화소전극(165)을 형성한다. 상기 화소전극(165) 중 제 1 스토리지 전극(140)과 대응되는 부분은 제 2 스토리지 전극(165)으로 이용하고, 상기 제 1 및 제 2 스토리지 전극(140, 165)과 상기 두 전극(140, 165) 사이에 형성된 제 1 층간절연막(142)이 스토리지 커패시터(StgC)를 형성한다.
다음, 상기 개구부(OA) 영역을 제외한 스위칭 소자 및 스토리지 커패시터 형성 영역(SwA, StgA)에는 제 2 층간절연막(143)및 보호층(144)이 순차적으로 형성되어 있으며, 상기 보호층(144) 위로 반도체층(123)과 접촉하는 소스 및 드레인 전극(148, 153)이 형성되어 있다. 이때, 상기 드레인 전극(153)은 화소전극(165)과도 접촉하고 있다.
본 발명에 의한 폴리실리콘을 이용한 액정표시장치용 어레이 기판(110)은 스토리지 커패시터(StgC)를 종래와는 달리 제 1 스토리지 전극(140)을 게이트 배선과 동일층 동일물질로 형성하고, 상기 제 1 스토리지 전극(140)의 상부에는 고유전율을 갖는 무기절연물질인 제 1 층간절연막(142)이 유전체로서 위치하고, 상기 유전체의 상부에는 화소전극을 제 2 스토리지 전극(165)으로 구성하여 스토리지 커패시터(StgC)를 형성한다. 따라서, 종래의 반도체층(도 3의 23c)과 게이트 절연막(도 3의 28) 게이트 전극(도 3의 35)과 동일한 층에 형성되는 금속재질의 스토리지 전극(도 3의 40)으로 구성된 스토리지 커패시터(도 3의 StgC) 대비 화소영역 내에서 적은 면적을 차지하며 동일한 축전용량을 갖는 스토리지 커패시터(StgC)를 형성함으로써 도 4에 도시한 바와 같이 화소영역(P)의 개구부(OA) 면적을 증가시킬 수 있다.
다음, 도 6a 내지 6h를 참조하여, 본 발명에 의한 폴리실리콘을 이용한 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다. 통상적을 폴리실리콘을 이용한 액정표시장치는 상기 폴리실리콘이 우수한 전도도를 가지므로 CMOS 소자로 형성하는 구동회로를 상기 기판 내에 동시에 형성할 수 있다. 따라서, 본 발명에서는 구동회로 일체형 액정표시장치의 어레이 기판의 제조 방법에 대해 설명하고 있으나, 이에 한정되지 않고, 구동회로부가 구비되지 않고 화상을 표시하는 액티브 영역내의 반도체층을 폴리실리콘으로 형성한 어레이 기판도 본 발명의 범주에 속한다 할 수 있다.
도면에 있어서 구동회로부의 n형과 p형 박막 트랜지스터 형성부는 도면에 나타내지 않고, 화소영역(P)의 스위칭 소자 및 스토리지 커패시터 전극 형성 부분만을 도면으로 제시하였다.
우선, 도 6a에 도시한 바와 같이, 기판(115) 상에 무기절연물질 예를들면 산화실리콘(SiO2)을 증착하여 버퍼층(118)을 형성한다. 다음, 상기 버퍼층(118) 위로 비정질 실리콘을 증착하여 비정질 실리콘층(미도시)을 전면에 형성하고, 레이저 등을 이용한 결정화 공정을 진행하여 상기 비정질 실리콘층(미도시)을 폴리 실리콘층(미도시)으로 결정화한다. 이후, 상기 폴리 실리콘층(미도시) 위로 제 1 마스크 공정을 진행하여 스위칭 소자 형성부(SwA)에 폴리실리콘의 반도체층(123)을 형성하고, 그 외 영역에서는 제거하여 버퍼층(118)을 노출시킨다.
다음, 도 6b에 도시한 바와 같이, 상기 반도체층(123) 및 노출된 버퍼층(118) 위로 기판(115) 전면에 무기절연물질 예를들면 산화실리콘(SiO2)을 증착하여 게이트 절연막(128)을 형성한다. 이후, 상기 게이트 절연막(128) 위로 금속물질을 증착하고, 제 2 마스크 공정을 진행하여 게이트 전극(135) 및 제 1 스토리지 전극(140)을 형성한다. 도시하지 않았지만, 상기 게이트 절연막(128) 위로는 게이트 배선(미도시)이 형성된다.
다음, 도 6c에 도시한 바와 같이, 상기 게이트 전극(135) 및 제 1 스토리지 전극(140)이 형성된 기판(115)에 이온주입에 의한 p+도핑을 실시한다. 이때, 액티브 영역 즉 모든 화소영역(P)은 제 3 마스크 공정에 의해 형성된 포토레지스트의 블록킹 마스크(180)에 의해 상기 p+도핑이 블록킹(blocking) 되어지며, 도시하지 않았지만, 다수의 화소영역(P)으로 구성되는 액티브 영역 밖의 구동회로부 영역의 p형 반도체층에만 p+ 도핑이 이루어져 상기 영역에서 p형 오믹콘택층을 형성한다.
다음, 도 6d에 도시한 바와 같이, 상기 p+도핑 이후에는 상기 p+도핑 블록킹 마스크(도 6c의 180)를 제거하고, 기판(115) 전면에 새로운 포토레지스트를 도포하고, 제 4 마스크 공정을 진행하여 n+ 도핑을 위한 블록킹 마스크(182)를 형성하고, n+ 도핑을 실시하여 화소영역(P)의 스위칭 소자 형성 영역(SwA)의 반도체층(123)에 n형 오믹콘택층(123c)을 형성한다. 이때, 도시하지 않았지만, 구동회로부의 n형 박막 트랜지스터 형성 영역의 반도체층에도 n+ 오믹콘택층이 형성된다. 상기 반도체층(123)에 있어서, 게이트 전극(135) 및 상기 게이트 전극(135)의 폭보다 넓게 형성된 블록킹 마스크(182)에 의해 게이트 전극(135) 하부의 일부 반도체층(123a)은 도핑되지 않게 된다. 상기 도핑되지 않은 반도체층(123a)인 액티브층(123a)을 형성한다.
다음, 도 6e에 도시한 바와 같이, 상기 n+ 도핑된 기판(115) 전면에 건식식각을 진행하여 스위칭 소자 형성부분(SwA) 및 도시하지 않았지만, 구동회로부의 n형 박막 트랜지스터 형성 영역 상에 형성된 n+블록킹 마스크(182)의 폭 일부분을 제거하여, 게이트 전극(135)에 대응되는 부분에만 블록킹 마스크(182)가 남도록 한다. 이후, 저도즈량을 갖는 n-도핑을 실시하여 스위칭 소자 및 구동회로부 n형 박막 트랜지스터의 반도체층(123, 미도시)에 있어 n형 오믹콘택층(123c)과 도핑되지 않은 액티브층(123a) 사이에 n-도핑된 LDD(Lightly Dopped Drain)층(123b, 미도시)을 형성한다. 이후, 남아있는 블록킹 마스크(182)를 제거한다.
다음, 도 6f에 도시한 바와 같이, 상기 도핑된 반도체층(123, 124) 상부의 게이트 전극(135)및 노출된 게이트 절연막(128) 위로 무기절연물질 중 유전율이 높은 물질 예를들면 질화실리콘(SiNx) 또는 산화알루미늄(Al2O3) 또는 산화탄탈륨(Ta2O5) 중에서 선택된 하나를 증착하여 제 1 층간절연막(142)을 기판(115) 전면에 형성한다.
다음, 상기 제 1 층간절연막(142) 위로 투명도전성물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하고, 제 5 마스크 공정을 진행하여 화소영역(P) 내의 개구부(OA) 영역 및 스토리지 커패시터 형성영역(StgA) 내에 화소전극(165)을 형성한다. 이때, 스토리지 커패시터 형성영역(StgA)은 상기 금속물질의 제 1 스토리지 전극(140)과 그 위에 형성된 고유전율을 갖는 제 1 층간절연막(142)과 상기 화소전극(165)으로 이루어지는 스토리지 커패시터(StgC)를 형성하게 된다. 상기 스토리지 커패시터(StgC)는 종래의 n+도핑된 반도체층으로 형성되는 제 1 스토리지 전극(도 3의 23c)과 산화실리콘(SiO2)의 게이트 절연막(도 3의 28)과 금속물질의 제 2 스토리지 전극(도 3의 40)으로 이루어지는 스토리지 커패시터(도 3의 StgC)와 비교하여 제 1 및 제 2 스토리지 전극(140, 165)을 게이트 절연막(128) 상부에 형성되는 금속물질 패턴(140)과 화소전극(165)으로 형성하고, 그 내부의 유전물질을 게이트 절연막(128)이 아닌 고유전율을 갖는 물질로 형성이 가능한 제 1 층간절연막(142)으로써 형성함으로써, 그 면적을 작게하면서도 동일한 축전용량을 갖는 스토리지 커패시터(StgC)를 형성할 수 있는 것이 특징이다.
또한, 게이트 절연막(128)은 반도체층과 게이트 전극(135)간의 절연특성을 고려해야 하는 바 통상적으로 산화실리콘(SiO2)을 이용해야 하는데, 본 발명에 의한 어레이 기판의 적층 구조에 있어서는 게이트 절연막(128)을 스토리지 커패시터(StgC)의 유전물질로 사용하지 않고, 제 1 층간절연막(142)을 사용하기에 산화실리콘(SiO2)로 제한되지 않는 고유전율을 갖는 무기절연물질로써 상기 제 1 층간절연막(142)을 형성할 수 있으므로 유전물질의 선택 유동성을 크게 한 것이 특징이다.
다음, 도 6g에 도시한 바와 같이, 상기 화소전극(165) 및 노출된 제 1 층간절연막(142) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 제 2 층간절연막(143)과 보호층(144)을 연속하여 형성한다. 이후, 상기 보호층(144) 위로 포토레지스트를 도포하고, 제 6 마스크 공정을 실시하여 반도체층(123) 중 오믹콘택층(123c)과 화소전극(165) 일부를 노출시키는 반도체층 콘택홀(146a, 146b) 및 화소전극 콘택홀(146c)을 형성한다.
다음, 도 6h에 도시한 바와 같이, 상기 반도체층 콘택홀(146a, 146b) 및 화소전극 콘택홀(146c)가 형성된 기판(115) 전면에 금속물질을 증착하고, 제 7 마스크 공정을 진행하여 오믹콘택층(123c)과 접촉하는 소스 및 드레인 전극(148, 153)을 형성한다. 이때, 상기 드레인 전극(153)은 상기 오믹콘택층(123c) 및 화소전극(165)과 동시에 접촉하며 형성되는 것이 특징이다.
도시하지 않았지만, 구동회로부에 있어서는, 화소전극은 형성되지 않으므로, 각각 n형 및 p형 오믹콘택층과 접촉하는 소스 및 드레인 전극이 형성된다.
전술한 제조 방법에 있어서, 구동회로를 구비하지 않는 경우, n+도핑 또는 p+도핑 중 어느 하나의 도핑공정만 진행해도 무방함으로 도핑공정 진행을 위한 하나의 마스크 공정을 줄일 수 있으므로 총 6개의 마스크 공정을 진행하여 폴리실리콘을 반도체층으로 하는 어레이 기판을 제조할 수 있다.
이와 같이, 본 발명의 실시예에 따른 폴리실리콘을 이용한 액정표시장치용 어레이 기판은 화소영역 내에 형성되는 스토리지 커패시터에 있어, 그 구조를 게이트 절연막 위에 형성되는 제 1 스토리지 전극과 고유전율을 갖는 무기절연물질로 형성되는 제 1 층간절연막인 유전체층과 화소전극을 제 2 스토리지 전극으로 하여 구성함으로써, 게이트 절연막을 유전체층으로 하는 종래의 어레이 기판과 비교하여 그 전극 면적이 작은 스토리지 커패시터를 형성함으로써 고개구율을 갖는 어레이 기판을 제공한다. 따라서, 휘도 등의 표시품질이 우수한 액정표시장치를 제공하는 효가가 있다.
또한, 적층구조 변경에 의해 종래의 9개 마스크 공정을 진행하여 완성할 수 있었던, 폴리실리콘을 이용한 액정표시장치용 어레이 기판을 7개 또는 6개 마스크 공정을 이용하여 제조함으로써 제조비용 절감 및 생산성을 증가시키는 효과가 있다.
도 1은 일반적인 구동회로부 일체형 액정표시장치용 어레이 기판의 개략도.
도 2는 폴리실리콘을 이용한 액정표시장치용 어레이 기판 내부의 액티브 영역의 하나의 화소부에 대한 평면도.
도 3은 상기 도 2의 A-A를 따라 절단한 단면도이다.
도 4는 본 발명에 의한 폴리실리콘을 이용한 어레이 기판의 액티브 영역 중 하나의 화소영역을 도시한 평면도.
도 5는 상기 도 4의 B-B를 따라 절단한 단면도이다.
도 6a 내지 도 6h는 본 발명에 의한 액정표시장치용 어레이 기판의 제조 방법에 따른 제조 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
110 : 어레이 기판 115 : 기판
118 : 버퍼층 123 : 반도체층
123a : 액티브층 123b : LDD층
123c : n형 오믹콘택층 128 : 게이트 절연막
135 : 게이트 전극 140 : 제 1 스토리지 전극
142 : 제 1 층간절연막 143 : 제 2 층간절연막
144 : 보호층 146a, 146b : 반도체층 콘택홀
146c : 화소전극 콘택홀 148 : 소스 전극
153 : 드레인 전극 165 : 화소전극(제 2 스토리지 전극)
OA : 화소내 개구부 영역 P : 화소영역
StgC : 스토리지 커패시터 StgA : 스토리지 커패시터 형성 영역
SwA : 스위칭 소자 형성 영역

Claims (11)

  1. 기판과;
    상기 기판 상에 형성된 반도체층과;
    상기 반도체층 위로 기판 전면에 형성된 게이트 절연막과;
    상기 게이트 절연막 위로 형성된 게이트 전극 및 제 1 스토리지 전극과;
    상기 게이트 전극 및 제 1 스토리지 전극 위에 형성된 고유전율을 갖는 무기절연물질로 이루어진 제 1 층간절연막과;
    상기 제 1 층간절연막 위로 상기 제 1 스토리지 전극과 오버랩되며 개구부 전면에 형성되며, 상기 제 1 스토리지 전극과 제 1 층간절연막과 더불어 스토리지 커패시터를 구성하는 제 2 스토리지 전극의 역할을 하는 화소전극과;
    상기 제 1 스토리지 전극과 게이트 전극 및 개구부 일부와 오버랩되며 형성되는 제 2 층간절연막과;
    상기 제 2 층간절연막 위로 상기 반도체층과 접촉하며 형성되는 소스 전극과;
    상기 반도체층 및 화소전극과 접촉하며, 상기 소스 전극에서 일정간격 이격하여 형성되는 드레인 전극
    을 포함하는 액정표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 제 1 층간절연막은 고유전율을 갖는 무기절연물질인 질화실리콘(SiNx), 산화알루미늄(Al2O3), 산화탄탈륨(TaOx) 중에서 선택되는 하나로 이루어지는 것이 특징인 액정표시장치용 어레이 기판.
  3. 제 1 항에 있어서,
    상기 반도체층은 도핑된 오믹콘택층과 순수한 폴리실리콘으로 이루어진 액티브층을 포함하는 액정표시장치용 어레이 기판.
  4. 제 1 항에 있어서,
    상기 기판과 게이트 절연막 사이에는 버퍼층이 더욱 형성된 액정표시장치용 어레이 기판.
  5. 제 1 항에 있어서,
    상기 제 2 층간절연막과 소스 및 드레인 전극 사이에 보호층이 더욱 형성된 액정표시장치용 어레이 기판.
  6. 기판 상에 비정질 실리콘을 증착하고, 결정화하여 폴리실리콘층을 형성하는 단계와;
    상기 폴리실리콘층을 패터닝하여 반도체층을 형성하는 단계와;
    상기 반도체층 위로 게이트 절연막을 전면에 형성하는 단계와;
    상기 게이트 절연막 위로 반도체층과 오버랩되는 게이트 전극을 형성하고, 동시에 상기 게이트 전극에서 일정간격 이격하여 제 1 스토리지 전극을 형성하는 단계와;
    상기 게이트 전극 하부의 반도체층을 도핑하여 오믹콘택층과 액티브층을 형성하는 단계와;
    상기 게이트 전극 및 제 1 스토리지 전극 위로 전면에 고유전율을 갖는 무기절연물질을 증착하여 제 1 층간절연막을 형성하는 단계와;
    상기 제 1 층간절연막 위로 투명도전성물질을 증착하고 패터닝하여 상기 제 1 스토리지 전극과 오버랩되어 제 2 스토리지 전극을 형성하는 화소전극을 형성하는 단계와;
    상기 화소전극 위로 상기 화소전극과 일부 오버랩되며, 상기 화소전극을 오픈시키는 개구부를 갖는 제 2 층간절연막을 형성하는 단계와;
    상기 제 2 층간절연막 위로 반도체층과 접촉하는 소스 전극과 상기 소스 전극에서 일정간격 이격하여 상기 반도체층 및 화소전극과 접촉하는 드레인 전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  7. 다수의 게이트 배선과 데이터 배선이 교차하여 정의되며, 그 내부는 스위칭 소자가 형성되는 제 1 화소영역과, 스토리지 커패시터가 형성되는 제 2 화소영역과, 개구부를 형성하는 제 3 화소영역을 갖는 다수의 화소영역과 상기 다수의 화소영역 외부의 n형 및 p형 박막 트랜지스터가 형성되는 구동회로부를 갖는 폴리실리콘을 이용한 액정표시장치에 있어서,
    기판 상에 비정질 실리콘을 증착하고, 결정화하여 폴리실리콘층을 형성하는 단계와;
    상기 폴리실리콘층을 패터닝하여 상기 구동회로부와, 제 1 화소 영역에 반도체층을 형성하는 단계와;
    상기 반도체층 위로 게이트 절연막을 전면에 형성하는 단계와;
    상기 게이트 절연막 위로 구동회로부 영역 및 제 1 화소영역에 상기 반도체층과 오버랩되는 게이트 전극을 형성하고, 동시에 제 1 화소영역에 제 1 스토리지 전극을 형성하는 단계와;
    상기 게이트 전극 하부의 반도체층을 도핑하여 오믹콘택층과 액티브층을 형성하는 단계와;
    상기 게이트 전극 및 제 1 스토리지 전극 위로 전면에 고유전율을 갖는 무기절연물질을 증착하여 제 1 층간절연막을 형성하는 단계와;
    상기 제 1 층간절연막 위로 제 2 및 제 3 화소영역에 화소전극을 형성하는 단계와;
    상기 구동회로부 및 제 1 및 제 2 화소영역에 제 2 층간절연막을 형성하는 단계와;
    상기 제 2 층간절연막 위로 반도체층과 접촉하는 소스 전극과 상기 소스 전극에서 일정간격 이격하여 상기 반도체층 및 화소전극과 접촉하는 드레인 전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  8. 제 6 항 또는 제 7 항 중 어느 하나의 항에 있어서,
    상기 반도체층을 형성하기 이전에는 기판 상에 버퍼층을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  9. 제 6 항 또는 제 7 항 중 어느 하나의 항에 있어서,
    상기 제 2 층간절연막 상부에는 보호층을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  10. 제 6 항 또는 제 7 항 중 어느 하나의 항에 있어서,
    상기 제 1 층간절연막을 형성하는 고유전율을 갖는 무기절연물질은 질화실리콘(SiNx), 산화알루미늄(Al2O3), 산화탄탈륨(TaOx) 중에서 선택되는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  11. 제 7 항에 있어서,
    상기 반도체층을 도핑하는 단계는 p+ 도핑하여 구동회로부의 p형 박막 트랜지스터를 형성하는 영역의 반도체층에 p형 오믹콘택층을 형성하는 단계와;
    상기 구동회로부의 n형 박막 트랜지스터를 형성하는 영역의 반도체층 및 제 1 영역의 반도체층에 n+ 도핑하여 n형 오믹콘택층을 형성하는 단계와;
    상기 n형 오믹콘택층과 상기 게이트 전극 하부의 순수한 폴리실리콘의 액티브층 사이에 n- 도핑하여 LDD층을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
KR1020030088367A 2003-12-06 2003-12-06 액정표시장치용 어레이 기판 및 그 제조 방법 KR20050054737A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030088367A KR20050054737A (ko) 2003-12-06 2003-12-06 액정표시장치용 어레이 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030088367A KR20050054737A (ko) 2003-12-06 2003-12-06 액정표시장치용 어레이 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20050054737A true KR20050054737A (ko) 2005-06-10

Family

ID=37249978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030088367A KR20050054737A (ko) 2003-12-06 2003-12-06 액정표시장치용 어레이 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20050054737A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101262091B1 (ko) * 2005-09-28 2013-05-14 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR20150071375A (ko) * 2013-12-18 2015-06-26 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101262091B1 (ko) * 2005-09-28 2013-05-14 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR20150071375A (ko) * 2013-12-18 2015-06-26 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법

Similar Documents

Publication Publication Date Title
US10403705B2 (en) Organic light emitting display device and method for manufacturing the same
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
US20060008932A1 (en) Liquid crystal display device having driving circuit and method of fabricating the same
US20080142804A1 (en) Liquid crystal display device including driving circuit and method of fabricating the same
TW201338102A (zh) 主動元件及主動元件陣列基板
KR20120046555A (ko) 어레이 기판의 제조방법
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
US7911568B2 (en) Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel
US8279389B2 (en) Liquid crystal display device having storage lines overlapping active layers formed of polysilicon material
US20080197357A1 (en) Display panel and manufacturing method
KR101056013B1 (ko) 액정표시장치용 어레이기판 제조방법
KR101255783B1 (ko) 구동회로 일체형 액정표시장치용 어레이 기판의 제조방법
KR20060118063A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
US20060065894A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20060109638A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20050003249A (ko) 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
KR20060104219A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20050054737A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR100938886B1 (ko) 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
KR101034788B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20060104220A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101136410B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
JP2000206565A (ja) 表示装置用半導体素子及びこれを用いた液晶表示装置
KR20050070438A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20110058355A (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110630

Effective date: 20120723