JP3626734B2 - 薄膜半導体装置 - Google Patents
薄膜半導体装置 Download PDFInfo
- Publication number
- JP3626734B2 JP3626734B2 JP2002064795A JP2002064795A JP3626734B2 JP 3626734 B2 JP3626734 B2 JP 3626734B2 JP 2002064795 A JP2002064795 A JP 2002064795A JP 2002064795 A JP2002064795 A JP 2002064795A JP 3626734 B2 JP3626734 B2 JP 3626734B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- thin film
- semiconductor device
- polysilicon
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 34
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 81
- 229920005591 polysilicon Polymers 0.000 claims description 54
- 239000010408 film Substances 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 description 39
- 239000010410 layer Substances 0.000 description 27
- 238000004519 manufacturing process Methods 0.000 description 23
- 230000000694 effects Effects 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Description
【発明の属する技術分野】
本発明は、薄膜半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
従来、CMOS形の薄膜半導体装置では、Nchトランジスタ及びPchトランジスタのゲート電極が単一金属あるいは単一導電型ポリシリコンにより構成されていた。しかし、この方法ではゲート電極材料の仕事関数がNch、Pchとも同一になり、同程度の閾値電圧(Vth)を得ようとするとどちらかのチャネル不純物濃度を極端に小さくする必要があった。
【0003】
このため、ガラス基板上の多結晶シリコンにNch、Pchトランジスタを形成する薄膜半導体装置では、600度以下の低温処理プロセスであること、多結晶シリコンの面方位の複雑さから、界面準位密度が大きく(単結晶Siが1E11/cm2程度であるのに対し、通常5E11/cm2以上)、また、チャネル不純物濃度の低い方のトランジスタのVthは界面準位密度のバラツキの影響を受けて大きくばらついてしまうという不具合があった。このため、回路駆動電圧をVthのばらつきの最大値よりも下げることができず、2.5V以下の低電圧化すなわち低消費電力化を図ることができなかった。
【0004】
上記Vthのばらつきを低減する方法として、たとえば特開平8−107153号公報には、単結晶シリコンの場合についてNchのゲートポリシリコンをN型にし、PchのゲートポリシリコンをP型にしてゲート電極の仕事関数の寄与を利用する試みや、SOIの場合について単結晶とは逆にNchのゲートポリシリコンをP型にし、PchのゲートポリシリコンをN型にしてゲート電極の仕事関数の寄与を利用する試みが報告されている。
【0005】
【発明が解決しようとする課題】
しかしながら、ガラス基板上に形成したa−Siをエキシマレーザー等で多結晶化したものは通常正の界面準位密度をもつため、特開平8−107153号公報に示されるSOIの構造とは逆のNchのゲートポリシリコンをN型にし、PchのゲートポリシリコンをP型にしてVthを下げる必要があるが、ゲート電極の仕事関数を利用しただけでは十分にVthのばらつきを小さくすることができない。
【0006】
たとえば、ゲート酸化膜の膜厚=50nm、Qss(界面準位密度)=5E11/cm2を想定すると、2V以下のVthを得るためのチャネル不純物濃度は、Pchでは約2.1E16/cm3、Nchでは約1.8E17/cm3であり、Nchについてはほぼ十分なチャネル不純物濃度が得られるが、Pchについては単結晶Siに比べて5E11/cm2程度と圧倒的に多いQssに対し十分とはいえず、Vthのばらつき(標準偏差)が0.3Vを超えてしまうため、結局2.5V以下の低電圧回路に適用することは非常に困難であった。
【0007】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、低いVthと高濃度のチャネル不純物濃度を達成し、ポリシリコン等の界面準位の大きい活性層に形成したトランジスタのVthのばらつきを改善して低電圧回路の構成を可能にする薄膜半導体装置及びその製造方法を提供することにある。
【0008】
【問題を解決するための手段】
上記目的を達成するため、本発明の薄膜半導体装置は、透明絶縁性基板上に形成した多結晶シリコン層を活性層とするNチャネルMOSトランジスタとPチャネルMOSトランジスタとを有する薄膜半導体装置において、前記多結晶シリコン上にゲート絶縁膜を介して形成されるゲート電極にポリシリコンを含み、Nチャネルのゲートの前記ポリシリコンがN型、Pチャネルのゲートの前記ポリシリコンがP型であり、空乏化電荷をQs、界面準位密度をQss、電荷素量をqとした場合に、Qs≧Qss×qの関係を満たすようにチャネル不純物濃度が規定され、かつ、前記多結晶シリコン層が最大空乏層幅より薄く形成されているものである。
【0011】
また、本発明においては、前記多結晶シリコン層の厚さが、60nm以下に設定される構成とすることもできる。
【0016】
このように、本発明は、透明性絶縁基板上の多結晶シリコン層上にNch及びPchのゲートポリシリコンを形成するに当たり、NchのゲートポリシリコンはN型に、PchのゲートポリシリコンはP型にし、かつ、多結晶シリコン層をその厚さが反転時空乏層幅よりも薄くなるように形成することにより、閾値電圧(Vth)を低くしながらチャネル不純物濃度を高め、界面準位の多い多結晶シリコンにおいてもVthのばらつきを従来の半分以下に低減することができる。
【0017】
図2に、本発明の薄膜半導体装置の断面を示す。ガラス基板1等の透明絶縁性基板上に、下地保護膜2を介して多結晶シリコン層3が設けられ、その上にゲート絶縁膜4を介しゲートポリシリコン5が形成され、Nchトランジスタ101のゲートポリシリコン5はN型に、Pchトランジスタ201のゲートポリシリコン5はP型に形成され、この多結晶シリコン層3の厚さは、Nch、Pchの反転時に延びる空乏層幅より薄く形成されている。
【0018】
このNch、Pchで異なる導電タイプのゲートポリシリコン5と反転時に延びる空乏層幅より薄い厚さの多結晶シリコン層3を設けることにより、薄膜トランジスタのチャネル不純物濃度をそれぞれ2E16/cm3以上に高濃度化しても閾値電圧(Vth)を低くすることができるため、界面準位密度(Qss)の影響を小さくし、Vthのばらつきを小さく抑えることができる。
【0019】
【発明の実施の形態】
本発明に係る薄膜半導体装置は、その好ましい一実施の形態において、ガラス基板等の透明絶縁性基板上に多結晶シリコン層とゲート絶縁膜とポリシリコンを含むゲート電極とで形成されるNチャネルMOSトランジスタとPチャネルMOSトランジスタとを有し、MOSトランジスタのソース/ドレイン形成時やLDD形成時の不純物注入と同時に、又は、別工程でゲートポリシリコンに不純物を注入してNチャネルのゲートポリシリコンをN型、PチャネルのゲートポリシリコンをP型にし、かつ、多結晶シリコン層の厚さを反転チャネル形成時における空乏層幅より薄くなるように形成することにより、閾値電圧(Vth)を低くしながらチャネル不純物濃度を高め、界面準位の多い多結晶シリコンにおいてもVthのばらつきを従来の半分以下に低減して低電圧駆動を実現する。
【0020】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。
【0021】
[実施例1]
まず、本発明の第1の実施例に係る薄膜半導体装置及びその製造方法について、図1乃至図5を参照して説明する。図1は、本発明の第1の実施例に係る薄膜半導体装置の平面図であり、図2は図1のX−X線に沿ったNch−LDD、Pchトランジスタの構造を示す断面図である。また、図3乃至図5は薄膜半導体装置の製造方法を示すX−X線に沿った工程断面図である。なお、図3乃至図5は一連の製造工程を示すものであり、作図の都合上分図したものである。
【0022】
図3乃至図5を参照して、第1の実施例に係る薄膜半導体装置の製造方法について説明する。まず、図3(a)に示すように、ガラス基板1の上にSiO2からなる約100nm(1000A)の下地保護膜2を形成し、その上にLP−CVDあるいはPE−CVDにより約60nmのa−Si3を形成する。PE−CVDにより形成されたa−Si3では、次のエキシマレーザー等による結晶化の前に1%以下に脱水素処理される。その後、a−Si3が形成された基板は結晶化強度80〜95%のエネルギーのエキシマレーザー等により多結晶化処理される。
【0023】
次に、アイランドPR(I−PR)、アイランドドライエッチ(I−DE)により多結晶シリコン3が素子単位のアイランド状に分離され、PR工程によりNchトランジスタ形成領域にはBが選択的にイオンドーピングあるいはイオン注入され(図3(b)参照)、Pchトランジスタ形成領域にはPが選択的にイオンドーピングあるいはイオン注入される(図3(c)参照)。B及びPの実ドーズ量は、この実施例の場合それぞれ4E12/cm2、1E12/cm2である。なお、Nch、Pchのチャネル部ドーピングの順番は本発明の効果に影響がなく、逆の順番であってもかまわない。
【0024】
次に、図4(d)に示すように、LP−CVDあるいはPE−CVDによりゲート酸化膜4を約50nm程度成長させた後、Pを5E19/cm3程度ドープされたゲートポリシリコン5を約100nm成長させ、PR工程によりPchトランジスタの形成領域だけ選択的にBを1E16/cm2程度イオンドーピングあるいはイオン注入により打ち込み、ゲートポリシリコン5をP型に反転させる。なお、ゲートポリシリコン5の導電型決定方法は本発明の効果に影響がなく、Bをドープした後、Nchのゲートポリシリコン5をPで打ち返しても同様の効果が得られる。
【0025】
次に、図4(e)に示すように、必要によりレーザーアニールなどの活性化を行なった後、Cr等のゲートメタル6を約100nm成長後、G−PR、G−DEによりゲート電極が選択的に形成される。
【0026】
ゲート電極が選択的に形成された後、LDD構造とする場合には、PR工程およびイオン注入あるいはイオンドーピングによりLDD7が選択的に形成され(図4(f)参照)、さらに、SDB−PR、Bドーピング、SDP−PR、PドーピングによりPchのS/D8及びNchのS/D9が選択的あるいはゲート電極とセルフアライン的に形成される(図5(g)参照)。
【0027】
最後に、SiNxなどの層間絶縁膜10を約200nm成長した後、活性化のアニールを行ない、コンタクトPR、コンタクトDEにより選択的にコンタクトホール11を開口し、約500nmのAlを成膜したあと、PR工程、エッチング工程を経てアルミ配線12を選択的に形成する(図5(h)参照)。
【0028】
このように、第1の実施例の製造方法によれば、Nchトランジスタのゲートポリシリコン5はN型に、Pchトランジスタのゲートポリシリコン5はP型に形成され、さらに多結晶シリコン3の厚さが反転時空乏層幅よりも薄く形成されるため、Nch、Pchのチャネル領域の不純物濃度を2E16/cm3以上にしてもNch及びPchのVthを2V以下にすることができ、チャネル不純物濃度が高いためにポリシリコン特有の高界面準位密度の影響を受けにくくばらつきが小さくなり、論理回路の設計自由度が向上し歩留まりが上がるという効果がもたらされる。
【0029】
このことをPchトランジスタのVthの近似式を用いてさらに説明する。PchのVthの近似式は以下のように示される。
【0030】
Vth=−Qs/Cox−2φn+(φm+φn)−Qss/Cox×q
∴Qs=(2×κs×ε0×q×Nd×2×φn)1/2
Xdmax=(2×κs×ε0×φinv/q/Nd)1/2
ここで、Qs:空乏化電荷、Cox:単位面積当たりのゲート絶縁膜容量、φn:チャネル部の擬フェルミレベル、φm:ゲートポリシリコンの擬フェルミレベル、Qss:界面準位密度、q:電荷素量、κs:比誘電率、ε0:真空の誘電率、Nd:チャネル部ドナー密度、Xdmax:最大空乏層幅、φinv(反転電圧)である。
【0031】
通常、製造の容易さからPchもNchもゲートポリシリコン5はN型に形成されるが、この場合PchのVthを2V以下にしようとすると、多結晶シリコンの場合Qssが5E11/cm2程度と単結晶シリコンに比べて非常に多いため、チャネル濃度は9E13/cm3以下にしなければならず、Qs≪Qss×qとなっていた。このため、PchのVthはチャネル濃度よりも界面準位密度というパラメータに大きく依存し、ばらつきが大きく標準偏差(σ)が0.3V近くあった。一方、NchトランジスタはN型ゲートであるため、2V以下のVthにするためのチャネル濃度は2E17/cm3と高いためQs>Qss×qとなっており、チャネルBドーズでVthが決まり、ばらつきはσ≒0.1V程度である。
【0032】
これに対して、本発明ではNchのゲートポリシリコン5をN型に、Pchのゲートポリシリコン5をP型にし、かつ、活性層となる多結晶シリコン3の厚さをNch、Pch各トランジスタの反転チャネルが形成される時に延びる空乏層の幅よりも薄くすることにより、Nchのチャネル部不純物濃度を2E17/cm3、Pchのチャネル部不純物濃度を8E16/cm3程度まで上げてもVthは2V以下にできるため、NchではQs>Qss×q、PchではQs≒Qss×qとなり、特にPchではばらつきは半減し回路設計の自由度、工程能力が格段に(2倍以上)向上する。
【0033】
また、ゲート電極をポリシリコンとメタルあるいはシリサイドとの少なくとも2層以上の構造にすることにより、CMOSインバーター等の回路でもゲートコンタクトをN型、P型で独立にとる必要がなく、通常のCMOS設計ルールがそのまま使えるようになる。
【0034】
[実施例2]
次に、本発明の第2の実施例に係る薄膜半導体装置及びその製造方法について、図6及び図7を参照して説明する。図6及び図7は、第2の実施例に係る薄膜半導体装置の製造方法を示す工程断面図であり、作図の都合上分図したものである。前記した第1の実施例では、本発明をPR工程を使ったLDD構造に適用したが、SA(セルフアライン)を用いたLDD構造に適用することで工程の短縮が可能である。
【0035】
上記構造の薄膜半導体装置の製造方法を図6及び図7に示す。本図において、ゲート酸化膜4の成長までの工程は第1の実施例と同様である。続いて、図6(a)に示すように、ゲートポリシリコン5を約60nm成長させる。ゲートポリシリコン5はトランジスタの活性層と同程度の厚さかイオンドーピングによるつき抜けを考慮すると活性層よりやや厚い方が好ましい。その後、G−PR、DE工程を経てNch、Pchトランジスタのゲート電極となるポリシリコン5が所定の領域にパターニングされる。
【0036】
次に、SDB−PR、BドーピングによりPch領域に選択的にBがドープされ、PchトランジスタのS/D8とゲートポリシリコン5がP型にドーピングされる(図6(b)参照)。続いて、SDP−PR、PドーピングによりNch領域に選択的にPがドープされ、NchトランジスタのS/D9とゲートポリシリコン5がN型にドーピングされる(図6(c)参照)。なお、SDB−PR・Bドーピング、SDP−PR・Pドーピングの工程はこの順番でなくとも良く、逆の順番でも本発明の効果は変わらない。
【0037】
次に、ゲートポリシリコン5のシリサイド処理後、PE−CVDで約200nmの層間絶縁膜10となるSiNxを成長させ、不純物の活性化のためのアニール工程を経て、C−PR、DE工程によりコンタクトホール11が形成される。次に、約500nmのアルミ成膜後、Al−PR、DE工程を経てアルミ配線12が形成され、薄膜半導体基板が完成する(図7(d)参照)。
【0038】
このような製造方法を用いることにより、第1の実施例の効果に加えて、ゲートポリシリコン5の導電型をNch、PchそれぞれのS/Dドーピングで同時に形成することができるため、工程の短縮が可能である。
【0039】
[実施例3]
次に、本発明の第3の実施例に係る薄膜半導体装置及びその製造方法について、図8を参照して説明する。図8は、第3の実施例に係る薄膜半導体装置の製造方法を示す工程断面図である。前記した第2の実施例では、本発明をSA(セルフアライン)を用いたLDD構造に適用したが、サイドウォールを用いたLDD構造に適用することもできる。
【0040】
図8を用いてその製造方法について説明する。本図においてG−DEによりポリシコンゲート電極5をパターニングするまでの工程は第2の実施例と同様である。ゲート電極パターニング後、LDDB−PR、Bのイオン注入によりPchトランジスタのLDDを選択的に形成し(図8(a)参照)、次に、LDDP−PR、Pのイオン注入によりNchのLDDを選択的に形成する(図8(b)参照)。なお、Pch、NchのLDD形成順は本発明の効果に影響がなく、逆の形成順でも同様の効果が得られる。また、Pch、Nchのどちらか一方にのみLDDを形成する場合は他方のトランジスタのSD−PR・SDドーピング工程を先に行なえばよい。
【0041】
次に、LDD形成の後、サイドウォールスペーサーとなるSiO2を約30nm、ALP−CVDあるいはPE−CVDで成膜しRIEモードエッチングにより約200nmのサイドウォールスペーサー14を形成する(図8(c)参照)。ゲートポリシリコンのシリサイド処理後、これに続くSDB−PR以降の工程は第2の実施例と同様である。
【0042】
このように、第3の実施例ではゲートポリシリコンの導電型を決める工程は第2の実施例と同様であるが、LDDをサイドウォールスペーサー14で形成しているため、第1の実施例に比べPRの重ね精度よりも小さいLDD長(1μm以下)を実現することができ、LDDトランジスタの高性能化が可能である。
【0043】
[実施例4]
次に、本発明の第4の実施例に係る薄膜半導体装置について、図9を参照して説明する。図9は、第4の実施例に係る薄膜半導体装置を示す平面図である。なお、本実施例は、ゲートメタル配線の段切れ対策を施すことを特徴とするものであり、主な製造工程は第1の実施例と同様である。
【0044】
前記した第1の実施例では、ゲートポリシリコン5とCr等のゲートメタル6の積層ゲート電極が、部分的に多結晶シリコン3及びゲート酸化膜4の端部をまたぐような位置関係となっていたため、ゲートメタル6が段切れを起こす恐れがあった。
【0045】
そこで、本実施例では、図9に示すようにゲートポリシリコン5とゲートメタル6の積層ゲート電極の下層全面に多結晶シリコン3及びゲート酸化膜4が延在するように形成している。そのため、素子部でゲートメタル6の下に多結晶シリコンアイランド3の段差がなくなり、柱状成長しやすいCrなどの段切れを防止することが可能となる。
【0046】
【発明の効果】
以上説明したように、本発明の薄膜半導体装置及びその製造方法によれば下記記載の効果を奏する。
【0047】
本発明の第1の効果は、Nch、Pchのチャネル領域の不純物濃度を大きくしても閾値電圧(Vth)を所定の値以下にすることができるということである。
【0048】
その理由は、NchトランジスタのゲートポリシリコンをN型に、PchトランジスタのゲートポリシリコンをP型に形成し、さらに多結晶シリコンの厚さを反転時空乏層幅よりも薄く設定しているからである。
【0049】
また、本発明の第2の効果は、Vthばらつきが小さくなり、論理回路の設計自由度が向上し歩留まりが上がるということである。
【0050】
その理由は、チャネル不純物濃度が高いためにポリシリコン特有の高界面準位密度の影響を受けにくくなるからである。
【0051】
また、本発明の第3の効果は、ゲート電極を構成するゲートメタルの段切れを防止することができるということである。
【0052】
その理由は、ゲート電極下層全面に多結晶シリコン及びゲート絶縁膜が配設されるようにパターン形成しているからである。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係る薄膜半導体装置の構成を示す平面図である。
【図2】本発明の第1の実施例に係る薄膜半導体装置の構造を示す断面図である。
【図3】本発明の第1の実施例に係る薄膜半導体装置の製造方法を示す工程断面図である。
【図4】本発明の第1の実施例に係る薄膜半導体装置の製造方法を示す工程断面図である。
【図5】本発明の第1の実施例に係る薄膜半導体装置の製造方法を示す工程断面図である。
【図6】本発明の第2の実施例に係る薄膜半導体装置の製造方法を示す工程断面図である。
【図7】本発明の第2の実施例に係る薄膜半導体装置の製造方法を示す工程断面図である。
【図8】本発明の第3の実施例に係る薄膜半導体装置の製造方法を示す工程断面図である。
【図9】本発明の第4の実施例に係る薄膜半導体装置の構成を示す平面図である。
【符号の説明】
1 ガラス基板
2 下地保護膜
3 a−Si(多結晶シリコン)
4 ゲート酸化膜
5 ゲートポリシリコン
6 ゲートメタル
7 LDD
8 Pch S/D
9 Nch S/D
10 層間絶縁膜
11 コンタクトホール
12 アルミ配線
13 シリサイド層
14 サイドウォールスペーサー
15 レジスト
101 Nchトランジスタ
201 Pchトランジスタ
Claims (2)
- 透明絶縁性基板上に形成した多結晶シリコン層を活性層とするNチャネルMOSトランジスタとPチャネルMOSトランジスタとを有する薄膜半導体装置において、前記多結晶シリコン上にゲート絶縁膜を介して形成されるゲート電極にポリシリコンを含み、Nチャネルのゲートの前記ポリシリコンがN型、Pチャネルのゲートの前記ポリシリコンがP型であり、空乏化電荷をQs、界面準位密度をQss、電荷素量をqとした場合に、Qs≧Qss×qの関係を満たすようにチャネル不純物濃度が規定され、かつ、前記多結晶シリコン層が最大空乏層幅より薄く形成されていることを特徴とする薄膜半導体装置。
- 前記多結晶シリコン層の厚さが、60nm以下に設定されることを特徴とする請求項1記載の薄膜半導体装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002064795A JP3626734B2 (ja) | 2002-03-11 | 2002-03-11 | 薄膜半導体装置 |
TW092104387A TWI291225B (en) | 2002-03-11 | 2003-03-03 | Thin film semiconductor device and method for manufacturing same |
US10/383,508 US6972221B2 (en) | 2002-03-11 | 2003-03-10 | Thin film semiconductor device and method for manufacturing same |
CNB03120029XA CN1285127C (zh) | 2002-03-11 | 2003-03-11 | 薄膜半导体器件及其制造该器件的方法 |
KR1020030015019A KR100691293B1 (ko) | 2002-03-11 | 2003-03-11 | 박막 반도체 디바이스 및 그 제조 방법 |
US10/961,094 US7109554B2 (en) | 2002-03-11 | 2004-10-12 | Thin film semiconductor device and method for manufacturing same |
US11/490,031 US20060261339A1 (en) | 2002-03-11 | 2006-07-21 | Thin film semiconductor device and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002064795A JP3626734B2 (ja) | 2002-03-11 | 2002-03-11 | 薄膜半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003264291A JP2003264291A (ja) | 2003-09-19 |
JP3626734B2 true JP3626734B2 (ja) | 2005-03-09 |
Family
ID=28034877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002064795A Expired - Fee Related JP3626734B2 (ja) | 2002-03-11 | 2002-03-11 | 薄膜半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (3) | US6972221B2 (ja) |
JP (1) | JP3626734B2 (ja) |
KR (1) | KR100691293B1 (ja) |
CN (1) | CN1285127C (ja) |
TW (1) | TWI291225B (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3626734B2 (ja) * | 2002-03-11 | 2005-03-09 | 日本電気株式会社 | 薄膜半導体装置 |
JP4084080B2 (ja) * | 2002-05-10 | 2008-04-30 | 株式会社日立製作所 | 薄膜トランジスタ基板の製造方法 |
TWI220072B (en) * | 2003-02-19 | 2004-08-01 | Toppoly Optoelectronics Corp | TFT structure with LDD region and manufacturing process of the same |
CN100395884C (zh) * | 2003-11-07 | 2008-06-18 | 友达光电股份有限公司 | 形成cmos晶体管的方法 |
KR100571827B1 (ko) * | 2003-12-17 | 2006-04-17 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조방법 |
FR2868209B1 (fr) * | 2004-03-25 | 2006-06-16 | Commissariat Energie Atomique | Transistor a effet de champ a canal en carbone diamant |
JP4649896B2 (ja) * | 2004-07-09 | 2011-03-16 | 日本電気株式会社 | 半導体装置及びその製造方法、並びにこの半導体装置を備えた表示装置 |
JP2006032542A (ja) * | 2004-07-14 | 2006-02-02 | Seiko Instruments Inc | 半導体装置の製造方法 |
WO2006030522A1 (ja) * | 2004-09-17 | 2006-03-23 | Sharp Kabushiki Kaisha | 薄膜半導体装置及びその製造方法 |
KR20060032454A (ko) * | 2004-10-12 | 2006-04-17 | 삼성전자주식회사 | 다결정 실리콘 제조방법 |
JP2006253376A (ja) * | 2005-03-10 | 2006-09-21 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US7605042B2 (en) * | 2005-04-18 | 2009-10-20 | Toshiba America Electronic Components, Inc. | SOI bottom pre-doping merged e-SiGe for poly height reduction |
US7911568B2 (en) | 2005-05-13 | 2011-03-22 | Samsung Electronics Co., Ltd. | Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel |
TWI257177B (en) * | 2005-07-27 | 2006-06-21 | Quanta Display Inc | Manufacturing processes for a thin film transistor and a pixel structure |
KR101239889B1 (ko) * | 2005-08-13 | 2013-03-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
JP5131508B2 (ja) * | 2005-11-14 | 2013-01-30 | Nltテクノロジー株式会社 | 受光回路 |
KR100790977B1 (ko) | 2006-01-13 | 2008-01-03 | 삼성전자주식회사 | 출력편차가 개선된 출력버퍼 및 이를 구비한평판표시장치용 소오스 드라이버 |
GB2451116A (en) * | 2007-07-20 | 2009-01-21 | X Fab Uk Ltd | Polysilicon devices |
CN101452855B (zh) * | 2007-12-07 | 2013-01-02 | 统宝光电股份有限公司 | 影像显示系统的薄膜晶体管的结构与制造方法 |
JP5173968B2 (ja) * | 2008-09-25 | 2013-04-03 | キヤノン株式会社 | 画像形成装置および画像形成方法 |
CN109950320A (zh) * | 2019-03-18 | 2019-06-28 | 武汉华星光电半导体显示技术有限公司 | 阵列基板和阵列基板的制造方法 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US516771A (en) * | 1894-03-20 | Burglar-alarm | ||
JPS5828871A (ja) | 1981-08-12 | 1983-02-19 | Toshiba Corp | シリコン薄膜半導体装置の製造方法 |
JPS59213156A (ja) | 1983-05-19 | 1984-12-03 | Seiko Epson Corp | 半導体装置 |
JPH0697694B2 (ja) | 1983-08-25 | 1994-11-30 | セイコーエプソン株式会社 | 相補型薄膜トランジスタ |
JPH01162376A (ja) * | 1987-12-18 | 1989-06-26 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH01310574A (ja) | 1988-06-09 | 1989-12-14 | Ricoh Co Ltd | 薄膜トランジスターの製造方法 |
US5116771A (en) * | 1989-03-20 | 1992-05-26 | Massachusetts Institute Of Technology | Thick contacts for ultra-thin silicon on insulator films |
US5185280A (en) * | 1991-01-29 | 1993-02-09 | Texas Instruments Incorporated | Method of fabricating a soi transistor with pocket implant and body-to-source (bts) contact |
US5298434A (en) * | 1992-02-07 | 1994-03-29 | Harris Corporation | Selective recrystallization to reduce P-channel transistor leakage in silicon-on-sapphire CMOS radiation hardened integrated circuits |
US6323071B1 (en) * | 1992-12-04 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor device |
JPH06268215A (ja) | 1993-03-10 | 1994-09-22 | Hitachi Ltd | Mis型半導体装置 |
JP3403231B2 (ja) * | 1993-05-12 | 2003-05-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
TW299897U (en) * | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
JP2873660B2 (ja) * | 1994-01-08 | 1999-03-24 | 株式会社半導体エネルギー研究所 | 半導体集積回路の作製方法 |
JP3263941B2 (ja) | 1994-10-05 | 2002-03-11 | ソニー株式会社 | 半導体装置の製造方法 |
JPH08293610A (ja) | 1995-04-24 | 1996-11-05 | Asahi Chem Ind Co Ltd | 半導体装置およびその製造方法 |
JPH09191111A (ja) * | 1995-11-07 | 1997-07-22 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
TW317643B (ja) * | 1996-02-23 | 1997-10-11 | Handotai Energy Kenkyusho Kk | |
JP4376979B2 (ja) * | 1998-01-12 | 2009-12-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6559036B1 (en) * | 1998-08-07 | 2003-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US6617644B1 (en) * | 1998-11-09 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US6259138B1 (en) * | 1998-12-18 | 2001-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith |
JP2001017507A (ja) | 1999-07-09 | 2001-01-23 | Seiko Giken Kk | 入浴介護補助装置 |
JP2001090590A (ja) | 1999-09-27 | 2001-04-03 | Sanshin Ind Co Ltd | 水ジェット推進機を有する滑走艇 |
JP3626734B2 (ja) * | 2002-03-11 | 2005-03-09 | 日本電気株式会社 | 薄膜半導体装置 |
-
2002
- 2002-03-11 JP JP2002064795A patent/JP3626734B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-03 TW TW092104387A patent/TWI291225B/zh not_active IP Right Cessation
- 2003-03-10 US US10/383,508 patent/US6972221B2/en not_active Expired - Fee Related
- 2003-03-11 CN CNB03120029XA patent/CN1285127C/zh not_active Expired - Fee Related
- 2003-03-11 KR KR1020030015019A patent/KR100691293B1/ko not_active IP Right Cessation
-
2004
- 2004-10-12 US US10/961,094 patent/US7109554B2/en not_active Expired - Lifetime
-
2006
- 2006-07-21 US US11/490,031 patent/US20060261339A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
KR100691293B1 (ko) | 2007-03-12 |
US6972221B2 (en) | 2005-12-06 |
US7109554B2 (en) | 2006-09-19 |
US20030170938A1 (en) | 2003-09-11 |
CN1285127C (zh) | 2006-11-15 |
US20050045883A1 (en) | 2005-03-03 |
JP2003264291A (ja) | 2003-09-19 |
TWI291225B (en) | 2007-12-11 |
TW200304214A (en) | 2003-09-16 |
CN1444281A (zh) | 2003-09-24 |
US20060261339A1 (en) | 2006-11-23 |
KR20030074352A (ko) | 2003-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3626734B2 (ja) | 薄膜半導体装置 | |
JP2873660B2 (ja) | 半導体集積回路の作製方法 | |
JPH07235680A (ja) | 薄膜トランジスタの製造方法 | |
JP3426043B2 (ja) | 半導体装置の作製方法 | |
JP4112150B2 (ja) | オペアンプ回路および差動増幅回路の作製方法 | |
KR20020091815A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
JPH06222387A (ja) | 半導体装置 | |
JPH10256554A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH07211918A (ja) | 薄膜トランジスタの製造方法 | |
JPH11281997A (ja) | 回路基板、その製造方法および液晶表示装置 | |
US20040207011A1 (en) | Semiconductor device, semiconductor storage device and production methods therefor | |
KR100302578B1 (ko) | 억세스속도를높일수있는스태틱반도체메모리디바이스 | |
JP2002134751A (ja) | アクティブマトリクス型表示装置およびその製造方法 | |
JP3153911B2 (ja) | 半導体装置の製法 | |
JPH11214696A (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
JP2802752B2 (ja) | 半導体デバイスの構造 | |
JPH06260499A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP3481902B2 (ja) | Tftアレイの製造方法 | |
KR100369745B1 (ko) | 반도체장치 및 그의 제조방법 | |
JP2000332255A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2001274413A (ja) | 薄膜トランジスタの製造方法 | |
KR100191786B1 (ko) | 박막트랜지스터의 제조방법 | |
JP3727578B2 (ja) | 半導体装置の製造方法、並びに半導体装置、スタティック型ランダムアクセスメモリ装置及び携帯電子機器 | |
JPH09213962A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP3375915B2 (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041203 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |