JP2006032542A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006032542A
JP2006032542A JP2004207222A JP2004207222A JP2006032542A JP 2006032542 A JP2006032542 A JP 2006032542A JP 2004207222 A JP2004207222 A JP 2004207222A JP 2004207222 A JP2004207222 A JP 2004207222A JP 2006032542 A JP2006032542 A JP 2006032542A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
polycrystalline silicon
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004207222A
Other languages
English (en)
Inventor
Jun Osanai
潤 小山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2004207222A priority Critical patent/JP2006032542A/ja
Priority to US11/178,745 priority patent/US20060014389A1/en
Priority to CNA2005100896458A priority patent/CN1725472A/zh
Publication of JP2006032542A publication Critical patent/JP2006032542A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 安定製造が可能であり、また安価に低電圧動作、低消費電力、高速動作が可能である極薄膜ＳＯＩ基板を用いたＭＯＳ型半導体装置の製造方法を提供することを目的とする。
【解決手段】 極薄膜ＳＯＩ基板を用いたＭＯＳ型半導体装置において、ソースおよびドレイン上に薄い絶縁膜中に設けたコンタクトを介して多結晶シリコンを形成し、次に比較的厚い絶縁膜を設けコンタクトを形成し、金属配線とソースおよびドレインの電気的接合は多結晶シリコンを介して行うようにした。
【選択図】 図３

Description

本発明は低電圧動作、低消費電力かつ高速動作である極薄膜SOI基板を用いた半導体装置の製造方法に関する。
活性層の厚さが100nm以下のSOI(Silicon On Insulator)基板を用いたMOS型半導体装置は完全空乏型動作が可能であり、従来の半導体基板を用いた半導体装置に比して低電圧動作が可能である。従って、低消費電力であり、また寄生容量が小さいことからより一層高速動作が可能な半導体装置である。
SOI基板を用いた半導体素子のパフォーマンスを向上させるには、より一層活性層の厚さを薄膜化する必要があるが、その場合MOSトランジスターのソースおよびドレインと金属配線の電気的結合を行うコンタクト孔が、活性層厚さが薄いためコンタクト孔形成時に活性層下層の絶縁膜にまで達してしまい十分なコンタクトが取れなくなるという問題を有している。
その解決策として、ソースおよびドレイン上に単結晶を成長させる方法がある（例えば、特許文献１）。
特開平５−３２６５５６号公報（図２）
上記の従来の構造において、単結晶成長は装置状況の変動によっては結晶欠陥が生じ、安定して結晶成長が行えないという問題を有している。また単結晶成長装置は高価な製造装置であり、その製造装置を用いて製造された半導体装置はコストが高いという欠点も有している。
本発明は安定して製造が行え、また安価に低電圧動作、低消費電力、高速動作が可能である極薄膜SOI基板を用いたMOS型半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために、本発明は次の手段を用いた。
（１）絶縁膜上の単結晶半導体中に形成されたMOSトランジスターのソースおよびドレイン上に第１の絶縁膜を形成する工程と、前記ソースおよびドレイン上の前記第１の絶縁膜中に選択的に第１のコンタクト孔を形成する工程と、多結晶シリコンを比着する工程と、前記多結晶シリコンと前記ソースおよびドレインの界面に不純物プロファイルのピークが設定されて選択的に不純物をイオン注入する工程と、第２の絶縁膜を形成する工程と、前記第２の絶縁膜中に選択的に第２のコンタクト孔を形成する工程と、金属配線を形成する工程とからなることを特徴とする半導体装置の製造方法とした。
（２）前記多結晶シリコン膜の膜厚が50nmから200nmであることを特徴とする半導体装置の製造方法とした。
（３）前記第１の絶縁膜の膜厚が50nmから200nmであることを特徴とする半導体装置の製造方法とした。
（４）前記不純物はNMOS領域にはリンをド−ズ量が1×1015/cm2から5×1015/cm2の範囲で導入し、
PMOS領域にはボロンないしBF2をド−ズ量が1×1015/cm2から5×1015/cm2の範囲で導入することを特徴とする半導体装置の製造方法とした。
上述したように、本発明の製造方法によれば、安定して製造が可能であり、また安価に低電圧動作、低消費電力、高速動作が可能である極薄膜SOI基板を用いたMOS型半導体装置を提供することが可能となる。
以下本発明による半導体装置の製造方法の実施例を図面を用いて説明する。図１から図３には本発明の実施例の半導体装置の製造方法を示している。
図１は支持基板１０１上の形成された埋込絶縁膜１０２上の半導体活性層中に通常のMOSトランジスター形成工程を経ることによりNMOSとPMOSを形成した様子を示している。NMOSとPMOSはフィールド絶縁膜１０３および埋込絶縁膜１０２により各々完全に絶縁分離されている。完全空乏型動作とするため、活性層の厚さは100nm以下としてある。
次に第１の絶縁膜１０７をCVD(Chemical Vapor Deposition)法により50nmから200nm被着した後、フォトリソグラフィー法とウェットエッチングによりソ−スおよびドレイン上の第１の絶縁膜に第１のコンタクト１０８を形成し、次にLPCVD(Low Pressure CVD)法により（第１の）多結晶シリコン１０９を50nmから200nm被着し、次にフォトリソグラフィー法によりNMOS領域を選択的に開口するようにフォトレジストをパターニングしてN型不純物であるリンをイオン注入法によりNMOS上の多結晶シリコン中に導入した後フォトレジストを除去し、次にフォトリソグラフィー法によりPMOS領域を選択的に開口するようにフォトレジストをパターニングしてP型不純物であるボロンないしBF2をイオン注入法によりPMOS上の多結晶シリコン中に導入した後フォトレジストを除去し、次にフォトリソグラフィー法とドライエッチング法により多結晶シリコンをソースおよびドレイン上に選択的にパターニングした様子を図２示す。第１の絶縁膜は例えばシリコン酸化膜であり、形成後に膜質の改善のために熱処理を行ってもよい。
第１の絶縁膜中に形成するコンタクトはウェットエッチングにより行われるが、酸化膜のウェットエッチングにおけるシリコンに対する選択比は極めて大きいため、SOIの活性層厚みが極めて薄くてもコンタクトが埋込絶縁膜に達することはなく、そのためウェットエッチングが用いられる。ただし第１の絶縁膜１０７の膜厚が厚いとウェットエッチングにおけるサイドエッチも大きく微細パターン形成には向かないため、第１の絶縁膜は絶縁性が保てる範囲内で薄膜化（２００nm以下に）する必要がある。また余り薄いと（５０nm以下）であると、膜厚のコントロールが難しいことと、絶縁性に難点を有することになる。
多結晶シリコン１０９の膜厚は後述する第２のコンタクト孔形成時に消失しない範囲の膜厚であればよい。多結晶シリコン１０９が５０nm以下であると、後述する第２のコンタクト孔形成時に消失する危険性があり、２００nm以上であると、微細化に難点を有する。
多結晶シリコンはノンドープで被着され、そのままでは多結晶シリコンとソースおよびドレイン間のコンタクト抵抗が低抵抗とならないため、不純物を多結晶シリコン中に導入することによりコンタクト抵抗を低抵抗化する。NMOS領域にはドーパントとしてリンを用いてドーズ量1×1015/cm2から5×1015/cm2の範囲でイオン注入し、PMOS領域にはドーパントとしてボロンないしはBF2を用いてドーズ量1×1015/cm2から5×1015/cm2の範囲でイオン注入する。コンタクト抵抗を効果的に下げるために、イオン注入におけるプロジェクションレンジのピークがソースおよびドレインと多結晶シリコンの界面に位置するようにイオン注入における加速エネルギーを設定する。
多結晶シリコンのパターニングはイオン注入の後に行うと述べたが、先に多結晶シリコンのパターニングを行い、その後イオン注入を行っても構わない。また必要に応じて不純物の活性化のため例えば800℃から900℃の温度で熱処理を行う場合もある。
次に第２の絶縁膜１１１をCVD法により被着した後しかるべき平坦化処理を行い、フォトリソグラフィー法とドライエッチングによりソ−スおよびドレイン上の第２の絶縁膜に第２のコンタクト１１０を形成し、次にスパッタ法により金属１１２を被着し、次にフォトリソグラフィー法とドライエッチング法により金属をパターニングした様子を図３示す。
第２のコンタクト形成はドライエッチングにより行われるが、十分な厚みの多結晶シリコンがソースおよびドレイン上に設けられているため、従来の問題であったコンタクトが埋込絶縁膜に達するという問題は生じない。
以上の製造方法とすることにより、SOIの活性層が薄くなっても金属配線とソースおよびドレインの電気的接合を得るためのコンタクト形成において、ソースおよびドレイン上に多結晶シリコンが設けられているためにコンタクトは埋込絶縁膜に達することなく、安定して半導体装置の製造が行えるのである。
実施例においてはMOS構造は所謂シングルドレイン構造を示したが、LDD(Lightly Doped Drain)構造やドレインエクステンション構造においても同様な製造方法は適用可能であり、また得られる効果も同等である。
また以上の実施例によれば半導体の製造で一般的に普及している製造装置での実施が可能であり、高価な製造装置を用いる必要もない。
本実施例の半導体装置の製造方法を示す模式的断面図である。 本実施例の半導体装置の製造方法を示す模式的断面図である。 本実施例の半導体装置の製造方法を示す模式的断面図である。 従来の半導体装置を示す模式的断面図である。
符号の説明
１０１、２０１ 支持基板
１０２、２０２ 埋込絶縁膜
１０３、２０３ フィールド絶縁膜
１０４、２０４ N＋
１０５、P＋
１０６、２０５ ゲート電極
１０７ 第１の絶縁膜
１０８ 第１のコンタクト
１０９ 多結晶シリコン
１１０ 第２のコンタクト
１１１ 第２の絶縁膜
１１２ 金属
１１３ NMOS
１１４ PMOS
２１５ 単結晶シリコン

Claims (4)

  1. 絶縁膜上の単結晶半導体中に形成されたＭＯＳトランジスターのソースおよびドレイン上に第１の絶縁膜を形成する工程と、前記ソースおよびドレイン上の前記第１の絶縁膜中に選択的に第１のコンタクト孔を形成する工程と、多結晶シリコンを被着する工程と、前記多結晶シリコンと前記ソースおよびドレインの界面に不純物プロファイルのピークが設定されて選択的に不純物をイオン注入する工程と、第２の絶縁膜を形成する工程と、前記第２の絶縁膜中に選択的に第２のコンタクト孔を形成する工程と、金属配線を形成する工程とからなることを特徴とする半導体装置の製造方法。
  2. 前記多結晶シリコン膜の膜厚が50nmから200nmである請求項１記載の半導体装置の製造方法。
  3. 前記第１の絶縁膜の膜厚が50nmから200nmである請求項１記載の半導体装置の製造方法。
  4. 前記不純物はNMOS領域にはリンをド−ズ量が1×1015/cm2から5×1015/cm2の範囲で導入し、
    PMOS領域にはボロンないしBF2をド−ズ量が1×1015/cm2から5×1015/cm2の範囲で導入する請求項１記載の半導体装置の製造方法。
JP2004207222A 2004-07-14 2004-07-14 半導体装置の製造方法 Withdrawn JP2006032542A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004207222A JP2006032542A (ja) 2004-07-14 2004-07-14 半導体装置の製造方法
US11/178,745 US20060014389A1 (en) 2004-07-14 2005-07-11 Method of manufacturing semiconductor device
CNA2005100896458A CN1725472A (zh) 2004-07-14 2005-07-14 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004207222A JP2006032542A (ja) 2004-07-14 2004-07-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006032542A true JP2006032542A (ja) 2006-02-02

Family

ID=35600023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004207222A Withdrawn JP2006032542A (ja) 2004-07-14 2004-07-14 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20060014389A1 (ja)
JP (1) JP2006032542A (ja)
CN (1) CN1725472A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4567396B2 (ja) * 2004-08-10 2010-10-20 セイコーインスツル株式会社 半導体集積回路装置
JP2006253376A (ja) * 2005-03-10 2006-09-21 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
CN106847811B (zh) * 2011-12-20 2021-04-27 英特尔公司 减小的接触电阻的自对准接触金属化

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04318938A (ja) * 1991-04-18 1992-11-10 Fujitsu Ltd 半導体装置の製造方法
JPH09199610A (ja) * 1995-11-16 1997-07-31 Sony Corp 半導体装置及びその製造方法
JP2002270853A (ja) * 2001-03-13 2002-09-20 Matsushita Electric Ind Co Ltd Ｔｆｔ型液晶表示装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5116771A (en) * 1989-03-20 1992-05-26 Massachusetts Institute Of Technology Thick contacts for ultra-thin silicon on insulator films
US5109263A (en) * 1989-07-28 1992-04-28 Hitachi, Ltd. Semiconductor device with optimal distance between emitter and trench isolation
JP4086926B2 (ja) * 1997-01-29 2008-05-14 富士通株式会社 半導体装置及びその製造方法
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2002353245A (ja) * 2001-03-23 2002-12-06 Seiko Epson Corp 電気光学基板装置及びその製造方法、電気光学装置、電子機器、並びに基板装置の製造方法
JP4091265B2 (ja) * 2001-03-30 2008-05-28 株式会社東芝 半導体装置及びその製造方法
KR100400860B1 (ko) * 2001-09-13 2003-10-08 페어차일드코리아반도체 주식회사 폴리실리콘 전극을 가지는 반도체 소자의 제조 방법
JP3626734B2 (ja) * 2002-03-11 2005-03-09 日本電気株式会社 薄膜半導体装置
JP4454921B2 (ja) * 2002-09-27 2010-04-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI234236B (en) * 2003-10-15 2005-06-11 Au Optronics Corp Method of forming CMOS transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04318938A (ja) * 1991-04-18 1992-11-10 Fujitsu Ltd 半導体装置の製造方法
JPH09199610A (ja) * 1995-11-16 1997-07-31 Sony Corp 半導体装置及びその製造方法
JP2002270853A (ja) * 2001-03-13 2002-09-20 Matsushita Electric Ind Co Ltd Ｔｆｔ型液晶表示装置およびその製造方法

Also Published As

Publication number Publication date
US20060014389A1 (en) 2006-01-19
CN1725472A (zh) 2006-01-25

Similar Documents

Publication Publication Date Title
JP5079687B2 (ja) Ｓｏｉデバイスの製造方法
JP5204645B2 (ja) 強化した応力伝送効率でコンタクト絶縁層を形成する技術
CN101604691B (zh) 半导体器件和半导体器件的制造方法
JP5544367B2 (ja) トランジスタにおいて進歩したシリサイド形成と組み合わされる凹型のドレイン及びソース区域
TWI588902B (zh) 形成包含矽化及非矽化電路元件之半導體結構的方法
US7169676B1 (en) Semiconductor devices and methods for forming the same including contacting gate to source
JP2009181978A (ja) 半導体装置およびその製造方法
US8999803B2 (en) Methods for fabricating integrated circuits with the implantation of fluorine
TW574746B (en) Method for manufacturing MOSFET with recessed channel
CN102983104A (zh) Cmos晶体管的制作方法
US20060014389A1 (en) Method of manufacturing semiconductor device
KR100537103B1 (ko) 수직형 트랜지스터의 제조방법
JPH09190983A (ja) 半導体装置の製造方法
JP5107027B2 (ja) ダイアモンド状のカーボンチャネルを有する電界効果トランジスタの製造方法
JP3680417B2 (ja) 半導体装置
KR100537096B1 (ko) 수직형 트랜지스터의 제조방법
US8916430B2 (en) Methods for fabricating integrated circuits with the implantation of nitrogen
KR20030054746A (ko) 반도체 소자 형성 방법
JP2005243678A (ja) 半導体装置の製造方法
KR100622812B1 (ko) 반도체 소자의 게이트 제조 방법
JP2001160621A (ja) 半導体装置の製造方法
JPH11176959A (ja) 半導体装置の製造方法
WO2010049086A2 (en) Recessed drain and source areas in combination with advanced silicide formation in transistors
KR20010076848A (ko) Ｓｏｉ 모스 트랜지스터의 제조 방법
JP2011171392A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070607

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100318

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100512