KR20030054746A - 반도체 소자 형성 방법 - Google Patents
반도체 소자 형성 방법 Download PDFInfo
- Publication number
- KR20030054746A KR20030054746A KR1020010085152A KR20010085152A KR20030054746A KR 20030054746 A KR20030054746 A KR 20030054746A KR 1020010085152 A KR1020010085152 A KR 1020010085152A KR 20010085152 A KR20010085152 A KR 20010085152A KR 20030054746 A KR20030054746 A KR 20030054746A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- region
- polysilicon layer
- base
- depositing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 31
- 229920005591 polysilicon Polymers 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 238000002955 isolation Methods 0.000 claims abstract description 11
- 239000011229 interlayer Substances 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract 1
- 238000001275 scanning Auger electron spectroscopy Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
Description
Claims (6)
- 기판상에 격리 산화막을 형성하여 활성 영역과 격리 영역을 정의하는 단계;상기 활성 영역의 소정 영역에 이온 주입하여 콜렉터 전극을 형성함으로써 바이폴라 형성 영역과 씨모스 형성 영역을 구분하여 정의하는 단계;기판 전면에 산화막, 제 1 폴리 실리콘층을 차례로 증착하는 단계;상기 제 1 폴리 실리콘층, 산화막을 선택적으로 제거하여 베이스 영역을 정의하고 상기 베이스 영역 내에 단결정 실리콘을 증착하여 베이스 전극을 형성하는 단계;상기 베이스 전극을 포함한 제 1 폴리 실리콘층상에 제 2 폴리 실리콘층을 전면 증착하는 단계;상기 제 1, 제 2 폴리 실리콘층을 선택적으로 제거하여 바이폴라 형성 영역에서 에미터 전극을 형성하고 상기 씨모스 형성 영역에서는 게이트 전극을 형성하는 단계;상기 산화막상 전면에 층간 절연막을 증착하고, 상기 층간 절연막 및 산화막을 선택적으로 제거하여 각 전극별 콘택을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1항에 있어서, 상기 콜렉터 전극은 산화막을 기판상에 전면 증착한 후 열처리하여 기판 하부로 깊게 도핑시킴을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1항에 있어서, 상기 베이스 전극은 선택적 실리콘 증착 방식으로 상기 제 1 폴리 실리콘층 높이까지 성장시킴을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1항에 있어서, 상기 제 2 폴리 실리콘층은 고농도로 도핑되어 있음을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1항에 있어서, 상기 에미터 전극은 상기 베이스 전극상의 소정 영역에 형성됨을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1항에 있어서, 상기 각 전극별 콘택 형성시 각 전극에 이온 주입 공정을 추가함을 특징으로 하는 반도체 소자의 형성 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0085152A KR100408000B1 (ko) | 2001-12-26 | 2001-12-26 | 반도체 소자 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0085152A KR100408000B1 (ko) | 2001-12-26 | 2001-12-26 | 반도체 소자 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030054746A true KR20030054746A (ko) | 2003-07-02 |
KR100408000B1 KR100408000B1 (ko) | 2003-12-01 |
Family
ID=32213480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0085152A KR100408000B1 (ko) | 2001-12-26 | 2001-12-26 | 반도체 소자 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100408000B1 (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100661724B1 (ko) * | 2005-12-28 | 2006-12-26 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
KR100756845B1 (ko) * | 2006-08-31 | 2007-09-07 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 이의 제조 방법 |
KR100922557B1 (ko) * | 2007-12-27 | 2009-10-21 | 주식회사 동부하이텍 | Cmos 트랜지스터 및 그 제조 방법 |
KR20150034212A (ko) * | 2012-06-28 | 2015-04-02 | 스카이워크스 솔루션즈, 인코포레이티드 | 고저항률 기판 상의 쌍극성 트랜지스터 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH056961A (ja) * | 1991-06-26 | 1993-01-14 | Olympus Optical Co Ltd | 半導体装置の製造方法 |
KR100188093B1 (ko) * | 1995-08-16 | 1999-06-01 | 김광호 | 고속 바이 시 모스 트랜지스터 및 그 제조 방법 |
JP2982759B2 (ja) * | 1997-08-12 | 1999-11-29 | 日本電気株式会社 | 半導体装置の製造方法 |
KR100259586B1 (ko) * | 1998-03-26 | 2000-06-15 | 김영환 | 반도체장치 제조방법 |
-
2001
- 2001-12-26 KR KR10-2001-0085152A patent/KR100408000B1/ko active IP Right Grant
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100661724B1 (ko) * | 2005-12-28 | 2006-12-26 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
KR100756845B1 (ko) * | 2006-08-31 | 2007-09-07 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 이의 제조 방법 |
KR100922557B1 (ko) * | 2007-12-27 | 2009-10-21 | 주식회사 동부하이텍 | Cmos 트랜지스터 및 그 제조 방법 |
KR20150034212A (ko) * | 2012-06-28 | 2015-04-02 | 스카이워크스 솔루션즈, 인코포레이티드 | 고저항률 기판 상의 쌍극성 트랜지스터 |
Also Published As
Publication number | Publication date |
---|---|
KR100408000B1 (ko) | 2003-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5324673A (en) | Method of formation of vertical transistor | |
US6524901B1 (en) | Method for forming a notched damascene planar poly/metal gate | |
KR870006676A (ko) | 공유 기판위에 쌍극성 트랜지스터와 상보 mos트랜지스터를 제조하기 위한 공정 | |
US5686324A (en) | Process for forming LDD CMOS using large-tilt-angle ion implantation | |
EP0369336A2 (en) | Process for fabricating bipolar and CMOS transistors on a common substrate | |
US5057455A (en) | Formation of integrated circuit electrodes | |
US6734058B2 (en) | Method for fabricating a semiconductor device | |
KR100408000B1 (ko) | 반도체 소자 형성 방법 | |
US10304839B2 (en) | Metal strap for DRAM/FinFET combination | |
KR100460270B1 (ko) | 반도체 소자의 제조 방법 | |
US20060014389A1 (en) | Method of manufacturing semiconductor device | |
KR100406500B1 (ko) | 반도체소자의 제조방법 | |
JPS62229880A (ja) | 半導体装置及びその製造方法 | |
KR100347149B1 (ko) | 반도체 장치 제조방법 | |
KR100259586B1 (ko) | 반도체장치 제조방법 | |
JP3361110B2 (ja) | Cmos構造を製作する方法 | |
KR100368971B1 (ko) | 에스오아이 소자의 게이트 및 그 제조방법 | |
KR100327435B1 (ko) | 반도체 소자의 제조방법 | |
KR950002200B1 (ko) | Mosfet 구조 및 제조방법 | |
US6362061B1 (en) | Method to differentiate source/drain doping by using oxide slivers | |
KR100386460B1 (ko) | 씨모스 트랜지스터의 게이트 전극 형성방법 | |
KR100313505B1 (ko) | 반도체 메모리 제조방법 | |
KR0166506B1 (ko) | 반도체 소자의 제조방법 | |
KR100253322B1 (ko) | 모스 트랜지스터 제조방법 | |
KR100246365B1 (ko) | 모스 트랜지스터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20141020 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20151019 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20161020 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20171020 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20181016 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20191016 Year of fee payment: 17 |