KR100246365B1 - 모스 트랜지스터 제조방법 - Google Patents

모스 트랜지스터 제조방법 Download PDF

Info

Publication number
KR100246365B1
KR100246365B1 KR1019970065200A KR19970065200A KR100246365B1 KR 100246365 B1 KR100246365 B1 KR 100246365B1 KR 1019970065200 A KR1019970065200 A KR 1019970065200A KR 19970065200 A KR19970065200 A KR 19970065200A KR 100246365 B1 KR100246365 B1 KR 100246365B1
Authority
KR
South Korea
Prior art keywords
forming
sidewalls
single crystal
crystal silicon
drain
Prior art date
Application number
KR1019970065200A
Other languages
English (en)
Other versions
KR19990047001A (ko
Inventor
박치원
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970065200A priority Critical patent/KR100246365B1/ko
Publication of KR19990047001A publication Critical patent/KR19990047001A/ko
Application granted granted Critical
Publication of KR100246365B1 publication Critical patent/KR100246365B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 종래 모스 트랜지스터 제조방법은 기판의 상부에 증착한 다결정실리콘과 게이트산화막을 식각하여 게이트를 형성함으로써, 상기 식각공정시 게이트의 하부가 상부보다 더 식각되어 실제 게이트역할을 하는 다결정실리콘과 게이트산화막의 접합면이 작아지게 되고 이에 따라 채널길이가 작아져 소자특성이 열화되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 도핑된 다결정실리콘 구조물을 이용하여 셀프어라인 방식으로 저농도 소스 및 드레인을 형성하고, 그 다결정실리콘의 측면에 측벽을 형성한 후, 그 측벽간에 게이트산화막을 단결정 성장방법으로 성장시킴으로써, 원하는 크기의 게이트를 용이하게 제조할 수 있는 효과와 아울러, 식각공정을 사용하지 않음으로써 할레이션 등 모스 트랜지스터의 특성을 열화시키는 현상들을 방지하여 모스 트랜지스터의 특성을 향상시키는 효과가 있다.

Description

모스 트랜지스터 제조방법
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 특히 모스 트랜지스터의 게이트를 측벽을 이용하여 형성함으로써, 최소선폭을 갖는 게이트를 용이하게 제조하는데 적당하도록 한 모스 트랜지스터 제조방법에 관한 것이다.
일반적으로, 종래의 모스 트랜지스터는 알려진 바와 같이 기판의 상부에 필드산화막을 증착하여, 기판에 액티브 영역과 그 액티브 영역간을 분리하는 분리영역을 구분한 다음, 그 기판에 정의된 액티브 영역에 게이트산화막과 다결정실리콘을 순차적으로 증착한다. 그 다음, 사진식각공정을 통해 액티브영역의 중앙부에 직사각형의 게이트를 형성하고, 그 주변에 노출된 기판에 불순물 이온을 이온주입하여 형성하였다.
이와 같이 게이트산화막과 다결정실리콘을 순차적으로 증착한 다음, 사진식각공정을 통해 게이트 패턴을 형성하는 과정에서 다결정실리콘은 그 상부보다 하부가 식각이 더 이루어지게 된다. 이는 습식식각공정에서 발생하는 일반적인 현상으로, 식각용액과 식각시간의 양에 따라 차이는 있으나, 상부보다 하부가 더 식각된다.
이와 같이 게이트의 하부가 상부보다 작게 형성되면, 최초 사진식각공정에서 사용하는 마스크 패턴보다 게이트가 실제적으로 작게 형성되는 결과가 되어 모스 트랜지스터의 채널이 짧아지고, 이에 따른 단채널효과의 영향으로 모스 트랜지스터의 특성은 악화된다.
상기한 바와 같이 종래 모스 트랜지스터 제조방법은 기판의 상부에 게이트산화막과 다결정실리콘을 증착하고, 상기 증착한 다결정실리콘과 게이트산화막을 식각하여 게이트를 형성함으로써, 상기 식각공정시 게이트의 하부가 상부보다 더 식각 되어 실제 게이트역할을 하는 다결정실리콘과 게이트산화막의 접합면이 작아지게 되고 이에 따라 채널길이가 작아져 소자특성이 열화되는 문제점과 아울러 고집적화의 영향으로 게이트의 크기가 더 작아지는 경우 사진식각공정에 의한 패턴의 형성시 할레이션(halation), 쇼트(short) 등의 현상이 발생하는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 게이트의 크기를 원래의 설정치와 동일하게 제조하며, 사진식각공정을 사용하지 않고 모스 트랜지스터의 게이트를 형성하는 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1g는 본 발명 모스 트랜지스터의 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:필드산화막
3:다결정실리콘(구조물) 4:저농도 소스 및 드레인
5:측벽 6:고농도 소스 및 드레인
7:단결정실리콘 8:티타늄박막
9:티타늄실리사이드 10:절연층
11:금속배선
상기와 같은 목적은 기판의 상부에 필드산화막을 증착하고, 기판의 상부에 필드산화막과 소정거리 이격되며, 각 구조물간에 소정거리 이격되는 도핑된 다결정실리콘 구조물을 형성하는 구조물 형성단계와; 어닐링공정을 통해 저농도 소스 및 드레인을 형성하는 저농도 소스 및 드레인 형성단계와; 상기 다결정실리콘 구조물의 측면에 측벽을 형성하는 측벽 형성단계와; 상기 측벽과 필드산화막의 사이에 노출된 기판의 하부에 고농도 소스 및 드레인을 형성하는 고농도 소스 및 드레인 형성단계와; 상기 측벽의 사이에 노출된 기판과 상기 고농도 소스 및 드레인의 상부에 단결정실리콘을 성장시키는 단결정실리콘 성장단계와; 상기 단결정실리콘의 상부에 티타늄실리사이드를 형성하는 실리사이드 형성단계와; 티타늄실리사이드, 다결정실리콘 구조물 및 측벽의 상부에 절연층을 증착하고, 금속공정을 통해 상기 측벽의 사이에 성장시킨 단결정실리콘의 상부에 증착된 티타늄실리사이드와 고농도 소스 및 드레인에 접속되는 금속배선을 형성하는 금속배선 형성단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1a 내지 도1g는 본 발명 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 증착하고, 그 기판(1)과 필드산화막(2)의 상부전면에 도핑된 다결정실리콘(3)을 증착하는 단계(도1a)와; 상기 도핑된 다결정실리콘(3)을 부분적으로 식각하여, 상호 소정간격 이격되며, 필드산화막(2)과도 소정거리 이격된 다결정실리콘(2)구조를 형성한 다음, 어닐링하여 다결정실리콘(3)에 도핑된 불순물 이온이 기판(1)으로 확산시켜 저농도 소스 및 드레인(4)을 형성하는 단계(도1b)와; 상기 상호 소정간격 이격된 다결정실리콘 구조물(3)의 측면에 측벽(5)을 형성하고, 그 측벽(5)과 필드산화막(5) 사이에 노출된 기판(1)에 불순물 이온을 고농도로 이온주입하여 고농도 소스 및 드레인(6)을 형성하는 단계(도1c)와; 상기 두 다결정실리콘(3)의 측벽(5)사이에 노출된 기판(1)과 고농도 소스 및 드레인(6)의 상부에 단결정실리콘층(7)을 성장시키는 단계(도1d)와; 상기 단결정실리콘층(7)의 상부에 티타늄(Ti)박막(8)을 증착하는 단계(도1e)와; 어닐링공정을 통해 상기 증착된 티타늄박막(8)을 티타늄실리사이드층(9)으로 변환시키는 단계(도1f)와; 상기 티타늄실리사이드층(9)과, 다결정실리콘 구조물(3)과 그 측면의 측벽(5)의 상부전면에 절연층(10)을 증착하고, 그 절연층(10)에 콘택홀을 형성하여 상기 측벽(5)의 사이에 성장시킨 단결정실리콘(7)의 상부에 증착된 티타늄실리사이드층(9)과 고농도 소스 및 드레인(6)의 일부를 노출시킨 후, 금속공정을 통해 금속배선(11)을 형성하는 단계(도1g)로 구성된다.
이하, 상기와 같은 본 발명 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 LOCOS공정을 통해 필드산화막(2)을 증착하여 소자가 형성될 영역을 정의하고, 그 정의된 소자 형성영역에 형성되는 반도체 소자를 전기적으로 분리시킨다.
그 다음, 상기 기판(1)과 상기 필드산화막(2)의 상부전면에 도핑된 다결정실리콘(3)을 증착한다.
그 다음, 도1b에 도시한 바와 같이 상기 다결정실리콘(3)의 일부를 사진식각공정을 통해 식각하여 상기 필드산화막(2)과 소정거리 이격되며, 상호 소정거리 이격된 다결정실리콘 구조물(3)을 형성한다.
그 다음, 상기 다결정실리콘 구조물(3)이 형성된 기판(1)을 어닐링(ANNEALING)하여 그 다결정실리콘 구조물(3)에 도핑 되어 있는 불순물 이온이 기판(1)의 하부로 확산되도록 하여 저농도의 소스 및 드레인(4)을 형성한다.
그 다음, 도1c에 도시한 바와 같이 상기 다결정실리콘 구조물(3)의 측면에 측벽(5)을 형성하고, 그 측벽(5)과 필드산화막(2) 사이에 노출된 기판(1)의 하부에 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인(6)을 형성한다.
이때, 각 다결정실리콘 구조물(3)의 사이에 형성하는 측벽(5)은 그 이격된 거리가 제조하기를 염원하는 게이트의 크기와 동일하게 되도록 형성한다.
그 다음, 도1d에 도시한 바와 같이 상기 두 다결정실리콘 구조물(3)의 사이에 노출되어있는 기판(1)과, 상기 고농도 소스 및 드레인(6)의 상부에 단결정실리콘(7)을 성장시킨다. 이때, 상기 다결정실리콘 구조물(3)의 사이에 노출된 기판(1)의 상부에 성장시킨 단결정실리콘(7)의 높이는 측벽(5)의 높이보다 낮게 성장시킨다.
그 다음, 도1e에 도시한 바와 같이 상기 성장된 단결정실리콘(7)의 상부에 티타늄을 증착하여 티타늄박막(8)을 형성한다.
그 다음, 도1f에 도시한 바와 같이 상기 티타늄박막(8)을 어닐링 한다. 이때, 어닐링공정으로 상기 단결정실리콘(7) 상부의 실리콘과 티타늄박막(8)이 상호 결합하여 단결정실리콘(7)의 상부에는 티타늄실리사이드층(9)이 형성된다. 이와 같은 티타늄실리사이드층(9)은 이후에 형성하는 금속배선과의 접촉저항을 줄이기 위한 것이다.
그 다음, 도1g에 도시한 바와 같이 상기 다결정실리콘 구조물(3), 측벽(5), 티타늄실리사이드층(9)의 상부에 산화막 등을 증착하여 절연층(10)을 형성한다.
그 다음, 상기 절연층(10)에 콘택홀을 형성하여 상기 측벽(5)의 사이에 성장시켜 게이트산화막으로 사용하는 단결정실리콘(7)의 상부에 형성한 티타늄실리사이드층(9)의 일부와 상기 고농도 소스 및 드레인(6)의 일부를 노출시킨다.
그 다음, 금속공정을 통해 상기 티타늄실리사이드층(9)에 접속되는 금속배선(11)을 형성하여 모스 트랜지스터 제조공정을 완료하게 된다.
상기한 바와 같이 본 발명은 도핑된 다결정실리콘 구조물을 이용하여 셀프어라인 방식으로 저농도 소스 및 드레인을 형성하고, 그 다결정실리콘의 측면에 측벽을 형성한 후, 그 측벽간에 게이트산화막을 단결정 성장방법으로 성장시킴으로써, 원하는 크기의 게이트를 용이하게 제조할 수 있는 효과와 아울러, 식각공정을 사용하지 않음으로써 할레이션 등 모스 트랜지스터의 특성을 열화시키는 현상들을 방지하여 모스 트랜지스터의 특성을 향상시키는 효과가 있다.

Claims (4)

  1. 기판의 상부에 필드산화막을 증착하고, 기판의 상부에 필드산화막과 소정거리 이격되며, 각 구조물간에 소정거리 이격되는 도핑된 다결정실리콘 구조물을 형성하는 구조물 형성단계와; 어닐링공정을 통해 저농도 소스 및 드레인을 형성하는 저농도 소스 및 드레인 형성단계와; 상기 다결정실리콘 구조물의 측면에 측벽을 형성하는 측벽 형성단계와; 상기 측벽과 필드산화막의 사이에 노출된 기판의 하부에 고농도 소스 및 드레인을 형성하는 고농도 소스 및 드레인 형성단계와; 상기 측벽의 사이에 노출된 기판과 상기 고농도 소스 및 드레인의 상부에 단결정실리콘을 성장시키는 단결정실리콘 성장단계와; 상기 단결정실리콘의 상부에 티타늄실리사이드를 형성하는 실리사이드 형성단계와; 티타늄실리사이드, 다결정실리콘 구조물 및 측벽의 상부에 절연층을 증착하고, 금속공정을 통해 상기 측벽의 사이에 성장시킨 단결정실리콘의 상부에 증착된 티타늄실리사이드와 고농도 소스 및 드레인에 접속되는 금속배선을 형성하는 금속배선 형성단계를 포함하여 된 것을 특징으로 하는 모스 트랜지스터 제조방법.
  2. 제 1항에 있어서, 상기 실리사이드 형성단계는 단결정실리콘의 상부에 티타늄박막을 증착하는 티타늄 증착단계와; 상기 어닐링을 통해 상기 단결정실리콘과 티타늄을 결합시키는 결합단계로 이루어진 것을 특징으로 하는 모스 트랜지스터 제조방법.
  3. 제 1항에 있어서, 상기 측벽 형성단계에서 다결정실리콘 구조물 사이에 형성하는 측벽은 원하는 게이트의 채널길이 만큼 상호 이격되도록 형성하는 것을 특징으로 하는 모스 트랜지스터 제조방법.
  4. 제 1항에 있어서, 상기 단결정실리콘 성장단계에서 측벽사이에 노출된 기판의 상부에 성장시키는 단결정실리콘의 높이는 측벽의 높이보다 낮게 성장시키는 것을 특징으로 하는 모스 트랜지스터 제조방법.
KR1019970065200A 1997-12-02 1997-12-02 모스 트랜지스터 제조방법 KR100246365B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970065200A KR100246365B1 (ko) 1997-12-02 1997-12-02 모스 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970065200A KR100246365B1 (ko) 1997-12-02 1997-12-02 모스 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR19990047001A KR19990047001A (ko) 1999-07-05
KR100246365B1 true KR100246365B1 (ko) 2000-03-15

Family

ID=19526215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970065200A KR100246365B1 (ko) 1997-12-02 1997-12-02 모스 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR100246365B1 (ko)

Also Published As

Publication number Publication date
KR19990047001A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
US5817562A (en) Method for making improved polysilicon FET gate electrode structures and sidewall spacers for more reliable self-aligned contacts (SAC)
JP3468294B2 (ja) シリコンオンインシュレータ・ボディコンタクトを形成する方法およびボディコンタクト構造
JPH03173480A (ja) 基板の上に横たわる多層導電ラインを有する半導体装置を製作するための方法
US5686324A (en) Process for forming LDD CMOS using large-tilt-angle ion implantation
US5057455A (en) Formation of integrated circuit electrodes
US5149663A (en) Method for manufacturing a Bi-CMOS semiconductor device
US5115296A (en) Preferential oxidization self-aligned contact technology
JP2560376B2 (ja) Ｍｏｓトランジスタの製造方法
EP0126292A1 (en) Semiconductor device having an element isolation layer and method of manufacturing the same
KR100246365B1 (ko) 모스 트랜지스터 제조방법
KR100408000B1 (ko) 반도체 소자 형성 방법
KR100307541B1 (ko) 모스 트랜지스터 제조방법
JPS63211762A (ja) 絶縁ゲ−ト型半導体装置とその製法
JPH07297275A (ja) 半導体装置の製造方法
EP0899785A2 (en) Fabrication method for DRAM cell array
KR100347149B1 (ko) 반도체 장치 제조방법
KR100295664B1 (ko) 반도체메모리제조방법
KR0124642B1 (ko) 반도체 소자의 제조방법
US6362061B1 (en) Method to differentiate source/drain doping by using oxide slivers
KR100273299B1 (ko) 모스 트랜지스터 제조방법
KR100313505B1 (ko) 반도체 메모리 제조방법
KR0186186B1 (ko) 반도체소자의 제조방법
KR20000041698A (ko) 모스 트랜지스터 제조방법
KR100429229B1 (ko) 반도체 소자의 제조방법
KR100302616B1 (ko) 모스 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051118

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee