KR20000041698A - 모스 트랜지스터 제조방법 - Google Patents

모스 트랜지스터 제조방법 Download PDF

Info

Publication number
KR20000041698A
KR20000041698A KR1019980057652A KR19980057652A KR20000041698A KR 20000041698 A KR20000041698 A KR 20000041698A KR 1019980057652 A KR1019980057652 A KR 1019980057652A KR 19980057652 A KR19980057652 A KR 19980057652A KR 20000041698 A KR20000041698 A KR 20000041698A
Authority
KR
South Korea
Prior art keywords
forming
gate
drain
insulating film
mos transistor
Prior art date
Application number
KR1019980057652A
Other languages
English (en)
Inventor
민응환
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980057652A priority Critical patent/KR20000041698A/ko
Publication of KR20000041698A publication Critical patent/KR20000041698A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 종래 모스 트랜지스터 제조방법을 통해 제조되는 종래 모스 트랜지스터는 그 집적도가 심화될수록 채널의 길이가 짧아지게 되며, 이에 따라 숏채널효과와 펀치쓰루현상이 발생하게 되지만 이를 방지할 수단이 없어 모스 트랜지스터의 특성이 열화됨과 아울러 신뢰성이 저하되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판 상에 절연막을 증착하고, 사진식각을 통해 상기 절연막을 패터닝하여 기판에 대해 수직으로 긴 형태의 절연막 패턴을 형성하고, 그 절연막 패턴이 형성된 기판에 상기 절연막 패턴이 매몰되도록 에피층을 성장시키는 채널제한영역 및 소자형성영역 형성단계와; 상기 절연막 패턴의 상부영역에 해당하는 에피층의 상부에 게이트를 형성하는 게이트 형성단계와; 상기 게이트의 측면 에피층 하부에 저농도 소스 및 드레인을 형성하는 저농도 소스 및 드레인 형성단계와; 상기 게이트의 측면에 측벽을 형성하고, 상기 측벽의 측면 에피층 하부에 고농도 소스 및 드레인을 형성하는 고농도 소스 및 드레인 형성단계를 포함하여 소스와 드레인의 사이에 채널의 형성을 제한할 수 있는 절연막 패턴을 형성함으로써, 소자의 집적화가 심화되어 모스 트랜지스터의 채널 길이가 짧아지는 경우에도, 숏채널효과 및 펀치쓰루 현상이 발생하는 것을 방지하여 모스 트랜지스터의 특성을 향상시킴과 아울러 신뢰성을 향상시키는 효과가 있다.

Description

모스 트랜지스터 제조방법
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 특히 소스와 드레인 사이에 산화막기둥을 형성하여, 숏채널효과 및 펀치쓰루의 발생을 방지하는데 적당하도록 한 모스 트랜지스터 제조방법에 관한 것이다.
일반적으로, 반도체 장치의 집적도가 심화되면서, 모스 트랜지스터의 제조시 그 채널의 길이가 짧아제게 되어, 숏채널효과(short channel effect) 및 소스와 드레인이 연결되는 펀치 쓰루(punch through)가 발생하여, 모스 트랜지스터의 특성이 열화되며, 이와 같은 종래 모스 트랜지스터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1a 내지 도1c는 종래 모스 트랜지스터 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)에 필드산화막(2)을 형성하고, 그 필드산화막(2)이 형성된 기판(1)의 상부전면에 게이트산화막(3), 다결정실리콘(4), 텅스텐 실리사이드(5), 산화막(6), 질화막(7)을 순차적으로 증착하는 단계(도1a)와; 사진식각공정을 통해 상기 증착된 질화막(7), 산화막(6), 텅스텐 실리사이드(5), 다결정실리콘(4), 게이트산화막(3)의 일부를 순차적으로 식각하여 게이트를 형성하고, 그 게이트의 측면 기판(1) 하부에 저농도 불순물 이온을 이온주입하여 저농도 소스 및 드레인(8)을 형성하는 단계(도1b)와; 상기 게이트의 측면에 측벽(9)을 형성하고, 불순물 이온을 이온주입하여 고농도 소스 및 드레인(10)을 형성하는 단계(도1c)를 포함하여 구성된다.
이하, 상기와 같은 종래 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 사진식각공정을 통해 기판(1)의 일부를 식각하여 트랜치구조를 형성한 후, 그 트랜치구조가 형성된 기판(1)의 상부전면에 산화막을 증착하고, 평탄화하여 상기 트랜치구조 내에 위치하는 필드산화막(2)을 형성한다.
그 다음, 상기 필드산화막(2)이 형성된 기판(1)의 상부전면에 게이트산화막(3), 다결정실리콘(4), 텅스텐 실리사이드(5), 산화막(6), 질화막(7)을 순차적으로 증착한다.
그 다음, 도1b에 도시한 바와 같이 상기 질화막(7)의 상부전면에 포토레지스트를 도포하고, 노광 및 현상하여 패턴을 형성한 후, 그 패턴이 형성된 포토레지스트를 식각마스크로 사용하는 식각공정으로, 상기 순차적으로 증착된 질화막(7), 산화막(6), 텅스텐 실리사이드(5), 다결정실리콘(4) 및 게이트산화막(3)을 식각하여 게이트를 형성한다.
그 다음, 상기 포토레지스트를 제거하고, 상기 게이트의 최상층인 질화막(7)을 이온주입마스크로 사용하는 이온주입공정으로, 상기 게이트의 측면 기판(1) 하부에 저농도 소스 및 드레인(8)을 형성한다.
그 다음, 도1c에 도시한 바와 같이 상기 저농도 소스 및 드레인(8)과 게이트의 상부전면에 절연막을 증착하고, 그 절연막을 건식식각하여 상기 게이트의 측면에 측벽(9)을 형성한다.
그 다음, 상기 측벽(9) 및 질화막(7)을 이온주입마스크로 사용하는 이온주입공정으로, 고농도 불순물 이온을 이온주입하여 상기 측벽(9)의 측면 기판(1) 하부에 고농도 소스 및 드레인(10)을 형성한다.
그러나, 상기와 같은 제조방법을 통해 제조되는 종래 모스 트랜지스터는 그 집적도가 심화될수록 채널의 길이가 짧아지게 되며, 이에 따라 숏채널효과와 펀치쓰루현상이 발생하게 되지만 이를 방지할 수단이 없어 모스 트랜지스터의 특성이 열화됨과 아울러 신뢰성이 저하되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 모스 트랜지스터의 채널길이가 짧아지는 경우에도, 숏채널효과와 펀치쓰루현상을 방지할 수 있는 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1c는 종래 모스 트랜지스터 제조공정 수순단면도.
도2a 내지 도2d는 본 발명 모스 트랜지스터 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:산화막
3:에피층 4:필드산화막
5:게이트 6:저농도 소스 및 드레인
7:측벽 8:고농도 소스 및 드레인
상기와 같은 목적은 기판 상에 절연막을 증착하고, 사진식각을 통해 상기 절연막을 패터닝하여 기판에 대해 수직으로 긴 형태의 절연막 패턴을 형성하고, 그 절연막 패턴이 형성된 기판에 상기 절연막 패턴이 매몰되도록 에피층을 성장시키는 채널제한영역 및 소자형성영역 형성단계와; 상기 절연막 패턴의 상부영역에 해당하는 에피층의 상부에 게이트를 형성하는 게이트 형성단계와; 상기 게이트의 측면 에피층 하부에 저농도 소스 및 드레인을 형성하는 저농도 소스 및 드레인 형성단계와; 상기 게이트의 측면에 측벽을 형성하고, 상기 측벽의 측면 에피층 하부에 고농도 소스 및 드레인을 형성하는 고농도 소스 및 드레인 형성단계를 포함하여 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2d는 본 발명 모스 트랜지스터 제조공정 수순단면도로서, 이에 도시한 바와 같이 을 증착하고, 패터닝하여 상기 기판(1)의 상부에 위치하는 산화막(2) 기둥패턴을 형성하는 단계(도2a)와; 상기 산화막(2) 기둥패턴이 형성된 기판(1)을 시드로 하는 단결정성장으로, 상기 산화막(2) 기둥이 매립되도록 에피층(3)을 형성하고, 상기 산화막(2) 기둥의 주변부 에피층(3)에 필드산화막(4)을 형성하는 단계(도2b)와; 상기 에피층(4)의 상부전면에 게이트산화막, 다결정실리콘, 실리사이드, 산화막 및 질화막을 순차적으로 증착하고, 패터닝하여 상기 산화막(2) 기둥의 상부측에 그 하부중앙이 위치하는 게이트(5)를 형성한 후, 상기 게이트(5)의 측면 에피층(3)의 하부에 저농도 소스 및 드레인(6)을 형성하는 단계(도2c)와; 상기 게이트(5)의 측면에 측벽(7)을 형성하고, 그 측벽(7)의 측면 에피층(3)의 하부에 고농도 소스 및 드레인(8)을 형성하는 단계(도2d)를 포함하여 구성된다.
이하, 상기와 같은 본 발명 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 산화막(2)을 증착한다.
그 다음, 상기 증착된 산화막(2)의 상부전면에 포토레지스트를 도포하고, 노광 및 현상하여 상기 산화막(2)의 상부일부에 위치하는 포토레지스트 패턴을 형성하고, 그 패턴이 형성된 포토레지스트를 식각마스크로 하는 식각공정으로, 상기 산화막(2)의 대부분을 식각하여, 상기 기판(1)의 상부에서, 기판(1)의 수직방향으로 긴 형태를 갖는 산화막(2) 패턴을 형성한다.
그 다음, 도2b에 도시한 바와 같이 상기 기둥형태의 산화막(2) 패턴이 형성된 기판(1)의 전면에 단결정실리콘을 성장시켜 에피층(3)을 형성한다. 이때, 상기 에피층(3)은 상기 기둥형태의 산화막(2) 패턴의 상부측 까지 성장되도록 해야 하며, 이때 상기 기둥형태의 산화막(2) 패턴의 상부에 위치하는 에피층(3)은 그 두께가 작을수록 효과적이다.
그 다음, 사진식각공정을 이용하여 상기 에피층(3)의 일부에 트랜치구조를 형성한다. 이때의 트랜치구조는 상기 기둥형태의 산화막(2)과 소정거리 이격된 위치에 형성되며, 필요에 따라 기판(1)영역 까지 깊게 형성한다.
그 다음, 상기 트랜치구조가 형성된 에피층(3)의 상부전면에 산화막을 증착하고, 그 산화막을 평탄화하여 상기 트랜치구조내에 위치하는 필드산화막(4)을 형성한다.그 다음, 도2c에 도시한 바와 같이 상기 에피층(4)의 상부전면에 게이트산화막, 다결정실리콘, 실리사이드, 산화막 및 질화막을 순차적으로 증착하고, 사진식각공정을 통해 패터닝하여 게이트(5)를 형성한다. 이때, 상기 게이트(5)는 그 중앙부가 상기 형성한 기둥형태의 산화막(2) 패턴의 상부에 위치하도록 형성한다.
그 다음, 상기 게이트(5)의 최상층인 질화막을 이온주입마스크로 사용하는 이온주입공정으로 상기 게이트(5)의 측면 에피층(3)의 하부에 저농도 소스 및 드레인(6)을 형성한다.
그 다음, 도2d에 도시한 바와 같이 상기 저농도 소스 및 드레인(6)과 게이트(5)의 상부전면에 질화막 등의 절연막을 증착하고, 그 절연막을 건식식각하여 상기 게이트(5) 측면에 측벽(7)을 형성한다.
그 다음, 상기 게이트(5)의 상부에 형성된 질화막과 상기 측벽(7)을 이온주입마스크로 사용하는 이온주입공정으로 상기 측벽(7)의 측면 에피층(3)의 하부에 고농도 소스 및 드레인(8)을 형성한다.
이와 같이 형성된 모스 트랜지스터는 그 채널영역이 상기 기둥형태의 산화막(2) 패턴의 상부측에 위치하는 에피층(3)의 두께에 의해 제한이 되며, 이에 따라 채널의 길이가 짧아지는 경우에도 숏채널효과 및 펀치쓰루현상이 발생하는 것을 방지할 수 있게 된다.
상기한 바와 같이 본 발명은 소스 및 드레인의 사이에 채널의 형성을 제한할 수 있는 절연막 패턴을 형성하여, 소자의 집적화가 심화되어 모스 트랜지스터의 채널 길이가 짧아지는 경우에도, 숏채널효과 및 펀치쓰루 현상이 발생하는 것을 방지하여 모스 트랜지스터의 특성을 향상시킴과 아울러 신뢰성을 향상시키는 효과가 있다.

Claims (3)

  1. 기판 상에 절연막을 증착하고, 사진식각을 통해 상기 절연막을 패터닝하여 기판에 대해 수직으로 긴 형태의 절연막 패턴을 형성하고, 그 절연막 패턴이 형성된 기판에 상기 절연막 패턴이 매몰되도록 에피층을 성장시키는 채널제한영역 및 소자형성영역 형성단계와; 상기 절연막 패턴의 상부영역에 해당하는 에피층의 상부에 게이트를 형성하는 게이트 형성단계와; 상기 게이트의 측면 에피층 하부에 저농도 소스 및 드레인을 형성하는 저농도 소스 및 드레인 형성단계와; 상기 게이트의 측면에 측벽을 형성하고, 상기 측벽의 측면 에피층 하부에 고농도 소스 및 드레인을 형성하는 고농도 소스 및 드레인 형성단계를 포함하여 된 것을 특징으로 하는 모스 트랜지스터 제조방법.
  2. 제 1항에 있어서, 상기 절연막은 산화막인 것을 특징으로 하는 모스 트랜지스터 제조방법.
  3. 제 1항에 있어서, 상기 절연막 패턴은 상기 저농도 소스와 저농도 드레인의 사이에 위치하며, 그 절연막 패턴의 상부면이 채널영역의 전류흐름을 방해할 수 있도록 에피층의 표면에 근접하도록 형성하는 것을 특징으로 하는 모스 트랜지스터 제조방법.
KR1019980057652A 1998-12-23 1998-12-23 모스 트랜지스터 제조방법 KR20000041698A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980057652A KR20000041698A (ko) 1998-12-23 1998-12-23 모스 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980057652A KR20000041698A (ko) 1998-12-23 1998-12-23 모스 트랜지스터 제조방법

Publications (1)

Publication Number Publication Date
KR20000041698A true KR20000041698A (ko) 2000-07-15

Family

ID=19564940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980057652A KR20000041698A (ko) 1998-12-23 1998-12-23 모스 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR20000041698A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100493018B1 (ko) * 2002-06-12 2005-06-07 삼성전자주식회사 반도체 장치의 제조방법
US7605025B2 (en) 2004-02-06 2009-10-20 Samsung Electronics Co., Ltd. Methods of forming MOSFETS using crystalline sacrificial structures
CN102122669A (zh) * 2011-01-27 2011-07-13 上海宏力半导体制造有限公司 晶体管及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100493018B1 (ko) * 2002-06-12 2005-06-07 삼성전자주식회사 반도체 장치의 제조방법
US7605025B2 (en) 2004-02-06 2009-10-20 Samsung Electronics Co., Ltd. Methods of forming MOSFETS using crystalline sacrificial structures
CN102122669A (zh) * 2011-01-27 2011-07-13 上海宏力半导体制造有限公司 晶体管及其制作方法

Similar Documents

Publication Publication Date Title
KR100400325B1 (ko) 수직형 트랜지스터 및 그 제조 방법
KR100882930B1 (ko) 소오스 및 드레인 영역들을 갖는 씨모스 반도체 소자들 및 그 제조방법들
US20080128820A1 (en) Applying epitaxial silicon in disposable spacer flow
US7118973B1 (en) Method of forming a transistor with a channel region in a layer of composite material
US5547903A (en) Method of elimination of junction punchthrough leakage via buried sidewall isolation
JPH09115923A (ja) 半導体装置及びその製造方法
KR20000056248A (ko) 소오스/드레인 영역의 수평방향 확산을 방지하는 전계효과 트랜지스터 및 그 제조방법
US8198161B2 (en) Vertical transistor and method for forming the same
KR20000041698A (ko) 모스 트랜지스터 제조방법
US6215153B1 (en) MOSFET and method for fabricating the same
KR20080006268A (ko) 터널링 전계 효과 트랜지스터의 제조 방법
US7098095B1 (en) Method of forming a MOS transistor with a layer of silicon germanium carbon
KR100705211B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR20000041699A (ko) 모스 트랜지스터 제조방법
KR100625394B1 (ko) 반도체 소자의 제조 방법
US11239366B2 (en) Transistors with an asymmetrical source and drain
KR100305205B1 (ko) 반도체소자의제조방법
KR100307541B1 (ko) 모스 트랜지스터 제조방법
KR20000003936A (ko) 반도체 소자의 트랜지스터 및 그 형성 방법
KR0142787B1 (ko) 모스 트랜지스터 제조방법
KR100756844B1 (ko) 반도체 소자 및 이의 제조 방법
US6362061B1 (en) Method to differentiate source/drain doping by using oxide slivers
KR100295687B1 (ko) 모스 트랜지스터 제조방법
KR950003900B1 (ko) Soi 구조의 반도체 장치 제조 방법
KR100790443B1 (ko) 디램셀 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination