JPH09115923A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH09115923A JPH09115923A JP7274389A JP27438995A JPH09115923A JP H09115923 A JPH09115923 A JP H09115923A JP 7274389 A JP7274389 A JP 7274389A JP 27438995 A JP27438995 A JP 27438995A JP H09115923 A JPH09115923 A JP H09115923A
- Authority
- JP
- Japan
- Prior art keywords
- conductive region
- electrode
- insulating film
- main surface
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000012535 impurity Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims description 71
- 238000005530 etching Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 11
- 238000003892 spreading Methods 0.000 claims description 3
- 210000000746 body region Anatomy 0.000 abstract description 46
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 25
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 25
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 229910052710 silicon Inorganic materials 0.000 description 21
- 239000010703 silicon Substances 0.000 description 21
- 239000010410 layer Substances 0.000 description 18
- 230000005669 field effect Effects 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/126—Power FETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 ソース領域の低いオン抵抗とＰボディ領域の
高耐圧を兼ね備えた縦型半導体装置及びその製造方法を
提供する。 【解決手段】 縦型トランジスタはゲート電極１３及び
シリコン酸化膜１４の側壁には側壁シリコン酸化膜１７
ａを設けている。そのため、ソース電極１９のＮ+ ソー
ス領域１５との接触端とゲート電極端間の距離を所望側
壁幅の側壁シリコン酸化膜の幅程度に短くすることがで
きるので、Ｎ+ ソース領域の不純物濃度が低くてもオン
抵抗を十分小さくすることができる。Ｎ+ ソース領域の
濃度は、Ｐ+ ボディ領域１８の濃度より低く、かつＰボ
ディ領域１６の濃度の１０倍程度以上である。そのた
め、Ｎ+ ソース領域の深さが深くなり過ぎることがな
く、Ｐボディ領域に対する寄生バイポーラトランジスタ
のベース幅が適正な値に保たれ、Ｐボディ領域でのパン
チスルー電圧が高くなり、耐圧を高くすることができ
る。
高耐圧を兼ね備えた縦型半導体装置及びその製造方法を
提供する。 【解決手段】 縦型トランジスタはゲート電極１３及び
シリコン酸化膜１４の側壁には側壁シリコン酸化膜１７
ａを設けている。そのため、ソース電極１９のＮ+ ソー
ス領域１５との接触端とゲート電極端間の距離を所望側
壁幅の側壁シリコン酸化膜の幅程度に短くすることがで
きるので、Ｎ+ ソース領域の不純物濃度が低くてもオン
抵抗を十分小さくすることができる。Ｎ+ ソース領域の
濃度は、Ｐ+ ボディ領域１８の濃度より低く、かつＰボ
ディ領域１６の濃度の１０倍程度以上である。そのた
め、Ｎ+ ソース領域の深さが深くなり過ぎることがな
く、Ｐボディ領域に対する寄生バイポーラトランジスタ
のベース幅が適正な値に保たれ、Ｐボディ領域でのパン
チスルー電圧が高くなり、耐圧を高くすることができ
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に係り、特に縦型絶縁ゲート半導体装置及びその
製造方法に関する。
造方法に係り、特に縦型絶縁ゲート半導体装置及びその
製造方法に関する。
【０００２】
【従来の技術】従来、縦型絶縁ゲート半導体装置の一例
である縦型ＭＯＳ電界効果トランジスタ（以下、縦型ト
ランジスタと記す）は、例えば図８に示すように、Ｎ+
型半導体層１ａ（ドレイン領域）上にＮ型エピタキシャ
ル層１ｂ（ドリフト領域）を有する半導体基板１の主表
面上の一部にゲート酸化膜２を設け、ゲート酸化膜２上
の一部にゲート電極３を設け、さらにゲート電極３を被
覆する酸化膜４を設けている。そして、主表面側からＮ
型エピタキシャル層２にＰ型不純物を導入してゲート電
極３の下側に広がったＰボディ領域５を設け、Ｐボディ
領域５内の一部にＮ型不純物を導入してＰボディ領域５
より浅いＮ+ ソース領域６を設けている。さらに、Ｎ+
ソース領域６内の一部にＰ型不純物を導入し、Ｐボディ
領域５の深さと略同一の深さのＰ+ ボディ領域７を設け
ている。そして、半導体基板１の主表面側には、Ｎ+ ソ
ース領域６とＰ+ ボディ領域７に共通のソース電極８を
設け、裏面側にはドレイン電極９を設けている。そし
て、この縦型トランジスタのＮ+ ソース領域６の濃度
は、図９（図８のＶＩＩＩ−ＶＩＩＩ線方向の断面の領
域の濃度分布）に示すように、Ｐ+ ボディ領域７の濃度
より大きくなっている。なお、ＮＡは不活性不純物濃度
を示す。
である縦型ＭＯＳ電界効果トランジスタ（以下、縦型ト
ランジスタと記す）は、例えば図８に示すように、Ｎ+
型半導体層１ａ（ドレイン領域）上にＮ型エピタキシャ
ル層１ｂ（ドリフト領域）を有する半導体基板１の主表
面上の一部にゲート酸化膜２を設け、ゲート酸化膜２上
の一部にゲート電極３を設け、さらにゲート電極３を被
覆する酸化膜４を設けている。そして、主表面側からＮ
型エピタキシャル層２にＰ型不純物を導入してゲート電
極３の下側に広がったＰボディ領域５を設け、Ｐボディ
領域５内の一部にＮ型不純物を導入してＰボディ領域５
より浅いＮ+ ソース領域６を設けている。さらに、Ｎ+
ソース領域６内の一部にＰ型不純物を導入し、Ｐボディ
領域５の深さと略同一の深さのＰ+ ボディ領域７を設け
ている。そして、半導体基板１の主表面側には、Ｎ+ ソ
ース領域６とＰ+ ボディ領域７に共通のソース電極８を
設け、裏面側にはドレイン電極９を設けている。そし
て、この縦型トランジスタのＮ+ ソース領域６の濃度
は、図９（図８のＶＩＩＩ−ＶＩＩＩ線方向の断面の領
域の濃度分布）に示すように、Ｐ+ ボディ領域７の濃度
より大きくなっている。なお、ＮＡは不活性不純物濃度
を示す。
【０００３】この縦型トランジスタの製造工程は、図１
０〜図１２に示すようになっている。まず、ドレイン領
域となるＮ+ 半導体層１ａ上にドリフト領域となるＮ型
エピタキシャル層１ｂを設けた半導体基板１のエピタキ
シャル層１ｂ表面にゲート酸化膜２を設ける（図１０
（ａ）参照）。そして、ゲート酸化膜２上にりんを含む
多結晶シリコンのゲート電極３を設け、さらに１回目の
ホトレジスト膜３ａを設ける（図１０（ｂ）参照）。ホ
トレジスト膜３ａを選択的に除去し、これをマスクとし
て多結晶シリコンを選択的にエッチングしてゲート電極
３を形成する（図１０（ｃ）参照）。ホトレジスト膜３
ａを除去した後、ゲート電極３をマスクとしてＮ型エピ
タキシャル層１ｂにほう素Ｂをイオン注入しその後熱拡
散してゲート電極３の下側に広がったＰボディ領域５を
形成する（図１１（ｄ）参照）。つぎに、２回目のホト
レジスト膜３ｂを選択的に形成してＰボディ領域５上の
一部に開口を設け、ホトレジスト膜３ｂをマスクとして
高濃度のほう素Ｂイオン注入し、その後熱拡散すること
によりＰボディ領域５の深さに達するＰ+ ボディ領域７
を形成する（図１１（ｅ）参照）。
０〜図１２に示すようになっている。まず、ドレイン領
域となるＮ+ 半導体層１ａ上にドリフト領域となるＮ型
エピタキシャル層１ｂを設けた半導体基板１のエピタキ
シャル層１ｂ表面にゲート酸化膜２を設ける（図１０
（ａ）参照）。そして、ゲート酸化膜２上にりんを含む
多結晶シリコンのゲート電極３を設け、さらに１回目の
ホトレジスト膜３ａを設ける（図１０（ｂ）参照）。ホ
トレジスト膜３ａを選択的に除去し、これをマスクとし
て多結晶シリコンを選択的にエッチングしてゲート電極
３を形成する（図１０（ｃ）参照）。ホトレジスト膜３
ａを除去した後、ゲート電極３をマスクとしてＮ型エピ
タキシャル層１ｂにほう素Ｂをイオン注入しその後熱拡
散してゲート電極３の下側に広がったＰボディ領域５を
形成する（図１１（ｄ）参照）。つぎに、２回目のホト
レジスト膜３ｂを選択的に形成してＰボディ領域５上の
一部に開口を設け、ホトレジスト膜３ｂをマスクとして
高濃度のほう素Ｂイオン注入し、その後熱拡散すること
によりＰボディ領域５の深さに達するＰ+ ボディ領域７
を形成する（図１１（ｅ）参照）。
【０００４】つぎに、３回目のホトレジスト膜３ｃを選
択的に設けてＰ+ ボディ領域７を被覆し、ホトレジスト
膜３ｃをマスクとしてＰボディ領域５内で一部Ｐ+ 領域
７にかけてひ素Ａｓをイオン注入しこれを熱拡散するこ
とによりＰ+ ボディ領域７より濃度の高いＮ+ ソース領
域６を形成する（図１１（ｆ）参照）。つぎに、主表面
上にりんＰを含む酸化膜４を形成し（図１２（ｇ）参
照）、４回目のホトレジスト膜（図示しない）を選択的
に形成し、これをマスクとして酸化膜４を選択的にエッ
チング除去する（図１２（ｈ）参照）。そして、半導体
基板１の主表面側にＮ+ ソース領域６とＰ+ ボディ領域
７に共通のソース電極８を形成し、裏面側にドレイン電
極９を形成することにより（図１２（ｉ）参照）、縦型
トランジスタが得られる。
択的に設けてＰ+ ボディ領域７を被覆し、ホトレジスト
膜３ｃをマスクとしてＰボディ領域５内で一部Ｐ+ 領域
７にかけてひ素Ａｓをイオン注入しこれを熱拡散するこ
とによりＰ+ ボディ領域７より濃度の高いＮ+ ソース領
域６を形成する（図１１（ｆ）参照）。つぎに、主表面
上にりんＰを含む酸化膜４を形成し（図１２（ｇ）参
照）、４回目のホトレジスト膜（図示しない）を選択的
に形成し、これをマスクとして酸化膜４を選択的にエッ
チング除去する（図１２（ｈ）参照）。そして、半導体
基板１の主表面側にＮ+ ソース領域６とＰ+ ボディ領域
７に共通のソース電極８を形成し、裏面側にドレイン電
極９を形成することにより（図１２（ｉ）参照）、縦型
トランジスタが得られる。
【０００５】
【発明が解決しようとする課題】ところで、上記縦型ト
ランジスタは、図８に示すように、Ｎ+ ソース領域６の
オン抵抗を決めるソース電極８のＮ+ ソース領域６との
接触端部とゲート電極３端部間の距離を、層間絶縁膜の
膜厚Ｌ1 と、ホトレジスト膜のマスクアライメントの精
度Ｌ2 の和以下にすることができない。すなわち、距離
をＬ1 ＋Ｌ2 以下にしようとすると、図８の点線に示す
ように、マスクアライメントの位置ずれにより、酸化膜
４のエッチング終了時点で、酸化膜４の開口寸法ｘ1 が
実際にはｘ2 と小さくなる。このため、ソース電極８の
Ｎ+ ソース領域６との接触端部とゲート電極３端部の間
の距離が大きくなり、Ｎ+ ソース領域６のオン抵抗が大
きくなるからである。この寸法Ｌ2 分を補って、Ｎ+ ソ
ース領域６のオン抵抗を小さくするためには、Ｎ+ ソー
ス領域６の濃度を高めなければならない。
ランジスタは、図８に示すように、Ｎ+ ソース領域６の
オン抵抗を決めるソース電極８のＮ+ ソース領域６との
接触端部とゲート電極３端部間の距離を、層間絶縁膜の
膜厚Ｌ1 と、ホトレジスト膜のマスクアライメントの精
度Ｌ2 の和以下にすることができない。すなわち、距離
をＬ1 ＋Ｌ2 以下にしようとすると、図８の点線に示す
ように、マスクアライメントの位置ずれにより、酸化膜
４のエッチング終了時点で、酸化膜４の開口寸法ｘ1 が
実際にはｘ2 と小さくなる。このため、ソース電極８の
Ｎ+ ソース領域６との接触端部とゲート電極３端部の間
の距離が大きくなり、Ｎ+ ソース領域６のオン抵抗が大
きくなるからである。この寸法Ｌ2 分を補って、Ｎ+ ソ
ース領域６のオン抵抗を小さくするためには、Ｎ+ ソー
ス領域６の濃度を高めなければならない。
【０００６】しかし、Ｎ+ ソース領域６の濃度を高める
と、Ｎ+ ソース領域６の深さが深くなり、Ｐボディ領域
５に対する寄生バイポーラトランジスタのベース幅Ｗが
せまくなる。そのため、ベース部分でのパンチスルー電
圧が低くなり、この部分でのパンチスルー破壊が発生し
易くなる。すなわち、従来の縦型トランジスタの構造に
よれば、同時にＮ+ ソース領域６のオン抵抗を小さくし
かつＰボディ領域５の耐圧を高くすることができなかっ
た。
と、Ｎ+ ソース領域６の深さが深くなり、Ｐボディ領域
５に対する寄生バイポーラトランジスタのベース幅Ｗが
せまくなる。そのため、ベース部分でのパンチスルー電
圧が低くなり、この部分でのパンチスルー破壊が発生し
易くなる。すなわち、従来の縦型トランジスタの構造に
よれば、同時にＮ+ ソース領域６のオン抵抗を小さくし
かつＰボディ領域５の耐圧を高くすることができなかっ
た。
【０００７】本発明は、上記した問題を解決しようとす
るもので、ソース領域の低オン抵抗とＰボディ領域の高
耐圧を兼ね備えた縦型半導体装置及びその製造方法を提
供することを目的とする。
るもので、ソース領域の低オン抵抗とＰボディ領域の高
耐圧を兼ね備えた縦型半導体装置及びその製造方法を提
供することを目的とする。
【０００８】
【課題を解決するための手段及び発明の効果】上記目的
を達成するために、上記請求項１に係る発明の構成上の
特徴は、第１導電型のまたは主表面側が第１導電型で反
対面側が第２導電型の２層の半導体基板と、主表面上の
一部に設けた第１絶縁膜と、第１絶縁膜上の所定位置に
設けた第１電極と、第１電極上を被覆する第２絶縁膜
と、第１電極及び第２絶縁膜の側壁に設けた側壁絶縁膜
と、主表面側から半導体基板内に第２導電型の不純物を
導入して形成され第１電極の下側にまで広がる第１導電
領域と、第１導電領域内に第１導電型の不純物を導入し
て形成され第１電極の下側にまで広がると共に、第１導
電領域より浅くかつ第１導電領域の表面濃度より濃度が
高い第２導電領域と、第２導電領域内の一部に第２導電
型の不純物を導入して形成され、第２導電領域より濃度
が高い第３導電領域と、主表面側に設けた第２導電領域
及び第３導電領域に共通の第２電極と、半導体基板の主
表面の反対面側または主表面の第１電極及び第２電極と
離間した位置に設けた第３電極とを備えたことにある。
を達成するために、上記請求項１に係る発明の構成上の
特徴は、第１導電型のまたは主表面側が第１導電型で反
対面側が第２導電型の２層の半導体基板と、主表面上の
一部に設けた第１絶縁膜と、第１絶縁膜上の所定位置に
設けた第１電極と、第１電極上を被覆する第２絶縁膜
と、第１電極及び第２絶縁膜の側壁に設けた側壁絶縁膜
と、主表面側から半導体基板内に第２導電型の不純物を
導入して形成され第１電極の下側にまで広がる第１導電
領域と、第１導電領域内に第１導電型の不純物を導入し
て形成され第１電極の下側にまで広がると共に、第１導
電領域より浅くかつ第１導電領域の表面濃度より濃度が
高い第２導電領域と、第２導電領域内の一部に第２導電
型の不純物を導入して形成され、第２導電領域より濃度
が高い第３導電領域と、主表面側に設けた第２導電領域
及び第３導電領域に共通の第２電極と、半導体基板の主
表面の反対面側または主表面の第１電極及び第２電極と
離間した位置に設けた第３電極とを備えたことにある。
【０００９】上記のように請求項１に係る発明を構成し
たことにより、第２電極の第２導電領域との接触端と第
１電極端間の距離を、第１電極及び第２絶縁膜の側壁に
設けた側壁絶縁膜の幅と同等程度に短くすることができ
るので、第２導電領域の不純物濃度を低くしても第２導
電領域のオン抵抗を十分小さくすることができる。そし
て、第２導電領域の不純物濃度が、第３導電領域の不純
物濃度より低くかつ第１導電領域の不純物濃度より高く
なっているので、第２導電領域の深さが深くなり過ぎる
ことがなく、第１導電領域に対する寄生バイポーラトラ
ンジスタのベース幅が適正な値に保たれる。そのため、
第１導電領域でのパンチスルー電圧が高くなり、この部
分の耐電圧を高くすることができる。また、さらに、第
２導電領域の濃度を第３導電領域の濃度より低くしたこ
とにより、第２導電領域の不活性不純物をなくすことが
でき、その結果、第１導電領域と第２導電領域間のリー
ク電流を低くし、半導体装置の動作を安定にすることが
できる。
たことにより、第２電極の第２導電領域との接触端と第
１電極端間の距離を、第１電極及び第２絶縁膜の側壁に
設けた側壁絶縁膜の幅と同等程度に短くすることができ
るので、第２導電領域の不純物濃度を低くしても第２導
電領域のオン抵抗を十分小さくすることができる。そし
て、第２導電領域の不純物濃度が、第３導電領域の不純
物濃度より低くかつ第１導電領域の不純物濃度より高く
なっているので、第２導電領域の深さが深くなり過ぎる
ことがなく、第１導電領域に対する寄生バイポーラトラ
ンジスタのベース幅が適正な値に保たれる。そのため、
第１導電領域でのパンチスルー電圧が高くなり、この部
分の耐電圧を高くすることができる。また、さらに、第
２導電領域の濃度を第３導電領域の濃度より低くしたこ
とにより、第２導電領域の不活性不純物をなくすことが
でき、その結果、第１導電領域と第２導電領域間のリー
ク電流を低くし、半導体装置の動作を安定にすることが
できる。
【００１０】また、上記請求項２に係る発明の構成上の
特徴は、第１導電型のまたは主表面側が第１導電型で反
対面側が第２導電型の２層の半導体基板と、半導体基板
の主表面側の第１導電型の領域内に設けた溝部と、主表
面上の溝部及びその周囲に設けた第１絶縁膜と、溝部内
に設けた第１電極と、第１電極上を被覆する第２絶縁膜
と、第２絶縁膜の側壁に設けた側壁絶縁膜と、主表面側
から半導体基板内に第２導電型の不純物を導入して形成
した第１導電領域と、第１導電領域内に第１導電型の不
純物を導入して形成されると共に、第１導電領域より浅
くかつ第１導電領域の表面濃度より濃度が高い第２導電
領域と、第２導電領域内の一部に第２導電型の不純物を
導入して形成され、第２導電領域より濃度が高い第３導
電領域と、主表面側に設けた第２導電領域及び第３導電
領域に共通の第２電極と、半導体基板の主表面の反対面
側または主表面の第１電極及び第２電極と離間した位置
に設けた第３電極とを備えたことにある。
特徴は、第１導電型のまたは主表面側が第１導電型で反
対面側が第２導電型の２層の半導体基板と、半導体基板
の主表面側の第１導電型の領域内に設けた溝部と、主表
面上の溝部及びその周囲に設けた第１絶縁膜と、溝部内
に設けた第１電極と、第１電極上を被覆する第２絶縁膜
と、第２絶縁膜の側壁に設けた側壁絶縁膜と、主表面側
から半導体基板内に第２導電型の不純物を導入して形成
した第１導電領域と、第１導電領域内に第１導電型の不
純物を導入して形成されると共に、第１導電領域より浅
くかつ第１導電領域の表面濃度より濃度が高い第２導電
領域と、第２導電領域内の一部に第２導電型の不純物を
導入して形成され、第２導電領域より濃度が高い第３導
電領域と、主表面側に設けた第２導電領域及び第３導電
領域に共通の第２電極と、半導体基板の主表面の反対面
側または主表面の第１電極及び第２電極と離間した位置
に設けた第３電極とを備えたことにある。
【００１１】上記のように請求項２に係る発明を構成し
たことにより、溝型ゲート構造の縦型半導体装置につい
ても、上記請求項１に係る発明と同様の効果を得ること
ができる。
たことにより、溝型ゲート構造の縦型半導体装置につい
ても、上記請求項１に係る発明と同様の効果を得ること
ができる。
【００１２】また、上記請求項３に係る発明の構成上の
特徴は、前記請求項１または請求項２に記載の半導体装
置において、第２導電領域の濃度を第１導電領域の表面
濃度の１０倍程度以上としたことにある。
特徴は、前記請求項１または請求項２に記載の半導体装
置において、第２導電領域の濃度を第１導電領域の表面
濃度の１０倍程度以上としたことにある。
【００１３】上記のように請求項３に係る発明を構成し
たことにより、第１電極による第１導電領域の安定制御
が確保され、所望の半導体装置の特性が得られる。
たことにより、第１電極による第１導電領域の安定制御
が確保され、所望の半導体装置の特性が得られる。
【００１４】また、上記請求項４に係る発明の構成上の
特徴は、前記請求項１から請求項３のいずれか１つに記
載の半導体装置において、側壁絶縁膜が、半導体基板の
主表面側に設けた第３絶縁膜を異方性エッチング及び等
方性エッチングを行うことにより形成されたものである
ことにある。
特徴は、前記請求項１から請求項３のいずれか１つに記
載の半導体装置において、側壁絶縁膜が、半導体基板の
主表面側に設けた第３絶縁膜を異方性エッチング及び等
方性エッチングを行うことにより形成されたものである
ことにある。
【００１５】上記のように請求項４に係る発明を構成し
たことにより、制御可能な側壁幅の側壁絶縁膜が得ら
れ、第２電極の第２導電領域との接触端と第１電極端間
の距離を制御できることにより、第２導電領域のオン抵
抗を確実に小さくすることができる。
たことにより、制御可能な側壁幅の側壁絶縁膜が得ら
れ、第２電極の第２導電領域との接触端と第１電極端間
の距離を制御できることにより、第２導電領域のオン抵
抗を確実に小さくすることができる。
【００１６】また、上記請求項５に係る発明の構成上の
特徴は、第１導電型の半導体基板または主表面側が第１
導電型で反対面側が第２導電型の２層である半導体基板
を形成する基板形成工程と、半導体基板の主表面上に第
１絶縁膜を形成する第１絶縁膜形成工程と、第１絶縁膜
上の所定位置に第１電極を形成する第１電極形成工程
と、第１電極上を被覆する第２絶縁膜を形成する第２絶
縁膜形成工程と、主表面側から半導体基板内に第２導電
型の不純物を導入して第１電極の下側に広がる第１導電
領域を形成する第１導電領域形成工程と、第１導電領域
内に第１導電型の不純物を導入して第１電極の下側にま
で広がり、第１導電領域より浅くかつ第１導電領域の表
面濃度より濃度が高い第２導電領域を形成する第２導電
領域形成工程と、半導体基板の主表面側に第３絶縁膜を
形成する第３絶縁膜形成工程と、第３絶縁膜の一部を異
方性エッチングにより除去して第２導電領域の一部を露
出させる共に、第１電極及び第２絶縁膜の側壁に側壁絶
縁膜を形成する第１エッチング工程と、第２導電領域内
に第２導電型の不純物を導入して、第２導電領域より濃
度が高い第３導電領域を形成する第３導電領域形成工程
と、側壁絶縁膜及び第２絶縁膜の一部を等方性エッチン
グにより除去して第２導電領域の一部を露出させる第２
エッチング工程と、主表面側に第２導電領域及び第３導
電領域に共通する第２電極を形成する第２電極形成工程
と、半導体基板の主表面の反対面側または主表面の第１
電極及び第２電極と離間した位置に第３電極を形成する
第３電極形成工程とを設けたことにある。
特徴は、第１導電型の半導体基板または主表面側が第１
導電型で反対面側が第２導電型の２層である半導体基板
を形成する基板形成工程と、半導体基板の主表面上に第
１絶縁膜を形成する第１絶縁膜形成工程と、第１絶縁膜
上の所定位置に第１電極を形成する第１電極形成工程
と、第１電極上を被覆する第２絶縁膜を形成する第２絶
縁膜形成工程と、主表面側から半導体基板内に第２導電
型の不純物を導入して第１電極の下側に広がる第１導電
領域を形成する第１導電領域形成工程と、第１導電領域
内に第１導電型の不純物を導入して第１電極の下側にま
で広がり、第１導電領域より浅くかつ第１導電領域の表
面濃度より濃度が高い第２導電領域を形成する第２導電
領域形成工程と、半導体基板の主表面側に第３絶縁膜を
形成する第３絶縁膜形成工程と、第３絶縁膜の一部を異
方性エッチングにより除去して第２導電領域の一部を露
出させる共に、第１電極及び第２絶縁膜の側壁に側壁絶
縁膜を形成する第１エッチング工程と、第２導電領域内
に第２導電型の不純物を導入して、第２導電領域より濃
度が高い第３導電領域を形成する第３導電領域形成工程
と、側壁絶縁膜及び第２絶縁膜の一部を等方性エッチン
グにより除去して第２導電領域の一部を露出させる第２
エッチング工程と、主表面側に第２導電領域及び第３導
電領域に共通する第２電極を形成する第２電極形成工程
と、半導体基板の主表面の反対面側または主表面の第１
電極及び第２電極と離間した位置に第３電極を形成する
第３電極形成工程とを設けたことにある。
【００１７】上記のように請求項５に係る発明を構成し
たことにより、第１導電領域と第２導電領域とを第１電
極を共通のマスクとして不純物を導入して形成すること
ができるので、ホトリソグラフィ工程を１回省略するこ
とができる。その後、基板の主表面側に第３絶縁膜を形
成し、異方性エッチングにより側壁絶縁膜を設けると共
に第２導電領域の一部に開口を設けたことにより、開口
を通して第３導電領域の不純物導入を行うことができ、
ホトリソグラフィ工程を省略することができる。さら
に、残された第２絶縁膜及び側壁絶縁膜を等方性エッチ
ングにより第２導電領域の一部及び第３電動領域の共通
の第２電極形成のための開口部が形成されるので、ホト
リソグラフィを省略することができる。
たことにより、第１導電領域と第２導電領域とを第１電
極を共通のマスクとして不純物を導入して形成すること
ができるので、ホトリソグラフィ工程を１回省略するこ
とができる。その後、基板の主表面側に第３絶縁膜を形
成し、異方性エッチングにより側壁絶縁膜を設けると共
に第２導電領域の一部に開口を設けたことにより、開口
を通して第３導電領域の不純物導入を行うことができ、
ホトリソグラフィ工程を省略することができる。さら
に、残された第２絶縁膜及び側壁絶縁膜を等方性エッチ
ングにより第２導電領域の一部及び第３電動領域の共通
の第２電極形成のための開口部が形成されるので、ホト
リソグラフィを省略することができる。
【００１８】その結果、請求項５に記載の発明によれ
ば、従来の製造方法に較べてホトリソグラフィ工程を３
回省略することができ、製造工程を大幅に短縮すること
ができ、半導体装置を安価に製造することができる。ま
た、この製造方法により得られた半導体装置は、上記請
求項１に記載の構造を備えており、上記のようにオン抵
抗が低くかつ高い耐電圧特性を備えている。さらに、こ
の製造方法によれば、第２導電領域の第２電極との接触
部分の形成を、ホトリソグラフィの精度を考慮する必要
がないので、その分半導体装置の面積を小さくすること
ができ、ウエハ当りの半導体装置の収率を高めることに
より半導体装置のコストを低減させることができる。
ば、従来の製造方法に較べてホトリソグラフィ工程を３
回省略することができ、製造工程を大幅に短縮すること
ができ、半導体装置を安価に製造することができる。ま
た、この製造方法により得られた半導体装置は、上記請
求項１に記載の構造を備えており、上記のようにオン抵
抗が低くかつ高い耐電圧特性を備えている。さらに、こ
の製造方法によれば、第２導電領域の第２電極との接触
部分の形成を、ホトリソグラフィの精度を考慮する必要
がないので、その分半導体装置の面積を小さくすること
ができ、ウエハ当りの半導体装置の収率を高めることに
より半導体装置のコストを低減させることができる。
【００１９】また、上記請求項６に係る発明の構成上の
特徴は、第１導電型の半導体基板または主表面側が第１
導電型で反対面側が第２導電型の２層である半導体基板
を形成する基板形成工程と、半導体基板の主表面側の第
１導電型の領域内に溝部を形成する溝部形成工程と、半
導体基板の主表面上に第１絶縁膜を形成する第１絶縁膜
形成工程と、溝部内に第１電極を形成する第１電極形成
工程と、第１電極上を被覆する第２絶縁膜を形成する第
２絶縁膜形成工程と、主表面側から半導体基板内に第２
導電型の不純物を導入して第１導電領域を形成する第１
導電領域形成工程と、第１導電領域内に第１導電型の不
純物を導入して、第１導電領域より浅くかつ第１導電領
域の表面濃度より濃度が高い第２導電領域を形成する第
２導電領域形成工程と、半導体基板の主表面側に第３絶
縁膜を形成する第３絶縁膜形成工程と、第３絶縁膜の一
部を異方性エッチングにより除去して第２導電領域の一
部を露出させる共に、第２絶縁膜の側壁に側壁絶縁膜を
形成する第１エッチング工程と、第２導電領域内に第２
導電型の不純物を導入して、第２導電領域より濃度が高
い第３導電領域を形成する第３導電領域形成工程と、側
壁絶縁膜及び第２絶縁膜の一部を等方性エッチングによ
り除去して第２導電領域の一部を露出させる第２エッチ
ング工程と、主表面側に第２導電領域及び第３導電領域
に共通する第２電極を形成する第２電極形成工程と、半
導体基板の主表面の反対面側または主表面の第１電極及
び第２電極と離間した位置に第３電極を形成する第３電
極形成工程とを設けたことにある。
特徴は、第１導電型の半導体基板または主表面側が第１
導電型で反対面側が第２導電型の２層である半導体基板
を形成する基板形成工程と、半導体基板の主表面側の第
１導電型の領域内に溝部を形成する溝部形成工程と、半
導体基板の主表面上に第１絶縁膜を形成する第１絶縁膜
形成工程と、溝部内に第１電極を形成する第１電極形成
工程と、第１電極上を被覆する第２絶縁膜を形成する第
２絶縁膜形成工程と、主表面側から半導体基板内に第２
導電型の不純物を導入して第１導電領域を形成する第１
導電領域形成工程と、第１導電領域内に第１導電型の不
純物を導入して、第１導電領域より浅くかつ第１導電領
域の表面濃度より濃度が高い第２導電領域を形成する第
２導電領域形成工程と、半導体基板の主表面側に第３絶
縁膜を形成する第３絶縁膜形成工程と、第３絶縁膜の一
部を異方性エッチングにより除去して第２導電領域の一
部を露出させる共に、第２絶縁膜の側壁に側壁絶縁膜を
形成する第１エッチング工程と、第２導電領域内に第２
導電型の不純物を導入して、第２導電領域より濃度が高
い第３導電領域を形成する第３導電領域形成工程と、側
壁絶縁膜及び第２絶縁膜の一部を等方性エッチングによ
り除去して第２導電領域の一部を露出させる第２エッチ
ング工程と、主表面側に第２導電領域及び第３導電領域
に共通する第２電極を形成する第２電極形成工程と、半
導体基板の主表面の反対面側または主表面の第１電極及
び第２電極と離間した位置に第３電極を形成する第３電
極形成工程とを設けたことにある。
【００２０】上記のように請求項６に係る発明を構成し
たことにより、溝型ゲート構造の縦型半導体装置の製造
においても、上記請求項５に係る発明と同様の効果を得
ることができる。
たことにより、溝型ゲート構造の縦型半導体装置の製造
においても、上記請求項５に係る発明と同様の効果を得
ることができる。
【００２１】また、上記請求項７に係る発明の構成上の
特徴は、前記請求項１または請求項２に記載の半導体装
置において、第２導電領域の濃度を第１導電領域の表面
濃度の１０倍程度以上としたことにある。
特徴は、前記請求項１または請求項２に記載の半導体装
置において、第２導電領域の濃度を第１導電領域の表面
濃度の１０倍程度以上としたことにある。
【００２２】上記のように請求項７に係る発明を構成し
たことにより、第１電極による第１導電領域の安定制御
が確保され、所望の半導体装置の特性が得られる。
たことにより、第１電極による第１導電領域の安定制御
が確保され、所望の半導体装置の特性が得られる。
【００２３】
【発明の実施の形態】以下、本発明の一実施の形態を図
面を用いて説明すると、図１は、第１の実施形態に係る
縦型ＭＯＳ電界効果トランジスタ（以下、縦型トランジ
スタと記す）の断面を模式図により示したものである。
面を用いて説明すると、図１は、第１の実施形態に係る
縦型ＭＯＳ電界効果トランジスタ（以下、縦型トランジ
スタと記す）の断面を模式図により示したものである。
【００２４】この縦型トランジスタは、ドレイン領域を
構成するＮ+ シリコン層１１ａ上にドリフト領域を構成
するＮエピタキシャル層１１ｂを設けたシリコン半導体
基板（以下、シリコン基板と記す）１１を用いて製造さ
れる。シリコン基板１１の表面上の一部にゲート酸化膜
１２が設けられ、ゲート酸化膜１２上の一部にはゲート
電極１３が設けられ、さらにゲート電極１３を被覆する
シリコン酸化膜１４が設けられている。またゲート電極
１３及びシリコン酸化膜１４の側壁には、側壁シリコン
酸化膜１７ａを設けている。そして、主表面側からＮ型
エピタキシャル層２にＰ型不純物を導入してゲート電極
１３の下側に広がったＰボディ領域１６と、Ｐボディ領
域１６内にＮ型不純物を導入したＮ+ ソース領域１５を
設けている。さらに、Ｎ+ ソース領域１５内の一部には
主表面側からＰ型不純物を導入し、Ｐボディ領域１６の
深さに達するＰ+ ボディ領域１８を設けている。そし
て、シリコン基板１１は、主表面側にＮ+ ソース領域１
５とＰ+ ボディ領域１８に共通のソース電極１９を設け
ており、その裏面側にドレイン電極２０を設けている。
この縦型トランジスタのＮ+ ソース領域１５の濃度は、
図２（図１のＩ−Ｉ線方向の断面の領域の濃度分布）に
示すように、Ｐ+ ボディ領域１８の濃度より小さく、か
つＰボディ領域１６の濃度の１０倍程度以上になってい
る。
構成するＮ+ シリコン層１１ａ上にドリフト領域を構成
するＮエピタキシャル層１１ｂを設けたシリコン半導体
基板（以下、シリコン基板と記す）１１を用いて製造さ
れる。シリコン基板１１の表面上の一部にゲート酸化膜
１２が設けられ、ゲート酸化膜１２上の一部にはゲート
電極１３が設けられ、さらにゲート電極１３を被覆する
シリコン酸化膜１４が設けられている。またゲート電極
１３及びシリコン酸化膜１４の側壁には、側壁シリコン
酸化膜１７ａを設けている。そして、主表面側からＮ型
エピタキシャル層２にＰ型不純物を導入してゲート電極
１３の下側に広がったＰボディ領域１６と、Ｐボディ領
域１６内にＮ型不純物を導入したＮ+ ソース領域１５を
設けている。さらに、Ｎ+ ソース領域１５内の一部には
主表面側からＰ型不純物を導入し、Ｐボディ領域１６の
深さに達するＰ+ ボディ領域１８を設けている。そし
て、シリコン基板１１は、主表面側にＮ+ ソース領域１
５とＰ+ ボディ領域１８に共通のソース電極１９を設け
ており、その裏面側にドレイン電極２０を設けている。
この縦型トランジスタのＮ+ ソース領域１５の濃度は、
図２（図１のＩ−Ｉ線方向の断面の領域の濃度分布）に
示すように、Ｐ+ ボディ領域１８の濃度より小さく、か
つＰボディ領域１６の濃度の１０倍程度以上になってい
る。
【００２５】つぎに、この縦型トランジスタの製造工程
を、図３〜図５を用いて説明する。まず、シリコン基板
１１を熱酸化することによりＮエピタキシャル層１１ｂ
（例えば耐圧を６０Ｖとした場合、濃度は１×１０16ｃ
ｍー3程度とする）表面にゲート酸化膜１２を形成する
（図３（ａ）参照）。つぎに、ゲート酸化膜１２上に化
学気相成長法（以下、ＣＶＤ法と記す）によりりんＰを
含んだ多結晶シリコン膜であるゲート電極１３を成長さ
せ、つづいてシリコン酸化膜１４を形成する（図３
（ｂ）参照）。さらに、ゲート電極１３及びシリコン酸
化膜１４の一部分を周知のホトリソグラフィ技術及び反
応イオンエッチング技術（ＲＩＥ）により選択的に除去
する（図３（ｃ）参照）。
を、図３〜図５を用いて説明する。まず、シリコン基板
１１を熱酸化することによりＮエピタキシャル層１１ｂ
（例えば耐圧を６０Ｖとした場合、濃度は１×１０16ｃ
ｍー3程度とする）表面にゲート酸化膜１２を形成する
（図３（ａ）参照）。つぎに、ゲート酸化膜１２上に化
学気相成長法（以下、ＣＶＤ法と記す）によりりんＰを
含んだ多結晶シリコン膜であるゲート電極１３を成長さ
せ、つづいてシリコン酸化膜１４を形成する（図３
（ｂ）参照）。さらに、ゲート電極１３及びシリコン酸
化膜１４の一部分を周知のホトリソグラフィ技術及び反
応イオンエッチング技術（ＲＩＥ）により選択的に除去
する（図３（ｃ）参照）。
【００２６】つぎに、ゲート電極１３をマスクとしてシ
リコン基板１１にひ素Ａｓ等の３価の不純物をイオン注
入法により導入してＮ+ ソース領域１５を形成する（図
３（ｃ）参照）。つぎに、同じくゲート電極１３をマス
クとしてシリコン基板１１にホウ素Ｂ等の３価の不純物
を斜め回転イオン注入法により導入してＰボディ領域１
６を形成する（図４（ｄ）参照）。斜めイオン注入によ
り、ゲート酸化膜１２の下のチャネル領域の最大不純物
濃度の位置をチャネル領域の中央またはドリフト接合付
近になるようにする。ただし、斜めイオン注入に限らず
通常のイオン注入法を用いることもできる。
リコン基板１１にひ素Ａｓ等の３価の不純物をイオン注
入法により導入してＮ+ ソース領域１５を形成する（図
３（ｃ）参照）。つぎに、同じくゲート電極１３をマス
クとしてシリコン基板１１にホウ素Ｂ等の３価の不純物
を斜め回転イオン注入法により導入してＰボディ領域１
６を形成する（図４（ｄ）参照）。斜めイオン注入によ
り、ゲート酸化膜１２の下のチャネル領域の最大不純物
濃度の位置をチャネル領域の中央またはドリフト接合付
近になるようにする。ただし、斜めイオン注入に限らず
通常のイオン注入法を用いることもできる。
【００２７】つぎに、シリコン基板１１の主表面側に、
ＣＶＤ法によりりんＰを含んだシリコン酸化膜１７を成
長させる（図４（ｅ）参照）。このシリコン酸化膜１７
を反応イオンエッチング法により異方性エッチングを行
い、シリコン基板１１の表面を露出させると共に、ゲー
ト電極１３及びシリコン酸化膜１４の側壁に酸化膜１７
ａを形成する（図４（ｆ）参照）。このエッチングの終
了は、シリコン面が露出したときに、プラズマの発光強
度の変化により正確に判定される。
ＣＶＤ法によりりんＰを含んだシリコン酸化膜１７を成
長させる（図４（ｅ）参照）。このシリコン酸化膜１７
を反応イオンエッチング法により異方性エッチングを行
い、シリコン基板１１の表面を露出させると共に、ゲー
ト電極１３及びシリコン酸化膜１４の側壁に酸化膜１７
ａを形成する（図４（ｆ）参照）。このエッチングの終
了は、シリコン面が露出したときに、プラズマの発光強
度の変化により正確に判定される。
【００２８】つぎに、側壁シリコン酸化膜１７ａをマス
クとしてシリコン基板１１にホウ素Ｂ等の３価の不純物
をイオン注入法により導入してＰ+ ボディ領域１８を形
成する（図５（ｇ）参照）。その後、シリコン基板１１
を低温熱処理（例えば、９００℃３０分）または高温短
時間熱処理（例えば、１１００℃３０秒）することによ
り、Ｎ+ ソース領域１５、Ｐボディ領域１６及びＰ+ ボ
ディ領域１８をほとんど熱拡散することなしに活性化さ
せることができる。ただし、この熱処理については、個
々の領域の形成後に行うこともできる。さらに、シリコ
ン膜１４、側壁シリコン酸化膜１７ａ及びゲート酸化膜
１２の一部を、等方エッチングにより除去し、Ｎ+ ソー
ス領域１５の一部を露出させると共に、側壁シリコン酸
化膜１７ａの幅を所望の幅にする（図５（ｈ）参照）。
そして、シリコン基板１１の主表面側にアルミニウム等
の金属をスパッタリング等により蒸着し、Ｎ+ ソース領
域１５とＰ+ ボディ領域１８共通のソース電極１９を形
成し、さらにシリコン基板１１の裏面側に金属膜を蒸着
することによりドレイン電極２０を形成する（図５
（ｉ）参照）。
クとしてシリコン基板１１にホウ素Ｂ等の３価の不純物
をイオン注入法により導入してＰ+ ボディ領域１８を形
成する（図５（ｇ）参照）。その後、シリコン基板１１
を低温熱処理（例えば、９００℃３０分）または高温短
時間熱処理（例えば、１１００℃３０秒）することによ
り、Ｎ+ ソース領域１５、Ｐボディ領域１６及びＰ+ ボ
ディ領域１８をほとんど熱拡散することなしに活性化さ
せることができる。ただし、この熱処理については、個
々の領域の形成後に行うこともできる。さらに、シリコ
ン膜１４、側壁シリコン酸化膜１７ａ及びゲート酸化膜
１２の一部を、等方エッチングにより除去し、Ｎ+ ソー
ス領域１５の一部を露出させると共に、側壁シリコン酸
化膜１７ａの幅を所望の幅にする（図５（ｈ）参照）。
そして、シリコン基板１１の主表面側にアルミニウム等
の金属をスパッタリング等により蒸着し、Ｎ+ ソース領
域１５とＰ+ ボディ領域１８共通のソース電極１９を形
成し、さらにシリコン基板１１の裏面側に金属膜を蒸着
することによりドレイン電極２０を形成する（図５
（ｉ）参照）。
【００２９】以上に説明したように、縦型トランジスタ
は、ゲート電極１３及びシリコン酸化膜１４の側壁に、
所望幅の側壁シリコン酸化膜１７ａを設けたことによ
り、ソース電極１９のＮ+ ソース領域１５との接触端と
ゲート電極１３端間の距離を側壁シリコン酸化膜１７ａ
の幅程度に短くすることができたので、Ｎ+ ソース領域
１５の不純物濃度が低くてもオン抵抗を十分小さくする
ことができる。さらに、Ｎ+ ソース領域１５の不純物濃
度が、Ｐ+ ボディ領域１８の不純物濃度より低くかつＰ
ボディ領域１６の表面不純物濃度より１０倍程度以上高
くなっているので、Ｎ+ ソース領域１５の深さが深くな
り過ぎることがなく、Ｐボディ領域１６に対する寄生バ
イポーラトランジスタのベース幅が適正な値に保たれ
る。そのため、Ｐボディ領域１６でのパンチスルー電圧
が高くなり、この部分の耐電圧を高くすることができ
る。
は、ゲート電極１３及びシリコン酸化膜１４の側壁に、
所望幅の側壁シリコン酸化膜１７ａを設けたことによ
り、ソース電極１９のＮ+ ソース領域１５との接触端と
ゲート電極１３端間の距離を側壁シリコン酸化膜１７ａ
の幅程度に短くすることができたので、Ｎ+ ソース領域
１５の不純物濃度が低くてもオン抵抗を十分小さくする
ことができる。さらに、Ｎ+ ソース領域１５の不純物濃
度が、Ｐ+ ボディ領域１８の不純物濃度より低くかつＰ
ボディ領域１６の表面不純物濃度より１０倍程度以上高
くなっているので、Ｎ+ ソース領域１５の深さが深くな
り過ぎることがなく、Ｐボディ領域１６に対する寄生バ
イポーラトランジスタのベース幅が適正な値に保たれ
る。そのため、Ｐボディ領域１６でのパンチスルー電圧
が高くなり、この部分の耐電圧を高くすることができ
る。
【００３０】また、Ｎ+ ソース領域１５の濃度をＰ+ ボ
ディ領域１８の濃度より低くしたことにより、図９に示
すようなＮ+ ソース領域１５の不活性不純物ＮＡをなく
すことができ、その結果、Ｎ+ ソース領域１５とＰボデ
ィ領域１６間のリーク電流を低くし、縦型トランジスタ
の動作を安定にすることができる。
ディ領域１８の濃度より低くしたことにより、図９に示
すようなＮ+ ソース領域１５の不活性不純物ＮＡをなく
すことができ、その結果、Ｎ+ ソース領域１５とＰボデ
ィ領域１６間のリーク電流を低くし、縦型トランジスタ
の動作を安定にすることができる。
【００３１】また、上記製造工程により縦型トランジス
タを製造したことにより、ゲート電極１３を共通のマス
クとして不純物を導入し、Ｐボディ領域１６とＮ+ ソー
ス領域１５とを形成することができるので、ホトリソグ
ラフィ工程を１回省略することができる。その後、シリ
コン基板１１の主表面側にシリコン酸化膜１７を形成
し、異方性エッチングにより側壁シリコン酸化膜１７ａ
を設けたことにより、開口を通してＰ+ ボディ領域１８
の不純物導入を行うことができ、ホトリソグラフィ工程
を省略することができる。さらに、残されたシリコン酸
化膜１４、側壁シリコン酸化膜１７ａ及びゲート酸化膜
１２の一部を等方性エッチングにより除去して、Ｎ+ ソ
ース領域１５の一部及びＰ+ ボディ領域１８の共通のソ
ース電極形成のための開口部が形成されるので、ホトリ
ソグラフィを省略することができる。すなわち、上記製
造方法によれば、従来の製造方法に較べてホトリソグラ
フィ工程を３回省略することができ、製造工程を大幅に
短縮することができる。それにより、縦型トランジスタ
を安価に製造することができる。また、Ｎ+ ソース領域
１５のソース電極１９との接触部分の形成において、ホ
トリソグラフィの精度を考慮する必要がないので、その
分チップ面積を小さくすることができ、ウエハ当りのチ
ップの収率を高めることによりチップコストを低減させ
ることができる。
タを製造したことにより、ゲート電極１３を共通のマス
クとして不純物を導入し、Ｐボディ領域１６とＮ+ ソー
ス領域１５とを形成することができるので、ホトリソグ
ラフィ工程を１回省略することができる。その後、シリ
コン基板１１の主表面側にシリコン酸化膜１７を形成
し、異方性エッチングにより側壁シリコン酸化膜１７ａ
を設けたことにより、開口を通してＰ+ ボディ領域１８
の不純物導入を行うことができ、ホトリソグラフィ工程
を省略することができる。さらに、残されたシリコン酸
化膜１４、側壁シリコン酸化膜１７ａ及びゲート酸化膜
１２の一部を等方性エッチングにより除去して、Ｎ+ ソ
ース領域１５の一部及びＰ+ ボディ領域１８の共通のソ
ース電極形成のための開口部が形成されるので、ホトリ
ソグラフィを省略することができる。すなわち、上記製
造方法によれば、従来の製造方法に較べてホトリソグラ
フィ工程を３回省略することができ、製造工程を大幅に
短縮することができる。それにより、縦型トランジスタ
を安価に製造することができる。また、Ｎ+ ソース領域
１５のソース電極１９との接触部分の形成において、ホ
トリソグラフィの精度を考慮する必要がないので、その
分チップ面積を小さくすることができ、ウエハ当りのチ
ップの収率を高めることによりチップコストを低減させ
ることができる。
【００３２】なお、上記製造方法により、縦型トランジ
スタを簡略化された製造工程により安価に製造すること
ができるが、この縦型トランジスタを上記製造方法に限
らず製造することもできる。
スタを簡略化された製造工程により安価に製造すること
ができるが、この縦型トランジスタを上記製造方法に限
らず製造することもできる。
【００３３】つぎに、本発明の第２の実施形態につい
て、図６により説明する。この縦型トランジスタは、い
わゆるＵ溝ゲートといわれるゲート構造を備えたもの
で、上記シリコン基板１１の主表面側のＮエピタキシャ
ル層１１ｂ内にＵ字形状の溝３０を設け、ゲート酸化膜
３１を設けた後に、溝３０内にゲート電極３２を埋め込
んだものである。以後の製造工程は、上記したと同様で
あり、シリコン酸化膜３３、側壁シリコン酸化膜３４、
Ｎ+ ソース領域３５、Ｐボディ領域３６、Ｐ+ ボディ領
域３７、ソース電極３８、ドレイン電極３９が形成され
る。この縦型トランジスタについても，Ｕ溝を設けたこ
とを除いて上記第１の実施形態で示した縦型トランジス
タと同様の効果が得られる。また、上記製造方法の利益
も同様に得られる。なお、溝形状についてはＵ字形状の
他にＶ字形状等であってもよい。
て、図６により説明する。この縦型トランジスタは、い
わゆるＵ溝ゲートといわれるゲート構造を備えたもの
で、上記シリコン基板１１の主表面側のＮエピタキシャ
ル層１１ｂ内にＵ字形状の溝３０を設け、ゲート酸化膜
３１を設けた後に、溝３０内にゲート電極３２を埋め込
んだものである。以後の製造工程は、上記したと同様で
あり、シリコン酸化膜３３、側壁シリコン酸化膜３４、
Ｎ+ ソース領域３５、Ｐボディ領域３６、Ｐ+ ボディ領
域３７、ソース電極３８、ドレイン電極３９が形成され
る。この縦型トランジスタについても，Ｕ溝を設けたこ
とを除いて上記第１の実施形態で示した縦型トランジス
タと同様の効果が得られる。また、上記製造方法の利益
も同様に得られる。なお、溝形状についてはＵ字形状の
他にＶ字形状等であってもよい。
【００３４】つぎに、本発明の第３の実施形態につい
て、図７により説明する。図７に示した半導体装置は、
縦型絶縁ゲートバイポーラトランジスタと言われるもの
で、上記縦型トランジスタの裏面側にＰ+ ドレイン領域
４０を設けたものであり、縦型トランジスタとはドレイ
ン領域の構造のみが異なっている。このトランジスタ
は、周知のように縦型電界効果トランジスタより高耐圧
を得ることができるものである。この絶縁ゲートバイポ
ーラトランジスタについても、上記構造及び製造方法を
適用することができ、上記の効果を得ることができる。
そして、縦型絶縁ゲートバイポーラトランジスタについ
ても、上記第２の実施形態に示したように、ゲート部分
を溝構造にすることができる。
て、図７により説明する。図７に示した半導体装置は、
縦型絶縁ゲートバイポーラトランジスタと言われるもの
で、上記縦型トランジスタの裏面側にＰ+ ドレイン領域
４０を設けたものであり、縦型トランジスタとはドレイ
ン領域の構造のみが異なっている。このトランジスタ
は、周知のように縦型電界効果トランジスタより高耐圧
を得ることができるものである。この絶縁ゲートバイポ
ーラトランジスタについても、上記構造及び製造方法を
適用することができ、上記の効果を得ることができる。
そして、縦型絶縁ゲートバイポーラトランジスタについ
ても、上記第２の実施形態に示したように、ゲート部分
を溝構造にすることができる。
【００３５】なお、上記各半導体装置は、Ｐチャネルタ
イプになっているが、各領域の極性を反転させたＮチャ
ネルタイプとすることもできる。また、半導体の材料と
しても、シリコンに限らずガリウムヒ素等の化合物半導
体を用いることもできる。また、側壁絶縁膜はシリコン
酸化膜に限らず、シリコン窒化膜でも良い。また、ドレ
イン電極は、ソース電極、ゲート電極と離間した主表面
上に置くこともできる。
イプになっているが、各領域の極性を反転させたＮチャ
ネルタイプとすることもできる。また、半導体の材料と
しても、シリコンに限らずガリウムヒ素等の化合物半導
体を用いることもできる。また、側壁絶縁膜はシリコン
酸化膜に限らず、シリコン窒化膜でも良い。また、ドレ
イン電極は、ソース電極、ゲート電極と離間した主表面
上に置くこともできる。
【図１】本発明の第１の実施形態である縦型絶縁ゲート
電界効果トランジスタの断面を示す模式図である。
電界効果トランジスタの断面を示す模式図である。
【図２】同縦型絶縁ゲート電界効果トランジスタの図１
のＩ−Ｉ線方向の断面における各領域の濃度分布を概略
的に示すグラフである。
のＩ−Ｉ線方向の断面における各領域の濃度分布を概略
的に示すグラフである。
【図３】同縦型絶縁ゲート電界効果トランジスタの製造
工程の一部を示す基板断面の模式図である。
工程の一部を示す基板断面の模式図である。
【図４】同製造工程の一部を示す基板断面の模式図であ
る。
る。
【図５】同製造工程の一部を示す基板断面の模式図であ
る。
る。
【図６】第２の実施形態であるＵ溝型のゲート構造の縦
型絶縁ゲート電界効果トランジスタの断面を示す模式図
である。
型絶縁ゲート電界効果トランジスタの断面を示す模式図
である。
【図７】第３の実施形態である縦型絶縁ゲートバイポー
ラトランジスタの断面を示す模式図である。
ラトランジスタの断面を示す模式図である。
【図８】従来例の縦型絶縁ゲート電界効果トランジスタ
の断面を示す模式図である。
の断面を示す模式図である。
【図９】同縦型絶縁ゲート電界効果トランジスタの図８
のＶＩＩＩ−ＶＩＩＩ線方向の断面における各領域の濃
度分布を概略的に示すグラフである。
のＶＩＩＩ−ＶＩＩＩ線方向の断面における各領域の濃
度分布を概略的に示すグラフである。
【図１０】従来例の縦型絶縁ゲート電界効果トランジス
タの製造工程の一部を示す基板断面の模式図である。
タの製造工程の一部を示す基板断面の模式図である。
【図１１】同製造工程の一部を示す基板断面の模式図で
ある。
ある。
【図１２】同製造工程の一部を示す基板断面の模式図で
ある。
ある。
１１…シリコン基板、１１ａ…Ｎ+ シリコン層、１１ｂ
…Ｎエピタキシャル層、１２…ゲート酸化膜、１３…ゲ
ート電極、１４…シリコン酸化膜、１５…Ｎ+ ソース領
域、１６…Ｐボディ領域、１７…シリコン酸化膜、１７
ａ…側壁シリコン酸化膜、１８…Ｐ+ ボディ領域、１９
…ソース電極、２０…ドレイン電極。
…Ｎエピタキシャル層、１２…ゲート酸化膜、１３…ゲ
ート電極、１４…シリコン酸化膜、１５…Ｎ+ ソース領
域、１６…Ｐボディ領域、１７…シリコン酸化膜、１７
ａ…側壁シリコン酸化膜、１８…Ｐ+ ボディ領域、１９
…ソース電極、２０…ドレイン電極。
Claims (7)
- 【請求項１】 第１導電型のまたは主表面側が第１導電
型で反対面側が第２導電型の２層の半導体基板と、前記
主表面上の一部に設けた第１絶縁膜と、同第１絶縁膜上
の所定位置に設けた第１電極と、同第１電極上を被覆す
る第２絶縁膜と、同第１電極及び第２絶縁膜の側壁に設
けた側壁絶縁膜と、前記主表面側から半導体基板内に第
２導電型の不純物を導入して形成され前記第１電極の下
側にまで広がる第１導電領域と、同第１導電領域内に第
１導電型の不純物を導入して形成され前記第１電極の下
側にまで広がると共に、前記第１導電領域より浅くかつ
同第１導電領域の表面濃度より濃度が高い第２導電領域
と、同第２導電領域内の一部に第２導電型の不純物を導
入して形成され、前記第２導電領域より濃度が高い第３
導電領域と、前記主表面側に設けた前記第２導電領域及
び第３導電領域に共通の第２電極と、前記半導体基板の
主表面の反対面側または主表面の第１電極及び第２電極
と離間した位置に設けた第３電極とを備えたことを特徴
とする半導体装置。 - 【請求項２】 第１導電型のまたは主表面側が第１導電
型で反対面側が第２導電型の２層の半導体基板と、前記
半導体基板の主表面側の第１導電型の領域内に設けた溝
部と、前記主表面上の溝部及びその周囲に設けた第１絶
縁膜と、同溝部内に設けた第１電極と、同第１電極上を
被覆する第２絶縁膜と、同第２絶縁膜の側壁に設けた側
壁絶縁膜と、前記主表面側から半導体基板内に第２導電
型の不純物を導入して形成した第１導電領域と、同第１
導電領域内に第１導電型の不純物を導入して形成される
と共に、前記第１導電領域より浅くかつ同第１導電領域
の表面濃度より濃度が高い第２導電領域と、同第２導電
領域内の一部に第２導電型の不純物を導入して形成さ
れ、前記第２導電領域より濃度が高い第３導電領域と、
前記主表面側に設けた前記第２導電領域及び第３導電領
域に共通の第２電極と、前記半導体基板の主表面の反対
面側または主表面の第１電極及び第２電極と離間した位
置に設けた第３電極とを備えたことを特徴とする半導体
装置。 - 【請求項３】 前記請求項１または請求項２に記載の半
導体装置において、 前記第２導電領域の濃度を前記第１導電領域の表面濃度
の１０倍程度以上としたことを特徴とする半導体装置。 - 【請求項４】 前記請求項１から請求項３のいずれか１
つに記載の半導体装置において、 前記側壁絶縁膜が、前記半導体基板の主表面側に設けた
第３絶縁膜を異方性エッチング及び等方性エッチングを
行うことにより形成されたものであることを特徴とする
半導体装置。 - 【請求項５】 第１導電型の半導体基板または主表面側
が第１導電型で反対面側が第２導電型の２層である半導
体基板を形成する基板形成工程と、 前記半導体基板の主表面上に第１絶縁膜を形成する第１
絶縁膜形成工程と、 前記第１絶縁膜上の所定位置に第１電極を形成する第１
電極形成工程と、 前記第１電極上を被覆する第２絶縁膜を形成する第２絶
縁膜形成工程と、 前記主表面側から前記半導体基板内に第２導電型の不純
物を導入して前記第１電極の下側に広がる第１導電領域
を形成する第１導電領域形成工程と、 前記第１導電領域内に第１導電型の不純物を導入して前
記第１電極の下側にまで広がり、前記第１導電領域より
浅くかつ同第１導電領域の表面濃度より濃度が高い第２
導電領域を形成する第２導電領域形成工程と、 前記半導体基板の主表面側に第３絶縁膜を形成する第３
絶縁膜形成工程と、 前記第３絶縁膜の一部を異方性エッチングにより除去し
て前記第２導電領域の一部を露出させる共に、前記第１
電極及び第２絶縁膜の側壁に側壁絶縁膜を形成する第１
エッチング工程と、 前記第２導電領域内に第２導電型の不純物を導入して、
同第２導電領域より濃度が高い第３導電領域を形成する
第３導電領域形成工程と、 前記側壁絶縁膜及び第２絶縁膜の一部を等方性エッチン
グにより除去して前記第２導電領域の一部を露出させる
第２エッチング工程と、 前記主表面側に前記第２導電領域及び第３導電領域に共
通する第２電極を形成する第２電極形成工程と、 前記半導体基板の主表面の反対面側または主表面の第１
電極及び第２電極と離間した位置に第３電極を形成する
第３電極形成工程とを設けたことを特徴とする半導体装
置の製造方法。 - 【請求項６】 第１導電型の半導体基板または主表面側
が第１導電型で反対面側が第２導電型の２層である半導
体基板を形成する基板形成工程と、 前記半導体基板の主表面側の第１導電型の領域内に溝部
を形成する溝部形成工程と、 前記半導体基板の主表面上に第１絶縁膜を形成する第１
絶縁膜形成工程と、 前記溝部内に第１電極を形成する第１電極形成工程と、 前記第１電極上を被覆する第２絶縁膜を形成する第２絶
縁膜形成工程と、 前記主表面側から前記半導体基板内に第２導電型の不純
物を導入して第１導電領域を形成する第１導電領域形成
工程と、 前記第１導電領域内に第１導電型の不純物を導入して、
同第１導電領域より浅くかつ同第１導電領域の表面濃度
より濃度が高い第２導電領域を形成する第２導電領域形
成工程と、 前記半導体基板の主表面側に第３絶縁膜を形成する第３
絶縁膜形成工程と、 前記第３絶縁膜の一部を異方性エッチングにより除去し
て前記第２導電領域の一部を露出させる共に、前記第２
絶縁膜の側壁に側壁絶縁膜を形成する第１エッチング工
程と、 前記第２導電領域内に第２導電型の不純物を導入して、
同第２導電領域より濃度が高い第３導電領域を形成する
第３導電領域形成工程と、 前記側壁絶縁膜及び第２絶縁膜の一部を等方性エッチン
グにより除去して前記第２導電領域の一部を露出させる
第２エッチング工程と、 前記主表面側に前記第２導電領域及び第３導電領域に共
通する第２電極を形成する第２電極形成工程と、 前記半導体基板の主表面の反対面側または主表面の第１
電極及び第２電極と離間した位置に第３電極を形成する
第３電極形成工程とを設けたことを特徴とする半導体装
置の製造方法。 - 【請求項７】 前記請求項５または請求項６に記載の半
導体装置の製造方法において、 前記第２導電領域の濃度を前記第１導電領域の表面濃度
の１０倍程度以上としたことを特徴とする半導体装置の
製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27438995A JP3279151B2 (ja) | 1995-10-23 | 1995-10-23 | 半導体装置及びその製造方法 |
| US08/735,455 US5750429A (en) | 1995-10-23 | 1996-10-23 | Semiconductor device and manufacture method of the same |
| US09/013,053 US6034398A (en) | 1995-10-23 | 1998-01-26 | Semiconductor device and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27438995A JP3279151B2 (ja) | 1995-10-23 | 1995-10-23 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09115923A true JPH09115923A (ja) | 1997-05-02 |
| JP3279151B2 JP3279151B2 (ja) | 2002-04-30 |
Family
ID=17540996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27438995A Expired - Fee Related JP3279151B2 (ja) | 1995-10-23 | 1995-10-23 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5750429A (ja) |
| JP (1) | JP3279151B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343969A (ja) * | 2001-05-16 | 2002-11-29 | Nec Corp | 縦型電界効果トランジスタ及びその製造方法 |
| JP2005536868A (ja) * | 2001-11-20 | 2005-12-02 | ゼネラル セミコンダクター，インク． | 寄生抵抗が低いトレンチ金属酸化膜半導体電界効果トランジスタデバイスの製造方法 |
| KR100903276B1 (ko) * | 2002-06-28 | 2009-06-17 | 매그나칩 반도체 유한회사 | 고전압 소자의 제조방법 |
| JP5693851B2 (ja) * | 2008-02-06 | 2015-04-01 | ローム株式会社 | 半導体装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6080614A (en) * | 1997-06-30 | 2000-06-27 | Intersil Corp | Method of making a MOS-gated semiconductor device with a single diffusion |
| GB9815021D0 (en) * | 1998-07-11 | 1998-09-09 | Koninkl Philips Electronics Nv | Semiconductor power device manufacture |
| US6939776B2 (en) * | 1998-09-29 | 2005-09-06 | Sanyo Electric Co., Ltd. | Semiconductor device and a method of fabricating the same |
| JP3895110B2 (ja) * | 1999-03-04 | 2007-03-22 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 固有スイッチオン抵抗の低減されたヴァーティカルｍｏｓトランジスタ装置のボディ領域の製造方法 |
| US6729235B2 (en) | 2001-04-30 | 2004-05-04 | Eastman Kodak Company | Imaging apparatus and imaging drum having material clamp |
| EP1742271A1 (en) * | 2005-07-08 | 2007-01-10 | STMicroelectronics S.r.l. | Power field effect transistor and manufacturing method thereof |
| CN104576359B (zh) * | 2013-10-23 | 2017-10-27 | 无锡华润上华科技有限公司 | 功率二极管的制备方法 |
| US10903163B2 (en) | 2015-10-19 | 2021-01-26 | Vishay-Siliconix, LLC | Trench MOSFET with self-aligned body contact with spacer |
| JP7178950B2 (ja) * | 2019-04-18 | 2022-11-28 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4443931A (en) * | 1982-06-28 | 1984-04-24 | General Electric Company | Method of fabricating a semiconductor device with a base region having a deep portion |
| JPS6084881A (ja) * | 1983-10-17 | 1985-05-14 | Toshiba Corp | 大電力ｍｏｓ ｆｅｔとその製造方法 |
| US4837606A (en) * | 1984-02-22 | 1989-06-06 | General Electric Company | Vertical MOSFET with reduced bipolar effects |
| US4587713A (en) * | 1984-02-22 | 1986-05-13 | Rca Corporation | Method for making vertical MOSFET with reduced bipolar effects |
| DE3688057T2 (de) * | 1986-01-10 | 1993-10-07 | Gen Electric | Halbleitervorrichtung und Methode zur Herstellung. |
| JPH0783119B2 (ja) * | 1988-08-25 | 1995-09-06 | 日本電気株式会社 | 電界効果トランジスタ |
| US5342797A (en) * | 1988-10-03 | 1994-08-30 | National Semiconductor Corporation | Method for forming a vertical power MOSFET having doped oxide side wall spacers |
| US5416354A (en) * | 1989-01-06 | 1995-05-16 | Unitrode Corporation | Inverted epitaxial process semiconductor devices |
| US5234851A (en) * | 1989-09-05 | 1993-08-10 | General Electric Company | Small cell, low contact assistance rugged power field effect devices and method of fabrication |
| US5179032A (en) * | 1990-02-01 | 1993-01-12 | Quigg Fred L | Mosfet structure having reduced capacitance and method of forming same |
| US5171705A (en) * | 1991-11-22 | 1992-12-15 | Supertex, Inc. | Self-aligned structure and process for DMOS transistor |
| JPH05218436A (ja) * | 1992-02-03 | 1993-08-27 | Nec Corp | Ｐチャネル縦型ｍｏｓ電界効果トランジスタ |
| JP2900698B2 (ja) * | 1992-05-07 | 1999-06-02 | 日本電気株式会社 | 絶縁形電界効果トランジスタの製造方法 |
| US5341011A (en) * | 1993-03-15 | 1994-08-23 | Siliconix Incorporated | Short channel trenched DMOS transistor |
| JPH06342914A (ja) * | 1993-06-01 | 1994-12-13 | Nec Corp | 半導体装置の製造方法 |
| US5369045A (en) * | 1993-07-01 | 1994-11-29 | Texas Instruments Incorporated | Method for forming a self-aligned lateral DMOS transistor |
| EP0654829A1 (en) * | 1993-11-12 | 1995-05-24 | STMicroelectronics, Inc. | Increased density MOS-gated double diffused semiconductor devices |
| US5631484A (en) * | 1995-12-26 | 1997-05-20 | Motorola, Inc. | Method of manufacturing a semiconductor device and termination structure |
-
1995
- 1995-10-23 JP JP27438995A patent/JP3279151B2/ja not_active Expired - Fee Related
-
1996
- 1996-10-23 US US08/735,455 patent/US5750429A/en not_active Expired - Fee Related
-
1998
- 1998-01-26 US US09/013,053 patent/US6034398A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343969A (ja) * | 2001-05-16 | 2002-11-29 | Nec Corp | 縦型電界効果トランジスタ及びその製造方法 |
| JP2005536868A (ja) * | 2001-11-20 | 2005-12-02 | ゼネラル セミコンダクター，インク． | 寄生抵抗が低いトレンチ金属酸化膜半導体電界効果トランジスタデバイスの製造方法 |
| KR100903276B1 (ko) * | 2002-06-28 | 2009-06-17 | 매그나칩 반도체 유한회사 | 고전압 소자의 제조방법 |
| JP5693851B2 (ja) * | 2008-02-06 | 2015-04-01 | ローム株式会社 | 半導体装置 |
| JP2015109472A (ja) * | 2008-02-06 | 2015-06-11 | ローム株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6034398A (en) | 2000-03-07 |
| US5750429A (en) | 1998-05-12 |
| JP3279151B2 (ja) | 2002-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7226841B2 (en) | Power MOSFET semiconductor device and method of manufacturing the same | |
| US6465842B2 (en) | MIS semiconductor device and method of fabricating the same | |
| US6614075B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3117426B2 (ja) | 自己整合セルを有するｍｏｓゲート型デバイスおよびその製造方法 | |
| US5369045A (en) | Method for forming a self-aligned lateral DMOS transistor | |
| JP2001189456A (ja) | 縦形ｍｏｓトランジスタ及びその製造方法 | |
| US6204137B1 (en) | Method to form transistors and local interconnects using a silicon nitride dummy gate technique | |
| US5382536A (en) | Method of fabricating lateral DMOS structure | |
| JP2003510842A (ja) | トレンチゲート半導体デバイスの製造方法 | |
| US4845051A (en) | Buried gate JFET | |
| CN112825327A (zh) | 半导体结构及其形成方法 | |
| JP3281847B2 (ja) | 半導体装置の製造方法 | |
| JP3279151B2 (ja) | 半導体装置及びその製造方法 | |
| KR100272051B1 (ko) | 접점윈도우를통해베이스주입한p-채널mos게이트소자제조공정 | |
| JP3281844B2 (ja) | 半導体装置の製造方法 | |
| JP2002026323A (ja) | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 | |
| JPH09129868A (ja) | 半導体装置及びその製造方法 | |
| JP2003303960A (ja) | 縦型ｍｏｓ半導体装置およびその製造方法 | |
| JP2002124675A (ja) | 半導体装置およびその製造方法 | |
| JP2003046082A (ja) | 半導体装置及びその製造方法 | |
| JPH09129874A (ja) | 半導体装置及びその製造方法 | |
| JPH0964359A (ja) | 半導体装置及びその製造方法 | |
| US4679307A (en) | Method of manufacturing a recessed gate of a semiconductor device | |
| JP2003309257A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JP2001036071A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |