JP3468294B2 - シリコンオンインシュレータ・ボディコンタクトを形成する方法およびボディコンタクト構造 - Google Patents
シリコンオンインシュレータ・ボディコンタクトを形成する方法およびボディコンタクト構造Info
- Publication number
- JP3468294B2 JP3468294B2 JP2000209836A JP2000209836A JP3468294B2 JP 3468294 B2 JP3468294 B2 JP 3468294B2 JP 2000209836 A JP2000209836 A JP 2000209836A JP 2000209836 A JP2000209836 A JP 2000209836A JP 3468294 B2 JP3468294 B2 JP 3468294B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate conductor
- conductive material
- insulating layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 34
- 239000012212 insulator Substances 0.000 title claims description 23
- 239000004020 conductor Substances 0.000 claims description 83
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 34
- 229920005591 polysilicon Polymers 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 31
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 21
- 125000006850 spacer group Chemical group 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的には半導体
デバイスに関するものであり、さらに詳細にはゲート導
体下にボディコンタクト、即ち、基体接点を有するシリ
コンオンインシュレータ構造基板を形成する方法に関す
るものである。
デバイスに関するものであり、さらに詳細にはゲート導
体下にボディコンタクト、即ち、基体接点を有するシリ
コンオンインシュレータ構造基板を形成する方法に関す
るものである。
【０００２】
【従来の技術】シリコンオンインシュレータ（”ＳＯ
Ｉ”）技術では、チャネル幅の広いＭＯＳＦＥＴに対す
るボディコンタクトに関連する抵抗−容量（”ＲＣ”）
遅延が、高速でのボディ・チャージ平衡の効果を制限す
ることはよく知られている。これは、ＳＯＩボディに関
連するチャージがＭＯＳＦＥＴの半分の幅を横切らなけ
ればならないために生じる。パスの抵抗はボディコンタ
クトのＲＣ時定数が不安定なデバイス動作を引き起こす
重要な要因となる。パスの抵抗はメイン・チャネルの幅
の増大とともに増加する。チャネル幅の広いデバイスで
は、ボディを去るホ−ルは長いパスを横切らなければな
らないため、増加した抵抗がホール・チャージ（ＮＭＯ
ＳＦＥＴ中の多数キャリア）を除去するデバイスの能力
を低下させる。基板中の過剰電子が除去されるべき多数
キャリア・チャージをなすＳＯＩ ＰＭＯＳＦＥＴでも
類似した状態が存在する。過剰ホールはデバイスのボデ
ィに残リ、デバイスをラッチ・アップし、ゲート制御を
失わせる。半導体技術における幅の広いデバイスの必要
性に沿って、安定したデバイスを達成することは難し
い。
Ｉ”）技術では、チャネル幅の広いＭＯＳＦＥＴに対す
るボディコンタクトに関連する抵抗−容量（”ＲＣ”）
遅延が、高速でのボディ・チャージ平衡の効果を制限す
ることはよく知られている。これは、ＳＯＩボディに関
連するチャージがＭＯＳＦＥＴの半分の幅を横切らなけ
ればならないために生じる。パスの抵抗はボディコンタ
クトのＲＣ時定数が不安定なデバイス動作を引き起こす
重要な要因となる。パスの抵抗はメイン・チャネルの幅
の増大とともに増加する。チャネル幅の広いデバイスで
は、ボディを去るホ−ルは長いパスを横切らなければな
らないため、増加した抵抗がホール・チャージ（ＮＭＯ
ＳＦＥＴ中の多数キャリア）を除去するデバイスの能力
を低下させる。基板中の過剰電子が除去されるべき多数
キャリア・チャージをなすＳＯＩ ＰＭＯＳＦＥＴでも
類似した状態が存在する。過剰ホールはデバイスのボデ
ィに残リ、デバイスをラッチ・アップし、ゲート制御を
失わせる。半導体技術における幅の広いデバイスの必要
性に沿って、安定したデバイスを達成することは難し
い。
【０００３】
【発明が解決しようとする課題】従来技術の問題と欠点
を心に留めて、それゆえに、本発明の目的は、いかなる
幅のＳＯＩ ＭＯＳＦＥＴも高速で動作させる有効なボ
ディコンタクトの形成方法と構造を提供することであ
る。
を心に留めて、それゆえに、本発明の目的は、いかなる
幅のＳＯＩ ＭＯＳＦＥＴも高速で動作させる有効なボ
ディコンタクトの形成方法と構造を提供することであ
る。
【０００４】本発明の別の目的は、既存のＳＯＩプロセ
スへ容易に適用できるＳＯＩボディコンタクトの形成方
法と構造を提供することである。
スへ容易に適用できるＳＯＩボディコンタクトの形成方
法と構造を提供することである。
【０００５】本発明の別の目的は、過剰な多数キャリア
・チャージを除去する幅の広いボディのＳＯＩ ＭＯＳ
ＦＥＴの能力を高めることである。
・チャージを除去する幅の広いボディのＳＯＩ ＭＯＳ
ＦＥＴの能力を高めることである。
【０００６】本発明のさらなる目的は、１つの付加的な
マスク・レベルしか必要としないＳＯＩボディコンタク
トの形成方法と構造を提供することである。
マスク・レベルしか必要としないＳＯＩボディコンタク
トの形成方法と構造を提供することである。
【０００７】本発明の別の目的は、基板上の付加的なス
ペースを消費しないＳＯＩボディコンタクトの方法と構
造を提供することである。
ペースを消費しないＳＯＩボディコンタクトの方法と構
造を提供することである。
【０００８】本発明のさらに別の目的と利点は、明細書
から明らかとなるであろう。
から明らかとなるであろう。
【０００９】
【課題を解決するための手段】当業者には明白である前
述の目的と利点は、シリコンオンインシュレータ基板上
のゲート導体下にシリコンオンインシュレータ・ボディ
コンタクトを形成する方法に向けられた本発明にて達成
される。好ましい実施例では、本方法は、シリコンオン
インシュレータ基板を覆う、テトラエトキシシラン（te
traethoxysilane）のような第１の絶縁層を付着するこ
とを含む。開口が第１の絶縁層に形成され、開口は第１
の絶縁層から、ゲート導体を通って半導体基板まで延び
る。開口は、第１の絶縁層と、ゲート導体領域とに隣接
した側壁上に絶縁体スペーサを有する。好ましい実施例
では、絶縁体スペーサは、窒化珪素である。第１の導体
物質層、好ましくは、Ｐ＋ポリシリコンが開口に付着さ
れる。好ましい実施例では、第１の導体物質層は、その
上部がシリコンオンインシュレータ基板の単結晶半導体
層と電気的接続を保つように掘り下げられる。また、第
２の絶縁層、好ましくは、テトラエトキシシランが第１
の導体物質層を覆い付着されるのが好ましい。
述の目的と利点は、シリコンオンインシュレータ基板上
のゲート導体下にシリコンオンインシュレータ・ボディ
コンタクトを形成する方法に向けられた本発明にて達成
される。好ましい実施例では、本方法は、シリコンオン
インシュレータ基板を覆う、テトラエトキシシラン（te
traethoxysilane）のような第１の絶縁層を付着するこ
とを含む。開口が第１の絶縁層に形成され、開口は第１
の絶縁層から、ゲート導体を通って半導体基板まで延び
る。開口は、第１の絶縁層と、ゲート導体領域とに隣接
した側壁上に絶縁体スペーサを有する。好ましい実施例
では、絶縁体スペーサは、窒化珪素である。第１の導体
物質層、好ましくは、Ｐ＋ポリシリコンが開口に付着さ
れる。好ましい実施例では、第１の導体物質層は、その
上部がシリコンオンインシュレータ基板の単結晶半導体
層と電気的接続を保つように掘り下げられる。また、第
２の絶縁層、好ましくは、テトラエトキシシランが第１
の導体物質層を覆い付着されるのが好ましい。
【００１０】好ましい実施例では、本方法は、第２の絶
縁層を覆うポリシリコンのような第２の導体物質層を付
着することと、第２の導体物資層を覆うタングステン、
チタン、またはコバルトのような金属層を付着すること
も含む。好ましい実施例では、ゲート導体と自己整合さ
れたシリサイドを形成するために、金属層が第２の導体
物質層と反応させられる。
縁層を覆うポリシリコンのような第２の導体物質層を付
着することと、第２の導体物資層を覆うタングステン、
チタン、またはコバルトのような金属層を付着すること
も含む。好ましい実施例では、ゲート導体と自己整合さ
れたシリサイドを形成するために、金属層が第２の導体
物質層と反応させられる。
【００１１】好ましい実施例の別の局面では、本方法
は、ボディコンタクト開口の底部で半導体基板に硼素の
ようなドーパントを注入することを含む。
は、ボディコンタクト開口の底部で半導体基板に硼素の
ようなドーパントを注入することを含む。
【００１２】別の局面では、本発明は、シリコンオンイ
ンシュレータ基板上のゲート導体下のボディコンタクト
構造を含む。好ましい実施例は、シリコンオンインシュ
レータ基板を覆うテトラエトキシシランのような第１の
絶縁層を含む。好ましい実施例では、第１の絶縁層の上
面からゲート導体を通って半導体基板まで延びる開口が
ある。開口の各々の側壁上の、第１の絶縁層およびゲー
ト導体に隣接した領域に絶縁体スペーサが形成される。
絶縁体スペーサは、好ましくは、窒化珪素である。好ま
しい実施例では、開口は、好ましくは、Ｐ＋ポリシリコ
ンである第１の導体物質層の上部を、好ましくは、テト
ラエトキシシランである第２の絶縁層で充填される。
ンシュレータ基板上のゲート導体下のボディコンタクト
構造を含む。好ましい実施例は、シリコンオンインシュ
レータ基板を覆うテトラエトキシシランのような第１の
絶縁層を含む。好ましい実施例では、第１の絶縁層の上
面からゲート導体を通って半導体基板まで延びる開口が
ある。開口の各々の側壁上の、第１の絶縁層およびゲー
ト導体に隣接した領域に絶縁体スペーサが形成される。
絶縁体スペーサは、好ましくは、窒化珪素である。好ま
しい実施例では、開口は、好ましくは、Ｐ＋ポリシリコ
ンである第１の導体物質層の上部を、好ましくは、テト
ラエトキシシランである第２の絶縁層で充填される。
【００１３】好ましい実施例では、ポリシリコンのよう
な第２の導体物質層が第２の絶縁層を覆う。好ましい実
施例では、サリサイド（自己整合シリサイド）がゲート
導体上に設けられる。
な第２の導体物質層が第２の絶縁層を覆う。好ましい実
施例では、サリサイド（自己整合シリサイド）がゲート
導体上に設けられる。
【００１４】開口の底部に注入された硼素のようなドー
パントを有することも好ましい。
パントを有することも好ましい。
【００１５】
【発明の実施の形態】本発明の好ましい実施例を説明す
るに当たって、図１−図１３を参照するが、これらの図
において同じ参照番号は本発明の同じ構成要素を示して
いる。本発明の構成要素は、図面中では必ずしも正確な
寸法比で示されているわけではない。もし、断りがなけ
れば、本明細書で使用する”絶縁性”または”絶縁体”
の用語は”電気的絶縁性”を意味し、”接続”の用語
は”電気的接続”を意味する。
るに当たって、図１−図１３を参照するが、これらの図
において同じ参照番号は本発明の同じ構成要素を示して
いる。本発明の構成要素は、図面中では必ずしも正確な
寸法比で示されているわけではない。もし、断りがなけ
れば、本明細書で使用する”絶縁性”または”絶縁体”
の用語は”電気的絶縁性”を意味し、”接続”の用語
は”電気的接続”を意味する。
【００１６】本発明は、ゲート導体下にＳＯＩボディコ
ンタクトを有する半導体デバイスを生成する。ボディコ
ンタクトは、自己整合であり、隣接するソース／ドレイ
ン拡散に対する境界がない（ボーダーレス）、このた
め、拡散−ボディ間のショートを防いでいる。典型的な
ＳＯＩ ＭＯＳＦＥＴデバイスでは、ボディ・チャージ
は、相対的に長いパスを有するトランジスタの幅方向に
沿って横切らなければならない。本発明は、ゲート導体
をセグメントに区切り、デバイスの幅全体にわたって各
々のゲート導体セグメントの下にボディコンタクトを設
ける。このことは、隣接するＭＯＳＦＥＴチャネル領域
間に相対的に短いパスを与え、蓄積されたチャージをゲ
ート導体下のボディ領域から除去することを可能にす
る。本発明は、パス・ゲート・トランジスタのような、
幅が広くかつ特別な安定性の配慮が要求される半導体構
造で選択的に用いることができる。ソ−ス接地のトラン
ジスタでは安定性に問題はないが、本発明はソース接地
のトランジスタで用いることもある。
ンタクトを有する半導体デバイスを生成する。ボディコ
ンタクトは、自己整合であり、隣接するソース／ドレイ
ン拡散に対する境界がない（ボーダーレス）、このた
め、拡散−ボディ間のショートを防いでいる。典型的な
ＳＯＩ ＭＯＳＦＥＴデバイスでは、ボディ・チャージ
は、相対的に長いパスを有するトランジスタの幅方向に
沿って横切らなければならない。本発明は、ゲート導体
をセグメントに区切り、デバイスの幅全体にわたって各
々のゲート導体セグメントの下にボディコンタクトを設
ける。このことは、隣接するＭＯＳＦＥＴチャネル領域
間に相対的に短いパスを与え、蓄積されたチャージをゲ
ート導体下のボディ領域から除去することを可能にす
る。本発明は、パス・ゲート・トランジスタのような、
幅が広くかつ特別な安定性の配慮が要求される半導体構
造で選択的に用いることができる。ソ−ス接地のトラン
ジスタでは安定性に問題はないが、本発明はソース接地
のトランジスタで用いることもある。
【００１７】図１と図２に示すように、通常のプロセス
を用いて、窒化物スペーサ１２を有するゲート導体１０
がＳＯＩ半導体構造５２の上に付着される。ＳＯＩ半導
体構造５２は、一般的に、厚い単結晶シリコン半導体基
板２２の上の酸化物層２０の上に単結晶シリコン層１８
を含む。単結晶シリコン層１８は、Ｐ−ＳＯＩ層であ
る。酸化物層２０は埋込酸化物（”BOX”）層であり、
単結晶シリコン半導体基板２２はＰ−基板層である。通
常のＣＭＯＳプロセスにより、トランジスタのボディに
ｎおよびｐドーピングを形成し、ゲート誘電体１１を成
長させ、そして、ゲート導体１０を付着させる。ゲート
導体１０は、ドープ・ポリシリコンまたは後でドープさ
れる未ドープ・ポリシリコンのどちらでもよい。ゲート
導体１０は、上部にシリサイドを有するポリシリコンの
ような多層構造を含むこともできる。ゲート導体１０の
高さは、１０００から２５００オングストロームの範囲
である。
を用いて、窒化物スペーサ１２を有するゲート導体１０
がＳＯＩ半導体構造５２の上に付着される。ＳＯＩ半導
体構造５２は、一般的に、厚い単結晶シリコン半導体基
板２２の上の酸化物層２０の上に単結晶シリコン層１８
を含む。単結晶シリコン層１８は、Ｐ−ＳＯＩ層であ
る。酸化物層２０は埋込酸化物（”BOX”）層であり、
単結晶シリコン半導体基板２２はＰ−基板層である。通
常のＣＭＯＳプロセスにより、トランジスタのボディに
ｎおよびｐドーピングを形成し、ゲート誘電体１１を成
長させ、そして、ゲート導体１０を付着させる。ゲート
導体１０は、ドープ・ポリシリコンまたは後でドープさ
れる未ドープ・ポリシリコンのどちらでもよい。ゲート
導体１０は、上部にシリサイドを有するポリシリコンの
ような多層構造を含むこともできる。ゲート導体１０の
高さは、１０００から２５００オングストロームの範囲
である。
【００１８】ゲート導体１０を付着後、ゲート導体１０
は、ＭＯＳＦＥＴのゲート導体となる領域を形成するゲ
ート導体マスクでパターン形成される。次に、１対のソ
ース／ドレイン延長部１４が注入される。これらの注入
は、Ｎ−ＭＯＳＦＥＴではＮ−延長部となり（Ｐ−ＭＯ
ＳＦＥＴではＰ−延長部となる）、相対的に低濃度でド
ープすることができる。
は、ＭＯＳＦＥＴのゲート導体となる領域を形成するゲ
ート導体マスクでパターン形成される。次に、１対のソ
ース／ドレイン延長部１４が注入される。これらの注入
は、Ｎ−ＭＯＳＦＥＴではＮ−延長部となり（Ｐ−ＭＯ
ＳＦＥＴではＰ−延長部となる）、相対的に低濃度でド
ープすることができる。
【００１９】窒化物スペーサ１２は、ゲート導体１０の
両方の側面に形成される。窒化物スペーサ１２は、ボデ
ィコンタクトが拡散領域とショートすることを防ぐため
に用いられる。窒化物スペーサ１２の幅は、およそゲー
ト導体１０の幅である。ゲート導体１０の幅は、好まし
くは、０．１から０．２５ミクロンの範囲であり、窒化
物スペーサ１２の幅は、ゲート導体１０の幅の約０．５
倍から１倍である。窒化物スペーサ１２が形成された
後、さらに高濃度にドープされたＮ型ソースおよびドレ
イン領域１６がＮ−ＭＯＳＦＥＴを生成するために形成
される。ＮＦＥＴプロセスを記述してきたが、同様のプ
ロセスがＰＦＥＴを形成するために使用できる。
両方の側面に形成される。窒化物スペーサ１２は、ボデ
ィコンタクトが拡散領域とショートすることを防ぐため
に用いられる。窒化物スペーサ１２の幅は、およそゲー
ト導体１０の幅である。ゲート導体１０の幅は、好まし
くは、０．１から０．２５ミクロンの範囲であり、窒化
物スペーサ１２の幅は、ゲート導体１０の幅の約０．５
倍から１倍である。窒化物スペーサ１２が形成された
後、さらに高濃度にドープされたＮ型ソースおよびドレ
イン領域１６がＮ−ＭＯＳＦＥＴを生成するために形成
される。ＮＦＥＴプロセスを記述してきたが、同様のプ
ロセスがＰＦＥＴを形成するために使用できる。
【００２０】図４に示すように、テトラエトキシシラン
層２４（”ＴＥＯＳ 層”）の第１の層が窒化物スペー
サ１２、ゲート導体１０、および基板２２の上部を覆い
付着される。ＴＥＯＳ層２４は、１５００から３０００
オングストロームの範囲の厚さに付着される。ＴＥＯＳ
層２４は、次に、化学的機械的研磨のようなプロセスを
用いて平坦化される。窒化珪素の層が、次に、窒化物ハ
ード・マスク層２６を形成するためにＴＥＯＳ層２４を
覆い付着される。窒化物ハード・マスク層２６の厚さ
は、１０００から２０００オングストロームの範囲であ
る。窒化物ハード・マスク層２６は、ボディコンタクト
開口３０の次のエッチングでエッチングに耐えるハード
・マスクとして働く。フォトレジスト層２８が窒化物ハ
ード・マスク層２６の上部に付着され、マスクが、次
に、ゲート導体１０を覆うフォトレジスト層２８にボデ
ィコンタクト開口３０を形成するために用いられる。ボ
ディコンタクト開口３０は、後にボディコンタクトを含
むことになる。ボディコンタクト開口３０は、好ましく
は、図３に示したようにゲート導体１０の端との境界が
ない。図３の四角形の領域は、フォトレジスト層２８の
複数のボディコンタクト開口３０の形成を示す。ここで
記述したプロセスは、１つのボディコンタクトの形成で
あるが、典型的な半導体製造プロセスでは、ＳＯＩ構造
上に複数のボディコンタクトの形成が必要であることに
注意すべきである。
層２４（”ＴＥＯＳ 層”）の第１の層が窒化物スペー
サ１２、ゲート導体１０、および基板２２の上部を覆い
付着される。ＴＥＯＳ層２４は、１５００から３０００
オングストロームの範囲の厚さに付着される。ＴＥＯＳ
層２４は、次に、化学的機械的研磨のようなプロセスを
用いて平坦化される。窒化珪素の層が、次に、窒化物ハ
ード・マスク層２６を形成するためにＴＥＯＳ層２４を
覆い付着される。窒化物ハード・マスク層２６の厚さ
は、１０００から２０００オングストロームの範囲であ
る。窒化物ハード・マスク層２６は、ボディコンタクト
開口３０の次のエッチングでエッチングに耐えるハード
・マスクとして働く。フォトレジスト層２８が窒化物ハ
ード・マスク層２６の上部に付着され、マスクが、次
に、ゲート導体１０を覆うフォトレジスト層２８にボデ
ィコンタクト開口３０を形成するために用いられる。ボ
ディコンタクト開口３０は、後にボディコンタクトを含
むことになる。ボディコンタクト開口３０は、好ましく
は、図３に示したようにゲート導体１０の端との境界が
ない。図３の四角形の領域は、フォトレジスト層２８の
複数のボディコンタクト開口３０の形成を示す。ここで
記述したプロセスは、１つのボディコンタクトの形成で
あるが、典型的な半導体製造プロセスでは、ＳＯＩ構造
上に複数のボディコンタクトの形成が必要であることに
注意すべきである。
【００２１】窒化物ハード・マスク層２６は、次に、Ｔ
ＥＯＳ層２４まで開口され、フォトレジスト層２８が図
５に示したように除去される。ＴＥＯＳ層２４が露出さ
れた後、窒化物に対して選択的な酸化珪素反応性イオン
・エッチングがマスクとして窒化物ハード・マスク層２
６を用いて行なわれる。ＴＥＯＳ層２４は、ゲート導体
１０および各々の窒化物スペーサ１２の上部面を露出す
るように開口される。ゲート導体１０が露出されると、
図６に示すように、ゲート導体１０もゲート誘電体１１
の酸化物面で停止するように、窒化物および酸化物に対
して選択的に反応性イオン・エッチングされる。
ＥＯＳ層２４まで開口され、フォトレジスト層２８が図
５に示したように除去される。ＴＥＯＳ層２４が露出さ
れた後、窒化物に対して選択的な酸化珪素反応性イオン
・エッチングがマスクとして窒化物ハード・マスク層２
６を用いて行なわれる。ＴＥＯＳ層２４は、ゲート導体
１０および各々の窒化物スペーサ１２の上部面を露出す
るように開口される。ゲート導体１０が露出されると、
図６に示すように、ゲート導体１０もゲート誘電体１１
の酸化物面で停止するように、窒化物および酸化物に対
して選択的に反応性イオン・エッチングされる。
【００２２】第２の窒化物スペーサ３２が、次に、図７
に示した開口３０の各々の側壁４８上に形成されるのが
好ましい。スペーサ３２は、好ましくは、１００から３
００オングストロームの範囲の厚さを有しており、化学
的気相付着により窒化珪素の薄い層を付着し、そして反
応性イオン・エッチングを行なって水平面から窒化物を
除去し、各々の側壁４８上にスペーサ３２を残すことに
より形成される。第２の窒化物スペーサ３２の目的は、
ソースおよびドレイン拡散１４と１６の端からボディコ
ンタクトに間隔をあけることである。
に示した開口３０の各々の側壁４８上に形成されるのが
好ましい。スペーサ３２は、好ましくは、１００から３
００オングストロームの範囲の厚さを有しており、化学
的気相付着により窒化珪素の薄い層を付着し、そして反
応性イオン・エッチングを行なって水平面から窒化物を
除去し、各々の側壁４８上にスペーサ３２を残すことに
より形成される。第２の窒化物スペーサ３２の目的は、
ソースおよびドレイン拡散１４と１６の端からボディコ
ンタクトに間隔をあけることである。
【００２３】スペーサ３２が形成されると、Ｐ−ＳＯＩ
層１８の上部に残っているすべてのゲート酸化物が、好
ましくは、緩衡ＨＦまたはフッ化水素酸蒸気である、フ
ッ素を含む短い等方性エッチング剤を用いて除去され
る。
層１８の上部に残っているすべてのゲート酸化物が、好
ましくは、緩衡ＨＦまたはフッ化水素酸蒸気である、フ
ッ素を含む短い等方性エッチング剤を用いて除去され
る。
【００２４】図８に示すように、ボディコンタクト開口
３０は、Ｐ−基板２２へ延長される。窒化物と酸化物に
対して選択的な反応性イオン珪素エッチングが、Ｐ−Ｓ
ＯＩ層１８を通してエッチングするために用いられる。
次に、窒化物に対して選択的な反応性イオン酸化物エッ
チングが、BOX層２０を通してＰ−基板２２までエッチ
ングするために行なわれる。ここでのオーバエッチング
の制御は重要ではなく、Ｐ−基板２２をわずかにオーバ
エッチングしても差し支えない。Ｐ型ドーパント種３６
が、ボディコンタクトの抵抗を減少させるためにボディ
コンタクト開口３０の底部のＰ−基板２２へ注入され
る。注入ドーパント３６は、好ましくは、硼素である。
注入ドーパント３６のドープ濃度は、１０14から１０16
原子／ｃｍ 2の範囲であることが好ましい。
３０は、Ｐ−基板２２へ延長される。窒化物と酸化物に
対して選択的な反応性イオン珪素エッチングが、Ｐ−Ｓ
ＯＩ層１８を通してエッチングするために用いられる。
次に、窒化物に対して選択的な反応性イオン酸化物エッ
チングが、BOX層２０を通してＰ−基板２２までエッチ
ングするために行なわれる。ここでのオーバエッチング
の制御は重要ではなく、Ｐ−基板２２をわずかにオーバ
エッチングしても差し支えない。Ｐ型ドーパント種３６
が、ボディコンタクトの抵抗を減少させるためにボディ
コンタクト開口３０の底部のＰ−基板２２へ注入され
る。注入ドーパント３６は、好ましくは、硼素である。
注入ドーパント３６のドープ濃度は、１０14から１０16
原子／ｃｍ 2の範囲であることが好ましい。
【００２５】ボディコンタクト開口３０は、次に、導体
物質、好ましくは、Ｐ＋ポリシリコン層３８で充填され
る。好ましい実施例では、Ｐ＋ポリシリコン層３８が完
全に開口３０を充填し、窒化物層２６の上にはみ出るよ
うにされる。Ｐ＋ポリシリコン層３８は、それから、平
坦化処理を受け、窒化物層２６の上面上のＰ＋ポリシリ
コン層３８を除去し、窒化物層２６と同平面のＰ＋ポリ
シリコン層を残す。Ｐ＋ポリシリコン層３８は、次に、
Ｐ＋ポリシリコン層３８の上部がＰ−ＳＯＩ層１８と接
する深さまで掘り下げられる。図１０に示すように、Ｐ
＋ポリシリコン層３８の上部は、Ｐ−ＳＯＩ層１８の上
部から層１８の厚さの約１／２−３／４の位置にある。
Ｐ＋ポリシリコン層３８はＰ−ＳＯＩ層１８と接続して
いるが、漏洩問題を引き起こしうる拡散領域１６および
延長領域１４からは適当な距離を置くように、掘り下げ
られることが好ましい。次に、第２の絶縁層（ＴＥＯＳ
層）４０、好ましくは、ＴＥＯＳがＰ＋ポリシリコン層
３８を覆い付着される。ＴＥＯＳ層４０は、好ましく
は、ボディコンタクト５０を形成するため窒化物層２６
の上面まで平坦化される。図９に示すように、複数のボ
ディコンタクト５０が、ゲート導体１０の長さを横切っ
て配置される。
物質、好ましくは、Ｐ＋ポリシリコン層３８で充填され
る。好ましい実施例では、Ｐ＋ポリシリコン層３８が完
全に開口３０を充填し、窒化物層２６の上にはみ出るよ
うにされる。Ｐ＋ポリシリコン層３８は、それから、平
坦化処理を受け、窒化物層２６の上面上のＰ＋ポリシリ
コン層３８を除去し、窒化物層２６と同平面のＰ＋ポリ
シリコン層を残す。Ｐ＋ポリシリコン層３８は、次に、
Ｐ＋ポリシリコン層３８の上部がＰ−ＳＯＩ層１８と接
する深さまで掘り下げられる。図１０に示すように、Ｐ
＋ポリシリコン層３８の上部は、Ｐ−ＳＯＩ層１８の上
部から層１８の厚さの約１／２−３／４の位置にある。
Ｐ＋ポリシリコン層３８はＰ−ＳＯＩ層１８と接続して
いるが、漏洩問題を引き起こしうる拡散領域１６および
延長領域１４からは適当な距離を置くように、掘り下げ
られることが好ましい。次に、第２の絶縁層（ＴＥＯＳ
層）４０、好ましくは、ＴＥＯＳがＰ＋ポリシリコン層
３８を覆い付着される。ＴＥＯＳ層４０は、好ましく
は、ボディコンタクト５０を形成するため窒化物層２６
の上面まで平坦化される。図９に示すように、複数のボ
ディコンタクト５０が、ゲート導体１０の長さを横切っ
て配置される。
【００２６】この時点で、ゲート導体領域は分離されて
おり接続されていないので、ゲート導体１０のすべての
セグメントの電圧を制御するためには、ブリッジがこれ
らのゲート導体領域を横って形成されなければならな
い。図１１に示すように、ＴＥＯＳ層４０が窒化物に対
して選択的に掘り下げられるが、これはゲート導体１０
の上面の下まで、しかし、ＴＥＯＳの領域が残されてボ
ディコンタクト５０へ絶縁を与えることができる程度に
浅く行なわれる。導体層（ポリシリコン層）４２、好ま
しくは、ポリシリコンが残っているＴＥＯＳ層４０を覆
い付着される。ポリシリコン層４２は、ドープされてい
てもドープされていなくてもよい。ポリシリコン層４２
は、次に、窒化物層２６の上面まで研磨され、そしてゲ
ート導体１０のポリシリコンの仕事関数と整合する仕事
関数を有する低抵抗領域を提供するために注入される。
このとき、ポリシリコン層４２の領域は、ゲート導体領
域に隣接したコンタクト・ホール内の窒化物で囲まれて
いる。
おり接続されていないので、ゲート導体１０のすべての
セグメントの電圧を制御するためには、ブリッジがこれ
らのゲート導体領域を横って形成されなければならな
い。図１１に示すように、ＴＥＯＳ層４０が窒化物に対
して選択的に掘り下げられるが、これはゲート導体１０
の上面の下まで、しかし、ＴＥＯＳの領域が残されてボ
ディコンタクト５０へ絶縁を与えることができる程度に
浅く行なわれる。導体層（ポリシリコン層）４２、好ま
しくは、ポリシリコンが残っているＴＥＯＳ層４０を覆
い付着される。ポリシリコン層４２は、ドープされてい
てもドープされていなくてもよい。ポリシリコン層４２
は、次に、窒化物層２６の上面まで研磨され、そしてゲ
ート導体１０のポリシリコンの仕事関数と整合する仕事
関数を有する低抵抗領域を提供するために注入される。
このとき、ポリシリコン層４２の領域は、ゲート導体領
域に隣接したコンタクト・ホール内の窒化物で囲まれて
いる。
【００２７】これらの領域を電気的に接続するために、
好ましくは、反応性イオン・エッチングを用いて、窒化
物ハードマスク層２６、ポリシリコン層４２の上部部
分、および窒化物スペーサ３２の一部を除去する。残っ
ている表面は、次に、ポリシリコン層４２の上部および
ＴＥＯＳ層２４をスペーサ１２と３２の上部とともに平
坦化するために化学的機械的研磨により典型的に研磨す
ることができる。次に、図１３に示すように、タングス
テン、チタンまたはコバルトのような薄い金属層４４
が、層４２と、層２４と、スペーサ１２および３２との
上部を覆い付着され、そして、薄い金属層４４はポリシ
リコン層４２と反応させられ、ポリシリコン層４２の上
面と自己整合したシリサイド層４６（”サリサイド”）
を形成する。金属とシリコン（ポリシリコン）の反応に
よるシリサイドの形成は、典型的には、温度上昇させた
不活性環境で達成される。酸化物領域の上に重なってい
る金属は反応せず、サリサイドに対して選択的にエッチ
ングをして除去することができる。これは、図１２に示
すように、ゲートの連続状態を提供するためのゲート導
体１０を覆う低抵抗サリサイド４６を残す。
好ましくは、反応性イオン・エッチングを用いて、窒化
物ハードマスク層２６、ポリシリコン層４２の上部部
分、および窒化物スペーサ３２の一部を除去する。残っ
ている表面は、次に、ポリシリコン層４２の上部および
ＴＥＯＳ層２４をスペーサ１２と３２の上部とともに平
坦化するために化学的機械的研磨により典型的に研磨す
ることができる。次に、図１３に示すように、タングス
テン、チタンまたはコバルトのような薄い金属層４４
が、層４２と、層２４と、スペーサ１２および３２との
上部を覆い付着され、そして、薄い金属層４４はポリシ
リコン層４２と反応させられ、ポリシリコン層４２の上
面と自己整合したシリサイド層４６（”サリサイド”）
を形成する。金属とシリコン（ポリシリコン）の反応に
よるシリサイドの形成は、典型的には、温度上昇させた
不活性環境で達成される。酸化物領域の上に重なってい
る金属は反応せず、サリサイドに対して選択的にエッチ
ングをして除去することができる。これは、図１２に示
すように、ゲートの連続状態を提供するためのゲート導
体１０を覆う低抵抗サリサイド４６を残す。
【００２８】前述のプロセスは１つのボディコンタクト
の形成を述べたが、典型的な構造では複数のボディコン
タクトが形成されることに注意されたい。
の形成を述べたが、典型的な構造では複数のボディコン
タクトが形成されることに注意されたい。
【００２９】ゲート導体をセグメントに区切り、デバイ
スの幅全体にわたって各々のゲート導体セグメントの下
にボディコンタクトを提供することにより、ＳＯＩボデ
ィに関連するチャージは相対的に短いパスを移動する。
これは、過剰な多数キャリア・チャージをゲート下のボ
ディ領域から除去させることを可能にし、いかなる幅の
ＳＯＩ ＭＯＳＦＥＴも高速で動作させるための有効な
ボディコンタクト動作を提供する。本発明の方法と構造
は、１つの付加的なマスク・レベルを必要とするだけで
既存のＳＯＩプロセスへ容易に統合でき、しかも半導体
基板上の付加的な面積を消費しない。
スの幅全体にわたって各々のゲート導体セグメントの下
にボディコンタクトを提供することにより、ＳＯＩボデ
ィに関連するチャージは相対的に短いパスを移動する。
これは、過剰な多数キャリア・チャージをゲート下のボ
ディ領域から除去させることを可能にし、いかなる幅の
ＳＯＩ ＭＯＳＦＥＴも高速で動作させるための有効な
ボディコンタクト動作を提供する。本発明の方法と構造
は、１つの付加的なマスク・レベルを必要とするだけで
既存のＳＯＩプロセスへ容易に統合でき、しかも半導体
基板上の付加的な面積を消費しない。
【００３０】本発明は、特定の好ましい実施例でもって
特に述べてきたが、多くの代替、変更、変形ができるこ
とは、前述の記載と照らして当業者には明白である。そ
のため、請求項は、本発明の真の範囲と精神に属するい
かなる代替、変更、および変形をも含むものである。
特に述べてきたが、多くの代替、変更、変形ができるこ
とは、前述の記載と照らして当業者には明白である。そ
のため、請求項は、本発明の真の範囲と精神に属するい
かなる代替、変更、および変形をも含むものである。
【００３１】
【図１】ゲート導体領域と窒化物スペーサを表す従来の
ＳＯＩ構造の上面図である。
ＳＯＩ構造の上面図である。
【図２】図１の線２−２に沿った図１の断面図である。
【図３】ボディコンタクト・マスク開口を表す本発明の
ＳＯＩ構造の上面図である。
ＳＯＩ構造の上面図である。
【図４】図３の線４−４に沿った図３の断面図である。
【図５】ＴＥＯＳ層を開口する窒化物層を表す本発明の
ＳＯＩ構造の正面図である。
ＳＯＩ構造の正面図である。
【図６】ゲート導体からポリシリコン面まで開口した後
の本発明のＳＯＩ構造の正面図である。
の本発明のＳＯＩ構造の正面図である。
【図７】ボディコンタクト開口の側壁上に窒化物スペー
サの形成を表す本発明のＳＯＩ構造の正面図である。
サの形成を表す本発明のＳＯＩ構造の正面図である。
【図８】ボディコンタクト開口から半導体基板まで開口
した後の本発明のＳＯＩ構造の正面図である。
した後の本発明のＳＯＩ構造の正面図である。
【図９】本発明のボディコンタクトを表す本発明のＳＯ
Ｉ構造の上面図である。
Ｉ構造の上面図である。
【図１０】図９の線１０−１０に沿った図９の断面図で
ある。
ある。
【図１１】ボディコンタクト開口に低抵抗領域を付着し
た後の本発明のＳＯＩ構造の正面図である。
た後の本発明のＳＯＩ構造の正面図である。
【図１２】ゲート導体を覆う低抵抗サリサイドを表す本
発明のＳＯＩ構造の上面図である。
発明のＳＯＩ構造の上面図である。
【図１３】図１２の線１３−１３に沿った図１２の断面
図である。
図である。
１０ ゲート導体
１１ ゲート導体誘電体
１２ 窒化物スペーサ
１４ ソース／ドレイン延長部
１６ ドープ・ソース／ドレイン領域
１８ 単結晶シリコン層
２０ 酸化物層
２２ 薄い単結晶シリコン半導体基板
２４ 絶縁層
２６ 窒化物ハード・マスク層
２８ フォトレジスト層
３０ 開口
３２ 窒化物スペーサ
３６ Ｐ−ドーパント
３８ Ｐ＋ポリシリコン層
４０ 絶縁層）
４２ 導体層
４４ 薄い金属層
４６ 低抵抗サリサイド
４８ 側壁
５０ ボディコンタクト
５２ ＳＯＩ半導体構造
フロントページの続き
(72)発明者 ジャック・エイ・マンデルマン
アメリカ合衆国12582 ニューヨーク州
ストーンヴィル ジェイミー・レーン５
(56)参考文献 特開 平11−135795（ＪＰ，Ａ)
特開 平９−252139（ＪＰ，Ａ)
特開 平８−51208（ＪＰ，Ａ)
特開 平６−267947（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/786
H01L 21/336
H01L 27/12
H01L 21/28
H01L 21/768
Claims (20)
- 【請求項１】シリコンオンインシュレータ基板上のゲー
ト導体下にシリコンオンインシュレータ・ボディコンタ
クトを形成する方法であって、 （ａ）前記ゲート導体と前記シリコンオンインシュレー
タ基板を覆う第１の絶縁層を付着するステップ （ｂ）側壁と底部とを有し、前記第１の絶縁層およびゲ
ート導体を通って半導体基板まで延びる開口を形成する
ステップと、 （ｃ）前記第１の絶縁層と、前記ゲート導体領域とに隣
接する前記側壁上に絶縁体スペーサを形成するステップ
と、 （ｄ）前記開口に第１の導体物質層を付着するステップ
と、 （ｅ）前記開口内に形成された前記第１の導体物質層を
覆う第２の絶縁層を付着するステップとを含む、シリコ
ンオンインシュレータ・ボディコンタクトを形成する方
法。 - 【請求項２】（ｆ）前記開口内に形成された前記第２の
絶縁層を覆う第２の導体物質層を付着するステップと、 （ｇ）前記第１の絶縁層および前記ゲート導体を露出さ
せて、前記第１の絶縁層と前記ゲート導体と前記第２導
体物質層を覆う金属層を付着するステップと、 （ｈ）前記ゲート導体と自己整合させたシリサイド層を
形成するために、前記第２の導体層物質と前記金属層を
反応させるステップとをさらに含む、請求項１に記載の
方法。 - 【請求項３】前記金属は、タングステン、チタン、およ
びコバルトからなる群から選択される、請求項２に記載
の方法。 - 【請求項４】（ｉ）前記半導体基板の前記ボディコンタ
クト開口の底部にドーパントを注入するステップを前記
ステップ（ｃ）と（ｄ）の間にさらに含む、請求項１に
記載の方法。 - 【請求項５】前記ドーパントは硼素である、請求項４に
記載の方法。 - 【請求項６】前記第１の絶縁層はテトラエトキシシラン
（tetraethoxysilane）である、請求項１に記載の方
法。 - 【請求項７】前記絶縁体スペーサは窒化珪素である、請
求項１に記載の方法。 - 【請求項８】前記第２の絶縁層はテトラエトキシシラン
である、請求項１に記載の方法。 - 【請求項９】前記第１の導体物質はＰ＋ポリシリコンで
ある、請求項１に記載の方法。 - 【請求項１０】前記第２の導体物質はポリシリコンであ
る、請求項２に記載の方法。 - 【請求項１１】前記第１の導体物質層の上部が前記シリ
コンオンインシュレータ基板中の単結晶シリコン層と電
気的接続を保つ高さまで、前記第１の導体物質層を掘り
下げるステップ（ｊ）をステップ（ｄ）の後にさらに含
む、請求項１に記載の方法。 - 【請求項１２】（ａ）シリコンオンインシュレータ基板
を覆う第１の絶縁層と、 （ｂ）側壁と底部とを有し、前記第１の絶縁層の上面か
らゲート導体を通って半導体基板まで延びる開口と、 （ｃ）前記第１の絶縁層と、前記ゲート導体とに隣接し
た前記側壁上の絶縁体スペーサと、 （ｄ）前記開口内に形成された第１の導体物質層と、 （ｅ）前記第１の導体物質層を覆う前記開口内に形成さ
れた第２の絶縁層とを含む、シリコンオンインシュレー
タ基板上のゲート導体下のボディコンタクト構造。 - 【請求項１３】（ｆ）前記第２の絶縁層を覆う前記開口
内に形成された第２の導体物質層をさらに含む、請求項
１２に記載の構造。 - 【請求項１４】前記ゲート導体を覆うサリサイドをさら
に含む、請求項１３に記載の構造。 - 【請求項１５】ドーパントが前記開口の前記底部で前記
半導体基板へ注入される、請求項１２に記載の構造。 - 【請求項１６】前記ドーパントは硼素である、請求項１
５に記載の構造。 - 【請求項１７】前記第１と第２の絶縁層はテトラエトキ
シシランである、請求項１２に記載の構造。 - 【請求項１８】前記絶縁体スペーサは窒化珪素である、
請求項１２に記載の構造。 - 【請求項１９】前記第１の導体物質はＰ＋ポリシリコン
である、請求項１２に記載の構造。 - 【請求項２０】前記第２の導体物質はポリシリコンであ
る、請求項１２に記載の構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/351647 | 1999-07-13 | ||
| US09/351,647 US6320225B1 (en) | 1999-07-13 | 1999-07-13 | SOI CMOS body contact through gate, self-aligned to source- drain diffusions |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001060698A JP2001060698A (ja) | 2001-03-06 |
| JP3468294B2 true JP3468294B2 (ja) | 2003-11-17 |
Family
ID=23381739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000209836A Expired - Fee Related JP3468294B2 (ja) | 1999-07-13 | 2000-07-11 | シリコンオンインシュレータ・ボディコンタクトを形成する方法およびボディコンタクト構造 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6320225B1 (ja) |
| JP (1) | JP3468294B2 (ja) |
| KR (1) | KR100366965B1 (ja) |
| CN (1) | CN1128473C (ja) |
| MY (1) | MY121158A (ja) |
| SG (1) | SG85712A1 (ja) |
| TW (1) | TW512435B (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555446B1 (en) * | 1999-12-10 | 2003-04-29 | Texas Instruments Incorporated | Body contact silicon-on-insulator transistor and method |
| JP2001274264A (ja) | 2000-03-24 | 2001-10-05 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6972448B2 (en) * | 2000-12-31 | 2005-12-06 | Texas Instruments Incorporated | Sub-lithographics opening for back contact or back gate |
| US6593192B2 (en) * | 2001-04-27 | 2003-07-15 | Micron Technology, Inc. | Method of forming a dual-gated semiconductor-on-insulator device |
| US6670675B2 (en) * | 2001-08-06 | 2003-12-30 | International Business Machines Corporation | Deep trench body SOI contacts with epitaxial layer formation |
| US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
| DE10219107B4 (de) * | 2002-04-29 | 2011-03-31 | Globalfoundries Inc. | SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben und Verfahren zur Herstellung eines Ohmschen Kontaktes auf einem Substrat |
| EP1774620B1 (en) | 2004-06-23 | 2014-10-01 | Peregrine Semiconductor Corporation | Integrated rf front end |
| KR100629264B1 (ko) | 2004-07-23 | 2006-09-29 | 삼성전자주식회사 | 게이트 관통 바디 콘택을 갖는 반도체소자 및 그 제조방법 |
| US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
| US7439135B2 (en) | 2006-04-04 | 2008-10-21 | International Business Machines Corporation | Self-aligned body contact for a semiconductor-on-insulator trench device and method of fabricating same |
| JP4989921B2 (ja) * | 2006-06-05 | 2012-08-01 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| CN100428476C (zh) * | 2006-07-10 | 2008-10-22 | 中芯国际集成电路制造(上海)有限公司 | 互补金属氧化物半导体器件 |
| JP5525694B2 (ja) | 2007-03-14 | 2014-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
| EP3346611B1 (en) | 2008-02-28 | 2021-09-22 | pSemi Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
| US7989893B2 (en) * | 2008-08-28 | 2011-08-02 | International Business Machines Corporation | SOI body contact using E-DRAM technology |
| US8723260B1 (en) | 2009-03-12 | 2014-05-13 | Rf Micro Devices, Inc. | Semiconductor radio frequency switch with body contact |
| CN101924138B (zh) * | 2010-06-25 | 2013-02-06 | 中国科学院上海微系统与信息技术研究所 | 防止浮体及自加热效应的mos器件结构及其制备方法 |
| US8698245B2 (en) | 2010-12-14 | 2014-04-15 | International Business Machines Corporation | Partially depleted (PD) semiconductor-on-insulator (SOI) field effect transistor (FET) structure with a gate-to-body tunnel current region for threshold voltage (VT) lowering and method of forming the structure |
| US8299544B2 (en) | 2011-01-04 | 2012-10-30 | International Business Machines Corporation | Field effect transistor having ohmic body contact(s), an integrated circuit structure incorporating stacked field effect transistors with such ohmic body contacts and associated methods |
| US8564069B1 (en) | 2012-08-21 | 2013-10-22 | International Business Machines Corporation | Field effect transistors with low body resistance and self-balanced body potential |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| CN103985749B (zh) * | 2013-02-08 | 2016-12-28 | 中国科学院微电子研究所 | 半导体设置及其制造方法 |
| US20150236798A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Methods for Increasing RF Throughput Via Usage of Tunable Filters |
| US8946819B2 (en) | 2013-05-08 | 2015-02-03 | Globalfoundries Singapore Pte. Ltd. | Silicon-on-insulator integrated circuits with local oxidation of silicon and methods for fabricating the same |
| US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9653575B1 (en) * | 2016-05-09 | 2017-05-16 | International Business Machines Corporation | Vertical transistor with a body contact for back-biasing |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US10991804B2 (en) | 2018-03-29 | 2021-04-27 | Xcelsis Corporation | Transistor level interconnection methodologies utilizing 3D interconnects |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02114673A (ja) * | 1988-10-25 | 1990-04-26 | Seiko Epson Corp | 半導体装置の製造方法 |
| US5591650A (en) * | 1995-06-08 | 1997-01-07 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making a body contacted SOI MOSFET |
| US5889293A (en) * | 1997-04-04 | 1999-03-30 | International Business Machines Corporation | Electrical contact to buried SOI structures |
| JP3410957B2 (ja) * | 1998-03-19 | 2003-05-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
| TW362258B (en) * | 1998-03-20 | 1999-06-21 | United Microelectronics Corp | Silicon trench contact structure on the insulation layer |
-
1999
- 1999-07-13 US US09/351,647 patent/US6320225B1/en not_active Expired - Fee Related
-
2000
- 2000-03-30 TW TW089105948A patent/TW512435B/zh not_active IP Right Cessation
- 2000-06-28 SG SG200003706A patent/SG85712A1/en unknown
- 2000-07-03 KR KR10-2000-0037777A patent/KR100366965B1/ko not_active IP Right Cessation
- 2000-07-03 MY MYPI20003023A patent/MY121158A/en unknown
- 2000-07-11 JP JP2000209836A patent/JP3468294B2/ja not_active Expired - Fee Related
- 2000-07-12 CN CN00120329A patent/CN1128473C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW512435B (en) | 2002-12-01 |
| US6320225B1 (en) | 2001-11-20 |
| KR20010015148A (ko) | 2001-02-26 |
| MY121158A (en) | 2005-12-30 |
| CN1128473C (zh) | 2003-11-19 |
| KR100366965B1 (ko) | 2003-01-09 |
| CN1280388A (zh) | 2001-01-17 |
| SG85712A1 (en) | 2002-01-15 |
| JP2001060698A (ja) | 2001-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3468294B2 (ja) | シリコンオンインシュレータ・ボディコンタクトを形成する方法およびボディコンタクト構造 | |
| KR100375752B1 (ko) | Ｃｍｏｓ 자기-정합 스트랩상 상호접속 및 그 방법 | |
| US5777370A (en) | Trench isolation of field effect transistors | |
| US5406111A (en) | Protection device for an intergrated circuit and method of formation | |
| US6566176B1 (en) | SOI device with wrap-around contact to underside of body, and method of making | |
| JP3301062B2 (ja) | 隆起したソース及びドレインを有する高性能ｍｏｓｆｅｔ素子及びその形成方法 | |
| US6472258B1 (en) | Double gate trench transistor | |
| US5658811A (en) | Method of manufacturing a semiconductor device | |
| US20070164443A1 (en) | Semiconductor array and method for manufacturing a semiconductor array | |
| US10446435B2 (en) | Local trap-rich isolation | |
| US6844223B2 (en) | Semiconductor device having silicon on insulator and fabricating method therefor | |
| US6483148B2 (en) | Self-aligned elevated transistor | |
| US5661048A (en) | Method of making an insulated gate semiconductor device | |
| US6184129B1 (en) | Low resistivity poly-silicon gate produced by selective metal growth | |
| US5668051A (en) | Method of forming poly plug to reduce buried contact series resistance | |
| US6255218B1 (en) | Semiconductor device and fabrication method thereof | |
| KR20010093055A (ko) | 반도체장치의 제조방법 및 반도체장치 | |
| US8329519B2 (en) | Methods for fabricating a semiconductor device having decreased contact resistance | |
| US6882017B2 (en) | Field effect transistors and integrated circuitry | |
| US6169006B1 (en) | Semiconductor device having grown oxide spacers and method of manufacture thereof | |
| JPH10270544A (ja) | 半導体装置およびその製造方法 | |
| JPH06151842A (ja) | 半導体装置及びその製造方法 | |
| JPH0786586A (ja) | 半導体装置及びその製造方法 | |
| JPH10256536A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| S802 | Written request for registration of partial abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311802 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S802 | Written request for registration of partial abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311802 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |