JP2001060698A - シリコンオンインシュレータ・ボディコンタクトを形成する方法およびボディコンタクト構造 - Google Patents
シリコンオンインシュレータ・ボディコンタクトを形成する方法およびボディコンタクト構造Info
- Publication number
- JP2001060698A JP2001060698A JP2000209836A JP2000209836A JP2001060698A JP 2001060698 A JP2001060698 A JP 2001060698A JP 2000209836 A JP2000209836 A JP 2000209836A JP 2000209836 A JP2000209836 A JP 2000209836A JP 2001060698 A JP2001060698 A JP 2001060698A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate conductor
- body contact
- silicon
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012212 insulator Substances 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims description 34
- 239000004020 conductor Substances 0.000 claims abstract description 81
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 229920005591 polysilicon Polymers 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 35
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 125000006850 spacer group Chemical group 0.000 claims description 13
- 239000002019 doping agent Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 210000000746 body region Anatomy 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000007493 shaping process Methods 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
を有するSOI(シリコンオンインシュレータ)構造基
板を形成する。 【解決手段】SOI半導体構造上のゲート導体10をセ
グメントに区切り、ゲート導体セグメントの下にボディ
コンタクトを形成する。ボディコンタクトは、開口30
によって形成される。開口30は、TEOS層24、S
OI層18、酸化物層20を通ってシリコン基板22へ
延びる。開口30には、ポリシリコン層38、TEOS
層40、ポリシリコン層42が設けられる。ボディコン
タクトを設けることにより、ゲートの下のボディ領域か
ら蓄積されたチャージを迅速に除去することができ、安
定で効率的なSOI MOSFETを実現することがで
きる。
Description
デバイスに関するものであり、さらに詳細にはゲート導
体下にボディコンタクト、即ち、基体接点を有するシリ
コンオンインシュレータ構造基板を形成する方法に関す
るものである。
I”)技術では、チャネル幅の広いMOSFETに対す
るボディコンタクトに関連する抵抗−容量(”RC”)
遅延が、高速でのボディ・チャージ平衡の効果を制限す
ることはよく知られている。これは、SOIボディに関
連するチャージがMOSFETの半分の幅を横切らなけ
ればならないために生じる。ボディコンタクトのRC時
定数が不安定なデバイス動作を引き起こす重要な要因と
なるまで、パスの抵抗はメイン・チャネルの幅の増大と
ともに増加する。チャネル幅の広いデバイスでは、ボデ
ィを去るホ−ルは長いパスを横切らなければならないた
め、増加した抵抗がホール・チャージ(NMOSFET
中の多数キャリア)を除去するデバイスの能力を低下さ
せる。基板中の過剰電子が除去されるべき多数キャリア
・チャージをなすSOI PMOSFETでも類似した
状態が存在する。過剰ホールはデバイスのボディに残
リ、デバイスをラッチ・アップし、ゲート制御を失わせ
る。半導体技術における幅の広いデバイスの必要性に沿
って、安定したデバイスを達成することは難しい。
を心に留めて、それゆえに、本発明の目的は、いかなる
幅のSOI MOSFETも高速で動作させる有効なボ
ディコンタクトの形成方法と構造を提供することであ
る。
スへ容易に適用できるSOIボディコンタクトの形成方
法と構造を提供することである。
・チャージを除去する幅の広いボディのSOI MOS
FETの能力を高めることである。
マスク・レベルしか必要としないSOIボディコンタク
トの形成方法と構造を提供することである。
ペースを消費しないSOIボディコンタクトの方法と構
造を提供することである。
から明らかとなるであろう。
述の目的と利点は、シリコンオンインシュレータ基板上
のゲート導体下にシリコンオンインシュレータ・ボディ
コンタクトを形成する方法に向けられた本発明にて達成
される。好ましい実施例では、本方法は、シリコンオン
インシュレータ基板を覆う、テトラエトキシシラン(te
traethoxysilane)のような第1の絶縁層を付着するこ
とを含む。開口が第1の絶縁層に形成され、開口は第1
の絶縁層から、ゲート導体を通って半導体基板まで延び
る。開口は、第1の絶縁層と、ゲート導体領域とに隣接
した側壁上に絶縁体スペーサを有する。好ましい実施例
では、絶縁体スペーサは、窒化珪素である。第1の導体
物質層、好ましくは、P+ポリシリコンが開口に付着さ
れる。好ましい実施例では、第1の導体物質層は、その
上部がシリコンオンインシュレータ基板の単結晶半導体
層と電気的接続を保つように掘り下げられる。また、第
2の絶縁体物質、好ましくは、テトラエトキシシランが
第1の導体物質層を覆い付着されるのが好ましい。
縁層を覆うポリシリコンのような第2の導体物質層を付
着することと、第2の導体物資層を覆うタングステン、
チタン、またはコバルトのような金属層を付着すること
も含む。好ましい実施例では、ゲート導体と自己整合さ
れたシリサイドを形成するために、金属層が第2の導体
物質層と反応させられる。
は、ボディコンタクト開口の底部で半導体基板に硼素の
ようなドーパントを注入することを含む。
ンシュレータ基板上のゲート導体下のボディコンタクト
構造を含む。好ましい実施例は、ゲート導体を覆うテト
ラエトキシシランのような第1の絶縁層を含み、ゲート
導体と電気的に接続する。好ましい実施例では、第1の
絶縁層の上面からゲート導体を通って半導体基板まで延
びる開口がある。開口の各々の側壁上の、第1の絶縁層
およびゲート導体に隣接した領域に絶縁体スペーサが形
成される。絶縁体スペーサは、好ましくは、窒化珪素で
ある。好ましい実施例では、開口は、好ましくは、P+
ポリシリコンである第1の導体物質層の上部を、好まし
くは、テトラエトキシシランである第2の絶縁体物質層
で充填される。
な第2の導体物質層が第2の絶縁層を覆う。好ましい実
施例では、サリサイド(自己整合シリサイド)がゲート
導体上に設けられる。
パントを有することも好ましい。
るに当たって、図1−図13を参照するが、これらの図
において同じ参照番号は本発明の同じ構成要素を示して
いる。本発明の構成要素は、図面中では必ずしも正確な
寸法比で示されているわけではない。もし、断りがなけ
れば、本明細書で使用する”絶縁性”または”絶縁体”
の用語は”電気的絶縁性”を意味し、”接続”の用語
は”電気的接続”を意味する。
ンタクトを有する半導体デバイスを生成する。ボディコ
ンタクトは、自己整合であり、隣接するソース/ドレイ
ン拡散に対する境界がない(ボーダーレス)、このた
め、拡散−ボディ間のショートを防いでいる。典型的な
SOI MOSFETデバイスでは、ボディ・チャージ
は、相対的に長いパスを有するトランジスタの幅方向に
沿って横切らなければならない。本発明は、ゲート導体
をセグメントに区切り、デバイスの幅全体にわたって各
々のゲート導体セグメントの下にボディコンタクトを設
ける。このことは、隣接するMOSFETチャネル領域
間に相対的に短いパスを与え、蓄積されたチャージをゲ
ート導体下のボディ領域から除去することを可能にす
る。本発明は、パス・ゲート・トランジスタのような、
幅が広くかつ特別な安定性の配慮が要求される半導体構
造で選択的に用いることができる。ソ−ス接地のトラン
ジスタでは安定性に問題はないが、本発明はソース接地
のトランジスタで用いることもある。
を用いて、窒化物スペーサ12を有するゲート導体10
がSOI半導体構造52の上に付着される。SOI半導
体構造52は、一般的に、厚い単結晶シリコン半導体基
板22の上の酸化物層20の上に単結晶シリコン層18
を含む。単結晶シリコン層18は、P−SOI層であ
る。酸化物層20は埋込酸化物(”BOX”)層であり、
単結晶シリコン半導体基板22はP−基板層である。通
常のCMOSプロセスにより、トランジスタのボディに
nおよびpドーピングを形成し、ゲート誘電体11を成
長させ、そして、ゲート導体10を付着させる。ゲート
導体10は、ドープ・ポリシリコンまたは後でドープさ
れる未ドープ・ポリシリコンのどちらでもよい。ゲート
導体10は、上部にシリサイドを有するポリシリコンの
ような多層構造を含むこともできる。ゲート導体10の
高さは、1000から2500オングストロームの範囲
である。
は、MOSFETのゲート導体となる領域を形成するゲ
ート導体マスクでパターン形成される。次に、1対のソ
ース/ドレイン延長部14が注入される。これらの注入
は、N−MOSFETではN−拡張部となり(P−MO
SFETではP−延長部となる)、相対的に低濃度でド
ープすることができる。
両方の側面に形成される。窒化物スペーサ12は、ボデ
ィコンタクトが拡散領域とショートすることを防ぐため
に用いられる。窒化物スペーサ12の幅は、およそゲー
ト導体10の幅である。ゲート導体10の幅は、好まし
くは、0.1から0.25ミクロンの範囲であり、窒化
物スペーサ12の幅は、ゲート導体10の幅の約0.5
倍から1倍である。窒化物スペーサ12が形成された
後、さらに高濃度にドープされたN型ソースおよびドレ
イン領域16がN−MOSFETを生成するために形成
される。NFETプロセスを記述してきたが、同様のプ
ロセスがPFETを形成するために使用できる。
24(”TEOS”)の第1の層が窒化物スペーサ1
2、ゲート導体10、および基板22の上部を覆い付着
される。TEOS層24は、1500から3000オン
グストロームの範囲の厚さに付着される。TEOS層2
4は、次に、化学的機械的研磨のようなプロセスを用い
て平坦化される。窒化珪素の層が、次に、窒化物ハード
・マスク層26を形成するためにTEOS層24を覆い
付着される。窒化物ハード・マスク層26の厚さは、1
000から2000オングストロームの範囲である。窒
化物ハード・マスク層26は、ボディコンタクト開口3
0の次のエッチングでエッチングに耐えるハード・マス
クとして働く。フォトレジスト層28が窒化物ハード・
マスク層26の上部に付着され、マスクが、次に、ゲー
ト導体10を覆うフォトレジスト層28にボディコンタ
クト開口30を形成するために用いられる。ボディコン
タクト開口30は、後にボディコンタクトを含むことに
なる。ボディコンタクト開口30は、好ましくは、図3
に示したようにゲート導体10の端との境界がない。図
3の四角形の領域は、フォトレジスト層28の複数のボ
ディコンタクト開口30の形成を示す。ここで記述した
プロセスは、1つのボディコンタクトの形成であるが、
典型的な半導体製造プロセスでは、SOI構造上に複数
のボディコンタクトの形成が必要であることに注意すべ
きである。
EOS層24まで開口され、フォトレジスト層28が図
5に示したように除去される。TEOS層24が露出さ
れた後、窒化物に対して選択的な酸化珪素反応性イオン
・エッチングがマスクとして窒化物ハード・マスク層2
6を用いて行なわれる。TEOS層24は、ゲート導体
10および各々の窒化物スペーサ12の上部面を露出す
るように開口される。ゲート導体10が露出されると、
図6に示すように、ゲート導体10もゲート誘電体11
の酸化物面で停止するように、窒化物および酸化物に対
して選択的に反応性イオン・エッチングされる。
に示した開口30の各々の側壁48上に形成されるのが
好ましい。スペーサ32は、好ましくは、100から3
00オングストロームの範囲の厚さを有しており、化学
的気相付着により窒化珪素の薄い層を付着し、そして反
応性イオン・エッチングを行なって水平面から窒化物を
除去し、各々の側壁48上にスペーサ32を残すことに
より形成される。第2の窒化物スペーサ32の目的は、
ソースおよびドレイン拡散14と16の端からボディコ
ンタクトに間隔をあけることである。
層18の上部に残っているすべてのゲート酸化物が、好
ましくは、緩衡HFまたはフッ化水素酸蒸気である、フ
ッ素を含む短い等方性エッチング剤を用いて除去され
る。
30は、P−基板22へ延長される。窒化物と酸化物に
対して選択的な反応性イオン珪素エッチングが、P−S
OI層18を通してエッチングするために用いられる。
次に、窒化物に対して選択的な反応性イオン酸化物エッ
チングが、BOX層20を通してP−基板22までエッチ
ングするために行なわれる。ここでのオーバエッチング
の制御は重要ではなく、P−基板22をわずかにオーバ
エッチングしても差し支えない。P型ドーパント種36
が、ボディコンタクトの抵抗を減少させるためにボディ
コンタクト開口30の底部のP−基板22へ注入され
る。注入ドーパント36は、好ましくは、硼素である。
注入ドーパント36のドープ濃度は、1014から1016
原子/cm 2の範囲であることが好ましい。
物質、好ましくは、P+ポリシリコン層38で充填され
る。好ましい実施例では、P+ポリシリコン層38が完
全に開口30を充填し、窒化物層26の上にはみ出るよ
うにされる。P+ポリシリコン層38は、それから、平
坦化処理を受け、窒化物層26の上面上のP+ポリシリ
コン層38を除去し、窒化物層26と同平面のP+ポリ
シリコン層を残す。P+ポリシリコン層38は、次に、
P+ポリシリコン層38の上部がP−SOI層18と接
する深さまで掘り下げられる。図10に示すように、P
+ポリシリコン層38の上部は、P−SOI層18の上
部から層18の厚さの約1/2−3/4の位置にある。
P+ポリシリコン層38はP−SOI層18と接続して
いるが、漏洩問題を引き起こしうる拡散領域16および
延長領域14からは適当な距離を置くように、掘り下げ
られることが好ましい。次に、第2の絶縁層40、好ま
しくは、TEOSがP+ポリシリコン層38を覆い付着
される。TEOS層40は、好ましくは、ボディコンタ
クト50を形成するため窒化物層26の上面まで平坦化
される。図9に示すように、複数のボディコンタクト5
0が、ゲート導体10の長さを横切って配置される。
おり接続されていないので、ゲート導体10のすべての
セグメントの電圧を制御するためには、ブリッジがこれ
らのゲート導体領域を横って形成されなければならな
い。図11に示すように、TEOS層40が窒化物に対
して選択的に掘り下げられるが、これはゲート導体10
の上面の下まで、しかし、TEOSの領域が残されてボ
ディコンタクト50へ絶縁を与えることができる程度に
浅く行なわれる。導体層42、好ましくは、ポリシリコ
ンが残っているTEOS層40を覆い付着される。ポリ
シリコン層42は、ドープされていてもドープされてい
なくてもよい。ポリシリコン層42は、次に、窒化物層
26の上面まで研磨され、そしてゲート導体10のポリ
シリコンの仕事関数と整合する仕事関数を有する低抵抗
領域を提供するために注入される。このとき、ポリシリ
コン層42の領域は、ゲート導体領域に隣接したコンタ
クト・ホール内の窒化物で囲まれている。
好ましくは、反応性イオン・エッチングを用いて、窒化
物ハードマスク層26、ポリシリコン層42の上部部
分、および窒化物スペーサ32の一部を除去する。残っ
ている表面は、次に、ポリシリコン層42の上部および
TEOS層24をスペーサ12と32の上部とともに平
坦化するために化学的機械的研磨により典型的に研磨す
ることができる。次に、図13に示すように、タングス
テン、チタンまたはコバルトのような薄い金属層44
が、層42と、層24と、スペーサ12および32との
上部を覆い付着され、そして、薄い金属層44はポリシ
リコン層42と反応させられ、ポリシリコン層42の上
面と自己整合したシリサイド層46(”サリサイド”)
を形成する。金属とシリコン(ポリシリコン)の反応に
よるシリサイドの形成は、典型的には、温度上昇させた
不活性環境で達成される。酸化物領域の上に重なってい
る金属は反応せず、サリサイドに対して選択的にエッチ
ングをして除去することができる。これは、図12に示
すように、ゲートの連続状態を提供するためのゲート導
体10を覆う低抵抗サリサイド46を残す。
の形成を述べたが、典型的な構造では複数のボディコン
タクトが形成されることに注意されたい。
スの幅全体にわたって各々のゲート導体セグメントの下
にボディコンタクトを提供することにより、SOIボデ
ィに関連するチャージは相対的に短いパスを移動する。
これは、過剰な多数キャリア・チャージをゲート下のボ
ディ領域から除去させることを可能にし、いかなる幅の
SOI MOSFETも高速で動作させるための有効な
ボディコンタクト動作を提供する。本発明の方法と構造
は、1つの付加的なマスク・レベルを必要とするだけで
既存のSOIプロセスへ容易に統合でき、しかも半導体
基板上の付加的な面積を消費しない。
特に述べてきたが、多くの代替、変更、変形ができるこ
とは、前述の記載と照らして当業者には明白である。そ
のため、請求項は、本発明の真の範囲と精神に属するい
かなる代替、変更、および変形をも含むものである。
SOI構造の上面図である。
SOI構造の上面図である。
SOI構造の正面図である。
の本発明のSOI構造の正面図である。
サの形成を表す本発明のSOI構造の正面図である。
した後の本発明のSOI構造の正面図である。
I構造の上面図である。
ある。
た後の本発明のSOI構造の正面図である。
発明のSOI構造の上面図である。
図である。
Claims (20)
- 【請求項1】シリコンオンインシュレータ基板上のゲー
ト導体下にシリコンオンインシュレータ・ボディコンタ
クトを形成する方法であって、(a)前記シリコンオン
インシュレータ基板を覆う第1の絶縁層を付着するステ
ップと、(b)側壁と底部とを有し、前記第1の絶縁層
およびゲート導体を通って半導体基板まで延びる開口を
形成するステップと、(c)前記第1の絶縁層と、前記
ゲート導体領域とに隣接する前記側壁上に絶縁体スペー
サを形成するステップと、(d)前記開口に第1の導体
物質層を付着するステップと、(e)前記開口の前記導
体物質を覆い第2の絶縁層を付着するステップとを含
む、シリコンオンインシュレータ・ボディコンタクトを
形成する方法。 - 【請求項2】(f)前記第2の絶縁層を覆う第2の導体
物質層を付着するステップと、(g)前記第2導体物質
層を覆う金属層を付着するステップと、(h)前記ゲー
ト導体と自己整合させたシリサイド層を形成するため
に、前記第2の導体層物質と前記金属層を反応させるス
テップとをさらに含む、請求項1に記載の方法。 - 【請求項3】前記金属は、タングステン、チタン、およ
びコバルトからなる群から選択される、請求項2に記載
の方法。 - 【請求項4】(i)前記半導体基板の前記ボディコンタ
クト開口の底部にドーパントを注入するステップを前記
ステップ(c)と(d)の間にさらに含む、請求項1に
記載の方法。 - 【請求項5】前記ドーパントは硼素である、請求項4に
記載の方法。 - 【請求項6】前記第1の絶縁層はテトラエトキシシラン
(tetraethoxysilane)である、請求項1に記載の方
法。 - 【請求項7】前記絶縁体スペーサは窒化珪素である、請
求項1に記載の方法。 - 【請求項8】前記第2の絶縁層はテトラエトキシシラン
である、請求項1に記載の方法。 - 【請求項9】前記第1の導体物質はP+ポリシリコンで
ある、請求項1に記載の方法。 - 【請求項10】前記第2の導体物質はポリシリコンであ
る、請求項2に記載の方法。 - 【請求項11】前記第1の導体物質層の上部が前記シリ
コンオンインシュレータ基板中の単結晶シリコン層と電
気的接続を保つ高さまで、前記第1の導体物質層を掘り
下げるステップ(j)をステップ(d)の後にさらに含
む、請求項1に記載の方法。 - 【請求項12】(a)ゲート導体とシリコンオンインシ
ュレータ基板を覆う第1の絶縁層と、(b)側壁と底部
とを有し、前記第1の絶縁層の上面から前記ゲート導体
を通って半導体基板まで延びる前記基板の開口と、
(c)前記第1の絶縁層と、前記ゲート導体とに隣接し
た前記側壁上の絶縁体スペーサと、(d)前記開口の第
1の導体物質層と、(e)前記第1の導体物質層を覆う
第2の絶縁体物質層とを含む、シリコンオンインシュレ
ータ基板上のゲート導体下のボディコンタクト構造。 - 【請求項13】(f)前記第2の絶縁層を覆う第2の導
体物質層をさらに含む、請求項12に記載の構造。 - 【請求項14】前記ゲート導体を覆うサリサイドをさら
に含む、請求項13に記載の構造。 - 【請求項15】ドーパントが前記開口の前記底部で前記
半導体基板へ注入される、請求項12に記載の構造。 - 【請求項16】前記ドーパントは硼素である、請求項1
5に記載の構造。 - 【請求項17】前記第1と第2の絶縁層はテトラエトキ
シシランである、請求項12に記載の構造。 - 【請求項18】前記絶縁体スペーサは窒化珪素である、
請求項12に記載の構造。 - 【請求項19】前記第1の導体物質はP+ポリシリコン
である、請求項12に記載の構造。 - 【請求項20】前記第2の導体物質はポリシリコンであ
る、請求項12に記載の構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/351,647 US6320225B1 (en) | 1999-07-13 | 1999-07-13 | SOI CMOS body contact through gate, self-aligned to source- drain diffusions |
US09/351647 | 1999-07-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001060698A true JP2001060698A (ja) | 2001-03-06 |
JP3468294B2 JP3468294B2 (ja) | 2003-11-17 |
Family
ID=23381739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000209836A Expired - Fee Related JP3468294B2 (ja) | 1999-07-13 | 2000-07-11 | シリコンオンインシュレータ・ボディコンタクトを形成する方法およびボディコンタクト構造 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6320225B1 (ja) |
JP (1) | JP3468294B2 (ja) |
KR (1) | KR100366965B1 (ja) |
CN (1) | CN1128473C (ja) |
MY (1) | MY121158A (ja) |
SG (1) | SG85712A1 (ja) |
TW (1) | TW512435B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007324530A (ja) * | 2006-06-05 | 2007-12-13 | Oki Electric Ind Co Ltd | 半導体装置 |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6555446B1 (en) * | 1999-12-10 | 2003-04-29 | Texas Instruments Incorporated | Body contact silicon-on-insulator transistor and method |
JP2001274264A (ja) | 2000-03-24 | 2001-10-05 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US6972448B2 (en) * | 2000-12-31 | 2005-12-06 | Texas Instruments Incorporated | Sub-lithographics opening for back contact or back gate |
US6593192B2 (en) * | 2001-04-27 | 2003-07-15 | Micron Technology, Inc. | Method of forming a dual-gated semiconductor-on-insulator device |
US6670675B2 (en) * | 2001-08-06 | 2003-12-30 | International Business Machines Corporation | Deep trench body SOI contacts with epitaxial layer formation |
US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
DE10219107B4 (de) * | 2002-04-29 | 2011-03-31 | Globalfoundries Inc. | SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben und Verfahren zur Herstellung eines Ohmschen Kontaktes auf einem Substrat |
EP1774620B1 (en) | 2004-06-23 | 2014-10-01 | Peregrine Semiconductor Corporation | Integrated rf front end |
KR100629264B1 (ko) | 2004-07-23 | 2006-09-29 | 삼성전자주식회사 | 게이트 관통 바디 콘택을 갖는 반도체소자 및 그 제조방법 |
USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US7439135B2 (en) * | 2006-04-04 | 2008-10-21 | International Business Machines Corporation | Self-aligned body contact for a semiconductor-on-insulator trench device and method of fabricating same |
CN100428476C (zh) * | 2006-07-10 | 2008-10-22 | 中芯国际集成电路制造(上海)有限公司 | 互补金属氧化物半导体器件 |
JP5525694B2 (ja) | 2007-03-14 | 2014-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
JP5417346B2 (ja) | 2008-02-28 | 2014-02-12 | ペレグリン セミコンダクター コーポレーション | 集積回路素子内でキャパシタをデジタル処理で同調するときに用いられる方法及び装置 |
US7989893B2 (en) * | 2008-08-28 | 2011-08-02 | International Business Machines Corporation | SOI body contact using E-DRAM technology |
US8723260B1 (en) | 2009-03-12 | 2014-05-13 | Rf Micro Devices, Inc. | Semiconductor radio frequency switch with body contact |
CN101924138B (zh) * | 2010-06-25 | 2013-02-06 | 中国科学院上海微系统与信息技术研究所 | 防止浮体及自加热效应的mos器件结构及其制备方法 |
US8698245B2 (en) | 2010-12-14 | 2014-04-15 | International Business Machines Corporation | Partially depleted (PD) semiconductor-on-insulator (SOI) field effect transistor (FET) structure with a gate-to-body tunnel current region for threshold voltage (VT) lowering and method of forming the structure |
US8299544B2 (en) | 2011-01-04 | 2012-10-30 | International Business Machines Corporation | Field effect transistor having ohmic body contact(s), an integrated circuit structure incorporating stacked field effect transistors with such ohmic body contacts and associated methods |
US8564069B1 (en) | 2012-08-21 | 2013-10-22 | International Business Machines Corporation | Field effect transistors with low body resistance and self-balanced body potential |
US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
CN103985749B (zh) * | 2013-02-08 | 2016-12-28 | 中国科学院微电子研究所 | 半导体设置及其制造方法 |
US20150236748A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Devices and Methods for Duplexer Loss Reduction |
US8946819B2 (en) | 2013-05-08 | 2015-02-03 | Globalfoundries Singapore Pte. Ltd. | Silicon-on-insulator integrated circuits with local oxidation of silicon and methods for fabricating the same |
US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
US9653575B1 (en) * | 2016-05-09 | 2017-05-16 | International Business Machines Corporation | Vertical transistor with a body contact for back-biasing |
US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
US10991804B2 (en) | 2018-03-29 | 2021-04-27 | Xcelsis Corporation | Transistor level interconnection methodologies utilizing 3D interconnects |
US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02114673A (ja) * | 1988-10-25 | 1990-04-26 | Seiko Epson Corp | 半導体装置の製造方法 |
US5591650A (en) * | 1995-06-08 | 1997-01-07 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making a body contacted SOI MOSFET |
US5889293A (en) * | 1997-04-04 | 1999-03-30 | International Business Machines Corporation | Electrical contact to buried SOI structures |
JP3410957B2 (ja) * | 1998-03-19 | 2003-05-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
TW362258B (en) * | 1998-03-20 | 1999-06-21 | United Microelectronics Corp | Silicon trench contact structure on the insulation layer |
-
1999
- 1999-07-13 US US09/351,647 patent/US6320225B1/en not_active Expired - Fee Related
-
2000
- 2000-03-30 TW TW089105948A patent/TW512435B/zh not_active IP Right Cessation
- 2000-06-28 SG SG200003706A patent/SG85712A1/en unknown
- 2000-07-03 KR KR10-2000-0037777A patent/KR100366965B1/ko not_active IP Right Cessation
- 2000-07-03 MY MYPI20003023A patent/MY121158A/en unknown
- 2000-07-11 JP JP2000209836A patent/JP3468294B2/ja not_active Expired - Fee Related
- 2000-07-12 CN CN00120329A patent/CN1128473C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007324530A (ja) * | 2006-06-05 | 2007-12-13 | Oki Electric Ind Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
MY121158A (en) | 2005-12-30 |
KR100366965B1 (ko) | 2003-01-09 |
CN1280388A (zh) | 2001-01-17 |
TW512435B (en) | 2002-12-01 |
US6320225B1 (en) | 2001-11-20 |
SG85712A1 (en) | 2002-01-15 |
JP3468294B2 (ja) | 2003-11-17 |
CN1128473C (zh) | 2003-11-19 |
KR20010015148A (ko) | 2001-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3468294B2 (ja) | シリコンオンインシュレータ・ボディコンタクトを形成する方法およびボディコンタクト構造 | |
KR100898265B1 (ko) | 수직 교환형 게이트 트랜지스터와 커패시터가 직접화된 구조체 및 제조 방법 | |
US6624496B2 (en) | Method of forming T-shaped isolation layer, method of forming elevated salicide source/drain region using the same, and semiconductor device having T-shaped isolation layer | |
US6472258B1 (en) | Double gate trench transistor | |
US8263444B2 (en) | Methods of forming semiconductor-on-insulating (SOI) field effect transistors with body contacts | |
JP3583982B2 (ja) | デュアル・ゲート電界効果トランジスタの製造方法 | |
KR100189966B1 (ko) | 소이 구조의 모스 트랜지스터 및 그 제조방법 | |
US5406111A (en) | Protection device for an intergrated circuit and method of formation | |
US5777370A (en) | Trench isolation of field effect transistors | |
US20070164443A1 (en) | Semiconductor array and method for manufacturing a semiconductor array | |
US6104077A (en) | Semiconductor device having gate electrode with a sidewall air gap | |
US7230270B2 (en) | Self-aligned double gate device and method for forming same | |
JPH11274496A (ja) | 改良されたインプラントを有する電界効果トランジスタおよびその製造方法 | |
US6693325B1 (en) | Semiconductor device having silicon on insulator and fabricating method therefor | |
US11855162B2 (en) | Contacts for semiconductor devices and methods of forming the same | |
US7081387B2 (en) | Damascene gate multi-mesa MOSFET | |
US5661048A (en) | Method of making an insulated gate semiconductor device | |
JP2001223360A (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
CN108074974B (zh) | 半导体装置的形成方法 | |
US6169006B1 (en) | Semiconductor device having grown oxide spacers and method of manufacture thereof | |
US20220406774A1 (en) | Doped well for semiconductor devices | |
JPH10270544A (ja) | 半導体装置およびその製造方法 | |
JPH06151842A (ja) | 半導体装置及びその製造方法 | |
JP2001093860A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2000307108A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
S802 | Written request for registration of partial abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311802 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S802 | Written request for registration of partial abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311802 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |