TW512435B - SOI CMOS body contact through gate, self-aligned to source-drain diffusions - Google Patents
SOI CMOS body contact through gate, self-aligned to source-drain diffusions Download PDFInfo
- Publication number
- TW512435B TW512435B TW089105948A TW89105948A TW512435B TW 512435 B TW512435 B TW 512435B TW 089105948 A TW089105948 A TW 089105948A TW 89105948 A TW89105948 A TW 89105948A TW 512435 B TW512435 B TW 512435B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- item
- insulating layer
- patent application
- opening
- Prior art date
Links
- 238000009792 diffusion process Methods 0.000 title description 6
- 239000004020 conductor Substances 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 125000006850 spacer group Chemical group 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 150000003839 salts Chemical class 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 claims 2
- 239000000463 material Substances 0.000 claims 2
- 239000004575 stone Substances 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000010899 nucleation Methods 0.000 claims 1
- 210000000746 body region Anatomy 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 139
- 150000004767 nitrides Chemical class 0.000 description 21
- 230000005669 field effect Effects 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 241000894007 species Species 0.000 description 4
- -1 tetraethyloxy silicon bismuth salt Chemical compound 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 241001416085 Buteo Species 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052778 Plutonium Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- 150000001335 aliphatic alkanes Chemical class 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229960002050 hydrofluoric acid Drugs 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- JIWAALDUIFCBLV-UHFFFAOYSA-N oxoosmium Chemical compound [Os]=O JIWAALDUIFCBLV-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- XQMTUIZTZJXUFM-UHFFFAOYSA-N tetraethoxy silicate Chemical compound CCOO[Si](OOCC)(OOCC)OOCC XQMTUIZTZJXUFM-UHFFFAOYSA-N 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
)12435 五 發明説明（ 本發明係有關於一種半導 以形成一在開極導體下方具有本^争別疋有關於一種用 (Silicon 0n In… 把接觸《絕緣層上有矽 nsuIator，s〇i)結構之基板的 MMJtMMJL 万法。 •^絕Λ層上有碎之技術中’眾所周知對寬通道全氧半場 叫，了高速中本體電荷平二 層上有矽本體之電荷必須橫過金氧半場效 -半寬度所造成。路徑之電阻是隨著主通道宽度 ^加而增高，直到本體释觸之RC時間常數成為一重要 因數為止’此可能會導致裝置不穩定之表現。上述電阻增 加使裝置去除電洞電荷（N型金氧半場效電晶體之多數載 子）之能力退4匕’其原因在於一寬通道裝置中，離開本體 (電洞必須橫過-長路徑。相類似情況也存在於絕緣層上 有石夕P型金氧半場效電晶體中，其中在本體中之額外電子 包括所要移除之多數載子電荷。額外電洞保留在裝置之本 體中，進而造成裝置之閂鎖而閘極控制之喪失。隨著半導 月五技術中寬的裝置之需求，使得要達成一穩定之裝置變得 困難。 牛死先前技術之問題和缺陷，本發明之一目的是在於提 供種針對高速操作的任何寬度之絕緣層上有碎金氧半場 效黾晶體之有效本體接觸操作之方法及結構。 -4- 本紙張尺度適用中國囷家標準(CNS) A4規格(210 X 297公釐) 2 五、發明説明（ 本發明之另一目的係提 .^ 徒供種可容易整合於現有絕緣層 之絕緣層…本體接觸之方法及結構》 =月…目的係用以加強一寬的本體絕緣層上有梦 w半场效電晶體之去除額外多數載子電荷之能力。 ::月：又目的係提供一種僅需—额外面罩層之 •層上有矽本體接觸之方法及結構。 於本：：：又另一目的係提供一種不會占用基板上額外面 積又、、，彖層上有矽本體接觸之方法及社構。 本發明之其它目的與優點之部分是㈣自明的，而一部 矢則由說明書將變得明顯：） 發明概沭 對於熟知該項技藝者是明顯自明之前収其它目的和優 1占可冗成於本發明’本發明是有關於-種在絕緣層上有梦 :板士：閘極導體下方形成一絕緣層上有矽本體接觸之方 =在較佳具體實施例中，上述方法包含:沈積一第一絕 彖層（如四乙基氧㈣鹽層（TE0S))於上述絕緣層上有梦 基板上。-開口形成於上述第一絕緣層中，且經由上述第 -絕緣層與㈣導體而延伸到上述半導體基板4述開口 ^每-邊牆上具有-絕緣間隔物，上述邊踏係相鄰於上述 弟-絕緣層與閘極導體區。在此較佳具體實施例中，上述 絕緣間隔物為氮切。-第-導電材料層(較佳為P +型多 晶石夕i是沈積於上述開口中。在此較佳具體實施例中，使 上述弟-導電材料層内凹，以便上述第一導電材科層之頂 邵與-上述絕緣層上有硬基板之單晶半導體層保持電性接 -5- 本紙張尺度_中®A4規格(加Χ297公爱) 512435 五、發明説明（ 二：，最好是沈積一第二絕緣材科削為四乙基氧 矽鉍鹽）於上述第—導電材料層上。 在此較佳具體實施例中，上述方 導 電：科層(如多晶-)於上述第二絕緣層上方，：及:；一 金屬層（如鎢、鈦咬鈷）於h、f楚道兩 乂及沈積 較佳且触余、)、义罘一導电材料層上方。在此 八祖貝把例中’上述金屬層與上述第二導電材料層反 應，以形成金屬碎化物，其自我對準於上述間極導體。 在此較佳具體實施例之另一特徵中，上述方法包括將一 =劑（如硼）侔植於上述本體接觸介層之底部之半導體基 在於另:特徵中，本發明包括一在—絕緣層上有碎基板 =閘，導體下万之本體接觸結構。此較佳具體實施例包 括-弟-絕緣層（例如四乙基氧㈣鹽）位於上述閘極導體 上且與其做電性接觸。在此較佳具體實施例中，在上述^ 板中具有-開口，其自上述第一絕緣層經由上述 ^ :延伸至上述半導體基板。在上述開口之每一邊牆上心 鄰於上述第一絕緣層與閘極導體之區域中，形成一絕緣
隔物。上述絕緣間隔物較佳為氮化碎。在此較佳且pI 例中，上述開口係以一第二絕緣材料層(較佳為四= 烷）來填充補於上述第一導電材料層（較佳為p+型多晶 之頂部。 日曰） 在此較佳具體實施例中，一第二導電材料層（例曰 碎)係位於上述第二絕緣層上方。在此較佳具體實施： 中，一金屬矽化物係位於上述閘極導體上方。 -6 - 較佳地，有一摻雜劑（如硼）植入上述開口之底部。 相信具有新穎性之本發明之特徵及本發明之元件特徵是 J μ求万；所附之申請專利範圍中。附圖僅供舉例說明之 、而並非依比例來繪製。但本發明本身就組織結構與操作 万法而言，經由參照後文詳細說明連同附圖將變得更容 瞭解，在附圖中： 圖1係習知之絕緣層上有矽結構之頂視平面圖，其顯示 上述閘極導體區和氮化物間隔物。 ’、 固2係圖1中沿著剖面線2 _ 2所取之剖面圖。 一圖3係本發明之絕緣層上有矽結構之頂視平面圖，其 不本體接觸面罩開口。 ’、 圖4係圖3中沿著線4 - 4所取之剖面圖。 圖5係本發明 < 絕緣層上有矽結構之仰視圖，其顯示 口於四乙基氧矽酸鹽層之氮化物層？ 评 圖6係在使閘極導體開口至多晶矽表面後之本發明之 緣層上有石夕結構之仰視圖。 圖7係本發明之絕緣層上有矽結構之仰視圖，其顯示^ 化物間隔物形成於本體接觸開口之邊牆上。 氮 圖8係本體接觸介層之開口至半導體基板後之本發明、 絕緣層上有碎結構之仰视圖。 〈 圖9係本發明之絕緣層上有矽結構之頂視平面圖，其 示本發明之本體接觸。 〃 · 圖1 0係圖9中沿著剖面線丨〇 _丨〇所取之剖面圖。 M2435 A7
中後之本發明之絕 圖1 1係沈積低電阻區於本體接觸開口 緣層上有矽結構之仰視圖。 一圖1 2係本發明之絕緣層上有矽結構之頂视平面圖，其顯 示位於閘極導體上方之低電阻矽化物。 圖13係圖12中沿剖面線13-13所取之剖面圖。 元件符號說明： 10 閘極導體 11 閘極電介質 1 2 氮化物間隔物 14 源極/汲極伸長部 16 N ·源極和汲極區 18 早晶碎層 2 〇背側氧化物層 2 2 單晶矽半導體基板 24四乙基氧矽酸鹽層 26 氮化物硬罩層 28 光阻層 29 面罩層 3 〇 本體接觸開口 3 2 弟一鼠化物間隔物 3 6 P型摻雜物種 3 8 P +型多晶矽層 4〇 四乙基氧矽酸鹽層 4 2 多晶碎層 -8 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 五、發明説明（ 6 44薄金屬層46自我對準矽化物層 4 8 側壁5 〇 本體接觸點5 2絕緣層上有矽半導體結構 實施例之詳細#日η具體實施例時，將參照附圖H3, -中相似凡件符號表示本發明之相似元件 並不需依比例來繪製。用於此處，除非另行二 ^則絕緣」或「絕緣體」一詞代表「電絕緣」，而「 觸」一詞表示「電接觸」：「於頂上」也表示「電接觸」。 、又上」一 觸本成一在問極導體下方具有絕緣層上有 觸導姐裝置，接觸為自我對準且對相鄰之源極 沒極擴散區為無邊界，如此防止擴散區至本體間之梦路 在一般之金氧半場效電晶體裝置中，本體電荷必須以一 當長的路徑沿著上述電晶體之寬度方向來通過。本 閘極導體分隔成多個區段’且在上述裝置之整個寬度上之 每:閉極導體區段下方提供有絕緣層上有_本體接ς。 將導致相鄰金氧半場效電晶體通道區間之一相對短的 徑’以及允許堆積電荷由閉極下方之本體區去除。本發 可選擇性地使用於半導體結構，其寬度宽且需要有特殊 定考量，例如PASS閘極電晶體。雖然穩定性對接地源 電晶體較不重要’但是本發明#可用於接地源極電晶體 接詞 接 相將 此 明 穩極 • 9 - 本紙張尺度適用中國國家標準(CNS) A4規格(2ΐ〇ϋ7公爱） 512435 五、發明説明（ 二：傳統製程’一具有氮化物間隔物12之 觸緣層…半導體結構52上且與其做電：接 常包括-《日所示）。上述絕緣層上切半導體結構52通 傲不祕％日碎層18於一背側氧化物層2〇之頂部且盥：t 板Sit背側氧化物層2°位於一厚單…導體基 urr層18可以是—？型絕緣層上有碎層。 層20可以是一掩埋氧化物（BOX)層，以及單 Ϊ=Γ2可以是。型基板層。在-般互補式= S)處理《後，形成η型和Ρ型摻雜於電晶體 肢中、生長閘極介電質U及沈積閘極導體1〇。閉極導 裝 :〇可包括已摻雜之多晶，或者稍㈣雜之未經接雜的 ^4。閉極導體1〇亦可包括一多層結構（例如多晶石夕）， /、頂邵具有一金屬矽化物。閘極導體10之高度可以是在 1 000至2 5 0 0埃之範圍中。 又了义疋在 在沈積閘極導體10後，可以使用一閉極導體面罩圖樣化 =導體10’以形成多個區域，此區域將成為金氧半場 效％晶體《閘極導體。接下來，佈植一對源極/没極伸長 邵Μ。此等佈植可以是Ν型金氧半場效電晶體之Ν型伸長 邵（Ρ型金氧半電晶體之Ρ型伸長部），且對於源極/沒極可 以是相對淡之摻雜。 氮化物間隔物1 2是形成於閘極導體丨〇的任一側邊上。 使用氮化物間隔物1 2以防止本體接觸5 〇與擴散區成短 路。氮化物間隔物丨2之寬度約等於閘極導體1〇之寬度。 閘極導體1〇之寬度最好是在^丨至^以微米之範圍中，以 本^^度適财@ g家標準(CNS) Α4規格 -10- 512435
及氮化物間隔物12之寬度大約是閘極導體1〇之寬度的〇 5 至1倍。在形成氮化物間隔物12後，形成較濃接雜之Μ 源極與沒極區16，以產生-Ν型金氧半場效電晶體。雖= 是以NFET製程來說明，但是亦可使用相類似之製程來形 成一 P F Ε 丁。 如圖4所示，沈積一第一四乙基氧矽酸鹽層（丁e〇s)24 於氮化物間隔物12、閘極導體10、及基板22之頂部。四 乙基氧矽酸鹽層24所沈積之厚度為1500至3000埃之範圍 中γ然後，四乙基氧矽酸鹽層24可使用如化學機械式研 磨等製程來平面化。之後，可沈積一氮化矽層於四乙基氧 矽酸鹽層2 4上方，以形成氮化物硬面罩層2 6。氮化物硬 面罩層26之厚度可以是在1000至2〇〇〇埃之範圍中。氮化 物硬面罩層26是作為硬面罩，用以對抗隨後本體接觸開 口 3 0之蝕刻。沈積光阻層2 8於氮化物硬面罩層2 6之頂 部，以及然後使用一面罩層2 9，y在閘極導體丨〇上方之 光阻層28中形成本體接觸開口 30。隨後，本體接觸開口 3 0知包含有本體接觸。本體接觸開口 3 〇對閘極導體1 〇邊 緣最好是無邊界的（如圖3所示）。圖3中之矩形區顯示形成 於光阻層2 8中之複數本體接觸開口 3 〇。必須注意的是， 雖然此處所述製程係用以形成單一本體接觸，但一般半導 體製程包含形成複數本體接觸於絕緣層上有碎結構上。 然後’對氮化物硬罩層2 6實施開口製程，並至四乙基氧 矽酸鹽層24為止，以及去除光阻層28(如圖5所示）。在暴 露四乙基氧矽酸鹽層24之後，藉由使用氮化物硬罩層26
512435 五、發明説明（ 作為罩盍，來實施對氮化物具有 離子㈣。對四乙基氧㈣鹽層反應性 露閘極導體1 〇之頂部表面及每^ I #王，以暴 暴露出閘極導⑴。，二二：隔：2。-旦 氧化物具選擇性之反應性離子蚀=;止施=二 :):万所保留之閘極電介質11的氧化物表面(如圖6所 然後，最好是形成第二氮化物間隔物32於開口 3 -邊牆48上(如圖7所示）。間隔物32之厚度最好是在㈣ ^ =範圍中’以及最好是藉由藉化學氣相沈積法沈 積一薄層.氮切層卩實施4應㈣子姓刻U自水平面去除 氮化物，以保留間隔物3 2於每一邊牆4 8上之方式來形 成。第二氮化物間隔物32之目的係用以使本體接觸與源 極和汲極擴散區1 4和1 6之邊緣隔開。 一旦形成間隔物32，最好是使用含氟化物（可以是緩衝 之氟化氫或氫氟酸蒸氣）之短同向蝕刻來去除任何在p型絕 緣層上有矽層1 8頂部之剩餘閘極氧化物。 如圖8所示，本體接觸開口 3〇延伸至p型基板22。使用 對氮化物和氧化物具選擇性之反應性離子矽蝕刻，來蝕刻 貫穿P型絕緣層上有矽層1 8。然後，可實施對氮化物具選 擇性之反應性離子氧化物姓刻，來姓刻貫穿B 〇 χ層2 〇並 到達Ρ型基板2 2。此處過度蝕刻控制並不重要，並且稍微 過度餘刻至Ρ型基板2 2是可被接受的。可將ρ型摻雜劑物 種3 6植入本體接觸開口 3 〇底部之Ρ型基板2 2中，俾減少 -12 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐）
五、發明説明（10 P型摻雜 至1〇16原 本體接觸的電阻。P型摻雜劑物種3 6較佳為硼。 劑物種36之摻雜濃度最好是在每平方厘米 子之範圍中。 然後，本體接觸開口 30以一導電材料（最好是p +型多晶 梦層38)來填充。在此較佳具體實施例中，p+型多晶梦層 Μ完全填充開口 30 ’且向外延伸至氮化物㈣頂部。: 後’對Ρ+型多晶碎層38實施平面化製程，以將任何卜型 多晶珍自氣化物層2 6頂部去哈，/古ρ ， ^ 八司舌除使仵Ρ+型多晶矽層38與 氮化物層26齊平。然後，使ρ+型多晶硬層38凹陷至一深 度^以便Ρ +型多晶碎層3 8之頂部與ρ型絕緣層上有碎層Μ 接觸。如圖10所示，Ρ +型多晶矽層38之 層上切層18厚度約1/2至3/4之處。ρ+型多以層^ 好是无分内凹’以使Ρ+型多晶碎層38與擴散區16和延伸 區14維持有足夠之距離’此可能引起漏電問題，仍可維持 與Ρ型絕緣層上有矽層18之接觸。接下來，沈積_第二絕 緣層=(最好是四乙基氧㈣鹽層）於？+型多晶碎層η上 万取好平坦化四乙基氧珍酸鹽層4〇至氮化物層Μ之頂 部，以形成本體接觸50。如圖9所示，多個本體接觸點Μ 之分佈是橫跨於閘極導體1〇之長度方向。 因為在此時閘極導體區域是彼此分開而不連接的，所以 必須檢跨閘極導體區域以形成一橋接，以便控制閘極導體 10《每一區段上的電壓。如圖"所示，使四乙基氧矽酸 爲層4 0内凹（對氮化物具有選擇性）至閘極導體1 〇頂部表 面《下方C而夠淺以確保一四乙基氧石夕酸鹽區域保與 五、發明説明（ 、”巴、，象。沈積一導體声4 2 f 3 h e 剩餘四乙基氧碎酸鹽層4(3上方。;好疋夕晶發）於 層42。然後’研磨多 ：声不:摻雜多晶碎 實施体植以提供—低杏阻F 風化物層Μ之頂部，且 ……“ 其具與閉椏導體10的多晶 夕之力函數匹配之功函數。現在， 接觸孔中之氮化物 2之£域由 域。、 图凡接觸孔係相鄰於閘極導體區 為了私性輕上述輯，最好使肢 除氮化物硬面罩層26、客曰功成μ J ^ ^ 隔物3…八 層2之頂部、及氮化物間 < p刀。然後，可藉由一般化學機械式研磨法來 研磨剩餘表面，以平坦化多晶矽層42之頂部、四乙基氧 碎酸鹽層24及間隔物12和32之頂部。之後，如圖⑴斤 不:一薄金屬層44(如鎢、鈦或鈷）可沈積於層42、24及 間隔物12和32之頂部上方，以及與多晶矽層。反應，以 形成一自我對準矽化物層46，其偉自我對準於暴露的閘 極導體10及多晶矽層42之頂部表面。藉由金屬與矽（多晶 矽）反應而形成金屬矽化物通常是在升溫之惰性周圍氣氛 下成的。在氧化物區域上之金屬並不反應，以及其可以 對自我對準矽化物層具有選擇性之方式來蝕刻去除。此將 使低電阻自我對準矽化物層4 6保留於閘極導體丨〇上，以 提供閘極連續性（如圖1 2所示）。 必須注意的是，雖然前述製程說明係形成單一本體接 觸’但於一般結構可形成複數本體接觸。 -14 - 本紙張尺㈣财g S家標準(CNS) Μ規格( χ撕公爱) 512435 A7 B7 五、發明説明（12 ) 藉由將閘極導體分隔成為多個區段，且提供一本體接觸 於上述裝置之整個寬度上方之每一閘極導體區段之下方， 關聯於絕緣層上有矽本體之電荷會行進一相當短之路徑。 如此將可允許額外多數載子電荷從閘極下方的本體區去 移，以及提供在高速操作之任何寬度之絕緣層上有矽金氧 半場效電晶體之有效本體接觸操作。本發明之方法和結構 僅需一額外面罩步驟即可容易地整合至現有絕緣層上有矽 製程中，而不需佔用半導體基板上的額外面積。 雖已經連同特定較佳具體實施例特別地描述本發明，但 是熟知該項技藝者可容易地依據上述描述實施多種替代、 修改及變化。因此，所附冬申請專利範圍應涵蓋任何落入 本發明之範圍與精神内的任何此等替代、修改和變化。 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
Claims (1)
- • 種在一絕緣層上有石々其^ 、 一絕後屉1•古 夕基板上<一閘極導體下方形成 驟： 彡觸之万去，涿万法包括下列步 (a) 沈積一罘一絕緣層於該絕緣層上有矽基板上· (b) 形成一開口於該第一絕緣層中，該開 今 姻與該閑極導體而延伸到-半導體基板，，開：：： -對邊艢及一底部； 极S開口具有 r)形成-絕緣間隔物於相鄭於該第 極導體區域之每一邊牆； 本曰/、4寺閘 (d)沈積一第一導電材料層於該開口中；以及 (e )沈積一第二絕緣層於該開口中之導電材料上。 2·如申請專利範圍第η之方法，更包括下列步驟| (f) 沈積一第一導電材料層於第二絕緣層上； (g) 沈積一金屬層於該第二導電材料層上；以及 (h) 使該金屬層與該第二導電層材料反應，以形成一金 屬矽化物層，其係自我對準於該閘極導體。 “ 3·如申請專利範圍第2項之方法，其中該金屬係選自由 鎢、鈥和鈷所組成的組群。 4.如申請專利範圍第丨項之方法，更包括介於步驟（^與 (d)間之下列步驟： ~ (i) 植入一摻雜劑於該本體接觸介層之底部之半導體基 板中。 5·如申請專利範圍第4項之方法，其中該摻雜劑為硼。 -16-申請專利範6 ·如申請專利範圍第1.項之 乙基氧碎酸鹽。 如申請專利範圍第1項之 化矽。 方法，其中該第一絕緣層為 方法，其中該絕緣間隔物為 四8 . 9 · 如申請專利範圍第1項之方法，其中該第 乙基氧矽酸鹽。 如申請專利範圍第1項之方法，其中該第 P +型多晶矽。 二絕緣層為四 一導電材料為 二導電材料為 10.如申請專利範圍第2項之方法，其中該第 多晶珍。 11·如申請專利範圍第！項之方法，更包括在步驟（d)後之 下述步驟：（i)使該第一導電材料層凹陷至一高度，以 便該第-1電材料層纟頂部肖在絕緣層上有石夕基板中 之一單晶矽層做電性接觸。 _ 12· —種在一絕緣層上有矽基板上之一閘極導體下方之本 體接觸結構，其包含·· (a ) —第一絕緣層，其覆蓋於該閘極導體和該絕緣層上 有矽基板上； (b ) —開口，其位於該基板中，該開口自該第一絕緣層 之頂部表面經由該閘極導體而延伸至一半導體基板，該開 口具有一對邊牆與一底部； (c ) 一絕緣間隔物，在相鄰於該第一絕緣層與該閘極導 體之開口之每一邊牆上各具有一絕緣間隔物； -17- 本紙張尺度適用中國國家標準(CNS) A4規格(2i〇X297公爱) 圍範利 專請 中 A BCD (d )第一導電材料層，其位於該開口中； (e) —第二絕緣材料層，其位於該第一導電材料層上。 13·如申請專利範圍第1 2項之結構，更包栝： (f) 一層第二導電材料層，其位於該第二絕緣層上。 4.如申请專利範圍第1 3項之結構，更包括一自我對準 層，其位於該閘極導體上。 15·如申凊專利範圍第1 2項之結構，其中，摻雜劑係植入 在孩開口之底部之半導體基板中。 16·如申請專利範圍第1 5項之結構，其中該摻雜劑為硼。 17·如申請專利範圍第1 2項之結構，其中該第一與第二絕 緣層為四乙基氧矽酸鹽 18·如申請專利範圍第1 2項之結構，其中該絕緣間隔物為 獻< 化。 19·如申凊專利範圍第1 2項之結構，其中該第一導電材料 為P +型多晶矽。 20·如申請專利範圍第1 2項之結構，其中該第二導電材料 為多晶。 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/351,647 US6320225B1 (en) | 1999-07-13 | 1999-07-13 | SOI CMOS body contact through gate, self-aligned to source- drain diffusions |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW512435B true TW512435B (en) | 2002-12-01 |
Family
ID=23381739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089105948A TW512435B (en) | 1999-07-13 | 2000-03-30 | SOI CMOS body contact through gate, self-aligned to source-drain diffusions |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6320225B1 (zh) |
| JP (1) | JP3468294B2 (zh) |
| KR (1) | KR100366965B1 (zh) |
| CN (1) | CN1128473C (zh) |
| MY (1) | MY121158A (zh) |
| SG (1) | SG85712A1 (zh) |
| TW (1) | TW512435B (zh) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555446B1 (en) * | 1999-12-10 | 2003-04-29 | Texas Instruments Incorporated | Body contact silicon-on-insulator transistor and method |
| JP2001274264A (ja) | 2000-03-24 | 2001-10-05 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6972448B2 (en) * | 2000-12-31 | 2005-12-06 | Texas Instruments Incorporated | Sub-lithographics opening for back contact or back gate |
| US6593192B2 (en) * | 2001-04-27 | 2003-07-15 | Micron Technology, Inc. | Method of forming a dual-gated semiconductor-on-insulator device |
| US6670675B2 (en) * | 2001-08-06 | 2003-12-30 | International Business Machines Corporation | Deep trench body SOI contacts with epitaxial layer formation |
| US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
| DE10219107B4 (de) * | 2002-04-29 | 2011-03-31 | Globalfoundries Inc. | SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben und Verfahren zur Herstellung eines Ohmschen Kontaktes auf einem Substrat |
| EP3570374B1 (en) | 2004-06-23 | 2022-04-20 | pSemi Corporation | Integrated rf front end |
| KR100629264B1 (ko) | 2004-07-23 | 2006-09-29 | 삼성전자주식회사 | 게이트 관통 바디 콘택을 갖는 반도체소자 및 그 제조방법 |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
| US7439135B2 (en) * | 2006-04-04 | 2008-10-21 | International Business Machines Corporation | Self-aligned body contact for a semiconductor-on-insulator trench device and method of fabricating same |
| JP4989921B2 (ja) * | 2006-06-05 | 2012-08-01 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| CN100428476C (zh) * | 2006-07-10 | 2008-10-22 | 中芯国际集成电路制造(上海)有限公司 | 互补金属氧化物半导体器件 |
| JP5525694B2 (ja) * | 2007-03-14 | 2014-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
| EP2255443B1 (en) | 2008-02-28 | 2012-11-28 | Peregrine Semiconductor Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
| US7989893B2 (en) * | 2008-08-28 | 2011-08-02 | International Business Machines Corporation | SOI body contact using E-DRAM technology |
| US8723260B1 (en) | 2009-03-12 | 2014-05-13 | Rf Micro Devices, Inc. | Semiconductor radio frequency switch with body contact |
| CN101924138B (zh) * | 2010-06-25 | 2013-02-06 | 中国科学院上海微系统与信息技术研究所 | 防止浮体及自加热效应的mos器件结构及其制备方法 |
| US8698245B2 (en) | 2010-12-14 | 2014-04-15 | International Business Machines Corporation | Partially depleted (PD) semiconductor-on-insulator (SOI) field effect transistor (FET) structure with a gate-to-body tunnel current region for threshold voltage (VT) lowering and method of forming the structure |
| US8299544B2 (en) | 2011-01-04 | 2012-10-30 | International Business Machines Corporation | Field effect transistor having ohmic body contact(s), an integrated circuit structure incorporating stacked field effect transistors with such ohmic body contacts and associated methods |
| US8564069B1 (en) | 2012-08-21 | 2013-10-22 | International Business Machines Corporation | Field effect transistors with low body resistance and self-balanced body potential |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| CN103985749B (zh) | 2013-02-08 | 2016-12-28 | 中国科学院微电子研究所 | 半导体设置及其制造方法 |
| US20150236798A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Methods for Increasing RF Throughput Via Usage of Tunable Filters |
| US8946819B2 (en) | 2013-05-08 | 2015-02-03 | Globalfoundries Singapore Pte. Ltd. | Silicon-on-insulator integrated circuits with local oxidation of silicon and methods for fabricating the same |
| US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9653575B1 (en) * | 2016-05-09 | 2017-05-16 | International Business Machines Corporation | Vertical transistor with a body contact for back-biasing |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US10991804B2 (en) | 2018-03-29 | 2021-04-27 | Xcelsis Corporation | Transistor level interconnection methodologies utilizing 3D interconnects |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02114673A (ja) * | 1988-10-25 | 1990-04-26 | Seiko Epson Corp | 半導体装置の製造方法 |
| US5591650A (en) * | 1995-06-08 | 1997-01-07 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making a body contacted SOI MOSFET |
| US5889293A (en) * | 1997-04-04 | 1999-03-30 | International Business Machines Corporation | Electrical contact to buried SOI structures |
| JP3410957B2 (ja) * | 1998-03-19 | 2003-05-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
| TW362258B (en) * | 1998-03-20 | 1999-06-21 | United Microelectronics Corp | Silicon trench contact structure on the insulation layer |
-
1999
- 1999-07-13 US US09/351,647 patent/US6320225B1/en not_active Expired - Fee Related
-
2000
- 2000-03-30 TW TW089105948A patent/TW512435B/zh not_active IP Right Cessation
- 2000-06-28 SG SG200003706A patent/SG85712A1/en unknown
- 2000-07-03 KR KR10-2000-0037777A patent/KR100366965B1/ko not_active IP Right Cessation
- 2000-07-03 MY MYPI20003023A patent/MY121158A/en unknown
- 2000-07-11 JP JP2000209836A patent/JP3468294B2/ja not_active Expired - Fee Related
- 2000-07-12 CN CN00120329A patent/CN1128473C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6320225B1 (en) | 2001-11-20 |
| JP2001060698A (ja) | 2001-03-06 |
| KR20010015148A (ko) | 2001-02-26 |
| KR100366965B1 (ko) | 2003-01-09 |
| CN1280388A (zh) | 2001-01-17 |
| CN1128473C (zh) | 2003-11-19 |
| MY121158A (en) | 2005-12-30 |
| SG85712A1 (en) | 2002-01-15 |
| JP3468294B2 (ja) | 2003-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW512435B (en) | SOI CMOS body contact through gate, self-aligned to source-drain diffusions | |
| US7750405B2 (en) | Low-cost high-performance planar back-gate CMOS | |
| TW408424B (en) | Semiconductor device with silicon replacing structure on the insulated layer and the manufacture method thereof | |
| US9202864B2 (en) | Integrated circuit having back gating, improved isolation and reduced well resistance and method to fabricate same | |
| US6252277B1 (en) | Embedded polysilicon gate MOSFET | |
| US7465616B2 (en) | Method of forming a field effect transistor | |
| US7399679B2 (en) | Narrow width effect improvement with photoresist plug process and STI corner ion implantation | |
| TWI267924B (en) | Improved MOS transistor | |
| US7482243B2 (en) | Ultra-thin Si channel MOSFET using a self-aligned oxygen implant and damascene technique | |
| TWI278964B (en) | Semiconductor device and method of manufacturing the same | |
| EP3916801A1 (en) | Field effect transistor with elevated active regions and methods of manufacturing the same | |
| TWI402984B (zh) | 藉由自我對齊氧化之自我對齊平面雙閘極程序 | |
| US10170581B2 (en) | FinFET with reduced parasitic capacitance | |
| CN107452738B (zh) | 包括伪栅极结构的集成电路及其形成方法 | |
| US20050012173A1 (en) | Narrow width effect improvement with photoresist plug process and STI corner ion implantation | |
| CN104241250B (zh) | 用于形成接触件的掺杂保护层 | |
| TW200947608A (en) | FinFETs having dielectric punch-through stoppers | |
| US20130217190A1 (en) | Low external resistance etsoi transistors | |
| TW200540950A (en) | Method for forming self-aligned contact of semiconductor device | |
| US7081387B2 (en) | Damascene gate multi-mesa MOSFET | |
| TWI240414B (en) | A double-gate field effect transistor (DGFET) structure and method of forming such a structure | |
| TW200300592A (en) | Method of forming narrow trenches in semiconductor substrates | |
| JP4198401B2 (ja) | 電界効果型トランジスタ | |
| US20070117316A1 (en) | Semiconductor device and method of manufacturing the same | |
| TWI264071B (en) | Method for fabricating a sublithographic gate structure for field-effect transistors, an associated field-effect transistor and an associated inverter, and associated inverter structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |