JP4989921B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4989921B2
JP4989921B2 JP2006156191A JP2006156191A JP4989921B2 JP 4989921 B2 JP4989921 B2 JP 4989921B2 JP 2006156191 A JP2006156191 A JP 2006156191A JP 2006156191 A JP2006156191 A JP 2006156191A JP 4989921 B2 JP4989921 B2 JP 4989921B2
Authority
JP
Japan
Prior art keywords
region
body contact
gate electrode
layer
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006156191A
Other languages
English (en)
Other versions
JP2007324530A (ja
Inventor
耕一 木城
宏幸 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2006156191A priority Critical patent/JP4989921B2/ja
Publication of JP2007324530A publication Critical patent/JP2007324530A/ja
Application granted granted Critical
Publication of JP4989921B2 publication Critical patent/JP4989921B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、チャネル領域に発生したホットキャリアを引き抜くためのボディコンタクトを具える半導体装置、及びその製造方法に関する。
従来から、絶縁性のウエハ上にSi(シリコン)層を有する半導体基板として、例えば、SOI(Silicon On Insulator)基板、SOS(Silicon On Sapphire)基板等が知られている。
ここで、SOI基板は、単結晶Si基板中に埋め込み酸化膜(以下、BOX層と称する)が形成されることによって構成され、Si支持基板、Si基板の上側表面に設けられたBOX層、及びBOX層の上側表面に設けられたSi層の三層を有する構造となる。
また、SOS基板は、サファイアウエハ上にエピタキシャル成長したSi層が形成されることによって構成される。
これらの半導体基板では、Si層に、絶縁層であるBOX層、またはサファイアウエハに達する深さで素子分離領域を形成することによって、この素子分離領域で区画された個々の素子領域が、互いに電気的に分離される。このとき、各素子領域は、形成された素子分離領域と、絶縁層とによって、側面及び裏面が覆われている。そのため、これらの半導体基板における各素子領域は、絶縁層を有さない半導体基板と比して、より確実に電気的に分離される。従って、これらSOI基板、SOS基板等の半導体基板の素子領域に作り込まれたトランジスタは、互いに他のトランジスタ、または半導体基板からの影響を排除することができる。そのため、これらの半導体基板では、ラッチアップを誘発せず、また、クロストークノイズに対して耐性の強いトランジスタを形成することができる。
一方で、これらSOI基板、SOS基板等の半導体基板では、作り込まれた個々のトランジスタが互いに完全に分離されているため、チャネル領域(以下、ボディ領域とも称する)内に発生したホットキャリアが、チャネル領域のソース付近に蓄積されてしまう。このように、ホットキャリアがチャネル領域のソース付近に蓄積されると、閾値電圧の低下、ソース−ドレイン間電流の増加等、トランジスタ特性が変動してしまう寄生バイポーラ効果が起こることが知られている。
このようなトランジスタ特性の変動を抑制するために、例えば特許文献1に開示された半導体装置の構造が知られている。この特許文献1に開示の半導体装置によれば、素子領域内に、チャネル領域と同じ導電型の不純物が高濃度で導入された領域(以下、高濃度ボディ領域とも称する)を、チャネル領域、第1及び第2主電極領域と隣接するように形成する。そして、この半導体装置では、高濃度ボディ領域に設けられたコンタクト(以下、ボディコンタクトとも称する)によって、高濃度ボディ領域に電位が与えられる。これによって、チャネル領域において発生したホットキャリアは、高濃度ボディ領域に移動し、ボディコンタクトから引き抜かれる。
しかし、特許文献1によって開示された半導体装置の構造では、ホットキャリアを引き抜くに当たり、素子領域に、通常のトランジスタを構成するチャネル領域と、ソース及びドレインとしての第1及び第2主電極領域とに加えて、高濃度ボディ領域を作り込む必要がある。そして、この高濃度ボディ領域によるトランジスタへの影響を抑制するために、高濃度ボディ領域と、チャネル領域、第1及び第2主電極領域とを電気的に分離する目的で、分離用のゲートを形成する必要がある。そのため、一つの素子領域あたりの面積が、通常のトランジスタと比して増大してしまい、素子の微細化、または高集積デバイスの製造を行う場合に不利となる。
そこで、素子領域の面積を増大させないために、例えば特許文献2に開示された半導体装置のように、チャネル領域上のゲートを貫通してボディコンタクトが設けられた構造が知られている。この特許文献2に開示の半導体装置の構造では、ゲートからチャネル領域の上側表面に達するコンタクトホールを開口し、このコンタクトホールを用いてボディコンタクトを形成する。そして、このボディコンタクトによって、チャネル領域に電位を与える。このように、ゲートを貫通するボディコンタクトを形成することによって、特許文献1に開示の半導体装置のように高濃度ボディ領域を介さずに、直接チャネル領域からホットキャリアの引き抜きを行うことができる。従って、特許文献1に開示の半導体装置とは異なり、高濃度ボディ領域を形成する必要がないため、素子領域の面積を増大させることなく、ホットキャリアを引き抜くことができる。
特開平10−256556号公報 特開2002−368223号公報
しかしながら、特許文献2に開示された半導体装置では、ゲートと、このゲートを貫通して設けられたボディコンタクトとが電気的に接続された構造となっている。そのため、トランジスタの動作時において、ゲートとチャネル領域とが同電位となる。このような構造では、例えば、トランジスタを上下に重ねて3次元実装構造を形成した場合に、上下のトランジスタ間に貫通電流が流れ、消費電流が増大するという問題が発生する。そのため、特許文献2に開示された構造は、例えば、ESDの保護用トランジスタ等の、特殊な動作環境を想定したトランジスタのみにしか適用することができない。そして、特許文献2に開示の構造では、一般的な回路、すなわち論理回路、アナログ回路等での使用を想定したトランジスタには、適用することができない。
この発明の目的は、SOI基板、SOS基板、その他の絶縁層を有する半導体基板を用いたトランジスタにおいて、素子領域の面積を増大させることなく、寄生バイポーラ効果を抑制でき、更に、ゲートと電気的に絶縁されたボディコンタクトを有する半導体装置、及びその製造方法を提案することにある。
そこで、上述の目的の達成を図るため、この発明による半導体装置は、以下のような特徴を有している。
すなわち、この発明による半導体装置は、絶縁層と、この絶縁層の上側表面に設けられたSi層とを有する半導体基板を具えている。このSi層には、素子領域が設けられている。そして、この素子領域は、チャネル領域と、このチャネル領域を挟んで作り込まれた第1及び第2主電極領域とを包含している。また、Si層は、素子領域の外側であって、チャネル領域のチャネル幅方向の延長領域に、素子領域と隣接して設けられた第2素子領域を有している。第2素子領域は、チャネル領域に導入されているのと同じ導電型の不純物が導入されている。チャネル領域及び前記第2素子領域上には、ゲート酸化膜及びゲート電極を有するゲート電極部が形成されている。そして、これらチャネル領域、ゲート電極部、第1及び第2主電極領域によって、MOSFET(Metal−Oxide−Semiconductor Field Effect Transistor)が構成されている。第2素子領域には、チャネル領域と同じ導電型の不純物が高濃度で導入された高濃度ボディ領域が作り込まれている。更に、Si層及びゲート電極部の上側を覆うように層間絶縁膜が設けられている。そして、上述の高濃度ボディ領域上には、層間絶縁膜及びゲート電極部を貫通してボディコンタクトが形成されている。このボディコンタクトは、絶縁膜である壁面被覆膜を介してゲート電極と接続されていると同時に、Si層の高濃度ボディ領域と接続されている。
また、上述の半導体装置の製造方法は、以下の第1工程から第6工程までの各工程を含む。
すなわち、第1工程では、半導体基板を用意する。この半導体基板は、絶縁層と、この絶縁層の上側表面に設けられたSi層とを有する半導体基板であって、Si層に設けられた素子領域と、素子領域に作り込まれたチャネル領域と、素子領域に、チャネル領域を挟んで作り込まれた第1及び第2主電極領域と、素子領域の外側であってチャネル領域のチャネル幅方向の延長領域に、素子領域と隣接して設けられた第2素子領域であって、チャネル領域に導入されているのと同じ導電型の不純物が導入された当該第2素子領域と、チャネル領域及び第2素子領域上に設けられた、ゲート酸化膜及びゲート電極を有するゲート電極部とを含むMOSFETが形成されている。
第2工程では、Si層及びゲート電極部の上側を覆うように層間絶縁膜を形成する。
第3工程では、層間絶縁膜及びゲート電極に、第2素子領域の上側表面が露出する深さまで、ボディコンタクトホールを貫通形成する。
第4工程では、ボディコンタクトホールの内側に露出した、ゲート電極の側面を覆うように絶縁膜である壁面被覆膜を形成する。
第5工程では、ボディコンタクトホールの内側底面に露出した、第2素子領域の上側表面に、チャネル領域と同じ導電型の不純物を導入する。そして、しかる後、熱処理を行うことによって、高濃度ボディ領域を形成する。
第6工程では、ボディコンタクトホールの内側を埋め込むようにボディコンタクトを形成する。
この発明によれば、半導体装置は、チャネル領域に、このチャネル領域と同じ導電型の不純物領域である高濃度ボディ領域が作り込まれている。そして、この高濃度ボディ領域上に、層間絶縁膜及びゲート電極部を貫通して、チャネル領域に電位を与えるためのボディコンタクトが形成されている。従って、この発明による半導体装置では、ボディコンタクトがチャネル領域上に設けられた構造となっている。
また、この発明による半導体装置では、高濃度ボディ領域は、チャネル領域内であって、ボディコンタクトの下側のみに形成される。そのため、高濃度ボディ領域と第1及び第2主電極領域とは隣接していない。これによって、特許文献1に開示の半導体装置のように、トランジスタと高濃度ボディ領域とを電気的に分離するための、分離用ゲートを形成する必要がない。
従って、この発明による半導体装置は、特許文献1に開示された、チャネル領域、第1及び第2主電極領域の外側に高濃度ボディ領域、及びボディコンタクトを形成する半導体装置と比して、素子領域の面積を増大させることなく、チャネル領域に発生したホットキャリアを引き抜くことができ、寄生バイポーラ効果を抑制することができる。
また、この発明による半導体装置では、ボディコンタクトとゲート電極とは、壁面被覆膜を介して接している。従って、この発明による半導体装置は、ゲート電極とボディコンタクトとが、電気的に絶縁されている。そのため、この発明による半導体装置は、特許文献2に開示の半導体装置のように、MOSFETの動作時において、ゲートとチャネル領域とが同電位となることがない。従って、特許文献2に開示の半導体装置において問題となっていた、消費電流の増大等の問題が発生することはない。そのため、この発明による半導体装置の構造は、ESDの保護用トランジスタ等の、特殊な動作環境を想定したトランジスタのみに限定されることなく、一般的な回路、すなわち論理回路、アナログ回路等での使用を想定したトランジスタについても適用することができる。
以下、図面を参照して、この発明に係る半導体装置及びその製造方法について説明する。なお、各図は、この発明が理解できる程度に、各構成要素の形状、大きさ、及び配置関係を概略的に示してあるに過ぎない。従って、この発明の構成は、何ら図示の構成例にのみ限定されるものではない。
〈第1の実施の形態〉
第1の実施の形態では、絶縁層と、この絶縁層の上側表面に設けられたSi層とを有する半導体基板を用いた、MOSFETを有する半導体装置であって、チャネル領域(ボディ領域とも称する)上に、ホットキャリアを引き抜くためのボディコンタクトを具えた半導体装置を製造する方法について説明する。この製造方法は、第1工程から第6工程までを含んでいる。以下、第1工程から順に各工程につき説明する。
まず、第1工程では、図9に示すような半導体基板を用意する。
この第1工程において用意される半導体基板は、絶縁層と、この絶縁層の上側表面に設けられたSi層とを有する半導体基板であり、Si層に素子領域が設けられている。尚、この第1の実施の形態では、このような絶縁層と、この絶縁層の上側表面に設けられたSi層とを有する半導体基板として、SOI基板11を用いた場合を例に挙げて説明する。なお、SOI基板11のことを単に半導体基板11と称することもある。
このSOI基板11は、従来周知の方法を用いて形成される。すなわち、単結晶Si基板の表面から酸素イオンを導入し、その後、高温アニールを行う。この高温アニールにより、基板内部において、導入された酸素イオンと基板を構成するシリコンとが結合し、絶縁層として機能する酸化シリコン層が形成される。これにより、Si基板13、Si基板13の上側表面に設けられた絶縁層15、及び絶縁層15の上側表面に設けられたSi層17の三層からなるSOI基板11が得られる。ここで、この実施の形態では、Si基板13の上側表面に設けられた絶縁層15のことを、特にBOX層15とも称する。また、SOI基板11中のBOX層15の上側表面に設けられたSi層17のことを、特にSOI層17とも称する。
このSOI層17の上側表面には、素子分離領域21によって区画された素子領域19が設けられている。この素子分離領域21は、SOI基板11上の素子領域19を電気的に分離する目的で形成されており、LOCOS法、STI法等の従来周知の方法を用いて形成されている。そして、素子領域19は、チャネル領域23と第1及び第2主電極領域31a及び31bとを包含している。この第1及び第2主電極領域31a及び31bは、チャネル領域23の両側部に、このチャネル領域23を挟んで作り込まれており、ソース電極及びドレイン電極として用いられる。更に、チャネル領域23上には、ゲート酸化膜25及びゲート電極27を有するゲート電極部29が設けられている。このゲート電極部29の厚みは、好ましくは、例えば2000Å程度の値とする。そして、これらチャネル領域23と、ゲート電極部29と、第1及び第2主電極領域31a及び31bとによって、MOSFETが構成されている。
ここで、チャネル領域23は、第1導電型の不純物が導入されていることによって、形成されている。この第1導電型の不純物は、構成されたMOSFETがp型の場合には、n型の不純物、例えば、As(砒素)、P(リン)等である。また、第1導電型の不純物は、構成されたMOSFETがn型の場合には、p型の不純物、例えば、Ga(ガリウム)、In(インジウム)等である。
また、第1及び第2主電極領域31a及び31bは、第1導電型の不純物と逆の導電型を有する第2導電型の不純物が導入されていることによって、形成されている。すなわち、この第2導電型の不純物は、構成されたMOSFETがp型の場合には、p型の不純物、例えば、Ga(ガリウム)、In(インジウム)である。また、構成されたMOSFETがn型の場合には、n型の不純物、例えば、As(砒素)、P(リン)等である。
また、ゲート酸化膜25は、SOI層17に対して、例えば熱酸化を行うことによって形成されている。そして、このゲート酸化膜25上にPoly−Si(ポリシリコン)膜をCVD法等を用いて成膜し、ゲート電極27が形成されている。これらゲート酸化膜25及びゲート電極27を含むゲート電極部29は、チャネル領域23の上側全面を覆うように形成されている。
この第1の実施の形態では、上述のMOSFETが形成されたSOI基板11を用いて、ホットキャリアを引き抜くためのボディコンタクトを有する半導体装置を製造する。そこで、この実施の形態において、第1工程に続く各工程では、図9のI−I’線における断面の切り口に相当する端面図を用いて説明する。
図1(A)〜(C)は、この発明の第1の実施の形態を説明する工程図である。また、図2(A)及び(B)は、図1(C)に続く工程図である。これらの各図は、それぞれ、各製造段階で得られた構造体の断面の切り口で示してある。そして、これらの切り口は、図9に示すゲート電極部29を、ゲート幅方向に横切るI−I’線における断面の、矢印方向から見た切り口に相当する面である。また、図2(B)は、図7に示すII−II’線における断面の、矢印方向から見た端面図である。
上述の第1工程に続く、第2工程では、SOI層17及びゲート電極部29の上側を覆うように層間絶縁膜33を形成して図1(A)に示すような構造体を得る。
層間絶縁膜33は、例えば、シリコン酸化膜、シリコン窒化膜等であり、CVD法等の従来周知の技術を用いて形成される。この層間絶縁膜33の厚みは、SOI層17の上側表面から8000Å程度の値とするのが好ましい。
次に、第3工程では、層間絶縁膜33及びゲート電極部29に、ボディコンタクトホール35を貫通形成して図1(B)に示すような構造体を得る。
ボディコンタクトホール35は、公知のホトリソ技術及びRIE等のドライエッチング技術を用いて、層間絶縁膜33及びゲート電極部29を厚み方向に貫通させることによって形成される。このボディコンタクトホール35は、チャネル領域23の上側表面に達する深さで形成される。従って、ボディコンタクトホール35の内側底面では、チャネル領域23、すなわちSOI層17の上側表面が露出している。また、ボディコンタクトホール35の内側側面では、層間絶縁膜33及びゲート電極部29の側面が露出している。
また、このボディコンタクトホール35は、後の工程において、内側にボディコンタクトが形成される。このボディコンタクトは、チャネル領域23に発生するホットキャリアを引き抜くために形成される。そして、ホットキャリアを効率良く引き抜くことができるボディコンタクトを形成するために、好ましくは、2000〜4000Å程度の直径で、円形のボディコンタクトホール35を形成するのが好ましい。なお、この2000〜4000Åの値は、ボディコンタクトによるホットキャリアの引き抜きという効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。
次に、第4工程では、ボディコンタクトホール35の内側に露出した、ゲート電極27の側面を覆うように壁面被覆膜37を形成して図1(C)に示すような構造体を得る。
この壁面被覆膜37は、後の工程においてボディコンタクトホール35の内側に形成されるボディコンタクト、及びボディコンタクトホール35の内側側面に露出したゲート電極27間を、電気的に絶縁する目的で形成される。そのために、この実施の形態の第4工程では、壁面被覆膜37として、露出したゲート電極27の側面を含む、ボディコンタクトホール35の内側側面の全面を覆うように、サイドウォール状絶縁膜37aを形成する。
このサイドウォール状絶縁膜37aを形成するために、まず、例えばシリコン窒化膜、シリコン酸化膜等の絶縁膜を周知のCVD法等を用いて、ボディコンタクトホール35内に堆積する。そして、この堆積した絶縁膜の一部を、周知のエッチバックを用いて、除去する。これによって、除去されずに残存した絶縁膜の部分、すなわちボディコンタクトホール35の内側側面を覆う部分からサイドウォール状絶縁膜37aが形成される。このとき、ボディコンタクトホール35の内側側面を覆う部分以外の絶縁膜は、除去されるため、サイドウォール状絶縁膜37aが残存形成されていない領域のボディコンタクトホール35の内側底面では、チャネル領域23が露出している。
ここで、上述したボディコンタクト及びゲート電極27間の絶縁という効果を達成するために、サイドウォール状絶縁膜37aは、ボディコンタクトホール35の内側壁面に対して垂直方向に、100Å程度の厚さで形成するのが好ましい。このとき、ボディコンタクトホール35の直径は、2000〜4000Å程度であり、サイドウォール状絶縁膜37aの膜厚に対して20〜40倍に設定されているため、このサイドウォール状絶縁膜37aが、ボディコンタクトホール35を埋め込むことはない。なお、この100Åの値は、ボディコンタクト及びゲート電極27間の絶縁という効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。
次に、第5工程では、ボディコンタクトホール35の内側底面に露出した、チャネル領域23の上側表面に、このチャネル領域23と同じ導電型の不純物を導入する。そして、しかる後、熱処理を行うことによって、高濃度ボディ領域39を形成して図2(A)に示すような構造体を得る。
既に説明したように、チャネル領域23には、第1導電型の不純物が導入されている。そして、この第5工程では、まず、ボディコンタクトホール35の内側底面に露出した領域の、チャネル領域23に対して、第1導電型の不純物と同様の不純物を導入する。従って、この第5工程において導入される不純物は、半導体基板11に形成されたMOSFETがp型のMOSFET(以下、pMOSとも称する)である場合には、n型の不純物、例えば、As(砒素)、P(リン)等である。また、不純物は、半導体基板11に形成されたMOSFETがn型のMOSFET(以下、nMOSとも称する)である場合には、p型の不純物、例えば、Ga(ガリウム)、In(インジウム)等である。
この第5工程における不純物の導入は、周知のインプランテーション技術を用いて行われる。ここで、ボディコンタクトホール35の内側底面に露出したチャネル領域23のうち、サイドウォール状絶縁膜37aの下側の領域には、このサイドウォール状絶縁膜37aが導入されない。そして、この不純物が導入された領域は、チャネル領域23の他の領域部分と比して、不純物濃度の高い高濃度不純物領域となる。不純物を導入した後に、この導入された不純物を活性化させる目的で、周知のRTA技術等を用いて900℃の温度で熱処理を行う。これによって、不純物が導入されたチャネル領域23の露出箇所に、高濃度ボディ領域39が形成される。なお、この900℃の値は、不純物を活性化するという効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。
このように、不純物濃度の高い高濃度ボディ領域39を形成することによって、次の第6工程において、ボディコンタクトホール35の内側であって、高濃度ボディ領域39の上側に形成されるボディコンタクトと、この高濃度ボディ領域39が作り込まれたSOI層17との間の接触抵抗を低減することができる。ここで、ボディコンタクトとSOI層17との間の接触抵抗を低減するためには、チャネル領域23のボディコンタクトホール35内での露出面に対して、1E15cm−2の濃度で不純物を導入するのが好ましい。なお、この1E15cm−2の値は、ボディコンタクトとSOI層17との間の接触抵抗の低減という効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。
次に、第6工程では、ボディコンタクトホール35の内側を埋め込むようにボディコンタクト41を形成して図2(B)に示すような構造体を得る。ここで、図2(B)は、図7に示すII−II線における端面図である。なお、図7は、この第6工程において得られた構造体、すなわちこの第1の実施の形態によって得られた構造体を示す平面図であるが、実際には形成されている層間絶縁層33を省略して示している。
ボディコンタクト41は、例えば、W(タングステン)、不純物含有のPoly−Si(ポリシリコン)、その他を材料として、従来周知のCVD法等を用いて、ボディコンタクトホール35の内側を埋め込んで堆積される。このとき、ボディコンタクトホール35の外側、すなわち、層間絶縁膜33のボディコンタクトホール35周辺部、または、ボディコンタクトホール35の上側に過剰に堆積したボディコンタクト41の部分は、周知のエッチバック、またはCMP法を用いて除去される。そして、この除去によって、ボディコンタクト41の上側表面は、層間絶縁膜33の上側表面と同一面位置となる。
この第1の実施の形態によって製造された半導体装置によれば、この半導体装置は、チャネル領域23に、このチャネル領域23と同じ導電型の高濃度不純物領域である高濃度ボディ領域39が作り込まれている。そして、この高濃度ボディ領域39上に、高濃度ボディ領域39の上側表面が露出する深さで、層間絶縁膜33及びゲート電極部39を貫通してボディコンタクトホール35が開口されている。そして、このボディコンタクトホール35の内側に、チャネル領域23に電位を与えるためのボディコンタクト41が設けられている。従って、この第1の実施の形態による半導体装置では、ボディコンタクト41がチャネル領域23上に設けられた構造となっている。
また、第1の実施の形態による半導体装置では、高濃度ボディ領域39は、チャネル領域23内であって、ボディコンタクト41の下側のみに形成される。そのため、高濃度ボディ領域39と第1及び第2主電極領域31a及び31bとは隣接していない。これによって、特許文献1に開示の半導体装置のように、トランジスタと高濃度ボディ領域とを電気的に分離するための、分離用ゲートを形成する必要がない。
従って、この第1の実施の形態による半導体装置は、特許文献1に開示された、チャネル領域の外側に高濃度ボディ領域、及びボディコンタクトを形成する半導体装置と比して、素子領域19の面積を増大させることなく、チャネル領域23に発生したホットキャリアを引き抜くことができ、寄生バイポーラ効果を抑制することができる。
また、第1の実施の形態によれば、第4工程においてボディコンタクトホール35の内側に露出したゲート電極27の側面が、サイドウォール状絶縁膜37aによって覆われる。従って、第1の実施の形態によって製造された半導体装置は、ゲート電極27と、ボディコンタクトホール35の内側を埋め込むように形成されたボディコンタクト41とが、電気的に絶縁されている。そのため、第1の実施の形態による半導体装置は、特許文献2に開示の半導体装置のように、MOSFETの動作時において、ゲートとチャネル領域とが同電位となることがない。従って、特許文献2に開示の半導体装置において問題となっていた、消費電流の増大等の問題が発生することはない。そのため、この第1の実施の形態による半導体装置の構造は、ESDの保護用トランジスタ等の、特殊な動作環境を想定したトランジスタのみに限定されることなく、一般的な回路、すなわち論理回路、アナログ回路等での使用を想定したトランジスタについても適用することができる。
また、この第1の実施の形態では、第5工程において、不純物濃度の高い高濃度ボディ領域39を形成する。この第1の実施の形態では、この第5工程前において、例えばシリサイド層のように、耐熱性の低い構成要素を形成していない。このような耐熱性の低いシリサイド層は、高濃度ボディ領域39形成の際に伴う900℃程度の高温の熱処理によって破壊されてしまう。従って、第5工程前に、シリサイド層の形成工程が存在する場合には、高濃度ボディ領域39の形成を行うことができない。しかし、この第1の実施の形態では、例えばシリサイド層のような、耐熱性の低い構成要素を形成する工程が存在しない。そのため、高温の熱処理を伴う工程を行うことが可能となり、ボディコンタクト41及びSOI層17間の接触抵抗を低減するための、高濃度ボディ領域39を形成することが可能である。
〈第1の変形例〉
図3(A)及び(B)は、第1の変形例を説明する工程図であり、これらの各図は、それぞれ、各製造段階で得られた構造体の断面の切り口で示してある。
第1の変形例では、上述の第1の実施の形態における壁面被覆膜37として、ボディコンタクトホール35の内側に露出したゲート電極27の側面部に、熱酸化膜37bを形成する半導体装置の製造方法について説明する。なお、この第1の変形例による半導体装置の製造方法が第1の実施の形態による半導体装置の製造方法と構成上相違するのは、第4工程において、壁面被覆膜37としてサイドウォール状絶縁膜37aの代わりに熱酸化膜37bを形成する点である。その他の構成要素及び作用効果は、同様であるので、共通する構成要素については、同一の符号を付し、それらの重複する説明を省略する。
まず、第1の実施の形態と同様に、上述の第1工程〜第3工程を行う。
次に、第4工程では、ボディコンタクトホール35の内側に露出したゲート電極27の側面部を、熱酸化することによって、熱酸化膜37bを形成して図3(A)に示すような構造体を得る。
この熱酸化膜37bは、第1の実施の形態において説明したサイドウォール状絶縁膜37aと同様に、ボディコンタクトホール35の内側に形成されるボディコンタクト、及びボディコンタクトホール35の内側側面に露出したゲート電極27間を、電気的に絶縁する目的で形成される。
熱酸化膜37bは、従来周知の熱酸化技術を用いて形成される。ここで、熱酸化膜37bは、ボディコンタクト及びゲート電極27間の絶縁という効果を達成するために、ボディコンタクトホール35の内側壁面に対して垂直方向に、100Å程度の厚さで形成するのが好ましい。なお、この100Åの値は、ボディコンタクト及びゲート電極27間の絶縁という効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。
この第1の変形例では、100Å程度の厚さで熱酸化膜37bを形成するために、好ましくは、ゲート電極27に対して、酸化雰囲気中において700〜800℃程度の熱処理、すなわち熱酸化を行うのが良い。これによって、ボディコンタクトホール35の内側側面に露出したゲート電極27の側面部は、この側面からボディコンタクトホール35の内側壁面に対して垂直方向に、100Å程度の厚さまで熱酸化され、この熱酸化されたゲート電極27の部分が熱酸化膜37bとなる。
次に、第4工程に続く工程として、上述の第1の実施の形態と同様の第5工程及び第6工程を行い図3(B)に示すような構造体を得る。
この第1の変形例によって形成された半導体装置は、第4工程において形成される壁面被覆膜37、すなわち熱酸化膜37bが、ゲート電極27の側面部を一部熱酸化することによって形成される。従って、第1の実施の形態において形成される壁面被覆膜37、すなわちサイドウォール状絶縁膜37aのように、ボディコンタクトホール35の内側には、壁面被覆膜37が堆積していない。そのため、第1の変形例による半導体装置では、ボディコンタクトホール35の内側底面に露出したチャネル領域23の上側表面、すなわち高濃度ボディ領域39の面積が、壁面被覆膜37を堆積形成することによって縮小しない。これによって、高濃度ボディ領域39の上側表面と、この上側表面に形成されるボディコンタクト41との接触面積が、第1の実施の形態と比して大きく確保できる。そのため、この第1の変形例では、高濃度ボディ領域39とボディコンタクト41との接触面積の縮小によって、これら高濃度ボディ領域39及びボディコンタクト41間の接触抵抗が増大する恐れを低減することができる。このように、接触抵抗の増大が防止されているため、ボディコンタクト41を用いて、効率よく高濃度ボディ領域39からホットキャリアの引き抜きを行うことができる。
〈第2の実施の形態〉
第2の実施の形態では、絶縁層と、この絶縁層の上側表面に設けられたSi層とを有する半導体基板を用いた、MOSFETを有する半導体装置であって、チャネル領域(ボディ領域とも称する)上に、ホットキャリアを引き抜くためのボディコンタクトを具えており、更に、ゲート電極の上側にシリサイド層を具えた半導体装置を製造する方法について説明する。この製造方法は、第1工程から第7工程までを含んでいる。以下、第1工程から順に各工程につき説明する。
ここで、この第2の実施の形態による半導体装置の製造方法が第1の実施の形態による半導体装置の製造方法と構成上相違するのは、高濃度ボディ領域の代わりに第1シリサイド層、及びゲート電極の上側に第2シリサイド層を形成する点である。その他の構成要素及び作用効果は、同様であるので、共通する構成要素については、同一の符号を付し、それらの重複する説明を省略する。
また、この第2の実施の形態の第1工程において用意する半導体基板は、上述の第1の実施の形態の第1工程おいて用意する半導体基板と同様である。従って、これらについては、共通である図を参照し、その説明を省略する。そして、第1の実施の形態と同様に、半導体基板として、図9に示すSOI基板11を用いた場合を例に挙げて説明する。なお、SOI基板11のことを単に半導体基板11と称することもある。また、第1の実施の形態と同様に、この実施の形態では、Si基板13の上側表面に設けられた絶縁層15のことを、特にBOX層15とも称する。また、SOI基板11中のBOX層15の上側表面に設けられたSi層17のことを、特にSOI層17とも称する。
図4(A)〜(C)は、この発明の第2の実施の形態を説明する工程図である。また、図5(A)〜(C)は、図4(C)に続く工程図である。これらの各図は、それぞれ、各製造段階で得られた構造体の断面の切り口で示してある。そして、これらの切り口は、図9に示すゲート電極部29を、ゲート幅方向に横切るI−I’線における断面の、矢印方向から見た切り口に相当する面である。また、図4(C)は、図7に示すII−II’線における断面の、矢印方向から見た端面図に相当する図である。
まず、上述の第1の実施の形態と同様の第1工程を行い、図9に示す半導体基板11を用意する。
次に、第2工程では、ゲート電極部29に、チャネル領域23の上側表面が露出する深さまで、円形の前駆ボディコンタクトホール43を貫通形成して図4(A)に示すような構造体を得る。
前駆ボディコンタクトホール43は、公知のホトリソ技術及びRIE等のドライエッチング技術を用いて、ゲート電極部29を厚み方向に貫通させることによって形成される。この前駆ボディコンタクトホール43は、チャネル領域23の上側表面に達する深さで形成される。従って、前駆ボディコンタクトホール43の内側底面では、チャネル領域23の上側表面が露出している。また、前駆ボディコンタクトホール43の内側側面では、ゲート電極部29の側面が露出している。
また、前駆ボディコンタクトホール43は、後の工程において、半導体基板11の上側全面に層間絶縁膜が形成される際に、内側がこの層間絶縁膜によって埋め込まれる。そして、その後に、前駆ボディコンタクトホールの内側、及びこの前駆ボディコンタクトホールの上側に存在する層間絶縁膜の部分が除去されることによって、層間絶縁膜及びゲート電極部29を貫通する円形のボディコンタクトホールとなる。このボディコンタクトホールは、上述した第1の実施の形態と同様に、内側にボディコンタクトが形成される。このボディコンタクトは、チャネル領域23に発生するホットキャリアを引き抜くために形成される。そして、ホットキャリアを効率良く引き抜くことができるボディコンタクトを形成するために、2000〜4000Å程度の範囲内の直径で前駆ボディコンタクトホール43を形成するのが好ましい。なお、この2000〜4000Åの範囲内の値は、ボディコンタクトによるホットキャリアの引き抜きという効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。
次に、第3工程では、前駆ボディコンタクトホール43の内側に露出した、ゲート電極27の側面を覆うように壁面被覆膜45を形成して図4(B)に示すような構造体を得る。
この壁面被覆膜45は、後の工程においてボディコンタクトホールの内側に形成されるボディコンタクト、及びボディコンタクトホールの内側側面に露出したゲート電極27間を、電気的に絶縁する目的で形成される。そのために、この実施の形態の第3工程では、壁面被覆膜45として、上述した第1の実施の形態と同様に、露出したゲート電極27の側面を含む、前駆ボディコンタクトホール43の内側側面の全面、すなわちゲート電極部29の側面を覆うように、サイドウォール状絶縁膜45aを形成する。
このサイドウォール状絶縁膜45aを形成するために、まず、例えばシリコン窒化膜、シリコン酸化膜等の絶縁膜を周知のCDV法等を用いて、前駆ボディコンタクトホール43内に堆積する。そして、この堆積した絶縁膜の一部を、周知のエッチバックを用いて、除去する。これによって、除去されずに残存した絶縁膜の部分、すなわち前駆ボディコンタクトホール43の内側側面を覆う部分からサイドウォール状絶縁膜45aが形成される。このとき、前駆ボディコンタクトホール43の内側側面を覆う部分以外の絶縁膜は、除去されるため、サイドウォール状絶縁膜45aが残存形成されていない領域の前駆ボディコンタクトホール43の内側底面では、チャネル領域23が露出している。
ここで、上述したボディコンタクト及びゲート電極27間の絶縁という効果を達成するために、サイドウォール状絶縁膜45aは、ボディコンタクトホール35の内側壁面に対して垂直方向に、100Å程度の厚さで形成するのが好ましい。このとき、前駆ボディコンタクトホール43の直径は、2000〜4000Å程度であり、サイドウォール状絶縁膜45aの膜厚に対して20〜40倍に設定されているため、このサイドウォール状絶縁膜45aが、前駆ボディコンタクトホール43を埋め込むことはない。なお、この100Åの値は、ボディコンタクト及びゲート電極27間の絶縁という効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。
次に、第4工程では、ゲート電極27の上側全面、及び前駆ボディコンタクトホール43の内側底面に露出したチャネル領域23の上側表面をサリサイド化することによって、ゲート電極の上側全面に第2シリサイド層49、及び前駆ボディコンタクトホール43の内側底面に露出したチャネル領域23の上側表面に第1シリサイド層47を、それぞれ形成して図4(C)に示すような構造体を得る。
第1シリサイド層47は、後の工程において、ボディコンタクトホールの内側、すなわちこの第1シリサイド層47の上側に形成されるボディコンタクトと、この第1シリサイド層47が形成されているSOI層17との接触抵抗を低減させる目的で形成される。
また、第2シリサイド層49は、ゲート電極27の寄生抵抗を低減させる目的で形成される。
これら第1シリサイド層及び第2シリサイド層を形成するために、まず、ゲート電極29の上側表面、すなわちゲート電極27の上側表面にサリサイド化する金属を堆積する。このとき、ゲート電極部29には、前駆ボディコンタクトホール43が貫通形成されているため、前駆ボディコンタクトホール43が形成されている領域では、この前駆ボディコンタクトホール43の内側底面、すなわちこの内側底面に露出したチャネル領域23の上側表面にも、金属が堆積する。ここで、堆積する金属は、周知のサリサイド化技術において、通常用いられるTi(チタン)、Co(コバルト)、Ni(ニッケル)、その他の中から、設計に応じた好適な金属を用いればよい。そして、ゲート電極27の上側表面、及びチャネル領域23の露出面にサリサイド化する金属を堆積した後、熱処理を行うことによって、これらゲート電極27の上側表面に第2シリサイド層49、及びチャネル領域23の露出面に、第1シリサイド層47がそれぞれ形成される。このとき、上述したSOI層17とボディコンタクトとの間の接触抵抗の低減、及びゲート電極27の寄生抵抗の低減という効果を達成するために、第1シリサイド層47及び第2シリサイド層49は、100〜200Å程度の範囲内の層厚で形成されるのが好ましい。なお、この100〜200Åの値は、SOI層17とボディコンタクトとの間の接触抵抗の低減、及びゲート電極27の寄生抵抗の低減という効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。
次に、第5工程では、SOI層17及び第2シリサイド層49の上側を覆うように層間絶縁膜33を形成して図5(A)に示すような構造体を得る。
層間絶縁膜33は、上述した第1の実施の形態と同様に、CVD法等の従来周知の技術を用いて形成される。このとき、層間絶縁膜33は、前駆ボディコンタクトホール43の内側にも埋め込まれて形成される。
また、層間絶縁膜33は、例えば、シリコン酸化膜、シリコン窒化膜等を材料として形成される。ただし、この層間絶縁膜33は、上述の第3工程において形成したサイドウォール状絶縁膜45aとは、異なる材料を用いて形成される。すなわち、例えばサイドウォール状絶縁膜45aの材料としてシリコン窒化膜を用いた場合には、層間絶縁膜33は、例えばシリコン酸化膜を材料として形成される。これは、以下の理由からである。すなわち、次の第6工程において、ボディコンタクトホールを開口する際に、前駆ボディコンタクトホール43の内側、及びこの前駆ボディコンタクトホール43の上側に存在する層間絶縁膜33の部分を除去する。このとき、前駆ボディコンタクトホール43の内側に存在するサイドウォール状絶縁膜45aが残存するように、層間絶縁膜33に対してエッチングを行う必要がある。そのため、サイドウォール状絶縁膜45aと層間絶縁膜33とを、異なる材料を用いて形成し、かつ好適なエッチャントを用いることによって、選択的に層間絶縁膜33のみに対してエッチングを行うことができる。
次に、第6工程では、前駆ボディコンタクトホール43の内側、及びこの前駆ボディコンタクトホール43の上側に存在する層間絶縁膜33の部分を除去することによって、第1シリサイド層47の上側表面が露出する深さのボディコンタクトホール35を貫通形成して図5(B)に示すような構造体を得る。
ボディコンタクトホール35は、公知のホトリソエッチング技術を用いて、前駆ボディコンタクトホール43の直上となる領域から、層間絶縁膜33を厚み方向に貫通させることによって形成される。これによって、前駆ボディコンタクトホール43の内側、及びこの前駆ボディコンタクトホール43の上側に存在する層間絶縁膜33の部分は、除去される。このボディコンタクトホール35は、前駆ボディコンタクトホール43の内側底面、すなわち第1シリサイド層47の上側表面に達する深さで形成される。従って、ボディコンタクトホール35の内側底面では、第1シリサイド層47の上側表面が露出している。
また、この第6工程における層間絶縁層33の部分的除去は、前駆ボディコンタクトホール43の内側に存在するサイドウォール状絶縁膜45aが、残存するように行われる。そのために、層間絶縁層33及びサイドウォール状絶縁膜45aの材料に応じた、好適なエッチャントを用いてエッチングを行うのが好ましい。ここで、既に説明したように、層間絶縁層33とサイドウォール状絶縁膜45aとは、異なる材料を用いて形成されている。そして、例えば、層間絶縁層33の材料としてシリコン酸化膜、また、サイドウォール状絶縁膜45aの材料としてシリコン窒化膜を、それぞれ用いた場合には、C(八フッ化シクロブタン)、Ar(アルゴン)、及びO(酸素)の混合ガスをエッチングガスとして用いることによって、選択的にシリコン酸化膜、すなわち層間絶縁層33のみをエッチングすることができる。このように、サイドウォール状絶縁膜45aは、除去されずに残存されるため、ボディコンタクトホール35の内側側面では、ゲート電極部29の側面は、第3工程において形成されたサイドウォール状絶縁膜45aによって覆われている。
次に、第7工程では、ボディコンタクトホール35の内側を埋め込むようにボディコンタクト41を形成して図5(C)に示すような構造体を得る。ここで、図5(C)は、図7に示すII−II’線における断面の、矢印方向から見た端面図に相当する図である。なお、図7は、この第7工程において得られた構造体を示す平面図であるが、実際には形成されている層間絶縁層33及び第2シリサイド層49を省略して示している。また、図7に37a(37)の符号で示したサイドウォール状絶縁膜は、この第2の実施の形態における、サイドウォール状絶縁膜45aに対応する構成要素である。
ボディコンタクト41は、第1の実施の形態と同様に、例えば、W(タングステン)、不純物含有のPoly−Si(ポリシリコン)、その他を材料として、従来周知のCVD法等を用いて、ボディコンタクトホール35の内側を埋め込んで堆積される。このとき、ボディコンタクトホール35の外側、すなわち、層間絶縁膜33のボディコンタクトホール35周辺部、または、ボディコンタクトホール35の上側に過剰に堆積したボディコンタクト41の部分は、周知のエッチバック、またはCMP法を用いて除去される。そして、この除去によって、ボディコンタクト41の上側表面は、層間絶縁膜33の上側表面と同一面位置となる。
第2の実施の形態によって製造された半導体装置は、絶縁層15と、この絶縁層15の上側表面に設けられたSi層17とを有する半導体基板11を具えている。このSi層17には、素子領域19が設けられている。そして、この素子領域19は、チャネル領域23と、このチャネル領域23を挟んで作り込まれた第1及び第2主電極領域31a及び31bと、を包含している。チャネル領域23には、ゲート酸化膜25及びゲート電極27を有するゲート電極部29が設けられている。そして、これらチャネル領域23、ゲート電極部29、第1及び第2主電極領域31a及び31bによって、MOSFETが構成されている。ここで、チャネル領域23には、第1シリサイド層47が作り込まれている。また、ゲート電極27の上側全面には、第2シリサイド層49が設けられている。更に、Si層17及びゲート電極部29の上側を覆うように層間絶縁膜33が設けられている。そして、上述の第1シリサイド層47上には、層間絶縁膜33、第2シリサイド層49、及びゲート電極部29を貫通してボディコンタクト41が形成されている。このボディコンタクト41は、壁面被覆膜45を介してゲート電極27と接続されていると同時に、Si層17に形成された第1シリサイド層47と接続されている。
この第2の実施の形態によって製造された半導体装置は、上述の第1の実施の形態による半導体装置の構成に加えて、ゲート電極27の上側全面に第2シリサイド層49が設けられている。そして、第2の実施の形態による半導体装置は、この第2シリサイド層49によって、ゲート電極部29における寄生抵抗が低減される。また、ボディコンタクト41は、高濃度ボディ領域ではなく、チャネル領域23に作り込まれた第1シリサイド層47において、SOI層17と接している。このように、ボディコンタクト41とSOI層17との接触部をシリサイド層とすることによって、ボディコンタクト41とSOI層17との間の接触抵抗が低減される。そのため、高濃度ボディ領域を形成しなくても、第1シリサイド層47が形成されたSOI層17と、ボディコンタクト41との間の接触抵抗の低減という効果を得ることができる。従って、第1シリサイド層47を形成することで、ボディコンタクト41によって、チャネル領域23に発生したホットキャリアを引き抜くという効果を、確実に達成することができる。
従って、この第2の実施の形態による半導体装置では、第1の実施の形態による半導体装置の効果に加えて、ゲート電極部29における寄生抵抗、及びボディコンタクト41とSOI層17との間の接触抵抗の低減という効果を達成することができる。
また、第2の実施の形態では、層間絶縁膜33を形成する前に、第2工程において、ゲート電極部29を貫通する前駆ボディコンタクトホール43を形成する。これによって、ゲート電極27の上側表面と、前駆ボディコンタクトホール43の内側底面に、チャネル領域23の上側表面とを、同時に露出させることができる。そのため、第2の実施の形態では、第4工程において、第1シリサイド層47及び第2シリサイド層49を形成することができる。
ここで、シリサイド層は、耐熱性が低く、通常700℃程度の温度で破壊されてしまうことが知られている。しかし、既に説明したように、第2の実施の形態では、第1シリサイド層47を形成することによって、第1の実施の形態における高濃度ボディ領域と同様の効果を達成することができるため、高濃度ボディ領域を形成する必要がない。そのため、第2の実施の形態による半導体装置の製造方法では、第1シリサイド層47及び第2シリサイド層49を形成する第4工程の後に、900℃程度の熱処理を伴う高濃度ボディ領域を形成する工程が存在しない。従って、第2の実施の形態では、第1シリサイド層47及び第2シリサイド層49は、高濃度ボディ領域の形成に伴う高温に晒されることがない。そのため、第2の実施の形態による半導体装置の製造方法は、第1の実施の形態とはことなり、第1シリサイド層47及び第2シリサイド層49を形成することができる。
〈第2の変形例〉
図6(A)及び(B)は、第2の変形例を説明する工程図であり、これらの各図は、それぞれ、各製造段階で得られた構造体の断面の切り口で示してある。
第2の変形例では、上述の第1の変形例と同様に、第2の実施の形態における壁面被覆膜45として、ボディコンタクトホール35の内側に露出したゲート電極27の側面部に、熱酸化膜45bを形成する半導体装置の製造方法について説明する。なお、この第2の変形例による半導体装置の製造方法が第2の実施の形態による半導体装置の製造方法と構成上相違するのは、第3工程において、壁面被覆膜45としてサイドウォール状絶縁膜45aの代わりに熱酸化膜45bを形成する点である。その他の構成要素及び作用効果は、同様であるので、共通する構成要素については、同一の符号を付し、それらの重複する説明を省略する。
第2の実施の形態と同様に、上述の第1工程及び第2工程を行う。
次に、第3工程では、前駆ボディコンタクトホール43の内側に露出したゲート電極27の側面部を、熱酸化することによって、熱酸化膜45bを形成して図6(A)に示すような構造体を得る。
この熱酸化膜45bは、第2の実施の形態において説明したサイドウォール状絶縁膜45aと同様に、ボディコンタクトホールの内側に形成されるボディコンタクト、及びボディコンタクトホールの内側側面に露出したゲート電極27間を、電気的に絶縁する目的で形成される。
熱酸化膜45bは、上述の第1の変形例と同様に、従来周知の熱酸化技術を用いて形成される。ここで、熱酸化膜45bは、ボディコンタクト及びゲート電極27間の絶縁という効果を達成するために、前駆ボディコンタクトホール43の内側壁面に対して垂直方向に、100Å程度の厚さで形成するのが好ましい。なお、この100Åの値は、ボディコンタクト及びゲート電極27間の絶縁という効果を達成し得る範囲内の値であるが、このような効果が得られるならば、この値の近傍の値であってもよく、何らこの数値に限定されるものではない。
この第2の変形例では、100Å程度の厚さで熱酸化膜45bを形成するために、好ましくは、ゲート電極27に対して、酸化雰囲気中において700〜800℃程度の熱処理、すなわち熱酸化を行うのが良い。これによって、前駆ボディコンタクトホール43の内側側面に露出したゲート電極27の側面部は、この側面から前駆ボディコンタクトホール43の内側壁面に対して垂直方向に、100Å程度の厚さまで熱酸化され、この熱酸化されたゲート電極27の部分が熱酸化膜45bとなる。
次に、第3工程に続く工程として、上述の第2の実施の形態と同様の第4工程〜第7工程を行い図6(B)に示すような構造体を得る。
この第2の変形例によって形成された半導体装置は、第3工程において形成される壁面被覆膜45、すなわち熱酸化膜45bが、ゲート電極27の側面部を一部熱酸化することによって形成される。従って、第2の実施の形態において形成される壁面被覆膜45、すなわちサイドウォール状絶縁膜45aのように、ボディコンタクトホール35の内側には、壁面被覆膜45が堆積していない。そのため、第2の変形例による半導体装置では、ボディコンタクトホール35の内側底面に露出したチャネル領域23の上側表面、すなわち第1シリサイド層47の面積が、壁面被覆膜45を堆積形成することによって縮小しない。これによって、第1シリサイド層47の上側表面と、この上側表面に形成されるボディコンタクト41との接触面積が、第2の実施の形態と比して大きく確保できる。そのため、この第2の変形例では、第1シリサイド層47とボディコンタクト41との接触面積の縮小によって、これら第1シリサイド層47及びボディコンタクト41間の接触抵抗が増大する恐れを低減することができる。このように、接触抵抗の増大が防止されているため、ボディコンタクト41を用いて、効率よく第1シリサイド層47からホットキャリアの引き抜きを行うことができる。
〈第3の実施の形態〉
第3の実施の形態では、上述の第1の実施の形態、及び第2の実施の形態において説明した半導体装置であって、素子領域の更なる縮小化を図るために、ボディコンタクトが第2素子領域19a上に形成された半導体装置について説明する。
ここで、この第3の実施の形態による半導体装置が、第1の実施の形態、及び第2の実施の形態によって製造された半導体装置と構成上相違するのは、素子領域と隣接して設けられた第2素子領域19a上にボディコンタクト41が設けられる点である。その他の構成要素及び作用効果は、同様であるので、共通する構成要素については、同一の符号を付し、それらの重複する説明を省略する。
また、この第3の実施の形態において用いる半導体基板は、上述の第1の実施の形態、及び第2の実施の形態と同様に、SOI基板11を用いた場合を例に挙げて説明する。なお、SOI基板11のことを単に半導体基板11と称することもある。また、第1の実施の形態、及び第2の実施の形態と同様に、この実施の形態では、Si基板13の上側表面に設けられた絶縁層15のことを、特にBOX層15とも称する。また、SOI基板11中のBOX層15の上側表面に設けられたSi層17のことを、特にSOI層17とも称する。
図8(A)は、第3の実施の形態による半導体装置を説明する平面図である。この図8(A)では、上述の第1の実施の形態に、この第3の実施の形態を適用した場合を例に挙げて示している。そこで、ここでは、第1の実施の形態による半導体装置に、この第3の実施の形態を適用した場合について説明する。なお、この図8(A)では、実際には形成されている層間絶縁層を省略して示している。
この第3の実施の形態における半導体装置は、素子領域19の外側であって、チャネル領域23のチャネル幅方向の延長領域に、素子領域19と隣接して設けられた第2素子領域19aを具えている。そして、これらチャネル領域23と第2素子領域19aとは、電気的に接続されている。
この第2素子領域19aは、半導体基板のSOI層17に素子分離領域21が形成される際に、素子領域19と同時に形成される。すなわち、SOI層17の上側表面に、周知のホトリソ技術を用いて、凸型にマスクを形成する。しかる後、LOCOS法、STI法等の従来周知の方法を用いて素子分離領域21を形成する。このとき、マスクによって覆われた凸型の領域には、素子分離領域21が形成されない。そして、この素子分離領域21が形成されない凸型の領域のつば部は、素子領域19となる。また、この凸型の領域の残部、すなわち突出部は、第2素子領域19aとなる。
この第2素子領域19aには、チャネル領域23と同じ導電型の不純物、すなわち第1導電型の不純物が導入されている。更に、この第2素子領域19aには、第1の実施の形態において説明した高濃度ボディ領域39が作り込まれている。
また、この実施の形態による半導体装置には、チャネル領域23及び第2素子領域19aを覆うように、ゲート酸化膜25とゲート電極27とを含むゲート電極部29が設けられている。そして、チャネル領域23の両側部には、このチャネル領域23を挟んで作り込まれた、ソース電極及びドレイン電極として用いられる、第1及び第2主電極領域31a及び31bが設けられている。
また、素子領域19及び第2素子領域19aを含むSOI層17の上側は、層間絶縁膜によって覆われている。
そして、上述した第2素子領域19aに作り込まれた高濃度ボディ領域39の上側には、層間絶縁膜33及びゲート電極部29を貫通してボディコンタクト41が形成されている。このボディコンタクト41は、壁面被覆膜37としてのサイドウォール状絶縁膜37aを介してゲート電極27と接続されていると同時に、SOI層17の高濃度ボディ領域39と接続されている。このサイドウォール状絶縁膜37aによって、ゲート電極27及びボディコンタクト41間は、電気的に絶縁されている。
ここで、これら高濃度ボディ領域39、サイドウォール状絶縁膜37a、及びボディコンタクト41は、上述の第1の実施の形態において説明した方法を用いて形成される。
この第3の実施の形態による半導体装置は、チャネル領域23のチャネル幅方向の延長領域に、素子領域19と隣接して設けられた第2素子領域19aであって、チャネル領域23に導入されているのと同様の第1導電型の不純物が導入された第2素子領域19aを有している。そして、この第2素子領域19aにおいて、上述の第1の実施の形態、または第2の実施の形態を用いてボディコンタクト41を形成する。従って、この第3の実施の形態による半導体装置では、チャネル領域23、第1及び第2主電極領域31a及び31b、及びゲート電極29を含むMOSFETが形成された素子領域19内に、ボディコンタクト41を形成するための領域を確保する必要がない。そのため、上述の第1の実施の形態による半導体装置と比して、より素子領域19の面積を縮小することができる。
また、この第3の実施の形態は、当然のことながら、上述の第1の変形例、第2の実施の形態、及び第2の変形例についても適用することができる。第2の実施の形態による半導体装置に対して適用した場合には、第3の実施の形態による半導体装置は、高濃度ボディ領域39の代わりに第1シリサイド層47を具え、かつ、ゲート電極27の上側に第2シリサイド層49を具えた構造となる。また、第1の変形例、及び第2の変形例による半導体装置に対して適用した場合には、第3の実施の形態による半導体装置は、壁面被覆膜37として、サイドウォール状絶縁膜37aの代わりに、熱酸化膜37bを具えた構造となる。
〈第4の実施の形態〉
第4の実施の形態では、上述の第1の実施の形態、及び第2の実施の形態において説明した半導体装置であって、複数のボディコンタクトを具えた半導体装置の構造について説明する。
ここで、この第4の実施の形態による半導体装置が、第1の実施の形態、及び第2の実施の形態によって製造された半導体装置と構成上相違するのは、複数のボディコンタクトが、互いに離間して、かつチャネル幅方向に配列して設けられる点である。その他の構成要素及び作用効果は、同様であるので、共通する構成要素については、同一の符号を付し、それらの重複する説明を省略する。
また、この第4の実施の形態において用いる半導体基板は、上述の第1の実施の形態、及び第2の実施の形態と同様に、SOI基板11を用いた場合を例に挙げて説明する。なお、SOI基板11のことを単に半導体基板11と称することもある。また、第1の実施の形態、第2の実施の形態、及び第3の実施の形態と同様に、この実施の形態では、Si基板13の上側表面に設けられた絶縁層15のことを、特にBOX層15とも称する。また、SOI基板11中のBOX層15の上側表面に設けられたSi層17のことを、特にSOI層17とも称する。
図8(B)は、第4の実施の形態による半導体装置を説明する平面図である。この図8(B)では、上述の第1の実施の形態に、この第4の実施の形態を適用した場合を例に挙げて示している。そこで、ここでは、第1の実施の形態による半導体装置に、この第4の実施の形態を適用した場合について説明する。なお、この図8(B)では、実際には形成されている層間絶縁層を省略して示している。
第4の実施の形態による半導体装置は、上述の第1の実施の形態において説明した高濃度ボディ領域39が、複数作り込まれている。これら複数の高濃度ボディ領域39は、チャネル領域23中に、互いに離間し、かつチャネル幅方向に配列して作り込まれている。
そして、これら複数の高濃度ボディ領域39上には、層間絶縁膜33及びゲート電極部29を貫通してボディコンタクト41が形成されている。このボディコンタクト41は、壁面被覆膜37としてのサイドウォール状絶縁膜37aを介してゲート電極27と接続されていると同時に、SOI層17の高濃度ボディ領域39と接続されている。このサイドウォール状絶縁膜37aによって、ゲート電極27及びボディコンタクト41間は、電気的に絶縁されている。
互いに離間し、かつチャネル幅方向に配列した複数の高濃度ボディ領域39を形成するためには、上述の第1の実施の形態で説明した、第3工程において、互いに離間し、かつゲート幅方向に配列させてボディコンタクトホール35を貫通形成すればよい。そして、このように、複数のボディコンタクトホール35を形成した後、上述の第1の実施の形態の第4工程以降の工程を行うことによって、複数の高濃度ボディ領域39上に、それぞれボディコンタクトホール35、サイドウォール状絶縁膜37a、及びボディコンタクト41が形成される。
この第4の実施の形態は、例えば、チャネル幅の大きいMOSFETを有する半導体装置において用いられる。チャネル幅が大きくなると、チャネル領域23内に発生するホットキャリアの量が相対的に大きくなる。また、チャネル幅が大きくなると、チャネル領域23の面積についても拡大する。これらの理由から、チャネル幅の大きいMOSFETでは、ホットキャリアを引き抜くために、一つのボディコンタクト41を用いるのみでは、引き抜きの効率が悪く、また、引き抜きが不十分となる。
しかし、この第4の実施の形態による半導体装置は、チャネル領域23中に、互いに離間し、かつチャネル幅方向に配列して複数の高濃度ボディ領域39が設けられている。そして、これら複数の高濃度ボディ領域39の上側には、互いに離間し、かつゲート幅方向に配列された複数のボディコンタクト41が設けられている。
このように、この第4の実施の形態では、上述の第1の実施の形態において説明した半導体装置において、ボディコンタクト41を、複数設けることによって、チャネル幅の大きいMOSFETにおいても、効率良くかつ確実にホットキャリアを引き抜くことが可能となる。
また、この第4の実施の形態における複数のボディコンタクト41は、全てチャネル領域23上に設けられた構造となっている。従って、特許文献1に開示された、チャネル領域、第1及び第2主電極領域の外側に高濃度ボディ領域、及びボディコンタクトを形成する半導体装置のように、素子領域の面積を増大させることはない。そのため、第4の実施の形態による半導体装置は、チャネル幅の大きいMOSFETを有する半導体装置においても、素子領域の面積を増大させることなく、チャネル領域23に発生したホットキャリアを、効率良くかつ確実に引き抜くことができる。
また、この第4の実施の形態は、当然のことながら、上述の第1の変形例、第2の実施の形態、及び第2の変形例についても適用することができる。第2の実施の形態による半導体装置に対して適用した場合には、第4の実施の形態による半導体装置は、高濃度ボディ領域39の代わりに第1シリサイド層47を具え、かつ、ゲート電極27の上側に第2シリサイド層49を具えた構造となる。また、第1の変形例、及び第2の変形例による半導体装置に対して適用した場合には、第4の実施の形態による半導体装置は、壁面被覆膜37として、サイドウォール状絶縁膜37aの代わりに、熱酸化膜37bを具えた構造となる。
(A)〜(C)は、この発明の第1の実施の形態を説明する工程図である。 (A)及び(B)は、この発明の第1の実施の形態を説明する工程図であり、図1(C)に続く工程図である。 (A)及び(B)は、この発明の第1の変形例を説明する図である。 (A)〜(C)は、この発明の第2の実施の形態を説明する工程図である。 (A)〜(C)は、この発明の第2の実施の形態を説明する工程図であり、図4(C)に続く工程図である。 (A)及び(B)は、この発明の第2の変形例を説明する図である。 この発明の第1の実施の形態及び第2の実施の形態で得られた構造体を説明する平面図である。 (A)は、この発明の第3の実施の形態を説明する平面図である。(B)は、この発明の第4の実施の形態を説明する平面図である。 この発明の第1の実施の形態及び第2の実施の形態で用いる半導体基板を説明する斜視図である。
符号の説明
11:SOI基板(半導体基板)
13:Si基板
15:BOX層(絶縁層)
17:SOI層(Si層)
19:素子領域
19a:第2素子領域
21:素子分離領域
23:チャネル領域
25:ゲート酸化膜
27:ゲート電極
29:ゲート電極部
31a、31b:第1及び第2主電極領域
33:層間絶縁膜
35:ボディコンタクトホール
37、45:壁面被覆膜
37a、45a:サイドウォール状絶縁膜
37b、45b:熱酸化膜
39:高濃度ボディ領域
41:ボディコンタクト
43:前駆ボディコンタクトホール
47:第1シリサイド層
49:第2シリサイド層

Claims (12)

  1. 絶縁層上に設けられるとともに、チャネル領域と、該チャネル領域を挟む第1及び第2主電極領域と、該チャネル領域並びに該第1及び第2主電極領域を包含する素子領域と、該素子領域の外側であって、前記チャネル領域のチャネル幅方向の延長領域に、前記素子領域と隣接して設けられた第2素子領域であって、前記チャネル領域に導入されているのと同じ導電型の不純物が導入された当該第2素子領域と、該第2素子領域内に作り込まれた、前記チャネル領域に導入されているのと同じ導電型の不純物が高濃度で導入された高濃度ボディ領域とを有するSi層を具えた半導体基板と、
    前記チャネル領域及び前記第2素子領域上に設けられた、ゲート酸化膜及びゲート電極を有するゲート電極部と、
    前記Si層及び前記ゲート電極部上に形成された層間絶縁膜と、
    前記層間絶縁膜及び前記ゲート電極部を貫通して設けられるとともに、絶縁膜である壁面被覆膜を介して前記ゲート電極部と接続され、かつ、前記Si層の前記高濃度ボディ領域と接続されたボディコンタクトと
    を具えることを特徴とする半導体装置。
  2. 請求項に記載の半導体装置において、
    前記壁面被覆膜が、前記ゲート電極の側面の全面を覆うように形成された、サイドウォール状絶縁膜である
    ことを特徴とする半導体装置。
  3. 請求項に記載の半導体装置において、
    前記壁面被覆膜が、前記ゲート電極の側面部に形成された熱酸化膜である
    ことを特徴とする半導体装置。
  4. 絶縁層上に設けられるとともに、チャネル領域と、該チャネル領域を挟む第1及び第2主電極領域と、該チャネル領域並びに該第1及び第2主電極領域を包含する素子領域と、該素子領域の外側であって、前記チャネル領域のチャネル幅方向の延長領域に、前記素子領域と隣接して設けられた第2素子領域と、該第2素子領域内に作り込まれた第1シリサイド層とを有するSi層を具えた半導体基板と、
    前記チャネル領域及び前記第2素子領域上に設けられた、ゲート酸化膜及びゲート電極を有するゲート電極部と、
    前記ゲート電極の上側全面に設けられた第2シリサイド層と、
    前記Si層及び前記第2シリサイド層上に形成された層間絶縁膜と、
    該層間絶縁膜、前記第2シリサイド層、及び前記ゲート電極部を貫通して設けられるとともに、絶縁膜である壁面被覆膜を介して前記ゲート電極部と接続され、かつ、前記Si層の前記第1シリサイド層と接続されたボディコンタクトと
    を具えることを特徴とする半導体装置。
  5. 請求項に記載の半導体装置において、
    前記壁面被覆膜が、前記ゲート電極の側面の全面を覆うように形成された、サイドウォール状絶縁膜である
    ことを特徴とする半導体装置。
  6. 請求項に記載の半導体装置において、
    前記壁面被覆膜が、前記ゲート電極の側面部に形成された熱酸化膜である
    ことを特徴とする半導体装置。
  7. 絶縁層と、該絶縁層の上側表面に設けられたSi層とを有する半導体基板であって、
    前記Si層に設けられた素子領域と、
    該素子領域に作り込まれたチャネル領域と、
    前記素子領域に、前記チャネル領域を挟んで作り込まれた第1及び第2主電極領域と
    前記素子領域の外側であって前記チャネル領域のチャネル幅方向の延長領域に、前記素子領域と隣接して設けられた第2素子領域であって、前記チャネル領域に導入されているのと同じ導電型の不純物が導入された当該第2素子領域と、
    前記チャネル領域及び前記第2素子領域上に設けられた、ゲート酸化膜及びゲート電極を有するゲート電極部と
    を含むMOSFETが形成された当該半導体基板を用意する第1工程と、
    前記Si層及び前記ゲート電極部の上側を覆うように層間絶縁膜を形成する第2工程と、
    該層間絶縁膜及び前記ゲート電極部に、前記第2素子領域の上側表面が露出する深さまで、ボディコンタクトホールを貫通形成する第3工程と、
    該ボディコンタクトホールの内側に露出した、前記ゲート電極の側面を覆うように絶縁膜である壁面被覆膜を形成する第4工程と、
    前記ボディコンタクトホールの内側底面に露出した前記第2素子領域の上側表面に、前記チャネル領域と同じ導電型の不純物を導入し、しかる後、熱処理を行うことによって、高濃度ボディ領域を形成する第5工程と、
    前記ボディコンタクトホールの内側を埋め込むようにボディコンタクトを形成する第6工程と
    を含むことを特徴とする半導体装置の製造方法。
  8. 請求項に記載の半導体装置の製造方法において、
    前記第4工程において、前記壁面被覆膜として、前記ボディコンタクトホールの内側側面の全面を覆うように、サイドウォール状絶縁膜を形成する
    ことを特徴とする半導体装置の製造方法。
  9. 請求項に記載の半導体装置の製造方法において、
    前記第4工程において、前記壁面被覆膜として、前記ボディコンタクトホールの内側に露出した前記ゲート電極の側面部を、熱酸化することによって、熱酸化膜を形成する
    ことを特徴とする半導体装置の製造方法。
  10. 絶縁層と、該絶縁層の上側表面に設けられたSi層とを有する半導体基板であって、
    前記Si層に設けられた素子領域と、
    該素子領域に作り込まれたチャネル領域と、
    前記素子領域に、前記チャネル領域を挟んで作り込まれた第1及び第2主電極領域と
    前記素子領域の外側であって前記チャネル領域のチャネル幅方向の延長領域に、前記素子領域と隣接して設けられた第2素子領域であって、前記チャネル領域に導入されているのと同じ導電型の不純物が導入された当該第2素子領域と、
    前記チャネル領域及び前記第2素子領域上に設けられた、ゲート酸化膜及びゲート電極を有するゲート電極部と
    を含むMOSFETが形成された当該半導体基板を用意する第1工程と、
    前記ゲート電極部に、前記第2素子領域の上側表面が露出する深さまで、前駆ボディコンタクトホールを貫通形成する第2工程と、
    該前駆ボディコンタクトホールの内側に露出した、前記ゲート電極の側面を覆うように絶縁膜である壁面被覆膜を形成する第3工程と、
    前記ゲート電極の上側全面、及び前記前駆ボディコンタクトホールの内側底面に露出した前記第2素子領域の上側表面をサリサイド化することによって、前記ゲート電極の上側全面に第2シリサイド層、及び前記前駆ボディコンタクトホールの内側底面に露出した前記第2素子領域の上側表面に第1シリサイド層を、それぞれ形成する第4工程と、
    前記Si層及び前記第2シリサイド層の上側を覆うように層間絶縁膜を形成する第5工程と、
    前記前駆ボディコンタクトホールの内側、及び該前駆ボディコンタクトホールの上側に存在する前記層間絶縁膜の部分を除去することによって、前記第1シリサイド層の上側表面が露出する深さのボディコンタクトホールを貫通形成する第6工程と、
    該ボディコンタクトホールの内側を埋め込むようにボディコンタクトを形成する第7工程と
    を含むことを特徴とする半導体装置の製造方法。
  11. 請求項10に記載の半導体装置の製造方法において、
    前記第3工程において、前記壁面被覆膜として、前記ボディコンタクトホールの内側側面の全面を覆うように、サイドウォール状絶縁膜を形成する
    ことを特徴とする半導体装置の製造方法。
  12. 請求項10に記載の半導体装置の製造方法において、
    前記第3工程において、前記壁面被覆膜として、前記ボディコンタクトホールの内側に露出した前記ゲート電極の側面部を、熱酸化することによって、熱酸化膜を形成する
    ことを特徴とする半導体装置の製造方法。
JP2006156191A 2006-06-05 2006-06-05 半導体装置 Expired - Fee Related JP4989921B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006156191A JP4989921B2 (ja) 2006-06-05 2006-06-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006156191A JP4989921B2 (ja) 2006-06-05 2006-06-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2007324530A JP2007324530A (ja) 2007-12-13
JP4989921B2 true JP4989921B2 (ja) 2012-08-01

Family

ID=38857022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006156191A Expired - Fee Related JP4989921B2 (ja) 2006-06-05 2006-06-05 半導体装置

Country Status (1)

Country Link
JP (1) JP4989921B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009144094A (ja) 2007-12-17 2009-07-02 Seiko Epson Corp 光学材料の製造方法および製造装置
JP7464554B2 (ja) 2021-03-12 2024-04-09 株式会社東芝 高周波トランジスタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2903892B2 (ja) * 1992-09-07 1999-06-14 日本電気株式会社 電界効果トランジスタの製造方法
JP2004289177A (ja) * 1993-07-05 2004-10-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5405795A (en) * 1994-06-29 1995-04-11 International Business Machines Corporation Method of forming a SOI transistor having a self-aligned body contact
JPH11233785A (ja) * 1998-02-17 1999-08-27 Oki Electric Ind Co Ltd Soimosfetおよびその製造方法
US6320225B1 (en) * 1999-07-13 2001-11-20 International Business Machines Corporation SOI CMOS body contact through gate, self-aligned to source- drain diffusions
JP2004079748A (ja) * 2002-08-16 2004-03-11 Sony Corp 絶縁ゲート電界効果トランジスタの製造方法、および、当該トランジスタ
US7163851B2 (en) * 2002-08-26 2007-01-16 International Business Machines Corporation Concurrent Fin-FET and thick-body device fabrication
KR100543004B1 (ko) * 2003-09-18 2006-01-20 삼성에스디아이 주식회사 평판표시장치

Also Published As

Publication number Publication date
JP2007324530A (ja) 2007-12-13

Similar Documents

Publication Publication Date Title
US20230282647A1 (en) Method of manufacturing semiconductor device
US6642581B2 (en) Semiconductor device comprising buried channel region
JP5091397B2 (ja) 半導体装置
JP5107680B2 (ja) 半導体装置
JP2005005633A (ja) 半導体装置及びその製造方法
JPH1131788A (ja) Cmosトランジスタを含む半導体装置の製造方法および半導体装置
US9385051B2 (en) Method for the formation of a FinFET device having partially dielectric isolated fin structure
US8680617B2 (en) Split level shallow trench isolation for area efficient body contacts in SOI MOSFETS
JP2001110911A (ja) Soi構造を有する半導体素子及びその製造方法
JP5137378B2 (ja) 半導体装置及びその製造方法
JP5360735B2 (ja) 半導体装置
JP2011222769A (ja) 半導体装置
JP2010103242A (ja) 半導体装置の製造方法および半導体装置
JP4713415B2 (ja) 半導体素子
JP2007317796A (ja) 半導体装置および半導体装置の製造方法
US20090162980A1 (en) Method of manufacturing semiconductor device
JP4989921B2 (ja) 半導体装置
JP2008071957A (ja) 半導体装置及びその製造方法
JP2008263114A (ja) 半導体装置の製造方法および半導体装置
JP2006228950A (ja) 半導体装置およびその製造方法
JP2004128123A (ja) 半導体装置およびその製造方法
JP2007287913A (ja) 電界効果型トランジスタ及びその製造方法
JP4887662B2 (ja) 半導体装置およびその製造方法
JP2011044494A (ja) 半導体装置およびその製造方法
JP2009170523A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080919

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081210

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120501

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees