JP2009170523A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009170523A
JP2009170523A JP2008004606A JP2008004606A JP2009170523A JP 2009170523 A JP2009170523 A JP 2009170523A JP 2008004606 A JP2008004606 A JP 2008004606A JP 2008004606 A JP2008004606 A JP 2008004606A JP 2009170523 A JP2009170523 A JP 2009170523A
Authority
JP
Japan
Prior art keywords
gate electrode
semiconductor layer
film
insulating film
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008004606A
Other languages
English (en)
Inventor
Isamu Nishimura
勇 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2008004606A priority Critical patent/JP2009170523A/ja
Priority to US12/318,861 priority patent/US7994585B2/en
Publication of JP2009170523A publication Critical patent/JP2009170523A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】製造工程数の大幅な増加を招くことなく、Ｐ型および／またはＮ型のＭＯＳＦＥＴのチャネル領域に適した応力を加えることができる、半導体装置およびその製造方法を提供することである。
【解決手段】半導体層２の表層部には、素子分離部６が形成されている。ＰＭＯＳＦＥＴ形成領域５における半導体層２の表面上には、ゲート絶縁膜１０、ゲート電極１１およびこれらの周囲を取り囲むサイドウォール１２が形成され、ＮＭＯＳＦＥＴ形成領域４における半導体層２の表面上には、ゲート絶縁膜１８、ゲート電極１９およびこれらの周囲を取り囲むサイドウォール２０が形成されている。サイドウォール１２は、半導体層２の表面に接する基部１３と、基部１３上に形成され、基部１３の周縁よりも側方に張り出した本体部１４とを含んでいる。
【選択図】図１

Description

この発明は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）を備える半導体装置およびその製造方法に関する。
従来から、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が形成された半導体基板上に、いわゆる高ストレス窒化膜を形成し、ＭＯＳＦＥＴのチャネル領域に応力を加えることにより、ＭＯＳＦＥＴのオン電流の増大を図った構造が知られている。
ＮＭＯＳＦＥＴ（ＮチャネルＭＯＳＦＥＴ）とＰＭＯＳＦＥＴ（ＰチャネルＭＯＳＦＥＴ）とでは、オン電流の増大のためにチャネル領域に加えるべき応力の種類が異なる。すなわち、ＮＭＯＳＦＥＴでは、チャネル領域に引張り応力を加え、チャネル領域における電子の移動度を向上させることにより、オン電流の増大を図ることができる。一方、ＰＭＯＳＦＥＴでは、チャネル領域に圧縮応力を加え、チャネル領域における正孔の移動度を向上させることにより、オン電流の増大を図ることができる。
特開２００６−１９３２７号公報
ＣＭＯＳを含む集積回路が搭載されるチップにおいて、チャネル領域に引張り応力を付与するための高ストレス窒化膜（以下「引張り応力膜」という。）が半導体基板上に形成されると、ＮＭＯＳＦＥＴのチャネル領域に引張り応力を加えることができ、ＮＭＯＳＦＥＴのオン電流を増大させることができる。しかしながら、その反面、ＰＭＯＳＦＥＴのチャネル領域にも引張り応力が加わるため、ＰＭＯＳＦＥＴのチャネル領域での正孔の移動度が減少し、ＰＭＯＳＦＥＴのオン電流が低減してしまう。これとは逆に、チャネル領域に圧縮応力を付与するための高ストレス窒化膜（以下「圧縮応力膜」という。）が半導体基板上に形成されると、ＰＭＯＳＦＥＴのチャネル領域に圧縮応力を加えることができ、ＰＭＯＳＦＥＴのオン電流を増大させることができるが、その反面、ＮＭＯＳＦＥＴのチャネル領域にも圧縮応力が加わるため、ＮＭＯＳＦＥＴのオン電流が低減してしまう。
そこで、半導体基板上にＮＭＯＳＦＥＴおよびＰＭＯＳＦＥＴが混載される場合に、たとえば、引張り応力膜を半導体基板上に形成した後、ＰＭＯＳＦＥＴが形成されている領域から引張り応力膜を選択的に除去することにより、ＰＭＯＳＦＥＴのオン電流の低減を防止しつつ、ＮＭＯＳＦＥＴのオン電流の増大を図ることが考えられる。また、圧縮応力膜を半導体基板上に形成した後、ＮＭＯＳＦＥＴが形成されている領域から圧縮応力膜を選択的に除去することにより、ＮＭＯＳＦＥＴのオン電流の低減を防止しつつ、ＰＭＯＳＦＥＴのオン電流の増大を図ることが考えられる。
高ストレス窒化膜は、半導体基板上（高ストレス窒化膜上）に積層される層間絶縁膜にコンタクトホールを形成するためのエッチング工程において、エッチングストッパ膜として利用される。したがって、高ストレス窒化膜を選択的に除去した場合、その除去した領域には、新たにエッチングストッパ膜としての低ストレス窒化膜を選択的に形成しなければならない。この低ストレス窒化膜の選択的な形成は、たとえば、半導体基板上の全域に低ストレス窒化膜を形成した後、フォトリソグラフィ技術およびエッチング技術により、引張り応力膜または圧縮応力膜が残存している領域から低ストレス窒化膜を選択的に除去することにより達成される。ところが、このような高ストレス窒化膜の選択的な除去および低ストレス膜の選択的な形成は、製造工程数の大幅な増加を招く。
そこで、本発明の目的は、製造工程数の大幅な増加を招くことなく、Ｐ型および／またはＮ型のＭＯＳＦＥＴのチャネル領域に適した応力を加えることができる、半導体装置およびその製造方法を提供することである。
前記の目的を達成するための請求項１記載の発明は、半導体層と、前記半導体層の表層部に形成され、前記半導体層において、第１導電型のＭＯＳＦＥＴを形成するための第１素子形成領域と第２導電型のＭＯＳＦＥＴを形成するための第２素子形成領域とを分離する素子分離部と、前記第１素子形成領域における前記半導体層の表面上に選択的に形成される第１ゲート絶縁膜と、前記第１ゲート絶縁膜上に形成される第１ゲート電極と、前記第１ゲート絶縁膜および前記第１ゲート電極の周囲に形成される第１サイドウォールと、前記第２素子形成領域における前記半導体層の表面上に選択的に形成される第２ゲート絶縁膜と、前記第２ゲート絶縁膜上に形成される第２ゲート電極と、前記第２ゲート絶縁膜および前記第２ゲート電極の周囲に形成される第２サイドウォールとを備え、前記第１サイドウォールは、前記半導体層の表面に接する基部と、前記基部上に形成され、前記基部の周縁よりも側方に張り出した本体部とを含む、半導体装置である。
この構成によれば、半導体層の表層部には、第１導電型のＭＯＳＦＥＴを形成するための第１素子形成領域と第２導電型のＭＯＳＦＥＴを形成するための第２素子形成領域とを分離する素子分離部が形成されている。第１素子形成領域における半導体層の表面上には、第１ゲート絶縁膜が選択的に形成されている。第１ゲート絶縁膜上には、第１ゲート電極が形成されている。第１ゲート絶縁膜および第１ゲート電極の周囲には、第１サイドウォールが形成されている。第２素子形成領域における半導体層の表面上には、第２ゲート絶縁膜が選択的に形成されている。第２ゲート絶縁膜上には、第２ゲート電極が形成されている。第２ゲート絶縁膜および第２ゲート電極の周囲には、第２サイドウォールが形成されている。第１サイドウォールは、半導体層の表面に接する基部と、基部上に形成され、基部の周縁よりも側方に張り出した本体部とを含んでいる。
第１サイドウォールにおける本体部が、第１サイドウォールにおける基部よりも側方に張り出して形成されていることにより、半導体層、第１ゲート電極および第２ゲート電極上に、第２導電型のＭＯＳＦＥＴのオン電流を増加させる方向の応力が蓄積された高ストレス窒化膜が形成されても、その高ストレス窒化膜は、第１サイドウォールにおける基部と対向する部分で分断されるか、または、当該部分で薄膜となる。したがって、半導体層の表層部における第１ゲート絶縁膜と対向するチャネル領域に、第１導電型のＭＯＳＦＥＴのオン電流を低減させる方向の大きな応力を加えることなく、半導体層の表層部における第２ゲート絶縁膜と対向するチャネル領域に、第２導電型のＭＯＳＦＥＴのオン電流を増加させる方向の十分な応力を加えることができる。そのため、第１素子形成領域から高ストレス窒化膜を選択的に除去したり、この除去後の第１素子形成領域に低ストレス窒化膜を選択的に形成したりすることなく、第２導電型のＭＯＳＦＥＴのチャネル領域のみに適した応力を加えることができる。その結果、製造工程数の大幅な増加を招くことなく、第２導電型のＭＯＳＦＥＴのチャネル領域のみに適した応力を加えることができる。
請求項２に記載の発明は、前記第１導電型は、Ｐ型であり、前記第２導電型は、Ｎ型であり、前記半導体層の表層部における前記第２ゲート絶縁膜と対向するチャネル領域には、引張り応力が加えられている、請求項１に記載の半導体装置である。
この構成によれば、第１導電型は、Ｐ型であり、第２導電型は、Ｎ型である。半導体層の表層部における第２ゲート絶縁膜と対向するチャネル領域には、引張り応力が加えられている。すなわち、ＮＭＯＳＦＥＴのチャネル領域に、引張り応力が加えられている。これにより、ＮＭＯＳＦＥＴのオン電流を増加させることができる。
また、請求項３に記載のように、請求項１または２に記載の半導体装置は、前記半導体層、前記第１ゲート電極および前記第２ゲート電極上に、前記半導体層の表層部における前記第２ゲート絶縁膜と対向するチャネル領域に引張り応力を加えるための引張り応力膜を備えていてもよい。
請求項４に記載の発明は、前記第１導電型は、Ｎ型であり、前記第２導電型は、Ｐ型であり、前記半導体層の表層部における前記第２ゲート絶縁膜と対向するチャネル領域には、圧縮応力が加えられている、請求項１に記載の半導体装置である。
この構成によれば、第１導電型は、Ｎ型であり、第２導電型は、Ｐ型である。半導体層の表層部における第２ゲート絶縁膜と対向するチャネル領域には、圧縮応力が加えられている。すなわち、ＰＭＯＳＦＥＴのチャネル領域に、圧縮応力が加えられている。これにより、ＰＭＯＳＦＥＴのオン電流を増加させることができる。
また、請求項５に記載のように、請求項４に記載の半導体装置において、前記半導体層の表層部における前記第１ゲート絶縁膜と対向するチャネル領域に、引張り応力が加えられていてもよい。すなわち、ＰＭＯＳＦＥＴのチャネル領域に圧縮応力が加えられるとともに、ＮＭＯＳＦＥＴのチャネル領域に引張り応力が加えられていてもよい。この場合、ＰＭＯＳＦＥＴのオン電流を増加させることができながら、ＮＭＯＳＦＥＴのオン電流を増加させることができる。
また、請求項６に記載のように、請求項４または５に記載の半導体装置は、前記半導体層、前記第１ゲート電極および前記第２ゲート電極上に、前記半導体層の表層部における前記第１ゲート絶縁膜と対向するチャネル領域に圧縮応力を加えるための圧縮応力膜を備えていてもよい。
請求項７に記載の発明は、ＰＭＯＳＦＥＴとＮＭＯＳＦＥＴとを備える半導体装置の製造方法において、前記ＰＭＯＳＦＥＴを形成すべき第１素子形成領域において、半導体層の表面上に、第１ゲート絶縁膜および当該第１ゲート絶縁膜に積層される第１ゲート電極を形成する工程と、前記ＮＭＯＳＦＥＴを形成すべき第２素子形成領域において、前記半導体層の表面上に、第２ゲート絶縁膜および当該第２ゲート絶縁膜上に積層される第２ゲート電極を形成する工程と、前記半導体層、前記第１ゲート電極および前記第２ゲート電極上に、酸化膜を形成する工程と、前記酸化膜上に窒化膜を形成する工程と、前記酸化膜および前記窒化膜をエッチバックすることにより、前記第１ゲート絶縁膜および前記第１ゲート電極の周囲に、前記酸化膜からなる基部と前記窒化膜からなる本体部とを備える第１サイドウォールを形成するとともに、前記第２ゲート絶縁膜および前記第２ゲート電極の周囲に、前記酸化膜からなる基部と前記窒化膜からなる本体部とを備える第２サイドウォールを形成する工程と、前記第１サイドウォールの前記基部をエッチングすることにより、前記第１サイドウォールを前記本体部の周縁が前記第１サイドウォールの前記基部の周縁よりも側方に張り出した形状に形成する工程と、前記半導体層、前記第１ゲート電極および前記第２ゲート電極上に、前記半導体層の表層部における前記第２ゲート絶縁膜と対向するチャネル領域に引張り応力を加えるための引張り応力膜を形成する工程とを含む、半導体装置の製造方法である。
第１サイドウォールの基部がエッチングされることにより、第１サイドウォールの本体部の周縁が第１サイドウォールの基部よりも側方に張り出した形状にされた後、半導体層、第１ゲート電極および第２ゲート電極上に、半導体層の表層部における第２ゲート絶縁膜と対向するチャネル領域に引張り応力を加えるための引張り応力膜が形成される。これにより、引張り応力膜は、第１サイドウォールにおける基部と対向する部分で分断されるか、または、当該部分で薄膜となる。よって、半導体層の表層部における第１ゲート絶縁膜と対向するチャネル領域に、ＰＭＯＳＦＥＴのオン電流を低減させる方向の大きな引張り応力を加えることなく、半導体層の表層部における第２ゲート絶縁膜と対向するチャネル領域に、ＮＭＯＳＦＥＴのオン電流を増加させる方向の十分な引張り応力を加えることができる。その結果、製造工程数の大幅な増加を招くことなく、ＮＭＯＳＦＥＴのチャネル領域のみに引張り応力を加えることができる、半導体装置を得ることができる。
また、請求項８に記載のように、前記引張り応力膜を形成する工程の後、熱処理を行う工程をさらに含んでいてもよい。
引張り応力膜を形成する工程の後、熱処理を行うことにより、半導体層の表層部における第２ゲート絶縁膜と対向するチャネル領域に、引張り応力を記憶（メモライズ）させることができる。ＮＭＯＳＦＥＴのチャネル領域に引張り応力を記憶させることにより、その後に引張り応力膜を除去しても、ＮＭＯＳＦＥＴのチャネル領域に引張り応力が加わったままの状態を維持することができる。
請求項９に記載の発明は、ＮＭＯＳＦＥＴとＰＭＯＳＦＥＴとを備える半導体装置の製造方法において、前記ＮＭＯＳＦＥＴを形成すべき第１素子形成領域において、半導体層の表面上に、第１ゲート絶縁膜および当該第１ゲート絶縁膜上に積層される第１ゲート電極を形成する工程と、前記ＰＭＯＳＦＥＴを形成すべき第１素子形成領域において、前記半導体層の表面上に、第２ゲート絶縁膜および当該第２ゲート絶縁膜上に積層される第２ゲート電極を形成する工程と、前記半導体層、前記第１ゲート電極および前記第２ゲート電極上に、酸化膜を形成する工程と、前記酸化膜上に窒化膜を形成する工程と、前記酸化膜および前記窒化膜をエッチバックすることにより、前記第１ゲート絶縁膜および前記第１ゲート電極の周囲に、前記酸化膜からなる基部と前記窒化膜からなる本体部とを備える第１サイドウォールを形成するとともに、前記第２ゲート絶縁膜および前記第２ゲート電極の周囲に、前記酸化膜からなる基部と前記窒化膜からなる本体部とを備える第２サイドウォールを形成する工程と、前記第１サイドウォールの前記基部をエッチングすることにより、前記第１サイドウォールを前記本体部の周縁が前記第１サイドウォールの前記基部の周縁よりも側方に張り出した形状に形成する工程と、前記半導体層、前記第１ゲート電極および前記第２ゲート電極上に、前記半導体層の表層部における前記第２ゲート絶縁膜と対向するチャネル領域に圧縮応力を加えるための圧縮応力膜を形成する工程とを含む、半導体装置の製造方法である。
第１サイドウォールの基部がエッチングされることにより、第１サイドウォールの本体部の周縁が第１サイドウォールの基部よりも側方に張り出した形状にされた後、半導体層、第１ゲート電極および第２ゲート電極上に、半導体層の表層部における第２ゲート絶縁膜と対向するチャネル領域に圧縮応力を加えるための圧縮応力膜が形成される。これにより、圧縮応力膜は、第１サイドウォールにおける基部と対向する部分で分断されるか、または、当該部分で薄膜となる。その結果、半導体層の表層部における第１ゲート絶縁膜と対向するチャネル領域に、ＮＭＯＳＦＥＴのオン電流を低減させる方向の大きな圧縮応力を加えることなく、半導体層の表層部における第２ゲート絶縁膜と対向するチャネル領域に、ＰＭＯＳＦＥＴのオン電流を増加させる方向の十分な圧縮応力を加えることができる。その結果、製造工程数の大幅な増加を招くことなく、ＰＭＯＳＦＥＴのチャネル領域のみに圧縮応力を加えることができる、半導体装置を得ることができる。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１の実施形態に係る半導体装置の構造を示す図解的な断面図である。
半導体装置１は、プレーナ型のＮＭＯＳＦＥＴ３０およびＰＭＯＳＦＥＴ３１からなるＣＭＯＳを有している。
半導体装置１において、図示しない半導体基板上には、Ｐ-型の半導体層２が積層されている。
半導体層２の表層部には、素子分離部６が形成されている。素子分離部６は、ＮＭＯＳＦＥＴ３０が形成されるＮＭＯＳＦＥＴ形成領域４およびＰＭＯＳＦＥＴ３１が形成されるＰＭＯＳＦＥＴ形成領域５を矩形状に取り囲んでいる。そして、素子分離部６は、半導体層２の表面から比較的浅く掘り下がった溝（たとえば、深さ０．２〜０．５μｍのシャロートレンチ）に、ＳｉＯ2（酸化シリコン）などの絶縁体を埋設した構造を有している。この素子分離部６によって、ＮＭＯＳＦＥＴ形成領域４とＰＭＯＳＦＥＴ形成領域５とは、絶縁分離されている。
ＰＭＯＳＦＥＴ形成領域５には、半導体層２の表層部に、Ｎ型ウェル３３が形成されている。このＮ型ウェル３３の表層部（ＰＭＯＳＦＥＴ形成領域５における半導体層２の表層部）には、チャネル領域７を挟んで、Ｐ+型のソース領域８およびドレイン領域９が形成されている。
チャネル領域７上には、ＳｉＯ2からなる第１ゲート絶縁膜としてのゲート絶縁膜１０が形成されている。ゲート絶縁膜１０上には、ポリシリコンからなる第１ゲート電極としてのゲート電極１１が形成されている。ゲート電極１１の周囲には、第１サイドウォールとしてのサイドウォール１２が形成されており、このサイドウォール１２によって、ゲート絶縁膜１０およびゲート電極１１の側面が取り囲まれている。サイドウォール１２は、ＳｉＯ2からなる基部１３と、ＳｉＮ（窒化シリコン）からなる本体部１４とを備えている。基部１３は、たとえば、５〜１０ｎｍの膜厚を有し、半導体層２、ゲート絶縁膜１０およびゲート電極１１に接する断面Ｌ字状に形成されている。本体部１４は、基部１３上に形成され、断面略三角形状を有し、ゲート電極１１の側面全域に対向している。本体部１４の周縁は、基部１３の周縁よりも側方に張り出して形成されている。
ＮＭＯＳＦＥＴ形成領域４には、半導体層２の表層部に、Ｐ型ウェル３２が形成されている。このＰ型ウェル３２の表層部（ＮＭＯＳＦＥＴ形成領域４における半導体層２の表層部）には、チャネル領域１５を挟んで、Ｎ+型のソース領域１６およびドレイン領域１７が形成されている。
チャネル領域１５上には、ＳｉＯ2からなる第２ゲート絶縁膜としてのゲート絶縁膜１８が形成されている。ゲート絶縁膜１８上には、ポリシリコンからなる第２ゲート電極としてのゲート電極１９が形成されている。ゲート電極１９の周囲には、第２サイドウォールとしてのサイドウォール２０が形成されており、このサイドウォール２０によって、ゲート絶縁膜１８およびゲート電極１９の側面が取り囲まれている。サイドウォール２０は、ＳｉＯ2からなる基部２１と、ＳｉＮからなる本体部２２とを備えている。基部２１は、たとえば、５〜１０ｎｍの膜厚を有し、半導体層２、ゲート絶縁膜１８およびゲート電極１９に接する断面Ｌ字状に形成されている。本体部２２は、基部２１上に形成され、断面略三角形状を有し、ゲート電極１９の側面全域に対向している。本体部２２の周縁と基部２１の周縁とは、ほぼ面一をなしている。
ソース領域８，１６、ドレイン領域９，１７、ゲート電極１１およびゲート電極１９の表層部には、それぞれ電気接続のためのＣｏシリサイド２３が形成されている。
半導体層２、ゲート電極１１およびゲート電極１９上には、ＳｉＮからなり、その外側から内側へ向かう方向の引張り応力が蓄積された引張り応力膜２４が形成されている。ＮＭＯＳＦＥＴ形成領域４では、引張り応力膜２４は、半導体層２、ゲート電極１９およびサイドウォール２０上を連続的に被覆している。また、ＰＭＯＳＦＥＴ形成領域では、引張り応力膜２４は、半導体層２、ゲート電極１１およびサイドウォール１２上を被覆している。しかし、サイドウォール１２における本体部１４の周縁が、基部１３よりも側方に張り出して形成されていることにより、引張り応力膜２４は、サイドウォール１２における基部１３と対向する部分で分断されるか、または、当該部分で薄くなっている。
引張り応力膜２４上には、ＳｉＯ2からなる層間絶縁膜２５が形成されている。
このように、ＰＭＯＳＦＥＴ３１のサイドウォール１２における基部１３は、引張り応力膜２４により被覆されないか、被覆される場合であっても十分には被覆されない。したがって、引張り応力膜２４により、ＰＭＯＳＦＥＴ３１のチャネル領域７に、ＰＭＯＳＦＥＴ３１のオン電流を低減させる方向の大きな引張り応力を加えることなく、ＮＭＯＳＦＥＴ３０のチャネル領域１５に、ＮＭＯＳＦＥＴ３０のオン電流を増加させる方向の十分な引張り応力を加えることができる。そのため、ＰＭＯＳＦＥＴ形成領域５から引張り応力膜２４を選択的に除去したり、この除去後のＰＭＯＳＦＥＴ形成領域５に低ストレス窒化膜を選択的に形成したりすることなく、ＮＭＯＳＦＥＴ３０のチャネル領域１５のみに適した引張り応力を加えることができる。その結果、製造工程数の大幅な増加を招くことなく、ＮＭＯＳＦＥＴ３０のチャネル領域１５のみに適した引張り応力を加えることができる。
図２Ａ〜図２Ｊは、半導体装置１の製造方法を工程順に示す図解的な断面図である。
まず、反応性イオンエッチングにより、半導体層２の表層部に、素子分離部６に対応する溝が形成される。その後、減圧ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、半導体層２上に、ＳｉＯ2膜が各溝を埋め尽くす厚さに堆積される。そして、ＳｉＯ2膜における各溝外にはみ出た部分が選択的に除去され、各溝上にのみＳｉＯ2膜が残されることにより、素子分離部６が形成される。ＳｉＯ2膜の選択的な除去は、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により達成することができる。
その後、熱酸化法により、半導体層２上に、ＳｉＯ2膜が形成される。次いで、ＣＶＤ法により、ＳｉＯ2膜上に、ポリシリコン層が形成される。そして、これらのＳｉＯ2膜およびポリシリコン層が、公知のフォトリソグラフィ技術およびエッチング技術によって選択的に除去されることにより、図２Ａに示すように、ＰＭＯＳＦＥＴ形成領域５にゲート絶縁膜１０およびゲート電極１１が形成されるとともに、ＮＭＯＳＦＥＴ形成領域４にゲート絶縁膜１８およびゲート電極１９が形成される。
次いで、図２Ｂに示すように、減圧ＣＶＤ法により、半導体層２、ゲート電極１１およびゲート電極１９上に、ＳｉＯ2からなる酸化膜２６が形成される。
その後、図２Ｃに示すように、減圧ＣＶＤ法により、酸化膜２６上に、ＳｉＮからなる窒化膜２７が形成される。
次いで、図２Ｄに示すように、酸化膜２６および窒化膜２７が、ゲート電極１１およびゲート電極１９の上面が露出するまでエッチバックされることにより、ゲート絶縁膜１０およびゲート電極１１の周囲にサイドウォール１２が形成されるとともに、ゲート絶縁膜１８およびゲート電極１９の周囲にサイドウォール２０が形成される。この時点では、サイドウォール１２の本体部１４の周縁は、基部１３の周縁とほぼ面一をなしている。また、サイドウォール２０の本体部２２の周縁は、基部２１の周縁とほぼ面一をなしている。
その後、図２Ｅに示すように、半導体層２上に、ＮＭＯＳＦＥＴ形成領域４に対向する開口を有するレジストパターン２８が形成される。このレジストパターン２８の開口を介して、半導体層２の表層部にＮ型の不純物が注入される。Ｎ型の不純物の注入後、レジストパターン２８は、除去される。
次いで、図２Ｆに示すように、半導体層２上に、ＰＭＯＳＦＥＴ形成領域５に対向する開口を有するレジストパターン２９が形成される。このレジストパターン２９の開口を介して、半導体層２の表層部にＰ型の不純物が注入される。
その後、図２Ｇに示すように、ウェットエッチングにより、サイドウォール１２における基部１３の周縁部が除去される。すなわち、基部１３をエッチング可能な液が、レジストパターン２９の開口を介して基部１３に供給され、基部１３における本体部１４の周縁部と半導体層２とに挟まれた部分が除去される。その結果、本体部１４の周縁は、基部１３の周縁に対して側方に張り出した形状となる。この基部１３のウェットエッチング後、レジストパターン２９は、除去される。
次いで、アニール処理が行われる。これにより、図２Ｈに示すように、ＰＭＯＳＦＥＴ形成領域５における半導体層２の表層部に、ソース領域８およびドレイン領域９が形成される。また、ＮＭＯＳＦＥＴ形成領域４における半導体層２の表層部に、ソース領域１６およびドレイン領域１７が形成される。
その後、図２Ｉに示すように、ＰＶＤ（Physical Vapor Deposition：物理的気相成長）法により、ソース領域８，１６、ドレイン領域９，１７、ゲート電極１１およびゲート電極１９上にＣｏ（コバルト）膜（図示せず）が形成される。その後、アニール処理が行われることにより、ソース領域８，１６、ドレイン領域９，１７、ゲート電極１１およびゲート電極１９の表層部に、電気接続（コンタクト）のためのＣｏシリサイド２３がそれぞれ形成される。
次いで、図２Ｊに示すように、ＣＶＤ法により、半導体層２、ゲート電極１１およびゲート電極１９上に、引張り応力膜２４が形成される。ＮＭＯＳＦＥＴ形成領域４では、引張り応力膜２４は、半導体層２、ゲート電極１９およびサイドウォール２０上を連続的に被覆する。また、ＰＭＯＳＦＥＴ形成領域では、引張り応力膜２４は、半導体層２、ゲート電極１１およびサイドウォール１２上を被覆する。しかし、サイドウォール１２における本体部１４の周縁が、基部１３よりも側方に張り出して形成されていることにより、引張り応力膜２４は、サイドウォール１２における基部１３と対向する部分で分断されるか、または、当該部分で薄膜となる。
この後、引張り応力膜２４上に、ＣＶＤ法により、層間絶縁膜２５が積層される。その結果、図１に示す半導体装置１が得られる。
サイドウォール１２の基部１３がエッチングされることにより、サイドウォール１２の本体部１４の周縁が基部１３よりも側方に張り出した形状にされた後、半導体層２、ゲート電極１１およびゲート電極１９上に、半導体層２の表層部におけるゲート絶縁膜１８と対向するチャネル領域１５に引張り応力を加えるための引張り応力膜２４が形成される。これにより、引張り応力膜２４は、サイドウォール１２における基部１３と対向する部分で分断されるか、または、当該部分で薄膜となる。よって、ＰＭＯＳＦＥＴ３１のチャネル領域７に、ＰＭＯＳＦＥＴ３１のオン電流を低減させる方向の大きな引張り応力を加えることなく、ＮＭＯＳＦＥＴ３０のチャネル領域１５に、ＮＭＯＳＦＥＴ３０のオン電流を増加させる方向の十分な引張り応力を加えることができる。その結果、製造工程数の大幅な増加を招くことなく、ＮＭＯＳＦＥＴ３０のチャネル領域１５のみに引張り応力を加えることができる。
図３は、本発明の第２の実施形態に係る半導体装置の構造を示す図解的な断面図である。
半導体装置５１は、プレーナ型のＮＭＯＳＦＥＴ８１およびＰＭＯＳＦＥＴ８２からなるＣＭＯＳを有している。
半導体装置５１において、図示しない半導体基板上には、Ｐ-型の半導体層５２が積層されている。
半導体層５２の表層部には、素子分離部５６が形成されている。素子分離部５６は、ＮＭＯＳＦＥＴ８１が形成されるＮＭＯＳＦＥＴ形成領域５４およびＰＭＯＳＦＥＴ８２が形成されるＰＭＯＳＦＥＴ形成領域５５を矩形状に取り囲んでいる。そして、素子分離部５６は、半導体層５２の表面から比較的浅く掘り下がった溝（たとえば、深さ０．２〜０．５μｍのシャロートレンチ）に、ＳｉＯ2などの絶縁体を埋設した構造を有している。この素子分離部５６によって、ＮＭＯＳＦＥＴ形成領域５４とＰＭＯＳＦＥＴ形成領域５５とは、絶縁分離されている。
ＰＭＯＳＦＥＴ形成領域５５には、半導体層５２の表層部に、Ｎ型ウェル８４が形成されている。このＮ型ウェル８４の表層部（ＰＭＯＳＦＥＴ形成領域５５における半導体層５２の表層部）には、チャネル領域５７を挟んで、Ｐ+型のソース領域５８およびドレイン領域５９が形成されている。
チャネル領域５７上には、ＳｉＯ2からなる第１ゲート絶縁膜としてのゲート絶縁膜６０が形成されている。ゲート絶縁膜６０上には、ポリシリコンからなる第１ゲート電極としてのゲート電極６１が形成されている。ゲート電極６１の周囲には、第１サイドウォールとしてのサイドウォール６２が形成されており、このサイドウォール６２によって、ゲート絶縁膜６０およびゲート電極６１の側面が取り囲まれている。サイドウォール６２は、ＳｉＯ2からなる基部６３と、ＳｉＮからなる本体部６４とを備えている。基部６３は、たとえば、５〜１０ｎｍの膜厚を有し、半導体層５２、ゲート絶縁膜６０およびゲート電極６１に接する断面Ｌ字状に形成されている。本体部６４は、基部６３上に形成され、断面略三角形状を有し、ゲート電極６１の側面全域に対向している。本体部６４の周縁は、基部６３の周縁よりも側方に張り出して形成されている。
ＮＭＯＳＦＥＴ形成領域５４には、半導体層５２の表層部に、Ｐ型ウェル８３が形成されている。このＰ型ウェル８３の表層部（ＮＭＯＳＦＥＴ形成領域５４における半導体層５２の表層部）には、チャネル領域６５を挟んで、Ｎ+型のソース領域６６およびドレイン領域６７が形成されている。
チャネル領域６５上には、ＳｉＯ2からなる第２ゲート絶縁膜としてのゲート絶縁膜６８が形成されている。ゲート絶縁膜６８上には、ポリシリコンからなる第２ゲート電極としてのゲート電極６９が形成されている。ゲート電極６９の周囲には、第２サイドウォールとしてのサイドウォール７０が形成されており、このサイドウォール７０によって、ゲート絶縁膜６８およびゲート電極６９の側面が取り囲まれている。サイドウォール７０は、ＳｉＯ2からなる基部７１と、ＳｉＮからなる本体部７２とを備えている。基部７１は、たとえば、５〜１０ｎｍの膜厚を有し、半導体層５２、ゲート絶縁膜６８およびゲート電極６９に接する断面Ｌ字状に形成されている。本体部７２は、基部７１上に形成され、断面略三角形状を有し、ゲート電極６９の側面全域に対向している。本体部７２の周縁と基部７１の周縁とは、ほぼ面一をなしている。
また、半導体層５２の表層部におけるゲート絶縁膜６８と対向するチャネル領域６５には、ＮＭＯＳＦＥＴ８１のオン電流を増加させる方向の引張り応力が記憶されている。
ソース領域５８，６６、ドレイン領域５９，６７、ゲート電極６１およびゲート電極６９の表層部には、それぞれ電気接続（コンタクト）のためのＣｏシリサイド７３が形成されている。
半導体層５２、ゲート電極６１およびゲート電極６９上には、ＳｉＮからなるコンタクトストッパ膜７４が形成されている。ＮＭＯＳＦＥＴ形成領域５４では、コンタクトストッパ膜７４は、半導体層５２、ゲート電極６９およびサイドウォール７０上を連続的に被覆している。また、ＰＭＯＳＦＥＴ形成領域５５では、コンタクトストッパ膜７４は、半導体層５２、ゲート電極６１およびサイドウォール６２上を被覆している。しかし、サイドウォール６２における本体部６４の周縁が、基部６３よりも側方に張り出して形成されていることにより、コンタクトストッパ膜７４は、サイドウォール６２における基部６３と対向する部分で分断されるか、または、当該部分で薄膜となる。
コンタクトストッパ膜７４上には、ＳｉＯ2からなる層間絶縁膜７５が形成されている。
このように、ＮＭＯＳＦＥＴ８１のチャネル領域６５には、ＮＭＯＳＦＥＴ８１のオン電流を増加させる方向の引張り応力が記憶されている。これにより、ＮＭＯＳＦＥＴ８１のオン電流を増加させることができる。
図４Ａ〜４Ｌは、図３に示す半導体装置の製造方法を工程順に示す図解的な断面図である。
まず、反応性イオンエッチングにより、半導体層５２の表層部に、素子分離部５６に対応する溝が形成される。その後、減圧ＣＶＤ法により、半導体層５２上に、ＳｉＯ2膜が各溝を埋め尽くす厚さに堆積される。そして、ＳｉＯ2膜における各溝外にはみ出た部分が選択的に除去され、各溝上にのみＳｉＯ2膜が残されることにより、素子分離部５６が形成される。ＳｉＯ2膜の選択的な除去は、ＣＭＰ法により達成することができる。
その後、熱酸化法により、半導体層５２上に、ＳｉＯ2膜が形成される。次いで、ＣＶＤ法により、ＳｉＯ2膜上に、ポリシリコン層が形成される。そして、これらのＳｉＯ2膜およびポリシリコン層が、公知のフォトリソグラフィ技術およびエッチング技術によって選択的に除去されることにより、図４Ａに示すように、ＰＭＯＳＦＥＴ形成領域５５にゲート絶縁膜６０およびゲート電極６１が形成されるとともに、ＮＭＯＳＦＥＴ形成領域５４にゲート絶縁膜６８およびゲート電極６９が形成される。
次いで、図４Ｂに示すように、減圧ＣＶＤ法により、半導体層５２、ゲート電極６１およびゲート電極６９上に、ＳｉＯ2からなる酸化膜７６が形成される。
その後、図４Ｃに示すように、減圧ＣＶＤ法により、酸化膜７６上に、ＳｉＮからなる窒化膜７７が形成される。
次いで、図４Ｄに示すように、酸化膜７６および窒化膜７７が、ゲート電極６１およびゲート電極６９の上面が露出するまでエッチバックされることにより、ゲート絶縁膜６０およびゲート電極６１の周囲にサイドウォール６２が形成されるとともに、ゲート絶縁膜６８およびゲート電極６９の周囲にサイドウォール７０が形成される。この時点では、サイドウォール６２の本体部６４の周縁は、基部６３の周縁とほぼ面一をなしている。また、サイドウォール７０の本体部７２の周縁は、基部７１の周縁とほぼ面一をなしている。
その後、図４Ｅに示すように、半導体層５２上に、ＮＭＯＳＦＥＴ形成領域５４に対向する開口を有するレジストパターン７８が形成される。このレジストパターン７８の開口を介して、半導体層５２の表層部にＮ型の不純物が注入される。Ｎ型の不純物の注入後、レジストパターン７８は、除去される。
次いで、図４Ｆに示すように、半導体層５２上に、ＰＭＯＳＦＥＴ形成領域５５に対向する開口を有するレジストパターン７９が形成される。このレジストパターン７９の開口を介して、半導体層５２の表層部にＰ型の不純物が注入される。
その後、図４Ｇに示すように、ウェットエッチングにより、サイドウォール６２における基部６３の周縁部が除去される、すなわち、基部６３をエッチング可能な液が、レジストパターン７９の開口を介して基部６３に供給され、基部６３における本体部６４の周縁部と半導体層５２とに挟まれた部分が除去される。その結果、本体部６４の周縁は、基部６３の周縁に対して側方に張り出した形状となる。この基部６３のウェットエッチング後、レジストパターン７９は、除去される。
次いで、図４Ｈに示すように、ＣＶＤ法により、半導体層５２、ゲート電極６１およびゲート電極６９上に、その外側から内側へ向かう方向の引張り応力が蓄積された引張り応力膜８０が形成される。ＮＭＯＳＦＥＴ形成領域５４では、引張り応力膜８０は、半導体層５２、ゲート電極６９およびサイドウォール７０の表面全域を連続的に被覆する。また、ＰＭＯＳＦＥＴ形成領域５５では、引張り応力膜８０は、半導体層５２、ゲート電極６１およびサイドウォール６２の表面を被覆する。しかし、サイドウォール６２における本体部６４の周縁が、基部６３よりも側方に張り出して形成されていることにより、引張り応力膜８０は、サイドウォール６２における基部６３と対向する部分で分断されるか、または、当該部分で薄膜となる。
その後、アニール処理が行われる。これにより、図４Ｉに示すように、ＰＭＯＳＦＥＴ形成領域５５における半導体層５２の表層部に、ソース領域５８およびドレイン領域５９が形成される。また、ＮＭＯＳＦＥＴ形成領域５４における半導体層５２の表層部に、ソース領域６６およびドレイン領域６７が形成される。さらに、このアニール処理により、ＮＭＯＳＦＥＴ８１のチャネル領域６５には、引張り応力膜８０が有する引張り応力が記憶される。これにより、引張り応力膜８０が除去された後も、チャネル領域６５は、引張り応力が加えられた状態を維持することができる。
このアニール処理後、図４Ｊに示すように、引張り応力膜８０が除去される。
その後、図４Ｋに示すように、ＰＶＤ法により、ソース領域５８，６６、ドレイン領域５９，６７、ゲート電極６１およびゲート電極６９上にＣｏ膜（図示せず）が形成される。その後、アニール処理が行われることにより、ソース領域５８，６６、ドレイン領域５９，６７、ゲート電極６１およびゲート電極６９の表層部に、電気接続（コンタクト）のためのＣｏシリサイド７３がそれぞれ形成される。
次いで、図４Ｌに示すように、ＣＶＤ法により、半導体層５２、ゲート電極６１およびゲート電極６９上に、コンタクトストッパ膜７４が形成される。ＮＭＯＳＦＥＴ形成領域５４では、コンタクトストッパ膜７４は、半導体層５２、ゲート電極６９およびサイドウォール７０上を連続的に被覆している。また、ＰＭＯＳＦＥＴ形成領域５５では、コンタクトストッパ膜７４は、半導体層５２、ゲート電極６１およびサイドウォール６２上を被覆している。しかし、サイドウォール６２における本体部６４の周縁が、基部６３よりも側方に張り出して形成されていることにより、コンタクトストッパ膜７４は、サイドウォール６２における基部６３と対向する部分で分断されるか、または、当該部分で薄膜となる。
この後、コンタクトストッパ膜７４上に、ＣＶＤ法により、層間絶縁膜７５が積層される。その結果、図３に示す半導体装置５１が得られる。
このように、サイドウォール６２の基部６３がエッチングされることにより、サイドウォール６２の本体部６４の周縁が基部６３よりも側方に張り出した形状にされた後、半導体層５２、ゲート電極６１およびゲート電極６９上に、半導体層５２の表層部におけるゲート絶縁膜６８と対向するチャネル領域６５に引張り応力を加えるための引張り応力膜８０が形成される。これにより、引張り応力膜８０は、サイドウォール６２における基部６３と対向する部分で分断されるか、または、当該部分で薄膜となる。そのため、アニール処理が行われたときに、ＰＭＯＳＦＥＴ８２のチャネル領域６０に、ＰＭＯＳＦＥＴ８２のオン電流を低減させる方向の大きな引張り応力を与えることなく、ＮＭＯＳＦＥＴ８１のチャネル領域６５に、ＮＭＯＳＦＥＴ８１のオン電流を増加させる方向の十分な引張り応力を記憶させることができる。
図５は、本発明の第３の実施形態に係る半導体装置の構造を示す図解的な断面図である。
半導体装置１０１は、プレーナ型のＮＭＯＳＦＥＴ１３２およびＰＭＯＳＦＥＴ１３３からなるＣＭＯＳを有している。
半導体装置１０１において、図示しない半導体基板上には、Ｐ-型の半導体層１０２が積層されている。
半導体層１０２の表層部には、素子分離部１０６が形成されている。素子分離部１０６は、ＮＭＯＳＦＥＴ１３２が形成されるＮＭＯＳＦＥＴ形成領域１０４およびＰＭＯＳＦＥＴ１３３が形成されるＰＭＯＳＦＥＴ形成領域１０５を矩形状に取り囲んでいる。そして、素子分離部１０６は、半導体層１０２の表面から比較的浅く掘り下がった溝（たとえば、深さ０．２〜０．５μｍのシャロートレンチ）に、ＳｉＯ2などの絶縁体を埋設した構造を有している。この素子分離部１０６によって、ＮＭＯＳＦＥＴ形成領域１０４とＰＭＯＳＦＥＴ形成領域１０５とは、絶縁分離されている。
ＰＭＯＳＦＥＴ形成領域１０５には、半導体層１０２の表層部に、Ｎ型ウェル１３５が形成されている。このＮ型ウェル１３５の表層部（ＰＭＯＳＦＥＴ形成領域１０５における半導体層１０２の表層部）には、チャネル領域１０７を挟んで、Ｐ+型のソース領域１０８およびドレイン領域１０９が形成されている。
チャネル領域１０７上には、ＳｉＯ2からなる第１ゲート絶縁膜としてのゲート絶縁膜１１０が形成されている。ゲート絶縁膜１１０上には、ポリシリコンからなる第１ゲート電極としてのゲート電極１１１が形成されている。ゲート電極１１１の周囲には、第１サイドウォールとしてのサイドウォール１１２が形成されており、このサイドウォール１１２によって、ゲート絶縁膜１１０およびゲート電極１１１の側面が取り囲まれている。サイドウォール１１２は、ＳｉＯ2からなる基部１１３と、ＳｉＮからなる本体部１１４とを備えている。基部１１３は、たとえば、５〜１０ｎｍの膜厚を有し、半導体層１０２、ゲート絶縁膜１１０およびゲート電極１１１に接する断面Ｌ字状に形成されている。本体部１１４は、基部１１３上に形成され、断面略三角形状を有し、ゲート電極１１１の側面全域に対向している。本体部１１４の周縁は、基部１１３の周縁よりも側方に張り出して形成されている。また、本体部１１４の周縁と半導体層１０２との間には、ＳｉＯ2からなる酸化膜１３１が介在されている。酸化膜１３１の側面は、本体部１１４の側面とほぼ面一をなしている。
ＮＭＯＳＦＥＴ形成領域１０４には、半導体層１０２の表層部に、Ｐ型ウェル１３４が形成されている。このＰ型ウェル１３４の表層部（ＮＭＯＳＦＥＴ形成領域１０４における半導体層１０２の表層部）には、チャネル領域１１５を挟んで、Ｎ+型のソース領域１１６およびドレイン領域１１７が形成されている。
チャネル領域１１５上には、ＳｉＯ2からなる第２ゲート絶縁膜としてのゲート絶縁膜１１８が形成されている。ゲート絶縁膜１１８上には、ポリシリコンからなる第２ゲート電極としてのゲート電極１１９が形成されている。ゲート電極１１９の周囲には、第２サイドウォールとしてのサイドウォール１２０が形成されており、このサイドウォール１２０によって、ゲート絶縁膜１１８およびゲート電極１１９の側面が取り囲まれている。サイドウォール１２０は、ＳｉＯ2からなる基部１２１と、ＳｉＮからなる本体部１２２とを備えている。基部１２１は、たとえば、５〜１０ｎｍの膜厚を有し、半導体層１０２、ゲート絶縁膜１１８およびゲート電極１１９に接する断面Ｌ字状に形成されている。本体部１２２は、基部１２１上に形成され、断面略三角形状を有し、ゲート電極１１９の側面全域に対向している。本体部１２２の周縁と基部１２１の周縁とは、ほぼ面一をなしている。本体部１２２の周縁は、基部１２１の周縁に対して側方に張り出して形成されている。
また、ＮＭＯＳＦＥＴ１３２のチャネル領域１１５には、ＮＭＯＳＦＥＴ１３２のオン電流を増加させる方向の引張り応力が記憶されている。
ソース領域１０８，１１６、ドレイン領域１０９，１１７、ゲート電極１１１およびゲート電極１１９の表層部には、それぞれ電気接続のためのＣｏシリサイド１２３が形成されている。
半導体層１０２、ゲート電極１１１およびゲート電極１１９上には、ＳｉＮからなり、その内側から外側へ向かう方向の圧縮応力が蓄積された圧縮応力膜１２４が形成されている。ＰＭＯＳＦＥＴ形成領域１０５では、圧縮応力膜１２４は、半導体層１０２、ゲート電極１１１およびサイドウォール１１２上を連続的に被覆している。また、ＮＭＯＳＦＥＴ形成領域１０４では、圧縮応力膜１２４は、半導体層１０２、ゲート電極１１９およびサイドウォール１２０上を被覆している。しかし、サイドウォール１２０における本体部１２２の周縁が、基部１２１よりも側方に張り出して形成されていることにより、圧縮応力膜１２４は、サイドウォール１２０における基部１２１と対向する部分で分断されているか、または、当該部分で薄膜となる。
圧縮応力膜１２４上には、ＳｉＯ2からなる層間絶縁膜１２５が形成されている。
このように、ＮＭＯＳＦＥＴ１３２のチャネル領域１１５には、ＮＭＯＳＦＥＴ１３２のオン電流を増加させる方向の引張り応力が記憶されている。また、ＮＭＯＳＦＥＴ１３２のサイドウォール１２０の本体部１２２は、基部１２１よりも側方に張り出して形成されている。これにより、サイドウォール１２０における基部１２１は、圧縮応力膜１２４により被覆されないか、被覆される場合であっても十分には被覆されていない。したがって、圧縮応力膜１２４により、ＮＭＯＳＦＥＴ１３２のチャネル領域１１５に、ＮＭＯＳＦＥＴ１３２のオン電流を低減させる方向の大きな圧縮応力を加えることなく、ＰＭＯＳＦＥＴ１３３チャネル領域１０７に、ＰＭＯＳＦＥＴ１３３のオン電流を増加させる方向の十分な圧縮応力を加えることができる。その結果、製造工程数の大幅な増加を招くことなく、ＮＭＯＳＦＥＴ１３２およびＰＭＯＳＦＥＴ１３３のチャネル領域１０７，１１５にそれぞれ適した応力を加えることができる。
図６Ａ〜６Ｏは、図５に示す半導体装置の製造方法を工程順に示す図解的な断面図である。
まず、反応性イオンエッチングにより、半導体層１０２の表層部に、素子分離部１０６に対応する溝が形成される。その後、減圧ＣＶＤ法により、半導体層１０２上に、ＳｉＯ2膜が各溝を埋め尽くす厚さに堆積される。そして、ＳｉＯ2膜における各溝外にはみ出た部分が選択的に除去され、各溝上にのみＳｉＯ2膜が残されることにより、素子分離部１０６が形成される。ＳｉＯ2膜の選択的な除去は、ＣＭＰ法により達成することができる。
その後、熱酸化法により、半導体層１０２上に、ＳｉＯ2膜が形成される。次いで、ＣＶＤ法により、ＳｉＯ2膜上に、ポリシリコン層が形成される。そして、これらのＳｉＯ2膜およびポリシリコン層が、公知のフォトリソグラフィ技術およびエッチング技術によって選択的に除去されることにより、図６Ａに示すように、ＰＭＯＳＦＥＴ形成領域１０５にゲート絶縁膜１１０およびゲート電極１１１が形成されるとともに、ＮＭＯＳＦＥＴ形成領域１０４にゲート絶縁膜１１８およびゲート電極１１９が形成される。
次いで、図６Ｂに示すように、減圧ＣＶＤ法により、半導体層１０２、ゲート電極１１１およびゲート電極１１９上に、ＳｉＯ2からなる酸化膜１２６が形成される。
その後、図６Ｃに示すように、減圧ＣＶＤ法により、酸化膜１２６上に、ＳｉＮからなる窒化膜１２７が形成される。
次いで、図６Ｄに示すように、酸化膜１２６および窒化膜１２７が、ゲート電極１１１およびゲート電極１１９の上面が露出するまでエッチバックされることにより、ゲート絶縁膜１１０およびゲート電極１１１の周囲にサイドウォール１１２が形成されるとともに、ゲート絶縁膜１１８およびゲート電極１１９の周囲にサイドウォール１２０が形成される。この時点では、サイドウォール１１２の本体部１１４の周縁は、基部１１３の周縁とほぼ面一をなしている。また、サイドウォール１２０の本体部１２２の周縁は、基部１２１の周縁とほぼ面一をなしている。
その後、図６Ｅに示すように、半導体層１０２上に、ＮＭＯＳＦＥＴ形成領域１０４に対向する開口を有するレジストパターン１２８が形成される。このレジストパターン１２８の開口を介して、半導体層１０２の表層部にＮ型の不純物が注入される。Ｎ型の不純物の注入後、レジストパターン１２８は、除去される。
次いで、図６Ｆに示すように、半導体層１０２上に、ＰＭＯＳＦＥＴ形成領域１０５に対向する開口を有するレジストパターン１２９が形成される。このレジストパターン１２９の開口を介して、半導体層１０２の表層部にＰ型の不純物が注入される。
その後、図６Ｇに示すように、ウェットエッチングにより、サイドウォール１１２における基部１１３の周縁部が除去される、すなわち、基部１１３をエッチング可能な液が、レジストパターン１２９の開口を介して基部１１３に供給され、基部１１３における本体部１１４の周縁部と半導体層１０２とに挟まれた部分が除去される。その結果、本体部１１４の周縁は、基部１１３の周縁に対して側方に張り出した形状となる。この基部１１３のウェットエッチング後、レジストパターン１２９は、除去される。
次いで、図６Ｈに示すように、ＣＶＤ法により、半導体層１０２、ゲート電極１１１およびゲート電極１１９上に、その外側から内側へ向かう方向の引張り応力が蓄積された引張り応力膜１３０が形成される。ＮＭＯＳＦＥＴ形成領域１０４では、引張り応力膜１３０は、半導体層１０２、ゲート電極１１９およびサイドウォール１２０の表面全域を連続的に被覆している。また、ＰＭＯＳＦＥＴ形成領域１０５では、引張り応力膜１３０は、半導体層１０２、ゲート電極１１１およびサイドウォール１１２の表面を被覆している。しかし、サイドウォール１１２における本体部１１４の周縁が、基部１１３よりも側方に張り出して形成されていることにより、引張り応力膜１３０は、サイドウォール１１２における基部１１３と対向する部分で分断されるか、または、当該部分で薄膜となる。
その後、アニール処理が行われる。これにより、図６Ｉに示すように、ＰＭＯＳＦＥＴ形成領域１０５における半導体層１０２の表層部に、ソース領域１０８およびドレイン領域１０９が形成される。また、ＮＭＯＳＦＥＴ形成領域１０４における半導体層１０２の表層部に、ソース領域１１６およびドレイン領域１１７が形成される。さらに、このアニール処理により、ＮＭＯＳＦＥＴ１３２のチャネル領域１１５には、引張り応力膜１３０が有する引張り応力が記憶される。これにより、引張り応力膜１３０が除去された後も、チャネル領域１１５は、引張り応力が加えられた状態を維持することができる。
このアニール処理後、図６Ｊに示すように、引張り応力膜１３０が除去される。
次いで、図６Ｋに示すように、熱酸化法により、半導体層１０２上に、素子分離部１０６上を除いて、酸化膜１３１が形成される。この酸化膜１３１は、少なくとも基部１１３の厚さ以上の膜厚に形成される。
その後、エッチングにより、酸化膜１３１における本体部１１４，１２２からはみ出た部分が除去される。その結果、サイドウォール１１２の本体部１１４の周縁と半導体層１０２との間に、本体部１１４の側面とほぼ面一をなす側面を有する酸化膜１３１が残留する。
次いで、図６Ｍに示すように、半導体層１０２上に、ＮＭＯＳＦＥＴ形成領域１０４に対向する開口を有するレジストパターン１３２が形成される。その後、ウェットエッチングにより、サイドウォール１２０における基部１２１の周縁部が除去される、すなわち、基部１２１をエッチング可能な液が、レジストパターン１３２の開口を介して基部１２１に供給され、基部１２１における本体部１２２の周縁部と半導体層１０２とに挟まれた部分が除去される。その結果、本体部１２２の周縁は、基部１２１の周縁に対して側方に張り出した形状となる。この基部１２１のウェットエッチング後、レジストパターン１３２は、除去される。
その後、図６Ｎに示すように、ＰＶＤ法により、ソース領域１０８，１１６、ドレイン領域１０９，１１７、ゲート電極１１１およびゲート電極１１９上に、Ｃｏ膜（図示せず）が形成される。その後、アニール処理が行われることにより、ソース領域１０８，１１６、ドレイン領域１０９，１１７、ゲート電極１１１およびゲート電極１１９の表層部に、電気接続（コンタクト）のためのＣｏシリサイド１２３がそれぞれ形成される。
次いで、図６Ｏに示すように、ＣＶＤ法により、半導体層１０２、ゲート電極１１１およびゲート電極１１９上に、その内側から外側へ向かう方向の圧縮応力が蓄積された圧縮応力膜１２４が形成される。ＰＭＯＳＦＥＴ形成領域１０５では、圧縮応力膜１２４は、半導体層１０２、ゲート電極１１１およびサイドウォール１１２上を連続的に被覆している。また、ＮＭＯＳＦＥＴ形成領域１０４では、圧縮応力膜１２４は、半導体層１０２、ゲート電極１１９およびサイドウォール１２０上を被覆している。しかし、サイドウォール１２０における本体部１２２の周縁が、基部１２１よりも側方に張り出して形成されていることにより、圧縮応力膜１２４は、サイドウォール１２０における基部１２１と対向する部分で分断されるか、または、当該部分で薄膜となる。
この後、圧縮応力膜１２４上に、ＣＶＤ法により、層間絶縁膜１２５が積層される。その結果、図５に示す半導体装置１０１が得られる。
図７は、本発明の第４の実施形態に係る半導体装置の構造を示す図解的な断面図である。
半導体装置１５１は、プレーナ型のＮＭＯＳＦＥＴ１８０およびＰＭＯＳＦＥＴ１８１からなるＣＭＯＳを有している。
半導体装置１５１において、図示しない半導体基板上には、Ｐ-型の半導体層１５２が積層されている。
半導体層１５２の表層部には、素子分離部１５６が形成されている。素子分離部１５６は、ＮＭＯＳＦＥＴ１８０が形成されるＮＭＯＳＦＥＴ形成領域１５４およびＰＭＯＳＦＥＴ１８１が形成されるＰＭＯＳＦＥＴ形成領域１５５を矩形状に取り囲んでいる。そして、素子分離部１５６は、半導体層１５２の表面から比較的浅く掘り下がった溝（たとえば、深さ０．２〜０．５μｍのシャロートレンチ）に、ＳｉＯ2などの絶縁体を埋設した構造を有している。この素子分離部１５６によって、ＮＭＯＳＦＥＴ形成領域１５４とＰＭＯＳＦＥＴ形成領域１５５とは、絶縁分離されている。
ＰＭＯＳＦＥＴ形成領域１５５には、半導体層１５２の表層部に、Ｎ型ウェル１８３が形成されている。このＮ型ウェル１８３の表層部（ＰＭＯＳＦＥＴ形成領域１５５における半導体層１５２の表層部）には、チャネル領域１５７を挟んで、Ｐ+型のソース領域１５８およびドレイン領域１５９が形成されている。
チャネル領域１５７上には、ＳｉＯ2からなる第１ゲート絶縁膜としてのゲート絶縁膜１６０が形成されている。ゲート絶縁膜１６０上には、ポリシリコンからなる第１ゲート電極としてのゲート電極１６１が形成されている。ゲート電極１６１の周囲には、第１サイドウォールとしてのサイドウォール１６２が形成されており、このサイドウォール１６２によって、ゲート絶縁膜１６０およびゲート電極１６１の側面が取り囲まれている。サイドウォール１６２は、ＳｉＯ2からなる基部１６３と、ＳｉＮからなる本体部１６４とを備えている。基部１６３は、たとえば、５〜１０ｎｍの膜厚を有し、半導体層１５２、ゲート絶縁膜１６０およびゲート電極１６１に接する断面Ｌ字状に形成されている。本体部１６４は、基部１６３上に形成され、断面略三角形状を有し、ゲート電極１６１の側面全域に対向している。本体部１６４の周縁と基部１６３の周縁とは、ほぼ面一をなしている。
ＮＭＯＳＦＥＴ形成領域１５４には、半導体層１５２の表層部に、Ｐ型ウェル１８２が形成されている。このＰ型ウェル１８２の表層部（ＮＭＯＳＦＥＴ形成領域１５４における半導体層１５２の表層部）には、チャネル領域１６５を挟んで、Ｎ+型のソース領域１６６およびドレイン領域１６７が形成されている。
チャネル領域１６５上には、ＳｉＯ2からなる第２ゲート絶縁膜としてのゲート絶縁膜１６８が形成されている。ゲート絶縁膜１６８上には、ポリシリコンからなる第２ゲート電極としてのゲート電極１６９が形成されている。ゲート電極１６９の周囲には、第２サイドウォールとしてのサイドウォール１７０が形成されており、このサイドウォール１７０によって、ゲート絶縁膜１６８およびゲート電極１６９の側面が取り囲まれている。サイドウォール１７０は、ＳｉＯ2からなる基部１７１とＳｉＮからなる本体部１７２とを備えている。基部１７１は、たとえば、５〜１０ｎｍの膜厚を有し、半導体層１５２、ゲート絶縁膜１６８およびゲート電極１６９に接する断面Ｌ字状に形成されている。本体部１７２は、基部１７１上に形成され、断面略三角形状を有し、ゲート電極１６９の側面全域に対向している。本体部１７２の周縁は、基部１７１の周縁よりも側方に張り出して形成されている。
ソース領域１５８，１６６、ドレイン領域１５９，１６７、ゲート電極１６１およびゲート電極１６９の表層部には、それぞれ電気接続のためのＣｏシリサイド１７３が形成されている。
半導体層１５２、ゲート電極１６１およびゲート電極１６９上には、ＳｉＮからなり、その内側から外側へ向かう方向の圧縮応力が蓄積された圧縮応力膜１７４が形成されている。ＰＭＯＳＦＥＴ形成領域１５５では、圧縮応力膜１７４は、半導体層１５２、ゲート電極１６１およびサイドウォール１６２上を連続的に被覆している。また、ＮＭＯＳＦＥＴ形成領域１５４では、圧縮応力膜１７４は、半導体層１５２、ゲート電極１６９およびサイドウォール１７０上を被覆している。しかし、サイドウォール１７０における本体部１７２の周縁が、基部１７１よりも側方に張り出して形成されていることにより、圧縮応力膜１７４は、サイドウォール１７０における基部１７１と対向する部分で分断されるか、または、当該部分で薄膜となる。
圧縮応力膜１７４上には、ＳｉＯ2からなる層間絶縁膜１７５が形成されている。
このように、ＮＭＯＳＦＥＴ１８０のサイドウォール１７０における基部１７１は、圧縮応力膜１７４により被覆されないか、被覆される場合であっても十分には被覆されない。したがって、圧縮応力膜１７４により、ＮＭＯＳＦＥＴ１８０のチャネル領域１６５に、ＮＭＯＳＦＥＴ１８０のオン電流を低減させる方向の大きな圧縮応力を加えることなく、ＰＭＯＳＦＥＴ１８１のチャネル領域１５７に、ＰＭＯＳＦＥＴ１８１のオン電流を増加させる方向の十分な圧縮応力を加えることができる。その結果、製造工程数の大幅な増加を招くことなく、ＰＭＯＳＦＥＴ１８１のチャネル領域１５７に適した圧縮応力を加えることができる。
図８Ａ〜図８Ｊは、図７に示す半導体装置の製造方法を工程順に示す図解的な断面図である。
まず、反応性イオンエッチングにより、半導体層１５２の表層部に、素子分離部１５６に対応する溝が形成される。その後、減圧ＣＶＤ法により、半導体層１５２上に、ＳｉＯ2膜が各溝を埋め尽くす厚さに堆積される。そして、ＳｉＯ2膜における各溝外にはみ出た部分が選択的に除去され、各溝上にのみＳｉＯ2膜が残されることにより、素子分離部１５６が形成される。ＳｉＯ2膜の選択的な除去は、ＣＭＰ法により達成することができる。
その後、熱酸化法により、半導体層１５２上に、ＳｉＯ2膜が形成される。次いで、ＣＶＤ法により、ＳｉＯ2膜上に、ポリシリコン層が形成される。そして、これらのＳｉＯ2膜およびポリシリコン層が、公知のフォトリソグラフィ技術およびエッチング技術によって選択的に除去されることにより、図８Ａに示すように、ＰＭＯＳＦＥＴ形成領域１５５にゲート絶縁膜１６０およびゲート電極１６１が形成されるとともに、ＮＭＯＳＦＥＴ形成領域１５４にゲート絶縁膜１６８およびゲート電極１６９が形成される。
次いで、図８Ｂに示すように、減圧ＣＶＤ法により、半導体層１５２、ゲート電極１６１およびゲート電極１６９上に、ＳｉＯ2からなる酸化膜１７６が形成される。
その後、図８Ｃに示すように、減圧ＣＶＤ法により、酸化膜１７６上に、ＳｉＮからなる窒化膜１７７が形成される。
次いで、図８Ｄに示すように、酸化膜１７６および窒化膜１７７が、ゲート電極１６１およびゲート電極１６９の上面が露出するまでエッチバックされることにより、ゲート絶縁膜１６０およびゲート電極１６１の周囲にサイドウォール１６２が形成されるとともに、ゲート絶縁膜１６８およびゲート電極１６９の周囲にサイドウォール１７０が形成される。この時点では、サイドウォール１６２の本体部１６４の周縁は、基部１６３の周縁とほぼ面一をなしている。また、サイドウォール１７０の本体部１７２の周縁は、基部１７１の周縁とほぼ面一をなしている。
その後、図８Ｅに示すように、半導体層１５２上に、ＰＭＯＳＦＥＴ形成領域１５５に対向する開口を有するレジストパターン１７８が形成される。このレジストパターン１７８の開口を介して、半導体層１５２の表層部にＰ型の不純物が注入される。Ｐ型の不純物の注入後、レジストパターン１７８は、除去される。
次いで、図８Ｆに示すように、半導体層１５２上に、ＮＭＯＳＦＥＴ形成領域１５４に対向する開口を有するレジストパターン１７９が形成される。このレジストパターン１７９の開口を介して、半導体層１５２の表層部にＮ型の不純物が注入される。
その後、図８Ｇに示すように、ウェットエッチングにより、サイドウォール１７０における基部１７１の周縁部が除去される、すなわち、基部１７１をエッチング可能な液が、レジストパターン１７９の開口を介して基部１７１に供給され、基部１７１における本体部１７２の周縁部と半導体層１５２とに挟まれた部分が除去される。その結果、本体部１７２の周縁は、基部１７１の周縁に対して側方に張り出した形状となる。この基部１７１のウェットエッチング後、レジストパターン１７９は、除去される。
次いで、アニール処理が行われる。これにより、図８Ｈに示すように、ＰＭＯＳＦＥＴ形成領域１５５における半導体層１５２の表層部に、ソース領域１５８およびドレイン領域１５９が形成される。また、ＮＭＯＳＦＥＴ形成領域１５４における半導体層１５２の表層部に、ソース領域１６６およびドレイン領域１６７が形成される。
その後、図８Ｉに示すように、ＰＶＤ法により、ソース領域１５８，１６６、ドレイン領域１５９，１６７、ゲート電極１６１およびゲート電極１６９上に、Ｃｏ膜（図示せず）が形成される。その後、アニール処理が行われることにより、ソース領域１５８，１６６、ドレイン領域１５９，１６７、ゲート電極１６１およびゲート電極１６９の表層部に、電気接続（コンタクト）のためのＣｏシリサイド１７３がそれぞれ形成される。
次いで、図８Ｊに示すように、ＣＶＤ法により、半導体層１５２、ゲート電極１６１およびゲート電極１６９上に、圧縮応力膜１７４が形成される。ＰＭＯＳＦＥＴ形成領域１５５では、圧縮応力膜１７４は、半導体層１５２、ゲート電極１６１およびサイドウォール１６２上を連続的に被覆している。また、ＮＭＯＳＦＥＴ形成領域１５４では、圧縮応力膜１７４は、半導体層１５２、ゲート電極１６９およびサイドウォール１７０上を被覆している。しかし、サイドウォール１７０における本体部１７２の周縁が、基部１７１よりも側方に張り出して形成されていることにより、圧縮応力膜１７４は、サイドウォール１７０における基部１７１と対向する部分で分断されるか、または、当該部分で薄膜となる。
この後、圧縮応力膜１７４上に、ＣＶＤ法により、層間絶縁膜１７５が積層される。その結果、図７に示す半導体装置１５１が得られる。
サイドウォール１７０の基部１７１がエッチングされることにより、サイドウォール１７０の本体部１７２の周縁が基部１７１よりも側方に張り出した形状にされた後、半導体層１５２、ゲート電極１６１およびゲート電極１６９上に、ゲート電極１６１にその内側から外側へ向かう方向の圧縮応力を加えるための圧縮応力膜１７４が形成される。これにより、圧縮応力膜１７４は、サイドウォール１７０における基部１７１と対向する部分で分断されるか、または、当該部分で薄膜となる。よって、ＮＭＯＳＦＥＴ１８０のチャネル領域１６５に、ＮＭＯＳＦＥＴ１８０のオン電流を低減させる方向の大きな圧縮応力を加えることなく、ＰＭＯＳＦＥＴ１８１のチャネル領域１５７に、ＰＭＯＳＦＥＴ１８１のオン電流を増加させる方向の十分な圧縮応力を加えることができる。その結果、製造工程数の大幅な増加を招くことなく、ＰＭＯＳＦＥＴ１８１のチャネル領域１５７に適した圧縮応力を加えることができる。
以上、本発明の４つの実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。
たとえば、図３に示す半導体装置５１の各半導体部分の導電型を反転した構成が採用されてもよい。すなわち、半導体装置５１において、Ｐ型の部分がＮ型であり、Ｎ型の部分がＰ型であってもよい。この場合、図４Ｈに示す工程において、引張り応力膜８０に代えて、圧縮応力が蓄積された圧縮応力膜を形成することにより、図４Ｉに示すアニール処理が行われたときに、ＮＭＯＳＦＥＴのチャネル領域６０に、ＮＭＯＳＦＥＴのオン電流を低減させる方向の大きな圧縮応力を与えることなく、ＰＭＯＳＦＥＴのチャネル領域６５に、ＰＭＯＳＦＥＴのオン電流を増加させる方向の十分な圧縮応力を記憶させることができる。
また、図５に示す半導体装置１０１の各半導体部分の導電型を反転し、圧縮応力膜１２４に代えて、引張り応力が蓄積された引張り応力膜が形成された構成が採用されてもよい。すなわち、半導体装置１０１において、Ｐ型の部分がＮ型であり、Ｎ型の部分がＰ型であり、半導体層１０２、ゲート電極１１１およびゲート電極１１９上には、ＳｉＮからなり、その外側から内側へ向かう方向の引張り応力が蓄積された引張り応力膜が形成されていてもよい。これにより、ＰＭＯＳＦＥＴのチャネル領域１１５に、ＰＭＯＳＦＥＴのオン電流を低減させる方向の大きな引張り応力を与えることなく、ＮＭＯＳＦＥＴのチャネル領域１０７に、ＮＭＯＳＦＥＴのオン電流を増加させる方向の十分な引張り応力を与えることができる。この場合、図６Ｈに示す工程において、引張り応力膜１３０に代えて、圧縮応力が蓄積された圧縮応力膜を形成することにより、図６Ｉに示すアニール処理が行われたときに、ＮＭＯＳＦＥＴのチャネル領域１０７に、ＮＭＯＳＦＥＴのオン電流を低減させる方向の大きな圧縮応力を与えることなく、ＰＭＯＳＦＥＴのチャネル領域１１５に、ＰＭＯＳＦＥＴのオン電流を増加させる方向の十分な圧縮応力を記憶させることができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
本発明の第１の実施形態に係る半導体装置の構造を示す図解的な断面図である。 図１に示す半導体装置の製造方法を説明するための図解的な断面図である。 図２Ａの次の工程を示す図解的な断面図である。 図２Ｂの次の工程を示す図解的な断面図である。 図２Ｃの次の工程を示す図解的な断面図である。 図２Ｄの次の工程を示す図解的な断面図である。 図２Ｅの次の工程を示す図解的な断面図である。 図２Ｆの次の工程を示す図解的な断面図である。 図２Ｇの次の工程を示す図解的な断面図である。 図２Ｈの次の工程を示す図解的な断面図である。 図２Ｉの次の工程を示す図解的な断面図である。 本発明の第２の実施形態に係る半導体装置の構造を示す図解的な断面図である。 図３に示す半導体装置の製造方法を説明するための図解的な断面図である。 図４Ａの次の工程を示す図解的な断面図である。 図４Ｂの次の工程を示す図解的な断面図である。 図４Ｃの次の工程を示す図解的な断面図である。 図４Ｄの次の工程を示す図解的な断面図である。 図４Ｅの次の工程を示す図解的な断面図である。 図４Ｆの次の工程を示す図解的な断面図である。 図４Ｇの次の工程を示す図解的な断面図である。 図４Ｈの次の工程を示す図解的な断面図である。 図４Ｉの次の工程を示す図解的な断面図である。 図４Ｊの次の工程を示す図解的な断面図である。 図４Ｋの次の工程を示す図解的な断面図である。 本発明の第３の実施形態に係る半導体装置の構造を示す図解的な断面図である。 図５に示す半導体装置の製造方法を説明するための図解的な断面図である。 図６Ａの次の工程を示す図解的な断面図である。 図６Ｂの次の工程を示す図解的な断面図である。 図６Ｃの次の工程を示す図解的な断面図である。 図６Ｄの次の工程を示す図解的な断面図である。 図６Ｅの次の工程を示す図解的な断面図である。 図６Ｆの次の工程を示す図解的な断面図である。 図６Ｇの次の工程を示す図解的な断面図である。 図６Ｈの次の工程を示す図解的な断面図である。 図６Ｉの次の工程を示す図解的な断面図である。 図６Ｊの次の工程を示す図解的な断面図である。 図６Ｋの次の工程を示す図解的な断面図である。 図６Ｌの次の工程を示す図解的な断面図である。 図６Ｍの次の工程を示す図解的な断面図である。 図６Ｎの次の工程を示す図解的な断面図である。 本発明の第４の実施形態に係る半導体装置の構造を示す図解的な断面図である。 図７に示す半導体装置の製造方法を説明するための図解的な断面図である。 図８Ａの次の工程を示す図解的な断面図である。 図８Ｂの次の工程を示す図解的な断面図である。 図８Ｃの次の工程を示す図解的な断面図である。 図８Ｄの次の工程を示す図解的な断面図である。 図８Ｅの次の工程を示す図解的な断面図である。 図８Ｆの次の工程を示す図解的な断面図である。 図８Ｇの次の工程を示す図解的な断面図である。 図８Ｈの次の工程を示す図解的な断面図である。 図８Ｉの次の工程を示す図解的な断面図である。
符号の説明
１ 半導体装置
２ 半導体層
４ ＮＭＯＳＦＥＴ形成領域（第２素子形成領域）
５ ＰＭＯＳＦＥＴ形成領域（第１素子形成領域）
６ 素子分離部
１０ ゲート絶縁膜（第１ゲート絶縁膜）
１１ ゲート電極（第１ゲート電極）
１２ サイドウォール（第１サイドウォール）
１３ 基部
１４ 本体部
１８ ゲート絶縁膜（第２ゲート絶縁膜）
１９ ゲート電極（第２ゲート電極）
２０ サイドウォール（第２サイドウォール）
２１ 基部
２２ 本体部
２４ 引張り応力膜
２５ 酸化膜
２６ 窒化膜
５１ 半導体装置
５２ 半導体層
５４ ＮＭＯＳＦＥＴ形成領域（第２素子形成領域）
５５ ＰＭＯＳＦＥＴ形成領域（第１素子形成領域）
５６ 素子分離部
６０ ゲート絶縁膜（第１ゲート絶縁膜）
６１ ゲート電極（第１ゲート電極）
６２ サイドウォール（第１サイドウォール）
６３ 基部
６４ 本体部
６８ ゲート絶縁膜（第２ゲート絶縁膜）
６９ ゲート電極（第２ゲート電極）
７０ サイドウォール（第２サイドウォール）
７１ 基部
７２ 本体部
７５ 酸化膜
７６ 窒化膜
８０ 引張り応力膜
１０１ 半導体装置
１０２ 半導体層
１０４ ＮＭＯＳＦＥＴ形成領域（第２素子形成領域）
１０５ ＰＭＯＳＦＥＴ形成領域（第１素子形成領域）
１０６ 素子分離部
１１０ ゲート絶縁膜（第１ゲート絶縁膜）
１１１ ゲート電極（第１ゲート電極）
１１２ サイドウォール（第１サイドウォール）
１１３ 基部
１１４ 本体部
１１８ ゲート絶縁膜（第２ゲート絶縁膜）
１１９ ゲート電極（第２ゲート電極）
１２０ サイドウォール（第２サイドウォール）
１２１ 基部
１２２ 本体部
１２４ 圧縮応力膜
１２５ 酸化膜
１２６ 窒化膜
１３０ 引張り応力膜
１５１ 半導体装置
１５２ 半導体層
１５４ ＮＭＯＳＦＥＴ形成領域（第２素子形成領域）
１５５ ＰＭＯＳＦＥＴ形成領域（第１素子形成領域）
１５６ 素子分離部
１６０ ゲート絶縁膜（第１ゲート絶縁膜）
１６１ ゲート電極（第１ゲート電極）
１６２ サイドウォール（第１サイドウォール）
１６３ 基部
１６４ 本体部
１６８ ゲート絶縁膜（第２ゲート絶縁膜）
１６９ ゲート電極（第２ゲート電極）
１７０ サイドウォール（第２ゲート電極）
１７１ 基部
１７２ 本体部
１７４ 圧縮応力膜
１７５ 酸化膜
１７６ 窒化膜

Claims (9)

  1. 半導体層と、
    前記半導体層の表層部に形成され、前記半導体層において、第１導電型のＭＯＳＦＥＴを形成するための第１素子形成領域と第２導電型のＭＯＳＦＥＴを形成するための第２素子形成領域とを分離する素子分離部と、
    前記第１素子形成領域における前記半導体層の表面上に選択的に形成される第１ゲート絶縁膜と、
    前記第１ゲート絶縁膜上に形成される第１ゲート電極と、
    前記第１ゲート絶縁膜および前記第１ゲート電極の周囲に形成される第１サイドウォールと、
    前記第２素子形成領域における前記半導体層の表面上に選択的に形成される第２ゲート絶縁膜と、
    前記第２ゲート絶縁膜上に形成される第２ゲート電極と、
    前記第２ゲート絶縁膜および前記第２ゲート電極の周囲に形成される第２サイドウォールとを備え、
    前記第１サイドウォールは、前記半導体層の表面に接する基部と、前記基部上に形成され、前記基部の周縁よりも側方に張り出した本体部とを含む、半導体装置。
  2. 前記第１導電型は、Ｐ型であり、
    前記第２導電型は、Ｎ型であり、
    前記半導体層の表層部における前記第２ゲート絶縁膜と対向するチャネル領域には、引張り応力が加えられている、請求項１に記載の半導体装置。
  3. 前記半導体層、前記第１ゲート電極および前記第２ゲート電極上に、前記半導体層の表層部における前記第２ゲート絶縁膜と対向するチャネル領域に引張り応力を加えるための引張り応力膜を備えている、請求項１または２に記載の半導体装置。
  4. 前記第１導電型は、Ｎ型であり、
    前記第２導電型は、Ｐ型であり、
    前記半導体層の表層部における前記第２ゲート絶縁膜と対向するチャネル領域には、圧縮応力が加えられている、請求項１に記載の半導体装置。
  5. 前記半導体層の表層部における前記第１ゲート絶縁膜と対向するチャネル領域には、引張り応力が加えられている、請求項４に記載の半導体装置。
  6. 前記半導体層、前記第１ゲート電極および前記第２ゲート電極上に、前記半導体層の表層部における前記第１ゲート絶縁膜と対向するチャネル領域に圧縮応力を加えるための圧縮応力膜を備えている、請求項４または５に記載の半導体装置。
  7. ＰＭＯＳＦＥＴとＮＭＯＳＦＥＴとを備える半導体装置の製造方法において、
    前記ＰＭＯＳＦＥＴを形成すべき第１素子形成領域において、半導体層の表面上に、第１ゲート絶縁膜および当該第１ゲート絶縁膜に積層される第１ゲート電極を形成する工程と、前記ＮＭＯＳＦＥＴを形成すべき第２素子形成領域において、前記半導体層の表面上に、第２ゲート絶縁膜および当該第２ゲート絶縁膜上に積層される第２ゲート電極を形成する工程と、
    前記半導体層、前記第１ゲート電極および前記第２ゲート電極上に、酸化膜を形成する工程と、
    前記酸化膜上に窒化膜を形成する工程と、
    前記酸化膜および前記窒化膜をエッチバックすることにより、前記第１ゲート絶縁膜および前記第１ゲート電極の周囲に、前記酸化膜からなる基部と前記窒化膜からなる本体部とを備える第１サイドウォールを形成するとともに、前記第２ゲート絶縁膜および前記第２ゲート電極の周囲に、前記酸化膜からなる基部と前記窒化膜からなる本体部とを備える第２サイドウォールを形成する工程と、
    前記第１サイドウォールの前記基部をエッチングすることにより、前記第１サイドウォールを前記本体部の周縁が前記第１サイドウォールの前記基部の周縁よりも側方に張り出した形状に形成する工程と、
    前記半導体層、前記第１ゲート電極および前記第２ゲート電極上に、前記半導体層の表層部における前記第２ゲート絶縁膜と対向するチャネル領域に引張り応力を加えるための引張り応力膜を形成する工程とを含む、半導体装置の製造方法。
  8. 前記引張り応力膜を形成する工程の後、熱処理を行う工程をさらに含む、請求項６に記載の半導体装置の製造方法。
  9. ＮＭＯＳＦＥＴとＰＭＯＳＦＥＴとを備える半導体装置の製造方法において、
    前記ＮＭＯＳＦＥＴを形成すべき第１素子形成領域において、半導体層の表面上に、第１ゲート絶縁膜および当該第１ゲート絶縁膜上に積層される第１ゲート電極を形成する工程と、前記ＰＭＯＳＦＥＴを形成すべき第１素子形成領域において、前記半導体層の表面上に、第２ゲート絶縁膜および当該第２ゲート絶縁膜上に積層される第２ゲート電極を形成する工程と、
    前記半導体層、前記第１ゲート電極および前記第２ゲート電極上に、酸化膜を形成する工程と、
    前記酸化膜上に窒化膜を形成する工程と、
    前記酸化膜および前記窒化膜をエッチバックすることにより、前記第１ゲート絶縁膜および前記第１ゲート電極の周囲に、前記酸化膜からなる基部と前記窒化膜からなる本体部とを備える第１サイドウォールを形成するとともに、前記第２ゲート絶縁膜および前記第２ゲート電極の周囲に、前記酸化膜からなる基部と前記窒化膜からなる本体部とを備える第２サイドウォールを形成する工程と、
    前記第１サイドウォールの前記基部をエッチングすることにより、前記第１サイドウォールを前記本体部の周縁が前記第１サイドウォールの前記基部の周縁よりも側方に張り出した形状に形成する工程と、
    前記半導体層、前記第１ゲート電極および前記第２ゲート電極上に、前記半導体層の表層部における前記第２ゲート絶縁膜と対向するチャネル領域に圧縮応力を加えるための圧縮応力膜を形成する工程とを含む、半導体装置の製造方法。
JP2008004606A 2008-01-11 2008-01-11 半導体装置およびその製造方法 Pending JP2009170523A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008004606A JP2009170523A (ja) 2008-01-11 2008-01-11 半導体装置およびその製造方法
US12/318,861 US7994585B2 (en) 2008-01-11 2009-01-09 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008004606A JP2009170523A (ja) 2008-01-11 2008-01-11 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009170523A true JP2009170523A (ja) 2009-07-30

Family

ID=40849901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008004606A Pending JP2009170523A (ja) 2008-01-11 2008-01-11 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US7994585B2 (ja)
JP (1) JP2009170523A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010082328A1 (ja) 2009-01-15 2010-07-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2010183022A (ja) * 2009-02-09 2010-08-19 Renesas Electronics Corp 半導体装置およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237263A (ja) * 2005-02-24 2006-09-07 Fujitsu Ltd 半導体集積回路装置およびその製造方法
JP2007005621A (ja) * 2005-06-24 2007-01-11 Fujitsu Ltd 高歪みｍｏｓトランジスタを含む半導体装置
JP2007036205A (ja) * 2005-06-22 2007-02-08 Fujitsu Ltd 半導体装置およびその製造方法
JP2007509486A (ja) * 2003-09-10 2007-04-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 格子不整合エピタキシャル拡張領域ならびにソースおよびドレイン領域を有するひずみチャネルｃｍｏｓトランジスタ構造体およびその製造方法
JP2007165665A (ja) * 2005-12-15 2007-06-28 Renesas Technology Corp 半導体装置およびその製造方法
JP2007227563A (ja) * 2006-02-22 2007-09-06 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7101742B2 (en) * 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
US20050116360A1 (en) * 2003-12-01 2005-06-02 Chien-Chao Huang Complementary field-effect transistors and methods of manufacture
JP4813778B2 (ja) 2004-06-30 2011-11-09 富士通セミコンダクター株式会社 半導体装置
US20060118892A1 (en) * 2004-12-02 2006-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Structures to Produce a Strain-Inducing Layer in a Semiconductor Device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007509486A (ja) * 2003-09-10 2007-04-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 格子不整合エピタキシャル拡張領域ならびにソースおよびドレイン領域を有するひずみチャネルｃｍｏｓトランジスタ構造体およびその製造方法
JP2006237263A (ja) * 2005-02-24 2006-09-07 Fujitsu Ltd 半導体集積回路装置およびその製造方法
JP2007036205A (ja) * 2005-06-22 2007-02-08 Fujitsu Ltd 半導体装置およびその製造方法
JP2007005621A (ja) * 2005-06-24 2007-01-11 Fujitsu Ltd 高歪みｍｏｓトランジスタを含む半導体装置
JP2007165665A (ja) * 2005-12-15 2007-06-28 Renesas Technology Corp 半導体装置およびその製造方法
JP2007227563A (ja) * 2006-02-22 2007-09-06 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20090179277A1 (en) 2009-07-16
US7994585B2 (en) 2011-08-09

Similar Documents

Publication Publication Date Title
US7732839B2 (en) Semiconductor device and method for fabricating the same
JP5091397B2 (ja) 半導体装置
JP2010010215A (ja) 半導体装置の製造方法
JP2005197753A (ja) ゲート構造を有する半導体デバイス及びその製造方法
JP5137378B2 (ja) 半導体装置及びその製造方法
JP2009033173A (ja) 半導体素子およびその製造方法
JP2006351975A (ja) 半導体装置およびその製造方法
JP2010157588A (ja) 半導体装置及びその製造方法
JP2007043069A (ja) 半導体装置および半導体装置の製造方法
JP2009099815A (ja) 半導体装置の製造方法
JP2006228950A (ja) 半導体装置およびその製造方法
JP2009170523A (ja) 半導体装置およびその製造方法
JP2003229494A (ja) 垂直シリコン−オン−インシュレータ構造の円筒形トランジスタ及びその製造方法
JP2010165907A (ja) 半導体装置の製造方法
JP2008244229A (ja) 半導体装置の製造方法及び半導体装置
JP2007173356A (ja) 半導体装置およびその製造方法
JP2007123850A (ja) 半導体装置およびその製造方法
JP2010141102A (ja) 半導体装置およびその製造方法
KR100724574B1 (ko) 식각저지막을 갖는 반도체 소자 및 그의 제조방법
JP4989921B2 (ja) 半導体装置
JP4590979B2 (ja) 半導体装置及びその製造方法
JP4630235B2 (ja) 半導体装置及びその製造方法
JP2012230993A (ja) 半導体基板、半導体装置及びその製造方法
JP4701850B2 (ja) 半導体装置およびその製造方法
JP2007005626A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130404