以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
(実施の形態1)
本実施の形態の半導体装置およびその製造方法を図面を参照して説明する。
本実施の形態の半導体装置は、nチャネル型(第1導電型)の電界効果トランジスタ、ここではnチャネル型のMISFET(MISFET:Metal Insulator Semiconductor Field Effect Transistor、MIS型電界効果トランジスタ)であるnMISFETQn1と、pチャネル型(第2導電型)の電界効果トランジスタ、ここではpチャネル型のMISFETであるpMISFETQp1とを有する(含む)半導体装置である。すなわち、本実施の形態の半導体装置は、CMISFET(Complementary Metal Insulator Semiconductor Field Effect Transistor)を有する半導体装置である。
図1および図2は、本発明の一実施の形態の半導体装置の要部断面図である。なお、図1は、コンタクトホール33およびプラグ34を横切る断面に対応し、図2はコンタクトホール33およびプラグ34を横切らない断面に対応する。
図1および図2に示される本実施の形態の半導体装置は、SOI(Silicon On Insulator)基板4を用いて製造した半導体装置である。本実施の形態の半導体装置が形成されたSOI基板4は、nチャネル型のMISFET(以下nMISFETという)Qn1が形成されたnMISFET形成領域4Aと、pチャネル型のMISFET(以下pMISFETという)Qp1が形成されたpMISFET形成領域4Bとを有している。
図1および図2に示されるように、単結晶シリコンなどからなる半導体基板(以下、単に基板という)1の主面上には、酸化シリコンなどからなる絶縁層(絶縁体層、BOX(Buried Oxide)層)2が形成されており、絶縁層2の上面(半導体基板1に接する側とは逆側の主面)2a上に単結晶シリコンからなる半導体層(SOI(Silicon On Insulator)層)3が形成されている。これら基板1、絶縁層2および半導体層3により、SOI基板4が形成されている。すなわち、SOI基板4は、絶縁層2上に形成された半導体層3を有するSOI基板であり、SOI層である半導体層3にnMISFETQn1とpMISFETQp1が形成されている。半導体層3の厚みは、例えば、およそ30nmかそれ以下程度である。
SOI基板4の半導体層3には、素子分離溝7に埋め込まれた絶縁体(例えば酸化シリコン)からなる素子分離領域9が形成されている。素子分離溝7の底部は絶縁層2に到達しているので、素子分離領域9の底部は絶縁層2に接続している。素子分離領域9によって、nMISFET形成領域4Aの半導体層3と、pMISFET形成領域4Bの半導体層3とが、それぞれ他の領域から電気的に分離(絶縁)されている。
nMISFET形成領域4Aにおいて、SOI基板4の半導体層3にp型ウエル(p型半導体領域、第1半導体領域)11が形成され、pMISFET形成領域4Bにおいて、SOI基板4の半導体層3にn型ウエル(n型半導体領域、第2半導体領域)12が形成されている。すなわち、nMISFET形成領域4Aの半導体層3は、ホウ素(B)などのp型(第2導電型)の不純物をイオン注入してp型ウエル11とされ、pMISFET形成領域4Bの半導体層3は、リン(P)またはヒ素(As)などのn型(第1導電型)の不純物をイオン注入してn型ウエル12とされている。
nMISFET形成領域4Aにおいて、p型ウエル11上に、酸化シリコンなどからなるゲート絶縁膜13aを介して、nMISFETQn1のゲート電極16aが形成され、pMISFET形成領域4Bにおいて、n型ウエル12上に、酸化シリコンなどからなるゲート絶縁膜13bを介して、pMISFETQp1のゲート電極16bが形成されている。ゲート電極16a,16bは、例えば、不純物を導入した低抵抗の多結晶シリコン膜(ドープトポリシリコン膜)などからなる。ゲート電極16aの下部のp型ウエル11は、nMISFETQn1のチャネルが形成される領域(チャネル形成領域)となり、ゲート電極16bの下部のn型ウエル12は、pMISFETQp1のチャネルが形成される領域(チャネル形成領域)となる。
各ゲート電極16a,16bの両側壁上には、窒化シリコンなどの絶縁体(絶縁膜)からなるオフセットスペーサ(側壁絶縁膜)17を介して、酸化シリコンなどの絶縁体(絶縁膜)からなるサイドウォールスペーサ(側壁絶縁膜)23が形成されている。サイドウォールスペーサ23は、ゲート電極16a,16bの側壁上に形成された側壁絶縁膜として機能するが、サイドウォールスペーサ23とオフセットスペーサ17とを合わせたものを、ゲート電極16a,16bの側壁上に形成された側壁絶縁膜とみなすこともできる。
nMISFET形成領域4Aの半導体層3において、半導体層3の内部のチャネル形成領域を挟んで互いに離間する領域に、(一対の)n−型半導体領域(イクステンション)21が形成され、n−型半導体領域21の外側(チャネル形成領域から離れる側)に、n−型半導体領域21よりも不純物濃度が高い、ソース・ドレイン用の(一対の)n+型半導体領域(第1導電型の第3半導体領域)24が形成されている。n−型半導体領域21は、半導体層3において、ゲート電極16aの側壁上のオフセットスペーサ17に対して自己整合で形成されており、チャネル形成領域に接する位置に形成されている。n+型半導体領域24は、半導体層3において、ゲート電極16aの側壁上のサイドウォールスペーサ23に対して自己整合で形成されており、n−型半導体領域21の分だけチャネル形成領域から離間しn−型半導体領域21に接する位置に形成されている。n+型半導体領域24がnMISFETQn1のソース・ドレイン領域(ソースまたはドレイン領域)として機能するが、n−型半導体領域21とn+型半導体領域24を合わせたものをnMISFETQn1のソース・ドレイン領域とみなすこともできる。従って、nMISFETQn1のソースおよびドレイン領域は、それぞれn−型半導体領域21とn−型半導体領域21よりも不純物濃度が高いn+型半導体領域24とを有しており、LDD(Lightly Doped Drain)構造を備えている。
pMISFET形成領域4Bの半導体層3において、半導体層3の内部のチャネル形成領域を挟んで互いに離間する領域に、(一対の)p−型半導体領域(イクステンション)22が形成され、p−型半導体領域22の外側(チャネル形成領域から離れる側)に、p−型半導体領域22よりも不純物濃度が高い、ソース・ドレイン用の(一対の)p+型半導体領域(第2導電型の第4半導体領域)25が形成されている。p−型半導体領域22は、半導体層3において、ゲート電極16bの側壁上のオフセットスペーサ17に対して自己整合で形成されており、チャネル形成領域に接する位置に形成されている。p+型半導体領域25は、半導体層3において、ゲート電極16bの側壁上のサイドウォールスペーサ23に対して自己整合で形成されており、p−型半導体領域22の分だけチャネル形成領域から離間しp−型半導体領域22に接する位置に形成されている。p+型半導体領域25がpMISFETQp1のソース・ドレイン領域(ソースまたはドレイン領域)として機能するが、p−型半導体領域22とp+型半導体領域25を合わせたものをpMISFETQp1のソース・ドレイン領域とみなすこともできる。従って、pMISFETQp1のソースおよびドレイン領域は、それぞれp−型半導体領域22とp−型半導体領域22よりも不純物濃度が高いp+型半導体領域25とを有しており、LDD(Lightly Doped Drain)構造を備えている。
このように、nMISFET形成領域4Aの半導体層3に、p型ウエル11、n−型半導体領域21およびn+型半導体領域24が形成され、p型ウエル11上にゲート絶縁膜13aを介してゲート電極16aが形成されている。また、pMISFET形成領域4Bの半導体層3に、n型ウエル12、p−型半導体領域22およびp+型半導体領域25が形成され、n型ウエル12上にゲート絶縁膜13bを介してゲート電極16bが形成されている。これにより、SOI基板4のnMISFET形成領域4Aにおける半導体層3に、nMISFETQn1(nチャネル型の第1電界効果トランジスタ)が形成され、SOI基板4のpMISFET形成領域4Bにおける半導体層3に、pMISFETQp1(pチャネル型の第2電界効果トランジスタ)が形成されている。
本実施の形態では、SOI基板4の半導体層3(シリコン層)にp型ウエル11、n型ウエル12、p−型半導体領域22、n−型半導体領域21、n+型半導体領域24およびp+型半導体領域25が形成されているが、半導体層3(シリコン層)の厚み(絶縁層2上のシリコン部分の厚み)が、p+型半導体領域25よりもn+型半導体領域24で薄くなっている。換言すれば、半導体層3の厚みがn+型半導体領域24で局所的に薄くなっており、絶縁層2の上面2aからn+型半導体領域24の上面27aまでの厚み(SOI基板4の主面に垂直な方向の厚みまたは距離)t1が、絶縁層2の上面2aからp+型半導体領域25の上面27bまでの厚み(SOI基板4の主面に垂直な方向の厚みまたは距離)t2よりも薄く(小さく)なっている(t1<t2)。すなわち、SOI基板4の半導体層3にnMISFETQn1とpMISFETQp1が形成されているが、nMISFETQn1のソース・ドレイン領域(n+型半導体領域24)における半導体層3の厚み(上記厚みt1に相当)が、pMISFETQp1のソース・ドレイン領域(p+型半導体領域25)における半導体層3の厚み(上記厚みt2に相当)よりも薄くなっている。このため、p+型半導体領域25の上面27bに比べて、n+型半導体領域24の上面27aは、SOI基板4の絶縁層2側に後退している(近づいている)。なお、n+型半導体領域24の上面27aは、n+型半導体領域24のうち、サイドウォールスペーサ23の下に位置しない領域(サイドウォールスペーサ23よりも外側の領域)の上面であり、また、n+型半導体領域24における半導体層3の上面にも対応する。p+型半導体領域25の上面27bは、p+型半導体領域25のうち、サイドウォールスペーサ23の下に位置しない領域(サイドウォールスペーサ23よりも外側の領域)の上面であり、また、p+型半導体領域25における半導体層3の上面にも対応する。
SOI基板4(の半導体層3)の主面の全面上に、n+型半導体領域24、p+型半導体領域25およびゲート電極16a,16bを覆うように、絶縁膜31が形成されている。絶縁膜31は、半導体層3に対して引っ張り応力を与える絶縁膜である。すなわち、半導体層3上の絶縁膜31により、半導体層3に引っ張り応力が作用している(与えられている)。
絶縁膜31は、少なくともnMISFET形成領域4Aの半導体層3上に形成する必要があるが、本実施の形態のように、nMISFET形成領域4AおよびpMISFET形成領域4Bの半導体層3上に絶縁膜31を形成すれば、すなわちSOI基板4の半導体層3の全面上に絶縁膜31を形成すれば、より好ましい。これにより、SOI基板4上に堆積した絶縁膜31を加工する必要がなくなり、半導体装置の製造工程数を低減できる。
絶縁膜31は、窒化シリコン膜であることが好ましく、熱CVD(CVD:Chemical Vapor Deposition、化学気相成長)法により形成した窒化シリコン膜であれば、より好ましい。シリコン層(p型ウエル11、n型ウエル12、n+型半導体領域24およびp+型半導体領域25を含む半導体層3)上に熱CVD法で堆積した窒化シリコン膜(絶縁膜31)は、そのシリコン層(半導体層3)に対して引っ張り応力を与える(作用させる)ことができる。
上記のように半導体層3の厚みがn+型半導体領域24で局所的に薄くなっているので、絶縁膜31によって半導体層3に引っ張り応力が作用することで、半導体層3のうち、厚みが薄い部分(すなわちn+型半導体領域24)に引っ張り応力が集中して、nMISFET形成領域4Aでは半導体層3が下に凸の向きに湾曲した状態となっている。一方、pMISFET形成領域4Bでは、p+型半導体領域25を含む半導体層3の厚みが厚いことから、絶縁膜31による引っ張り応力が作用しても、半導体層3が湾曲するのが防止されている。
絶縁膜31上には、例えば酸化シリコン膜などからなる絶縁膜(層間絶縁膜)32が形成されている。絶縁膜32の膜厚は、絶縁膜31の膜厚よりも厚く、層間絶縁膜として機能することができる。絶縁膜32の上面は平坦化されている。
n+型半導体領域24(ソース、ドレイン)、p+型半導体領域25(ソース、ドレイン)およびゲート電極16の上部などに、絶縁膜31,32を貫通するように、コンタクトホール(開口部、孔)33が形成されている。コンタクトホール33の底部では、n+型半導体領域24、p+型半導体領域25またはゲート電極16などが露出されている。
コンタクトホール33内には、プラグ(導電体部、埋込導体)34が埋め込まれている。プラグ34は、例えば、コンタクトホール33の底部および側壁上のバリア膜(例えば窒化チタン膜)34aと、コンタクトホール33内を埋める主導体膜であるタングステン膜34bとにより形成されている。プラグ34が埋め込まれた絶縁膜32上には、配線35が形成されている。配線35は、例えば、下から順に形成されたチタン膜35a、窒化チタン膜35b、アルミニウム膜35c、チタン膜35dおよび窒化チタン膜35eの積層膜などからなる。アルミニウム膜35cは、アルミニウム(Al)単体またはアルミニウム合金などのアルミニウムを主成分とする導電体膜である。配線35はプラグ34を介して、nMISFETQn1のソースまたはドレイン用のn+型半導体領域24やゲート電極16a、あるいはpMISFETQp1のソースまたはドレイン用のp+型半導体領域25やゲート電極16bなどと電気的に接続されている。配線35は、上記のようなアルミニウム配線に限定されず種々変更可能であり、例えばタングステン配線や銅配線(例えばダマシン法で形成した埋込銅配線)とすることもできる。絶縁膜32上に更に層間絶縁膜や上層の配線層などが形成されているが、ここではその図示および説明は省略する。第2層配線以降はダマシン法により形成した埋込銅配線とすることもできる。
次に、本実施の形態の半導体装置の製造方法について説明する。
図3〜図14は、本発明の一実施の形態の半導体装置の製造工程中の要部断面図である。
まず、図3に示されるように、単結晶シリコン(例えばp型の単結晶シリコン)などからなる基板(半導体基板)1と、基板1の主面上に形成された酸化シリコンなどからなる絶縁層2と、絶縁層2の上面2a上に形成された単結晶シリコン(例えばp型の単結晶シリコン)からなる半導体層3とを有するSOI基板4を準備する。SOI基板4は、種々の手法を用いて製造することができ、例えば、2枚の半導体基板(半導体ウエハ)を貼り合わせて研磨することにより製造することができる。他の手法、例えばスマートカット(Smart Cut)プロセスなどを用いてSOI基板4を製造することもできる。半導体層3の厚み(SOI基板4の主面に垂直な方向の厚み)は、例えば、およそ30nmかそれ以下程度とすることができる。
次に、図4に示されるように、SOI基板4(半導体層3)の主面上に、酸化シリコン膜などからなる絶縁膜5を形成し、絶縁膜5上に、窒化シリコンなどからなる絶縁膜6を形成する。それから、フォトリソグラフィ法を用いて絶縁膜6をドライエッチングし、絶縁膜6をハードマスクとして絶縁膜5および半導体層3をドライエッチングすることにより、SOI基板4(半導体層3)の主面に絶縁層2に達する素子分離溝7を形成する。
次に、図5に示されるように、熱酸化法などを用いて素子分離溝7内を酸化して素子分離溝の内壁上に酸化シリコン膜8aを形成してから、絶縁膜6上に素子分離溝7を埋めるように絶縁膜(例えば酸化シリコン膜)8を形成する。それから、CMP(CMP:Chemical Mechanical Polishing、化学機械研磨)法などを用いて余分な絶縁膜8を除去し、素子分離溝7内に絶縁膜8を埋め込む(残す)ことにより、酸化シリコンなどの絶縁体(ここでは酸化シリコン膜8aおよび絶縁膜8)からなる素子分離領域9を形成する。その後、絶縁膜6をエッチングなどにより除去する。
次に、図6に示されるように、nMISFET形成領域4Aにおける半導体層3に、p型ウエル11を形成し、pMISFET形成領域4Bにおける半導体層3に、n型ウエル12を形成する。p型ウエル11は、例えばホウ素(B)などのp型の不純物をnMISFET形成領域4Aの半導体層3にイオン注入することなどによって形成することができ、n型ウエル12は、例えばリン(P)またはヒ素(As)などのn型の不純物をpMISFET形成領域4Bの半導体層3にイオン注入することなどによって形成することができる。
次に、図7に示されるように、絶縁膜5を除去して半導体層3(p型ウエル11およびn型ウエル12)の表面を清浄化した後、半導体層3(p型ウエル11およびn型ウエル12)の表面にゲート絶縁膜(ゲート絶縁膜用の絶縁膜)13を形成する。ゲート絶縁膜13は、例えば薄い酸化シリコン膜などからなり、例えば熱酸化法などによって形成することができ、その膜厚は、例えば1.5nm程度とすることができる。また、ゲート絶縁膜13を酸窒化シリコン膜により形成することもできる。また、ゲート絶縁膜13を、いわゆるhigh−k絶縁膜(高誘電率膜)により形成することも可能である。
次に、SOI基板4(の半導体層3)の主面上に(すなわちゲート絶縁膜13上に)、導電膜(導体膜、導電性膜)14および絶縁膜15を順に形成する。導電膜14はゲート電極形成用の導電膜であり、絶縁膜15はゲート電極加工時のハードマスク用の絶縁膜である。導電膜14は、例えば低抵抗の多結晶シリコン膜(不純物を導入した多結晶シリコン膜、ドープトポリシリコン膜)により形成することができ、その膜厚は、例えば100nm程度とすることができる。絶縁膜15は、例えば酸化シリコン膜または窒化シリコン膜などにより形成することができ、その膜厚は、例えば50nm程度とすることができる。
次に、図8に示されるように、絶縁膜15上に形成したフォトレジストパターン(図示せず)をエッチングマスクとして用いて、絶縁膜15をエッチング(ドライエッチング)してパターニングする。フォトレジストパターンを除去した後、パターニングされた絶縁膜15をエッチングマスク(ハードマスク)として用いて、導電膜14をエッチング(ドライエッチング)してパターニングする。これにより、パターニングされた導電膜14からなるゲート電極16がゲート絶縁膜13上に形成される。なお、ゲート電極16のうち、p型ウエル11上にゲート絶縁膜13を介して形成されたゲート電極16aが、n型MISFETQn1用のゲート電極16aとなり、ゲート電極16のうち、n型ウエル12上にゲート絶縁膜13を介して形成されたゲート電極16bが、pMISFETQp1用のゲート電極16bとなる。また、ゲート絶縁膜13のうち、ゲート電極16aの下のゲート絶縁膜13aが、n型MISFETQn1用のゲート絶縁膜13aとなり、ゲート絶縁膜13のうち、ゲート電極16bの下のゲート絶縁膜13bが、p型MISFETQp1用のゲート絶縁膜13bとなる。
次に、図9に示されるように、絶縁膜15をウェットエッチングなどにより除去する。それから、例えば熱酸化処理などを行うことにより、ゲート絶縁膜13を修復するとともに、ゲート電極16a,16bの露出表面上に薄い酸化シリコン膜(図示せず)を形成する。この薄い酸化シリコン膜の膜厚は、例えば2nm程度である。
次に、SOI基板4の主面の全面に、ゲート電極16a,16bを覆うように、窒化シリコンなどからなる絶縁膜(オフセットスペーサ17形成用の絶縁膜)をCVD法などにより堆積し、この絶縁膜(窒化シリコン膜)をエッチバック(異方性エッチング)して、ゲート電極16a,16bの側壁上に絶縁膜を残し、他の領域の絶縁膜を除去する。これにより、ゲート電極16a,16bの側壁上にオフセットスペーサ17を形成する。また、上記のように、ゲート電極16a,16bの露出表面上に薄い酸化シリコン膜(図示せず)を形成した後に、窒化シリコン膜を形成した場合は、オフセットスペーサ17はその薄い酸化シリコン膜とその上の窒化シリコン膜とからなる。オフセットスペーサ17の幅(ゲート長方向の厚み)は、例えば10nm程度とすることができる。
次に、p型ウエル11のゲート電極16aおよびオフセットスペーサ17の両側の領域にリン(P)またはヒ素(As)などのn型の不純物をイオン注入することにより、p型ウエル11にn−型半導体領域21を形成し、n型ウエル12のゲート電極16bおよびオフセットスペーサ17の両側の領域にホウ素(B)などのp型の不純物をイオン注入することにより、n型ウエル12にp−型半導体領域22を形成する。n−型半導体領域21およびp−型半導体領域22は、ゲート電極16a,16bの側壁上のオフセットスペーサ17に対して自己整合して形成されるが、オフセットスペーサ17の形成を省略することも可能であり、この場合、n−型半導体領域21およびp−型半導体領域22は、ゲート電極16a,16bに対して自己整合して形成される。
次に、図10に示されるように、SOI基板4の主面上に、ゲート電極16a,16bおよびオフセットスペーサ17を覆うように、酸化シリコン膜などの絶縁膜(サイドウォールスペーサ23形成用の絶縁膜)を堆積し、この絶縁膜をエッチバック(異方性エッチング)してゲート電極16a,16bの側壁上に絶縁膜(サイドウォールスペーサ23)を残し、他の領域の絶縁膜を除去する。これにより、ゲート電極16a,16bの側壁上に、オフセットスペーサ17を介して、サイドウォールスペーサ23を形成する。サイドウォールスペーサ23の幅(ゲート長方向の厚み)は、例えば50nm程度とすることができる。
次に、サイドウォールスペーサ23をイオン注入阻止マスクとして用いて、p型ウエル11のゲート電極16a、オフセットスペーサ17およびサイドウォールスペーサ23の両側の領域にリン(P)またはヒ素(As)などのn型の不純物をイオン注入することにより、サイドウォールスペーサ23に自己整合してn+型半導体領域24をp型ウエル11に形成する。また、サイドウォールスペーサ23をイオン注入阻止マスクとして用いて、n型ウエル12のゲート電極16b、オフセットスペーサ17およびサイドウォールスペーサ23の両側の領域にホウ素(B)などのn型の不純物をイオン注入することにより、サイドウォールスペーサ23に自己整合してp+型半導体領域25をn型ウエル12に形成する。イオン注入後、導入した不純物の活性化のためのアニール処理(熱処理)を行うこともできる。
次に、図11に示されるように、n+型半導体領域24の上部を除去する(以下この工程をステップS1と称する)。ステップS1では、例えばウェットエッチングなどにより、n+型半導体領域24の上部を除去することができる。これにより、n+型半導体領域24の上面27aが絶縁層2側に後退する。この際、n+型半導体領域24に比べてp+型半導体領域25の上部が除去されないようにする。すなわち、ステップS1では、n+型半導体領域24の除去量(エッチング量)がp+型半導体領域25の除去量(エッチング量)よりも大きくなるようにする。これにより、p型ウエル11、n型ウエル12、n+型半導体領域24およびp+型半導体領域25を含む半導体層3(シリコン層)の厚み(絶縁層2上のシリコン部分の厚み)が、p+型半導体領域25よりもn+型半導体領域24で薄くなる。換言すれば、絶縁層2の上面2aからn+型半導体領域24の上面27aまでの厚み(SOI基板4の主面に垂直な方向の厚みまたは距離)t1が、絶縁層2の上面2aからp+型半導体領域25の上面27bまでの厚み(SOI基板4の主面に垂直な方向の厚みまたは距離)t2よりも薄く(小さく)なる(t1<t2)。また、n+型半導体領域24の厚み(SOI基板4の主面に垂直な方向の厚み)は、p+型半導体領域25の厚み(SOI基板4の主面に垂直な方向の厚み)よりも薄くなる。これを実現するために、例えば、ステップS1では、フォトレジスト膜(図示せず)でp+型半導体領域25を含むpMISFET形成領域4Bを覆い、n+型半導体領域24を含むnMISFET形成領域4Aを露出した状態で、ウェットエッチングを行うことで、p+型半導体領域25が除去(エッチング)されることなくn+型半導体領域24の上部だけを除去(エッチング)することができる。これにより、n+型半導体領域24の上部が除去されて浅い溝26が形成される。
上記ステップS1では、n+型半導体領域24の上部を除去(エッチング)するための除去液(エッチング液)に、過酸化水素とアンモニアの混合液を用いれば、より好ましい。
上記除去液(過酸化水素とアンモニアの混合液)を用いた場合、p型不純物をドープ(導入)したシリコン層(p+型半導体領域25はこれに相当する)に比べて、n型不純物をドープしたシリコン層(n+型半導体領域24はこれに相当する)の方が、エッチングされ易い。上記のように半導体層3は単結晶のシリコン層からなるので、p+型半導体領域25はp型不純物をドープしたシリコン層であり、n+型半導体領域24はn型不純物をドープしたシリコン層である。このため、上記ステップS1において、pMISFET形成領域4Bを覆う上記フォトレジスト膜を用いることなく、nMISFET形成領域4AおよびpMISFET形成領域4Bの両方を露出した状態で上記除去液を用いたウェットエッチングを行うこともでき、この場合も、p+型半導体領域25のエッチング(除去)量よりもn+型半導体領域24のエッチング(除去)量を大きくすることができる。
また、上記ステップS1を次のようにして行うこともできる。プラズマ酸化によりシリコン層(半導体層3)の上面を酸化する場合、p型不純物をドープ(導入)したシリコン層(p+型半導体領域25)に比べて、n型不純物をドープしたシリコン層(n+型半導体領域24)の方が酸化され易く、シリコン層の上面に形成される酸化シリコン膜の厚みは、p型不純物をドープしたシリコン層に比べて、n型不純物をドープしたシリコン層の方が厚くなる傾向にある。このことを利用し、上記ステップS1の第1段階として、まずプラズマ酸化を用いてn+型半導体領域24およびp+型半導体領域25の上面27a,27bを酸化して酸化シリコン膜を形成する。この第1段階では、p+型半導体領域25に比べて、n+型半導体領域24の方が酸化され易く、n+型半導体領域24の上面27aに形成される酸化シリコン膜の厚みが、p+型半導体領域25の上面27bに形成される酸化シリコン膜の厚みよりも厚くなる。このため、上記第1段階よりも前(プラズマ酸化の前)のn+型半導体領域24とp+型半導体領域25の厚みが同じであった場合、上記第1段階後(プラズマ酸化後)のn+型半導体領域24の厚みは、酸化量が多かった分だけ、p+型半導体領域25の厚みよりも薄くなる。その後、プラズマ酸化により形成したこの酸化シリコン膜を、上記ステップS1の第2段階として、フッ酸などを用いたウェットエッチングにより除去すれば、この第2段階の酸化シリコン膜の除去(ウェットエッチング)工程後のn+型半導体領域24の厚みは、p+型半導体領域25の厚みよりも薄くなる。また、上記ステップS1の第1段階の酸化プラズマ処理は、n+型半導体領域24やp+型半導体領域25を形成するためのイオン注入の際にイオン注入阻止マスクとして使用したフォトレジスト層を除去するための酸素プラズマによるアッシング処理の際に、同時に行うことも可能であり、これにより、製造工程数を低減できる。
ステップS1の後、図12に示されるように、SOI基板4(の半導体層3)の主面の全面上に、n+型半導体領域24、p+型半導体領域25およびゲート電極16a,16bを覆うように、絶縁膜31を形成(堆積)する。絶縁膜31の膜厚(堆積膜厚)は、例えば40nm程度とすることができる。
絶縁膜31は、半導体層3に対して引っ張り応力を与える膜であり、好ましくは、熱CVD法により形成した窒化シリコン膜である。絶縁膜31を熱CVD法で堆積した窒化シリコン膜とすることで、その上に絶縁膜31を堆積した半導体層3に対して引っ張り応力を作用させる(与える)ことができる。
上記のようにステップS1でn+型半導体領域24の上部を除去することで、半導体層3の厚みをn+型半導体領域24で他の領域よりも薄くしているので、絶縁膜31によって半導体層3に引っ張り応力が作用すると、半導体層3のうち、厚みが薄い部分(すなわちn+型半導体領域24)に応力が集中して、図12に示されるように、nMISFET形成領域4Aでは半導体層3が下に凸の向きに湾曲する。一方、pMISFET形成領域4Bでは、半導体層3の厚みが厚いことにより、半導体層3の湾曲は防止される。
次に、図13に示されるように、絶縁膜31上に、絶縁膜(層間絶縁膜)32を形成する。絶縁膜32は、例えば酸化シリコン膜などからなり、CVD法などにより形成することができる。絶縁膜32の形成後、必要に応じてCMP処理などを行って絶縁膜32の表面を平坦化する。
次に、図14に示されるように、フォトリソグラフィ法を用いて絶縁膜32上に形成したフォトレジストパターン(図示せず)をエッチングマスクとして、絶縁膜32,31をドライエッチングすることにより、n+型半導体領域24(ソース、ドレイン)、p+型半導体領域25(ソース、ドレイン)およびゲート電極16a,16bの上部などにコンタクトホール(開口部)33を形成する。この際、まず絶縁膜31をエッチングストッパ膜として用いて絶縁膜32をドライエッチングして絶縁膜32にコンタクトホール33を形成し、それからコンタクトホール33の底部で絶縁膜31をドライエッチングすることにより、絶縁膜31,32を貫通するコンタクトホール33を形成することができる。これにより、コンタクトホール33の形成のためのドライエッチング工程で、半導体層3(n+型半導体領域24やp+型半導体領域25)がダメージを受けるのを防止することができる。なお、図14は、上記図1と同様、コンタクトホール33およびプラグ34を横切る断面である。
次に、コンタクトホール33内にプラグ34を形成する。プラグ34を形成するには、例えば、コンタクトホール33の内部を含む絶縁膜32上にバリア膜(例えば窒化チタン膜)34aを形成した後、タングステン膜34bをCVD法などによってバリア膜34a上にコンタクトホール33を埋めるように形成する。それから、絶縁膜32上の不要なタングステン膜34bおよびバリア膜34aをCMP法またはエッチバック法などによって除去し、コンタクトホール33内にバリア膜34aおよびタングステン膜34bを残すことにより、コンタクトホール33内に埋め込まれたバリア膜34aおよびタングステン膜34bからなるプラグ34を形成することができる。
次に、プラグ34が埋め込まれた絶縁膜32上に、配線35を形成する。例えば、チタン膜35a、窒化チタン膜35b、アルミニウム膜35c、チタン膜35dおよび窒化チタン膜35eをスパッタリング法などによって順に形成し、フォトリソグラフィ法およびドライエッチング法などを用いてパターニングすることで、配線35を形成することができる。その後、更に層間絶縁膜や上層の配線層などが形成されるが、ここではその説明は省略する。
次に、本実施の形態の効果について、より詳細に説明する。
nチャネル型の電界効果トランジスタ(MISFET)とpチャネル型の電界効果トランジスタ(MISFET)では、チャネルを流れるオン電流(ドレイン電流)の応力依存性が異なる。すなわち、シリコン層上に形成した電界効果トランジスタに対して応力負荷をかけた場合、nチャネル型の電界効果トランジスタでは、引っ張り応力によりオン電流(ドレイン電流)が増加するのに対して、pチャネル型の電界効果トランジスタでは、引っ張り応力によりオン電流(ドレイン電流)が減少し、圧縮応力によりオン電流(ドレイン電流)が増加する傾向にある。
本実施の形態では、上記のように、SOI基板4(の半導体層3)の主面上に、n+型半導体領域24、p+型半導体領域25およびゲート電極16a,16bを覆うように、半導体層3に対して引っ張り応力を与え得る絶縁膜31を形成している。この絶縁膜31により、半導体層3には、引っ張り応力が作用する。
半導体層3は、SOI基板4のSOI層であり、半導体層3の全体の厚みは、所望の膜厚に制御することができる。半導体層3の膜厚が薄いと、半導体層3に引っ張り応力が作用したときに、半導体層3が湾曲しやすく、半導体層3の膜厚が厚いと、半導体層3は湾曲しにくい。また、半導体層3に作用する引っ張り応力が大きいと、半導体層3は湾曲しやすく、半導体層3に作用する引っ張り応力が小さいと、半導体層3は湾曲しにくい。このため、絶縁膜31により半導体層3に引っ張り応力を作用させ、半導体層3の膜厚を制御することで、半導体層3を局所的に湾曲させ、半導体層3の結晶格子に引っ張り方向の歪み(引っ張り歪み)を生じさせることが可能である。
絶縁膜31による引っ張り応力は、nMISFET形成領域4AとpMISFET形成領域4Bの両方で生じ得るが、本実施の形態では、上記のように、半導体層3の厚みがp+型半導体領域25よりもn+型半導体領域24で局所的に薄くなっている。すなわち、SOI基板4の絶縁層2の上面2aからn+型半導体領域24の上面27aまでの厚みt1(n+型半導体領域24における半導体層3の厚みに相当)が、SOI基板4の絶縁層2の上面2aからp+型半導体領域25の上面27bまでの厚みt2(p+型半導体領域25における半導体層3の厚みに相当)よりも薄くなっている(t1<t2)。半導体層3の厚みが局所的に薄くなった状態で、半導体層3に対して引っ張り応力を与える絶縁膜31を形成すると、半導体層3のうち、厚みが薄い部分(すなわちn+型半導体領域24)に引っ張り応力が集中し、nMISFET形成領域4Aで半導体層3が下に凸の向きに湾曲した状態となる。すなわち、nMISFET形成領域4Aでは、n+型半導体領域24における半導体層3の厚みが薄いことから、絶縁膜31による引っ張り応力によって半導体層3が下に凸の方向に湾曲するように作用し、半導体層3の結晶格子に引っ張り方向の歪み(引っ張り歪み)が生じる。
一方、pMISFET形成領域4Bでは、p+型半導体領域25における半導体層3の厚みが厚いことから、応力による湾曲が生じにくく、絶縁膜31による引っ張り応力が作用しても、半導体層3が湾曲するのを抑制または防止することができ、半導体層3の結晶格子に引っ張り方向の歪み(引っ張り歪み)が生じるのを抑制または防止できる。従って、nMISFET形成領域4Aでは、半導体層3が下に凸の方向に湾曲し、pMISFET形成領域4Bでは、半導体層3が湾曲するのを抑制または防止することができる。
このため、nMISFET形成領域4Aでは、半導体層3が下に凸の方向に湾曲して、ゲート電極16aの下のチャネル形成領域に引っ張り歪が形成され、nMISFETQn1のチャネル形成領域を構成するシリコンの結晶格子が引っ張り方向に歪んで、面間隔が広がるように作用する。従って、電子の移動度が増加するなどして、nMISFETQn1のチャネルを流れるオン電流(ドレイン電流)を増加させることができる。また、SOI基板4の絶縁層2は圧縮応力の膜であり、これもnMISFETQn1のチャネル形成領域の引っ張り歪の形成を促進するように作用し、nMISFETQn1のオン電流を増加させる。
一方、本実施の形態とは異なり、nMISFET形成領域4Aと同様にpMISFET形成領域4Bでも半導体層3が下に凸の方向に湾曲した場合、ゲート電極16bの下のチャネル形成領域にも引っ張り歪が形成されてしまい、pMISFETQp1のチャネル形成領域を構成するシリコンの結晶格子が引っ張り方向に歪んで面間隔が広がるように作用する。これは、pMISFETQp1に対してオン電流(ドレイン電流)を低下させるように作用する。
それに対して、本実施の形態では、nMISFET形成領域4Aでは、n+型半導体領域24における半導体層3の厚みを薄くして、絶縁膜31による引っ張り応力で半導体層3を下に凸の方向に湾曲させるが、pMISFET形成領域4Bでは、p+型半導体領域25における半導体層3の厚み(厚みt2に対応)を厚くして、絶縁膜31による引っ張り応力が作用しても、半導体層3が湾曲するのを抑制または防止している。このため、pMISFET形成領域4Bでは、nMISFET形成領域4Aとは異なり、半導体層3はほとんど湾曲しておらず、ゲート電極16bの下のチャネル形成領域には引っ張り歪が形成されないので、pMISFETQp1のチャネル形成領域を構成するシリコンの結晶格子が引っ張り方向に歪む(面間隔が広がる)のを抑制または防止することができる。これにより、pMISFETQp1のオン電流を低下するのを防止することができる。
従って、本実施の形態では、nMISFET形成領域4Aでは、nMISFETQn1のチャネル形成領域に引っ張り歪を生じさせて、nMISFETQn1のオン電流(ドレイン電流)を増加させることができ、pMISFET形成領域4Bでは、pMISFETQp1のチャネル形成領域に引っ張り歪が生じるのを抑制または防止することで、pMISFETQp1のオン電流(ドレイン電流)の低下を防止することができる。これにより、nMISFETとpMISFETを備えた半導体装置、すなわちCMISFETを備えた半導体装置において、nMISFETとpMISFETの両方で高いオン電流を両立させることができ、全体としての特性を向上させることができる。
また、n+型半導体領域24での半導体層3の厚み(厚みt1に対応)が、p+型半導体領域25での半導体層3の厚み(厚みt2に対応)よりも、10nm以上薄ければ(小さければ)、より好ましい。すなわち、SOI基板4の絶縁層2の上面2aからn+型半導体領域24の上面27aまでの厚みt1が、SOI基板4の絶縁層2の上面2aからp+型半導体領域25の上面27bまでの厚みt2よりも、10nm以上薄ければ(小さければ)、より好ましい(t1≦t2−10nm)。これにより、nMISFET形成領域4Aでは、絶縁膜31による引っ張り応力によって半導体層3を下に凸の方向に的確に湾曲させることができるとともに、pMISFET形成領域4Bでは、半導体層3が湾曲するのを的確に抑制または防止でき、nMISFETQn1とpMISFETQp1の高いオン電流をより的確に実現できる。
また、本実施の形態とは異なり、SOI基板を用いずに、一般的なシリコン単結晶の半導体基板を用いた場合、半導体基板の厚みを局所的に調整してから引っ張り応力を与える膜(絶縁膜31)を半導体基板上に形成しても、シリコン層を構成する半導体基板全体の厚みが厚いため、本実施の形態のようなnMISFET形成領域でのみのシリコン層の湾曲を実現できない。
本実施の形態では、SOI基板4を用いているので、半導体層3の一部(すなわちn+型半導体領域24の上部)をエッチングにより除去して半導体層3の厚みを局所的に調整することで、絶縁膜31の応力による半導体層3の湾曲が局所的に生じることが可能な程度に、半導体層3の初期厚みを設定することができる。このため、半導体層3をnMISFET形成領域4Aでだけ湾曲させることが可能になる。また、本実施の形態では、SOI基板4を用いて、CMISFETを備えた半導体装置を製造しているので、ソース・ドレインとウエル領域間の寄生容量を低減することができる。このため、CMISFEを有する半導体装置の性能を向上でき、例えば高速化を図ることができる。これは、以下の実施の形態2〜4についても同様である。
また、SOI基板4の絶縁層2は半導体層3における引っ張り歪みの形成を促進するように作用するので、SOI基板4を用いたことにより、nMISFETQn1のチャネル形成領域の引っ張り歪みを大きくでき、nMISFETQn1のオン電流を向上させることができる。pMISFET形成領域4Bでは、半導体層3の厚みが厚いため、SOI基板4を用いても、pMISFETQp1のチャネル領域に引っ張り歪みが生じるのを抑制または防止できる。
また、本実施の形態では、半導体層3の厚みを局所的に調節することで、nMISFETQn1とpMISFETQp1のチャネル形成領域の歪みを制御している。このため、たとえ絶縁膜31の厚みを薄くして半導体層3に作用する引っ張り応力が小さくなったとしても、その分nMISFET形成領域4Aでn+型半導体領域24の上部を除去して半導体層3の厚みを薄くすれば、nMISFETQn1のチャネル形成領域に引っ張り歪みを形成することができる。このため、本実施の形態では、絶縁膜31を薄膜化しても、nMISFETQn1およびpMISFETQp1のチャネル形成領域の歪みを制御できるので、絶縁膜31の薄膜化が可能である。微細化や高集積化のために隣り合うゲート電極間の間隔(スペース)を縮小させた場合、応力制御用の絶縁膜(ここでは絶縁膜31)の膜厚が厚いと、隣り合うゲート電極間が応力制御用の絶縁膜で埋まってしまい、隣り合う(近接する)ゲート電極間にコンタクトホール33を上手く形成できない可能性が生じてしまう。本実施の形態では、上記のように応力制御用の絶縁膜である絶縁膜31の薄膜化が可能であるので、微細化や高集積化のために隣り合うゲート電極間の間隔を縮小させても、その分、絶縁膜31を薄くすることで、隣り合うゲート電極間が絶縁膜31で埋まるのを防止でき、隣り合う(近接する)ゲート電極間にコンタクトホール33を的確に形成することができる。このため、半導体装置の微細化や高集積化が可能になる。また、コンタクトホール33に埋め込まれたプラグ34とソースまたはドレイン領域との電気的接続の信頼性を向上でき、半導体装置の製造歩留まりを向上することが可能となる。
また、本実施の形態では、絶縁膜31を応力制御用の絶縁膜としてだけではなく、コンタクトホール33形成時のエッチングストッパ膜として用いることもできる。すなわち、応力制御用の絶縁膜31上に層間絶縁膜としての絶縁膜32を形成し、コンタクトホール33形成のための絶縁膜32のドライエッチングの際に、応力制御用の絶縁膜31をエッチングストッパ膜として用い、それから、コンタクトホール33の底部で絶縁膜31をドライエッチングすることにより、絶縁膜31,32を貫通するコンタクトホール33を形成している。このため、コンタクトホール33の形成のためのドライエッチング工程で、半導体層3(n+型半導体領域24やp+型半導体領域25)が過剰にエッチングされてダメージを受けるのを防止することができる。また、絶縁膜31を窒化シリコン膜により形成すれば、応力制御膜だけでなく、上記エッチングストッパ膜の機能を絶縁膜31に的確に持たせることができるので、より好ましい。また、絶縁膜31を熱CVD法により形成した窒化シリコン膜とすれば、上記のように、絶縁膜31によりnMISFETQn1へ引っ張り応力を作用させてnMISFETQn1のオン電流を増加させることができるとともに、上記エッチングストッパ膜の機能を絶縁膜31に的確に持たせることができるので、更に好ましい。
また、チャネル形成領域に引っ張り歪みを形成する必要があるのは、nMISFETであり、pMISFETには引っ張り応力を作用させる必要はない。このため、絶縁膜31は、少なくともnMISFETQn1(すなわちゲート電極16aおよびn+型半導体領域24)を覆うようにnMISFET形成領域4Aの半導体層3上に形成する。これにより、nMISFETQn1のチャネル形成領域に引っ張り歪みを形成でき、nMISFETQn1のオン電流を向上させることができる。
しかしながら、本実施の形態のように、nMISFET形成領域4AだけでなくpMISFET形成領域4Bの半導体層3上にも絶縁膜31を形成すれば、すなわちSOI基板4の半導体層3の全面上にnMISFETQn1(すなわちゲート電極16aおよびn+型半導体領域24)とpMISFETQp1(すなわちゲート電極16bおよびp+型半導体領域25)を覆うように絶縁膜31を形成すれば、より好ましい。これにより、SOI基板4上に堆積した絶縁膜31を加工する必要がないので、半導体装置の製造工程数を低減できる。また、nMISFET形成領域4AだけでなくpMISFET形成領域4Bの半導体層3上にも絶縁膜31を形成すれば、上記のようにコンタクトホール33形成のための絶縁膜32のドライエッチング工程で、nMISFET形成領域4AとpMISFET形成領域4Bの両方で絶縁膜31をエッチングストッパ膜として使用することができる。このため、nMISFET形成領域4AだけでなくpMISFET形成領域4Bでも、コンタクトホール33を的確に形成することが可能になる。
また、本実施の形態とは異なり、絶縁膜31を全面に形成する代わりに、nMISFET形成領域4Aに引っ張り応力を発生させる絶縁膜を形成し、pMISFET形成領域4Bに圧縮応力を発生させる絶縁膜を形成する場合、nMISFET形成領域4AとpMISFET形成領域4Bに異なる絶縁膜を選択的に形成する必要があるため、絶縁膜の堆積および加工を2回繰り返すことになり、半導体装置の製造工程数が増加してしまう。それに対して、本実施の形態では、応力制御膜としては絶縁膜31だけを形成し、半導体層3の厚みを局所的に調節することで、nMISFETQn1とpMISFETQp1のチャネル形成領域の歪みを制御している。このため、nMISFET形成領域4AとpMISFET形成領域4Bに応力制御膜として同じ絶縁膜31を形成することができるので、半導体装置の製造工程数を低減できる。
(実施の形態2)
図15および図16は、本発明の他の実施の形態である半導体装置の要部断面図であり、上記実施の形態1の図1および図2にそれぞれ対応するものである。
本実施の形態では、図15および図16に示されるように、上記実施の形態1と同様、基板1、絶縁層2および半導体層3からなるSOI基板4に、素子分離溝7、素子分離領域9、p型ウエル11、n型ウエル12、ゲート絶縁膜13a,13b、ゲート電極16a,16bおよびオフセットスペーサ17が形成されている。これらの構成は上記実施の形態1とほぼ同様であるので、ここではその説明は省略する。
本実施の形態では、ゲート電極16a,16bの両側壁上には、オフセットスペーサ17を介して絶縁体からなるサイドウォールスペーサ(側壁絶縁膜)23aが形成されている。サイドウォールスペーサ23aの側面41の下部には、ゲート電極16a,16b側に後退した部分である凹部(窪み部、段差部、溝部、後退部)42が形成されている。なお、サイドウォールスペーサ23aの側面41は、ゲート電極16a,16bおよびオフセットスペーサ17側とは逆側の側面、すなわちゲート電極16a,16bやオフセットスペーサ17とは対向しない側の側面である。
サイドウォールスペーサ23aはゲート電極16a,16b側の絶縁膜43と、絶縁膜43上の絶縁膜44とを有している。絶縁膜43は、酸化シリコン膜などからなり、絶縁膜44は、窒化シリコン膜などからなる。ゲート電極16a,16bの側壁の下部上の位置には絶縁膜44が形成されておらず、絶縁膜43の下部が絶縁膜44の側面よりもゲート電極16a,16b側に後退し、絶縁膜44と半導体層3との間の少なくとも一部に絶縁膜43が無いことにより、凹部42が形成されている。なお、絶縁膜43は、オフセットスペーサ17に接して形成されているが、オフセットスペーサ17が不要の場合は、オフセットスペーサ17の形成を省略し、絶縁膜43は、ゲート電極16a,16bの側壁に接して形成される。
また、図15および図16に示されるように、上記実施の形態1と同様、nMISFET形成領域4Aの半導体層3(p型ウエル11)内には、n−型半導体領域21およびn+型半導体領域24が形成され、pMISFET形成領域4Bの半導体層3(n型ウエル12)内には、p−型半導体領域22およびp+型半導体領域25が形成されている。n+型半導体領域24(およびn−型半導体領域21)により、nMISFETQn1のソース・ドレイン領域が形成され、p+型半導体領域25(およびn−型半導体領域22)により、pMISFETQp1のソース・ドレイン領域が形成される。
また、本実施の形態においても、上記実施の形態1と同様に、p型ウエル11、n型ウエル12、n+型半導体領域24およびp+型半導体領域25を含む半導体層3(シリコン層)の厚み(絶縁層2上のシリコン部分の厚み)が、p+型半導体領域25よりもn+型半導体領域24で薄くなっている。換言すれば、半導体層3の厚みがn+型半導体領域24で局所的に薄くなっており、絶縁層2の上面2aからn+型半導体領域24の上面27aまでの厚みt1が、絶縁層2の上面2aからp+型半導体領域25の上面27bまでの厚みt2よりも薄く(小さく)なっている。
本実施の形態では、ゲート電極16a,16b、n+型半導体領域24およびp+型半導体領域25上に、それぞれ金属シリサイド膜(金属シリサイド層、例えばニッケルシリサイド膜)47が形成されており、金属シリサイド膜47により、n+型半導体領域24およびp+型半導体領域25などの拡散抵抗やコンタクト抵抗を低抵抗化することができる。金属シリサイド膜47のうち、ゲート電極16a上に形成された金属シリサイド膜47が、金属シリサイド膜47aであり、ゲート電極16b上に形成された金属シリサイド膜47が、金属シリサイド膜47bである。また、金属シリサイド膜47のうち、n+型半導体領域24上に形成された金属シリサイド膜47が、金属シリサイド膜47cであり、p+型半導体領域25上に形成された金属シリサイド膜47が、金属シリサイド膜47dである。金属シリサイド膜47a,47b,47c,47dは、同種の金属シリサイドにより構成されている。
図15および図16に示されるように、金属シリサイド膜47のうちの金属シリサイド膜47a,47bは、ゲート電極16a,16bの上面上だけでなく、各ゲート電極16a,16bの両側のサイドウォールスペーサ23aの側面(側壁)41のうちの凹部42よりも上部の領域上にも連続的に延在している。すなわち、ゲート電極16a,16b(の上面)上に形成された金属シリサイド膜47a,47bは、サイドウォールスペーサ23aの側面41のうちの凹部42よりも上部の領域に延在している。従って、金属シリサイド膜47a,47bは、ゲート電極16a,16bの上面上からサイドウォールスペーサ23aの側面41上まで延在している。
金属シリサイド膜47c,47dは、SOI基板4の半導体層3に形成されたn+型半導体領域24およびp+型半導体領域25の上に形成されており、SOI基板4の半導体層3内には金属シリサイド膜47は形成されていない。すなわち、SOI基板4の半導体層3は金属シリサイド化されておらず、n+型半導体領域24およびp+型半導体領域25内には金属シリサイド膜47c,47dを構成する金属元素は拡散されていない。各ゲート電極16a,16bの両側のサイドウォールスペーサ23aの側面41の凹部42上には金属シリサイド膜47(47a,47b,47c,47d)は形成されておらず、それによって、金属シリサイド膜47aと金属シリサイド膜47cとは絶縁され、金属シリサイド膜47bと金属シリサイド膜47dとは絶縁されている。
また、上記実施の形態1と同様に、本実施の形態においても、SOI基板4の主面上には、n+型半導体領域24(上の金属シリサイド膜47c)、p+型半導体領域25(上の金属シリサイド膜47d)、ゲート電極16a,16b(上の金属シリサイド膜47a,47b)を覆うように絶縁膜31が形成されている。絶縁膜31の材料、形成法および機能については、上記実施の形態1と同様であるので、ここではその説明は省略する。更に、上記実施の形態1と同様に、本実施の形態においても、絶縁膜31上に絶縁膜32が形成され、絶縁膜31,32にコンタクトホール33が形成され、コンタクトホール33内にプラグ34が形成され、プラグ34が埋め込まれた絶縁膜32上に、配線35が形成されている。
次に、本実施の形態の半導体装置の製造方法について説明する。
図17〜図23は、本実施の形態の半導体装置の製造工程中の要部断面図である。図9の工程までは、上記実施の形態1と同様であるのでここではその説明は省略し、図9に続く工程について説明する。
上記実施の形態1と同様にして図9の構造を得た後、図17に示されるように、SOI基板4の主面上に、ゲート電極16a,16bを覆うように、絶縁膜43,44を順に形成する。絶縁膜43と絶縁膜44とは異なる材質の絶縁膜(エッチング速度が異なり得る絶縁膜)からなる。例えば、絶縁膜43は酸化シリコン膜などからなり、CVD法などにより形成することができ、また、絶縁膜44は窒化シリコン膜などからなり、CVD法などにより形成することができる。下層側の絶縁膜43の膜厚(堆積膜厚)は、後述するシリコン膜45の膜厚(堆積膜厚)よりも厚いことが、好ましい。
次に、図18に示されるように、絶縁膜44を反応性イオンエッチングのような異方性のドライエッチングでエッチバックする。この際、絶縁膜44のエッチング速度が絶縁膜43のエッチング速度よりも大きくなるような条件でエッチングを行い、絶縁膜43はエッチングストッパ膜として機能させることができる。それから、露出した絶縁膜43をフッ酸水溶液などを用いてウェットエッチングして除去する。この際、絶縁膜43のエッチング速度が絶縁膜44のエッチング速度よりも大きくなるような条件でエッチングを行う。これにより、ゲート電極16a,16bの側壁上に、オフセットスペーサ17を介して、絶縁膜43,44からなるサイドウォールスペーサ23aが形成され、サイドウォールスペーサ23a以外の絶縁膜43,44は除去される。
絶縁膜43のウェットエッチングの際には、ウェットエッチングは等方的に作用するので、サイドウォールスペーサ23aを構成する絶縁膜44の下方の絶縁膜43もエッチング(サイドエッチング)されて除去される。このため、サイドウォールスペーサ23aの側面41の下部には、ゲート電極16a,16b側に後退した部分である凹部42が形成される。すなわち、ゲート電極16a,16b側の絶縁膜43と絶縁膜43上の絶縁膜44とからなるサイドウォールスペーサ23aにおいて、ゲート電極16a,16bの側壁の下部上の位置には絶縁膜44が形成されておらず、絶縁膜44と半導体層3との間の少なくとも一部に絶縁膜43が無い(エッチングにより絶縁膜43が除去された)ことにより、凹部42が形成される。
次に、上記実施の形態1と同様に、サイドウォールスペーサ23aをイオン注入阻止マスクとして用いて、p型ウエル11のゲート電極16a、オフセットスペーサ17およびサイドウォールスペーサ23aの両側の領域にリン(P)またはヒ素(As)などのn型の不純物をイオン注入することにより、サイドウォールスペーサ23aに整合してp型ウエル11にn+型半導体領域24を形成する。また、サイドウォールスペーサ23aをイオン注入阻止マスクとして用いて、n型ウエル12のゲート電極16b、オフセットスペーサ17およびサイドウォールスペーサ23aの両側の領域にホウ素(B)などのn型の不純物をイオン注入することにより、サイドウォールスペーサ23aに整合してn型ウエル12にp+型半導体領域25を形成する。イオン注入後、導入した不純物の活性化のためのアニール処理(熱処理)を行うこともできる。
次に、図19に示されるように、上記実施の形態1と同様のステップS1工程を行って、n+型半導体領域24の上部を除去する。このステップS1の工程は、上記実施の形態1とほぼ同様にして行うことができるので、ここではその説明は省略する。これにより、上記実施の形態1と同様に、本実施の形態においても、絶縁層2の上面2aからn+型半導体領域24の上面27aまでの厚み(SOI基板4の主面に垂直な方向の厚みまたは距離)t1が、絶縁層2の上面2aからp+型半導体領域25の上面27bまでの厚み(SOI基板4の主面に垂直な方向の厚みまたは距離)t2よりも薄く(小さく)なる(t1<t2)。
次に、本実施の形態では、図20に示されるように、ゲート電極16a,16bの上面とn+型半導体領域24の表面とp+型半導体領域25の表面とが露出した状態で、ゲート電極16の上面とn+型半導体領域24およびp+型半導体領域25の表面を含むSOI基板4の主面上に、シリコン膜45を形成する。すなわち、SOI基板4上に、ゲート電極16a,16bおよびサイドウォールスペーサ23aを覆うように、シリコン膜45を形成する。この際、スパッタリング法などを用いることで、SOI基板4の主面上にシリコン膜45を異方的に形成(堆積)する。これにより、素子分離領域9上、n+型半導体領域24上、p+型半導体領域25上、ゲート電極16a,16bの上面上およびサイドウォールスペーサ23aの側面41上にシリコン膜45が形成されるが、シリコン膜45を異方的に形成したことにより、サイドウォールスペーサ23aの側面41の凹部42上にはシリコン膜45は形成されない。
また、絶縁膜43の膜厚(堆積膜厚)をシリコン膜45の膜厚(堆積膜厚)よりも厚くすることで、サイドウォールスペーサ23aの側面41のうちの凹部42よりも上部の領域上に形成されたシリコン膜45とn+型半導体領域24およびp+型半導体領域25上に形成されたシリコン膜45とが繋がって一体化してしまうのを防止できる。これにより、後で形成される金属シリサイド膜47a,47bと金属シリサイド膜47c,47dとをより確実に絶縁(分離)することが可能となる。
次に、図21に示されるように、フォトリソグラフィ法およびドライエッチング法を用いて、シリコン膜45のうちの、素子分離領域9上に位置する部分を除去する。
次に、SOI基板4の主面上に、すなわちシリコン膜45上に、ニッケル膜などからなる金属膜46を形成する。それから、図22に示されるように、SOI基板4を熱処理することによって、金属膜46とシリコン膜45とを反応させて、金属シリサイド膜47(例えばニッケルシリサイド膜)を形成する。その後、ウェットエッチングなどにより、未反応の金属膜46を除去する。これにより、図22に示されるように、n+型半導体領域24上、p+型半導体領域25上、ゲート電極16a,16bの上面上およびサイドウォールスペーサ23aの側面41上に金属シリサイド膜47が形成されるが、サイドウォールスペーサ23aの側面41の凹部42上には、シリコン膜45が無かったので金属シリサイド膜47は形成されない。
その後の工程は、上記実施の形態1とほぼ同様である。すなわち、上記実施の形態1と同様にして、図23に示されるように、SOI基板4の主面上にゲート電極16a,16bを覆うように絶縁膜31を形成する。絶縁膜31の材料、形成法および機能については、上記実施の形態1と同様であるので、ここではその説明は省略する。更に、上記実施の形態1と同様にして、上記図14および図15に示されるように、絶縁膜31上に絶縁膜32を形成し、絶縁膜31,32にコンタクトホール33を形成し、コンタクトホール33内にプラグ34を形成し、プラグ34が埋め込まれた絶縁膜32上に配線35を形成する。
次に、本実施の形態の効果について、より詳細に説明する。
本実施の形態では、pMISFETQp1のゲート電極16b上に金属シリサイド膜47bが形成されているが、この金属シリサイド膜47bは、ゲート電極16b上だけでなく、ゲート電極16bの上面上からサイドウォールスペーサ23aの側面(側壁)41上まで延在しているので、金属シリサイド膜47bの形成面積は大きい。金属シリサイド膜47bは、金属元素を構成元素として含んでおり、その比重は大きく、また、上記のように形成面積が大きいので、金属シリサイド膜47bの重量が重くなる。従って、金属シリサイド膜47bによって、pMISFETQp1のゲート電極16bの下部のチャネル形成領域(半導体層3、n型ウエル12)に圧縮応力が印加されて圧縮歪みが形成される。
本実施の形態とは異なり、金属シリサイド膜47bがゲート電極16b上に形成されているが、サイドウォールスペーサ(側壁絶縁膜)の側面上には形成されていなかった場合、金属シリサイド膜47bの形成面積が小さく、重量が軽くなるので、金属シリサイド膜47bによるpMISFETQp1のチャネル形成領域には圧縮応力がほとんど印加されず、圧縮歪みは十分には形成されない。それに対して、本実施の形態では、ゲート電極16bの上面上だけでなく、ゲート電極16bの横にも(すなわちサイドウォールスペーサ23aの側面41上にも)金属シリサイド膜47bを形成しているので、金属シリサイド膜47bが重くなり、この重い金属シリサイド膜47bによってゲート電極16bを介してpMISFETQp1のチャネル形成領域に圧縮応力を作用させることができる。
pチャネル型の電界効果トランジスタでは、引っ張り応力によりドレイン電流が減少するが、圧縮応力によりドレイン電流が増加する傾向にある。このため、pMISFETQp1では、金属シリサイド膜47bの重みによってpMISFETQp1のチャネル形成領域に圧縮応力が与えられ、pMISFETQp1のチャネルを流れるオン電流(ドレイン電流)を、より増加させることができる。また、pMISFET形成領域4Bにも絶縁膜31が形成されているが、上記実施の形態1と同様にpMISFET形成領域4Bでは半導体層3の厚みが厚いことで絶縁膜31による引っ張り応力を抑制できる。このため、pMISFET形成領域4Bでは、主として金属シリサイド膜47bによる圧縮応力を作用させることができ、pMISFETQp1のオン電流(ドレイン電流)を、より増加させることができる。
一方、nMISFETQn1のゲート電極16a上にも、金属シリサイド膜47aが形成されているが、本実施の形態においても、上記実施の形態1と同様に、半導体層3の厚みがp+型半導体領域25よりもn+型半導体領域24で局所的に薄くなっている。すなわち、SOI基板4の絶縁層2の上面2aからn+型半導体領域24の上面27aまでの厚み(距離)t1が、SOI基板4の絶縁層2の上面2aからp+型半導体領域25の上面27bまでの厚み(距離)t2よりも薄く(小さく)なっている(t1<t2)。このため、nMISFET形成領域4Aでは、たとえゲート電極16a上の金属シリサイド膜47aの重みにより圧縮応力が作用したとしても、n+型半導体領域24における半導体層3の厚みが薄いことから、絶縁膜31による引っ張り応力で半導体層3が下に凸の方向に湾曲させられ、半導体層3の結晶格子に引っ張り歪みを生じさせることができる。従って、nMISFETQn1のオン電流(ドレイン電流)が低下するのを防止し、オン電流を向上させることができる。
このように、nMISFET形成領域4Aでは、半導体層3を局所的に薄くしたことにより、絶縁膜31による引っ張り応力を効かせ、pMISFET形成領域4Bでは、金属シリサイド膜47bによる圧縮応力を効かせることができ、nMISFETQn1とpMISFETQp1の両方のオン電流(ドレイン電流)を向上させることができる。これにより、nMISFETとpMISFETを備えた半導体装置、すなわちCMISFETを備えた半導体装置において、nMISFETとpMISFETの両方で高いオン電流を両立させることができ、全体としての特性を向上させることができる。
すなわち、本実施の形態では、上記実施の形態1の構成に、更に金属シリサイド膜47(特に金属シリサイド膜47b)を有する構成としたことにより、上記実施の形態1の効果に加えて、pMISFETQp1のオン電流を更に向上させることができるという効果を得ることができる。
また、金属シリサイド膜47a,47bと金属シリサイド膜47c,47dとは、サイドウォールスペーサ23aの側面41の下部の凹部42において、金属シリサイド膜47が形成されていないことにより、電気的に絶縁される。これにより、金属シリサイド膜47a,47bと金属シリサイド膜47c,47dとが短絡するのを防止することができる。
また、本実施の形態では、SOI基板4を用いており、半導体層3の厚みは一般的な半導体基板よりも薄い。このため、SOI基板を用いてMISFETを形成する場合、ソース・ドレインの深さ(接合深さ)は浅くなりやすい。このため、一般的なサリサイド技術を適用した場合、金属の拡散による接合リークが発生する可能性がある。
本実施の形態では、SOI基板4上に形成したシリコン膜45を金属膜46と反応させて金属シリサイド膜47を形成しているので、金属シリサイド膜47c,47dは、SOI基板4の半導体層3に形成されたn+型半導体領域24およびp+型半導体領域25上に形成されており、半導体層3内には金属シリサイド膜47c,47dは形成されていない。このため、n+型半導体領域24およびp+型半導体領域25内に金属シリサイド膜47を構成する金属元素が拡散されるのを抑制または防止でき、金属の拡散による接合リークの発生を防止することができる。従って、SOI基板4を用いたことによりnMISFETQn1およびpMISFETQp1のソース・ドレインの深さ(接合深さ)が浅かったとしても、接合リークを防止することができ、半導体装置の性能を向上できる。例えば、CMISFETを有する半導体装置の待機時の消費電力を低減できる。
また、本実施の形態では、半導体層3の厚みを局所的に調節し、更にゲート電極16b上に金属シリサイド膜47bを形成することで、nMISFETQn1とpMISFETQp1のチャネル形成領域の歪みを制御している。このため、たとえ絶縁膜31の厚みを薄くして半導体層3に作用する引っ張り応力が小さくなったとしても、その分nMISFET形成領域4Aでn+型半導体領域24の上部を除去して半導体層3の厚みを薄くすれば、nMISFETQn1のチャネル形成領域に引っ張り歪みを形成することができる。また、pMISFET形成領域4Bに圧縮応力用の絶縁膜を形成せずとも、金属シリサイド膜47bによってpMISFETQp1のチャネル形成領域に圧縮歪みを形成することができる。このため、本実施の形態では、絶縁膜31を薄膜化しても、nMISFETQn1およびpMISFETQp1のチャネル形成領域の歪みを制御できるので、絶縁膜31の薄膜化が可能である。応力制御用の絶縁膜(ここでは絶縁膜31)の膜厚が厚いと、微細化や高集積化のために隣り合うゲート電極間の間隔(スペース)を縮小させた場合、隣り合うゲート電極間が応力制御用の絶縁膜で埋まってしまい、隣り合う(近接する)ゲート電極間にコンタクトホール33を上手く形成できない可能性が生じてしまう。本実施の形態では、上記のように応力制御用の絶縁膜31の薄膜化が可能であるので、微細化や高集積化のために隣り合うゲート電極間の間隔を縮小させても、隣り合うゲート電極間が絶縁膜31で埋まるのを防止でき、隣り合う(近接する)ゲート電極間にコンタクトホール33を的確に形成することができる。このため、半導体装置の微細化や高集積化が可能になる。また、コンタクトホール33に埋め込まれたプラグ34とソースまたはドレイン領域との電気的接続の信頼性を向上でき、半導体装置の製造歩留まりを向上することが可能となる。
(実施の形態3)
図24は、本実施の形態の半導体装置の製造工程中の要部断面図である。図23の工程までは、上記実施の形態2と同様であるのでここではその説明は省略し、図23に続く工程について説明する。
上記実施の形態2と同様にして図23の構造を得た後、図24に示されるように、nMISFET形成領域4Aを覆い、pMISFET形成領域4Bを露出するようなフォトレジスト膜51を絶縁膜31上に形成する。それから、フォトレジスト膜51をイオン注入阻止マスクとして用いて、pMISFET形成領域4Bの絶縁膜31に対してイオン注入52を行う。図24では、イオン注入52を矢印で模式的に示してある。イオン注入52により、絶縁膜31の組成を変形させて、絶縁膜31が半導体層3に対して作用させている引っ張り応力を減少させることができる。イオン注入52では、Ge(ゲルマニウム)などの重い元素をイオン注入することが好ましく、これにより、絶縁膜31の引っ張り応力の減少効果を高めることができる。また、pMISFET形成領域4Bでは絶縁膜31にイオン注入されて引っ張り応力が減少するが、nMISFET形成領域4Aはフォトレジスト膜51で覆われているので、nMISFET形成領域4Aでは、絶縁膜31に対してイオン注入52が行われず、引っ張り応力が減少しない。イオン注入52を行った後、フォトレジスト膜51を除去する。
その後の工程は、上記実施の形態1,2とほぼ同様である。すなわち、上記実施の形態1,2と同様にして、絶縁膜31上に絶縁膜32を形成し、絶縁膜31,32にコンタクトホール33を形成し、コンタクトホール33内にプラグ34を形成し、プラグ34が埋め込まれた絶縁膜32上に配線35を形成する。
本実施の形態でも、上記実施の形態1,2とほぼ同様の効果を得ることができる。
更に本実施の形態では、pMISFET形成領域4Bの絶縁膜31にイオン注入52を行っている。このため、pMISFET形成領域4Bでは、絶縁膜31による引っ張り応力を減少させることができ、pMISFETQp1のチャネル形成領域に引っ張り方向の歪みが形成されるのをより的確に防止でき、pMISFETQp1のオン電流(ドレイン電流)をより的確に向上させることができる。一方、nMISFET形成領域4Aの絶縁膜31に対してはイオン注入を行っていないので、nMISFET形成領域4Aでは、絶縁膜31による引っ張り応力を維持できる。このため、絶縁膜31によりnMISFETQn1のチャネル形成領域に引っ張り方向の歪みが形成され、nMISFETQn1のオン電流(ドレイン電流)を向上させることができる。これにより、nMISFETとpMISFETを備えた半導体装置、すなわちCMISFETを備えた半導体装置において、nMISFETとpMISFETの両方でより高いオン電流を両立させることができ、全体としての特性をより向上させることができる。
また、本実施の形態では、上記実施の形態2においてpMISFET形成領域4Bの絶縁膜31にイオン注入52を行った場合について図示しているが、本実施の形態を上記実施の形態1に適用することもできる。すなわち、上記実施の形態1において、本実施の形態と同様にpMISFET形成領域4Bの絶縁膜31に対してイオン注入52を行うこともできる。
(実施の形態4)
図25および図26は、本実施の形態の半導体装置の要部断面図であり、上記実施の形態2の図15および図16にそれぞれ対応するものである。
上記実施の形態1〜3では、nMISFET形成領域4AおよびpMISFET形成領域4Bの両方の領域で、半導体層3に引っ張り応力を与え得る膜である絶縁膜31が半導体層3上にゲート電極16a,16b、n+型半導体領域24およびp+型半導体領域25を覆うように形成されていた。
それに対して、本実施の形態の半導体装置では、図25および図26に示されるように、nMISFET形成領域4Aでは、半導体層3に対して引っ張り応力を与える絶縁膜31が半導体層3上にゲート電極16aおよびn+型半導体領域24を覆うように形成されているが、pMISFET形成領域4Bでは、絶縁膜31は形成されておらず、絶縁膜31の代わりに絶縁膜61が形成されている。絶縁膜61は、半導体層3に対して圧縮応力を与える膜である。すなわち、pMISFET形成領域4Bでは、半導体層3に対して圧縮応力を与える絶縁膜61が、半導体層3上にゲート電極16bおよびp+型半導体領域25を覆うように形成されている。他の構成は、上記実施の形態1,2とほぼ同様であるので、ここではその説明は省略する。
次に、本実施の形態の半導体装置の製造方法について説明する。
図27および図28は、本実施の形態の半導体装置の製造工程中の要部断面図である。図23の工程までは、上記実施の形態2と同様であるのでここではその説明は省略し、図23に続く工程について説明する。
上記実施の形態2と同様にして図23の構造を得た後、図27に示されるように、nMISFET形成領域4Aを覆い、pMISFET形成領域4Bを露出するようなフォトレジスト膜(図示せず)を絶縁膜31上に形成し、このフォトレジスト膜をエッチングマスクとして絶縁膜31をドライエッチングすることにより、pMISFET形成領域4Bの絶縁膜31を除去し、nMISFET形成領域4Aの絶縁膜31を残す。その後、フォトレジスト膜を除去する。
次に、図28に示されるように、SOI基板4の主面の全面上に、絶縁膜31およびゲート電極16bを覆うように絶縁膜61を形成する。それから、pMISFET形成領域4Bを覆い、nMISFET形成領域4Aを露出するようなフォトレジスト膜(図示せず)を絶縁膜31上に形成し、このフォトレジスト膜をエッチングマスクとして絶縁膜61をドライエッチングすることにより、nMISFET形成領域4Aの絶縁膜61を除去し、pMISFET形成領域4Bの絶縁膜61を残す。また、このドライエッチング工程では、nMISFET形成領域4Aの絶縁膜31を除去せずに残存させる。その後、フォトレジスト膜を除去する。
絶縁膜61は、半導体層3に対して圧縮応力を与える膜であり、好ましくは、プラズマCVD法により形成した窒化シリコン膜である。シリコン層(p型ウエル11、n型ウエル12、n+型半導体領域24およびp+型半導体領域25を含む半導体層3)上にプラズマCVD法で堆積した窒化シリコン膜(絶縁膜61)は、そのシリコン層(半導体層3)に対して圧縮応力を与える(作用させる)ことができる。pMISFET形成領域4Bの半導体層3上に絶縁膜61を形成したことにより、pMISFET形成領域4Bでは、半導体層3に圧縮応力が作用する。
その後の工程は、上記実施の形態2とほぼ同様である。すなわち、上記実施の形態1,2と同様にして、上記図25および図26に示されるように、絶縁膜31,61上に絶縁膜32を形成し、絶縁膜31,32,61にコンタクトホール33を形成し、コンタクトホール33内にプラグ34を形成し、プラグ34が埋め込まれた絶縁膜32上に配線35を形成する。
次に、本実施の形態の効果について、より詳細に説明する。
上記のように、本実施の形態の半導体装置では、nMISFET形成領域4Aでは、半導体層3に引っ張り応力を与え得る膜である絶縁膜31が半導体層3上にnMISFETQn1(すなわちゲート電極16aおよびn+型半導体領域24)を覆うように形成されている。そして、pMISFET形成領域4Bでは、半導体層3に圧縮応力を与え得る膜である絶縁膜61が半導体層3上にpMISFETQp1(すなわちゲート電極16bおよびp+型半導体領域25)を覆うように形成されている。
pMISFET形成領域4Bでは、半導体層3に圧縮応力を与え得る膜である絶縁膜61が形成されているので、pMISFET形成領域4Bでは、引っ張り応力が印加されずに、絶縁膜61によって半導体層3に圧縮応力が与えられ、pMISFETQp1のチャネル形成領域に圧縮歪みが形成される。更に、上記実施の形態2と同様、金属シリサイド膜47bによって、pMISFETQp1のチャネル形成領域に圧縮応力が印加されて圧縮歪みが形成される。この絶縁膜61の圧縮応力と金属シリサイド膜47bの圧縮応力とにより、pMISFETQp1のチャネルを流れるオン電流(ドレイン電流)を、より増加させることができる。
また、nMISFET形成領域4Aでは、半導体層3に引っ張り応力を与え得る膜である絶縁膜31が形成され、しかも、半導体層3の厚みがp+型半導体領域25よりもn+型半導体領域24で局所的に薄くなっている。すなわち、本実施の形態においても、上記実施の形態1,2と同様に、SOI基板4の絶縁層2の上面2aからn+型半導体領域24の上面までの厚みt1が、SOI基板4の絶縁層2の上面2aからp+型半導体領域25の上面までの厚みt2よりも薄く(小さく)なっている(t1<t2)。このため、nMISFET形成領域4Aでは、たとえゲート電極16a上の金属シリサイド膜47aの重みにより圧縮応力が作用したとしても、n+型半導体領域24における半導体層3の厚みが薄いことから、絶縁膜31による引っ張り応力で半導体層3が下に凸の方向に湾曲させられ、半導体層3の結晶格子に引っ張り歪みを生じさせることができる。従って、nMISFETQn1のオン電流(ドレイン電流)が低下するのを防止し、オン電流を向上させることができる。
このように、nMISFET形成領域4Aでは、半導体層3をn+型半導体領域24で薄くしたことにより、絶縁膜31による引っ張り応力を効かせ、pMISFET形成領域4Bでは、金属シリサイド膜47bによる圧縮応力と絶縁膜61による圧縮応力とを作用させることができ、nMISFETQn1とpMISFETQp1の両方のオン電流(ドレイン電流)を向上させることができる。これにより、nMISFETとpMISFETを備えた半導体装置、すなわちCMISFETを備えた半導体装置において、nMISFETとpMISFETの両方でより高いオン電流を両立させることができ、全体としての特性をより向上させることができる。
また、本実施の形態では、上記実施の形態2においてpMISFET形成領域4Bで絶縁膜31の代わりに絶縁膜61に形成した場合について図示および説明しているが、本実施の形態を上記実施の形態1に適用することもできる。すなわち、上記実施の形態1において、本実施の形態と同様にpMISFET形成領域4Bで絶縁膜31の代わりに絶縁膜61を形成することもできる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。