JP5968708B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5968708B2
JP5968708B2 JP2012163907A JP2012163907A JP5968708B2 JP 5968708 B2 JP5968708 B2 JP 5968708B2 JP 2012163907 A JP2012163907 A JP 2012163907A JP 2012163907 A JP2012163907 A JP 2012163907A JP 5968708 B2 JP5968708 B2 JP 5968708B2
Authority
JP
Japan
Prior art keywords
region
gate electrode
film
layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012163907A
Other languages
English (en)
Other versions
JP2013175700A (ja
Inventor
山本　芳樹
芳樹 山本
秀樹 槇山
秀樹 槇山
岩松　俊明
俊明 岩松
角村　貴昭
貴昭 角村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012163907A priority Critical patent/JP5968708B2/ja
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to US13/747,537 priority patent/US8941178B2/en
Publication of JP2013175700A publication Critical patent/JP2013175700A/ja
Priority to US14/579,242 priority patent/US9196705B2/en
Priority to US14/929,646 priority patent/US9484433B2/en
Application granted granted Critical
Publication of JP5968708B2 publication Critical patent/JP5968708B2/ja
Priority to US15/279,565 priority patent/US9773872B2/en
Priority to US15/628,925 priority patent/US9978839B2/en
Priority to US15/925,850 priority patent/US10263078B2/en
Priority to US16/150,323 priority patent/US10461158B2/en
Priority to US16/575,836 priority patent/US20200013857A1/en
Priority to US17/224,743 priority patent/US11658211B2/en
Priority to US18/135,426 priority patent/US11996448B2/en
Priority to US18/642,509 priority patent/US12261205B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0217—Manufacture or treatment of FETs having insulated gates [IGFET] forming self-aligned punch-through stoppers or threshold implants under gate regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0243—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] using dummy structures having essentially the same shapes as the semiconductor bodies, e.g. to provide stability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0275—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline semiconductor source or drain regions resulting in recessed gates, e.g. forming raised source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/657—Lateral DMOS [LDMOS] FETs having substrates comprising insulating layers, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H10D64/259—Source or drain electrodes being self-aligned with the gate electrode and having bottom surfaces higher than the interface between the channel and the gate dielectric
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W15/00—Highly-doped buried regions of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W15/00—Highly-doped buried regions of integrated devices
    • H10W15/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、特に、ＳＯＩ（Silicon On Insulator）基板を用いた半導体装置およびその製造方法に適用して有効な技術に関するものである。
寄生容量の発生を抑えることのできる半導体装置として、現在、ＳＯＩ基板を用いた半導体装置が使用されている。ＳＯＩ基板は、高抵抗なＳｉ（シリコン）などからなる支持基板上にＢＯＸ（Buried Oxide）膜（埋め込み酸化膜）が形成され、ＢＯＸ膜上にＳｉ（シリコン）を主に含む薄い層（シリコン層）が形成された基板である。ＳＯＩ基板上にＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：ＭＯＳ型電界効果トランジスタ）を形成した場合、シリコン層に形成された拡散領域に発生する寄生容量を低減することができる。このため、ＳＯＩ基板を用いて半導体装置を製造することで、半導体装置の集積密度および動作速度の向上、ラッチアップフリー化などが期待できる。
特許文献１（特開２００９−１５８６７７号公報）には、ＳＯＩ基板上のゲート電極の側壁にサイドウォール用酸化膜を介してダミーサイドウォール用窒化膜を形成した後、ＳＯＩ基板上面のＳＯＩ層上に選択エピ成長領域を形成し、続いて、ダミーサイドウォール用窒化膜を除去した後、エクステンション用不純物およびハロー用不純物を支持基板に打ち込むことが記載されている。ここでは、支持基板に形成したＨａｌｏ部（ハロー領域）が支持基板内のどのような位置に形成されているかは具体的には記載されておらず、Ｈａｌｏ部を構成する不純物の濃度が、ゲート電極の直下とその他の領域でどのように異なるかについても記載されていない。
特許文献２（特開２００７−１８８９９２号公報）には、ＳＯＩ基板上にＭＯＳＦＥＴを形成する際に、ゲート電極の直下の支持基板の表面付近に高濃度拡散領域を形成し、ドレイン領域下およびソース領域下であって、支持基板の表面から所定の深さの領域に高濃度拡散領域を形成することが記載されている。
特許文献３（特開２０１０−２５１３４４号公報）には、ＳＯＩ基板の下部のシリコン基板の上面の全面にｐウエルを形成し、その上のＳＯＩ層上にｎチャネル型ＭＩＳトランジスタを形成することが記載されている。
特開２００９−１５８６７７号公報 特開２００７−１８８９９２号公報 特開２０１０−２５１３４４号公報
ＭＯＳＦＥＴをＳＯＩ基板上に設けた場合、ＭＯＳＦＥＴの微細化が容易となる利点があるが、ＭＯＳＦＥＴが微細化すると、短チャネル特性（短チャネル効果）が悪化し、半導体装置の性能が低下する問題が生じる。
また、短チャネル特性を抑制する目的で、支持基板内に高濃度な拡散領域であるハロー領域を形成することが考えられるが、ハロー領域を支持基板の上面であってゲート電極の直下に形成した場合、短チャネル特性の抑制効果が良好に得られない問題がある。
また、ハロー領域を支持基板の上面の全面に形成した場合、ソース・ドレイン領域を構成する高濃度の拡散領域の直下にハロー領域が存在することにより、ＢＯＸ膜を介してソース・ドレイン領域とハロー領域との間に拡散容量が生じる問題がある。
その他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
一実施の形態である半導体装置の製造方法は、ＳＯＩ基板上のゲート電極の側壁にサイドウォールを形成した後、ＳＯＩ基板上面のシリコン層上にエピタキシャル層を形成し、続いて前記サイドウォールを除去した後、ゲート電極およびエピタキシャル層をマスクとして不純物を打ち込むことで、ハロー領域を支持基板の上面に形成するものである。
本願において開示される一実施の形態によれば、半導体装置の性能を向上させることができる。特に、半導体装置の短チャネル特性を抑制することができる。
また、拡散容量の発生を抑制することができる。
本発明の実施の形態１である半導体装置の製造方法を示す断面図である。 図１に続く半導体装置の製造方法を示す断面図である。 図２に続く半導体装置の製造方法を示す断面図である。 図３に続く半導体装置の製造方法を示す断面図である。 図４に続く半導体装置の製造方法を示す断面図である。 図５に続く半導体装置の製造方法を示す断面図である。 図６に続く半導体装置の製造方法を示す断面図である。 本発明の実施の形態２である半導体装置の製造方法を示す断面図である。 図８に続く半導体装置の製造方法を示す断面図である。 図９に続く半導体装置の製造方法を示す断面図である。 図１０に続く半導体装置の製造方法を示す断面図である。 図１１に続く半導体装置の製造方法を示す断面図である。 本発明の実施の形態３である半導体装置の製造方法を示す断面図である。 図１３に続く半導体装置の製造方法を示す断面図である。 図１４に続く半導体装置の製造方法を示す断面図である。 図１５に続く半導体装置の製造方法を示す断面図である。 図１６に続く半導体装置の製造方法を示す断面図である。 比較例として示す半導体装置の製造方法を示す断面図である。 比較例として示す半導体装置の製造方法を示す断面図である 比較例として示す半導体装置の断面図である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
（実施の形態１）
本実施の形態によるＭＯＳ型電界効果トランジスタ（以下単にＭＯＳＦＥＴと呼ぶ）の製造工程を図面を参照して説明する。図１〜図７は、本実施の形態である半導体装置、例えばＳＯＩ基板上にｎチャネル型ＭＯＳＦＥＴを有する半導体装置の製造工程中の断面図である。
まず、図１に示すように、上方にＢＯＸ膜２およびシリコン層（ＳＯＩ層）３が積層された半導体基板１を用意する。半導体基板１はＳｉ（シリコン）からなる支持基板であり、半導体基板１上のＢＯＸ膜２は酸化シリコン膜であり、ＢＯＸ膜２上のシリコン層３は１〜１０Ωｃｍ程度の抵抗を有する単結晶シリコンからなる層である。
半導体基板１、ＢＯＸ膜２およびシリコン層３からなるＳＯＩ基板はＳｉ（シリコン）からなる半導体基板１の主面に高いエネルギーでＯ２（酸素）をイオン注入し、その後の熱処理でＳｉ（シリコン）と酸素とを結合させ、半導体基板の表面よりも少し深い位置に埋込み酸化膜（ＢＯＸ膜）を形成するＳＩＭＯＸ（Silicon Implanted Oxide）法で形成することができる。また、ＳＯＩ基板は、表面に酸化膜を形成した半導体基板１と、もう１枚のＳｉ（シリコン）からなる半導体基板とを高熱および圧力を加えることで接着して貼り合わせた後、片側のシリコン層を研磨して薄膜化することで形成することもできる。
次に、図２に示すように、シリコン層３にｐ型の不純物（例えばＢ（ホウ素））をイオン注入法により比較的低い濃度で打ち込み、続いて、シリコン層３上に熱酸化法またはＣＶＤ（Chemical Vapor Deposition）法などを用いて酸化シリコン膜（ゲート絶縁膜４用の絶縁膜）を形成する。その後、前記酸化シリコン膜上に、ＣＶＤ法などを用いてポリシリコン膜（ゲート電極５用の導体膜）および窒化シリコン（Ｓｉ３Ｎ４）膜６を順次形成し、フォトリソグラフィ技術およびドライエッチング法を用いて窒化シリコン膜６をパターニングする。続いて、窒化シリコン膜６をハードマスクとして用い、ドライエッチング法により前記ポリシリコン膜および前記酸化シリコン膜をパターニングする。これにより、シリコン層３上に、前記酸化シリコン膜からなるゲート絶縁膜４を形成し、ゲート絶縁膜４上に前記ポリシリコン膜からなるゲート電極５を形成する。
なお、ゲート電極５を構成するポリシリコン膜は、Ｐ（リン）またはＡｓ（ヒ素）などのｎ型の不純物をイオン注入することなどにより、低抵抗のｎ型半導体膜（ドープトポリシリコン膜）とされている。また、前記ポリシリコン膜は、成膜時にはアモルファスシリコン膜であったものを、成膜後（イオン注入後）の熱処理により多結晶シリコン膜に変えることもできる。
続いて、シリコン層３の上面およびゲート電極５を覆うように、例えばＣＶＤ法を用いて酸化シリコン膜７および窒化シリコン（Ｓｉ３Ｎ４）膜８ａを形成し、その後、ＲＩＥ（Reactive Ion Etching）法などにより異方性エッチングを行うことで酸化シリコン膜７および窒化シリコン膜８ａを一部除去し、シリコン層３の上面を露出させる。これにより、ゲート電極５の側壁には、酸化シリコン膜７および窒化シリコン膜８ａからなる積層膜が自己整合的に形成される。
ここで、酸化シリコン膜７はサイドウォール形成用の絶縁膜であり、窒化シリコン膜８ａは、後の工程でゲート電極から離間した位置にエピタキシャル層（せり上げ層、選択成長層）を形成するためのダミーサイドウォール形成用の絶縁膜である。つまり、酸化シリコン膜７および窒化シリコン膜８ａからなる積層膜はダミーサイドウォールであり、完成した半導体装置には、酸化シリコン膜７は残るが窒化シリコン膜８ａは残らない。
次に、図２に示すように、ゲート電極５、酸化シリコン膜７および窒化シリコン膜８ａから露出しているシリコン層３の上面に、エピタキシャル成長法を用いて、主にＳｉ（シリコン）からなるエピタキシャル層９を形成する。これにより、ゲート電極５、酸化シリコン膜７および窒化シリコン膜８ａの外側の領域には、シリコン層３よりも上面の高さが高いシリコン層が形成される。
このとき、エピタキシャル層９の上面は、ゲート電極５の側壁に沿わず、シリコン層３の上面に沿って形成された酸化シリコン膜７の膜厚の上面よりも高い位置にある。すなわち、酸化シリコン膜７の膜厚は５ｎｍ程度であるのに対し、エピタキシャル層９は、酸化シリコン膜７の膜厚より厚い膜厚である２０〜５０ｎｍの膜厚を有している。
なお、ゲート電極５の横にエピタキシャル層９を形成するのは、シリコン層３の膜厚が極端に薄いことに起因している。そして、後の工程においてＭＯＳＦＥＴを構成するソース・ドレイン領域の表面にシリサイド層を形成する際に、エピタキシャル層９が形成されておらず、ソース・ドレイン領域がシリコン層３に形成されている場合、シリサイド層を形成するためのシリコンが、シリコン層３の膜厚だけでは足らなくなるためである。つまり、エピタキシャル層９を形成する理由の一つは、シリサイド層およびソース・ドレイン領域を形成する際に、ソース・ドレイン領域を構成するシリコン層の膜厚を補う必要があるためである。また、エピタキシャル層９を形成する他の理由としては、ＭＯＳＦＥＴのソース・ドレイン領域に付随する寄生抵抗の増大を防ぐことが挙げられる。
次に、図３に示すように、ウェットエッチング法を用いて、ゲート電極５の上部の窒化シリコン膜６およびダミーサイドウォール形成用の絶縁膜である窒化シリコン膜８ａを除去する。
次に、図４に示すように、ゲート電極５をマスクとして、イオン注入法を用いてｎ型の不純物（例えばＡｓ（ヒ素））を比較的低い濃度でシリコン層３の上面に打ち込むことにより、ゲート電極５およびゲート絶縁膜４の横に露出しているシリコン層３の上面およびエピタキシャル層９の上面にエクステンション領域１０を形成する。エクステンション領域１０はゲート電極５の直下のシリコン層３の上面の少なくとも一部には形成されない。また、このイオン注入工程で打ち込まれる不純物イオンは膜厚５ｎｍ程度の酸化シリコン膜７を透過するため、酸化シリコン膜７の直下のシリコン層３にもエクステンション領域１０は形成される。
なお、図４ではシリコン層３の上面の近傍にエクステンション領域１０を示しているが、エクステンション領域１０はシリコン層３の上面から下面にかけて形成されていても構わない。
次に、図５に示すように、ゲート電極５およびエピタキシャル層９をマスクとして、イオン注入法を用いてｐ型の不純物（例えばＢ（ホウ素））を比較的高い濃度で半導体基板１の上方から半導体基板１の上面に打ち込むことにより、ゲート電極５およびエピタキシャル層９間の直下の半導体基板１の上面にハロー領域（ｐ型半導体領域）１１を形成する。ハロー領域１１は、後の工程で形成するＭＯＳＦＥＴの短チャネル特性を抑制するために形成する半導体領域（拡散層）である。
ここでは、ゲート電極５の直下およびエピタキシャル層９の直下の半導体基板１には、ゲート電極５およびエピタキシャル層９がマスクとなることで、ｐ型の不純物（例えばＢ（ホウ素））は殆ど導入されない。したがって、半導体基板１の上面のｐ型の不純物（例えばＢ（ホウ素））の濃度は、ゲート電極５の直下よりも、ゲート電極５の外側であって、ゲート電極５およびエピタキシャル層９間の直下の領域の方が高くなる。同様に、半導体基板１の上面のｐ型の不純物（例えばＢ（ホウ素））の濃度は、エピタキシャル層９の直下よりも、ゲート電極５およびエピタキシャル層９間の直下の領域の方が高くなる。
このようにハロー領域１１がゲート電極５の直下に形成されず、ゲート電極５の両端の直下の近傍にのみ形成されるのは、ゲート電極５、ゲート絶縁膜４、シリコン層３およびＢＯＸ膜２を含めた膜厚が、酸化シリコン膜７、シリコン層３およびＢＯＸ膜２を含めた膜厚よりも厚いためである。同様に、ハロー領域１１がエピタキシャル層９の直下に形成されず、ゲート電極５の両端の直下の近傍にのみ形成されるのは、エピタキシャル層９、シリコン層３およびＢＯＸ膜２を含めた膜厚が、酸化シリコン膜７、シリコン層３およびＢＯＸ膜２を含めた膜厚よりも厚いためである。なお、ＢＯＸ膜２の膜厚は１０〜５０ｎｍ程度であり、ここでは１０ｎｍとしている。また、シリコン層３の膜厚は５〜１５ｎｍ程度であり、ここでは１０ｎｍとしている。
なお、本実施の形態ではエクステンション領域１０を形成するイオン注入工程を行った後にハロー領域１１を形成するイオン注入工程を行う方法について説明したが、エクステンション領域１０を形成する前にハロー領域１１を形成しても構わない。ただし、エクステンション領域１０およびハロー領域１１は必ずエピタキシャル層９を形成した後に形成するものとする。
次に、図６に示すように、例えばＣＶＤ法を用いて、ゲート電極５、酸化シリコン膜７、シリコン層３およびエピタキシャル層９のそれぞれの露出した表面を覆うように窒化シリコン膜８ｂを形成する。その後、ＲＩＥ法などにより異方性エッチングを行うことで窒化シリコン膜８ｂを一部除去し、ゲート電極５、シリコン層３およびエピタキシャル層９のそれぞれの上面を露出させる。これにより、ゲート電極５の側壁には、酸化シリコン膜７を介して窒化シリコン膜８ｂが自己整合的に形成される。これにより、ゲート電極５の側壁には酸化シリコン膜７および窒化シリコン膜８ｂからなるサイドウォールが形成される。
次に、図７に示すように、ゲート電極５、酸化シリコン膜７および窒化シリコン膜８ｂをマスクとして、半導体基板１の上方からｎ型の不純物（例えばＡｓ（ヒ素））を比較的高い濃度でイオン注入することにより、ゲート電極５、酸化シリコン膜７および窒化シリコン膜８ｂから露出しているエピタキシャル層９内に拡散層１２を形成する。拡散層１２およびエピタキシャル層９はソース・ドレイン領域を構成する半導体領域である。前記ソース・ドレイン領域は、不純物が高濃度で導入された拡散層１２とゲート電極５の直下のチャネル領域となるシリコン層３との間に、低濃度の不純物を含むエクステンション領域１０を有するＬＤＤ（Lightly Doped Drain）構造を有している。したがって、拡散層１２の不純物濃度は、エクステンション領域１０の不純物濃度よりも高い。
以上により、ゲート電極５、エクステンション領域１０および拡散層１２を含むｎチャネル型のＭＯＳＦＥＴＱａを形成する。この後の工程の詳しい説明および図示は省略するが、ゲート電極５および拡散層１２上にシリサイド層を形成した後、ＭＯＳＦＥＴＱａを層間絶縁膜により覆い、層間絶縁膜を貫通するコンタクトプラグを前記シリサイド層に接続し、当該コンタクトプラグおよびゲート電極５の上面に接続された配線を形成することで、本実施の形態の半導体装置が完成する。
図７に示す半導体基板１の上面において、ゲート電極の直下の領域を第１領域とし、エクステンション領域１０の直下の領域を第２領域とし、拡散層１２の直下の領域を第３領域とすると、第１領域、第２領域および第３領域は半導体基板１の上面の一方向に並んで配置され、第１領域は第２領域に挟まれるように配置され、第１領域および第２領域は第３領域に挟まれるように配置される。不純物拡散層であるハロー領域１１は第２領域に形成されるため、ハロー領域１１に導入された不純物の濃度は、第１領域よりも第２領域の方が高くなり、第３領域よりも第２領域の方が高くなる。
次に、本実施の形態の半導体装置およびその製造方法の効果について、図１８〜図２０の比較例を用いて説明する。図１８および図１９は、比較例であるＭＯＳＦＥＴを含む半導体装置の製造工程中の断面図であり、図２０は、比較例であるＭＯＳＦＥＴＱｄを含む半導体装置の断面図である。
半導体基板１、ＢＯＸ膜２およびシリコン層３を含むＳＯＩ基板上にＭＯＳＦＥＴを形成する工程の一つとしては、以下の工程が考えられる（図１８参照）。つまり、まずシリコン層３上にゲート電極５を形成した後に、イオン注入を行うことでシリコン層３の上面にエクステンション領域１０ａを形成し、続いて、ゲート電極５の側壁に酸化シリコン膜７および窒化シリコン（Ｓｉ３Ｎ４）膜８からなるサイドウォールを自己整合的に形成する。
その次の工程では、上述した理由により、シリコン層の膜厚を補うため、エピタキシャル成長法によりゲート電極５および前記サイドウォールの外側にエピタキシャル層を形成する。
しかし、エピタキシャル層を形成する前にエクステンション領域１０ａを形成した場合、図１９に示すように、エピタキシャル層９ａ、９ｂおよび９ｃが所望の膜厚および形状で形成されない虞がある。すなわち、図１９に示すように、エピタキシャル層９ａ、９ｂのように、シリコン層３上に均一に成長せず、また、結晶性にばらつきが生じることが考えられる。また、エピタキシャル層９ｃのように、エピタキシャル層が殆ど成長せず、シリコン層３およびエピタキシャル層９ｃを含む層が所望の膜厚を得られないことが考えられる。エピタキシャル層９が過度に薄い場合、エピタキシャル層９上にシリサイド層を形成する際にエピタキシャル層９を含むシリコン層の膜厚が足りなくなり、ソース・ドレイン領域がすべてシリサイド化されてしまう虞がある。
上記のようにエピタキシャル層が所望の形状で形成されないのは、エクステンション領域１０ａを形成するためのイオン注入工程によりダメージを受けたシリコン層３上にエピタキシャル層を形成する場合、前記ダメージに起因してエピタキシャル層が良好に成長しないためである。エピタキシャル層が正常に形成されない場合、シリサイド層がうまく形成されず、また、短チャネル特性が悪化する問題が生じる。
これに対し、図１〜図７を用いて説明したように、エピタキシャル層９を形成する前に、ゲート電極５の側壁に酸化シリコン膜７と窒化シリコン膜８ａとを形成し、その状態でエピタキシャル層を形成することで、エクステンション領域を形成するためのイオン注入によりダメージを受けていないシリコン層３上に、エピタキシャル層９を所望の形状および膜厚で形成することができる。エクステンション領域１０はエピタキシャル層９の形成後の工程であっても、窒化シリコン膜８ａを除去した後にイオン注入を行うことでシリコン層３の上面に形成することが可能である。
ここで、本実施の形態では、図５を用いて説明したように、半導体基板１の上面に、ハロー領域１１を形成している。半導体基板の上面にハロー領域を形成する方法としては、図２０に比較例として示す半導体装置のように、ゲート電極５などを形成する前に、ＳＯＩ基板の上方から半導体基板１の上面の全面にハロー領域（ｐ型半導体領域）１１ａを形成し、その後にゲート電極５、エクステンション領域１０ａ、サイドウォール、エピタキシャル層および拡散層１２ａなどを形成することが考えられる。
半導体基板１の主面にハロー領域を形成すると、短チャネル特性を抑制することが可能である。ここでいう短チャネル特性とは、Ｌｇ−Ｖｔｈ特性の悪化、ＤＩＢＬ（Drain Induced Barrier Lowering）の悪化、およびＳ値（サブシュレッショルド係数：sub-threshold slope）の悪化を含むものである。
Ｌｇ−Ｖｔｈ特性とは、ゲート電極のゲート長Ｌｇとしきい値電圧Ｖｔｈとの関係により決まる特性であり、ＭＯＳＦＥＴが微細化すると、使用するゲート長によってＶｔｈの変化量が大きくなる傾向があるため、ゲート長の微細なばらつきに起因して、各ＭＯＳＦＥＴ間のしきい値電圧Ｖｔｈがばらつきやすくなる問題が生じ、半導体装置の信頼性が悪化する。
また、ＤＩＢＬとは、微細化したＭＯＳＦＥＴのドレイン電圧が増加した際に、しきい値電圧Ｖｔｈの変化が大きくなる特性のことであり、ドレイン電圧の影響が増加することによる障壁低下効果をいうものである。この特性が短チャネル化により悪化すると、ドレイン電圧を高くするにつれてしきい値電圧Ｖｔｈが低くなり、ドレイン領域の空乏層が伸びてソース・ドレイン領域間のリーク電流が増加する。
また、Ｓ値とは、ゲート電圧Ｖｇとドレイン電流Ｉｄとの関係をグラフにした際の、グラフの傾きの逆数を示すものであり、Ｓ値が短チャネル化により大きくなると、電流の立ち上がりが鈍くなり、ＭＯＳＦＥＴの電流駆動力が低下する問題が生じる。また、Ｓ値が大きいと、しきい値電圧Ｖｔｈが同じであっても、ＭＯＳＦＥＴがオフの状態でのリーク電流が大きくなる。
上記したこれらの短チャネル特性の問題は、半導体基板１の主面にハロー領域を形成することにより改善することが可能である。ハロー領域は、ＳＯＩ基板の支持基板である半導体基板の上面に形成した場合、特に上記した短チャネル特性の抑制効果を発揮することが可能であり、逆に、半導体基板の上面から離れた深い領域にハロー領域を形成すると、短チャネル特性の抑制効果は小さくなる。
また、図２０の比較例に示すように、ゲート電極５の直下の半導体基板１の上面にハロー領域１１ａを形成した場合と、ゲート電極５の直下以外の半導体基板の上面にハロー領域を形成した場合とでは、ゲート電極５の直下以外の半導体基板の上面にハロー領域を形成した場合の方が、より効果的に短チャネル特性を抑制することができる。
本実施の形態の半導体装置では、図５を用いて説明したように、ゲート電極５およびエピタキシャル層９をマスクとしてイオン注入を行うことでハロー領域１１を形成しており、ゲート電極５の直下にはハロー領域は形成されないため、より効果的に短チャネル特性を抑制することができる。つまり、半導体基板１の上面において、ゲート電極５の直下よりも、ゲート電極およびエピタキシャル層９の間の直下の領域の方がハロー領域を構成する不純物濃度が高くなるため、より効果的に短チャネル特性を抑制することができる。
また、図２０の比較例に示すように、半導体基板１の上面の全面にハロー領域１１ａを形成すると、不純物が高濃度で導入された拡散層１２ａの直下に、不純物が高濃度で導入されたハロー領域１１ａがＢＯＸ膜２を介して形成されることになる。この場合、拡散層１２ａとハロー領域１１ａとの間に拡散容量（寄生容量、接合容量）が生じるため、特に動作周波数の高いＭＯＳＦＥＴでは、信号のノイズまたは遅延などが顕著に発生する。
容量の発生を防ぐための構造の一つとして、ソース・ドレイン領域を構成する拡散層１２の直下にハロー領域を形成しない構造が考えられる。本実施の形態では、図５を用いて説明したように、ゲート電極５およびエピタキシャル層９をマスクとしてイオン注入を行うことでハロー領域１１を形成しており、エピタキシャル層９の直下にはハロー領域は形成されないため、拡散層１２と半導体基板１との間で拡散容量が発生することを防ぐことができる。
なお、ゲート電極およびサイドウォールなどを形成する前のＳＯＩ基板の上面から半導体基板の上面の全面にハロー領域を形成するイオン注入を行うと、上述したように短チャネル特性および拡散容量が発生する問題が生じる。これに対し、半導体基板の上面の全面にハロー領域を形成せず、フォトレジスト膜などをマスクとしてイオン注入を行い、半導体基板内の所定の領域のみにハロー領域を形成すれば、前述した問題の発生を回避することが可能である。しかし、この方法を用いた場合、ハロー領域を形成するイオン注入工程において用いるマスクを用意し、また、フォトレジスト膜の形成工程を増やす必要があるため、半導体装置の製造コストが増大することになる。
本実施の形態では、図５に示すゲート電極５と、自己整合的に形成されたエピタキシャル層９とをマスクとしてハロー領域を形成するイオン注入を行っているため、新たにマスクを用意する必要がなく、半導体装置の製造工程を簡易化し、また、半導体装置の製造コストの増大を防ぐことができる。
（実施の形態２）
前記実施の形態１では、ゲート電極を形成した後にソース・ドレイン領域を形成するゲートファーストプロセスによりＭＯＳＦＥＴを形成する方法について説明したが、本実施の形態では、ソース・ドレイン領域を形成した後にゲート電極を形成するゲートラストプロセスにより形成されたＭＯＳＦＥＴについて説明する。
以下、図８〜図１２に、本実施の形態の半導体装置の製造工程中の断面図を示す。
まず、前記実施の形態１と同様に、半導体基板１と、半導体基板１上に形成されたＢＯＸ膜２と、ＢＯＸ膜２上に形成されたシリコン層３とを有するＳＯＩ基板を準備する。その後は、図１および図２を用いて説明した工程とほぼ同様の工程を行う。
ただし、図１および図２を用いて説明した工程では、ポリシリコン膜からなるゲート電極５を形成したが、ここではゲート電極５の代わりに、例えばポリシリコン膜からなるダミーゲート電極（犠牲パターン）Ｄ５を形成する。ダミーゲート電極Ｄ５の材料およびパターン形状は前記実施の形態のゲート電極５と同じとする。また、ゲート絶縁膜４（図１参照）は形成しない。また、エクステンション領域１０を形成するための不純物の打ち込みを、ダミーゲート電極Ｄ５の形成後であって、酸化シリコン膜７および窒化シリコン膜８ａからなるサイドウォールの形成前に行う。これにより、ダミーゲート電極Ｄ５の両側のシリコン層３の上面に、ｎ型の不純物（例えばＡｓ（ヒ素））が比較的低濃度で打ち込まれたエクステンション領域１０を形成する。
つまり、ここでは、ＳＯＩ基板上にダミーゲート電極Ｄ５をおよび窒化シリコン膜６の積層膜からなるパターンを形成した後、エクステンション領域１０を形成し、続いてダミーゲート電極Ｄ５の側壁に酸化シリコン膜７および窒化シリコン膜８ａからなるサイドウォールを形成する。続いて、当該サイドウォールおよびダミーゲート電極Ｄ５から露出しているシリコン層３上にエピタキシャル層９を形成する。
その後、エピタキシャル層９にｎ型の不純物（例えばＡｓ（ヒ素））を比較的高い濃度でイオン注入することにより、ダミーゲート電極Ｄ５、酸化シリコン膜７および窒化シリコン膜８ａから露出しているエピタキシャル層９内に拡散層１２を形成する。これにより、図８に示す構造を得る。エクステンション領域１０および拡散層１２は、後に形成するＭＯＳＦＥＴＱｂ（図１２参照）のソース・ドレイン領域を構成している。
次に、図９に示すように、周知のサリサイド技術を用いて、拡散層１２の表面にシリサイド層１３を形成する。シリサイド層１３は、コバルトシリサイド（ＣｏＳｉ）からなる導電膜である。このとき、ダミーゲート電極Ｄ５の上面は窒化シリコン膜６により覆われているため、ダミーゲート電極Ｄ５の上面にシリサイド層は形成されない。
その後、例えばＣＶＤ法を用いて、シリコン層３、シリサイド層１３、前記サイドウォール、窒化シリコン膜６および上記ソース・ドレイン領域を覆うように、エッチングストッパ膜（ライナー絶縁膜）１４および層間絶縁膜１５を順次形成する。エッチングストッパ膜１４は、後の工程で拡散層１２に電気的に接続されるコンタクトプラグを埋め込むためのコンタクトホールを形成するエッチング工程において、エッチングストッパ膜として機能する膜であり、例えば窒化シリコン（Ｓｉ３Ｎ４）膜からなる。また、層間絶縁膜１５は例えば酸化シリコン膜により形成され、その上面は、少なくともダミーゲート電極Ｄ５の上面よりも高い領域に形成する。
続いて、ＣＭＰ（Chemical Mechanical Polishing）法を用いて、層間絶縁膜１５、エッチングストッパ膜１４および窒化シリコン膜６を研磨することで、ダミーゲート電極Ｄ５の上面を露出させ、ダミーゲート電極Ｄ５、エッチングストッパ膜１４および層間絶縁膜１５の上面高さを揃える。
次に、図１０に示すように、例えばウェットエッチング法を用いて、選択的にダミーゲート電極Ｄ５を除去する。これにより、ダミーゲート電極Ｄ５を除去された領域に絶縁膜の開口部ＯＰ１が形成され、開口部ＯＰ１の底面にシリコン層３の上面が露出する。ここでいう開口部ＯＰ１とは、エッチングストッパ膜１４、層間絶縁膜１５、酸化シリコン膜７および窒化シリコン膜８ａからなる絶縁膜の開口部であって、開口部ＯＰ１の側壁には、酸化シリコン膜７の側壁が露出している。
次に、図１１に示すように、不純物（例えばＢ（ホウ素）またはＰ（リン）など）を半導体基板１の主面に向かってイオン注入することにより、半導体基板１の上面に前記不純物が打ち込まれたハロー領域１６を形成する。ここでは、上記イオン注入を半導体基板１の主面に対して垂直な方向から行い、開口部ＯＰ１の底面のシリコン層３およびその下のＢＯＸ膜２を通過して、上記不純物が半導体基板１の主面に打ち込まれる。
このとき、ダミーゲート電極Ｄ５が除去された開口部ＯＰ１以外の領域の半導体基板１およびシリコン層３は、層間絶縁膜１５、エッチングストッパ膜１４、シリサイド層１３、酸化シリコン膜７および窒化シリコン膜８ａにより覆われているため、この領域の半導体基板１およびシリコン層３には前記不純物は打ち込まれない。また、拡散層１２は、層間絶縁膜１５、エッチングストッパ膜１４およびシリサイド層１３により覆われているため、前記不純物は打ち込まれない。
次に、図１２に示すように、ゲート絶縁膜１７およびゲート電極１８を開口部ＯＰ１内に埋め込んで形成する。この場合は、まず、例えばＡＬＤ（Atomic Layer Deposition：原子層堆積）法またはＣＶＤ法を用いて、開口部ＯＰ１の底面および内壁を覆うように、半導体基板１の上面の全面上に高誘電率絶縁膜を形成し、続いて、開口部ＯＰ１内を完全に埋め込むように、スパッタリング法などを用いて金属膜を形成する。上記金属膜は、例えばＴｉＮ膜からなる。
高誘電率絶縁膜は、Ｈｆを含有する絶縁膜であり、Ｈｆ（ハフニウム）を含有する絶縁材料からなり、例えばＨｆＳｉＯＮ膜（ハフニウムシリコンオキシナイトライド膜）、ＨｆＯＮ膜（ハフニウムオキシナイトライド膜）またはＨｆＯ膜（酸化ハフニウム膜またはハフニウムオキサイド膜、代表的なのはＨｆＯ２膜）とすることができる。高誘電率絶縁膜がＨｆＳｉＯＮ膜の場合には、ＡＬＤ（Atomic Layer Deposition：原子層堆積）法またはＣＶＤ法を用いてまずＨｆＳｉＯ膜を堆積する。それから、このＨｆＳｉＯ膜を窒化処理によって窒化することによって、ＨｆＳｉＯＮ膜を形成することができる。
次に、層間絶縁膜上の不要な上記金属膜と、不要な上記高誘電率絶縁膜とを、ＣＭＰ法を用いて研磨して一部除去することにより、層間絶縁膜１５の上面を露出する。これにより、上記金属膜および上記高誘電率絶縁膜は開口部ＯＰ１内のみに残されるように埋め込まれ、前記高誘電率絶縁膜からなるゲート絶縁膜１７と、前記金属膜からなるゲート電極１８とが形成される。つまり、上記研磨工程により、ゲート電極１８と層間絶縁膜１５との上面高さを揃える。このとき、開口部ＯＰ１を挟むように対向する層間絶縁膜１５の側壁間には、層間絶縁膜１５の両方の側壁のそれぞれから順に、エッチングストッパ膜１４、窒化シリコン膜８ａ、酸化シリコン膜７、ゲート絶縁膜１７およびゲート電極１８が形成されている。
ゲート絶縁膜１７は、開口部ＯＰ１内において、シリコン層３の上面および酸化シリコン膜７の側壁に沿うように連続的に形成されている。したがって、シリコン層３とゲート電極１８との間にはゲート絶縁膜１７が形成され、酸化シリコン膜７とゲート電極１８との間には、ゲート電極１８の側壁を覆うゲート絶縁膜１７が形成されている。このため、ゲート電極１８とシリコン層３および酸化シリコン膜７とは接しておらず、電気的に絶縁されている。これにより、ゲート電極１８、エクステンション領域１０および拡散層１２を含むｎチャネル型のＭＯＳＦＥＴＱｂを形成する。
この後の工程の詳しい説明および図示は省略するが、層間絶縁膜１５上およびゲート電極１８上にさらに層間絶縁膜を形成した後、当該層間絶縁膜と層間絶縁膜１５とを貫通するコンタクトプラグを形成し、コンタクトプラグをシリサイド層１３およびゲート電極１８に接続させる。続いて、上記コンタクトプラグの上面に接続された配線を形成することで、本実施の形態の半導体装置が完成する。なお、ゲート電極１８の上面にシリサイド層を形成する工程は必要ない。
上記の製造工程により形成されたＭＯＳＦＥＴＱｂは、図１１を用いて説明したイオン注入工程により、開口部ＯＰ１の直下、すなわち、図１２に示すゲート電極１８の直下の半導体基板１の上面にハロー領域１６を有している。ハロー領域１６は、エッチングストッパ膜１４、層間絶縁膜１５、酸化シリコン膜７および窒化シリコン膜８ａに覆われた領域の半導体基板１の主面には形成されていない。
これは、図１１を用いて説明したイオン注入工程において、エッチングストッパ膜１４および層間絶縁膜１５により覆われていた領域の半導体基板１には、ハロー領域１６を構成する不純物が打ち込まれていないためである。したがって、図１２に示すゲート電極１８の横に形成された拡散層１２の直下の半導体基板１の主面にはハロー領域１６は形成されていない。
つまり、ゲート電極１８の直下の半導体基板１の上面の第１領域は、半導体基板１の上面において当該第１領域に隣接する第２領域よりも、図１１を用いて説明したイオン注入工程で注入したｎ型またはｐ型の不純物の濃度が高い。なお、ここでいう第１領域および第２領域は、エクステンション領域１０、拡散層１２、およびゲート電極１８と同様に、ゲート電極１８のゲート長方向（第１方向）に並んで配置されている。ここでは、第２領域の直上にはゲート電極１８は形成されておらず、第２領域の直上に、ソース・ドレイン領域が形成されている。
ハロー領域１６は、上述したように、ＭＯＳＦＥＴＱｂのＬｇ−Ｖｔｈ特性を調整し、向上させるために形成する半導体領域である。つまり、ハロー領域１６を形成することで、短チャネル化に起因して生じる現象であって、ドレイン電圧を高くした際にしきい値電圧Ｖｔｈが低くなり、ドレイン領域の空乏層が伸びてソース・ドレイン領域間のリーク電流が増加する現象が起こることを防ぐことができる。
半導体基板の上面にハロー領域を形成する方法としては、以下の方法が、考えられる。つまり、図２０に比較例として示す半導体装置のように、ゲート電極５および拡散層１２ａなどを形成する前に、ＳＯＩ基板の上方から半導体基板１の上面の全面にイオン注入をしてハロー領域１１ａを形成し、その後にゲート電極５、エクステンション領域１０ａ、サイドウォール、エピタキシャル層および拡散層１２ａなどを形成することが考えられる。
また、本実施の形態のようにゲートラストプロセスを用いる場合には、ＳＯＩ基板を準備した後であって、ダミーゲート電極Ｄ５、エピタキシャル層９および拡散層１２（図８参照）の形成前に、半導体基板１に対してイオン注入を行うことで、半導体基板１の主面の全面にハロー領域を形成することが考えられる（図示しない）。この場合は、拡散層１２（図８参照）のように、ｎ型の不純物（例えばＡｓ（ヒ素））が高濃度で導入された領域の直下に、ＢＯＸ膜２を介してハロー領域が形成されることとなる。
上記のように、半導体基板１の主面の全面にハロー領域を形成した場合、間にＢＯＸ膜２を介して形成された拡散層１２とハロー領域との間に拡散容量（寄生容量、接合容量）が生じるため、ＭＯＳＦＥＴを動作させた際、信号のノイズまたは遅延が発生する。
これに対し、本実施の形態の半導体装置では、ゲートラストプロセスを用いてＭＯＳＦＥＴＱｂを形成する工程において、ダミーゲート電極Ｄ５を除去した開口部ＯＰ１（図１１参照）に対してイオン注入を行うことで、開口部ＯＰ１の直下の半導体基板１の上面のみにハロー領域１６を形成している。したがって、拡散層１２の直下の半導体基板１の上面にはハロー領域１６が形成されない。これにより、ハロー領域１６を設けることで、短チャネル効果を抑制し、しきい値電圧Ｖｔｈを調整可能とする効果を得るとともに、拡散層１２と半導体基板１との間で拡散容量が発生することを防ぐことができる。
また、本実施の形態では、ゲート電極１８の両側の側壁（両端部）の下方の半導体基板１の主面のみにハロー領域を形成せず、ゲート電極１８の直下の半導体基板１の主面の全面にハロー領域１６を形成している。このように、ゲート電極１８の直下の半導体基板１の主面の全面にハロー領域１６を形成した場合は、ハロー領域１６を構成する不純物がゲート電極１８の下に均一に分布するため、ゲート電極１８の両側の側壁（両端部）の下方の半導体基板１の主面のみにハロー領域を形成した場合に比べて、しきい値電圧のばらつきを抑え、ＤＩＢＬの悪化を防ぐことが可能である。
（実施の形態３）
本実施の形態では、前記実施の形態２と同様に、ゲートラストプロセスによりＭＯＳＦＥＴを形成する場合について説明する。以下では、図１３〜図１７を用いて、オフセットスペーサを除去した領域に対してイオン注入を行い、ゲート電極の両端の直下のみにハロー領域を形成する、本実施の形態の半導体装置の製造工程について説明する。図１３〜図１７は、本実施の形態の半導体装置の製造工程を説明する断面図である。
まず、図１３に示すように、前記実施の形態１および２と同様に、半導体基板１、ＢＯＸ膜２およびシリコン層３を有するＳＯＩ基板を準備する。続いて、シリコン層３上に、ＣＶＤ法などによりポリシリコン膜および窒化シリコン膜６（図示しない）を形成した後、窒化シリコン膜６（図示しない）をパターニングし、パターニングされた窒化シリコン膜６（図示しない）をハードマスクとしてポリシリコン膜を加工することで、ポリシリコン膜からなるダミーゲート電極（犠牲パターン）Ｄ５を形成する。
続いて、ダミーゲート電極Ｄ５の上面および側面を覆うように、ＣＶＤ法などを用いてシリコン層３上に絶縁膜を形成する。その後、異方性のあるエッチングを行うことで、ダミーゲート電極Ｄ５の上面およびシリコン層３の上面を露出し、ダミーゲート電極Ｄ５の側壁に、絶縁膜からなるオフセットスペーサＯＳＳを自己整合的に形成する。オフセットスペーサの材料としては、例えばシリコンゲルマニウム（ＳｉＧｅ）、または窒化チタン（ＴｉＮ）などを用いることができる。
続いて、オフセットスペーサＯＳＳの側壁に、例えば酸化シリコン膜を含むサイドウォールＳＷを形成する。サイドウォールＳＷは、例えば酸化シリコン膜および窒化シリコン膜からなる積層膜を、ＣＶＤ法などにより半導体基板１の上面の全面上に形成した後、当該積層膜を異方性エッチングにより一部除去することにより形成することができる。続いて、ダミーゲート電極Ｄ５、オフセットスペーサＯＳＳおよびサイドウォールＳＷから露出するシリコン層３の上面上に、エピタキシャル成長法によりエピタキシャル層９を形成する。このとき、ダミーゲート電極Ｄ５の上面は窒化シリコン膜６（図示しない）により覆われているため、ダミーゲート電極Ｄ５の上面にエピタキシャル層は形成されない。続いて、ｎ型の不純物（例えばＡｓ（ヒ素））を、エピタキシャル層９に対して比較的高い濃度でイオン注入することにより、エピタキシャル層９内にｎ型の半導体層である拡散層１２を形成する。
続いて、前記実施の形態２で図９を用いて説明した工程と同様にして、シリサイド層１３、エッチングストッパ膜１４、層間絶縁膜１５を形成し、ＣＭＰ法を用いた研磨工程により、エッチングストッパ膜１４、層間絶縁膜１５の一部および窒化シリコン膜６（図示しない）を除去することで、ダミーゲート電極Ｄ５の上面およびオフセットスペーサＯＳＳの上面を露出する。
つまり、周知のサリサイド技術を用いて拡散層１２の表面にシリサイド層１３を形成した後、ＣＶＤ法などを用いてエッチングストッパ膜１４および層間絶縁膜１５を、拡散層１２、シリサイド層１３、サイドウォールＳＷ、オフセットスペーサＯＳＳおよび窒化シリコン膜６（図示しない）を覆うように順次形成する。その後、例えばＣＭＰ法を用いてエッチングストッパ膜１４、層間絶縁膜１５の一部および窒化シリコン膜６（図示しない）を研磨することで、層間絶縁膜１５、ダミーゲート電極Ｄ５およびオフセットスペーサＯＳＳのそれぞれの上面の高さを揃える。
次に、図１４に示すように、ウェットエッチング法などにより、選択的にオフセットスペーサＯＳＳを除去することで、ダミーゲート電極Ｄ５の横のシリコン層３の上面を露出させる。オフセットスペーサＯＳＳが窒化チタン（ＴｉＮ）膜により形成されている場合は、例えば濃硫酸と過酸化水素水との混合液であるＳＰＭ（sulfuric acid hydrogen peroxide mixture）溶液を用いてオフセットスペーサＯＳＳを除去する。これにより、オフセットスペーサＯＳＳを除去した領域に、開口部ＯＰ２を開口する。開口部ＯＰ２内では、ダミーゲート電極Ｄ５の両側の側壁と、サイドウォールＳＷの側壁とが露出している。つまり、開口部ＯＰ２は、サイドウォールＳＷ、エッチングストッパ膜１４および層間絶縁膜１５と、ダミーゲート電極Ｄ５との間に形成される。
次に、図１５に示すように、不純物（例えばＢ（ホウ素）またはＰ（リン）など）を半導体基板１の主面に向かってイオン注入することにより、半導体基板１の上面に前記不純物が打ち込まれたハロー領域１９を形成する。ここでは、上記イオン注入を半導体基板１の主面に対して垂直な方向から行い、上記不純物は、開口部ＯＰ２の底面のシリコン層３およびその下のＢＯＸ膜２を通過して、半導体基板１の主面に打ち込まれる。これにより、開口部ＯＰ２の直下の領域の半導体基板１の主面のみに、ハロー領域１９を形成する。
つまり、上記イオン注入は、ダミーゲート電極Ｄ５、エッチングストッパ膜１４および層間絶縁膜１５をマスクとして行われるため、ハロー領域１９は半導体基板１の上面の全面に形成されるわけではなく、ダミーゲート電極Ｄ５の横の直下の半導体基板１の主面のみに形成される。したがって、ダミーゲート電極Ｄ５の直下および拡散層１２の直下の半導体基板１の主面には、ハロー領域１９を構成する不純物が導入されていない領域がある。
次に、図１６に示すように、ｎ型の不純物（例えばＡｓ（ヒ素））をシリコン層３の上面に向かってイオン注入することにより、シリコン層３に前記不純物が打ち込まれたエクステンション領域１０ａを形成する。エクステンション領域１０ａは開口部ＯＰ２の直下に形成され、ダミーゲート電極Ｄ５の直下にはエクステンション領域１０ａが形成されない領域がある。つまり、エクステンション領域１０ａは、ダミーゲート電極Ｄ５の横のシリコン層３にのみ形成される。これにより、ダミーゲート電極Ｄ５の横には、比較的不純物濃度が低いエクステンション領域１０ａと、比較的不純物濃度が高い拡散層１２とを含むＬＤＤ構造のソース・ドレイン領域が形成される。
なお、図１５を用いて説明したハロー領域１９の形成工程と、図１６を用いて説明したエクステンション領域１０ａの形成工程とは、どちらを先に行ってもよい。また、ここでは開口部ＯＰ２からイオン注入を行うことでエクステンション領域１０ａを形成する工程について説明したが、エクステンション領域１０ａは、前記実施の形態２と同様に、ダミーゲート電極の形成後であって、サイドウォールの形成前の段階にイオン注入を行うことでシリコン層内に形成してもよい。この場合は、図１６を用いて説明したイオン注入は行わない。
次に、図１０および図１２を用いて説明した工程を行うことにより、図１７に示すＭＯＳＦＥＴＱｃを形成する。つまり、ダミーゲート電極Ｄ５を除去した後、図１１を用いて説明したようなイオン注入工程は行わず、ゲート絶縁膜１７およびゲート電極１８を形成する。
具体的には、ダミーゲート電極Ｄ５を除去することで開口部ＯＰ１を形成した後、半導体基板１の主面の全面上に高誘電率絶縁膜および金属膜を順次形成し、続いて高誘電率絶縁膜および金属膜をＣＭＰ法などにより研磨して層間絶縁膜１５の上面を露出させる。つまり、開口部ＯＰ１内の側壁および底面を覆う高誘電率絶縁膜からなるゲート絶縁膜１７を形成し、また、開口部ＯＰ１内をゲート絶縁膜１７とともに完全に埋め込む金属膜からなるゲート電極１８を形成する。これにより、ゲート電極１８、エクステンション領域１０ａおよび拡散層１２を含むｎチャネル型のＭＯＳＦＥＴＱｃを形成する。
この後の工程の詳細な説明および図示は省略するが、層間絶縁膜１５上およびゲート電極１８上にさらに層間絶縁膜を形成した後、当該層間絶縁膜と、層間絶縁膜１５とを貫通するコンタクトプラグを形成し、コンタクトプラグをシリサイド層１３およびゲート電極１８に接続させる。続いて、コンタクトプラグの上面に接続された配線を形成することで、本実施の形態の半導体装置が完成する。なお、ゲート電極１８の上面にシリサイド層を形成する工程は必要ない。
本実施の形態の半導体装置は、前記実施の形態２において説明した半導体装置とほぼ同様の構造を有しているが、ゲート電極１８の直下の半導体基板１の主面に、ハロー領域１９が形成されていない領域がある点で前記実施の形態２と異なる。つまり、本実施の形態の半導体装置におけるＭＯＳＦＥＴＱｃは、前記実施の形態２と異なり、ゲート電極１８の両側の側壁（両端部）の下方の半導体基板１の主面のみにハロー領域１９が形成されている。
言い換えれば、ゲート電極１８の直下の半導体基板１の上面を第１領域とし、ゲート電極１８のゲート長方向（第１方向）において第１領域に隣接する第２領域が半導体基板１の上面に存在し、同方向において第１領域および第２領域を挟むように第３領域が半導体基板１の上面に存在する場合、本実施の形態では第２領域のみにハロー領域１９が形成される。つまり、オフセットスペーサＯＳＳ（図１３参照）の直下の半導体基板１の上面が第２領域であり、ソース・ドレイン領域の直下の半導体基板１の上面が第３領域である。この場合、図１５を用いて説明したイオン注入工程で注入したｎ型またはｐ型の不純物の濃度は、第１領域および第３領域のいずれの領域よりも第２領域の方が高い。
上述したように、ハロー領域１９が拡散層１２の直下の半導体基板１の主面に形成されている場合、拡散層１２とハロー領域１９との間の拡散容量（寄生容量、接合容量）が大きくなる問題が生じる。これに対し、本実施の形態では、ハロー領域１９を拡散層１２の直下に形成していないため、拡散容量の増大に起因するＭＯＳＦＥＴの信号のノイズの発生または遅延の発生を防ぐことができる。また、半導体基板１の主面にハロー領域１９を形成することで、短チャネル特性を抑制することができる。
以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態１〜３では、半導体基板上にｎチャネル型のＭＯＳＦＥＴを形成する場合について説明したが、半導体素子はｐチャネル型のＭＯＳＦＥＴでもよく、また、ＭＩＳ（Metal Insulator Semiconductor）型のＦＥＴであってもよい。
また、前記実施の形態１のハロー領域はｐ型半導体領域であるものとして説明したが、前記実施の形態１〜３のハロー領域の導電型は、その上部のＭＯＳＦＥＴのチャネルの導電型と同じ導電型であってもよく、また、異なる導電型であってもよい。
その他、実施の形態に記載された内容の一部を以下に記載する。
（１）（ａ）第１方向において互いに隣接する第１領域および第２領域を上面に有する支持基板と、前記支持基板上に形成された第１絶縁膜と、前記第１絶縁膜上に形成された半導体層とにより構成される半導体基板を準備する工程と、
（ｂ）前記半導体層上に第１膜を形成する工程と、
（ｃ）前記第１膜を加工して、前記第１領域の直上に前記第１膜からなる犠牲パターンを形成する工程と、
（ｄ）前記犠牲パターンから露出する前記半導体層上にエピタキシャル層を形成する工程と、
（ｅ）前記エピタキシャル層に第１導電型の不純物を導入することで、前記第１方向において前記犠牲パターンを挟む一対のソース・ドレイン領域を形成する工程と、
（ｆ）前記ソース・ドレイン領域および前記半導体層を覆うように、前記半導体層上に第２絶縁膜を形成する工程と、
（ｇ）前記第２絶縁膜の上面を一部除去し、露出させた前記犠牲パターンを除去することで、前記半導体層の上面を露出する開口部を前記第２絶縁膜に形成する工程と、
（ｈ）前記（ｇ）工程の後、前記支持基板の上方から前記開口部の直下の前記第１領域に前記第１導電型または第２導電型の不純物を導入することにより、第１拡散層を形成する工程と、
（ｉ）前記（ｈ）工程の後、前記開口部の底部の前記半導体層上に、ゲート絶縁膜を介してゲート電極を形成する工程と、
を有する、半導体装置の製造方法。
（２）前記ソース・ドレイン領域は前記第２領域の直上に形成されており、
前記支持基板の上面に導入された前記第１導電型または前記第２導電型の不純物の濃度は、前記第２領域よりも前記第１領域の方が高い、（１）記載の半導体装置の製造方法。
（３）（ａ）第１方向において互いに隣接する第１領域および第２領域を上面に有する支持基板と、前記支持基板上に形成された第１絶縁膜と、前記第１絶縁膜上に形成された半導体層とにより構成される半導体基板を準備する工程と、
（ｂ）前記第１領域の直上であって、前記半導体層上に第１膜を形成する工程と、
（ｃ）前記第１膜を加工して、前記第１領域の直上に前記第１膜からなる犠牲パターンを形成する工程と、
（ｄ）前記犠牲パターンの側壁を覆い、前記半導体層の上面に接する第３絶縁膜を形成する工程と、
（ｅ）前記犠牲パターンおよび前記第３絶縁膜から露出する前記半導体層上にエピタキシャル層を形成する工程と、
（ｆ）前記エピタキシャル層に第１導電型の不純物を導入することで、前記第１方向において前記犠牲パターンを挟む一対のソース・ドレイン領域を形成する工程と、
（ｇ）前記ソース・ドレイン領域および前記半導体層を覆うように、前記半導体層上に第２絶縁膜を形成する工程と、
（ｈ）前記第２絶縁膜の上面を一部除去し、露出させた前記第３絶縁膜を除去することで、前記半導体層の上面を露出する第１開口部を前記第２絶縁膜と前記犠牲パターンとの間に形成する工程と、
（ｉ）前記（ｈ）工程の後、前記支持基板の上方から前記第１開口部の直下の前記第２領域に前記第１導電型または第２導電型の不純物を導入することにより、第１拡散層を形成する工程と、
（ｊ）前記（ｉ）工程の後、前記犠牲パターンを除去することで、前記半導体層の上面を露出する第２開口部を前記第２絶縁膜に形成する工程と、
（ｋ）前記第２開口部の底部の前記半導体層上に、ゲート絶縁膜を介してゲート電極を形成する工程と、
を有する、半導体装置の製造方法。
（４）前記支持基板の上面に導入された前記第１導電型または前記第２導電型の不純物の濃度は、前記第１領域よりも前記第２領域の方が高い、（３）記載の半導体装置の製造方法。
（５）前記ソース・ドレイン領域は、前記第１方向において前記第１領域および前記第２領域を挟むように前記支持基板の上面に形成された、第３領域の直上に形成されており、
前記支持基板の上面に導入された前記第１導電型または前記第２導電型の不純物の濃度は、前記第３領域よりも前記第２領域の方が高い、（３）記載の半導体装置の製造方法。
（６）前記（ｈ）工程の後であって、前記（ｊ）工程の前に、前記支持基板の上方から前記第１開口部の直下の前記半導体層に前記第１導電型の不純物を、前記エピタキシャル層よりも低い濃度で導入することにより、エクステンション領域を形成する工程を有する、（３）記載の半導体装置の製造方法。
１ 半導体基板
２ ＢＯＸ膜
３ シリコン層
４ ゲート絶縁膜
５ ゲート電極
６ 窒化シリコン膜
７ 酸化シリコン膜
８、８ａ、８ｂ 窒化シリコン膜
９、９ａ〜９ｃ エピタキシャル層
１０、１０ａ エクステンション領域
１１、１１ａ ハロー領域
１２、１２ａ 拡散層
１３ シリサイド層
１４ エッチングストッパ膜
１５ 層間絶縁膜
１６ ハロー領域
１７ ゲート絶縁膜
１８ ゲート電極
１９ ハロー領域
Ｄ５ ダミーゲート電極（犠牲パターン）
ＯＰ１ 開口部
ＯＰ２ 開口部
ＯＳＳ オフセットスペーサ
Ｑａ〜Ｑｄ ＭＯＳＦＥＴ
ＳＷ サイドウォール

Claims (3)

  1. 第１方向において互いに隣接する第１領域および第２領域、並びに、前記第１方向において前記第１領域および前記第２領域を挟む第３領域を上面に有する支持基板と、
    前記支持基板上に形成された第１絶縁膜と、
    前記第１絶縁膜上に形成された半導体層と、
    前記第１領域の直上であって、前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
    前記第１方向において前記ゲート電極を挟むように形成された第１導電型を有する一対のソース・ドレイン領域と、
    前記第２領域に形成された第２導電型を有する拡散層と、
    を有し、
    前記ソース・ドレイン領域は、前記第２領域の直上の前記半導体層の上面に形成された第１導電型の不純物を含むエクステンション領域と、
    前記第３領域の直上の前記半導体層上に形成され、前記第１導電型の不純物が前記エクステンション領域よりも高い濃度で導入されたエピタキシャル層と、
    を有し、
    前記支持基板の上面に導入された前記第２導電型の不純物の濃度は、前記第１領域および前記第３領域のいずれよりも前記第２領域の方が高い、半導体装置。
  2. 前記半導体層上には、前記ソース・ドレイン領域を覆う第２絶縁膜が形成されており、
    前記ゲート電極は、前記第２絶縁膜の開口内に前記ゲート絶縁膜を介して形成されている、請求項１記載の半導体装置。
  3. 前記ゲート電極は金属膜からなり、
    前記ゲート絶縁膜はハフニウムを含有する、請求項２記載の半導体装置。
JP2012163907A 2012-01-23 2012-07-24 半導体装置 Active JP5968708B2 (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP2012163907A JP5968708B2 (ja) 2012-01-23 2012-07-24 半導体装置
US13/747,537 US8941178B2 (en) 2012-01-23 2013-01-23 MOS field-effect transistor formed on the SOI substrate
US14/579,242 US9196705B2 (en) 2012-01-23 2014-12-22 Method of manufacturing a misfet on an SOI substrate
US14/929,646 US9484433B2 (en) 2012-01-23 2015-11-02 Method of manufacturing a MISFET on an SOI substrate
US15/279,565 US9773872B2 (en) 2012-01-23 2016-09-29 Method of manufacturing a semiconductor device to prevent occurrence of short-channel characteristics and parasitic capacitance
US15/628,925 US9978839B2 (en) 2012-01-23 2017-06-21 Method of manufacturing a MOSFET on an SOI substrate
US15/925,850 US10263078B2 (en) 2012-01-23 2018-03-20 Method of manufacturing a MISFET on an SOI substrate
US16/150,323 US10461158B2 (en) 2012-01-23 2018-10-03 Semiconductor device and manufacturing method of the same
US16/575,836 US20200013857A1 (en) 2012-01-23 2019-09-19 Semiconductor device and manufacturing method of the same
US17/224,743 US11658211B2 (en) 2012-01-23 2021-04-07 Semiconductor device and manufacturing method of the same
US18/135,426 US11996448B2 (en) 2012-01-23 2023-04-17 Manufacturing method of semiconductor device including field-effect transistor comprising buried oxide (BOX) film and silicon layer
US18/642,509 US12261205B2 (en) 2012-01-23 2024-04-22 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012011213 2012-01-23
JP2012011213 2012-01-23
JP2012163907A JP5968708B2 (ja) 2012-01-23 2012-07-24 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016106983A Division JP6169222B2 (ja) 2012-01-23 2016-05-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013175700A JP2013175700A (ja) 2013-09-05
JP5968708B2 true JP5968708B2 (ja) 2016-08-10

Family

ID=48796543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012163907A Active JP5968708B2 (ja) 2012-01-23 2012-07-24 半導体装置

Country Status (2)

Country Link
US (11) US8941178B2 (ja)
JP (1) JP5968708B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5968708B2 (ja) 2012-01-23 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置
FR3012258A1 (fr) * 2013-10-23 2015-04-24 St Microelectronics Crolles 2 Procede de realisation de transistors nmos et pmos sur un substrat du type soi, en particulier fdsoi, et circuit integre correspondant
JP6402017B2 (ja) 2013-12-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
US9876110B2 (en) * 2014-01-31 2018-01-23 Stmicroelectronics, Inc. High dose implantation for ultrathin semiconductor-on-insulator substrates
RU2643938C1 (ru) * 2016-12-23 2018-02-06 Акционерное общество "Научно-исследовательский институт молекулярной электроники" Способ изготовления высокотемпературных КМОП КНИ интегральных схем
US10475895B2 (en) * 2017-05-25 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
CN107195550B (zh) 2017-06-30 2019-05-28 长鑫存储技术有限公司 一种半导体器件结构及其制备方法
FR3073669B1 (fr) * 2017-11-10 2021-11-05 Commissariat Energie Atomique Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes
US11183514B2 (en) 2019-09-05 2021-11-23 Globalfoundries U.S. Inc. Vertically stacked field effect transistors
US20240178143A1 (en) * 2022-11-30 2024-05-30 International Business Machines Corporation Buried oxide layer and etch stop layer process for direct back side contact of semiconductor device

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832040A (ja) * 1994-07-14 1996-02-02 Nec Corp 半導体装置
JPH08153880A (ja) * 1994-09-29 1996-06-11 Toshiba Corp 半導体装置及びその製造方法
JPH10189966A (ja) * 1996-12-26 1998-07-21 Toshiba Corp 半導体装置及びその製造方法
JP3544833B2 (ja) * 1997-09-18 2004-07-21 株式会社東芝 半導体装置及びその製造方法
JP2001015591A (ja) 1999-06-30 2001-01-19 Toshiba Corp 半導体装置の製造方法・半導体装置
TW469648B (en) * 1999-09-07 2001-12-21 Sharp Kk Semiconductor device and its manufacture method
US6300201B1 (en) * 2000-03-13 2001-10-09 Chartered Semiconductor Manufacturing Ltd. Method to form a high K dielectric gate insulator layer, a metal gate structure, and self-aligned channel regions, post source/drain formation
JP3906005B2 (ja) * 2000-03-27 2007-04-18 株式会社東芝 半導体装置の製造方法
JP2001326349A (ja) 2000-05-16 2001-11-22 Toshiba Corp 半導体装置の製造方法
US6437404B1 (en) * 2000-08-10 2002-08-20 Advanced Micro Devices, Inc. Semiconductor-on-insulator transistor with recessed source and drain
US6479866B1 (en) * 2000-11-14 2002-11-12 Advanced Micro Devices, Inc. SOI device with self-aligned selective damage implant, and method
US6552389B2 (en) * 2000-12-14 2003-04-22 Kabushiki Kaisha Toshiba Offset-gate-type semiconductor device
US7187031B2 (en) 2002-05-31 2007-03-06 Sharp Kabushiki Kaisha Semiconductor device having a low dielectric constant film and manufacturing method thereof
JP3828511B2 (ja) * 2003-06-26 2006-10-04 株式会社東芝 半導体装置の製造方法
US6913980B2 (en) * 2003-06-30 2005-07-05 Texas Instruments Incorporated Process method of source drain spacer engineering to improve transistor capacitance
US7125805B2 (en) 2004-05-05 2006-10-24 Freescale Semiconductor, Inc. Method of semiconductor fabrication incorporating disposable spacer into elevated source/drain processing
US7135724B2 (en) * 2004-09-29 2006-11-14 International Business Machines Corporation Structure and method for making strained channel field effect transistor using sacrificial spacer
JP5172083B2 (ja) * 2004-10-18 2013-03-27 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法、並びにメモリ回路
JP2006196910A (ja) 2005-01-14 2006-07-27 Samsung Electronics Co Ltd 半導体基板のインサイチュ洗浄方法及びこれを採用する半導体素子の製造方法
JP4851718B2 (ja) 2005-01-28 2012-01-11 株式会社東芝 半導体装置
US7384853B2 (en) * 2005-08-25 2008-06-10 United Microelectronics Corp. Method of performing salicide processes on MOS transistors
US8053849B2 (en) * 2005-11-09 2011-11-08 Advanced Micro Devices, Inc. Replacement metal gate transistors with reduced gate oxide leakage
KR100724560B1 (ko) * 2005-11-18 2007-06-04 삼성전자주식회사 결정질 반도체층을 갖는 반도체소자, 그의 제조방법 및그의 구동방법
US20070128820A1 (en) 2005-12-05 2007-06-07 Intel Corporation Apparatus and method of fabricating a MOSFET transistor having a self-aligned implant
JP2007188992A (ja) 2006-01-12 2007-07-26 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US20070184600A1 (en) * 2006-02-06 2007-08-09 Freescale Semiconductor Stressed-channel CMOS transistors
US20080079051A1 (en) * 2006-09-29 2008-04-03 Luo Yuan Varactor with halo implant regions of opposite polarity
JP5380827B2 (ja) * 2006-12-11 2014-01-08 ソニー株式会社 半導体装置の製造方法
JP2009158677A (ja) 2007-12-26 2009-07-16 Renesas Technology Corp 半導体装置の製造方法及び混成トランジスタ用半導体装置の製造方法
JP2009212413A (ja) * 2008-03-06 2009-09-17 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP5275056B2 (ja) 2009-01-21 2013-08-28 株式会社東芝 半導体装置の製造方法及び半導体装置
US8273629B2 (en) * 2009-03-19 2012-09-25 International Business Machines Corporation Through-gate implant for body dopant
JP2010251344A (ja) 2009-04-10 2010-11-04 Hitachi Ltd 半導体装置およびその製造方法
JP5668277B2 (ja) * 2009-06-12 2015-02-12 ソニー株式会社 半導体装置
JP2011086728A (ja) * 2009-10-14 2011-04-28 Renesas Electronics Corp 半導体装置およびその製造方法
CN101840862B (zh) * 2009-10-15 2013-02-20 中国科学院微电子研究所 高性能半导体器件的形成方法
US20110095379A1 (en) * 2009-10-28 2011-04-28 International Business Machines Corporation Scaling of metal gate with aluminum containing metal layer for threshold voltage shift
US9017387B2 (en) * 2009-12-19 2015-04-28 James H. Aldridge Apparatus and system for vertebrae stabilization and curvature correction, and methods of making and using same
JP2011222769A (ja) 2010-04-09 2011-11-04 Renesas Electronics Corp 半導体装置
US8617956B2 (en) * 2010-08-19 2013-12-31 International Business Machines Corporation Method and structure for forming high-K/metal gate extremely thin semiconductor on insulator device
US8298884B2 (en) * 2010-08-24 2012-10-30 International Business Machines Corporation Method to reduce threshold voltage variability with through gate well implant
JP5559639B2 (ja) * 2010-08-25 2014-07-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5670669B2 (ja) * 2010-08-30 2015-02-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8236632B2 (en) * 2010-10-07 2012-08-07 International Business Machines Corporation FET structures with trench implantation to improve back channel leakage and body resistance
KR101716113B1 (ko) * 2010-11-03 2017-03-15 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
JP5661445B2 (ja) * 2010-12-14 2015-01-28 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびその製造方法
DE102010063292B4 (de) * 2010-12-16 2016-08-04 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung gering diffundierter Drain- und Sourcegebiete in CMOS-Transistoren für Anwendungen mit hoher Leistungsfähigkeit und geringer Leistung
US20120267724A1 (en) * 2011-04-20 2012-10-25 Globalfoundries Inc. Mos semiconductor device and methods for its fabrication
JP5325932B2 (ja) * 2011-05-27 2013-10-23 株式会社東芝 半導体装置およびその製造方法
US8664103B2 (en) * 2011-06-07 2014-03-04 Globalfoundries Inc. Metal gate stack formation for replacement gate technology
US8536032B2 (en) * 2011-06-08 2013-09-17 International Business Machines Corporation Formation of embedded stressor through ion implantation
US8884341B2 (en) * 2011-08-16 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits
US20130059434A1 (en) * 2011-09-07 2013-03-07 Tao Yang Method for manufacturing electrodes and wires in gate last process
US20130069123A1 (en) * 2011-09-16 2013-03-21 Globalfoundries Inc. Cmos semiconductor devices having stressor regions and related fabrication methods
US8435846B2 (en) * 2011-10-03 2013-05-07 International Business Machines Corporation Semiconductor devices with raised extensions
US8748258B2 (en) * 2011-12-12 2014-06-10 International Business Machines Corporation Method and structure for forming on-chip high quality capacitors with ETSOI transistors
US8709890B2 (en) * 2011-12-12 2014-04-29 International Business Machines Corporation Method and structure for forming ETSOI capacitors, diodes, resistors and back gate contacts
US8659066B2 (en) * 2012-01-06 2014-02-25 International Business Machines Corporation Integrated circuit with a thin body field effect transistor and capacitor
US20130175619A1 (en) * 2012-01-06 2013-07-11 International Business Machines Corporation Silicon-on-insulator transistor with self-aligned borderless source/drain contacts
US9012277B2 (en) * 2012-01-09 2015-04-21 Globalfoundries Inc. In situ doping and diffusionless annealing of embedded stressor regions in PMOS and NMOS devices
US20130175610A1 (en) * 2012-01-10 2013-07-11 Globalfoundries Inc. Transistor with stress enhanced channel and methods for fabrication
US8963247B2 (en) * 2012-01-13 2015-02-24 Newport Fab, Llc Selective amorphization for electrical signal isolation and linearity in SOI structures
JP5968708B2 (ja) * 2012-01-23 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置
US9171925B2 (en) * 2012-01-24 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate devices with replaced-channels and methods for forming the same
US8664060B2 (en) * 2012-02-07 2014-03-04 United Microelectronics Corp. Semiconductor structure and method of fabricating the same
US8994097B2 (en) * 2012-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices having non-uniform stressor doping
CN103378008B (zh) * 2012-04-27 2015-10-14 中国科学院微电子研究所 双金属栅极cmos器件及其制造方法
US8754527B2 (en) * 2012-07-31 2014-06-17 International Business Machines Corporation Self aligned borderless contact
US9059044B2 (en) * 2012-11-15 2015-06-16 International Business Machines Corporation On-chip diode with fully depleted semiconductor devices
US8809139B2 (en) * 2012-11-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-last FinFET and methods of forming same
US9076759B2 (en) * 2013-01-10 2015-07-07 United Microelectronics Corp. Semiconductor device and manufacturing method of the same
JP6100535B2 (ja) * 2013-01-18 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US11996448B2 (en) 2024-05-28
US10263078B2 (en) 2019-04-16
US20230253456A1 (en) 2023-08-10
US9978839B2 (en) 2018-05-22
US8941178B2 (en) 2015-01-27
US20210257459A1 (en) 2021-08-19
US20150111348A1 (en) 2015-04-23
US9484433B2 (en) 2016-11-01
US20180219067A1 (en) 2018-08-02
US20170294513A1 (en) 2017-10-12
US20190043949A1 (en) 2019-02-07
US10461158B2 (en) 2019-10-29
US9196705B2 (en) 2015-11-24
US20160056264A1 (en) 2016-02-25
US20200013857A1 (en) 2020-01-09
US20130187230A1 (en) 2013-07-25
US20170018611A1 (en) 2017-01-19
US12261205B2 (en) 2025-03-25
US20240274670A1 (en) 2024-08-15
US9773872B2 (en) 2017-09-26
US11658211B2 (en) 2023-05-23
JP2013175700A (ja) 2013-09-05

Similar Documents

Publication Publication Date Title
US12261205B2 (en) Semiconductor device
US8685847B2 (en) Semiconductor device having localized extremely thin silicon on insulator channel region
US7701010B2 (en) Method of fabricating transistor including buried insulating layer and transistor fabricated using the same
US7759737B2 (en) Dual structure FinFET and method of manufacturing the same
JP2004241755A (ja) 半導体装置
US10043881B2 (en) Semiconductor device and method of manufacturing the same
JP2009302317A (ja) 半導体装置およびその製造方法
US8907427B2 (en) Semiconductor device including low-K dielectric cap layer for gate electrodes and related methods
JP6574885B2 (ja) 半導体装置の製造方法
JP2007173356A (ja) 半導体装置およびその製造方法
JP2018148244A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160706

R150 Certificate of patent or registration of utility model

Ref document number: 5968708

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150