JP6402017B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6402017B2
JP6402017B2 JP2014250486A JP2014250486A JP6402017B2 JP 6402017 B2 JP6402017 B2 JP 6402017B2 JP 2014250486 A JP2014250486 A JP 2014250486A JP 2014250486 A JP2014250486 A JP 2014250486A JP 6402017 B2 JP6402017 B2 JP 6402017B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
transistor
insulating film
film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014250486A
Other languages
English (en)
Other versions
JP2015144251A (ja
JP2015144251A5 (ja
Inventor
宮入　秀和
秀和 宮入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014250486A priority Critical patent/JP6402017B2/ja
Publication of JP2015144251A publication Critical patent/JP2015144251A/ja
Publication of JP2015144251A5 publication Critical patent/JP2015144251A5/ja
Application granted granted Critical
Publication of JP6402017B2 publication Critical patent/JP6402017B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
    • H10D64/666—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum the conductor further comprising additional layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、酸化物半導体を用いた半導体装置および半導体装置の作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、電気光学装置、半導体回路及び電子機器は、半導体装置を有する場合がある。
近年、トランジスタを用いる半導体装置（例えばＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）など）において、動作速度の向上が要求されている。トランジスタに接続された配線抵抗も動作速度の向上を妨げる要因として挙げられ、配線抵抗の低減が望まれている。
配線または信号線などに用いる材料として、従来アルミニウム膜が広く用いられていたが、さらなる低抵抗化のために銅（Ｃｕ）膜を用いる研究開発が盛んに行われている。しかしながら、銅（Ｃｕ）膜は、下地膜との密着性が悪いことや、ドライエッチングが困難であることや、トランジスタの半導体層に拡散してトランジスタ特性を悪化させ易いといった欠点を有する。
トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている（特許文献１参照）。
酸化物半導体膜を用いたトランジスタは、オフ状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体膜を用いたトランジスタのリーク特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献２参照。）。
酸化物半導体膜を用いたトランジスタに、安定した電気特性を与える方法として、酸化物半導体膜への酸素ドーピング技術が開示されている（特許文献３参照。）。特許文献３に開示された技術を用いることで、酸化物半導体膜中の不純物濃度および酸素欠損を低減することができる。その結果、酸化物半導体膜を用いたトランジスタの電気特性のばらつきを低減し、信頼性を向上させることができる。
また、インジウムを含む酸化物半導体材料からなる半導体層上に形成されるオーミック電極として、Ｃｕ−Ｍｎ合金が開示されている（特許文献４参照）。
しかしながら、酸化物半導体を用いたトランジスタを用いる場合、酸化物半導体の一部は、チャネル領域となり、該チャネル領域にＣｕが拡散した場合、トランジスタの信頼性試験の１つであるゲートＢＴストレス試験において、トランジスタ特性が劣化するといった問題があった。
特開２００７−１２３８６１号公報 特開２０１２−２５７１８７号公報 特開２０１１−２４３９７６号公報 国際公開第２０１２／００２５７３号
特許文献４に記載の構成によると、酸化物半導体上にＣｕ−Ｍｎ合金膜を被着させた後、該Ｃｕ−Ｍｎ合金膜に対し熱処理を行い、酸化物半導体とＣｕ−Ｍｎ合金膜との接合界面にＭｎ酸化物を形成する。該Ｍｎ酸化物は、Ｃｕ−Ｍｎ合金膜中のＭｎが酸化物半導体に向けて拡散し、酸化物半導体を構成する酸素と優先的に結合することで形成される。また、Ｍｎによって還元された酸化物半導体中の領域は酸素欠損となり、キャリア濃度が増加して高導電性を有する。また、酸化物半導体に向けてＭｎが拡散しＣｕ−Ｍｎ合金が純Ｃｕとなることで、電気抵抗の小さいオーミック電極を得ている。
しかしながら、上述の構成においては、電極を形成した後、電極からのＣｕの再拡散の影響が考慮されていない。例えば、酸化物半導体上にＣｕ−Ｍｎ合金膜を含む電極を形成したあとに、熱処理を行うことで、Ｃｕ−Ｍｎ合金膜との接合界面にＭｎ酸化物を形成する。該Ｍｎ酸化物が形成されることによって、酸化物半導体へＣｕ−Ｍｎ合金膜から酸化物半導体中へ拡散しうるＣｕが抑制できたとしても、Ｃｕ−Ｍｎ合金膜の側面、並びにＣｕ−Ｍｎ合金膜中のＭｎが脱離して純Ｃｕ膜となった膜の側面または表面から酸化物半導体の表面にＣｕが再付着してしまう。あるいは電極形成のためのパターニングでＭｎ酸化物が除去された場合、その表面からＣｕが拡散してしまう。
上述の課題に鑑み、本発明の一態様は、配線または電極にＣｕを含む導電膜を用いる半導体装置を提供することを課題の一つとする。また、本発明の一態様は、配線または電極にＣｕを含む導電膜を用いる半導体装置の作製方法を提供することを課題の一つとする。または、本発明の一態様は、Ｃｕを含む導電膜の形状が良好な新規な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、新規な半導体装置、または新規な半導体装置の作製方法を提供することを課題の一つとする。
また、本発明の一態様は、電気特性の安定した半導体装置を提供することを課題の一とする。または、本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、上記以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、上記以外の課題を抽出することが可能である。
本発明の一態様は、第１の絶縁膜と、第１の絶縁膜上の酸化物半導体と、当該酸化物半導体とゲート絶縁膜を介して重なるゲート電極と、当該ゲート電極側面に接する第２の絶縁膜と、を有し、当該ゲート電極は、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、Ｔｉ、Ｚｒ、Ｍｇ、Ｃａ、あるいはこれら２種以上の混合物）を含む、ことを特徴とする。
上記態様において、ゲート電極は、Ｃｕ−Ｍｎ合金膜を有する。
上記態様において、ゲート電極は、Ｃｕ−Ｍｎ合金膜と、Ｃｕ−Ｍｎ合金膜上のＣｕ膜と、を有する。
上記態様において、ゲート電極は、第１のＣｕ−Ｍｎ合金膜と、第１のＣｕ−Ｍｎ合金膜上のＣｕ膜と、Ｃｕ膜上の第２のＣｕ−Ｍｎ合金膜と、を有する。
上記態様において、第１の絶縁膜は、水素および酸素などをブロックする機能を有する。
上記態様において、第２の絶縁膜は、Ｃｕなどをブロックする機能を有する。
上記態様において、酸化物半導体は、積層であることを含む。
本発明の一態様は、第１の絶縁膜と、第１の絶縁膜上の酸化物半導体と、当該酸化物半導体とゲート絶縁膜を介して重なるゲート電極と、ゲート電極側面に接する第２の絶縁膜と、ゲート電極上面に接する第３の絶縁膜と、を有し、当該ゲート電極は、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、Ｔｉ、Ｚｒ、Ｍｇ、Ｃａ、あるいはこれら２種以上の混合物）を含む、ことを特徴とする。
上記態様において、ゲート電極は、Ｃｕ−Ｍｎ合金膜を有する。
上記態様において、ゲート電極は、Ｃｕ−Ｍｎ合金膜と、Ｃｕ−Ｍｎ合金膜上のＣｕ膜と、を有する。
上記態様において、ゲート電極は、第１のＣｕ−Ｍｎ合金膜と、第１のＣｕ−Ｍｎ合金膜上のＣｕ膜と、Ｃｕ膜上の第２のＣｕ−Ｍｎ合金膜と、を有する。
上記態様において、第１の絶縁膜は、水素および酸素などをブロックする機能を有する。
上記態様において、第２の絶縁膜は、水素および酸素などをブロックする機能を有する。
上記態様において、第３の絶縁膜は、Ｃｕなどをブロックする機能を有する。
上記態様において、酸化物半導体は、積層であることを含む。
本発明の一態様は、第１の絶縁膜と、第１の絶縁膜上の第２の絶縁膜と、第２の絶縁膜上の酸化物半導体と、当該酸化物半導体とゲート絶縁膜を介して重なるゲート電極と、当該ゲート電極側面に接する第３の絶縁膜と、当該ゲート電極上面に接する第４の絶縁膜と、を有し、当該ゲート電極は、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、Ｔｉ、Ｚｒ、Ｍｇ、Ｃａ、あるいはこれら２種以上の混合物）を含む、ことを特徴とする。
上記態様において、ゲート電極は、Ｃｕ−Ｍｎ合金膜を有する。
上記態様において、ゲート電極は、Ｃｕ−Ｍｎ合金膜と、Ｃｕ−Ｍｎ合金膜上のＣｕ膜と、を有する。
上記態様において、ゲート電極は、第１のＣｕ−Ｍｎ合金膜と、第１のＣｕ−Ｍｎ合金膜上のＣｕ膜と、Ｃｕ膜上の第２のＣｕ−Ｍｎ合金膜と、を有する。
上記態様において、第１の絶縁膜は、水素および酸素などをブロックする機能を有する。
上記態様において、第２の絶縁膜は、過剰酸素を含む絶縁膜であることを含む。
上記態様において、第３の絶縁膜は、水素および酸素などをブロックする機能を有する。
上記態様において、第４の絶縁膜は、Ｃｕなどをブロックする機能を有する。
上記態様において、酸化物半導体は、積層であることを含む。
本発明の一態様により、配線または電極などにＣｕを含む導電膜を用いる新規な半導体装置を提供することができる。または、本発明の一態様により、配線または電極などにＣｕを含む導電膜を用いる新規な半導体装置の作製方法を提供することができる。または、本発明の一態様により、Ｃｕを含む導電膜の形状が良好な新規な半導体装置を提供することができる。または、本発明の一態様により、信頼性の高い半導体装置を提供することができる。または、本発明の一態様により、電気特性の安定した半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置、または新規な半導体装置の作製方法を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の上面及び断面を説明する図。 半導体装置の上面及び断面を説明する図。 半導体装置の上面及び断面を説明する図。 積層膜のエネルギーバンドを説明する図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の断面を説明する図。 半導体装置の断面を説明する図。 半導体装置の断面及び回路を説明する図。 記憶装置の一例を示す回路図。 表示装置の一例を示す上面図および回路図。 電子機器の一例を示す外観図。 ＲＦＩＣの使用例を説明する図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 半導体装置の断面を説明する図。 半導体装置の断面を説明する図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。また、以下に説明する実施の形態及び実施例において、同一部分又は同様の機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。従って、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。従って、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。
なお、半導体層の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１ａｔｏｍｉｃ％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体層にキャリアトラップが形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体層が酸化物半導体層である場合、半導体層の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、不純物の混入によって酸素欠損を形成する場合がある。また、半導体層がシリコン層である場合、半導体層の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
また、本明細書において、過剰酸素とは、例えば、化学量論的組成を超えて含まれる酸素をいう。または、過剰酸素とは、例えば、加熱することで放出される酸素をいう。過剰酸素は、例えば、膜や層の内部を移動することができる。過剰酸素の移動は、膜や層の原子間を移動する場合と、膜や層を構成する酸素と置き換わりながら玉突き的に移動する場合とがある。また、過剰酸素を含む絶縁膜は、例えば、加熱処理によって酸素を放出する機能を有する絶縁膜である。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置について、図を参照して説明する。
＜半導体装置の構成例＞
図１（Ａ）は本発明の一態様の半導体装置１００の上面図である。図１（Ａ）に示す一点鎖線Ａ１−Ａ２に対応するトランジスタ１０１のチャネル長方向の断面図を図１（Ｂ）に示す。また、図１（Ａ）に示す一点鎖線Ａ３−Ａ４に対応するトランジスタ１０１のチャネル幅方向の断面図を図１（Ｃ）に示す。なお、図１（Ａ）において、煩雑になることを避けるため、半導体装置１００の構成要素の一部を省略して図示している。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
トランジスタ１０１を有する半導体装置１００は、基板１１０上の絶縁膜１２０と、絶縁膜１２０上の絶縁膜１２１と、絶縁膜１２１上に酸化物半導体１３１、酸化物半導体１３２の順で形成された積層と、当該積層の一部と電気的に接続するソース電極１４０およびドレイン電極１５０と、当該積層の一部、ソース電極１４０およびドレイン電極１５０を覆う酸化物半導体１３３と、酸化物半導体１３３を覆うゲート絶縁膜１６０と、当該積層の一部、ソース電極１４０の一部、ドレイン電極１５０の一部、酸化物半導体１３３の一部、ゲート絶縁膜１６０の一部と重なるゲート電極１７０と、ゲート電極１７０の側面と接し、かつゲート絶縁膜１６０の一部を覆う絶縁膜１８０と、絶縁膜１８０の上に形成された絶縁膜１８１と、ゲート電極１７０の上面と接する絶縁膜１８２と、を有する。また、ゲート電極１７０は、導電膜１７１、導電膜１７２の順で形成された構造を含む。なお、酸化物半導体１３１、酸化物半導体１３２および酸化物半導体１３３をまとめて、酸化物半導体１３０と呼称する。
なお、トランジスタ１０１において、導電膜１７２は、少なくともＣｕを含む。あるいは、例えば、Ｃｕ、Ａｌ、Ａｕ、またはＡｇ等の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜を用いてもよい。
トランジスタ１０１において、導電膜１７１は、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、Ｔｉ、Ｚｒ、Ｍｇ、Ｃａ、あるいはこれら２種以上の混合物）、以下単にＣｕ−Ｘ合金膜として記す。）を少なくとも含む。あるいは、例えば、Ｃｕ−Ｘ合金膜の単層構造、またはＣｕ−Ｘ合金膜と、窒化チタン、窒化タングステン、窒化タンタル等の化合物を含む膜との積層構造としてもよい。
また、導電膜１７１に含まれるＣｕ−Ｘ合金膜は、ゲート絶縁膜１６０と絶縁膜１８０に接することが好ましい。ゲート絶縁膜１６０と絶縁膜１８０が酸素を含む膜である場合、Ｃｕ−Ｘ合金膜がこれらの絶縁膜と接することで、Ｃｕ−Ｘ合金膜中のＸ（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、Ｔｉ、Ｚｒ、Ｍｇ、Ｃａ、あるいはこれら２種以上の混合物）がこれらの絶縁膜との界面にＸの酸化膜を形成する場合がある。また、Ｘの酸化膜の代わりに、導電膜１７１と絶縁膜１８０および導電膜１７１とゲート絶縁膜１６０の間に、Ｃｕ−Ｃａ−Ｏ等の酸化物からなる膜を直接形成してもよい。このように酸化膜が形成されることで、Ｃｕ−Ｘ合金膜中のＣｕや導電膜１７２に含まれるＣｕがこれら絶縁膜を介して酸化物半導体１３０に到達するのを防ぐことができる。
一例としては、導電膜１７１に、Ｃｕ−Ｍｎ合金膜を用いる。導電膜１７１にＣｕ−Ｍｎ合金膜を用いることで、ゲート絶縁膜１６０と絶縁膜１８０との密着性を高めることが可能となる。
また、一例としては、導電膜１７２に、Ｃｕ膜を用いる。導電膜１７２に低抵抗なＣｕ膜を用いることで、配線遅延を抑制した半導体装置を作製することが可能となる。
絶縁膜１８２は、Ｃｕ等をブロッキングできる機能を有することが好ましい。ゲート電極１７０の上面と接する絶縁膜１８２を設けることで、ゲート電極１７０の上面からＣｕが拡散することを防ぐことができる。絶縁膜１８２としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、窒化物絶縁膜の代わりに、酸化物絶縁膜を設けてもよい。また、ブロッキング機能を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
ゲート電極１７０の導電膜１７１と導電膜１７２および絶縁膜１８２を上記構成とすることで、酸化物半導体１３０に入り込むＣｕを抑制し、信頼性が高く且つ配線遅延が少ない半導体装置を提供することができる。
絶縁膜１２０は、水素または酸素、または、水素を含む化合物または酸素を含む化合物をブロッキングする機能を有する。具体的には、基板１１０からの水素や水分、不純物の拡散を防止する役割および酸化物半導体１３０からの酸素の拡散を防止する役割を有する。また、後述するように基板１１０が他のデバイスが形成された基板である場合、絶縁膜１２０は、表面が平坦になるようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ましい。さらに、他のデバイスがシリコンを活性層に用いたトランジスタである場合、絶縁膜１２０は、基板１１０から酸化物半導体１３０へのシリコンの拡散を防止する役割を有することが好ましい。
絶縁膜１２０としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、またはこれらの混合材料を用いて形成することができる。
絶縁膜１８０は、水素または酸素、または、水素を含む化合物または酸素を含む化合物をブロッキングする機能を有する。絶縁膜１８０を設けることで、酸化物半導体１３０からの酸素の外部への拡散と、外部から酸化物半導体１３０への水素、水等の入り込みを防ぐことができる。
絶縁膜１８０としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、またはこれらの混合材料を用いて形成することができる。
なお、酸化アルミニウム膜は、水素または酸素、または、水素を含む化合物または酸素を含む化合物に対して膜を透過させない遮断（ブロッキング）する機能が高いので絶縁膜１２０や絶縁膜１８０に適用するのに好ましい。したがって、酸化アルミニウム膜は、トランジスタの作製工程中および作製後において、トランジスタの電気特性の変動要因となる水素、水分などの不純物の酸化物半導体１３０への混入防止、酸化物半導体１３０を構成する主成分材料である酸素の酸化物半導体からの放出防止、絶縁膜１２１からの酸素の不必要な放出防止の効果を有する保護膜として用いることに適している。また、酸化アルミニウム膜に含まれる酸素を酸化物半導体中に拡散させることもできる。
したがって、絶縁膜１２０および絶縁膜１８０を上記構成とすることで、酸化物半導体１３０に入り込む水素および水等を抑制し、かつ、酸化物半導体１３０から酸素が拡散していくことを抑制でき、トランジスタ特性が安定し、且つ信頼性が高い半導体装置を提供することができる。
なお、チャネル幅方向の断面図である図１（Ｃ）において、トランジスタは、酸化物半導体１３２の側面側からも、ゲート電極１７０ によって電界が印加される構造となっている。例えば、トランジスタのチャネル幅が１００ｎｍ以下、好ましくは６０ｎｍ以下、さらに好ましくは４０ｎｍ以下である場合、酸化物半導体１３２の側面側からの電界による寄与は大きくなる。そのため、トランジスタをオンにしたときのドレイン電流や電界効果移動度などは高くなり、一方、トランジスタをオフにしたときのドレイン電流などは低くなる。また、パンチスルー現象を抑制できるため、チャネル長の小さいトランジスタにおいても、ノーマリーオフの電気特性を得ることができる。このように、当該トランジスタは、電気特性の優れたトランジスタである。
以下に、本実施の形態の半導体装置に含まれるその他の構成要素について、詳細に説明する。
＜基板＞
基板１１０は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成された基板であってもよい。この場合、トランジスタのゲート電極１７０、ソース電極１４０、およびドレイン電極１５０の一つは、上記の他のデバイスと電気的に接続されていてもよい。
＜下地絶縁膜＞
絶縁膜１２１は、酸化物半導体１３０に酸素を供給する役割を有する。したがって、絶縁膜１２１は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも酸素を多く含んでいる過剰酸素を含む絶縁膜であることがより好ましい。例えば、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が １．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。また、上述した基板１１０からの不純物の拡散を防止する役割を有する絶縁膜１２０の役割も兼ねていてもよい。
絶縁膜１２１は、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁膜を、単層で、または積層で用いる。好ましくは、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜および窒化シリコン膜を一種以上含む絶縁膜を、単層で、または積層で用いればよい。
＜酸化物半導体＞
酸化物半導体１３０は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）がある。とくに、酸化物半導体１３０としては、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）を用いると好ましい。
ただし、酸化物半導体１３０は、インジウムを含む酸化物に限定されない。酸化物半導体１３０は、例えば、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物であっても構わない。
酸化物半導体１３０がスパッタリング法で作製されたＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるターゲットの金属元素の原子数比は、ＩｎはＭ以上、ＺｎはＭ以上を満たすことが好ましい。このようなターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、成膜される酸化物半導体１３０の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
次に、酸化物半導体１３１、酸化物半導体１３２、および酸化物半導体１３３の積層により構成される酸化物半導体１３０の機能およびその効果について、図４に示すエネルギーバンド図を用いて説明する。図４は、図１（Ｃ）にＣ１−Ｃ２の一点鎖線で示した部位のエネルギーバンド図を示している。また、図４は、トランジスタ１０１のチャネル形成領域のエネルギーバンド図を示している。
図４中、Ｅｃ１２１、Ｅｃ１３１、Ｅｃ１３２、Ｅｃ１３３、Ｅｃ１６０は、それぞれ、絶縁膜１２１、酸化物半導体１３１、酸化物半導体１３２、酸化物半導体１３３、ゲート絶縁膜１６０の伝導帯下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．４ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：６のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．３ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：２のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．９ｅＶ、電子親和力は約４．３ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：８のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．４ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：１０のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．２ｅＶ、電子親和力は約４．７ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約２．８ｅＶ、電子親和力は約５．０ｅＶである。
絶縁膜１２１とゲート絶縁膜１６０は絶縁体であるため、Ｅｃ１２１とＥｃ１６０は、Ｅｃ１３１、Ｅｃ１３２、およびＥｃ１３３よりも真空準位に近い（電子親和力が小さい）。
また、Ｅｃ１３１は、Ｅｃ１３２よりも真空準位に近い。具体的には、Ｅｃ１３１は、Ｅｃ１３２よりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近いことが好ましい。
また、Ｅｃ１３３は、Ｅｃ１３２よりも真空準位に近い。具体的には、Ｅｃ１３３は、Ｅｃ１３２よりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近いことが好ましい。
また、酸化物半導体１３１と酸化物半導体１３２との界面近傍、および、酸化物半導体１３２と酸化物半導体１３３との界面近傍では、混合領域が形成されるため、伝導帯下端のエネルギーは連続的に変化する。即ち、これらの界面において、トラップ準位は存在しないか、ほとんどない。
従って、当該エネルギーバンド図を有する積層構造において、電子は酸化物半導体１３２を主として移動することになる。そのため、酸化物半導体１３１と絶縁膜１２１との界面、または、酸化物半導体１３３とゲート絶縁膜１６０との界面に準位が存在したとしても、当該準位は電子の移動にほとんど影響しない。また、酸化物半導体１３１と酸化物半導体１３２との界面、および酸化物半導体１３３と酸化物半導体１３２との界面に準位が存在しないか、ほとんどないため、当該領域において電子の移動を阻害することもない。従って、上記酸化物半導体の積層構造を有するトランジスタ１０１は、高い電界効果移動度を実現することができる。
なお、図４に示すように、酸化物半導体１３１と絶縁膜１２１の界面、および酸化物半導体１３３とゲート絶縁膜１６０の界面近傍には、不純物や欠陥に起因したトラップ準位Ｅｔ３００が形成され得るものの、酸化物半導体１３１、および酸化物半導体１３３があることにより、酸化物半導体１３２と当該トラップ準位とを遠ざけることができる。
特に、本実施の形態に例示するトランジスタ１０１は、チャネル幅方向において、酸化物半導体１３２の上面と側面が酸化物半導体１３３と接し、酸化物半導体１３２の下面が酸化物半導体１３１と接して形成されている（図１（Ｃ）参照。）。このように、酸化物半導体１３２を酸化物半導体１３１と酸化物半導体１３３で覆う構成とすることで、上記トラップ準位の影響をさらに低減することができる。
ただし、Ｅｃ１３１またはＥｃ１３３と、Ｅｃ１３２とのエネルギー差が小さい場合、酸化物半導体１３２の電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁膜の界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
従って、Ｅｃ１３１、およびＥｃ１３３と、Ｅｃ１３２とのエネルギー差を、それぞれ０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、トランジスタの電気特性を良好なものとすることができるため、好ましい。
また、酸化物半導体１３１、および酸化物半導体１３３のエネルギーギャップは、酸化物半導体１３２のエネルギーギャップよりも広いほうが好ましい。
酸化物半導体１３１および酸化物半導体１３３には、例えば、Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆを酸化物半導体１３２よりも高い原子数比で含む材料を用いることができる。具体的には、当該原子数比を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。前述の元素は酸素と強く結合するため、酸素欠損が酸化物半導体に生じることを抑制する機能を有する。すなわち、酸化物半導体１３１および酸化物半導体１３３は、酸化物半導体１３２よりも酸素欠損が生じにくいということができる。
なお、酸化物半導体１３１、酸化物半導体１３２、酸化物半導体１３３が、少なくともインジウム、亜鉛およびＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物であるとき、酸化物半導体１３１をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体１３２をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］、酸化物半導体１３３をＩｎ：Ｍ：Ｚｎ＝ｘ３：ｙ３：ｚ３［原子数比］とすると、ｙ１／ｘ１およびｙ３／ｘ３がｙ２／ｘ２よりも大きくなることが好ましい。ｙ１／ｘ１およびｙ３／ｘ３はｙ２／ｘ２よりも１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。このとき、酸化物半導体１３２において、ｙ２がｘ２以上であるとトランジスタの電気特性を安定させることができる。ただし、ｙ２がｘ２の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ２はｘ２の３倍未満であることが好ましい。
酸化物半導体１３１および酸化物半導体１３３のＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。また、酸化物半導体１３２のＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体１３１および酸化物半導体１３３の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、酸化物半導体１３２の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。また、酸化物半導体１３２は、酸化物半導体１３１および酸化物半導体１３３より厚い方が好ましい。
なお、酸化物半導体をチャネルとするトランジスタに安定した電気特性を付与するためには、酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性または実質的に真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体のキャリア密度が、１×１０１７／ｃｍ３未満であること、好ましくは１×１０１５／ｃｍ３未満であること、さらに好ましくは１×１０１３／ｃｍ３未満であることを指す。
また、酸化物半導体において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンは酸化物半導体中で不純物準位の形成に寄与する。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。したがって、酸化物半導体１３１、酸化物半導体１３２および酸化物半導体１３３の層中や、それぞれの界面において不純物濃度を低減させることが好ましい。
酸化物半導体を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析において、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。また、水素濃度は、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、窒素濃度は、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
なお、本実施の形態においては、酸化物半導体中のＣｕ濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
また、酸化物半導体が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化物半導体の結晶性を低下させることがある。酸化物半導体の結晶性を低下させないためには、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有していればよい。また、例えば、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有していればよい。
また、上述のように高純度化された酸化物半導体をチャネル形成領域に用いたトランジスタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、５Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅で規格化したオフ電流を数ｙＡ／μｍから数ｚＡ／μｍにまで低減することが可能となる。
本実施の形態に例示するトランジスタ１０１は、酸化物半導体１３０のチャネル幅方向を電気的に取り囲むようにゲート電極１７０が形成されているため、酸化物半導体１３０に対しては垂直方向からのゲート電界に加えて、側面方向からのゲート電界が印加される（図１（Ｃ）参照）。すなわち、酸化物半導体の全体的にゲート電界が印加させることとなり、電流はチャネルとなる酸化物半導体１３２全体に流れるようになり、さらにオン電流を高められる。
＜導電膜＞
ソース電極１４０およびドレイン電極１５０は、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタルおよびタングステンを一種以上含む、単体、窒化物、酸化物または合金の導電膜を、単層で、または積層で用いればよい。なお、ソース電極１４０とドレイン電極１５０は同一組成であってもよいし、異なる組成であってもよい。
また、ソース電極１４０およびドレイン電極１５０に、亜鉛、クロム、マンガン、ジルコニウム、シリコン、バナジウム、チタン、アルミニウム、マンガン、カルシウム等を添加物として加えてもよい。
また、ソース電極１４０およびドレイン電極１５０は、Ｃｕ−Ｘ合金膜を少なくとも含み、例えば、Ｃｕ−Ｘ合金膜の単層構造、またはＣｕ−Ｘ合金膜と、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、または銀（Ａｇ）等の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜との積層構造であってもよい。
ソース電極１４０およびドレイン電極１５０に含まれるＣｕ−Ｘ合金膜は、酸化物半導体１３０と接することが好ましい。Ｃｕ−Ｘ合金膜が酸化物半導体１３０と接することで、Ｃｕ−Ｘ合金膜中のＸ（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、Ｔｉ、Ｚｒ、Ｍｇ、Ｃａ、あるいはこれら２種以上の混合物）が酸化物半導体との界面にＸの酸化膜を形成する場合がある。該酸化膜が形成されることで、Ｃｕ−Ｘ合金膜中のＣｕが酸化物半導体１３０に入り込むのを抑制することができる。
ゲート電極１７０およびソース電極１４０、ドレイン電極１５０は、引き回し配線等としても機能する。よって、ゲート電極１７０およびソース電極１４０、ドレイン電極１５０にＣｕを含んで形成することで、配線遅延を抑制した半導体装置を作製することが可能となる。
＜ゲート絶縁膜＞
ゲート絶縁膜１６０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、ゲート絶縁膜１６０は上記材料の積層であってもよい。なお、ゲート絶縁膜１６０に、ランタン（Ｌａ）、窒素、ジルコニウム（Ｚｒ）などを、不純物として含んでいてもよい。
なお、ゲート絶縁膜１６０に酸化タンタルを用いる場合、不純物として酸化イットリウム、酸化タングステン、酸化アルミニウム、酸化シリコン、酸化ニオブ等の酸化物を添加すると、比誘電率や絶縁特性などの電気特性を改善することができるので好ましい。
また、ゲート絶縁膜１６０の積層構造の一例について説明する。ゲート絶縁膜１６０は、例えば、酸素、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化シリコンまたは酸化窒化シリコンを含むと好ましい。
酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、等価酸化膜厚に対して物理的な膜厚を大きくできるため、等価酸化膜厚を１０ｎｍ以下または５ｎｍ以下とした場合でも、トンネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系、正方晶系、立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
ところで、結晶構造を有する酸化ハフニウムの被形成面は、欠陥に起因した界面準位を有する場合がある。該界面準位はトラップセンターとして機能する場合がある。そのため、酸化ハフニウムがトランジスタのチャネル領域に近接して配置されるとき、該界面準位によってトランジスタの電気特性が劣化する場合がある。そこで、該界面準位の影響を低減するために、トランジスタのチャネル領域と酸化ハフニウムとの間に、別の層を配置することによって互いに離間させることが好ましい場合がある。この層は、緩衝機能を有する。緩衝機能を有する層は、ゲート絶縁膜１６０に含まれる層であってもよいし、酸化物半導体１３３に含まれる層であってもよい。即ち、緩衝機能を有する層としては、酸化シリコン、酸化窒化シリコン、酸化物半導体などを用いることができる。なお、緩衝機能を有する層には、例えば、チャネル領域となる半導体よりもエネルギーギャップの大きい半導体または絶縁体を用いる。または、緩衝機能を有する層には、例えば、チャネル領域となる半導体よりも電子親和力の小さい半導体または絶縁体を用いる。または、緩衝機能を有する層には、例えば、チャネル領域となる半導体よりもイオン化エネルギーの大きい半導体または絶縁体を用いる。
一方、上述した結晶構造を有する酸化ハフニウムの被形成面における界面準位（トラップセンター）に電荷をトラップさせることで、トランジスタのしきい値電圧を制御できる場合がある。該電荷を安定して存在させるためには、例えば、チャネル領域と酸化ハフニウムとの間に、酸化ハフニウムよりもエネルギーギャップの大きい絶縁体を配置すればよい。または、酸化ハフニウムよりも電子親和力の小さい半導体または絶縁体を配置すればよい。または、酸化ハフニウムよりもイオン化エネルギーの大きい半導体または絶縁体を配置すればよい。このような絶縁体を用いることで、界面準位にトラップされた電荷の放出が起こりにくくなり、長期間に渡って電荷を保持することができる。
そのような絶縁体として、例えば、酸化シリコン、酸化窒化シリコンが挙げられる。ゲート絶縁膜１６０内の界面準位に電荷を捕獲させるためには、酸化物半導体１３０からゲート電極１７０に向かって電子を移動させればよい。具体的な例としては、高い温度（例えば、１２５℃以上４５０℃以下、代表的には１５０℃以上３００℃以下）の下で、ゲート電極１７０の電位をソース電極１４０やドレイン電極１５０の電位より高い状態にて１秒以上、代表的には１分以上維持すればよい。
このようにゲート絶縁膜１６０などの界面準位に所望の量の電子を捕獲させたトランジスタは、しきい値電圧がプラス側にシフトする。ゲート電極１７０の電圧や、電圧を印加する時間を調整することによって、電子を捕獲させる量（しきい値電圧の変動量）を制御することができる。なお、電荷を捕獲させることができれば、ゲート絶縁膜１６０内でなくても構わない。同様の構造を有する積層膜を、絶縁膜１２１または／および絶縁膜１８０として用いても構わない。
＜層間絶縁膜＞
また、絶縁膜１８１が形成されていることが好ましい。絶縁膜１８１には、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、絶縁膜１８１は上記材料の積層であってもよい。
＜作製方法＞
次に、図５乃至図１０を参照して、本実施の形態で示すトランジスタ１０１を有する半導体装置１００の作製方法を説明する。図５乃至図１０において、図面の左側にはトランジスタのチャネル長方向の断面Ａ１−Ａ２を示し、右側にはトランジスタのチャネル幅方向の断面Ａ３−Ａ４を示す。
まず、基板１１０上に、絶縁膜を成膜し、ＣＭＰ法を用いて該絶縁膜の表面を平坦化し、絶縁膜１２０を形成する（図５（Ａ）参照）。絶縁膜１２０は、スパッタリング法、ＰＥＣＶＤ法、熱ＣＶＤ法、真空蒸着法、ＰＬＤ法等を用いて成膜することができる。
次に、絶縁膜１２１ａを成膜する。絶縁膜１２１ａは、スパッタリング法、ＰＥＣＶＤ法、熱ＣＶＤ法、真空蒸着法、ＰＬＤ法等を用いて成膜することができる。
また、絶縁膜１２１ａに酸素を添加して、過剰酸素を含む絶縁膜を形成しても構わない。酸素の添加は、例えば、イオン注入法により、加速電圧を２ｋＶ以上１００ｋＶ以下とし、５×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下の濃度で行えばよい。酸素を添加することによって、絶縁膜１２１から酸化物半導体１３０への酸素の供給をさらに容易にすることができる。
次に、酸化物半導体１３１ａおよび酸化物半導体１３２ａを順に成膜する（図５（Ｂ）参照。）。酸化物半導体１３１ａおよび酸化物半導体１３２ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、酸化物半導体１３２ａ上にハードマスク層１４５となる層およびレジストマスク層１５５となる層を成膜する。レジストマスク層１５５となる層に対して電子ビームを使用したリソグラフィにより、レジストマスク層１５５を形成する。
なお、ハードマスク層１４５となる層は、酸化物半導体１３１ａおよび酸化物半導体１３２ａと選択的エッチングが可能な層である。ハードマスク層１４５となる層として、例えば、タングステン、モリブデン、チタンおよびタンタルを一種以上含む、単体、窒化物または合金を単層で、または積層で用いればよい。または、少なくともＩｎおよびＺｎを含む酸化物または酸窒化物を用いても構わない。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系材料などを用いればよい。
また、ハードマスク層１４５となる層は、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタルおよびタングステンを一種以上含む、単体、窒化物、酸化物または合金の導電膜を、単層で、または積層で用いてもよい。あるいは、Ｃｕ−Ｘ合金膜を少なくとも含み、例えば、Ｃｕ−Ｘ合金膜の単層構造、またはＣｕ−Ｘ合金膜と、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、または銀（Ａｇ）等の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜との積層構造であってもよい。
レジストマスク層１５５となる層は、感光性または電子感光性を有する有機物層または無機物層を用いればよい。レジストマスク層１５５となる層は、スピンコート法などを用いて成膜すればよい。
あるいは、レジストマスク層１５５となる層とハードマスク層１４５となる層の間に有機塗布膜を設けてもよい。有機塗布膜をもうけることで、よりハードマスク層１４５となる層、有機塗布膜およびレジストマスク層１５５となる層の間の密着性を向上させることができ、生産性および信頼性を向上させることができる。
有機塗布膜は、反射防止膜（ＢＡＲＣ：Ｂｏｔｔｏｍ Ａｎｔｉ Ｒｅｆｌｅｃｔｉｖｅ Ｃｏａｔｉｎｇ）、例えば、ＳＷＫ−Ｔ７（東京応化製）や密着増強剤、例えば、ＡＺ ＡＤプロモーター（ＡＺ ＥＬＥＣＴＲＯＮＩＣ ＭＡＴＥＲＩＡＬＳ製）などを用いることができる。
電子ビームの照射が可能な電子ビーム描画装置において、例えば、加速電圧は５ｋＶ以上５０ｋＶ以下であることが好ましい。また、電流強度は、５×１０−１２Ａ以上１×１０−１１Ａ以下であることが好ましい。また、最小ビーム径は、２ｎｍ以下であることが好ましい。また、作製可能なパターンの最小線幅が８ｎｍ以下であることが好ましい。
上記条件により、例えば、レジストマスク層１５５の幅を１ｎｍ以上３０ｎｍ以下、好ましくは２０ｎｍ以下さらに好ましくは８ｎｍ以下にすることができる。
また、電子ビームを用いた露光では、微細な線幅のレジストマスク層１５５とするためにできるだけレジストマスク層１５５は薄い方が好ましい。レジストマスク層１５５を薄くする場合、被形成面の凹凸をできるだけ平坦にすることが好ましい。本実施の形態の半導体装置の作製方法では、絶縁膜１２０等にＣＭＰ処理等の研磨処理、エッチング（ドライエッチング、ウェットエッチング）処理や、プラズマ処理などの平坦化処理を行うことにより、絶縁膜１２０等による凹凸が低減されるため、レジストマスクを薄くすることができる。これにより、電子ビームを用いた露光が容易になる。
あるいは、電子ビームやイオンビームを用いる代わりに、フォトマスクを用いて、レジストマスク層１５５となる層に光を照射してもよい。当該光としては、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。
フォトマスクを用いる場合、基板１１０を現像液に浸して、レジストマスク層１５５となる層の露光された領域を、除去または残存させてレジストマスク層１５５を形成する。
次に、レジストマスク層１５５を用いてハードマスク層１４５となる層をエッチングし、ハードマスク層１４５を形成する（図５（Ｃ）参照。）。
次に、レジストマスク層１５５を除去する（図６（Ａ）参照。）。レジストマスク層１５５の除去は、プラズマ処理、薬液処理などで行えばよい。好ましくはプラズマアッシングによって除去する。
次に、ハードマスク層１４５を用いて酸化物半導体１３１ａおよび酸化物半導体１３２ａをエッチングし、島状の酸化物半導体１３１ｂおよび酸化物半導体１３２ｂを形成する。（図６（Ｂ）参照。）。このとき、絶縁膜１２１ａの一部をハーフエッチングすることで、絶縁膜１２１を形成する。
酸化物半導体１３１ａおよび酸化物半導体１３２ａの一部をエッチングする方法としては、ドライエッチング処理を用いると好ましい。当該ドライエッチング処理は、例えば、メタンおよび希ガスを含む雰囲気で行えばよい。
次に、ハードマスク層１４５上の一部にレジストマスク層となる層を成膜し、ハードマスク層１４５の一部を除去し、ソース電極１４０およびドレイン電極１５０を形成する。（図７（Ａ）参照。）。このとき、チャネル幅方向断面では酸化物半導体１３１ｂおよび酸化物半導体１３２ｂ上にあったハードマスク層１４５が除去され、酸化物半導体１３１および酸化物半導体１３２が形成される。
ハードマスク層１４５の一部を除去する方法としては、ドライエッチング処理を用いると好ましい。当該ドライエッチング処理は、例えば、ハードマスク層１４５がタングステン層の場合、四フッ化炭素および酸素を含む雰囲気で行えばよい。
なお、本実施の形態では、ハードマスク層１４５を用いてソース電極１４０およびドレイン電極１５０を形成した場合について説明したが、これに限定されない。例えば、ハードマスク層を除去した後に、別の導電層を形成して、該導電層を用いてソース電極およびドレイン電極を形成してもよい。また、ソース電極１４０およびドレイン電極１５０が積層の場合、該積層の一部に、ハードマスク層１４５を用いてもよい。
次に、酸化物半導体１３３、ゲート絶縁膜１６０および犠牲層１７３ａを順に成膜する（図７（Ｂ）参照。）。酸化物半導体１３３は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。また、ゲート絶縁膜１６０は、ゲート絶縁膜１６０として示した絶縁膜から選択して成膜すればよい。ゲート絶縁膜１６０は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
犠牲層１７３ａは、後に成膜する絶縁膜１８０および絶縁膜１８１と選択的エッチングが可能であればよく、絶縁膜、半導体膜および導電膜の種類は問わない。本実施の形態では、犠牲層１７３ａとなる層として、例えば、タングステン、モリブデン、チタンおよびタンタルを一種以上含む、単体、窒化物または合金から選択して成膜する。または、少なくともＩｎおよびＺｎを含む酸化物または酸窒化物を用いても構わない。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系材料などを用いてもよい。
なお、酸化物半導体１３３を形成した後で、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。第１の加熱処理の雰囲気は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行ってもよい。または、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、酸化物半導体１３１、酸化物半導体１３２および酸化物半導体１３３の結晶性を高め、さらに酸化物半導体１３１、酸化物半導体１３２および酸化物半導体１３３から水素や水などの不純物を除去することができる。
次に、フォトリソグラフィ法などにより、犠牲層１７３ａを加工し、犠牲層１７３ｂを形成する（図８（Ａ）参照。）。
次に、ゲート絶縁膜１６０および犠牲層１７３ｂ上に絶縁膜１８０ａおよび絶縁膜１８１ａを形成する（図８（Ｂ）参照。）。絶縁膜１８０ａおよび絶縁膜１８１ａは、絶縁膜１８０および絶縁膜１８１として示した絶縁膜を用いて成膜すればよい。絶縁膜１８０ａおよび絶縁膜１８１ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
このときに、第２の加熱処理を行うと好ましい。第２の加熱処理は、第１の加熱処理で示した条件から選択して行うか、第１の加熱処理よりも低温で行えばよい。第２の加熱処理を行うことで、第１の加熱処理を行わなくてもよい場合がある。
次に、絶縁膜１８０ａ、絶縁膜１８１ａおよび犠牲層１７３ｂを上面の高さが揃うように除去し、犠牲層の上面が露出した犠牲層１７３を形成する（図９（Ａ）参照。）。上面の高さが揃うように除去する際には、絶縁膜１８０ａ、絶縁膜１８１ａおよび犠牲層１７３ｂをそれぞれ別に除去してもよいし、あるいは絶縁膜１８０ａおよび絶縁膜１８１ａと犠牲層１７３ｂで分けて除去してもよい。または、絶縁膜１８０ａ、絶縁膜１８１ａおよび犠牲層１７３ｂを一緒に除去してもよい。
なお、上面の高さが揃うように除去する方法としては、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を用いればよい。または、平坦化膜を形成することで上面の高さを揃えた後に、エッチング速度を制御しつつ上面からエッチング処理をしてもよい。
次に、絶縁膜１８０ｂおよび絶縁膜１８１ｂをエッチングしない条件で犠牲層１７３のエッチング処理を行い、犠牲層１７３を選択的に除去する（図９（Ｂ）参照。）。犠牲層１７３が除去されることにより、ゲート絶縁膜１６０の一部が露出する。
このとき、ソース電極１４０およびドレイン電極１５０に覆われていない領域の酸化物半導体１３０に酸素イオン注入処理を行ってもよい。酸素を添加すると、酸素欠損を低減することで、当該領域を酸化物半導体１３０のチャネルが形成される領域として、選択的に高抵抗化させることができる。このようにして得られた高抵抗である酸化物半導体１３０のチャネル領域は、不純物濃度が低く、かつ酸素欠損が少ない。即ち、キャリア発生源の極めて低減されたチャネルが形成される領域となる。従って、当該酸化物半導体を用いたトランジスタは、オフ電流が極めて低く、安定した電気特性を有する。
また、ソース電極１４０およびドレイン電極１５０に覆われた領域の酸化物半導体１３０は、高抵抗化されず、低抵抗のままである。従って、当該酸化物半導体を用いたトランジスタは、寄生抵抗の極めて低いトランジスタとなり、オン特性の高いトランジスタにすることができる。
次に、導電膜１７１ａおよび導電膜１７２ａを順に成膜する（図１０（Ａ）参照。）。導電膜１７１ａおよび導電膜１７２ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用い、導電膜１７１および導電膜１７２として示した導電膜から選択して成膜すればよい。
次に、導電膜１７１ａおよび導電膜１７２ａを上面の高さが揃うように除去する。その後、追加で絶縁膜１８０ｂ、絶縁膜１８１ｂ、導電膜１７１ａおよび導電膜１７２ａを上面の高さが揃うように除去することで、導電膜１７１および導電膜１７２からなるゲート電極１７０、およびゲート電極１７０と上面の高さの揃った絶縁膜１８０および絶縁膜１８１を形成する（図１０（Ｂ）参照。）。なお、追加で絶縁膜１８０ｂ、絶縁膜１８１ｂおよび導電膜１７１ａおよび導電膜１７２ａを上面の高さが揃うように除去することで、基板１１０やそのほかの層に起因した凹凸の影響を緩和でき、トランジスタの信頼性を高めることができる。
あるいは、導電膜１７１ａおよび導電膜１７２ａを上面の高さが揃うように除去するさいに、同時に絶縁膜１８０ｂおよび絶縁膜１８１ｂとの上面の高さも揃うように除去してもよい。
なお、上面の高さが揃うように除去する方法としては、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を用いればよい。または、一度ＣＭＰで上面の高さを揃えた後に、エッチング速度を制御しつつ上面からエッチング処理をしてもよい。
次に、導電膜１７１および導電膜１７１からなるゲート電極１７０、絶縁膜１８０および絶縁膜１８１の上に絶縁膜１８２を成膜する（図１（Ｂ）および（Ｃ）参照。）。絶縁膜１８２は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
以上のようにして、図１に示したトランジスタを作製することができる。
なお、本実施の形態で説明した導電膜、半導体膜、無機絶縁膜など様々な膜は、代表的にはスパッタ法やプラズマＣＶＤ法により成膜することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により成膜してもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が成膜される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を成膜することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された導電膜、半導体膜、無機絶縁膜など様々な膜を成膜することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジエチル亜鉛を用いることができる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を成膜する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド溶液、代表的にはテトラキスジメチルアミドハフニウム（ＴＤＭＡＨ））を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を成膜する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウムＴＭＡなど）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を成膜する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を成膜し、その後、ＷＦ６ガスとＨ２ガスを同時に導入してタングステン膜を成膜する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を成膜し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を成膜し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を成膜する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を成膜しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
なお、図１では、ゲート電極１７０は、ソース電極１４０およびドレイン電極１５０と重なる領域を有しているが、本発明の一態様は、これに限定されない。ゲート電極１７０は、ソース電極１４０およびドレイン電極１５０と、重ならないような構成としてもよい。その場合の一例として、図１に対して適用した場合を、図２４（Ａ）、図２４（Ｂ）に示す。なお、図２４だけでなく、他の図面においても、同様に適用することができる。
なお、この場合、ゲート電極１７０を形成した後、ゲート電極１７０、ソース電極１４０およびドレイン電極１５０をマスクとして、酸化物半導体１３０に不純物を添加して、不純物領域を形成してもよい。この結果、トランジスタのオン電流を増大させることが可能である。なお、酸化物半導体１３０に添加する不純物としては、水素、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ホウ素、窒素、リン、または砒素がある。ただし、本発明の一態様は、これに限定されない。
なお、本実施の形態において、チャネルなどにおいて、酸化物半導体を用いた場合の例を示したが、本発明の実施形態の一態様は、これに限定されない。例えば、チャネルやその近傍、ソース領域、ドレイン領域などにおいて、場合によっては、または、状況に応じて、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、などを有する材料で形成してもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、本発明の一態様のトランジスタ１０２を有する半導体装置２００について、図２を参照して説明する。
図２（Ａ）は、本発明の一態様であるトランジスタ１０２を有する半導体装置２００の上面図である。トランジスタ１０２は、実施の形態１に示したトランジスタ１０１において、酸化物半導体１３３の形状が異なるトランジスタである。具体的には、トランジスタ１０２は、ゲート絶縁膜１６０によって酸化物半導体１３３の側面が覆われたトランジスタである。
図２（Ａ）に示す一点鎖線Ａ１−Ａ２に対応するチャネル長方向の断面図を図２（Ｂ）に示す。また、図２（Ａ）に示す一点鎖線Ａ３−Ａ４に対応するチャネル幅方向の断面図を図２（Ｃ）に示す。なお、図２（Ａ）において、煩雑になることを避けるため、半導体装置２００の構成要素の一部を省略して図示している。
トランジスタ１０１と同様に、トランジスタ１０２の導電膜１７１は、Ｃｕ−Ｘ合金膜を用いることが好ましい。
トランジスタ１０１と同様に、トランジスタ１０２の導電膜１７２は、少なくともＣｕを用いることが好ましい。
トランジスタ１０１と同様に、トランジスタ１０２の絶縁膜１２０は、水素または酸素、または、水素を含む化合物または酸素を含む化合物をブロッキングする機能を有する。具体的には、基板１１０からの水素や水分、不純物の拡散を防止する役割および酸化物半導体１３０からの酸素の拡散を防止する役割を有する。
トランジスタ１０１と同様に、トランジスタ１０２の絶縁膜１８０は、水素または酸素、または、水素を含む化合物または酸素を含む化合物をブロッキングする機能を有する。絶縁膜１８０を設けることで、酸化物半導体１３０からの酸素の外部への拡散と、外部から酸化物半導体１３０への水素、水等の入り込みを防ぐことができる。
図２（Ｂ）および図２（Ｃ）に示す断面図では、ゲート絶縁膜１６０と絶縁膜１２１によって酸化物半導体１３３を含む酸化物半導体１３０が取り囲まれている。さらに絶縁膜１８０と絶縁膜１２０によってゲート絶縁膜１６０と絶縁膜１２１と酸化物半導体１３３を含む酸化物半導体１３０が取り囲まれている。
したがって、本実施の形態では、ブロッキング機能を有する絶縁膜１８０と絶縁膜１２０によって、酸化物半導体１３０を取り囲むことで、酸化物半導体１３０からの酸素の外部への拡散と、外部から酸化物半導体１３０への水素、水等の入り込みをより効果的に防ぐことができ、より信頼性の高い半導体装置の作製が可能になる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、本発明の一態様のトランジスタ１０３を有する半導体装置３００について、図３を参照して説明する。
図３（Ａ）は、本発明の一態様であるトランジスタ１０３を有する半導体装置３００の上面図である。トランジスタ１０３は、実施の形態１に示したトランジスタ１０１において、ゲート絶縁膜１６０および酸化物半導体１３３を、犠牲層１７３ｂをマスクとしてパターニングして形成した場合のトランジスタである。
図３（Ａ）に示す一点鎖線Ａ１−Ａ２に対応するチャネル長方向の断面図を図３（Ｂ）に示す。また、図３（Ａ）に示す一点鎖線Ａ３−Ａ４に対応するチャネル幅方向の断面図を図３（Ｃ）に示す。なお、図３（Ａ）において、煩雑になることを避けるため、半導体装置３００の構成要素の一部を省略して図示している。
トランジスタ１０１と同様に、トランジスタ１０３の導電膜１７１は、Ｃｕ−Ｘ合金膜を用いることが好ましい。
トランジスタ１０１と同様に、トランジスタ１０３の導電膜１７２は、少なくともＣｕを用いることが好ましい。
トランジスタ１０１と同様に、トランジスタ１０３の絶縁膜１２０は、水素または酸素、または、水素を含む化合物または酸素を含む化合物をブロッキングする機能を有する。具体的には、基板１１０からの水素や水分、不純物の拡散を防止する役割および酸化物半導体１３０からの酸素の拡散を防止する役割を有する。
トランジスタ１０１と同様に、トランジスタ１０３の絶縁膜１８０は、水素または酸素、または、水素を含む化合物または酸素を含む化合物をブロッキングする機能を有する。絶縁膜１８０を設けることで、酸化物半導体１３０からの酸素の外部への拡散と、外部から酸化物半導体１３０への水素、水等の入り込みを防ぐことができる。
図３（Ｂ）および図３（Ｃ）に示す断面図では、絶縁膜１８０と絶縁膜１２０によってゲート絶縁膜１６０と酸化物半導体１３３を含む酸化物半導体１３０が取り囲まれている。
したがって、本実施の形態では、ブロッキング機能を有する絶縁膜１８０と絶縁膜１２０によって、酸化物半導体１３０およびゲート絶縁膜１６０を取り囲むことで、酸化物半導体１３０からの酸素の外部への拡散と、外部から酸化物半導体１３０への水素、水等の入り込みをより効果的に防ぐことができ、より信頼性の高い半導体装置の作製が可能になる。また、ゲート電極をマスクとしてゲート絶縁膜１６０および酸化物半導体１３３をパターニングすることが可能なため、工程を簡略化することができる。
（実施の形態４）
本実施の形態では、本発明の一態様のトランジスタ４０１およびトランジスタ４０２について、図１１を参照して説明する。
図１１（Ａ）に示すトランジスタ４０１は、実施の形態１で示したトランジスタ１０１において、ゲート電極１７０に電気的に接続する配線１９０、ソース電極１４０に電気的に接続する配線１９１およびドレイン電極１５０に電気的に接続する配線１９２を追加で形成した場合のトランジスタである。
また、図１１（Ｂ）に示すトランジスタ４０２は、配線１９１および配線１９２が、ソース電極１４０およびドレイン電極１５０を貫通せずに接触している場合のトランジスタである。
実施の形態１のゲート電極１７０に含まれる導電膜１７１と同様に、配線１９０、配線１９１および配線１９２に含まれる導電膜１９３、導電膜１９５および導電膜１９７には、Ｃｕ−Ｘ合金膜を用いると好ましい。また、ゲート電極１７０に含まれる導電膜１７２と同様に、導電膜１９４、導電膜１９６および導電膜１９８には、Ｃｕ、Ａｌ、Ａｕ、またはＡｇ等の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜を用いると好ましい。導電膜１９５および導電膜１９７にＣｕ−Ｘ合金膜を用いることで、酸化物半導体１３０と接触することになり、加熱処理を行うことで、Ｃｕ−Ｘ合金膜中のＸ（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、Ｔｉ、Ｚｒ、Ｍｇ、Ｃａ、あるいはこれら２種以上の混合物）が酸化物半導体１３０との界面にＸの酸化膜を形成する場合がある。該酸化膜が形成されることで、Ｃｕ−Ｘ合金膜中のＣｕやＣｕを主成分とする化合物を含む導電膜に含まれるＣｕが、酸化物半導体１３０に入り込むのを抑制することができる。酸化物半導体１３０に入り込んだＣｕは、トランジスタの電気特性を劣化させることがあるので、酸化物半導体１３０にＣｕが入り込むのを防ぐことは重要である。
また、配線１９０、配線１９１および配線１９２は、引き回し配線等としても機能する。よって、配線１９０、配線１９１および配線１９２が、Ｃｕ−Ｘ合金膜と、銅、アルミニウム、金又は銀等の低抵抗材料を含む導電膜と、を含むことで、配線遅延が抑制され高速動作が可能な半導体装置を作製することができる。
次に、配線１９０、配線１９１および配線１９２の形成方法の一例を以下に示す。まず、絶縁膜１８２上に絶縁膜１８３および絶縁膜１８４を成膜する。次に、ハードマスク層等を用いて、ゲート電極１７０および酸化物半導体１３２もしくは酸化物半導体１３１を露出する。次に配線１９０、配線１９１および配線１９２となる導電膜を成膜し、当該導電膜を加工して、配線１９０、配線１９１および配線１９２を形成する（図１１（Ａ）参照。）。
また、図１１（Ａ）のように、酸化物半導体１３２もしくは酸化物半導体１３１まで露出させずに、ソース電極１４０およびドレイン電極１５０を露出するように加工した場合、配線１９１および配線１９２は、ソース電極１４０およびドレイン電極１５０の露出した表面と接することになり、酸化物半導体１３１および酸化物半導体１３２とは、ソース電極１４０およびドレイン電極１５０を介して電気的に接続するが、直接の接触はしなくなる（図１１（Ｂ）参照。）。したがって、よりＣｕ−Ｘ合金膜中のＣｕやＣｕを主成分とする化合物を含む導電膜に含まれるＣｕが、酸化物半導体１３０に入り込むのを抑制することができる。
絶縁膜および絶縁膜上の配線の詳細な形成方法は、他の絶縁膜、導電膜の成膜方法などの記載を参照する。
配線１９０、配線１９１および配線１９２は、引き回し配線等としても機能する。よって、配線１９０、配線１９１および配線１９２が、Ｃｕ−Ｘ合金膜と、銅、アルミニウム、金又は銀等の低抵抗材料を含む導電膜と、を含むことで、配線遅延が抑制され高速動作が可能な半導体装置を作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、本発明の一態様のトランジスタ５０１およびトランジスタ５０２について、図１２を参照して説明する。
図１２（Ａ）に示すトランジスタ５０１は、実施の形態４で示したトランジスタ４０１において、ソース電極１４０およびドレイン電極１５０を除去した場合のトランジスタである。なお、図１２（Ｂ）に示すトランジスタ５０２は、バックゲート電極１１１を設けた場合のトランジスタである。
実施の形態１のゲート電極１７０に含まれる導電膜１７１と同様に、配線１９０、配線１９１および配線１９２に含まれる導電膜１９３、導電膜１９５および導電膜１９７には、Ｃｕ−Ｘ合金膜を用いると好ましい。また、ゲート電極１７０に含まれる導電膜１７２と同様に、導電膜１９４、導電膜１９６および導電膜１９８には、Ｃｕ、Ａｌ、Ａｕ、またはＡｇ等の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜を用いると好ましい。導電膜１９５および導電膜１９７にＣｕ−Ｘ合金膜を用いることで、酸化物半導体１３０と接触することになり、加熱処理を行うことで、Ｃｕ−Ｘ合金膜中のＸ（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、Ｔｉ、Ｚｒ、Ｍｇ、Ｃａ、あるいはこれら２種以上の混合物）が酸化物半導体１３０との界面にＸの酸化膜を形成する場合がある。該酸化膜が形成されることで、Ｃｕ−Ｘ合金膜中のＣｕやＣｕを主成分とする化合物を含む導電膜に含まれるＣｕが、酸化物半導体１３０に入り込むのを抑制することができる。酸化物半導体１３０に入り込んだＣｕは、トランジスタの電気特性を劣化させることがあるので、酸化物半導体１３０にＣｕが入り込むのを防ぐことは重要である。
配線１９０、配線１９１および配線１９２は、引き回し配線等としても機能する。よって、配線１９０、配線１９１および配線１９２が、Ｃｕ−Ｘ合金膜と、銅、アルミニウム、金又は銀等の低抵抗材料を含む導電膜と、を含むことで、配線遅延が抑制され高速動作が可能な半導体装置を作製することができる。
配線１９０、配線１９１および配線１９２の形成方法については、実施の形態４の記載を参照する。
バックゲート電極１１１としては、実施の形態１を参照して、ゲート電極１７０で使用される材料および形成方法を用いればよい。
トランジスタ５０２において、バックゲート電極１１１を設けることで、更なるオン電流の増加や、しきい値電圧の制御を行うことができる。オン電流を増加させるには、例えば、ゲート電極１７０とバックゲート電極１１１を同電位として駆動させればよい。また、しきい値電圧の制御を行うには、ゲート電極１７０とは異なる定電位をバックゲート電極１１１に供給すればよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、本発明の一態様のトランジスタを利用した半導体装置の一例について図１３を参照して説明する。
［断面構造］
図１３（Ａ）に本発明の一態様の半導体装置の断面図を示す。図１３（Ａ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ２２００を有し、上部に第２の半導体材料を用いたトランジスタ２１００を有している。図１３（Ａ）では、第２の半導体材料を用いたトランジスタ２１００として、先の実施の形態１で例示したトランジスタ１０１を適用した例を示している。なお、一点鎖線より左側がトランジスタのチャネル長方向の断面、右側がチャネル幅方向の断面である。
第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが好ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体など）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、オフ電流が低い。
トランジスタ２２００は、ｎチャネル型のトランジスタまたはｐチャネル型のトランジスタのいずれであってもよく、回路によって適切なトランジスタを用いればよい。また、酸化物半導体を用いた本発明の一態様のトランジスタを用いるほかは、用いる材料や構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
図１３（Ａ）に示す構成では、トランジスタ２２００の上部に、絶縁膜２２０１、絶縁膜２２０７を介してトランジスタ２１００が設けられている。また、トランジスタ２２００とトランジスタ２１００の間には、複数の配線２２０２が設けられている。また、各種絶縁膜に埋め込まれた複数のプラグ２２０３により、上層と下層にそれぞれ設けられた配線や電極が電気的に接続されている。また、トランジスタ２１００を覆う絶縁膜２２０４と、絶縁膜２２０４上に配線２２０５と、トランジスタ２１００のソース電極およびドレイン電極に接続した配線と同一の導電膜を加工して得られた配線２２０６と、が設けられている。
このように、２種類のトランジスタを積層することにより、回路の占有面積が低減され、より高密度に複数の回路を配置することができる。
ここで、下層に設けられるトランジスタ２２００にシリコン系半導体材料を用いた場合、トランジスタ２２００の半導体膜の近傍に設けられる絶縁膜中の水素はシリコンのダングリングボンドを終端し、トランジスタ２２００の信頼性を向上させる効果がある。一方、上層に設けられるトランジスタ２１００に酸化物半導体を用いた場合、トランジスタ２１００の半導体膜の近傍に設けられる絶縁膜中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなるため、トランジスタ２１００の信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体材料を用いたトランジスタ２２００の上層に酸化物半導体を用いたトランジスタ２１００を積層して設ける場合、これらの間に水素の拡散を防止する機能を有する絶縁膜２２０７（トランジスタ１０１では絶縁膜１２０に相当）を設けることは特に効果的である。絶縁膜２２０７により、下層に水素を閉じ込めることでトランジスタ２２００の信頼性が向上することに加え、下層から上層に水素が拡散することが抑制されることでトランジスタ２１００の信頼性も同時に向上させることができる。
絶縁膜２２０７としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
また、酸化物半導体膜を含んで構成されるトランジスタ２１００を覆うように、トランジスタ２１００上に水素の拡散を防止する機能を有するブロック膜２２０８（トランジスタ１０１では絶縁膜１８０に相当）を形成することが好ましい。ブロック膜２２０８としては、絶縁膜２２０７と同様の材料を用いることができ、特に酸化アルミニウムを適用することが好ましい。酸化アルミニウム膜は、水素、水分などの不純物および酸素の双方に対して膜を透過させない遮断（ブロッキング）する機能が高い。したがって、トランジスタ２１００を覆うブロック膜２２０８として酸化アルミニウム膜を用いることで、トランジスタ２１００に含まれる酸化物半導体膜からの酸素の脱離を防止するとともに、酸化物半導体膜への水および水素の混入を防止することができる。
なお、トランジスタ２２００は、プレーナ型のトランジスタだけでなく、様々なタイプのトランジスタとすることができる。例えば、ＦＩＮ（フィン）型、ＴＲＩ−ＧＡＴＥ（トライゲート）型などのトランジスタなどとすることができる。その場合の断面図の例を、図１３（Ｄ）に示す。半導体基板２２１１の上に、絶縁膜２２１２が設けられている。半導体基板２２１１は、先端の細い凸部（フィンともいう）を有する。なお、凸部の上には、絶縁膜が設けられていてもよい。その絶縁膜は、凸部を形成するときに、半導体基板２２１１がエッチングされないようにするためのマスクとして機能するものである。なお、凸部は、先端が細くなくてもよく、例えば、略直方体の凸部であってもよいし、先端が太い凸部であってもよい。半導体基板２２１１の凸部の上には、ゲート絶縁膜２２１４が設けられ、その上には、ゲート電極２２１３が設けられている。半導体基板２２１１には、ソース領域およびドレイン領域２２１５ が形成されている。なお、ここでは、半導体基板２２１１が、凸部を有する例を示したが、本発明の一態様に係る半導体装置は、これに限定されない。例えば、ＳＯＩ基板を加工して、凸部を有する半導体領域を形成しても構わない。
なお、絶縁膜２２０４、絶縁膜２２０１、または図１３（Ａ）および図１３（Ｄ）で符号が与えられていない領域は絶縁体で構成された領域を表している。該領域には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いることができる。
図２３（Ａ）は、図１３（Ａ）の半導体装置において、プラグ２２０３が酸化膜２２２１で取り囲まれた例である。酸化膜２２２１はプラグ２２０３の側面に形成されている。
酸化膜２２２１は、Ｃｕ−Ｘ（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、Ｔｉ、Ｚｒ、Ｍｇ、Ｃａ、あるいはこれら２種以上の混合物）合金を含む導電体でプラグ２２０３を作製し、熱を加えることで形成する。プラグ２２０３が酸化物と接する場合、該酸化物とプラグ２２０３との界面近傍に、Ｃｕ−Ｘ合金中のＸが偏析して酸素と反応し、Ｘの酸化膜２２２１を形成する。例えば、プラグ２２０３がＣｕ−Ｍｎ合金を含む場合、酸化膜２２２１はマンガン酸化物を含む。酸化膜２２２１はプラグ２２０３に含まれるＣｕが、プラグ２２０３の外に拡散することを防ぐ役割を持つ。
図２３（Ｂ）は、図２３（Ａ）において、配線２２０２をＣｕ−Ｘ（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、Ｔｉ、Ｚｒ、Ｍｇ、Ｃａ、あるいはこれら２種以上の混合物）合金を含む導電体で作製した場合である。プラグ２２０３と同様に、配線２２０２も熱を加えることで、配線２２０２と酸化物との界面近傍に、酸化膜２２２１が形成される。例えば、配線２２０２がＣｕ−Ｍｎ合金を含む場合、酸化膜２２２１はマンガン酸化物を含む。酸化膜２２２１は配線２２０２に含まれるＣｕが、配線２２０２の外に拡散することを防ぐ役割を持つ。
プラグ２２０３または配線２２０２を上記構成とすることで、トランジスタ２２００またはトランジスタ２１００に悪影響を与えるＣｕの拡散を抑制し、且つ導電率が高い半導体装置を提供することができる。
［回路構成例］
上記構成において、トランジスタ２１００やトランジスタ２２００の電極の接続構成を異ならせることにより、様々な回路を構成することができる。以下では、本発明の一態様の半導体装置を用いることにより実現できる回路構成の例を説明する。
〔ＣＭＯＳ回路〕
図１３（Ｂ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のトランジスタ２１００を直列に接続し、且つそれぞれのゲートを接続した、いわゆるＣＭＯＳ回路の構成を示している。
〔アナログスイッチ〕
また、図１３（Ｃ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれぞれのソースとドレインを接続した構成を示している。このような構成とすることで、いわゆるアナログスイッチとして機能させることができる。
〔記憶装置の例〕
本発明の一態様であるトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図１４に示す。
図１４（Ａ）に示す半導体装置は、第１の半導体材料を用いたトランジスタ３２００と第２の半導体材料を用いたトランジスタ３３００、および容量素子３４００を有している。なお、トランジスタ３３００としては、上記実施の形態で説明した本発明の一態様のトランジスタを用いることができる。
トランジスタ３３００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ３３００は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
図１４（Ａ）において、第１の配線３００１はトランジスタ３２００のソース電極と電気的に接続され、第２の配線３００２はトランジスタ３２００のドレイン電極と電気的に接続されている。また、第３の配線３００３はトランジスタ３３００のソース電極またはドレイン電極の一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲート電極と電気的に接続されている。そして、トランジスタ３２００のゲート電極は、トランジスタ３３００のソース電極またはドレイン電極の他方、および容量素子３４００の電極の一方と電気的に接続され、第５の配線３００５は容量素子３４００の電極の他方と電気的に接続されている。
図１４（Ａ）に示す半導体装置では、トランジスタ３２００のゲート電極の電位が保持可能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ３３００がオン状態となる電位にして、トランジスタ３３００をオン状態とする。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート電極、および容量素子３４００に与えられる。すなわち、トランジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ３３００がオフ状態となる電位にして、トランジスタ３３００をオフ状態とすることにより、トランジスタ３２００のゲートに与えられた電荷が保持される（保持）。
トランジスタ３３００のオフ電流は極めて小さいため、トランジスタ３２００のゲートの電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、トランジスタ３２００のゲートに保持された電荷量に応じて、第２の配線３００２は異なる電位をとる。一般に、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ３２００のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ３２００を「オン状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ３２００のゲートに与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「オフ状態」のままである。このため、第２の配線３００２の電位を判別することで、保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲートの状態にかかわらずトランジスタ３２００が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線３００５に与えればよい。または、ゲートの状態にかかわらずトランジスタ３２００が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線３００５に与えればよい。
図１４（Ｂ）に示す半導体装置は、トランジスタ３２００を設けていない点で図１４（Ａ）と相違している。この場合も上記と同様の動作により情報の書き込みおよび保持動作が可能である。
次に、情報の読み出しについて説明する。トランジスタ３３００がオン状態となると、浮遊状態である第３の配線３００３と容量素子３４００とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子３４００の第１の端子の電位（あるいは容量素子３４００に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子３４００の第１の端子の電位をＶ 、容量素子３４００の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子３４００の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体材料が適用されたトランジスタを用い、トランジスタ３３００として第２の半導体材料が適用されたトランジスタを駆動回路上に積層して設ける構成とすればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であると言える。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先が複数のケース考えられる場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であると言える。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章において、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能であるものとする。そのため、例えば、能動素子（トランジスタ、ダイオードなど）、配線、受動素子（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有機材料、無機材料、部品、装置、動作方法、製造方法などが単数又は複数記載された図面または文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、Ｎ個（Ｎは整数）の層を有して構成される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、Ｎ個（Ｎは整数）の要素を有して構成されるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の要素を抜き出して、発明の一態様を構成することは可能である。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態７）
本実施の形態では、本発明の一態様のトランジスタを利用した表示装置の構成例について説明する。
［構成例］
図１５（Ａ）は、本発明の一態様の表示装置の上面図であり、図１５（Ｂ）は、本発明の一態様の表示装置の画素に液晶素子を適用する場合に用いることができる画素回路を説明するための回路図である。また、図１５（Ｃ）は、本発明の一態様の表示装置の画素に有機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図である。
画素部に配置するトランジスタは、上記実施の形態に従って形成することができる。また、当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャネル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一基板上に形成する。このように、画素部や駆動回路に上記実施の形態に示すトランジスタを用いることにより、信頼性の高い表示装置を提供することができる。
アクティブマトリクス型表示装置の上面図の一例を図１５（Ａ）に示す。表示装置の基板７００上には、画素部７０１、第１の走査線駆動回路７０２、第２の走査線駆動回路７０３、信号線駆動回路７０４を有する。画素部７０１には、複数の信号線が信号線駆動回路７０４から延伸して配置され、複数の走査線が第１の走査線駆動回路７０２、および第２の走査線駆動回路７０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置の基板７００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている。
図１５（Ａ）では、第１の走査線駆動回路７０２、第２の走査線駆動回路７０３、信号線駆動回路７０４は、画素部７０１と同じ基板７００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板７００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板７００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、または歩留まりの向上を図ることができる。
〔液晶表示装置〕
また、画素の回路構成の一例を図１５（Ｂ）に示す。ここでは、一例としてＶＡ型液晶表示装置の画素に適用することができる画素回路を示す。
この画素回路は、一つの画素に複数の画素電極層を有する構成に適用できる。それぞれの画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極層に印加する信号を、独立して制御できる。
トランジスタ７１６のゲート配線７１２と、トランジスタ７１７のゲート配線７１３には、異なるゲート信号を与えることができるように分離されている。一方、データ線７１４は、トランジスタ７１６とトランジスタ７１７で共通に用いられている。トランジスタ７１６とトランジスタ７１７は上記実施の形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液晶表示装置を提供することができる。
トランジスタ７１６と電気的に接続する第１の画素電極層と、トランジスタ７１７と電気的に接続する第２の画素電極層の形状について説明する。第１の画素電極層と第２の画素電極層の形状は、スリットによって分離されている。第１の画素電極層はＶ字型に広がる形状を有し、第２の画素電極層は第１の画素電極層の外側を囲むように形成される。
トランジスタ７１６のゲート電極はゲート配線７１２と接続され、トランジスタ７１７のゲート電極はゲート配線７１３と接続されている。ゲート配線７１２とゲート配線７１３に異なるゲート信号を与えてトランジスタ７１６とトランジスタ７１７の動作タイミングを異ならせ、液晶の配向を制御できる。
また、容量配線７１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極層または第２の画素電極層と電気的に接続する容量電極とで保持容量を形成してもよい。
マルチドメイン構造は、一画素に第１の液晶素子７１８と第２の液晶素子７１９を備える。第１の液晶素子７１８は第１の画素電極層と対向電極層とその間の液晶層とで構成され、第２の液晶素子７１９は第２の画素電極層と対向電極層とその間の液晶層とで構成される。
なお、図１５（Ｂ）に示す画素回路は、これに限定されない。例えば、図１５（Ｂ）に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、または論理回路などを追加してもよい。
〔有機ＥＬ表示装置〕
画素の回路構成の他の一例を図１５（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示装置の画素構造を示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
図１５（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。なお、本発明の一態様の金属酸化物膜は、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当該画素回路は、デジタル時間階調駆動を適用することができる。
適用可能な画素回路の構成およびデジタル時間階調駆動を適用した場合の画素の動作について説明する。
画素７２０は、スイッチング用トランジスタ７２１、駆動用トランジスタ７２２、発光素子７２４および容量素子７２３を有している。スイッチング用トランジスタ７２１は、ゲート電極層が走査線７２６に接続され、第１電極（ソース電極層およびドレイン電極層の一方）が信号線７２５に接続され、第２電極（ソース電極層およびドレイン電極層の他方）が駆動用トランジスタ７２２のゲート電極層に接続されている。駆動用トランジスタ７２２は、ゲート電極層が容量素子７２３を介して電源線７２７に接続され、第１電極が電源線７２７に接続され、第２電極が発光素子７２４の第１電極（画素電極）に接続されている。発光素子７２４の第２電極は共通電極７２８に相当する。共通電極７２８は、同一基板上に形成される共通電位線と電気的に接続される。
スイッチング用トランジスタ７２１および駆動用トランジスタ７２２には他の実施の形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ表示装置を提供することができる。
発光素子７２４の第２電極（共通電極７２８）の電位は低電源電位に設定する。なお、低電源電位とは、電源線７２７に供給される高電源電位より低い電位であり、例えばＧＮＤ、０Ｖなどを低電源電位として設定することができる。発光素子７２４の順方向のしきい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子７２４に印加することにより、発光素子７２４に電流を流して発光させる。なお、発光素子７２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。
なお、容量素子７２３は駆動用トランジスタ７２２のゲート容量を代用することにより省略できる。駆動用トランジスタ７２２のゲート容量については、チャネル形成領域とゲート電極層との間で容量が形成されていてもよい。
次に、駆動用トランジスタ７２２に入力する信号について説明する。電圧入力電圧駆動方式の場合、駆動用トランジスタ７２２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を、駆動用トランジスタ７２２に入力する。なお、駆動用トランジスタ７２２を線形領域で動作させるために、電源線７２７の電圧よりも高い電圧を駆動用トランジスタ７２２のゲート電極層にかける。また、信号線７２５には、電源線電圧に駆動用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。
アナログ階調駆動を行う場合、駆動用トランジスタ７２２のゲート電極層に発光素子７２４の順方向電圧に駆動用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。なお、駆動用トランジスタ７２２が飽和領域で動作するようにビデオ信号を入力し、発光素子７２４に電流を流す。また、駆動用トランジスタ７２２を飽和領域で動作させるために、電源線７２７の電位を、駆動用トランジスタ７２２のゲート電位より高くする。ビデオ信号をアナログとすることで、発光素子７２４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、画素回路の構成は、図１５（Ｃ）に示す画素構成に限定されない。例えば、図１５（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタまたは論理回路などを追加してもよい。
図１５で例示した回路に上記実施の形態で例示したトランジスタを適用する場合、低電位側にソース電極（第１の電極）、高電位側にドレイン電極（第２の電極）がそれぞれ電気的に接続される構成とする。さらに、制御回路等により第１のゲート電極の電位を制御し、第２のゲート電極には図示しない配線によりソース電極に与える電位よりも低い電位など、上記で例示した電位を入力可能な構成とすればよい。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することができる。表示素子、表示装置、発光素子または発光装置は、例えば、ＥＬ（エレクトロルミネッセンス）素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良い。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態８）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１６に示す。
図１６（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８等を有する。なお、図１６（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図１６（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部９１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１３は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられている。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されており、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能である。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体９１２との間の角度に従って、切り替える構成としても良い。また、第１表示部９１３および第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
図１６（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キーボード９２３、ポインティングデバイス９２４等を有する。
図１６（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３３等を有する。
図１６（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられている。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されており、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能である。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４２との間の角度に従って切り替える構成としても良い。
図１６（Ｆ）は普通自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト９５４等を有する。
なお、本実施の形態は、本明細書で示す他の実施の形態または実施例と適宜組み合わせることができる。
（実施の形態９）
本実施の形態では、本発明の一態様に係るＲＦＩＣの使用例について図１７を用いながら説明する。ＲＦＩＣの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１７（Ａ）参照）、記録媒体（ＤＶＤやビデオテープ等）（図１７（Ｂ）参照）、乗り物類（自転車等、図１７（Ｄ）参照）、包装用容器類（包装紙やボトル等、図１７（Ｃ）参照）、、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、若しくは各物品に取り付ける荷札（図１７（Ｅ）、図１７（Ｆ）参照）等に設けて使用することができる。
本発明の一態様に係るＲＦＩＣ４０００は、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦＩＣ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の一態様に係るＲＦＩＣ４０００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るＲＦＩＣを取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦＩＣを取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
以上のように、本発明の一態様に係わるＲＦＩＣを本実施の形態に挙げた各用途に用いることにより、情報の書込みや読み出しを含む動作電力を低減できるため、最大通信距離を長くとることが可能となる。また、電力が遮断された状態であっても情報を極めて長い期間保持可能であるため、書き込みや読み出しの頻度が低い用途にも好適に用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態１０）
本実施の形態では、本発明の一態様であるトランジスタに使用することができる酸化物半導体膜について説明する。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
まずは、ＣＡＡＣ−ＯＳについて説明する。なお、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図１８（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
図１８（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図１８（Ｂ）に示す。図１８（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図１８（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図１８（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図１８（Ｂ）および図１８（Ｃ）より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図１８（Ｄ）参照。）。図１８（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図１８（Ｄ）に示す領域５１６１に相当する。
また、図１９（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図１９（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図１９（Ｂ）、図１９（Ｃ）および図１９（Ｄ）に示す。図１９（Ｂ）、図１９（Ｃ）および図１９（Ｄ）より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２０（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２０（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図２０（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図２１（Ａ）に示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２１（Ｂ）に示す。図２１（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図２１（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図２１（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠陥としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、ＣＡＡＣ−ＯＳは、不純物濃度の低い酸化物半導体ということもできる。また、ＣＡＡＣ−ＯＳは、酸素欠損の少ない酸化物半導体ということもできる。
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
また、欠陥準位密度の低い（酸素欠損が少ない）酸化物半導体は、キャリア密度を低くすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、ＣＡＡＣ−ＯＳを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性な酸化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジスタは、電気特性が不安定となる場合がある。一方、ＣＡＡＣ−ＯＳを用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
また、ＣＡＡＣ−ＯＳは欠陥準位密度が低いため、光の照射などによって生成されたキャリアが、欠陥準位に捕獲されることが少ない。したがって、ＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
次に、微結晶酸化物半導体について説明する。
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
次に、非晶質酸化物半導体について説明する。
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンのみが観測される。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕｃｔｕｒｅ）と呼ぶ場合がある。また、最近接原子間距離または第２近接原子間距離まで秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。したがって、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから、例えば、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳを、非晶質酸化物半導体または完全な非晶質酸化物半導体と呼ぶことはできない。
なお、酸化物半導体は、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する場合がある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図２２は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図２２より、ａ−ｌｉｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図２２中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図２２中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、微結晶酸化物半導体、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタ用ターゲットを用い、スパッタ法によって成膜することができる。
酸化物半導体１３２がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体１３２を成膜するために用いるスパッタ用ターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ａ１：ｂ１：ｃ１とすると、ａ１／ｂ１は、１／３以上６以下、さらには１以上６以下であって、ｃ１／ｂ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｃ１／ｂ１を１以上６以下とすることで、酸化物半導体１３２としてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝５：５：６等がある。
酸化物半導体１３１および酸化物半導体１３３がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体１３１および酸化物半導体１３３を成膜するために用いるスパッタ用ターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ａ２：ｂ２：ｃ２とすると、ａ２／ｂ２＜ａ１／ｂ１であって、ｃ２／ｂ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｃ２／ｂ２を１以上６以下とすることで、酸化物半導体１３１および酸化物半導体１３３としてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：３、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６等がある。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
１００ 半導体装置
１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１１０ 基板
１１１ バックゲート電極
１２０ 絶縁膜
１２１ 絶縁膜
１２１ａ 絶縁膜
１３０ 酸化物半導体
１３１ 酸化物半導体
１３１ａ 酸化物半導体
１３１ｂ 酸化物半導体
１３２ 酸化物半導体
１３２ａ 酸化物半導体
１３２ｂ 酸化物半導体
１３３ 酸化物半導体
１４０ ソース電極
１４５ ハードマスク層
１５０ ドレイン電極
１５５ レジストマスク層
１６０ ゲート絶縁膜
１７０ ゲート電極
１７１ 導電膜
１７１ａ 導電膜
１７２ 導電膜
１７２ａ 導電膜
１７３ 犠牲層
１７３ａ 犠牲層
１７３ｂ 犠牲層
１８０ 絶縁膜
１８０ａ 絶縁膜
１８０ｂ 絶縁膜
１８１ 絶縁膜
１８１ａ 絶縁膜
１８１ｂ 絶縁膜
１８２ 絶縁膜
１８３ 絶縁膜
１８４ 絶縁膜
１９０ 配線
１９１ 配線
１９２ 配線
１９３ 導電膜
１９４ 導電膜
１９５ 導電膜
１９６ 導電膜
１９７ 導電膜
１９８ 導電膜
２００ 半導体装置
３００ 半導体装置
４０１ トランジスタ
４０２ トランジスタ
５０１ トランジスタ
５０２ トランジスタ
７００ 基板
７０１ 画素部
７０２ 走査線駆動回路
７０３ 走査線駆動回路
７０４ 信号線駆動回路
７１０ 容量配線
７１２ ゲート配線
７１３ ゲート配線
７１４ データ線
７１６ トランジスタ
７１７ トランジスタ
７１８ 液晶素子
７１９ 液晶素子
７２０ 画素
７２１ スイッチング用トランジスタ
７２２ 駆動用トランジスタ
７２３ 容量素子
７２４ 発光素子
７２５ 信号線
７２６ 走査線
７２７ 電源線
７２８ 共通電極
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイクロフォン
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９１１ 筐体
９１２ 筐体
９１３ 表示部
９１４ 表示部
９１５ 接続部
９１６ 操作キー
９２１ 筐体
９２２ 表示部
９２３ キーボード
９２４ ポインティングデバイス
９３１ 筐体
９３２ 冷蔵室用扉
９３３ 冷凍室用扉
９４１ 筐体
９４２ 筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５１ 車体
９５２ 車輪
９５３ ダッシュボード
９５４ ライト
２１００ トランジスタ
２２００ トランジスタ
２２０１ 絶縁膜
２２０２ 配線
２２０３ プラグ
２２０４ 絶縁膜
２２０５ 配線
２２０６ 配線
２２０７ 絶縁膜
２２０８ ブロック膜
２２１１ 半導体基板
２２１２ 絶縁膜
２２１３ ゲート電極
２２１４ ゲート絶縁膜
２２１５ ソース領域及びドレイン領域
２２２１ 酸化膜
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
４０００ ＲＦＩＣ
５１００ ペレット
５１２０ 基板
５１６１ 領域

Claims (7)

  1. 基板上の酸化物半導体と、
    前記酸化物半導体上の第１絶縁膜と、
    前記第１絶縁膜を介して前記酸化物半導体と重なる領域を有する第１電極と、
    前記第１絶縁膜上の第２絶縁膜と、を有し、
    前記第１電極は第１導電膜および前記第１導電膜上の第２導電膜を含み、
    前記第１導電膜は、Ｃｕ−Ｘ合金（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、Ｔｉ、Ｚｒ、ＭｇまたはＣａ、あるいはこれら２種以上の混合物）を含み、
    前記第２導電膜はＣｕを含み、
    前記第２絶縁膜は前記第１電極の側面と接する領域を有し、
    前記第１電極の側面において、前記第１導電膜は、前記第２絶縁膜と前記第２導電膜との間に挟まれた領域を有していることを特徴とする半導体装置。
  2. 請求項１において、
    前記第１電極の上面に接する領域を有する第３絶縁膜を有することを特徴とする半導体装置。
  3. 請求項１乃至請求項２のいずれか一において、
    前記酸化物半導体は、第１の酸化物半導体、第２の酸化物半導体および第３の酸化物半導体からなることを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記基板と前記酸化物半導体との間の第４絶縁膜と、を有し、
    前記第２絶縁膜と前記第４絶縁膜の各々は、水素および酸素に対するブロッキング機能を有することを特徴とする半導体装置。
  5. 請求項３において、
    前記第２の酸化物半導体と前記第３の酸化物半導体との間に、第２電極および第３電極を有していることを特徴とする半導体装置。
  6. 請求項４において、
    前記第２絶縁膜と前記第４絶縁膜の各々は、酸化アルミニウムを含むことを特徴とする半導体装置。
  7. 請求項１乃至請求項６のいずれか一において、
    前記第２絶縁膜上の第５絶縁膜を有し、
    前記第１電極、前記第２絶縁膜、および前記第５絶縁膜の各々の上面の高さが揃っていることを特徴とする半導体装置。
JP2014250486A 2013-12-26 2014-12-11 半導体装置 Expired - Fee Related JP6402017B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014250486A JP6402017B2 (ja) 2013-12-26 2014-12-11 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013269807 2013-12-26
JP2013269807 2013-12-26
JP2014250486A JP6402017B2 (ja) 2013-12-26 2014-12-11 半導体装置

Publications (3)

Publication Number Publication Date
JP2015144251A JP2015144251A (ja) 2015-08-06
JP2015144251A5 JP2015144251A5 (ja) 2018-01-25
JP6402017B2 true JP6402017B2 (ja) 2018-10-10

Family

ID=53477641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014250486A Expired - Fee Related JP6402017B2 (ja) 2013-12-26 2014-12-11 半導体装置

Country Status (6)

Country Link
US (1) US9530856B2 (ja)
JP (1) JP6402017B2 (ja)
KR (1) KR20160102196A (ja)
CN (1) CN105849875B (ja)
TW (1) TWI638456B (ja)
WO (1) WO2015097633A1 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015140656A1 (en) 2014-03-18 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102481037B1 (ko) 2014-10-01 2022-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선층 및 그 제작 방법
US9812587B2 (en) 2015-01-26 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9954112B2 (en) * 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI718125B (zh) * 2015-03-03 2021-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI777164B (zh) * 2015-03-30 2022-09-11 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
KR102788207B1 (ko) * 2015-04-13 2025-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI693719B (zh) * 2015-05-11 2020-05-11 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6736351B2 (ja) * 2015-06-19 2020-08-05 株式会社半導体エネルギー研究所 半導体装置
KR102593883B1 (ko) 2015-06-19 2023-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 전자 기기
KR102548001B1 (ko) * 2015-07-08 2023-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9825177B2 (en) 2015-07-30 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a semiconductor device using multiple etching mask
US9773919B2 (en) 2015-08-26 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6850096B2 (ja) * 2015-09-24 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法及び電子機器の作製方法
KR20250135902A (ko) 2015-11-20 2025-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치의 제작 방법, 또는 이 반도체 장치를 가지는 표시 장치
JP6884569B2 (ja) 2015-12-25 2021-06-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US9905657B2 (en) 2016-01-20 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102330605B1 (ko) * 2016-06-22 2021-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10916430B2 (en) 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102613288B1 (ko) * 2016-07-26 2023-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN107039298B (zh) * 2016-11-04 2019-12-24 厦门市三安光电科技有限公司 微元件的转移装置、转移方法、制造方法、装置和电子设备
WO2018180723A1 (ja) * 2017-03-27 2018-10-04 シャープ株式会社 アクティブマトリクス基板およびその製造方法
KR102696580B1 (ko) 2017-05-19 2024-08-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 및 반도체 장치의 제작 방법
JPWO2019048983A1 (ja) * 2017-09-05 2020-10-15 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
TWI785043B (zh) * 2017-09-12 2022-12-01 日商松下知識產權經營股份有限公司 電容元件、影像感測器、電容元件之製造方法及影像感測器之製造方法
US11177176B2 (en) 2017-10-20 2021-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP7282684B2 (ja) * 2017-10-20 2023-05-29 株式会社半導体エネルギー研究所 半導体装置
JP7200121B2 (ja) * 2017-11-09 2023-01-06 株式会社半導体エネルギー研究所 半導体装置
JP7190443B2 (ja) * 2017-11-24 2022-12-15 株式会社半導体エネルギー研究所 半導体材料
JP7221216B2 (ja) * 2017-12-08 2023-02-13 株式会社半導体エネルギー研究所 半導体装置
JP7158414B2 (ja) * 2017-12-27 2022-10-21 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7186732B2 (ja) * 2018-02-08 2022-12-09 株式会社半導体エネルギー研究所 表示装置
JP7071841B2 (ja) * 2018-02-28 2022-05-19 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7240383B2 (ja) * 2018-04-12 2023-03-15 株式会社半導体エネルギー研究所 半導体装置
JP7036204B2 (ja) * 2018-04-26 2022-03-15 株式会社村田製作所 キャパシタおよびＨｆＯ２膜の製造方法
CN112639937B (zh) * 2018-09-05 2023-06-23 株式会社半导体能源研究所 显示装置、显示模块、电子设备及显示装置的制造方法
KR102768423B1 (ko) * 2018-09-07 2025-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
KR20210083269A (ko) * 2018-11-02 2021-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN109712930B (zh) * 2018-11-27 2020-10-30 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置
JP2020136505A (ja) * 2019-02-20 2020-08-31 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
KR20220039740A (ko) * 2019-07-26 2022-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN114641815A (zh) * 2019-11-12 2022-06-17 株式会社半导体能源研究所 显示单元、显示模块、电子设备及显示单元的制造方法
JP7392435B2 (ja) * 2019-12-03 2023-12-06 株式会社豊田中央研究所 半導体素子および半導体素子の製造方法
CN114373802A (zh) * 2021-12-09 2022-04-19 广州华星光电半导体显示技术有限公司 Tft基板、液晶显示面板及显示装置

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6143593A (en) * 1998-09-29 2000-11-07 Conexant Systems, Inc. Elevated channel MOSFET
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
KR20010004598A (ko) * 1999-06-29 2001-01-15 김영환 반도체 소자의 게이트 형성방법
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6441492B1 (en) 1999-09-10 2002-08-27 James A. Cunningham Diffusion barriers for copper interconnect systems
JP2001135823A (ja) * 1999-11-05 2001-05-18 Toshiba Corp 電極基板の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US20020142531A1 (en) 2001-03-29 2002-10-03 Hsu Sheng Teng Dual damascene copper gate and interconnect therefore
US6872627B2 (en) 2001-07-16 2005-03-29 Taiwan Semiconductor Manufacturing Company Selective formation of metal gate for dual gate oxide application
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7045861B2 (en) 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP2005332993A (ja) * 2004-05-20 2005-12-02 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7126199B2 (en) * 2004-09-27 2006-10-24 Intel Corporation Multilayer metal gate electrode
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
JP5114844B2 (ja) 2005-02-14 2013-01-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
JP2007173511A (ja) 2005-12-22 2007-07-05 Sony Corp 半導体装置の製造方法
KR100720515B1 (ko) 2005-12-28 2007-05-22 동부일렉트로닉스 주식회사 국부적 장벽 금속층이 형성된 구리 금속 배선의 형성 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP2008205177A (ja) 2007-02-20 2008-09-04 Renesas Technology Corp 半導体装置及びその製造方法
JP2008218876A (ja) * 2007-03-07 2008-09-18 Matsushita Electric Ind Co Ltd Ｍｉｓ型半導体装置の製造方法およびｍｉｓ型半導体装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
EP1978472A3 (en) 2007-04-06 2015-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5067039B2 (ja) 2007-06-25 2012-11-07 パナソニック株式会社 半導体装置の製造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US20090179328A1 (en) 2008-01-14 2009-07-16 International Business Machines Corporation Barrier sequence for use in copper interconnect metallization
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102390961B1 (ko) 2010-04-23 2022-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8551874B2 (en) * 2010-05-08 2013-10-08 International Business Machines Corporation MOSFET gate and source/drain contact metallization
CN103038866A (zh) * 2010-07-02 2013-04-10 合同会社先端配线材料研究所 半导体装置
CN107947763B (zh) 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
US20120161320A1 (en) 2010-12-23 2012-06-28 Akolkar Rohan N Cobalt metal barrier layers
US9024317B2 (en) * 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
TWI567735B (zh) * 2011-03-31 2017-01-21 半導體能源研究所股份有限公司 記憶體電路，記憶體單元，及訊號處理電路
US8704294B2 (en) * 2011-06-13 2014-04-22 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
US8847333B2 (en) 2011-09-01 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques providing metal gate devices with multiple barrier layers
US8492897B2 (en) 2011-09-14 2013-07-23 International Business Machines Corporation Microstructure modification in copper interconnect structures
JP5968708B2 (ja) * 2012-01-23 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6186166B2 (ja) * 2012-05-02 2017-08-23 株式会社半導体エネルギー研究所 半導体装置
US9059219B2 (en) 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN103531453B (zh) * 2012-07-02 2016-12-21 中芯国际集成电路制造(上海)有限公司 半导体集成器件及其制作方法
US8722531B1 (en) 2012-11-01 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer for copper interconnect
US9129985B2 (en) * 2013-03-05 2015-09-08 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
US9093285B2 (en) * 2013-03-22 2015-07-28 United Microelectronics Corp. Semiconductor structure and process thereof
TWI631711B (zh) 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
WO2015060133A1 (en) 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR20160102196A (ko) 2016-08-29
JP2015144251A (ja) 2015-08-06
US20150187898A1 (en) 2015-07-02
CN105849875A (zh) 2016-08-10
TWI638456B (zh) 2018-10-11
TW201533903A (zh) 2015-09-01
CN105849875B (zh) 2020-03-06
US9530856B2 (en) 2016-12-27
WO2015097633A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
JP6402017B2 (ja) 半導体装置
JP7224520B2 (ja) 半導体装置
JP6499426B2 (ja) 半導体装置
JP7052110B2 (ja) 表示装置
KR102546516B1 (ko) 반도체 장치의 제작 방법
US9478664B2 (en) Semiconductor device
KR20220016262A (ko) 반도체 장치 및 그 제작 방법
KR102306200B1 (ko) 반도체 장치
JP2019212916A (ja) トランジスタ
JP2021141336A (ja) 半導体装置
JP6585421B2 (ja) 半導体装置の作製方法
JP2016189460A (ja) 半導体装置およびその作製方法
JP2016111369A (ja) 半導体装置、半導体装置の作製方法、および電子機器
JP2016184731A (ja) 半導体装置、その製造方法、および電子機器
JP2017034258A (ja) 半導体装置、半導体装置の作製方法、および電子機器
JP2016213457A (ja) 半導体装置、半導体装置の作製方法、および電子機器
JP2017028269A (ja) 半導体装置、半導体装置の作製方法、および電子機器
JP2016001722A (ja) 半導体装置及び該半導体装置を含む電子機器
JP2018022713A (ja) 半導体装置、その作製方法、電子機器
JP2016034023A (ja) 半導体装置およびその作製方法、電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180910

R150 Certificate of patent or registration of utility model

Ref document number: 6402017

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees