DE112011102644B4 - Integrierte Halbleiterschaltung - Google Patents

Integrierte Halbleiterschaltung Download PDF

Info

Publication number
DE112011102644B4
DE112011102644B4 DE112011102644.7T DE112011102644T DE112011102644B4 DE 112011102644 B4 DE112011102644 B4 DE 112011102644B4 DE 112011102644 T DE112011102644 T DE 112011102644T DE 112011102644 B4 DE112011102644 B4 DE 112011102644B4
Authority
DE
Germany
Prior art keywords
layer
oxide semiconductor
transistor
oxide
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112011102644.7T
Other languages
English (en)
Other versions
DE112011102644T5 (de
Inventor
Jun Koyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112011102644T5 publication Critical patent/DE112011102644T5/de
Application granted granted Critical
Publication of DE112011102644B4 publication Critical patent/DE112011102644B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0372—Bistable circuits of the master-slave type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

Integrierte Halbleiterschaltung, umfassend:eine Speicherschaltung, die ausgelegt ist zum Halten von Daten, die durch eine arithmetische Operation ermittelt werden; undeine Leistungs-Gating-Steuerschaltung, die ausgelegt ist zum Steuern einer Versorgung der Speicherschaltung mit einer Leistungsversorgungsspannung,wobei die Speicherschaltung erste bis n-te sequenzielle Schaltungen und erste bis n-te Kombinationsschaltungen beinhaltet, die zum Arbeiten mit einem Ausgabesignal von den jeweiligen ersten bis n-ten sequenziellen Schaltungen ausgelegt sind,wobei jede der k sequenziellen Schaltungen unter den ersten bis n-ten sequenziellen Schaltungen einen Transistor, dessen Kanalbereich einen Oxidhalbleiter umfasst, und einen Kondensator, bei dem eine der Elektroden elektrisch mit einem Knoten verbunden ist,der in einen schwimmenden Zustand (floating state) gebracht wird, wenn der Transistor abgeschaltet wird, beinhaltet,wobei n eine natürliche Zahl von 2 oder mehr ist, undwobei k eine natürliche Zahl von 1 bis n ist.

Description

  • Technisches Gebiet
  • Die Erfindung betrifft eine integrierte Halbleiterschaltung. Die Erfindung betrifft insbesondere eine integrierte Halbleiterschaltung, die eine Speicherschaltung beinhaltet, die eine sequenzielle Schaltung beinhaltet, und die Versorgung der Speicherschaltung mit einer Leistungsversorgungsspannung steuern kann (das heißt, ein Leistungs-Gating implementieren kann).
  • Hintergrund
  • Der Umfang von integrierten Halbleiterschaltungen, die Logikschaltungen beinhalten, hat von Jahr zu Jahr zugenommen. Integrierte Schaltungen wurden in früheren Stadien der Entwicklung von mehreren Elementen gebildet. Heutzutage existieren zentrale Verarbeitungseinheiten (CPUs) und digitale Signalprozessoren (DSPs), die von Dutzenden von Millionen von Elementen gebildet werden. Obwohl der Leistungsverbrauch pro Element durch die Miniaturisierung und Verringerung der Spannung der Elemente verringert wird, hat der Leistungsverbrauch der gesamten integrierten Schaltung zugenommen, da die Anzahl der Elemente stärker zugenommen hat. Als Verfahren zum Verringern des Leistungsverbrauchs entwickelt worden sind ein Takt-Gating (clock gating), bei dem Takte bzw. Uhren teilweise angehalten werden, ein Verfahren zum Absenken der Taktfrequenz und ein Verfahren zum teilweise erfolgenden Absenken einer Leistungsversorgungsspannung.
  • Der Leistungsverbrauch beinhaltet eine statische Leistung infolge eines Leckstromes eines Elementes, so beispielsweise eines Transistors in einem Aus-Zustand, wie auch eine dynamische Leistung infolge eines Ladens und Entladens infolge des Schaltens des Elementes. Die statische Leistung ist in integrierten Schaltungen, die eine kleine Anzahl von Elementen beinhalten, nahezu vernachlässigbar, ist jedoch in integrierten Schaltungen, die eine sehr große Anzahl von Elementen beinhalten, zu groß, als dass sie vernachlässigt werden könnte. Eingedenk dessen ist ein Verfahren zum Steuern einer Versorgung einer Schaltung, die in einer integrierten Schaltung enthalten ist, mit einer Leistungsversorgungsspannung entwickelt worden (Leistungs-Gating). Ein derartiges Verfahren kann den Leistungsverbrauch infolge eines Leckstromes verringern.
  • Patentdruckschrift D1 beschreibt beispielsweise eine integrierte Halbleiterschaltung, die ein Leistungs-Gating implementieren kann. Insbesondere offenbart Patentdruckschrift 1 eine integrierte Halbleiterschaltung, die einen Transistor zwischen einer Logikschaltung und einer Leistungsversorgungsleitung beinhaltet und die Versorgung der Logikschaltung mit einer Leistungsversorgungsspannung durch Steuern des Schaltens des Transistors steuern kann. US 2009/ 0237107 A1 zeigt einen Schaltkreis mit einer aktiven Clock-Shielding Struktur. US 7 848 169 B2 zeigt eine Halbleitervorrichtung. US 7 978 559 B2 zeigt eine Halbleiterspeichervorrichtung und ein Verfahren zum Betreiben derselben.
  • Verweis
  • Patentdruckschrift 1: veröffentlichte japanische Patentanmeldung Nr. 2005-268694
  • Offenbarung der Erfindung
  • In demjenigen Fall jedoch, in dem die Logikschaltung eine Speicherschaltung (beispielsweise ein Register) beinhaltet, das von einer Mehrzahl von sequenziellen Schaltungen gebildet wird, werden gespeicherte Daten durch das Leistungs-Gating gelöscht. Es ist allgemein bekannt, dass Speicherschaltungen, so beispielsweise Register, häufig in Logikschaltungen eingesetzt werden, die in bestehenden integrierten Halbleiterschaltungen beinhaltet sind, und dass das Leistungs-Gating ein Löschen von gespeicherten Daten bewirkt. In diesem Fall muss eine arithmetische Operation oder dergleichen erneut durchgeführt werden, wenn die Versorgung der Speicherschaltung mit einer Leistungsversorgungsspannung neugestartet wird. Dies bedeutet, dass eine ähnliche arithmetische Operation zweimal durchgeführt werden muss. Aus diesem Grund wird der Effekt der Verringerung des Leistungsverbrauchs infolge des Leistungs-Gatings abgeschwächt. Des Weiteren kann der Betrieb der integrierten Halbleiterschaltung nicht neugestartet werden, bis die arithmetische Operation beendet ist, sodass der Betrieb der integrierten Halbleiterschaltung verzögert wird.
  • Eingedenk der vorbesprochenen Probleme besteht eine Aufgabe eines Ausführungsbeispieles der vorliegenden Erfindung darin, den Leistungsverbrauch einer integrierten Halbleiterschaltung zu verringern. Eine weitere Aufgabe eines Ausführungsbeispieles der vorliegenden Erfindung besteht darin, die Verzögerung des Betriebes bei der integrierten Halbleiterschaltung zu verringern. Man beachte, dass ein Ausführungsbeispiel der vorliegenden Erfindung wenigstens eine der vorgenannten Aufgaben zu lösen anstrebt.
  • Wenigstens eine der vorgenannten Aufgaben kann folgendermaßen gelöst werden: Eine Mehrzahl von sequenziellen Schaltungen, die in einer Speicherschaltung beinhaltet sind, beinhaltet jeweils einen Transistor, dessen Kanalbereich mit einem Oxidhalbleiter gebildet ist, und einen Kondensator, bei dem eine Elektrode elektrisch mit einem Knoten verbunden ist, der in einen schwimmenden Zustand (floating state) gebracht wird, wenn der Transistor abgeschaltet wird. Der Oxidhalbleiter weist eine Bandlücke, die breiter als bei Silizium ist, und eine intrinsische Trägerdichte, die niedriger als bei Silizium ist, auf. Durch Verwenden eines derartigen Oxidhalbleiters für einen Kanalbildungsbereich des Transistors kann der Transistor mit einem äußerst niedrigen Aus-Zustandsstrom (Leckstrom) verwirklicht werden. Durch Abschalten des Transistors in einer Zeitspanne, während derer die Speicherschaltung nicht mit einer Leistungsversorgungsspannung versorgt wird, kann das Potenzial in jener Zeitspanne des Knotens, mit dem eine Elektrode des Kondensators elektrisch verbunden ist, daher konstant oder nahezu konstant gehalten werden. Im Ergebnis muss eine arithmetische Operation oder dergleichen nicht erneut durchgeführt werden, wenn die Versorgung der Speicherschaltung mit einer Leistungsversorgungsspannung der Spannung neugestartet wird. Mit anderen Worten, bei der integrierten Halbleiterschaltung entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung treten weder ein Leistungsverbrauch noch eine Verzögerung des Betriebes infolge der zusätzlichen arithmetischen Operation auf, was bedeutet, dass die vorgenannte Aufgabe gelöst ist.
  • Darüber hinaus ist der Oxidhalbleiter vorzugsweise ein vom i-Typ (intrinsisch) seiender oder im Wesentlichen intrinsischer Oxidhalbleiter (gereinigter OS), bei dem die Konzentration von Verunreinigungen, so beispielsweise von Feuchtigkeit oder Wasserstoff, die als Elektronendonoren (Donoren) wirken könnten, verringert worden ist. Insbesondere weist der Oxidhalbleiter eine Wasserstoffkonzentration von 5 × 1019 (Atome pro Kubikzentimeter) oder weniger, vorzugsweise 5 × 1018 (Atome pro Kubikzentimeter) oder weniger und besonders bevorzugt 5 × 1017 (Atome pro Kubikzentimeter) oder weniger auf, wenn die Wasserstoffkonzentration mittels Sekundärionenmassenspektroskopie (SIMS) gemessen wird. Die Trägerdichte des Oxidhalbleiters, die durch eine Hall-Effekt-Messung gemessen wird, ist niedriger als 1 × 1014 /cm3, vorzugsweise niedriger als 1 × 1012/cm3, besonders bevorzugt niedriger als 1 × 1011/cm3. Die Bandlücke des Oxidhalbleiters ist 2 eV oder mehr, vorzugsweise 2,5 eV oder mehr, besonders bevorzugt 3 eV oder mehr.
  • Es wurde die Analyse der Wasserstoffkonzentration durch Sekundärionenmassenspektroskopie (SIMS) erwähnt. Es ist bekannt, dass es im Prinzip schwierig ist, Daten in der Umgebung einer Oberfläche einer Probe oder in der Umgebung einer Grenzfläche zwischen gestapelten Filmen, die unter Verwendung von verschiedenen Materialien gebildet sind, durch die SIMS-Analyse genau zu messen. Daher kann in demjenigen Fall, in dem Verteilungen der Wasserstoffkonzentrationen des Filmes in der Dickenrichtung durch SIMS analysiert werden, ein durchschnittlicher Wert in einem Bereich des Filmes, wo der Wert nicht stark verändert ist und nahezu derselbe Wert ermittelt werden kann, als Wasserstoffkonzentration verwendet werden. In demjenigen Fall, in dem die Dicke des zu messenden Filmes klein ist, kann des Weiteren ein Bereich, in dem nahezu derselbe Wert ermittelt werden kann, in einigen Fällen infolge des Einflusses der Wasserstoffkonzentration der benachbart zueinander befindlichen Filme nicht aufgefunden werden. In diesem Fall wird der Maximalwert oder der Minimalwert der Wasserstoffkonzentration eines Bereiches, in dem die Filme bereitgestellt werden, als Wasserstoffkonzentration des Filmes verwendet. In demjenigen Fall, in dem ein bergförmiges Extremum mit dem Maximalwert und ein talförmiges Extremum mit dem Minimalwert in demjenigen Bereich, in dem die Filme bereitgestellt werden, nicht vorhanden ist, wird des Weiteren der Wert des Wendepunktes als Wasserstoffkonzentration verwendet.
  • Beispiele für den Oxidhalbleiter sind ein In-Sn-Ga-Zn-O-basierter Oxidhalbleiter, der ein Oxid aus vier Metallelementen ist; ein In-Ga-Zn-O-basierter Oxidhalbleiter, ein In-Sn-Zn-O-basierter Oxidhalbleiter, ein In-AI-Zn-O-basierter Oxidhalbleiter, ein Sn-Ga-Zn-O-basierter Oxidhalbleiter, ein AI-Ga-Zn-O-basierter Oxidhalbleiter und ein Sn-AI-Zn-O-basierter Oxidhalbleiter, die Oxide aus drei Metallelementen sind; ein In-Zn-O-basierter Oxidhalbleiter, ein Sn-Zn-O-basierter Oxidhalbleiter, ein Al-Zn-O-basierter Oxidhalbleiter, ein Zn-Mg-O-basierter Oxidhalbleiter, ein Sn-Mg-O-basierter Oxidhalbleiter, ein In-Mg-O-basierter Oxidhalbleiter und ein In-Ga-O-basierter Oxidhalbleiter, die Oxide aus zwei Metallelementen sind; und ein In-O-basierter Oxidhalbleiter, ein Sn-O-basierter Oxidhalbleiter und ein Zn-O-basierter Oxidhalbleiter. Man beachte bei dieser Beschreibung, dass beispielsweise ein In-Sn-Ga-Zn-O-basierter Oxidhalbleiter ein Metalloxid bezeichnet, das Indium (In), Zinn (Sn), Gallium (Ga) und Zink (Zn) enthält. Es besteht keine besondere Beschränkung hinsichtlich des Zusammensetzungsverhältnisses. Der vorgenannte Oxidhalbleiter kann Silizium enthalten.
  • Des Weiteren kann in der vorliegenden Beschreibung ein Oxidhalbleiter beispielsweise durch die chemische Formel InMO3(ZnO)m (m > 0) dargestellt werden. Hierbei bezeichnet M ein oder mehrere Metallelemente, die aus Ga, AI, Mn und Co ausgewählt sind.
  • Bei einer integrierten Halbleiterschaltung entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung kann das Potenzial eines spezifischen Knotens in jeder aus einer Mehrzahl von sequenziellen Schaltungen, die in einer Speicherschaltung beinhaltet sind, sogar in einer Zeitspanne, wenn die Speicherschaltung nicht mit einer Leistungsversorgungsspannung versorgt wird, gehalten werden. Darüber hinaus kann das Potenzial, das in dem Knoten gehalten wird, auf Daten, die in der sequenziellen Schaltung gehalten werden, abgestimmt werden. Mit anderen Worten, bei der integrierten Halbleiterschaltung entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung muss eine arithmetische Operation oder dergleichen nicht an der Speicherschaltung durchgeführt werden, wenn die Versorgung mit der Leistungsversorgungsspannung neugestartet wird. Daher kann der Leistungsverbrauch verringert werden, und es kann die Verzögerung des Betriebes in der integrierten Halbleiterschaltung entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung verringert werden.
  • Figurenliste
  • Die begleitende Zeichnung setzt sich wie folgt zusammen.
    • 1A bis 1C zeigen ein Strukturbeispiel einer integrierten Halbleiterschaltung.
    • 2A bis 2H zeigen ein Beispiel eines Verfahrens zum Bilden eines Transistors.
    • 3A bis 3C sind Diagramme zur Erläuterung eines Verfahrens zur Messung eines Aus-Zustandsstromes eines Transistors.
    • 4A und 4 B zeigen Eigenschaften von Transistoren.
    • 5 zeigt Eigenschaften von Transistoren.
    • 6 zeigt Eigenschaften von Transistoren.
    • 7 zeigt Eigenschaften von Transistoren.
    • 8 zeigt Eigenschaften von Transistoren.
    • 9 zeigt ein spezifisches Beispiel einer sequenziellen Schaltung.
    • 10 zeigt ein Betriebsbeispiel einer sequenziellen Schaltung.
    • 11 zeigt ein spezifisches Beispiel eines Transistors.
    • 12A bis 12H zeigen ein Beispiel von spezifischen Schritten zum Bilden eines Transistors.
    • 13A bis 13G zeigen ein Beispiel von spezifischen Schritten zum Bilden eines Transistors.
    • 14A bis 14D zeigen ein Beispiel von spezifischen Schritten zum Bilden eines Transistors.
    • 15 zeigt eine Abwandlung eines Transistors.
    • 16A und 16B zeigen jeweils eine Abwandlung eines Transistors.
    • 17A und 17B zeigen jeweils eine Abwandlung eines Transistors.
    • 18A und 18B zeigen jeweils eine Abwandlung eines Transistors.
    • 19 zeigt eine Abwandlung eines Transistors.
    • 20 zeigt eine Abwandlung eines Transistors.
    • 21A bis 21C zeigen eine Abwandlung von Schritten zum Bilden einer Oxidhalbleiterschicht.
    • 22 zeigt ein spezifisches Beispiel einer CPU.
    • 23A bis 23E zeigen jeweils eine Kristallstruktur eines Oxidmaterials.
    • 24A bis 24C zeigen eine Kristallstruktur eines Oxidhalbleitermaterials.
    • 25A bis 25C zeigen eine Kristallstruktur eines Oxidhalbleitermaterials.
    • 26 zeigt die Gate-Spannungsabhängigkeit der Mobilität bei Ermittlung durch Berechnung.
    • 27A bis 27C zeigen jeweils die Gate-Spannungsabhängigkeit eines Drain-Stromes und einer Mobilität bei Ermittlung durch Berechnung.
    • 28A bis 28C zeigen jeweils eine Gate-Spannungsabhängigkeit eines Drain-Stromes und einer Mobilität bei Ermittlung durch Berechnung.
    • 29A bis 29C zeigen jeweils eine Gate-Spannungsabhängigkeit eines Drain-Stromes und einer Mobilität bei Ermittlung durch Berechnung.
    • 30A und 30B zeigen jeweils eine Querschnittsstruktur eines Transistors, der bei der Berechnung verwendet wird.
    • 31A bis 31C zeigen jeweils Eigenschaften eines Transistors, der einen Oxidhalbleiter beinhaltet.
    • 32A und 32B zeigen jeweils Eigenschaften eines Transistors, der einen Oxidhalbleiter beinhaltet.
    • 33A und 33B zeigen jeweils Eigenschaften eines Transistors, der einen Oxidhalbleiter beinhaltet.
    • 34 zeigt XRD-Spektren von Oxidhalbleitern.
    • 35 zeigt Eigenschaften eines Transistors, der einen Oxidhalbleiter beinhaltet.
    • 36 zeigt Eigenschaften eines Transistors, der einen Oxidhalbleiter beinhaltet.
    • 37A und 37B zeigen jeweils Eigenschaften eines Transistors, der einen Oxidhalbleiter beinhaltet.
    • 38A und 38B sind eine Planansicht und eine Querschnittsansicht eines Transistors, der einen Oxidhalbleiter beinhaltet.
    • 39A und 39B sind eine Planansicht und eine Querschnittsansicht eines Transistors, der einen Oxidhalbleiter beinhaltet.
  • Optimale Ausführung der Erfindung
  • Nachstehend werden Ausführungsbeispiele der vorliegenden Erfindung detailliert unter Bezugnahme auf die begleitende Zeichnung beschrieben. Man beachte, dass die vorliegende Erfindung nicht auf die nachstehende Beschreibung beschränkt ist. Einem Fachmann auf dem einschlägigen Gebiet erschließt sich ohne Weiteres, dass eine Vielzahl von Änderungen und Abwandlungen vorgenommen werden kann, ohne vom Wesen und Umfang der vorliegenden Erfindung abzugehen. Daher sollte die vorliegende Erfindung nicht durch die Beschreibungen der nachstehenden Ausführungsbeispiele beschränkt werden.
  • Strukturbeispiel einer integrierten Halbleiterschaltung
  • Zunächst wird ein Strukturbeispiel einer integrierten Halbleiterschaltung entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung anhand 1A bis 1C beschrieben.
  • 1A ist ein Blockdiagramm zur Darstellung eines Strukturbeispieles einer integrierten Halbleiterschaltung. Die integrierte Halbleiterschaltung in 1A beinhaltet eine arithmetische Schaltung 10, eine Speicherschaltung 11, die Daten speichert, die durch eine arithmetische Operation ermittelt werden, die in der arithmetischen Schaltung 10 vorgenommen wird, und eine Leistungs-Gating-Steuerschaltung 12, die die Versorgung der Speicherschaltung 11 mit einer Leistungsversorgungsspannung steuert.
  • 1B zeigt ein spezifisches Strukturbeispiel der Speicherschaltung 11 und der Leistungs-Gating-Steuerschaltung 12 gemäß Darstellung in 1A. Die Speicherschaltung 11 in 1B beinhaltet sequenzielle Schaltungen 21_1 bis 21_n (n ist eine natürliche Zahl von 3 oder mehr), die betrieben werden können, wenn ein Taktsignal (CK) , ein invertiertes Taktsignal (CKB), ein hohes Leistungsversorgungspotenzial (VDD) und ein niedriges Leistungsversorgungspotenzial (VSS) bereitgestellt werden; sowie Kombinationsschaltungen 22_1 bis 22_n, die betrieben werden können, wenn mit dem hohen Leistungsversorgungspotenzial (VDD) und dem niedrigen Leistungsversorgungspotenzial (VSS) versorgt wird.
  • Ein Eingabeanschluss der sequenziellen Schaltung 21_1 ist elektrisch mit einem Eingabeanschluss der Speicherschaltung 11 verbunden. Ein Ausgabeanschluss der sequenziellen Schaltung 21_1 ist elektrisch mit einem Eingabeanschluss der Kombinationsschaltung 22_1 verbunden. Ein Eingabeanschluss der sequenziellen Schaltung 21_a (a ist eine natürliche Zahl von 2 bis n) ist elektrisch mit einem Ausgabeanschluss der Kombinationsschaltung 22_a-1 verbunden. Ein Ausgabeanschluss der sequenziellen Schaltung 21_a ist elektrisch mit einem Eingabeanschluss der Kombinationsschaltung 22_a verbunden. Ein Ausgabeanschluss der Kombinationsschaltung 22_n ist elektrisch mit einem Ausgabeanschluss der Speicherschaltung 11 verbunden.
  • Die Leistungs-Gating-Steuerschaltung 12 von 1B kann ein Leistungs-Gating-Steuersignal (PG) an einen Drain eines Leistungs-Gating-Transistors 20 ausgeben und ein Einstellsignal (SET), ein Resetsignal (RES), ein erstes Übertragungssignal (TS1) und ein zweites Übertragungssignal (TS2) an jede der sequenziellen Schaltungen 21_1 bis 21_n ausgeben. Ein Drain des Leistungs-Gating-Transistors 20 ist elektrisch mit einer Verdrahtung verbunden, die mit einem niedrigen Leistungsversorgungspotenzial (VSS) die sequenziellen Schaltungen 21_1 bis 21_n und die Kombinationsschaltungen 22_1 bis 22_n versorgt. Eine Source des Leistungs-Gating-Transistors 20 ist elektrisch mit einer Versorgungsquelle bzw. Versorungs-Source des niedrigen Leistungsversorgungspotenzials (VSS) verbunden. Daher kann die mit dem niedrigen Leistungsversorgungspotenzial (VSS) erfolgende Versorgung der sequenziellen Schaltungen 21_1 bis 21_n und der Kombinationsschaltungen 22_1 bis 22_n durch Schalten des Leistungs-Gating-Transistors 20 gesteuert werden. Das erste Übertragungssignal (TS1) ist ein Signal zum Übertragen der Daten, die in den sequenziellen Schaltungen 21_1 bis 21_n gehalten werden, an einen später noch zu beschreibenden Knoten, der in einen schwimmenden Zustand (floating state) gebracht wird, wenn ein Transistor, dessen Kanalbildungsbereich unter Verwendung eines Oxidhalbleiters gebildet ist, abgeschaltet wird. Das zweite Übertragungssignal (TS2) ist ein Signal zum Übertragen der Daten von dem Knoten.
  • Man beachte, dass 1B eine Struktur zeigt, bei der eine mit dem niedrigen Leistungsversorgungspotenzial (VSS) erfolgende Versorgung der sequenziellen Schaltung 21_1 bis 21_n und der Kombinationsschaltungen 22_1 bis 22_n gesteuert wird. Alternativ ist es möglich, eine Struktur einzusetzen, bei der die Versorgung mit dem hohen Leistungsversorgungspotenzial (VDD) gesteuert wird, oder auch eine Struktur, bei der die Versorgung mit dem niedrigen Leistungsversorgungspotenzial (VSS) und dem hohen Leistungsversorgungspotenzial (VDD) gesteuert wird. Insbesondere kann ein Leistungs-Gating-Transistor zwischen einer Verdrahtung, die mit dem hohen Leistungsversorgungspotenzial (VDD) versorgt, und den sequenziellen Schaltungen 21_1 bis 21_n und den Kombinationsschaltungen 22_1 bis 22_n bereitgestellt werden.
  • 1C zeigt ein Strukturbeispiel der sequenziellen Schaltung 21_x (x ist eine beliebige von den natürlichen Zahlen von 1 bis n), die in 1B gezeigt ist. Die sequenzielle Schaltung 21_x in 1C beinhaltet einen Flipflop 30, einen Transistor 31 und einen Kondensator 32. Ein Eingabeanschluss des Flipflops 30 ist elektrisch mit einem Eingabeanschluss der sequenziellen Schaltung 21_x verbunden. Ein Ausgabeanschluss des Flipflops 30 ist elektrisch mit einem Ausgabeanschluss der sequenziellen Schaltung 21_x verbunden. Ein Gate des Transistors 31 ist elektrisch mit einer Verdrahtung verbunden, die mit dem ersten Übertragungssignal (TS1) versorgt. Eines von einer Source und einem Drain des Transistors 31 ist elektrisch mit einem ersten Knoten verbunden, der ein Knoten in dem Flipflop 30 ist. Das andere von der Source und dem Drain des Transistors 31 ist elektrisch mit einem zweiten Knoten verbunden, der ein Knoten in dem Flipflop 30 ist. Eine Elektrode des Kondensators 32 ist elektrisch mit dem zweiten Knoten und dem anderen von der Source und dem Drain des Transistors 31 verbunden. Die andere Elektrode des Kondensators 32 ist elektrisch mit einer Verdrahtung verbunden, die mit einem festen Potenzial (Vcom) versorgt. Der Transistor 31 ist ein Transistor, dessen Kanalbildungsbereich unter Verwendung eines Oxidhalbleiters gebildet ist. Das feste Potenzial (Vcom) weist stets einen festen Wert unabhängig davon auf, ob ein Leistungs-Gating implementiert ist oder nicht. So kann beispielsweise das hohe Leistungsversorgungspotenzial (VDD) oder das niedrige Leistungsversorgungspotenzial (VSS) als festes Potenzial (Vcom) verwendet werden, was bevorzugt werden kann, weil hier nicht notwendig ist, ein neues Potenzial als festes Potenzial (Vcom), zu erzeugen. Man beachte, dass in demjenigen Fall, in dem das niedrige Leistungsversorgungspotenzial (VSS) als festes Potenzial (Vcom) verwendet wird, das niedrige Leistungsversorgungspotenzial (VSS) , mit dem die sequenzielle Schaltung 21_x als festes Potenzial (Vcom) versorgt wird, derart gesteuert werden muss, dass die Versorgung eines Logik-Gates, das in dem Flipflop 30 beinhaltet ist, sogar in einer Zeitspanne erfolgt, wenn das Leistungs-Gating implementiert ist. Insbesondere können beispielsweise ein Weg zum mit dem niedrigen Leistungsversorgungspotenzial (VSS) erfolgenden Versorgen der sequenziellen Schaltung 21_x als festes Potenzial (Vcom) und ein Weg zum mit dem niedrigen Leistungsversorgungspotenzial (VSS) erfolgenden Versorgen des Logik-Gates, das in dem Flipflop 30 beinhaltet ist, separat bereitgestellt werden.
  • Des Weiteren kann eines von der Source und dem Drain des Transistors 31 (der erste Knoten) elektrisch mit der Verdrahtung, die mit dem hohen Leistungsversorgungspotenzial (VDD) versorgt, oder der Verdrahtung, die mit dem niedrigen Leistungsversorgungspotenzial (VSS) versorgt, durch einen Transistor verbunden sein, der in dem Logik-Gate in dem Flipflop 30 beinhaltet ist; das andere von der Source und dem Drain des Transistors 31 und die eine Elektrode des Kondensators 32 (der zweite Knoten) können elektrisch mit diesen Verdrahtungen verbunden sein. Die Ausgestaltung ist beispielsweise derart, dass erstgenanntes elektrisch mit einer Source oder einem Drain von wenigstens einem aus einer Mehrzahl von Transistoren verbunden ist, die in der Logikschaltung in dem Flipflop 30 beinhaltet sind, während letztgenanntes elektrisch nicht mit den Sources und den Drains aus der Mehrzahl von Transistoren verbunden ist und elektrisch mit einem Gate von wenigstens einem aus der Mehrzahl von Transistoren verbunden ist. Mit anderen Worten, in der sequenziellen Schaltung 21_x gemäß Darstellung in 1C kann der Knoten (zweiter Knoten), mit dem das andere von der Source und dem Drain des Transistors 31 und die eine Elektrode des Kondensators 32 elektrisch verbunden sind, in einen schwimmenden Zustand (floating state) durch Abschalten des Transistors 31 gebracht werden.
  • Dies bedeutet, dass in der sequenziellen Schaltung 21_x von 1C durch Versorgen mit einem Hochpegelpotenzial als erstes Übertragungssignal (TS1), Daten, die in dem Flipflop 30 gehalten werden, an den Knoten (zweiter Knoten) übertragen werden können, mit dem das andere von der Source und dem Drain des Transistors 31 und die eine Elektrode des Kondensators 32 elektronisch verbunden sind, und es können die Daten in dem Knoten gehalten werden.
  • Man beachte, dass der Transistor 31 und der Kondensator 32 in jeder der sequenziellen Schaltungen 21_1 bis 21_n beinhaltet sind; nicht alle sequenziellen Schaltungen 21_1 bis 21_n müssen jedoch diese Struktur aufweisen. Dies bedeutet, dass nur m sequenzielle Schaltungen (m ist eine natürliche Zahl größer oder gleich 1 und kleiner als n) unter den sequenziellen Schaltungen 21_1 bis 21_n den Transistor 31 und den Kondensator 32 beinhalten können. Man beachte, dass in diesem Fall mit dem ersten Übertragungssignal (TS1) und dem zweiten Übertragungssignal (TS2) die sequenzielle Schaltung, die den Transistor 31 und den Kondensator 32 nicht beinhaltet, nicht versorgt werden muss.
  • Aus-Zustandsstrom des Transistors, dessen Kanalbildungsbereich mit einem Oxidhalbleiter gebildet ist
  • Nachstehend werden die Ergebnisse der Messung des Aus-Zustandsstromes (Leckstrom) eines Transistors beschrieben, dessen Kanalbildungsbereich mit einem Oxidhalbleiter gebildet ist.
  • Zunächst wird ein Verfahren zum Bilden eines Transistors, der für die Messung verwendet wird, anhand 2A bis 2H beschrieben.
  • Zunächst wurde eine Basisschicht 51, die aus einem Stapel einer 100 nm dicken Siliziumnitridschicht und einer 150 nm dicken Siliziumoxynitridschicht gebildet wurde, durch CVD über einem Glassubstrat 50 gebildet (siehe 2A).
  • Als Nächstes wurde eine 100 nm dicke Wolframschicht durch Sputtern über der Basisschicht 51 gebildet. Sodann wurde die Wolframschicht selektiv durch Fotolithografie geätzt, sodass eine Gate-Schicht 52 gebildet wurde (siehe 2 B).
  • Als Nächstes wurde eine Gate-Isolierschicht 53, die aus einer 100 nm dicken Siliziumoxynitridschicht gebildet wurde, durch CVD über der Basisschicht 51 und der Gate-Schicht 52 gebildet (siehe 2C).
  • Sodann wurde eine 25 nm dicke Oxidhalbleiterschicht durch Sputtern der Gate-Isolierschicht 53 gebildet. Ein Metalloxidtarget mit einem Zusammensetzungsverhältnis von In2O3: Ga2O3 : ZnO = 1 : 1 : 2 [molares Verhältnis] wurde zum Bilden der Oxidhalbleiterschicht verwendet. Zusätzlich wurde die Oxidhalbleiterschicht unter den nachfolgenden Bedingungen gebildet: Die Substrattemperatur lag bei 200 °C, der innere Druck der Kammer lag bei 0,6 Pa, die Gleichstromleistung lag bei 5 kW, und die Atmosphäre war eine Mischatmosphäre aus Sauerstoff und Argon (die Sauerstoffströmungsrate lag bei 50 sccm, und die Argonströmungsrate lag bei 50 sccm). Sodann wurde die Oxidhalbleiterschicht selektiv durch Fotolithografie derart geändert, dass eine Oxidhalbleiterschicht 54 gebildet wurde (siehe 2D).
  • Anschließend wurde eine Wärmebehandlung bei 450 °C für eine Stunde in einer Mischatmosphäre aus Stickstoff und Sauerstoff durchgeführt (der prozentuale Anteil von Stickstoff lag bei 80% und derjenige von Sauerstoff bei 20%).
  • Sodann wurde die Gate-Isolierschicht 53 selektiv durch Fotolithografie geätzt (nicht dargestellt). Man beachte, dass dieses Ätzen ein Schritt zum Bilden eines Kontaktloches zur Verbindung der Gate-Schicht 52 und einer zu bildenden leitfähigen Schicht ist.
  • Als Nächstes wurde ein Stapel aus einer 100 nm dicken Titanschicht, einer 200 nm dicken Aluminiumschicht und einer 100 nm dicken Titanschicht durch Sputtern über der Gate-Isolierschicht 53 und der Oxidhalbleiterschicht 54 gebildet. Sodann wurde der Stapel selektiv durch Fotolithografie derart geätzt, dass eine Source-Schicht 55a und eine Drain-Schicht 55b gebildet wurden (siehe 2E).
  • Sodann wurde eine Wärmebehandlung bei 300 °C für eine Stunde in einer Stickstoffatmosphäre durchgeführt.
  • Als Nächstes wurde eine Schutzisolierschicht 56, die aus einer 300 nm dicken Siliziumoxidschicht gebildet wurde, über der Gate-Isolierschicht 53, der Oxidhalbleiterschicht 54, der Source-Schicht 55a und der Drain-Schicht 55b gebildet. Sodann wurde die Schutzisolierschicht 56 selektiv durch Fotolithografie geätzt (siehe 2F). Man beachte, dass dieses Ätzen ein Schritt zum Bilden eines Kontaktloches zur Verbindung der Gate-Schicht, der Source-Schicht und der Drain-Schicht und der zu bildenden leitfähigen Schicht ist.
  • Als Nächstes wurde eine 1,5 µm dicke Acrylschicht über der Schutzisolierschicht 56 aufgebracht und selektiv Licht ausgesetzt, sodass eine Planarisierungsisolierschicht 57 gebildet wurde (siehe 2G). Sodann wurde die Planarisierungsisolierschicht 57, die aus der Acrylschicht gebildet wurde, durch eine Wärmebehandlung bei 250 °C für eine Stunde in einer Stickstoffatmosphäre gebrannt.
  • Anschließend wurde eine 200 nm dicke Titanschicht durch Sputtern über der Planarisierungsisolierschicht 57 gebildet. Sodann wurde die Titanschicht selektiv durch Fotolithografie geätzt, wodurch eine leitfähige Schicht (nicht dargestellt), die mit der Gate-Schicht 52 verbunden war, eine leitfähige Schicht 58a, die mit der Source-Schicht 55a verbunden war, und eine leitfähige Schicht 58b, die mit der Drain-Schicht 55b verbunden war, gebildet wurden (siehe 2H).
  • Als Nächstes wurde eine Wärmebehandlung bei 250° für eine Stunde in einer Stickstoffatmosphäre durchgeführt.
  • Durch die vorbeschriebenen Schritte wurde der Transistor gebildet, der für die Messung verwendet wurde.
  • Als Nächstes wird ein Verfahren zum Berechnen des Wertes des Aus-Zustandsstromes durch Verwenden einer Schaltung zum Bewerten von Eigenschaften, die bei der Messung verwendet werden, beschrieben.
  • Eine Strommessung unter Verwendung einer Schaltung zur Bewertung von Eigenschaften wird nachstehend anhand 3A bis 3C beschrieben. 3A bis 3C sind Diagramme zur Erläuterung einer Schaltung zur Bewertung von Eigenschaften.
  • Zunächst wird eine Ausgestaltung einer Schaltung zur Bewertung von Eigenschaften anhand 3A beschrieben. 3A ist ein Schaltdiagramm zur Darstellung der Ausgestaltung der Schaltung zur Bewertung von Eigenschaften.
  • Die Schaltung zur Bewertung von Eigenschaften gemäß Darstellung in 3A beinhaltet eine Mehrzahl von Messsystemen 801. Die Mehrzahl von Messsystemen 801 ist parallel miteinander verbunden. Hier sind acht Messsysteme 801 parallel miteinander verbunden. Durch Verwenden der Mehrzahl von Messsystemen 801 kann eine Mehrzahl von Leckströmen gleichzeitig gemessen werden.
  • Das Messsystem 801 beinhaltet einen Transistor 811, einen Transistor 812, einen Kondensator 813, einen Transistor 814 und einen Transistor 815.
  • Die Transistoren 811, 812, 814 und 816 sind n-Kanal-Feldeffekttransistoren.
  • Eine Spannung V1 wird an einem von einer Source und einem Drain des Transistors 811 angelegt. Eine Spannung Vext_a wird an einem Gate des Transistors 811 angelegt. Der Transistor 811 ist ein Transistor zum Injizieren von Ladung.
  • Eines von einer Source und einem Drain des Transistors 812 ist mit dem anderen von der Source und dem Drain des Transistors 811 verbunden. Eine Spannung V2 ist an dem anderen von der Source und dem Drain des Transistors 812 angelegt. Eine Spannung Vext_b ist an einem Gate des Transistors 812 angelegt. Der Transistor 812 ist ein Transistor zur Bewertung eines Leckstromes. Man beachte, dass „Leckstrom“ bei diesem Ausführungsbeispiel einen Leckstrom bezeichnet, der einen Aus-Zustandsstrom des Transistors beinhaltet.
  • Eine Elektrode des Kondensators 813 ist mit dem anderen von der Source und dem Drain des Transistors 811 verbunden. Die Spannung V2 wird an der anderen Elektrode des Kondensators 813 angelegt. Hier ist die Spannung V2 gleich 0 V.
  • Eine Spannung V3 ist an einem von einem Source und einem Drain des Transistors 814 angelegt. Ein Gate des Transistors 814 ist mit dem anderen von der Source und dem Drain des Transistors 811 verbunden. Man beachte, dass ein Abschnitt, bei dem das Gate des Transistors 814, das andere von der Source und dem Drain des Transistors 811, das eine von der Source und dem Drain des Transistors 812 und die eine Elektrode des Kondensators 813 miteinander verbunden sind, als Knoten A bezeichnet wird. Hier ist die Spannung V3 gleich 5 V.
  • Eines von einer Source und einem Drain des Transistors 815 ist mit dem anderen von der Source und dem Drain des Transistors 814 verbunden. Eine Spannung V4 ist an dem anderen von der Source und dem Drain des Transistors 815 angelegt. Eine Spannung Vext_c ist an einem Gate des Transistors 815 angelegt. Hier ist die Spannung Vext_c gleich 0,5 V.
  • Das Messsystem 801 gibt eine Spannung an einen Abschnitt, wo das andere von der Source und dem Drain des Transistors 814 mit dem einen von der Source und dem Drain des Transistors 815 verbunden ist, als eine Ausgabespannung Vout aus.
  • Hier wird als Transistor 811 ein Transistor verwendet, der durch das Bildungsverfahren gebildet ist, das anhand 2A bis 2H beschrieben worden ist, und der eine Kanallänge L von 10 µm und eine Kanalbreite W von 10 µm aufweist.
  • Als Transistoren 814 und 815 wird ein Transistor verwendet, der durch das Bildungsverfahren gebildet ist, das anhand 2A bis 2H beschrieben worden ist, und der eine Kanallänge L von 3 µm und eine Kanalbreite W von 100 µm aufweist.
  • Wenigstens der Transistor 812 beinhaltet einen 1 µm breiten Offset-Bereich, in dem die Gate-Schicht 52 nicht mit der Source-Schicht 55a und der Drain-Schicht 55b, wie in 3B dargestellt ist, überlappt. Durch Bereitstellen des Offset-Bereiches kann eine parasitäre Kapazitanz bzw. Kapazität verringert werden. Des Weiteren werden als Transistor 812 sechs Proben (SMP) von Transistoren mit verschiedenen Kanallängen L und Kanalbreiten W verwendet (siehe Tabelle 1) [Tabelle 1]
    L[µm] W[µm]
    SMP1 1.5 1 × 105
    SMP2 3 1 × 105
    SMP3 10 1 × 105
    SMP4 1.5 1 × 106
    SMP5 3 1 × 106
    SMP6 10 1 × 106
  • Der Transistor zum Injizieren von Ladung und der Transistor zur Bewertung eines Leckstromes werden, wie in 3A dargestellt ist, separat bereitgestellt, sodass der Transistor zum Bewerten eines Leckstromes immer aus gehalten werden kann, wenn elektrische Ladung injiziert wird.
  • Darüber hinaus sind der Transistor zum Injizieren von Ladung und der Transistor zum Bewerten des Leckstromes separat vorgesehen, wodurch jeder Transistor eine geeignete Größe aufweisen kann. Wird die Kanalbreite W des Transistors zum Bewerten eines Leckstromes größer als diejenige des Transistors zum Injizieren von Ladung gemacht, so können die Leckstromkomponenten der Schaltung zum Bewerten der Eigenschaften, die nicht der Leckstrom des Transistors zum Bewerten eines Leckstromes sind, vergleichsweise klein gemacht werden. Im Ergebnis kann der Leckstrom des Transistors zum Bewerten eines Leckstromes mit hoher Genauigkeit gemessen werden. Zudem wird, da der Transistor zum Bewerten eines Leckstromes nicht zum Zeitpunkt der Ladungsinjektion eingeschaltet werden muss, die Messung nicht nachteilig durch eine Schwankung der Spannung des Knotens A beeinträchtigt, was bewirkt wird, wenn ein Teil der elektrischen Ladung in dem Kanalbildungsbereich in den Knoten A hinein fließt.
  • Als Nächstes wird ein Verfahren zum Messen eines Leckstromes der Schaltung zur Bewertung von Eigenschaften gemäß Darstellung in 3A anhand 3C beschrieben. 3C ist ein Zeitdiagramm zur Erläuterung des Verfahrens zum Messen eines Leckstromes unter Verwendung der Schaltung zum Bewerten von Eigenschaften gemäß Darstellung in 3A.
  • Bei dem Verfahren zum Messen des Leckstromes mit der Schaltung zum Bewerten von Eigenschaften gemäß Darstellung in 3A sind eine Schreibzeitspanne und eine Haltezeitspanne vorgesehen. Der Betrieb in jeder Zeitspanne wird nachstehend beschrieben.
  • In der Schreibzeitspanne wirkt eine Spannung VL (-3 V), mit der der Transistor 812 abgeschaltet wird, als Spannung Vext_b angelegt. Darüber hinaus wird eine Schreibspannung Vw als Spannung V1 angelegt, und sodann wird eine Spannung VH (5 V), mit der der Transistor 811 eingeschaltet wird, als Spannung Vext_a für eine gegebene Zeitspanne angelegt. Daher wird die elektrische Ladung in dem Knoten A angesammelt, und es wird die Spannung des Knotens A gleichwertig zu der Schreibspannung Vw. Sodann wird die Spannung VL, mit der der Transistor 811 eingeschaltet wird, als Spannung Vext_a angelegt. Anschließend wird eine Spannung VSS (0 V) als Spannung V1 angelegt.
  • In der Haltezeitspanne wird die Menge der Ladung in der Spannung des Knotens A infolge einer Änderung der Menge der elektrischen Ladung, die in dem Knoten A gehalten wird, gemessen. Aus der Menge der Ladung in der Spannung kann der Wert des Stromes, der zwischen der Source und dem Drain des Transistors 812 fließt, berechnet werden. Auf vorbeschriebene Weise kann elektrische Ladung in dem Knoten A angesammelt werden, und es kann die Menge der Ladung in der Spannung des Knotens A gemessen werden.
  • Die Ansammlung von elektrischer Ladung in dem Knoten A und die Messung der Menge der Ladung in der Spannung des Knotens A (auch als Ansammlungs- und Messvorgang bezeichnet) werden wiederholt durchgeführt. Zunächst wird ein erster Ansammlungs- und Messvorgang 15 mal wiederholt. Bei dem ersten Ansammlungs- und Messvorgang wird eine Spannung von 5 V als Schreibspannung Vw in der Schreibzeitspanne angelegt und für eine Stunde in der Haltezeitspanne gehalten. Als Nächstes wird ein zweiter Ansammlungs- und Messvorgang zweimal wiederholt. Bei dem zweiten Ansammlungs- und Messvorgang wird eine Spannung von 3,5 V als die Schreibspannung Vw in der Schreibzeitspanne angelegt und für 50 Stunden in der Haltezeitspanne gehalten. Als Nächstes wird ein dritter Ansammlungs- und Messvorgang einmal durchgeführt. Beim dritten Ansammlungs- und Messvorgang wird eine Spannung von 4,5 V als Schreibspannung Vw in der Schreibzeitspanne angelegt und für 10 Stunden in der Haltezeitspanne gehalten. Durch Wiederholen des Ansammlungs- und Messvorganges kann der gemessene Stromwert als Wert in einem konstanten Zustand bestätigt werden. Mit anderen Worten, der Übergangsstrom (Stromkomponente, die mit der Zeit nach Beginn der Messung abnimmt) kann aus dem Strom IA , der durch den Knoten A fließt, entfernt werden. Infolgedessen kann der Leckstrom mit höherer Genauigkeit gemessen werden.
  • Im Allgemeinen wird eine Spannung VA des Knotens A als Funktion der Ausgabespannung Vout durch Formel 1 ausgedrückt.
    [Formel 1] V A = F ( V o u t )
    Figure DE112011102644B4_0001
  • Die elektrische Ladung QA des Knotens A wird durch Formel 2 unter Verwendung der Spannung VA des Knotens A, der Kapazitanz bzw. Kapazität CA , die mit den Knoten A verbunden ist, und einer Konstante (const) ausgedrückt. Hier ist die Kapazitanz bzw. Kapazität CA , die mit dem Knoten A verbunden ist, die Summe der Kapazitanz bzw. Kapazität des Kondensators 813 und einer Kapazitanz bzw. Kapazität, die nicht diejenige des Kondensators 813 ist.
    [Formel 2] Q A = C A V A + c o n s t
    Figure DE112011102644B4_0002
  • Da der Strom IA des Knotens A das Zeitdifferenzial einer elektrischen Ladung ist, die in den Knoten A hineinfließt (oder einer elektrischen Ladung, die aus dem Knoten A herausfließt), kann der Strom IA des Knotens A durch Formel 3 ausgedrückt werden.
    [Formel 3] I A = Δ Q A Δ t = C A ⋅ Δ F ( V o u t ) Δ t
    Figure DE112011102644B4_0003
  • Hierbei ist Δt etwa 54.000 s. Wie vorstehend ausgeführt worden ist, kann der Strom IA des Knotens A, der der Leckstrom ist, mit der Kapazitanz bzw. Kapazität CA , die mit dem Knoten A verbunden ist, und der Ausgabespannung Vout berechnet werden, sodass der Leckstrom der Schaltung zum Bewerten von Eigenschaften ermittelt werden kann.
  • Als Nächstes werden die Ergebnisse der Messung der Ausgabespannung durch das Messverfahren unter Verwendung der vorbeschriebenen Schaltung zum Bewerten von Eigenschaften und des Wertes des Leckstromes der Schaltung zum Bewerten von Eigenschaften, der aus den Messergebnissen berechnet wird, anhand 4A und 4B beschrieben.
  • Als ein Beispiel zeigt 4A die Beziehung zwischen der verstrichenen Zeit Time der obigen Messung (erster Ansammlungs- und Messvorgang) der Transistoren SMP4, SMP5, und SMP6 und der Ausgabespannung Vout. 4B zeigt die Beziehung zwischen der verstrichenen Zeit Time der vorbeschriebenen Messung und des Stromes IA aus der Berechnung durch die Messung. Man hat herausgefunden, dass die Ausgabespannung Vout nach dem Beginn der Messung variiert und es 10 Stunden oder mehr dauert, bis ein konstanter Zustand erreicht ist.
  • 5 zeigt die Beziehung zwischen der Spannung des Knotens A in SMP1 bis SMP6 und des Leckstromes gemäß Schätzung durch die obige Messung. In SMP4 von 5 ist beispielsweise dann, wenn die Spannung des Knotens A gleich 3,0 V ist, der Leckstrom gleich 28 yA/µm. Da der Leckstrom den Aus-Zustandsstrom des Transistors 812 beinhaltet, kann der Aus-Zustandsstrom des Transistors 812 als 28 yA/µm oder weniger betrachtet werden.
  • 6, 7 und 8 zeigen jeweils die Beziehung zwischen der Spannung des Knotens A in SMP1 bis SMP6 bei 85 °C, 125 °C und 150 °C und des Leckstromes gemäß Schätzung durch die vorbeschriebene Messung. Wie in 6 bis 8 gezeigt ist, ist der Leckstrom sogar bei 150 °C gleich 100 zA/µm) oder weniger.
  • Wie vorstehend beschrieben worden ist, ist der Leckstrom in der Schaltung zum Bewerten von Eigenschaften, die den Transistor beinhaltet, dessen Kanalbildungsbereich mit einem Oxidhalbleiter gebildet wird, ausreichend niedrig, was bedeutet, dass der Aus-Zustandsstrom des Transistors ausreichend niedrig ist. Darüber hinaus ist der Aus-Zustandsstrom des Transistors sogar dann ausreichend niedrig, wenn die Temperatur ansteigt.
  • Integrierte Halbleiterschaltung gemäß Offenbarung in dieser Beschreibung
  • In der integrierten Halbleiterschaltung gemäß Offenbarung in dieser Beschreibung kann das Potenzial eines spezifischen Knotens (Knoten, der in 1C dargestellt ist, mit dem das andere von der Source und dem Drain des Transistors 31 und die eine Elektrode des Kondensators 32 elektrisch verbunden sind) in jeder aus einer Mehrzahl von sequenziellen Schaltungen gehalten werden, die in der Speicherschaltung beinhaltet sein, und zwar sogar in einer Zeitspanne, wenn die Speicherschaltung nicht mit der Leistungsversorgungsspannung versorgt wird. Darüber hinaus kann das Potenzial, das in dem Knoten gehalten wird auf die Daten, die in der sequenziellen Schaltung gehalten werden, abgestimmt werden. Mit anderen Worten, in der integrierten Halbleiterschaltung gemäß Offenbarung in dieser Beschreibung muss eine arithmetische Operation oder dergleichen nicht an der Speicherschaltung durchgeführt werden, wenn die Versorgung mit der Leistungsversorgungsspannung neugestartet wird. Damit kann der Leistungsverbrauch verringert werden, und es kann die Verzögerung des Betriebes bei der integrierten Halbleiterschaltung aus der Offenbarung in dieser Beschreibung verringert werden.
  • Spezifisches Beispiel
  • Spezifische Beispiele der integrierten Halbleiterschaltung werden anhand 9, 10, 11, 12A bis 12H, 13A bis 13G, 14A bis 14D, 15, 16A und 16B, 17A und 17B, 18A und 18B und 19 beschrieben.
  • Sequenzielle Schaltung 21_x
  • 9 zeigt ein spezifisches Beispiel der sequenziellen Schaltung 21_x, die in 1C dargestellt ist. Die sequenzielle Schaltung 21_x von 9 beinhaltet den Transistor 31, den Kondensator 32, NAND-Gates 210a bis 210f, AND-Gates 211a und 211b und Schalter 212a bis 212d. Da die Verbindungsbeziehung aus 9 klar ersichtlich ist, können aus 9 Details der Verbindungsbeziehung in der sequenziellen Schaltung 21_x abgelesen werden. Ein Knoten, der elektrisch mit dem anderen von der Source und dem Drain des Transistors 31 und der einen Elektrode des Kondensators 32 verbunden ist, wird als Knoten N bezeichnet. Ein Datenhaltevorgang in dem Knoten A wird nachstehend beschrieben.
  • 10 zeigt ein Beispiel eines Betriebes zu einer Zeit, wenn Daten (Data) in dem Knoten N in der sequenziellen Schaltung 21_x von 9 gehalten werden. Bei dem Betriebsbeispiel gemäß Darstellung in 10 sind Zeitspannen T1 und T3 jeweils eine Zeitspanne, während derer ein Leistungs-Gating-Signal (PG) ein Hochpegelpotenzial ist (Leistungsversorgungszeitspanne), und eine Zeitspanne T2 ist eine Zeitspanne, während derer das Leistungs-Gating-Signal (PG) ein Niedrigpegelpotenzial ist (Leistungsanhaltezeitspanne).
  • In der Zeitspanne T1 wird die mit dem Taktsignal (CK) erfolgende Versorgung der sequenziellen Schaltung 21_x angehalten, um über Daten (Data) zu entscheiden, die in der sequenziellen Schaltung 21_x gehalten sind, und zwar vor einem Takt-Gating. Nach diesem wird mit einem Hochpegelpotenzial als erstes Übertragungssignal (TS1) versorgt. Damit werden die Daten (Data), die in der sequenziellen Schaltung 21_x gehalten werden, an den Knoten N übertragen.
  • In der Zeitspanne T2 wird eine mit der Leistungsversorgungsspannung erfolgende Versorgung der Logik-Gates in der sequenziellen Schaltung 21_x angehalten. Infolgedessen werden Daten in der sequenziellen Schaltung 21_x in einen schwimmenden Zustand (floating state) (Z) gebracht. Demgegenüber werden die Daten, die in dem Knoten N gehalten werden, nicht gelöscht.
  • In der Zeitspanne T3 wird mit einem Hochpegelpotenzial als zweites Übertragungssignal (TS2) versorgt. Daher werden Daten in der zweiten Schaltung 21_x wiederhergestellt. Anschließend kann durch Neustarten der mit dem Taktsignal (CK) erfolgenden Versorgung der Betrieb der integrierten Halbleiterschaltung, die die sequenzielle Schaltung 21_x enthält, früh neugestartet werden.
  • Transistor
  • Die integrierte Halbleiterschaltung beinhaltet eine große Anzahl von Transistoren. Die große Anzahl von Transistoren kann entsprechend einer Vielzahl von Transistoren je nach den gewünschten Eigenschaften oder dergleichen passend ausgewählt werden. So müssen beispielsweise bei der integrierten Halbleiterschaltung Transistoren, die in Logik-Gates in den sequenziellen Schaltungen 21_1 bis 21_n und den Kombinationsschaltungen 22_1 bis 22_n beinhaltet sind, mit hoher Geschwindigkeit arbeiten. Daher sind diese Transistoren vorzugsweise jeweils ein Transistor, dessen Kanalbildungsbereich mit Einkristallsilizium, polykristallinem Silizium oder einem Verbindungshalbleiter, so beispielsweise Galliumarsenid (GaAs), gebildet wird. Des Weiteren muss ein Leistungs-Gating-Transistor einen niedrigen Aus-Zustandsstrom (Leckstrom) aufweisen. Daher wird der vorbeschriebene Transistor, dessen Kanalbildungsbereich mit einem Oxidhalbleiter gebildet ist, vorzugsweise verwendet.
  • Eingedenk des Vorbeschriebenen wird ein Beispiel für Transistoren, die in der integrierten Halbleiterschaltung beinhaltet sind, beschrieben. Beschrieben wird insbesondere ein Beispiel einer integrierten Halbleitervorrichtung, beinhaltend einen Transistor, der unter Verwendung eines Substrates gebildet ist, das ein Halbleitermaterial, so beispielsweise Einkristallsilizium, enthält, und einen Transistor, der unter Verwendung eines Oxidhalbleiters gebildet wird.
  • 11 zeigt ein Beispiel von Transistoren, die in der integrierten Halbleiterschaltung beinhaltet sind. Ein Transistor 160 gemäß Darstellung in 11 beinhaltet einen Kanalbildungsbereich 116, der in einem Substrat 100 vorgesehen ist, enthaltend ein Halbleitermaterial, ein Paar von Verunreinigungsbereichen 114a und 114b und ein Paar von Hochkonzentrationsverunreinigungsbereichen 120a und 120b (diese Bereiche werden kollektiv einfach als Verunreinigungsbereiche bezeichnet), die derart vorgesehen sind, dass der Kanalbildungsbereich 116 dazwischen platziert ist, eine Gate-Isolierschicht 108, die über dem Kanalbildungsbereich 116 vorgesehen ist, eine Gate-Schicht 110, die über der Gate-Isolierschicht 108 vorgesehen ist, eine Source-Schicht 130a, die elektrisch mit dem Verunreinigungsbereich 114a verbunden ist, und eine Drain-Schicht 130b, die elektrisch mit dem Verunreinigungsbereich 114b verbunden ist.
  • Man beachte, dass Seitenwandisolierschichten 118 an Seitenoberflächen der Gate-Schicht 110 vorgesehen sind. In dem Substrat 100, das ein Halbleitermaterial enthält, ist das Paar von Hochkonzentrationsverunreinigungsbereichen 120a und 120b in Bereichen platziert, die nicht mit den Seitenwandisolierschichten 118 überlappen. Ein Paar von Metallverbindungsbereichen 124a und 124b ist an dem Paar von Hochkonzentrationsverunreinigungsbereichen 120a und 120b platziert. Eine Elementisolationsisolierschicht 106 ist über dem Substrat 100 derart vorgesehen, dass sie den Transistor 160 umgibt. Eine Zwischenschichtisolierschicht 126 und eine Zwischenschichtisolierschicht 128 sind derart vorgesehen, dass sie den Transistor 160 bedecken. Die Source-Schicht 130a und die Drain-Schicht 130b sind elektrisch mit dem Metallverbindungsbereich 124a beziehungsweise dem Metallverbindungsbereich 124b durch Öffnungen verbunden, die in den Zwischenschichtisolierschichten 126 und 128 ausgebildet sind. Dies bedeutet, dass die Source-Schicht 130a elektrisch mit dem Hochkonzentrationsverunreinigungsbereich 120 und dem Verunreinigungsbereich 114a durch den Metallverbindungsbereich 124a verbunden ist, während die Drain-Schicht 130b elektrisch mit dem Hochkonzentrationsverunreinigungsbereich 120b und dem Verunreinigungsbereich 114b durch den Metallverbindungsbereich 124b verbunden ist.
  • Ein Transistor 164, der in 11 dargestellt ist, beinhaltet eine Gate-Schicht 136d, die über der Zwischenschichtisolierschicht 128 vorgesehen ist, eine Gate-Isolierschicht 138, die über der Gate-Schicht 136d vorgesehen ist, eine Oxidhalbleiterschicht 140, die über der Gate-Isolierschicht 138 vorgesehen ist, und eine Source-Schicht 142a und eine Drain-Schicht 142b, die über der Oxidhalbleiterschicht 140 vorgesehen und elektrisch mit der Oxidhalbleiterschicht 140 verbunden sind.
  • Hierbei ist die Gate-Schicht 136d derart vorgesehen, dass sie in einer Isolierschicht 132 eingebettet ist, die über der Zwischenschichtisolierschicht 128 ausgebildet ist. Wie die Gate-Schicht 136d sind eine Elektrodenschicht 136a und eine Elektrodenschicht 136b, die in dem Transistor 160 beinhaltet sind und in Kontakt mit der Source-Schicht 130a beziehungsweise der Drain-Schicht 130b sind, gebildet.
  • Eine Schutzisolierschicht 144 ist über dem Transistor 164 derart vorgesehen, dass sie in Kontakt mit einem Teil der Oxidhalbleiterschicht 140 ist. Eine Zwischenschichtisolierschicht 146 ist über der Schutzisolierschicht 144 vorgesehen. Hierbei sind Öffnungen, die die Source-Schicht 142a und die Drain-Schicht 142b erreichen, in der Schutzisolierschicht 144 und der Zwischenschichtisolierschicht 146 ausgebildet. Eine Elektrodenschicht 150d in Kontakt mit der Source-Schicht 142a und eine Elektrodenschicht 150e in Kontakt mit der Drain-Schicht 142b sind durch die Öffnungen ausgebildet. Wie die Elektrodenschichten 150d und 150e sind eine Elektrodenschicht 150a in Kontakt mit der Elektrodenschicht 136a und eine Elektrodenschicht 150b im Kontakt mit der Elektrodenschicht 136b durch Öffnungen ausgebildet, die in der Gate-Isolierschicht 138, der Schutzisolierschicht 144 und der Zwischenschichtisolierschicht 146 ausgebildet sind.
  • Die Oxidhalbleiterschicht 140 wird durch ausreichendes Entfernen von Verunreinigungen, so beispielsweise von Wasserstoff, gereinigt. Insbesondere ist die Wasserstoffkonzentration der Oxidhalbleiterschicht 140 gleich 5 × 1019 (Atome pro Kubikzentimeter) oder niedriger. Man beachte, dass die Wasserstoffkonzentration der Oxidhalbleiterschicht 140 vorzugsweise 5 × 1018 (Atome pro Kubikzentimeter) oder niedriger, besonders bevorzugt 5 × 1017 (Atome pro Kubikzentimeter) oder niedriger ist. Man beachte, dass die Wasserstoffkonzentration der Oxidhalbleiterschicht 140 durch Sekundärionenmassenspektroskopie (SIMS) gemessen wird.
  • Des Weiteren ist eine Isolierschicht 152 über Zwischenschichtisolierschicht 146 vorgesehen, und es sind eine Elektrodenschicht 154a, eine Elektrodenschicht 154b und eine Elektrodenschicht 154d derart vorgesehen, dass sie in der Isolierschicht 152 eingebettet sind. Man beachte, dass die Elektrodenschicht 154a in Kontakt mit der Elektrodenschicht 150a ist, die Elektrodenschicht 154b in Kontakt mit der Elektrodenschicht 150b und der Elektrodenschicht 150d ist, und die Elektrodenschicht 154d in Kontakt mit der Elektrodenschicht 150e ist.
  • Wie in 11 gezeigt ist, ist die Drain-Schicht 130b in dem Transistor 160 elektrisch mit der Source-Schicht 142a in dem Transistor 164 durch die Elektrodenschicht 136b, die Elektrodenschicht 150b, die Elektrodenschicht 154b und die Elektrodenschicht 150d, die in dem oberen Bereich vorgesehen sind, verbunden.
  • Beispiel für den Bildungsprozess
  • Als Nächstes werden Beispiele von Verfahren zum Bilden des Transistors 160 und des Transistors 164 beschrieben. Ein Verfahren zum Bilden des p-Kanal-Transistors 160 wird zunächst anhand 12A bis 12H beschrieben, woraufhin ein Verfahren zum Bilden des Transistors 164 anhand 13A bis 13G und 14A bis 14D beschrieben wird.
  • Zunächst wird das Substrat 100, das ein Halbleitermaterial enthält, präpariert (siehe 12A). Als Substrat 100, das ein Halbleitermaterial enthält, können ein Einkristallhalbleitersubstrat oder ein polykristallines Halbleitersubstrat aus Silizium, Siliziumkarbid oder dergleichen, ein Verbindungshalbleitersubstrat aus Silizium-Germanium oder dergleichen, ein SOI-Substrat oder dergleichen verwendet werden. Beschrieben wird hier ein Beispiel, bei dem ein Einkristallsiliziumsubstrat als Substrat 100, das ein Halbleitermaterial enthält, verwendet wird. Man beachte, dass im Allgemeinen das „SOI-Substrat“ ein Substrat bezeichnet, bei dem eine Siliziumhalbleiterschicht an einer Isolieroberfläche vorgesehen ist. In dieser Beschreibung und dergleichen bezeichnet das „SOI-Substrat“ in dieser Kategorie zudem ein Substrat, bei dem eine Halbleiterschicht, die ein Material enthält, das nicht Silizium ist, über einer Isolierfläche vorgesehen ist. Dies bedeutet, dass eine Halbleiterschicht, die in dem „SOI-Substrat“ beinhaltet ist, nicht auf eine Siliziumhalbleiterschicht beschränkt ist. Des Weiteren beinhaltet das „SOI-Substrat“ ein Substrat, in dem eine Halbleiterschicht über einem Isoliersubstrat, so beispielsweise einem Glassubstrat, mit einer dazwischen platzierten Isolierschicht, ausgebildet ist.
  • Eine Schutzschicht 102, die als Maske zum Bilden einer Elementisolationsisolierschicht dient, ist über dem Substrat 100 (siehe 2A) ausgebildet. Als Schutzschicht 102 kann eine Isolierschicht verwendet werden, die beispielsweise unter Verwendung von Siliziumoxid, Siliziumnitrid, Siliziumnitridoxid oder dergleichen gebildet wird. Man beachte, dass vor oder nach diesem Schritt ein Verunreinigungselement, das eine vom n-Typ seiende Leitfähigkeit verleiht, oder ein Verunreinigungselement, das eine vom p-Typ seiende Leitfähigkeit verleiht, zu dem Substrat 100 hinzugefügt werden kann, um die Schwellenspannung eines Transistors zu steuern. Wird Silizium als Halbleiter verwendet, so können Phosphor, Arsen oder dergleichen als Verunreinigung, die eine vom n-Typ seiende Leitfähigkeit verleiht, verwendet werden. Bor, Aluminium, Gallium oder dergleichen können als Verunreinigung, die eine vom p-Typ seiende Leitfähigkeit verleiht, verwendet werden.
  • Als Nächstes wird ein Teil des Substrates 100, der nicht mit der Schutzschicht 102 bedeckt ist (das heißt, das Substrat 100 in einem freiliegenden Bereich), durch Ätzen unter Verwendung der Schutzschicht 102 als Maske entfernt. Damit wird ein isolierter Halbleiterbereich 104 gebildet (siehe 12B). Beim Ätzen wird vorzugsweise ein Trockenätzen durchgeführt, wobei jedoch auch ein Nassätzen durchgeführt werden kann. Ein Ätzgas oder ein Ätzmittel können je nach Bedarf in Abhängigkeit von den Materialien der zu ätzenden Schichten ausgewählt werden.
  • Sodann wird eine Isolierschicht derart gebildet, dass sie den Halbleiterbereich 104 bedeckt, und es wird ein Teil der Isolierschicht, der mit dem Halbleiterbereich 104 überlappt, selektiv ausgewählt, sodass die Elementisolationsisolierschichten 106 gebildet werden (siehe 12B). Die Isolierschicht wird unter Verwendung von Siliziumoxid, Siliziumnitrid, Siliziumnitridoxid oder dergleichen gebildet. Als Verfahren zum Entfernen der Isolierschicht kann ein beliebiges von einer Polierbehandlung, so beispielsweise ein chemisch-mechanisches Polieren (CMP), einer Ätzbehandlung oder dergleichen, eingesetzt werden. Man beachte, dass die Schutzschicht 102 nach der Bildung des Halbleiterbereiches 104 oder nach der Bildung der Elementisolationsisolierschichten 106 entfernt wird.
  • Als Nächstes wird eine Isolierschicht über dem Halbleiterbereich 104 ausgebildet, und es wird eine Schicht, die ein leitfähiges Material enthält, über der Isolierschicht ausgebildet.
  • Die Isolierschicht dient später als Gate-Isolierschicht und weist vorzugsweise eine Einschichtenstruktur oder eine Stapelstruktur unter Verwendung eines Filmes auf, der Siliziumoxid, Siliziumnitridoxid, Siliziumnitrid, Hafniumoxid, Aluminiumoxid, Tantaloxid oder dergleichen, das mittels CVD, Sputtern oder dergleichen gebildet wird, enthält. Alternativ kann die Isolierschicht auf eine Weise gebildet werden, dass eine Oberfläche des Halbleiterbereiches 104 durch eine Hochdichtplasmabehandlung oder eine thermische Oxidationsbehandlung oxidiert oder nitriert wird. Die Hochdichtplasmabehandlung kann beispielsweise unter Verwendung eines Mischgases aus einem Edelgas wie He, Ar, Kr oder Xe, oder einem Gas wie Sauerstoff, Stickstoffoxid, Ammoniak oder Stickstoff durchgeführt werden. Es existiert keine bestimmte Beschränkung hinsichtlich der Dicke der Isolierschicht. Die Isolierschicht kann eine Dicke von beispielsweise 1 nm bis 100 nm aufweisen.
  • Die Schicht, die ein leitfähiges Material enthält, kann unter Verwendung eines Metallmaterials, so beispielsweise von Aluminium, Kupfer, Titan, Tantal oder Wolfram, gebildet werden. Die Schicht, die ein leitfähiges Material enthält, kann unter Verwendung eines Halbleitermaterials, so beispielsweise von polykristallinem Silizium, das ein leitfähiges Material enthält, gebildet werden. Es existiert keine besondere Beschränkung hinsichtlich des Verfahrens zum Bilden der Schicht, die ein leitfähiges Material enthält, und es kann eine Vielzahl von Filmbildungsverfahren verwendet werden, so beispielsweise Ausdampfung, CVD, Sputtern, Spin-Coating und dergleichen. Man beachte, dass ein Beispiel für denjenigen Fall beschrieben wird, in dem die Schicht, die ein leitfähiges Material enthält, unter Verwendung eines Metallmaterials gebildet wird.
  • Nach diesem werden die Isolierschicht und die Schicht, die ein leitfähiges Material enthält, selektiv derart geätzt, dass die Gate-Isolierschicht 108 und die Gate-Schicht 110 gebildet werden (siehe 12C).
  • Als Nächstes wird eine Isolierschicht 112, die die Gate-Schicht 110 bedeckt, gebildet (siehe 12C). Sodann wird Bor (B), Phosphor (P), Arsen (As) oder dergleichen dem Halbleiterbereich 104 hinzugesetzt, sodass das Paar von Verunreinigungsbereichen 114a und 114b mit einem flachen bzw. seichten Übergang gebildet wird (siehe 12C). Man beachte, dass durch Bildung des Paares von Verunreinigungsbereichen 114a und 114b der Kanalbildungsbereich 116 in dem Halbleiterbereich 104 unter der Gate-Isolierschicht 108 gebildet wird (siehe 12C). Hierbei kann die Konzentration der hinzugefügten Verunreinigungen je nach Bedarf eingestellt werden. Die Konzentration wird vorzugsweise vergrößert, wenn die Größe des Transistors stark verkleinert wird. Obwohl das Paar von Verunreinigungsbereichen 114a und 114b nach der Bildung der Isolierschicht 112 gebildet wird, kann die Isolierschicht 112 auch nach der Bildung des Paares von Verunreinigungsbereichen 114a und 114b gebildet werden.
  • Als Nächstes werden die Seitenwandisolierschichten 118 gebildet (siehe 12D). Die Seitenwandisolierschichten 118 können auf selbstausrichtende Weise durch Bildung einer Isolierschicht derart, dass sie die Isolierschicht 112 bedeckt, und anschließendes Durchführen eines hochgradig anisotropen Ätzens an der Isolierschicht gebildet werden. Zu diesem Zeitpunkt werden durch teilweise erfolgendes Ätzen der Isolierschicht 112 eine obere Oberfläche der Gate-Schicht 110 und obere Oberflächen des Paares von Verunreinigungsbereichen 114a und 114b vorzugsweise freigelegt.
  • Als Nächstes wird eine Isolierschicht derart ausgebildet, dass sie die Gate-Schicht 110, das Paar von Verunreinigungsschichten 114a und 114b, die Seitenwandisolierschichten 118 und dergleichen bedeckt. Sodann wird Bor (B), Phosphor (P), Arsen (As) oder dergleichen dem Teil der Verunreinigungsbereiche 114a und 114b hinzugefügt, wodurch das Paar von Hochkonzentrationsverunreinigungsbereichen 120a und 120b gebildet wird (siehe 2E). Nach diesem wird die Isolierschicht entfernt, und es wird eine Metallschicht 122 derart gebildet, dass sie die Gate-Schicht 110, die Seitenwandisolierschichten 118, das Paar von Hochkonzentrationsverunreinigungsbereichen 120a und 120b und dergleichen (siehe 12A) bedeckt. Die Metallschicht 122 kann durch eine Vielzahl von Filmbildungsverfahren gebildet werden, so beispielsweise Vakuumausdampfung, Sputtern und Spin-Coating. Die Metallschicht 122 wird vorzugsweise unter Verwendung eines Metallmaterials gebildet, das mit einem Halbleitermaterial reagiert, das in dem Halbleiterbereich 104 beinhaltet ist, und zwar so, dass eine niedrigen Widerstand aufweisende Metallverbindung gegeben ist. Beispiele für derartige Metallmaterialien sind Titan, Tantal, Wolfram, Nickel, Kobalt und Platin.
  • Als Nächstes wird eine Wärmebehandlung derart durchgeführt, dass die Metallschicht 122 mit dem Halbleitermaterial reagiert. Damit ist das Paar von Metallverbindungsbereichen 124a und 124b in Kontakt mit dem Paar von Hochkonzentrationsverunreinigungsbereichen 120a und 120b gebildet (siehe 12F). Man beachte, dass dann, wenn die Gate-Schicht 110 unter Verwendung von polykristallinem Silizium oder dergleichen gebildet wird, ein Metallverbindungsbereich ebenfalls in einem Bereich der Gate-Schicht 110 in Kontakt mit der Metallschicht 122 gebildet wird.
  • Als Wärmebehandlung kann beispielsweise eine Bestrahlung mit einer Blitzlampe eingesetzt werden. Obwohl überflüssig ist herauszustellen, dass auch ein anderes Wärmebehandlungsverfahren verwendet werden kann, wird ein Verfahren, durch das eine Wärmebehandlung für eine extrem kurze Zeit erreicht wird, vorzugsweise verwendet, um die Steuerbarkeit der chemischen Reaktion zur Bildung der Metallverbindung zu verbessern. Man beachte, dass die Metallverbindungsbereiche durch eine Reaktion des Metallmaterials und des Halbleitermaterials gebildet werden und eine ausreichend hohe Leitfähigkeit aufweisen. Die Bildung der Metallverbindungsbereiche kann den elektrischen Widerstand geeignet verringern und Elementeigenschaften verbessern. Man beachte, dass die Metallschicht 122 entfernt wird, nachdem das Paar von Metallverbindungsbereichen 124a und 124b gebildet ist.
  • Als Nächstes werden die Zwischenschichtisolierschicht 126 und die Zwischenschichtisolierschicht 128 derart gebildet, dass sie die Komponenten bedecken, die in den vorstehend beschriebenen Schritten gebildet worden sind (siehe 12G). Die Zwischenschichtisolierschichten 126 und 128 können unter Verwendung eines anorganischen Isoliermaterials gebildet werden, so beispielsweise Siliziumoxid, Siliziumnitridoxid, Siliziumnitrid, Hafniumoxid, Aluminiumoxid oder Tantaloxid. Darüber hinaus können die Zwischenschichtisolierschichten 126 und 128 unter Verwendung eines organischen Isoliermaterials, so beispielsweise von Polyimid oder Acryl gebildet werden. Man beachte, dass hier die Zwischenschichtisolierschicht eine Zweischichtenstruktur aus der Zwischenschichtisolierschicht 126 und der Zwischenschichtisolierschicht 128 aufweist. Man ist jedoch nicht auf diese Struktur beschränkt. Nach der Bildung der Zwischenschichtisolierschicht 128 wird eine Oberfläche der Zwischenschichtisolierschicht 128 vorzugsweise mit CMP, Ätzen oder dergleichen planarisiert.
  • Nach diesem werden Öffnungen, die das Paar von Metallverbindungsbereichen 124a und 124b erreichen, in den Zwischenschichtisolierschichten ausgebildet, und es werden die Source-Schicht 130a und die Drain-Schicht 130b in den Öffnungen (siehe 12H) ausgebildet. Die Source-Schicht 130a und die Drain-Schicht 130b können beispielsweise auf eine Weise gebildet werden, dass eine leitfähige Schicht in einem Bereich gebildet wird, der die Öffnungen beinhaltet, und zwar durch PVD, CVD oder dergleichen, woraufhin ein Teil der leitfähigen Schicht durch Ätzen oder CMP entfernt wird.
  • Es kann bevorzugt werden, wenn die Source-Schicht 130a und die Drain-Schicht 130b derart gebildet werden, dass sie eine planare Oberfläche aufweisen. Wenn beispielsweise ein dünner Titanfilm oder ein dünner Titannitridfilm in einem Bereich gebildet werden, der die Öffnungen enthält, und daraufhin ein Wolframfilm derart gebildet wird, dass er in den Öffnungen eingebettet ist, wird überschüssiges Wolfram, Titan, Titannitrid oder dergleichen entfernt, und es kann die Planarität der Oberfläche durch nachfolgendes CMP verbessert werden. Auf diese Weise wird die Oberfläche, die die Source-Schicht 130a und die Drain-Schicht 130b beinhaltet, planarisiert, wodurch eine Elektrode, eine Verdrahtung, eine Isolierschicht, einer Halbleiterschicht und dergleichen passend in den späteren Schritten gebildet werden können.
  • Man beachte, dass hier nur die Source-Schicht 130a und die Drain-Schicht 130b, die in Kontakt mit dem Paar von Metallverbindungsbereichen 124a und 124b sind, dargestellt sind. Eine Elektrodenschicht, die als Verdrahtung oder dergleichen dient, kann zusammen mit diesem Schritt gebildet werden. Es besteht keine besondere Beschränkung hinsichtlich des Materials, das für die Source-Schicht 130a und die Drain-Schicht 130b verwendet wird, und es kann eine Vielzahl von leitfähigen Materialien eingesetzt werden. So kann beispielsweise ein leitfähiges Material wie Molybdän, Titan, Chrom, Tantal, Wolfram, Aluminium, Kupfer, Neodym oder Skandium verwendet werden.
  • Durch die vorbeschriebenen Schritte wird der Transistor 160 unter Verwendung des Substrates 100, das ein leitfähiges Material enthält, gebildet. Man beachte, dass eine Elektrode, eine Verdrahtung, eine Isolierschicht oder dergleichen nach dem vorbeschriebenen Schritt gebildet werden können. Weist die Verdrahtung eine Mehrschichtenverdrahtungsstruktur auf, die eine gestapelte Struktur ist, die eine Zwischenschichtisolierschicht und eine leitfähige Schicht beinhaltet, so kann eine hochgradig integrierte Schaltung bereitgestellt werden.
  • Als Nächstes werden die Schritte zum Bilden des Transistors 164 über der Zwischenschichtisolierschicht 128 anhand 13A bis 13G und 14A bis 14D beschrieben. Man beachte, dass 13A bis 13G und 14A bis 14D Schritte zum Bilden von verschiedenen Elektrodenschichten, des Transistors 164 und dergleichen über der Zwischenschichtisolierschicht 128 darstellen. Daher sind der Transistor 160 und dergleichen, die unter dem Transistor 164 platziert sind, weggelassen.
  • Zunächst wird die Isolierschicht 132 über der Zwischenschichtisolierschicht 128, der Source-Schicht 130a und der Drain-Schicht 130b (siehe 13A) gebildet. Die Isolierschicht 132 kann durch PVD, DVD oder dergleichen gebildet werden. Die Isolierschicht 132 kann unter Verwendung eines anorganischen Isoliermaterials gebildet werden, so beispielsweise Siliziumoxid, Siliziumnitridoxid, Siliziumnitrid, Hafniumoxid, Aluminiumoxid oder Tantaloxid.
  • Als Nächstes werden Öffnungen, die die Source-Schicht 130a und die Drain-Schicht 130b erreichen, in der Isolierschicht 132 ausgebildet. Zu diesem Zeitpunkt wird ebenfalls eine Öffnung in einem Bereich ausgebildet, wo die Gate-Schicht 136d später ausgebildet wird. Sodann wird eine leitfähige Schicht 134 gebildet, um die Öffnungen (13B) zu füllen. Die Öffnungen können durch Ätzen unter Verwendung einer Maske oder dergleichen gebildet werden. Die Maske kann durch ein Lichtbestrahlung unter Verwendung einer Fotomaske oder dergleichen gebildet werden. Entweder Nassätzen oder Trockenätzen können beim Ätzen verwendet werden; Trockenätzen wird hinsichtlich der Mikrofabrikation bevorzugt. Die leitfähige Schicht 134 kann durch ein Filmbildungsverfahren, so beispielsweise PVD oder CVD, gebildet werden. Die leitfähige Schicht 134 kann beispielsweise unter Verwendung eines leitfähigen Materials gebildet werden, so beispielsweise von Molybdän, Titan, Chrom, Tantal, Wolfram, Aluminium, Kupfer, Neodym oder Skandium, oder einer Legierung oder einer Verbindung (beispielsweise Nitrid) aus einem beliebigen dieser Materialien.
  • Insbesondere ist es möglich, beispielsweise ein Verfahren einzusetzen, in dem ein dünner Titanfilm in einem Bereich ausgebildet wird, der die Öffnungen beinhaltet, und zwar durch PVD, und ein dünner Titannitridfilm durch CVD ausgebildet wird, woraufhin ein Wolframfilm zum Füllen der Öffnungen gebildet wird. Hierbei weist der Titanfilm, der durch PVD gebildet ist, die Funktion der Deoxidierung eines Oxidfilmes an einer Grenzfläche auf, um so den Kontaktwiderstand mit den unteren Elektrodenschichten (die Source-Schicht 130a, die Drain-Schicht 130b und dergleichen) zu verringern. Der Titannitridfilm, der nach der Bildung des Titanfilmes gebildet wird, weist eine Barrierefunktion zur Verhinderung einer Diffusion des leitfähigen Materials auf. Ein Kupferfilm kann durch Platzieren nach der Bildung des Barrierefilms aus Titan, Titannitrid oder dergleichen gebildet werden.
  • Nachdem die leitfähige Schicht 134 gebildet ist, wird ein Teil der leitfähigen Schicht 134 durch Ätzen, CMP oder dergleichen entfernt, wodurch die Isolierschicht 132 freigelegt wird und die Elektrodenschichten 136a und 136b und die Gate-Schicht 136d gebildet werden (siehe 13C). Man beachte, dass dann, wenn die Elektrodenschichten 136a und 136b und die Gate-Schicht 136d durch Entfernen eines Teiles der leitfähigen Schicht 134 gebildet werden, der Prozess vorzugsweise derart durchgeführt wird, dass die Oberflächen planarisiert werden. Die Oberflächen der Isolierschicht 132, der Elektrodenschichten 136a und 136b und der Gate-Schicht 136d werden auf eine Weise planarisiert, durch die eine Elektrode, eine Verdrahtung, eine Isolierschicht, eine Halbleiterschicht und dergleichen günstig in den späteren Schritten gebildet werden können.
  • Als Nächstes wird die Gate-Isolierschicht 138 derart gebildet, dass sie die Isolierschicht 132, die Elektrodenschichten 136a und 136b und die Gate-Schicht 136d (siehe 13D) bedeckt. Die Gate-Isolierschicht 138 kann durch CVD, Sputtern oder dergleichen gebildet werden. Es kann bevorzugt werden, wenn die Gate-Isolierschicht 138 Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Siliziumnitridoxid, Aluminiumoxid, Hafniumoxid, Tantaloxid, Galliumoxid oder dergleichen enthält. Man beachte, dass die Gate-Isolierschicht 138 eine Einschichtenstruktur oder eine Stapelstruktur aufweisen kann. So kann beispielsweise die Gate-Isolierschicht 138, die aus Siliziumoxynitrid besteht, durch plasmagefördertes CVD unter Verwendung von Silan (SiH4), Sauerstoff und Stickstoff als Quellengas bzw. Source-Gas gebildet werden. Es besteht keine besondere Beschränkung hinsichtlich der Dicke der Gate-Isolierschicht 138. Die Gate-Isolierschicht 138 kann beispielsweise eine Dicke von 10 nm bis 500 nm aufweisen. Für den Fall des Einsatzes einer Stapelstruktur ist die Gate-Isolierschicht 138 beispielsweise vorzugsweise ein Stapel aus einer ersten Gate-Isolierschicht mit einer Dicke von 50 nm bis 200 nm und einer zweiten Gate-Isolierschicht mit einer Dicke von 5 nm bis 300 nm über der ersten Gate-Isolierschicht.
  • Sodann wird eine Oxidhalbleiterschicht über der Gate-Isolierschicht 138 gebildet und durch Ätzen unter Verwendung einer Maske oder dergleichen bearbeitet, wodurch die inselförmige Oxidhalbleiterschicht 140 gebildet wird (siehe 13E).
  • Ein zu verwendender Oxidhalbleiter enthält vorzugsweise wenigstens Indium (In) oder Zink (Zn). Insbesondere enthält der Oxidhalbleiter vorzugsweise In und Zn. Als Stabilisator zur Verringerung der Schwankung der elektrischen Eigenschaften eines Transistors, der den Oxidhalbleiter beinhaltet, enthält der Oxidhalbleiter vorzugsweise Gallium (Ga) zusätzlich zu In und Zn. Darüber hinaus enthält der Oxidhalbleiter vorzugsweise Zinn (Sn), Hafnium (Hf) und/oder Aluminium (AI) als Stabilisator.
  • Als weiterer Stabilisator können ein oder mehrere Arten von Lanthanoiden, so beispielsweise Lanthan (La), Cer (Ce), Praseodym (Pr), Neodym (Nd), Samarium (Sm), Europium (Eu), Gadolinium (Gd), Terbium (Tb), Dysprosium (Dy), Holmium (Ho), Erbium (Er), Thulium (Tm), Ytterbium (Yb) und Lutetium (Lu), enthalten sein.
  • Beispiele für den zu verwendenden Oxidhalbleiter sind ein Indiumoxid, ein Zinnoxid, ein Zinkoxid; ein Oxid aus zwei Metallelementen, so beispielsweise ein In-Zn-basiertes Oxid, Sn-Zn-basiertes Oxid, ein AI-Zn-basiertes Oxid, ein Zn-Mg-basiertes Oxid, ein Sn-Mg-basiertes Oxid, ein In-Mg-basiertes Oxid und ein In-Ga-basiertes Oxid; ein Oxid aus drei Metallelementen, so beispielsweise ein In-Ga-Zn-basiertes Oxid (auch als IGZO bezeichnet), ein In-Al-Zn-basiertes Oxid, ein In-Sn-Zn-basiertes Oxid, ein Sn-Ga-Zn-basiertes Oxid, ein Al-Ga-Zn-basiertes Oxid, ein Sn-AI-Zn-basiertes Oxid, ein In-Hf-Zn-basiertes Oxid, ein In-La-Zn-basiertes Oxid, ein In-Ce-Zn-basiertes Oxid, ein In-Pr-Zn-basiertes Oxid, ein In-Nd-Zn-basiertes Oxid, ein In-Sm-Zn-basiertes Oxid, ein In-Eu-Zn-basiertes Oxid, ein In-Gd-Zn-basiertes Oxid, ein In-Tb-Zn-basiertes Oxid, ein In-Dy-Zn-basiertes Oxid, ein In-Ho-Zn-basiertes Oxid, ein In-Er-Zn-basiertes Oxid, ein In-Tm-Zn-basiertes Oxid, ein In-Yb-Zn-basiertes Oxid und ein In-Lu-Zn-basiertes Oxid; und ein Oxid aus vier Metallelementen, so beispielsweise ein In-Sn-Ga-Zn-basiertes Oxid, ein In-Hf-Ga-Zn-basiertes Oxid, ein In-Al-Ga-Zn-basiertes Oxid, ein In-Sn-AI-Zn-basiertes Oxid, ein In-Sn-Hf-Zn-basiertes Oxid und ein In-Hf-AI-Zn-basiertes Oxid.
  • Man beachte, dass hier beispielsweise ein „in-Ga-Zn-basiertes Oxid“ ein Oxid bezeichnet, das In, Ga und Zn als Hauptkomponenten beinhaltet, wobei keine besondere Beschränkung beim Zusammensetzungsverhältnis von In, Ga und Zn vorhanden ist. Des Weiteren kann ein Metallelement zusätzlich zu In, Ga und Zn enthalten sein.
  • Darüber hinaus kann ein Material, das durch InMO3(ZnO)m (m ist größer als 0 und ist keine ganze Zahl) dargestellt wird, als Oxidhalbleiter verwendet werden. Man beachte, dass M einen oder mehrere Metallelemente darstellt, die unter Ga, Fe, Mn und Co ausgewählt werden. Als Oxidhalbleiter kann ein Material, das durch In3SnO5(ZnO)n (n ist größer als 0 und eine ganze Zahl) dargestellt wird, verwendet werden.
  • Es ist beispielsweise möglich, ein In-Ga-Zn-basiertes Oxid mit einem Atomverhältnis von In : Ga : Zn = 1 : 1 : 1 (= 1/3 : 1/3 : 1/3) oder In : Ga : Zn = 2 : 2 : 1 (= 2/5 : 2/5 : 1/5) oder ein Oxid, dessen Zusammensetzung in der Umgebung der vorstehenden Zusammensetzungen ist, zu verwenden. Alternativ ist es möglich, ein In-Sn-Zn-basiertes Oxid mit einem Atomverhältnis von In : Sn : Zn = 1 : 1 : 1 (= 1/3 : 1/3 : 1/3), In : Sn : Zn = 2 : 1 : 3 (= 1/3: 1/6: 1/2) oder In : Sn : Zn = 2 : 1 : 5 (= 1/4 : 1/8 : 5/8) oder auch ein Oxid, dessen Zusammensetzung in der Umgebung der vorbeschriebenen Zusammensetzungen ist, zu verwenden.
  • Ohne Beschränkung des Vorgesagten kann ein Oxidhalbleiter mit einem geeigneten Zusammensetzungsverhältnis entsprechend gewünschten Halbleitereigenschaften (beispielsweise Mobilität, Schwellenspannung und Schwankung) verwendet werden. Um die benötigten Halbleitereigenschaften zu erhalten, weist ein Oxidhalbleiter vorzugsweise eine Trägerkonzentration, eine Verunreinigungskonzentration, eine Defektdichte, ein Atomverhältnis von Metallelement zu Sauerstoff, einen Bindungsabstand, eine Dichte oder dergleichen, die geeignet sind, auf.
  • So kann beispielsweise eine hohe Mobilität vergleichsweise einfach mit einem In-Sn-Z-basierten Oxid erreicht werden. Sogar wenn ein In-Ga-Zn-basiertes Oxid verwendet wird, kann die Mobilität durch die Verringerung der Bulk-Defektdichte vergrößert werden.
  • Man beachte, dass derjenige Fall, in dem die Zusammensetzung eines Oxides mit einem Atomverhältnis von In : Ga : Zn = A : b: c (a+b+c = 1) in der Umgebung der Zusammensetzung eines Oxides mit einem Atomverhältnis von In : Ga : Zn = A: B : C (A+B+C = 1) ist, bedeutet, dass A, b und c die Gleichung (a-A)2+(b-B)2+(c-C)2 ≤ r2 erfüllen, wobei r beispielsweise gleich 0,05 sein kann. Dasselbe gilt für alle anderen Oxide.
  • Der Oxidhalbleiter kann ein Einkristall oder ein Nichteinkristall sein. Ein Nichteinkristalloxidhalbleiter kann amorph oder polykristallin sein. Des Weiteren kann der Oxidhalbleiter eine amorphe Struktur aufweisen, die einen Abschnitt beinhaltet, der Kristallinität oder eine nichtamorphe Struktur aufweist.
  • Bei einem Oxidhalbleiter in einem amorphen Zustand kann eine flache Oberfläche vergleichsweise einfach erreicht werden. Wird ein Transistor unter Verwendung des Oxidhalbleiters in einem amorphen Zustand gebildet, so kann die Grenzflächenstreuung verringert werden, und es kann eine vergleichsweise hohe Mobilität vergleichsweise einfach erreicht werden.
  • Bei einem Oxidhalbleiter mit Kristallinität können Defekte in dem Bulk weiter verringert werden. Wenn die Oberflächenflachheit verbessert wird, kann die Mobilität, die höher als diejenige eines Oxidhalbleiters in einem amorphen Zustand ist, erreicht werden. Um die Oberflächenflachheit zu verbessern, wird der Oxidhalbleiter vorzugsweise auf einer flachen Oberfläche gebildet. Insbesondere kann bevorzugt sein, wenn der Oxidhalbleiter auf einer Oberfläche mit einer durchschnittlichen Oberflächenrauheit (Ra ) von 1 nm oder weniger, vorzugsweise 0,3 nm oder weniger, besonders bevorzugt 0,1 nm oder weniger gebildet wird.
  • Man beachte, dass Ra ermittelt wird durch Ausdehnen der Mittelliniendurchschnittsrauheit, die durch JIS B 0601 definiert ist, in drei Dimensionen, sodass sie auf eine Oberfläche anwendbar ist. Darüber hinaus kann Ra als Durchschnittswert der absoluten Werte von Abweichungen von einem Bezugswert zu einer spezifischen Oberfläche ausgedrückt werden und ist durch die nachfolgende Formel definiert. R a = 1 S 0 ∫ x 2 x 1 ∫ y 2 y 1 | f ( x , y ) − Z 0 | d x d y
    Figure DE112011102644B4_0004
  • Man beachte, dass in Formel 4 S0 die Fläche einer Messoberfläche (ein rechteckiger Bereich gemäß Definition durch vier Punkte, die durch die Koordinaten (x1, y1), (x1, y2), (x2, y1), (x2, y2) dargestellt werden) darstellt und Z0 eine durchschnittliche Höhe der Messoberfläche darstellt. Des Weiteren kann Ra mit einem Atomleistungsmikroskop (atomic force microscope AFM) gemessen werden.
  • Hierbei wird als Oxidhalbleiterschicht eine amorphe Oxidhalbleiterschicht durch Sputtern unter Verwendung eines In-Ga-Zn-O-basierten Metalloxidtargets gebildet.
  • Als Target, das zur Bildung der Oxidhalbleiterschicht 140 durch Sputtern verwendet wird, kann beispielsweise ein Metalloxidtarget, das Zinkoxid oder dergleichen als Hauptkomponente enthält, verwendet werden. Es ist möglich, ein Metalloxidtarget zu verwenden, das In, Ga und Zn (in einem Zusammensetzungsverhältnis von In2O3 : Ga2O3 : ZnO = 1 : 1 : 1 [molares Verhältnis] und In : Ga : Zn = 1 : 1 : 0,5 [Atomverhältnis] enthält. Als Metalloxidtarget, das In, Ga und Zn enthält, ist es möglich, ein Target zu verwenden, das ein Zusammensetzungsverhältnis von In : Ga : Zn = 1 : 1 : 1 [Atomverhältnis] oder ein Zusammensetzungsverhältnis von In : Ga : Zn = 1 : 1 : 2 [Atomverhältnis] aufweist. Der Füllfaktor des Metalloxidtargets ist 90% bis 100% und vorzugsweise 95% oder höher (beispielsweise 99,9%). Bei Verwendung eines Metalloxidtargets mit einem hohen Füllfaktor kann eine dichte Oxidhalbleiterschicht gebildet werden.
  • In demjenigen Fall, in dem ein In-Zn-O-basiertes Material für die Oxidhalbleiterschicht 140 verwendet wird, weist ein verwendetes Target ein Zusammensetzungsverhältnis von In : Zn = 50 : 1 bis 1 : 2 in einem Atomverhältnis (In2O3 : ZnO = 25 : 1 bis 1 : 4 in einem molarem Verhältnis), vorzugsweise In : Zn = 20 : 1 bis 1 : 1 in einem Atomverhältnis (In2O3: ZnO = 10 : 1 bis 1 : 2 in einem molarem Verhältnis) und besonders bevorzugt von In : Zn = 15 : 1 bis 1,5 : 1 (In2O3: ZnO = 15 : 2 bis 3 : 4 in einem molarem Verhältnis) auf. Wenn beispielsweise ein Metalloxidtarget, das zur Bildung eines In-Zn-O-basierten Oxidhalbleiters verwendet wird, ein Atomverhältnis von In : Zn : O = X: Y : Z aufweist, so wird die Beziehung Z > 1,5X + Y erfüllt.
  • Ein In-Sn-Zn-basiertes Oxid kann als ITZO bezeichnet werden. Für ITZO wird beispielsweise ein Oxidtarget mit einem Zusammensetzungsverhältnis von In : Sn : Zn = 1 : 2 : 2, 2 : 1 : 3, 1 : 1 : 1 oder 20 : 45 : 35 in einem Atomverhältnis verwendet.
  • Die Atmosphäre, in der die Oxidhalbleiterschicht gebildet wird, ist vorzugsweise eine Edelgasatmosphäre (typischerweise Argon), eine Sauerstoffatmosphäre oder eine Mischatmosphäre, die ein Edelgas (typischerweise Argon) und Sauerstoff enthält. Insbesondere wird bevorzugt, ein hochreines Gas zu verwenden, in dem Verunreinigungen, so beispielsweise Wasserstoff, Wasser, eine Hydroxylgruppe oder ein Hydrid, auf etwa einige Teile pro Million (ppm) (vorzugsweise etwa auf einige Teile pro Milliarde (ppb)) verringert sind.
  • Zum Zeitpunkt der Bildung der Oxidhalbleiterschicht wird das Substrat in einer Behandlungskammer gehalten, die unter einem verringerten Druck gehalten wird, wobei die Substrattemperatur auf 100 °C bis 600 °C, vorzugsweise 200 °C bis 400 °C eingestellt wird. Die Oxidhalbleiterschicht wird gebildet, während das Substrat erwärmt wird, sodass die Verunreinigungskonzentration der Oxidhalbleiterschicht verringert werden kann. Darüber hinaus kann eine Beschädigung durch das Sputtern verringert werden. Sodann wird ein Sputtergas, aus dem Wasserstoff und Wasser entfernt sind, in die Behandlungskammer eingeführt, aus der die verbleibende Feuchtigkeit entfernt wird, wobei die Oxidhalbleiterschicht unter Verwendung eines Metalloxides als Target gebildet wird. Um die verbleibende Feuchtigkeit in der Behandlungskammer zu entfernen, wird vorzugsweise eine Einfangvakuumpumpe (entrapment vacuum pump) verwendet. Es können beispielsweise auch eine Kryopumpe, eine Ionenpumpe, oder eine Titansublimationspumpe verwendet werden. Die Evakuierungseinheit kann eine Turbopumpe sein, die mit einer kalten Falle (cold trap) versehen ist. Ein Wasserstoffatom, eine Verbindung, die ein Wasserstoffatom enthält, so beispielsweise Wasser (H2O) (insbesondere eine Verbindung, die ein Kohlenstoffatom enthält) und dergleichen, werden aus der Aufbringkammer entfernt, die mit einer Kryopumpe evakuiert wird, sodass die Verunreinigungskonzentration der Oxidhalbleiterschicht, die in der Aufbringkammer gebildet wird, verringert werden kann.
  • Die Oxidhalbleiterschicht kann unter den nachfolgenden Bedingungen gebildet werden, die beispielsweise folgendermaßen lauten: Der Abstand zwischen dem Substrat und dem Target ist 100 mm, der Druck ist 0,6 Pa, die Gleichstromleistung (DC) ist 0,5 kW, und die Atmosphäre ist Sauerstoff (das Strömungsratenverhältnis von Sauerstoff ist 100%). Man beachte, dass die Verwendung eines Pulsgleichstromleistungsquelle (DC) bevorzugt wird, da Staub verringert werden kann und die Filmdicke gleichmäßig sein kann. Die Dicke der Oxidhalbleiterschicht ist von 2 nm bis 200 nm, vorzugsweise 5 nm bis 30 nm. Man beachte, dass eine geeignete Dicke in Abhängigkeit von dem Oxidhalbleitermaterial differiert und die Dicke geeignet in Abhängigkeit von dem zu verwendenden Material eingestellt wird.
  • Man beachte, dass bevor die Oxidhalbleiterschicht durch Sputtern gebildet wird, Staub, der an der Oberfläche der Gate-Isolierschicht 138 anhaftet, vorzugsweise durch reverses Sputtern entfernt wird, wobei hier Plasma mit einem eingeleiteten Argongas erzeugt wird. Hierbei ist reverses Sputtern ein Verfahren, durch das Ionen mit einer zu bearbeitenden Oberfläche derart kollidieren, dass die Oberfläche modifiziert wird, was im Gegensatz zu einem normalen Sputtern steht, bei dem Ionen mit einem Sputtertarget kollidieren. Ein Beispiel für ein Verfahren, das bewirkt, dass Ionen mit einer zu bearbeitenden Oberfläche kollidieren, ist ein Verfahren, bei dem eine Hochfrequenzspannung an der Oberfläche in einer Argonatmosphäre angelegt wird, sodass ein Plasma nahe eines Substrates erzeugt wird. Man beachte, dass eine Atmosphäre aus Stickstoff, Helium, Sauerstoff oder dergleichen anstelle einer Argonatmosphäre verwendet werden kann.
  • Als Ätzverfahren können für die Oxidhalbleiterschicht entweder Trockenätzen oder Nassätzen eingesetzt werden. Es ist überflüssig herauszustellen, dass Trockenätzen und Nassätzen auch in Kombination zum Einsatz kommen können. Die Ätzparameter (beispielsweise Ätzgas oder Ätzmittel, Ätzzeit und Temperatur) werden geeignet in Abhängigkeit vom Material gewählt, sodass die Oxidhalbleiterschicht zu einer gewünschten Form geätzt werden kann.
  • Ein Beispiel für ein Ätzgas, das zum Trockenätzen verwendet wird, ist ein Gas, das Chlor (chlorbasiertes Gas, so beispielsweise Chlor (Cl2), Bortrichlorid (BCl3), Siliziumtetrachlorid (SiCl4) oder Kohlenstofftetrachlorid (CCl4)) enthält. Darüber hinaus kann ein Gas verwendet werden, das Fluor (ein fluorbasiertes Gas, so beispielsweise Kohlenstofftetrafluorid (CF4), Schwefelhexafluorid (SF6), Stickstofftrifluorid (NF3) oder Trifluormethan (CHF3)) enthält, und es kann Wasserstoffbromid (HBr), Sauerstoff (O2), ein beliebiges dieser Gase, zu denen ein Edelgas wie Helium (He) oder Argon (Ar) hinzugefügt wird, oder dergleichen verwendet werden.
  • Als Trockenätzverfahren kann Parallelplatten-RIE (reaktives lonenätzen RIE) oder ICP-Ätzen (induktiv gekoppeltes Plasma ICP) eingesetzt werden. Um die Oxidhalbleiterschicht zu einer gewünschten Form zu ätzen, werden die Ätzparameter (beispielsweise die Menge der elektrischen Leistung, die auf die gewendelte Elektrode einwirkt, die Menge der elektrischen Leistung, die auf eine Elektrode auf der Substratseite einwirkt, und die Elektrodentemperatur auf der Substratseite) geeignet eingestellt.
  • Als Ätzmittel, das zum Ätzen verwendet wird, kann beispielsweise eine Mischlösung aus Phosphorsäure, Essigsäure und Salpetersäure verwendet werden. Ein Ätzmittel wie ITO07N (hergestellt von Kanto Chemical Co., Inc.) kann ebenfalls verwendet werden.
  • Sodann wird vorzugsweise die erste Wärmebehandlung an der Oxidhalbleiterschicht durchgeführt. Die Oxidhalbleiterschicht kann mit der ersten Wärmebehandlung dehydriert oder dehydrogeniert werden. Die Temperatur der ersten Wärmebehandlung ist 300 °C oder mehr und 750 °C oder weniger, vorzugsweise 400 °C oder mehr und weniger als der untere Kühlpunkt (strain point) des Substrates. So wird beispielsweise das Substrat in einen Elektroofen eingeführt, in dem ein Widerstandsheizelement oder dergleichen verwendet wird, und es wird die Oxidhalbleiterschicht 140 einer Wärmebehandlung bei 450 °C für eine Stunde in einer Stickstoffatmosphäre unterzogen. Die Oxidhalbleiterschicht 140 wird nicht gegenüber Luft während der Wärmebehandlung freigelegt, sodass das Eintreten von Wasser und Wasserstoff verhindert werden kann.
  • Die Wärmebehandlungsvorrichtung ist nicht auf den Elektroofen beschränkt und kann eine Vorrichtung zum Erwärmen eines Objektes durch thermische Strahlung oder thermische Konduktion aus einem Medium, so beispielsweise einem erwärmten Gas, sein. So kann beispielsweise eine RTA-Vorrichtung (schnelles thermisches Ausglühen), so beispielsweise eine GRTA-Vorrichtung (schnelles thermisches Ausglühen mit Gas) oder eine LRTA-Vorrichtung (schnelles thermisches Ausglühen mit Lampe) verwendet werden. Eine LRTA-Vorrichtung ist eine Vorrichtung zum Erwärmen eines zu bearbeitenden Objektes durch Bestrahlung mit Licht (elektromagnetische Welle), das von einer Lampe emittiert wird, so beispielsweise einer Halogen-Lampe, einer Metallhallidlampe, einer Xenonbogenlampe, einer Kohlenstoffbogenlampe, einer Hochdrucknatriumlampe oder einer Hochdruckquecksilberlampe. Eine GRTA-Vorrichtung ist eine Vorrichtung zum Durchführen einer Wärmebehandlung unter Verwendung eines Hochtemperaturgases. Als Gas wird ein Inertgas, das durch Wärmebehandlung nicht mit einem Objekt reagiert, so beispielsweise Stickstoff oder ein Edelgas wie beispielsweise Argon, verwendet.
  • Als erste Wärmebehandlung kann beispielsweise ein GRTA-Prozess folgendermaßen durchgeführt werden. Das Substrat wird in ein Inertgas eingebracht, das auf eine hohe Temperatur von 650 °C bis 700 °C erwärmt worden ist, für einige Minuten erwärmt und aus dem Inertgas genommen. Der GRTA-Prozess ermöglicht eine Hochtemperaturwärmebehandlung für kurze Zeit. Darüber hinaus kann der GRTA-Prozess sogar dann eingesetzt werden, wenn die Temperatur den unteren Kühlpunkt (strain point) des Substrates übersteigt, da es sich um eine Wärmebehandlung für kurze Zeit handelt.
  • Man beachte, dass die erste Wärmebehandlung vorzugsweise in einer Atmosphäre durchgeführt wird, die Stickstoff oder ein Edelgas (beispielsweise Helium, Neon oder Argon) als Hauptkomponente enthält und die Wasser, Wasserstoff oder dergleichen nicht enthält. Die Reinheit von Stickstoff oder eines Edelgases wie Helium, Neon oder Argon, das in eine Wärmebehandlungsvorrichtung eingeleitet wird, ist 6N (99,9999%) oder mehr, vorzugsweise 7N (99,99999%) oder mehr (das heißt, die Verunreinigungskonzentration ist 1 ppm oder weniger, vorzugsweise 0,1 ppm oder weniger).
  • In Abhängigkeit von den Parametern der ersten Wärmebehandlung oder des Materials der Oxidhalbleiterschicht wird die Oxidhalbleiterschicht bisweilen derart kristallisiert, dass sie mikrokristallin oder polykristallin ist. Die Oxidhalbleiterschicht wird bisweilen zu einer mikrokristallinen Oxidhalbleiterschicht mit einem Kristallinitätsgrad von 90% oder mehr oder 80% oder mehr. Des Weiteren kann in Abhängigkeit von den Bedingungen der ersten Wärmebehandlung oder des Materials der Oxidhalbleiterschicht die Oxidhalbleiterschicht ein amorphe Oxidhalbleiterschicht sein, die keine kristalline Komponente beinhaltet.
  • Des Weiteren ist in der Oxidhalbleiterschicht bisweilen ein Mikrokristall (mit einer Korngröße von 1 nm bis 20 nm, üblicherweise 2 nm bis 4 nm) in einem amorphen Oxidhalbleiter gemischt (beispielsweise eine Oberfläche der Oxidhalbleiterschicht).
  • Die elektrischen Eigenschaften der Oxidhalbleiterschicht können durch Ausrichten von Mikrokristallen in einem amorphen Halbleiter geändert werden. In einem Fall beispielsweise, in dem die Oxidhalbleiterschicht unter Verwendung eines In-Ga-Zn-O-basierten Metalloxidtargets gebildet wird, wird ein mikrokristalliner Abschnitt gebildet, in dem Kristallkörner aus In2Ga2ZnO7 mit einer elektrischen Anisotropie ausgerichtet sind, wodurch die elektrischen Eigenschaften des Oxidhalbleiters geändert werden können.
  • Insbesondere beispielsweise dann, wenn die Kristallkörner derart angeordnet sind, dass die c-Achse von In2Ga2ZnO7 senkrecht zu einer Oberfläche der Oxidhalbleiterschicht ist, kann die Leitfähigkeit in der Richtung parallel zu der Oberfläche der Oxidhalbleiterschicht verbessert werden, und es können Isoliereigenschaften in der Richtung senkrecht zur Oberfläche der Oxidhalbleiterschicht verbessert werden. Des Weiteren weist ein derartiger mikrokristalliner Abschnitt eine Funktion des Unterdrückens eines Eintretens von Verunreinigungen, so beispielsweise von Wasser oder Wasserstoff, in die Oxidhalbleiterschicht auf.
  • Man beachte, dass die Oxidhalbleiterschicht, die den mikrokristallinen Abschnitt beinhaltet, durch Erwärmen der Oberfläche der Oxidhalbleiterschicht durch einen GRTA-Prozess gebildet werden kann. Darüber hinaus kann die Oxidhalbleiterschicht auf eine noch bevorzugtere Weise unter Verwendung eines Sputtertargets gebildet werden, bei dem die Menge von Zn kleiner als diejenige von In oder Ga ist.
  • Nachstehend wird ein Oxid beschrieben, das ein Kristall mit einer c-Achsen-Ausrichtung beinhaltet, das eine dreieckige oder sechseckige Atomanordnung bei einer Betrachtung aus der Richtung einer a-b-Ebene, eine Oberfläche oder eine Grenzfläche aufweist. In dem Kristall sind Metallatome auf geschichtete Weise angeordnet, oder es sind Metallatome und Sauerstoffatome auf geschichtete Weise entlang der c-Achse angeordnet, und die Richtung der a-Achse oder der b-Achse wird in der a-b-Ebene variiert (der Kristall dreht sich um die c-Achse). Ein derartiger Kristall wird auch als c-Achsen-ausgerichteter Kristall (CAAC) bezeichnet.
  • Im weitesten Sinne bezeichnet ein Oxid, das einen CAAC beinhaltet, ein Nichteinkristalloxid, das eine Phase beinhaltet, die eine dreieckige, sechseckige, regulär-dreieckige oder regulärsechseckige Atomanordnung bei einer Betrachtung aus der Richtung senkrecht zu der a-b-Ebene aufweist, und wo Metallatome auf eine geschichtete Weise angeordnet sind, oder es sind Metallatome und Sauerstoffatome auf geschichtete Weise bei einer Betrachtung aus der Richtung senkrecht zur c-Achsen-Richtung angeordnet.
  • Der CAAC ist kein Einkristall, was jedoch nicht bedeutet, dass der CAAC aus nur einer amorphen Komponente besteht. Obwohl der CAAC einen kristallisierten Abschnitt (kristallinen Abschnitt) beinhaltet, ist eine Grenzlinie zwischen einem kristallinen Abschnitt und einem anderen kristallinen Abschnitt in einigen Fällen nicht klar.
  • In demjenigen Fall, in dem Sauerstoff in dem CAAC beinhaltet ist, kann Sauerstoff für einen Teil des Sauerstoffes, der in dem CAAC beinhaltet ist, ersetzt werden. Die c-Achsen der einzelnen kristallinen Abschnitte, die in dem CAAC beinhaltet sind, können in einer Richtung ausgerichtet sein (beispielsweise einer Richtung senkrecht zu einer Oberfläche eines Substrates, worüber der CAAC ausgebildet ist, oder einer Oberfläche des CAAC). Alternativ können die Normalen der a-b-Ebenen der einzelnen kristallinen Abschnitte, die in dem CAAC beinhaltet sind, in einer Richtung ausgerichtet sein (beispielsweise einer Richtung senkrecht zu einer Oberfläche eines Substrates, worüber der CAAC ausgebildet ist, oder einer Oberfläche des CAAC).
  • Der CAAC wird in Abhängigkeit von seiner Zusammensetzung oder dergleichen zu einem Leiter, einem Halbleiter, oder einem Isolator. Der CAAC überträgt in Abhängigkeit von seiner Zusammensetzung oder dergleichen sichtbares Licht, oder er tut dies eben nicht.
  • Ein Beispiel für einen derartigen CAAC ist ein Kristall, der in Filmform ausgebildet ist und eine dreieckige oder sechseckige Atomanordnung bei einer Betrachtung aus der Richtung senkrecht zu einer Oberfläche des Filmes oder einer Oberfläche eines Trägersubstrates aufweist, und in dem Metallatome auf geschichtete Weise angeordnet sind oder Metallatome und Sauerstoffatome (oder Stickstoffatome) auf geschichtete Weise bei Betrachtung eines Querschnittes des Filmes angeordnet sind.
  • Ein Beispiel einer Kristallstruktur des CAAC wird nachstehend detailliert anhand 23A bis 23E, 24A bis 24C und 25A bis 25C beschrieben. In 23A bis 23E, 24A bis 24C und 25A bis 25C entspricht die vertikale Richtung der c-Achsen-Richtung, und eine Ebene senkrecht zu der c-Achsen-Richtung entspricht der a-b-Ebene, außer dies ist anderweitig angegeben. In demjenigen Fall, in dem die Ausdrücke „eine obere Hälfte“ und „eine untere Hälfte“ einfach so gebraucht werden, bezeichnen sie eine obere Hälfte über der a-b-Ebene und eine untere Hälfte unter der a-b-Ebene (eine obere Hälfte und eine untere Hälfte in Bezug auf die a-b-Ebene).
  • 23A zeigt eine Struktur, die ein Hexakoordinaten-In-Atom und sechs Tetrakoordinaten-Sauerstoffatome (nachstehend als Tetrakoordinaten-O bezeichnet) nahe dem In-Atom beinhaltet. Hier wird eine Struktur, die ein Metallatom und Sauerstoffatome in der Nähe hiervon beinhaltet, als kleine Gruppe bezeichnet. Die Struktur von 23A ist tatsächlich eine oktahedrale Struktur, wird jedoch aus Gründen der Einfachheit als planare Struktur dargestellt. Man beachte, dass drei Tetrakoordinaten-O-Atome in jeder von einer oberen Hälfte und einer unteren Hälfte in 23A vorhanden sind. In der in 23A dargestellten kleinen Gruppe ist die elektrische Ladung gleich 0.
  • 23B zeigt eine Struktur, die ein Pentakoordinaten-Ga-Atom, drei Trikoordinaten-Sauerstoffatome (nachstehend als Trikoordinaten-O bezeichnet) in der Nähe des Ga-Atoms sowie zwei Tetrakoordinaten-O-Atome in der Nähe des Ga-Atoms beinhaltet. Alle Trikoordinaten-O-Atome sind in derselben a-b-Ebene vorhanden. Ein Tetrakoordinaten-O-Atom ist in jeder von einer oberen Hälfte und einer unteren Hälfte, siehe 23B, vorhanden. Ein In-Atom kann ebenfalls die in 23B dargestellte Struktur aufweisen, da ein In-Atom fünf Liganden aufweisen kann. In der in 23B dargestellten kleinen Gruppe ist die elektrische Ladung gleich 0.
  • 23C zeigt eine Struktur, die ein Tetrakoordinaten-Zn-Atom und vier Tetrakoordinaten-O-Atome in der Nähe des Zn-Atoms beinhaltet. In 23C ist ein Tetrakoordinaten-O-Atom in einer oberen Hälfte vorhanden, während drei Tetrakoordinaten-O-Atome in einer unteren Hälfte vorhanden sind. Alternativ können drei Tetrakoordinaten-O-Atome in der oberen Hälfte vorhanden sein, während ein Tetrakoordinaten-O-Atom in der unteren Hälfte, siehe 23C, vorhanden sein kann. In der in 23C dargestellten kleinen Gruppe ist die elektrische Ladung gleich 0.
  • 23D zeigt eine Struktur, die ein Hexakoordinaten-Sn-Atom und sechs Tetrakoordinaten-O-Atome in der Nähe des Sn-Atoms beinhaltet. In 23D sind drei Tetrakoordinaten-O-Atome in jeder von einer oberen Hälfte und einer unteren Hälfte vorhanden. In der in 23D dargestellten kleinen Gruppe ist die elektrische Ladung gleich +1.
  • 23E zeigt eine kleine Gruppe, die zwei Zn-Atome beinhaltet. In 23E ist ein Tetrakoordinaten-O-Atom in jeder von einer oberen Hälfte und einer unteren Hälfte vorhanden. In der in 23E dargestellten kleinen Gruppe ist die elektrische Ladung gleich -1.
  • Hierbei bildet eine Mehrzahl von kleinen Gruppen eine mittlere Gruppe, und eine Mehrzahl von mittleren Gruppe bildet eine große Gruppe (die auch als Einheitszelle bezeichnet wird).
  • Nachstehend wird eine Bindungsregel zwischen den kleinen Gruppen beschrieben. Die drei O-Atome in der oberen Hälfte in Bezug auf das Hexakoordinaten-In-Atom in 23A weisen jeweils drei nahe befindliche In-Atome in der Vorwärtsrichtung auf, während die drei O-Atome in der unteren Hälfte jeweils drei nahe befindliche In-Atome in der Aufwärtsrichtung aufweisen. Das eine O-Atom in der oberen Hälfte in Bezug auf das Pentakoordinaten-Ga-Atom weist ein nahe befindliches Ga-Atom in der Abwärtsrichtung auf, während das eine O-Atom in der unteren Hälfte ein nahe befindliches Ga-Atom in der Aufwärtsrichtung aufweist. Das eine O-Atom in der oberen Hälfte in Bezug auf das Tetrakoordinaten-Zn-Atom weist ein nahe befindliches Zn-Atom in der Abwärtsrichtung auf, während die drei O-Atome in der unteren Hälfte jeweils drei nahe befindliche Zn-Atome in der Aufwärtsrichtung aufweisen. Auf diese Weise ist die Anzahl der Tetrakoordinaten-O-Atome über dem Metallatom gleich der Anzahl der Metallatome in der Nähe von und unterhalb eines jeden der Tetrakoordinaten-O-Atome. Auf ähnliche Weise ist die Anzahl der Tetrakoordinaten-O-Atome unter dem Metallatom gleich der Anzahl der Metallatome in der Nähe von und oberhalb eines jeden der Tetrakoordinaten-O-Atome. Da die Koordinationszahl des Tetrakoordinaten-O-Atoms gleich 4 ist, ist die Summe der Anzahl der Metallatome in der Nähe von und unterhalb des O-Atoms und der Anzahl der Metallatome in der Nähe von und oberhalb des O-Atoms gleich 4. Wenn entsprechend die Summe der Anzahl von Tetrakoordinaten-O-Atomen über einem Metallatom und der Anzahl von Tetrakoordinaten-O-Atomen unter einem weiteren Metallatom gleich 4 ist, können zwei Arten von kleinen Gruppen, die die Metallatome beinhalten, verbunden werden. In demjenigen Fall beispielsweise, in dem das Hexakoordinatenmetallatom (In oder Sn) durch drei Tetrakoordinaten-O-Atome mit der unteren Hälfte verbunden ist, ist es mit dem Pentakoordinaten-Metallatom (Ga oder In) oder dem Tetrakoordinaten-Metallatom (Zn) verbunden.
  • Ein Metallatom, dessen Koordinationszahl gleich 4, 5 oder 6 ist, ist mit einem anderen Metallatom durch ein Tetrakoordinaten-O-Atom in der c-Achsen-Richtung verbunden. Zusätzlich zum Vorgesagten kann eine mittlere Gruppe auf unterschiedliche Weise durch Kombinieren einer Mehrzahl von kleinen Gruppen derart gebildet werden, dass die gesamte elektrische Ladung der geschichteten Struktur gleich 0 ist.
  • 24A zeigt ein Modell einer mittleren Gruppe, die in einer geschichteten Struktur eines In-Sn-Zn-O-basierten Materials beinhaltet ist. 24B zeigt eine große Gruppe, die drei mittlere Gruppen beinhaltet. 24C zeigt eine Atomanordnung in demjenigen Fall, in dem die geschichtete Struktur in 24B aus der c-Achsen-Richtung beobachtet wird.
  • In 24A ist aus Gründen der Einfachheit ein Trikoordinaten-O-Atom weggelassen, und es ist ein Tetrakoordinaten-O-Atom durch einen Kreis angedeutet. Die Zahl in dem Kreis zeigt die Anzahl von Tetrakoordinaten-O-Atomen. So sind beispielsweise drei Tetrakoordinaten-O-Atome, die in jeder von einer oberen Hälfte und einer unteren Hälfte in Bezug auf ein Sn-Atom vorhanden sind, durch eine eingekreiste 3 bezeichnet. Auf ähnliche Weise sind in 24A ein Tetrakoordinaten-O-Atom, das in jeder von einer oberen Hälfte und einer unteren Hälfte in Bezug auf ein In-Atom vorhanden ist, durch eine eingekreiste 1 bezeichnet. 24A zeigt zudem ein Zn-Atom in der Nähe eines Tetrakoordinaten-O-Atoms in einer unteren Hälfte und drei Tetrakoordinaten-O-Atome in einer oberen Hälfte sowie ein Zn-Atom in der Nähe eines Tetrakoordinaten-O-Atoms in einer oberen Hälfte und drei Tetrakoordinaten-O-Atome in einer unteren Hälfte.
  • In der mittleren Gruppe, die in der geschichteten Struktur des In-Sn-Zn-O-basierten Materials von 24A beinhaltet ist, ist in einer Reihenfolge mit Beginn von oben her ein Sn-Atom in der Nähe von drei Tetrakoordinaten-O-Atomen in jeder von einer oberen Hälfte und einer unteren Hälfte mit einem In-Atom in der Nähe eines Tetrakoordinaten-O-Atoms in jeder von einer oberen Hälfte und einer unteren Hälfte verbunden, das In-Atom ist mit einem Zn-Atom in der Nähe von drei Tetrakoordinaten-O-Atomen in einer oberen Hälfte verbunden, das Zn-Atom ist mit einem In-Atom in der Nähe der drei Tetrakoordinaten-O-Atome in jeder von einer oberen Hälfte und einer unteren Hälfte durch ein Tetrakoordinaten-O-Atom in einer unteren Hälfte in Bezug auf das Zn-Atom verbunden, das In-Atom ist mit einer kleinen Gruppe verbunden, die zwei Zn-Atome beinhaltet und in der Nähe eines Tetrakoordinaten-O-Atomes in einer oberen Hälfte befindlich ist, und die kleine Gruppe ist mit einem Sn-Atom in der Nähe von drei Tetrakoordinaten-O-Atomen in jeder von einer oberen Hälfte und einer unteren Hälfte durch ein Tetrakoordinaten-O-Atom in einer unteren Hälfte in Bezug auf die kleine Gruppe verbunden. Eine Mehrzahl von derartigen mittleren Gruppen ist derart verbunden, dass eine große Gruppe gebildet wird.
  • Hierbei kann die elektrische Ladung für eine Bindung eines Trikoordinaten-O-Atoms und die elektrische Ladung für eine Bindung eines Tetrakoordinaten-O-Atoms als -0,667 beziehungsweise -0,5 angenommen werden. Die elektrische Ladung eines (Hexakoordinaten- oder Pentakoordinaten-)In-Atoms, die elektrische Ladung eines (Tetrakoordinaten-)Zn-Atoms und die elektrische Ladung eines (Pentakoordinaten- oder Hexakoordinaten-)Sn-Atoms sind +3, +2 beziehungsweise +4. Entsprechend ist die elektrische Ladung in einer kleinen Gruppe, die ein Sn-Atom beinhaltet, gleich +1. Daher ist eine elektrische Ladung von -1, die +1 auslöscht, erforderlich, um eine geschichtete Struktur zu bilden, die ein Sn-Atom beinhaltet. Als Struktur mit einer elektrischen Ladung von -1 kann die kleine Gruppe, die zwei Zn-Atome beinhaltet, wie in 23E gezeigt ist, gegeben sein. Bei einer kleinen Gruppe, die zwei Zn-Atome beinhaltet, kann die elektrische Ladung einer kleinen Gruppe, die ein Sn-Atom beinhaltet, beispielsweise ausgelöscht werden, sodass die gesamte elektrische Ladung der geschichteten Struktur gleich 0 sein kann.
  • Wird die große Gruppe, die in 24B gezeigt ist, wiederholt, so kann ein In-Sn-Zn-O-basierter Kristall (In2SnZn3O3) erhalten werden. Man beachte, dass eine geschichtete Struktur des erhaltenen In-Sn-Zn-O-basierten Kristalls mit der Zusammensetzungsformel In2SnZn2O7(ZnO)m (m ist 0 oder eine natürliche Zahl) ausgedrückt werden kann.
  • Die vorbeschriebene Regel gilt auch für die folgenden Oxide: ein Oxid aus vier Metallelementen, so beispielsweise ein In-Sn-Ga-Zn-basiertes Oxid; ein Oxid aus drei Metallelementen, so beispielsweise ein In-Ga-Zn-basiertes Oxid (auch als IGZO bezeichnet), ein In-AI-Zn-basiertes Oxid, ein Sn-Ga-Zn-basiertes Oxid, ein Al-Ga-Zn-basiertes Oxid, ein Sn-Al-Zn-basiertes Oxid, ein In-Hf-Zn-basiertes Oxid, ein In-La-Zn-basiertes Oxid, ein In-Ce-Zn-basiertes Oxid, ein In-Pr-Zn-basiertes Oxid, ein In-Nd-Zn-basiertes Oxid, ein In-Sm-Zn-basiertes Oxid, ein In-Eu-Zn-basiertes Oxid, ein In-Gd-Zn-basiertes Oxid, ein In-Tb-Zn-basiertes Oxid, ein In-Dy-Zn-basiertes Oxid, ein In-Ho-Zn-basiertes Oxid, ein In-Er-Zn-basiertes Oxid, ein In-Tm-Zn-basiertes Oxid, ein In-Yb-Zn-basiertes Oxid und ein In-Lu-Zn-basiertes Oxid; ein Oxid aus zwei Metallelementen, so beispielsweise ein In-Zn-basiertes Oxid, ein Sn-Zn-basiertes Oxid, ein AI-Zn-basiertes Oxid, ein Zn-Mg-basiertes Oxid, ein Sn-Mg-basiertes Oxid, ein In-Mg-basiertes Oxid und ein In-Ga-basiertes Oxid.
  • Als Beispiel zeigt 25A ein Modell einer mittleren Gruppe, die in einer geschichteten Struktur eines In-Ga-Zn-basierten Materials beinhaltet ist.
  • In der mittleren Gruppe, die in der geschichteten Struktur des In-Ga-Zn-O-basierten Materials in 25A beinhaltet ist, ist in einer Reihenfolge mit Beginn von oben her ein In-Atom in der Nähe von drei Tetrakoordinaten-O-Atomen in jeder von einer oberen Hälfte und einer unteren Hälfte mit einem Zn-Atom in der Nähe von einem Tetrakoordinaten-O-Atom in einer oberen Hälfte verbunden, das Zn-Atom ist mit einem Ga-Atom in der Nähe eines Tetrakoordinaten-O-Atoms in jeder von einer oberen Hälfte und einer unteren Hälfte durch drei Tetrakoordinaten-O-Atome in einer unteren Hälfte in Bezug auf das Zn-Atom verbunden, und das Ga-Atom ist mit einem In-Atom in der Nähe von drei Tetrakoordinaten-O-Atomen in jeder von einer oberen Hälfte und einer unteren Hälfte durch ein Tetrakoordinaten-O-Atom in einer unteren Hälfte in Bezug auf das Ga-Atom verbunden. Eine Mehrzahl von derartigen mittleren Gruppen ist verbunden, sodass eine große Gruppe gebildet wird.
  • 25B zeigt eine große Gruppe, die drei mittlere Gruppen beinhaltet. 25C zeigt eine Atomanordnung für denjenigen Fall, dass die geschichtete Struktur von 25B aus der c-Achsen-Richtung beobachtet wird.
  • Hierbei ist, da die elektrische Ladung eines (Hexakoordinaten- oder Pentakoordinaten-)In-Atoms, die elektrische Ladung eines (Tetrakoordinaten-)Zn-Atoms und die elektrische Ladung eines (Pentakoordinaten-)Ga-Atoms gleich +3, +2 beziehungsweise +3 ist, die elektrische Ladung einer kleinen Gruppe, die ein beliebiges von einem In-Atom, einem Zn-Atom und einem Ga-Atom beinhaltet, gleich 0. Im Ergebnis ist die gesamte elektrische Ladung einer mittleren Gruppe mit einer Kombination aus derartigen kleinen Gruppen stets gleich 0.
  • Um die geschichtete Struktur des In-Ga-Zn-O-basierten Materials zu bilden, kann eine große Gruppe unter Verwendung nicht nur der mittleren Gruppe, die in 25A dargestellt ist, gebildet werden, sondern auch eine mittlere Gruppe, in der die Anordnung des In-Atoms, des Ga-Atoms und des Zn-Atoms von derjenigen in 25A verschieden ist.
  • Die erste Wärmebehandlung für die Oxidhalbleiterschicht 140 kann an der Oxidhalbleiterschicht durchgeführt werden, die noch nicht zu einer inselförmigen Oxidhalbleiterschicht 140 verarbeitet worden ist. In jenem Fall wird nach der ersten Wärmebehandlung das Substrat aus der Wärmevorrichtung herausgenommen, und es wird ein Fotolithografievorgang durchgeführt.
  • Man beachte, dass die erste Wärmebehandlung Dehydrierbehandlung oder Dehydrogenisierbehandlung genannt werden kann, da sie im Sinne einer Dehydrierung oder Dehydrogenierung der Oxidhalbleiterschicht 140 effektiv ist. Es ist möglich, eine derartige Dehydrierbehandlung oder Dehydrogenierbehandlung beispielsweise durchzuführen, nachdem die Oxidhalbleiterschicht gebildet ist, nachdem die Source- und Drain-Schichten über der Oxidhalbleiterschicht 140 gestapelt sind, oder nachdem eine Schutzisolierschicht über den Source- und Drain-Schichten gebildet ist. Eine derartige Dehydrierbehandlung oder Dehydrogenierbehandlung kann einfach oder mehrfach durchgeführt werden.
  • Als Nächstes werden die Source-Schicht 142a und die Drain-Schicht 142b derart gebildet, dass sie in Kontakt mit der Oxidhalbleiterschicht 140 sind (siehe 13F). Die Source-Schicht 142a und die Drain-Schicht 142b können auf eine Weise gebildet werden, dass eine leitfähige Schicht derart gebildet wird, dass sie die Oxidhalbleiterschicht 140 bedeckt, und wird sodann selektiv geätzt.
  • Die leitfähige Schicht kann durch PVD wie Sputtern oder CVD wie plasmagefördertes CVD gebildet werden. Als Material für die leitfähige Schicht kann ein Element verwendet werden, das aus Aluminium, Chrom, Kupfer, Tantal, Titan, Molybdän und Wolfram, einer Legierung, die ein beliebiges dieser Elemente als Komponente enthält, oder dergleichen gewählt werden. Darüber hinaus können ein oder mehrere Materialien verwendet werden, die aus Mangan, Magnesium, Zirkonium, Beryllium und Thorium ausgewählt sind. Aluminium in Kombination mit einem oder mehreren der Elemente, die aus Titan, Tantal, Wolfram, Molybdän, Chrom, Neodym und Skandium ausgewählt sind, kann ebenfalls verwendet werden. Die leitfähige Schicht kann eine Einschichtenstruktur oder eine gestapelte Schichtenstruktur mit zwei oder mehr Schichten aufweisen. Aufweisen kann die leitfähige Schicht beispielsweise eine Einschichtenstruktur eines Aluminiumfilmes, der Silizium enthält, eine Zweischichtenstruktur, in der ein Titanfilm über einem Aluminiumfilm gestapelt ist, oder eine Dreischichtenstruktur, in der ein Titanfilm, ein Aluminiumfilm und ein Titanfilm in dieser Reihenfolge gestapelt sind.
  • Die Materialien und Ätzparameter der leitfähigen Schicht und der Oxidhalbleiterschicht 140 werden je nach Bedarf derart angepasst, dass die Oxidhalbleiterschicht 140 beim Ätzen der leitfähigen Schicht nicht entfernt wird. Man beachte, dass in einigen Fällen die Oxidhalbleiterschicht 140 in dem Ätzschritt teilweise geätzt wird und dadurch einen Nutabschnitt (zurückgenommener Abschnitt) in Abhängigkeit von den Materialien und den Ätzparametern aufweist.
  • Eine Oxidhalbleiterschicht kann zwischen der Oxidhalbleiterschicht 140 und der Source-Schicht 142a oder zwischen der Oxidhalbleiterschicht 140 und der Drain-Schicht 142b gebildet werden. Daher ist es möglich, die Oxidhalbleiterschicht und eine Metallschicht, die die Source-Schicht 142a und die Drain-Schicht 142b sein sollen, sukzessiv zu bilden (sukzessive Aufbringung). Die Oxidhalbleiterschicht kann als Source-Bereich oder Drain-Bereich wirken. Die Platzierung einer derartigen Oxidhalbleiterschicht kann den Widerstand des Source-Bereiches oder des Drain-Bereiches derart verringern, dass der Transistor mit hoher Geschwindigkeit arbeiten kann.
  • Um die Anzahl von zu verwendenden Masken und die Anzahl von Schritten zu verringern, kann ein Ätzschritt unter Verwendung einer Resistmaske durchgeführt werden, die unter Verwendung einer Multitonmaske gebildet wird, die eine Lichtbestrahlungsmaske ist, durch die Licht derart übertragen wird, dass es eine Mehrzahl von Intensitäten aufweist. Eine Resistmaske, die mit der Verwendung einer Multitonmaske gebildet wird, verfügt über eine Mehrzahl von Dicken (weist eine treppenartige Form auf) und kann des Weiteren durch Aschen (ashing) der Form nach verändert werden. Daher kann die Resistmaske in einer Mehrzahl von Ätzschritten zur Bereitstellung von verschiedenen Mustern verwendet werden. Dies bedeutet, dass eine Resistmaske entsprechend wenigstens zwei Arten von verschiedenen Mustern unter Verwendung einer Multitonmaske gebildet werden kann. Daher kann die Anzahl von Lichtbestrahlungsmasken verringert werden, und es kann die Anzahl von entsprechenden Fotolithografieschritten ebenfalls verringert werden, wodurch der Prozess vereinfacht werden kann.
  • Man beachte, dass die Plasmabehandlung vorzugsweise unter Verwendung eines Gases durchgeführt wird, so beispielsweise von N2O, N2 oder Ar, und zwar nach dem vorbeschriebenen Schritt. Die Plasmabehandlung entfernt Wasser oder dergleichen, das an einer freiliegenden Oberfläche der Oxidhalbleiterschicht anhaftet. Die Plasmabehandlung kann unter Verwendung eines Mischgases aus Sauerstoff und Argon durchgeführt werden.
  • Als Nächstes wird die Schutzisolierschicht 144, die in Kontakt mit einem Teil der Oxidhalbleiterschicht 140 wird, gebildet, ohne dass sie gegenüber Luft freiliegen würde (siehe 13G).
  • Die Schutzisolierschicht 144 kann durch Einsetzen eines Verfahrens gebildet werden, durch das verhindert wird, dass Verunreinigungen wie Wasser oder Wasserstoff in die Schutzisolierschicht 144 eintreten, so beispielsweise je nach Bedarf durch Sputtern. Die Schutzisolierschicht 144 weist eine Dicke von wenigstens 1 nm auf. Die Schutzisolierschicht 144 kann unter Verwendung von Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Siliziumnitridoxid oder dergleichen gebildet werden. Die Schutzisolierschicht 144 kann eine Einschichtenstruktur oder eine gestapelte Struktur aufweisen. Die Substrattemperatur zum Zeitpunkt der Bildung der Schutzisolierschicht 144 ist vorzugsweise Raumtemperatur oder mehr und 300 °C oder weniger. Die Atmosphäre zur Bildung der Schutzisolierschicht 144 ist vorzugsweise eine Edelgasatmosphäre (typischerweise Argon), eine Sauerstoffatmosphäre oder eine Mischatmosphäre, die ein Edelgas (typischerweise Argon) und Sauerstoff enthält.
  • Ist Wasserstoff in der Schutzisolierschicht 144 enthalten, so kann Wasserstoff in die Oxidhalbleiterschicht 140 eintreten oder Sauerstoff in der Oxidhalbleiterschicht 140 extrahieren, wodurch der Widerstand der Oxidhalbleiterschicht 140 auf der Rückkanalseite gesenkt werden kann, wodurch ein parasitärer Kanal gebildet werden kann. Daher ist es wichtig, keinen Wasserstoff zum Zeitpunkt der Bildung der Schutzisolierschicht 144 zu verwenden, sodass die Schutzisolierschicht 144 so wenig Wasserstoff wie möglich enthält.
  • Es ist möglich, die Schutzisolierschicht 144 zu bilden, während Feuchtigkeit, die in der Behandlungskammer verblieben ist, entfernt wird, damit Wasserstoff, eine Hydroxylgruppe oder Feuchtigkeit nicht in der Oxidhalbleiterschicht 140 und der Schutzisolierschicht 144 enthalten sind.
  • Um die verbleibende Feuchtigkeit in der Behandlungskammer zu entfernen, wird vorzugsweise eine Einfangvakuumpumpe (entrapment vacuum pump) verwendet. Es können beispielsweise vorzugsweise auch eine lonenpumpe oder eine Titansublimationspumpe verwendet werden. Die Evakuierungseinheit kann eine Turbopumpe sein, die mit einer Kaltfalle (cold trap) versehen ist. In der Aufbringkammer, die mit einer Kryopumpe evakuiert wird, werden ein Wasserstoffatom und eine Verbindung, die beispielsweise ein Wasserstoffatom enthält, so beispielsweise Wasser (H2O), entfernt. Damit kann die Konzentration von Verunreinigungen, die in der Schutzisolierschicht 144 enthalten sind, die in der Aufbringkammer gebildet wird, verringert werden.
  • Ein Sputtergas, das zum Aufbringen der Schutzisolierschicht 144 verwendet wird, ist vorzugsweise ein hochreines Gas, bei dem die Konzentration von Verunreinigungen wie Wasserstoff, Wasser, einer Hydroxylgruppe oder einem Hydrid auf etwa einige Teile pro Million (ppm) (vorzugsweise etwa einige Teile pro Billion (ppb)) verringert ist.
  • Als Nächstes wird eine zweite Wärmebehandlung (bei 200 °C bis 400 °C, so beispielsweise bei 250 °C bis 350 °C) vorzugsweise in einer Inertgasatmosphäre oder einer Sauerstoffgasatmosphäre durchgeführt. Des Weiteren wird die zweite Wärmebehandlung bei 250 °C für eine Stunde in einer Stickstoffatmosphäre durchgeführt. Die zweite Wärmebehandlung kann die Schwankung der elektrischen Eigenschaften des Transistors verringern.
  • Des Weiteren kann eine Wärmebehandlung bei 100 °C bis 200 °C für eine Stunde bis 30 Stunden an Luft durchgeführt werden. Diese Wärmebehandlung kann bei einer festen Erwärmungstemperatur durchgeführt werden oder Temperaturzyklen folgen, in denen die Temperatur wiederholt von Raumtemperatur auf eine Erwärmungstemperatur von 100 °C bis 200 °C ansteigt und von der Erwärmungstemperatur auf Raumtemperatur abfällt. Die Wärmebehandlung kann bei einem verringerten Druck durchgeführt werden, bevor die Schutzisolierschicht gebildet wird. Damit kann die Wärmebehandlungszeit bei verringertem Druck verkürzt werden. Die Wärmebehandlung kann anstelle der zweiten Wärmebehandlung oder beispielsweise vor oder nach der zweiten Wärmebehandlung durchgeführt werden.
  • Sodann wird die Zwischenschichtisolierschicht 146 über der Schutzisolierschicht 144 (siehe 14A) gebildet. Die Zwischenschichtisolierschicht 146 kann durch PVD, CVD oder dergleichen gebildet werden. Die Zwischenschichtisolierschicht 146 kann unter Verwendung eines anorganischen Isoliermaterials gebildet werden, so beispielsweise Siliziumoxid, Siliziumnitridoxid, Siliziumnitrid, Hafniumoxid, Aluminiumoxid oder Tantaloxid. Nach der Bildung der Zwischenschichtisolierschicht 146 wird eine Oberfläche der Zwischenschichtisolierschicht 146 vorzugsweise mit CMP, Ätzen oder dergleichen planarisiert.
  • Als Nächstes werden Öffnungen, die die Elektrodenschichten 136a und 136b, die Source-Schicht 142a und die Drain-Schicht 142b erreichen, in der Zwischenschichtisolierschicht 146, der Schutzisolierschicht 144 und der Gate-Isolierschicht 138 gebildet. Sodann wird eine leitfähige Schicht 148 derart ausgebildet, dass sie in den Öffnungen eingebettet ist (siehe 14B). Die Öffnungen können durch Ätzen unter Verwendung einer Maske oder dergleichen gebildet werden. Die Maske kann durch Lichtbestrahlung unter Verwendung einer Fotomaske oder dergleichen gebildet werden. Es können entweder Nassätzen oder Trockenätzen als Ätzen eingesetzt werden. Das Trockenätzen wird hinsichtlich der Mikrofabrikation bevorzugt. Die leitfähige Schicht 148 kann durch ein Filmbildungsverfahren wie PVD oder CVD gebildet werden. Die leitfähige Schicht 148 kann beispielsweise unter Verwendung eines leitfähigen Materials gebildet werden, so beispielsweise Molybdän, Titan, Chrom, Tantal, Wolfram, Aluminium, Kupfer, Neodym oder Skandium, oder einer Legierung oder einer Verbindung (beispielsweise Nitrid) aus beliebigen dieser Materialien.
  • Insbesondere ist es möglich, beispielsweise ein Verfahren einzusetzen, bei dem ein dünner Titanfilm in einem Bereich, der die Öffnungen beinhaltet, durch PVD gebildet wird, und ein dünner Titannitridfilm durch CVD gebildet wird, woraufhin ein Wolframfilm derart gebildet wird, dass er in den Öffnungen eingebettet ist. Daher weist der Titanfilm, der durch PVD gebildet wird, eine Funktion der Deoxidierung eines Oxidfilmes an einer Grenzfläche auf, um so den Kontaktwiderstand mit den unteren Elektroden (die Elektroden 136a und 136b, die Source-Schicht 142a und die Drain-Schicht 142b) zu verringern. Der Titannitridfilm, der nach der Bildung des Titanfilmes gebildet wird, weist eine Barrierefunktion zur Verhinderung einer Diffusion des leitfähigen Materials auf. Ein Kupferfilm kann durch Plattieren nach der Bildung des Barrierefilms aus Titan, Titannitrid oder dergleichen gebildet werden.
  • Nachdem die leitfähige Schicht 148 gebildet ist, wird ein Teil der leitfähigen Schicht 148 durch Ätzen, CMP oder dergleichen entfernt, sodass die Zwischenschichtisolierschicht 146 freigelegt und die Elektrodenschichten 150a, 150b, 150d und 150e gebildet werden (siehe 14C). Man beachte, dass dann, wenn die Elektrodenschichten 150a, 150b, 150d und 150e durch Entfernen eines Teiles der leitfähigen Schicht 148 gebildet werden, der Prozess vorzugsweise derart durchgeführt wird, dass die Oberflächen planarisiert werden. Die Oberflächen der Zwischenschichtisolierschicht 146 und der Elektrodenschichten 150a, 150b, 150d und 150e werden auf eine Weise planarisiert, durch die eine Elektrode, eine Verdrahtung, eine Isolierschicht, eine Halbleiterschicht oder dergleichen in nachfolgenden Schritten vorteilhaft gebildet werden können.
  • Sodann wird die Isolierschicht 152 gebildet, und es werden Öffnungen, die die Elektrodenschichten 150a, 150b, 150d und 150e erreichen, in der Isolierschicht 152 gebildet. Sodann wird eine leitfähige Schicht gebildet, um die Öffnungen zu füllen. Nach jenem wird ein Teil der leitfähigen Schicht durch Ätzen, CMP oder dergleichen entfernt, wodurch die Isolierschicht 152 freiliegt und die Elektrodenschichten 154a, 154b und 154d gebildet werden (siehe 14D). Dieser Schritt ähnelt dem Schritt zur Bildung der Elektrodenschicht 150a und dergleichen, weshalb eine Detailbeschreibung hiervon unterbleibt.
  • Abwandlungen des Transistors
  • 15, 16A und 16B, 17A und 17B und 18A und 18B zeigen jeweils eine Abwandlung des Transistors 164.
  • 15 zeigt den Transistor 164, in dem die Gate-Schicht 136d unter der Oxidhalbleiterschicht 140 platziert ist und die Source-Schicht 142a und die Drain-Schicht 142b in Kontakt mit einer Bodenoberfläche der Oxidhalbleiterschicht 140 sind.
  • Ein großer Unterschied zwischen der Struktur von 15 und der Struktur von 11 ist die Position, in der die Oxidhalbleiterschicht 140 mit der Source-Schicht 142a und der Drain-Schicht 142b verbunden ist. Dies bedeutet, dass eine obere Oberfläche der Oxidhalbleiterschicht 140 in Kontakt mit der Source-Schicht 142a und der Drain-Schicht 142b in der Struktur von 11 ist, wohingegen die Bodenoberfläche der Oxidhalbleiterschicht 140 in Kontakt mit der Source-Schicht 142a und der Drain-Schicht 142b in der Struktur von 15 ist. Des Weiteren führt die Differenz in der Kontaktposition zu einer anderen Anordnung der anderen Elektroden, Isolierschichten und dergleichen. Man beachte, dass die Details jeder Komponente dieselben wie diejenigen von 11 sind.
  • Insbesondere beinhaltet der Transistor 164, wie in 15 dargestellt ist, die Gate-Schicht 136d, die über der Zwischenschichtisolierschicht 128 vorgesehen ist, die Gate-Isolierschicht 138, die über der Gate-Schicht 136d vorgesehen ist, die Source-Schicht 142a und die Drain-Schicht 142b, die über der Gate-Isolierschicht 138 vorgesehen sind, und die Oxidhalbleiterschicht 140 in Kontakt mit oberen Oberflächen der Source-Schicht 142a und der Drain-Schicht 142b. Darüber hinaus ist über dem Transistor 164 die Schutzisolierschicht 144 derart vorgesehen, dass sie die Oxidhalbleiterschicht 140 bedeckt.
  • 16A und 16B zeigen jeweils den Transistor 164, in dem die Gate-Schicht 136d über der Oxidhalbleiterschicht 140 vorgesehen ist. 16A zeigt als Beispiel eine Struktur, bei der die Source-Schicht 142a und die Drain-Schicht 142b in Kontakt mit einer Bodenoberfläche der Oxidhalbleiterschicht 140 sind. 16B zeigt ein Beispiel einer Struktur, bei der die Source-Schicht 142a und die Drain-Schicht 142b in Kontakt mit einer oberen Oberfläche der Oxidhalbleiterschicht 140 sind.
  • Ein großer Unterschied der Strukturen von 16A und 16B und denjenigen in 11 und 15 ist derjenige, dass die Gate-Elektrodenschicht 136d über der Oxidhalbleiterschicht 140 platziert ist. Des Weiteren ist ein großer Unterschied zwischen der Struktur von 16A und 16B derjenige, dass die Source-Schicht 142a und die Drain-Schicht 142b in Kontakt mit entweder der Bodenoberfläche oder der oberen Oberfläche der Oxidhalbleiterschicht 140 sind. Diese Unterschiede führen zu einer anderen Anordnung der anderen Elektroden, Isolierschichten und dergleichen. Details einer jeden Komponente sind dieselben wie bei 11 und dergleichen.
  • Insbesondere beinhaltet der Transistor 164, wie in 16A dargestellt ist, die Source-Schicht 142a und die Drain-Schicht 142b mit Bereitstellung über der Zwischenschichtisolierschicht 128, die Oxidhalbleiterschicht 140 in Kontakt mit den oberen Oberflächen der Source-Schicht 142a und der Drain-Schicht 142b, die Gate-Isolierschicht 138 mit Bereitstellung über der Oxidhalbleiterschicht 140 und die Gate-Schicht 136d mit Bereitstellung über der Gate-Isolierschicht 138 in einem Bereich, der mit der Oxidhalbleiterschicht 140 überlappt.
  • Der Transistor 164, der in 16B dargestellt ist, beinhaltet die Oxidhalbleiterschicht 140, die über der Zwischenschichtisolierschicht 128 vorgesehen ist; die Source-Schicht 142a und die Drain-Schicht 142b mit Bereitstellung derart, dass ein Kontakt mit der oberen Oberfläche der Oxidhalbleiterschicht 140 besteht; die Gate-Isolierschicht 138, die über der Oxidhalbleiterschicht 140 vorgesehen ist, die Source-Schicht 142a und die Drain-Schicht 142b; und die Gate-Schicht 136d, die über der Gate-Isolierschicht 138 in einem Bereich vorgesehen ist, der mit der Oxidhalbleiterschicht 140 überlappt.
  • Man beachte, dass in den Strukturen von 16A und 16B eine Komponente (beispielsweise die Elektrodenschicht 150a oder die Elektrodenschicht 154a) bisweilen aus der Struktur in 11 oder dergleichen weggelassen ist. In diesem Fall kann ein sekundärer Effekt, so beispielsweise eine Vereinfachung des Herstellungsprozesses, erreicht werden. Es ist überflüssig herauszustellen, dass eine unwesentliche Komponente in der Struktur von 11 und dergleichen weggelassen werden kann.
  • 17A und 17B zeigen jeweils den Transistor 164 für den Fall, in dem die Größe des Elementes vergleichsweise groß ist und die Gate-Schicht 136 unter der Oxidhalbleiterschicht 140 platziert ist. In jedem Fall ist der Bedarf an Planarität der Oberfläche und der Bedeckung vergleichsweise mäßig, sodass es nicht notwendig ist, eine Verdrahtung, eine Elektrode und dergleichen derart zu bilden, dass sie in einer Isolierschicht eingebettet sind. Die Gate-Schicht 136d und dergleichen kann beispielsweise durch Mustern (patterning) nach der Bildung einer leitfähigen Schicht gebildet werden.
  • Ein großer Unterschied zwischen der Struktur in 17A und der Struktur in 17B ist derjenige, dass die Source-Schicht 142a und die Drain-Schicht 142b in Kontakt entweder mit der Bodenoberfläche oder der unteren Oberfläche des Oxidhalbleiterschicht 140 sind. Darüber hinaus führt der Unterschied zu einer anderen Anordnung der anderen Elektroden, Isolierschichten und dergleichen. Die Details einer jeden Komponente sind dieselben wie diejenigen bei 11 und dergleichen.
  • Insbesondere beinhaltet der Transistor 164, wie in 17A gezeigt ist, die Gate-Schicht 136d, die über der Zwischenschichtisolierschicht 128 vorgesehen ist, die Gate-Isolierschicht 138, die über der Gate-Schicht 136d vorgesehen ist, die Source-Schicht 142a und die Drain-Schicht 142b mit Bereitstellung über der Gate-Isolierschicht 138 und die Oxidhalbleiterschicht 140, die in Kontakt mit den oberen Oberflächen der Source-Schicht 142a und der Drain-Schicht 142b ist.
  • Der Transistor 164, der in 17B dargestellt ist, beinhaltet die Gate-Schicht 136d, die über der Zwischenschichtisolierschicht 128 vorgesehen ist, die Gate-Isolierschicht 138, die über der Gate-Schicht 136d vorgesehen ist, die Oxidhalbleiterschicht 140, die über der Gate-Isolierschicht 138 in einem Bereich vorgesehen ist, der mit der Gate-Schicht 136d überlappt, und die Source-Schicht 142a und die Drain-Schicht 142b, die in Kontakt mit der oberen Oberfläche der Oxidhalbleiterschicht 140 sind.
  • Man beachte, dass auch in den Strukturen von 17A und 17B eine Komponente bisweilen aus der Struktur von 11 oder dergleichen weggelassen wird. In jedem Fall kann ein sekundärer Effekt, so beispielsweise eine Vereinfachung des Herstellungsprozesses, erreicht werden.
  • 18A und 18B zeigen den Transistor 164 in demjenigen Fall, in dem die Größe des Elementes vergleichsweise groß ist und die Gate-Schicht 136d über der Oxidhalbleiterschicht 140 platziert ist. Auch in diesem Fall ist der Bedarf an Planarität der Oberfläche und der Bedeckung vergleichsweise mäßig, sodass es nicht notwendig ist, eine Verdrahtung, eine Elektrode und dergleichen derart zu bilden, dass diese in einer Isolierschicht eingebettet sind. Die Gate-Schicht 136d und dergleichen kann durch Mustern (patterning) nach der Bildung einer leitfähigen Schicht gebildet werden.
  • Ein großer Unterschied zwischen der Struktur von 18A und der Struktur von 18B besteht darin, dass die Source-Schicht 142a und die Drain-Schicht 142b in Kontakt entweder mit der Bodenoberfläche oder der oberen Oberfläche der Oxidhalbleiterschicht 140 sind. Der Unterschied führt zu einer anderen Anordnung der anderen Elektroden, Isolierschichten und dergleichen. Die Details einer jeden Komponente sind dieselben wie diejenigen von 11 und dergleichen.
  • Insbesondere beinhaltet der Transistor 164, der in 18A dargestellt ist, die Source-Schicht 142a und die Drain-Schicht 142b mit Bereitstellung über der Zwischenschichtisolierschicht 128; die Oxidhalbleiterschicht 140 in Kontakt mit den oberen Oberflächen der Source-Schicht 142a und der Drain-Schicht 142b; die Gate-Isolierschicht 138, die über der Source-Schicht 142a, der Drain-Schicht 142b und der Oxidhalbleiterschicht 140 vorgesehen ist; und die Gate-Schicht 136d, die über der Gate-Isolierschicht 138 in einem Bereich vorgesehen ist, der mit der Oxidhalbleiterschicht 140 überlappt.
  • Der Transistor 164, der 18B dargestellt ist, beinhaltet die Oxidhalbleiterschicht 140, die über der Zwischenschichtisolierschicht 128 vorgesehen ist; die Source-Schicht 142a und die Drain-Schicht 142b mit Bereitstellung derart, dass ein Kontakt mit der oberen Oberfläche der Oxidhalbleiterschicht 140 gegeben ist; die Gate-Isolierschicht 138, die über der Source-Schicht 142a, der Drain-Schicht 142b und der Oxidhalbleiterschicht 140 vorgesehen ist; und die Gate-Schicht 136d, die über der Gate-Isolierschicht 138 vorgesehen ist. Man beachte, dass die Gate-Schicht 136d in einem Bereich vorgesehen ist, der mit der Oxidhalbleiterschicht 140 überlappt, wobei die Gate-Isolierschicht 138 dazwischen platziert ist.
  • Man beachte, dass auch in den Strukturen von 18A und 18B eine Komponente bisweilen aus der Struktur von 11 und dergleichen weggelassen ist. Auch in diesem Fall kann ein sekundärer Effekt, so beispielsweise eine Vereinfachung des Herstellungsprozesses, erreicht werden.
  • Leitfähige Oxidschichten, die als Source-Bereich und Drain-Bereich wirken, können als Pufferschichten zwischen der Oxidhalbleiterschicht 140 und den Source- und Drain-Schichten 142a und 142b gemäß Darstellung in 11 vorgesehen sein. 19 und 20 zeigen jeweils einen Transistor, der durch Bereitstellen der leitfähigen Oxidschichten in dem Transistor 164 in 11 erhalten wird.
  • In den Transistoren 164, die in 19 und in 20 dargestellt sind, sind leitfähige Oxidschichten 162a und 162b, die als Source-Bereich und Drain-Bereich wirken, zwischen der Oxidhalbleiterschicht 140 und den Source- und Drain-Schichten 142a und 142b ausgebildet. Ein Unterschied zwischen dem Transistor 164 von 19 und demjenigen von 20 ist derjenige, dass die Form der leitfähigen Oxidschichten 162a und 162b in Abhängigkeit vom Bildungsschritt verschieden ist.
  • Bei dem Transistor 164 von 19 wird ein Stapel einer Oxidhalbleiterschicht und einer leitfähigen Oxidschicht gebildet und durch einen Fotolithografieprozess derart bearbeitet hergestellt, dass die inselförmige Oxidhalbleiterschicht 140 und die inselförmige Oxidhalbleiterschicht gebildet werden. Sodann werden die Source-Schicht 142a und die Drain-Schicht 142b über der Oxidhalbleiterschicht und der leitfähigen Oxidschicht gebildet. Nach jenem wird die inselförmige leitfähige Oxidschicht unter Verwendung der Source-Schicht 142a und der Drain-Schicht 142b als Maske geätzt, sodass die leitfähigen Oxidschichten 162a und 162b, die als Source-Bereich und Drain-Bereich dienen, gebildet werden.
  • In dem Transistor 164 von 20 wird eine leitfähige Oxidschicht über der Oxidhalbleiterschicht 140 gebildet, und es wird eine leitfähige Metallschicht darüber gebildet. Sodann werden die leitfähige Oxidschicht und die leitfähige Metallschicht durch einen Fotolithografieprozess bearbeitet, sodass die leitfähigen Oxidschichten 162a und 162b, die als Source-Bereich und Drain-Bereich dienen, die Source-Schicht 142a und die Drain-Schicht 142b gebildet sind.
  • Zur Ätzbehandlung für die Bearbeitung der Form der leitfähigen Oxidschicht werden die Ätzparameter (beispielsweise die Art und Konzentration des Ätzgases oder Ätzmittels und die Ätzzeit) je nach Bedarf angepasst, um ein übermäßiges Ätzen der Oxidhalbleiterschicht zu verhindern.
  • Als Verfahren zum Bilden der leitfähigen Oxidschichten 162a und 162b werden Sputtern, Vakuumausdampfung (Elektronenstrahlausdampfung), Bogenentladungsionenplattieren oder Sprühbeschichten verwendet. Als Material für die leitfähigen Oxidschichten kann Zinkoxid, Zinkaluminiumoxid, Zinkaluminiumoxynitrid, Zinkgalliumoxid, Indiumzinnoxid oder dergleichen verwendet werden. Darüber hinaus können die vorgenannte Materialien Siliziumoxid enthalten.
  • Durch Bereitstellen der leitfähigen Oxidschichten als Source-Bereich und Drain-Bereich zwischen der Oxidhalbleiterschicht 140 und den Source- und Drain-Schichten 142a und 142b kann der Widerstand des Source-Bereiches und des Drain-Bereiches verringert werden, und es kann der Transistor 164 mit höherer Geschwindigkeit betrieben werden.
  • Des Weiteren kann eine derartige Struktur die Stehspannung (withstand voltage) des Transistors 164 verbessern.
  • Man beachte, dass 19 und 20 diejenige Struktur zeigt, bei der die leitfähigen Oxidschichten zwischen der Oxidhalbleiterschicht 140 und den Source- und Drain-Schichten 142a und 142b in dem Transistor 164, wie in 11 dargestellt ist, befindlich sind. Alternativ können die leitfähigen Oxidschichten zwischen der Oxidhalbleiterschicht 140 und den Source- und Drain-Schichten 142a und 142b in den Transistoren 164 gemäß Darstellung in 15, 16A und 16B, 17A und 17B und 18A und 18B bereitgestellt werden.
  • Man beachte, dass das Beispiel, bei dem der Transistor 164 über dem Transistor 160 gestapelt ist, hier beschrieben wird. Die Anordnung der Transistoren 160 und 164 ist jedoch nicht auf dieses Beispiel beschränkt. So können beispielsweise der Transistor 160 und der Transistor 164 über einer Oberfläche ausgebildet sein. Des Weiteren können der Transistor 160 und der Transistor 164 derart vorgesehen sein, dass sie miteinander überlappen.
  • Abwandlung eines Schrittes zur Bildung einer Oxidhalbleiterschicht
  • Ein Schritt zur Bildung einer Oxidhalbleiterschicht, der von demjenigen bei dem Prozess zur Bildung des vorbeschriebenen Transistors verschieden ist, wird nachstehend anhand 21A bis 21C beschrieben.
  • Die Oxidhalbleiterschicht beinhaltet eine erste Kristallinoxidhalbleiterschicht und eine zweite Kristallinoxidhalbleiterschicht, die über der ersten Kristallinoxidhalbleiterschicht platziert und dicker als die erste Kristallinoxidhalbleiterschicht ist.
  • Eine Isolierschicht 437 ist über einer Isolierschicht 400 ausgebildet. Hierbei wird als Isolierschicht 437 eine Oxidisolierschicht mit einer Dicke von 50 nm bis 600 nm durch PECVD oder Sputtern gebildet. Die Oxidisolierschicht kann beispielsweise eine Schicht oder ein Stapel aus Schichten sein, die aus einer Siliziumoxidschicht, einer Galliumoxidschicht, einer Aluminiumoxidschicht, einer Siliziumoxynitridschicht, einer Aluminiumoxynitridschicht oder einer Siliziumnitridoxidschicht ausgewählt sind.
  • Als Nächstes wird eine erste Oxidhalbleiterschicht mit einer Dicke von 1 nm bis 10 nm über der Isolierschicht 437 gebildet. Die erste Oxidhalbleiterschicht wird durch Sputtern gebildet. Die Substrattemperatur zu demjenigen Zeitpunkt, wenn die erste Oxidhalbleiterschicht durch Sputtern aufgebracht wird, beträgt 200 °C bis 400 °C.
  • Hierbei wird eine 5 nm dicke erste Oxidhalbleiterschicht unter Verwendung eines Metalloxidtargets (ein In-Ga-Zn-O-basiertes Metalloxidtarget mit einem Zusammensetzungsverhältnis von In2O3 : Ga2O3 : ZnO = 1 : 1 : 2 [molares Verhältnis]) unter den nachfolgenden Bedingungen gebildet: der Abstand zwischen dem Substrat und dem Target ist 170 mm, die Substrattemperatur ist 250 °C, der Druck ist 0,4 Pa, die Gleichstromleistung (DC) ist 0,5 kW und die Atmosphäre ist Sauerstoff (das Strömungsratenverhältnis von Sauerstoff ist 100%), Argon (das Strömungsratenverhältnis von Argon ist 100%) oder eine Atmosphäre, die Argon und Sauerstoff enthält.
  • Als Nächstes wird die Atmosphäre in der Kammer, in die das Substrat eingebracht ist, einer Stickstoffatmosphäre oder Trockenluft ausgesetzt, und es wird eine erste Wärmebehandlung durchgeführt. Die Temperatur der ersten Wärmebehandlung liegt in einem Bereich von 400 °C bis 750 °C. Bei der ersten Wärmebehandlung wird eine erste Kristallinoxidhalbleiterschicht 450a gebildet (siehe 21A).
  • Obwohl eine Abhängigkeit von der Substrattemperatur zum Zeitpunkt der Aufbringung oder der Temperatur der ersten Wärmebehandlung gegeben ist, bewirkt die Aufbringung oder die ersten Wärmebehandlung eine Kristallisierung von der Filmoberfläche aus und ein Kristallwachstum von der Oberfläche hin zu der Innenseite, sodass man c-Achsen-orientierte Kristalle erhält. Bei der ersten Wärmebehandlung sammeln sich große Mengen von Zink und Sauerstoff an der Filmoberfläche, eine oder eine Mehrzahl von Schichten eines graphenartigen zweidimensionalen Kristalls, der aus Zink und Sauerstoff besteht und ein Hexagonalgitter an der oberen Ebene aufweist, wird an der am weitesten oben befindlichen Oberfläche gebildet, und es wächst der zweidimensionale Kristall in der Dickenrichtung und überlappt, um ein Stapel zu bilden. Wird die Temperatur der Wärmebehandlung angehoben, so schreitet das Kristallwachstum von der Oberfläche zur Innenseite und von der Innenseite zum Boden fort.
  • Bei der ersten Wärmebehandlung wird Sauerstoff in der Isolierschicht 437, die eine Oxidisolierschicht ist, in die Grenzfläche zwischen der ersten Kristallinoxidhalbleiterschicht 450a und der Isolierschicht 437 oder die Umgebung der Grenzfläche (innerhalb eines Bereiches von ±5 nm von der Grenzfläche) eindiffundiert, um Sauerstoffmängel in der ersten Kristallinoxidhalbleiterschicht 450a zu verringern. Daher ist in der Isolierschicht 437, die als Basisisolierschicht verwendet wird, Sauerstoff, dessen Anteil größer als der stöchiometrische Anteil ist, vorzugsweise in beziehungsweise an wenigstens einem von der Schicht (in dem Bulk) und der Grenzfläche zwischen der ersten Kristallinoxidhalbleiterschicht 450a und der Isolierschicht 437.
  • Als Nächstes wird eine zweite Oxidhalbleiterschicht, die dicker als 10 nm ist, über der ersten Kristallinoxidhalbleiterschicht 450a gebildet. Die zweite Oxidhalbleiterschicht wird durch Sputtern bei einer Substrattemperatur von 200 °C bis 400 °C gebildet, wobei in diesem Fall Vorläufer in der zweiten Oxidhalbleiterschicht ausgerichtet werden, die derart aufgebracht wird, dass sie auf und in Kontakt mit einer Oberfläche der ersten Kristallinoxidhalbleiterschicht sind, wobei die zweite Oxidhalbleiterschicht eine Kristallinordnung aufweisen kann.
  • Hierbei wird eine 25 nm dicke zweite Oxidhalbleiterschicht unter Verwendung eines Metalloxidtargets (In-Ga-Zn-O-basiertes Metalloxidtarget mit einem Zusammensetzungsverhältnis von In2O3 : Ga2O3 : ZnO = 1 : 1 : 2 [molares Verhältnis] unter den nachfolgenden Bedingungen gebildet: Der Abstand zwischen dem Substrat und dem Target ist 170 mm, die Substrattemperatur ist 400 °C, der Druck ist 0,4 Pa, die Gleichstromleistung (DC) ist 0,5 kW und die Atmosphäre ist Sauerstoff (das Strömungsratenverhältnis von Sauerstoff ist 100%), Argon (das Strömungsratenverhältnis von Argon ist 100%) oder eine Atmosphäre, die Argon und Sauerstoff enthält.
  • Als Nächstes wird die Atmosphäre in der Kammer, in die das Substrat eingebracht ist, einer Stickstoffatmosphäre oder Trockenluft ausgesetzt, und es wird eine zweite Wärmebehandlung durchgeführt. Die Temperatur der zweiten Wärmebehandlung liegt in einem Bereich von 400 °C bis 750 °C. Bei der zweiten Wärmebehandlung wird die zweite Kristallinoxidhalbleiterschicht 450b gebildet (siehe 21B). Die zweite Wärmebehandlung wird in einer Stickstoffatmosphäre, einer Sauerstoffatmosphäre oder einer Mischatmosphäre aus Stickstoff und Sauerstoff durchgeführt, um die Dichte der zweiten Kristallinoxidhalbleiterschicht zu vergrößern und Defekte zu verringern. Bei der zweiten Wärmebehandlung schreitet das Kristallwachstum in der Dickenrichtung, das heißt vom Boden nach innen, fort, wobei die erste Kristallinoxidhalbleiterschicht 450a der Kern ist. Damit wir die zweite Kristallinoxidhalbleiterschicht 450b gebildet.
  • Es kann bevorzugt sein, die Schritte von der Bildung der Isolierschicht 437 zu der zweiten Wärmebehandlung sukzessive ohne Freiliegen gegenüber Luft durchzuführen. Die Schritte von der Bildung der Isolierschicht 437 zu der zweiten Wärmebehandlung werden vorzugsweise in einer Atmosphäre durchgeführt, die kaum Wasserstoff und Feuchtigkeit enthält (beispielsweise eine Inertatmosphäre, eine verringerte Druckatmosphäre oder eine Trockenluftatmosphäre). Es wird beispielsweise eine Trockenstickstoffatmosphäre mit einem Taupunkt von -40 °C oder niedriger, vorzugsweise von -50 °C oder niedriger, verwendet.
  • Als Nächstes wird der Oxidhalbleiterstapel, der die erste Kristallinoxidhalbleiterschicht 450a und die zweite Kristallinoxidhalbleiterschicht 450b beinhaltet, derart bearbeitet, dass eine Oxidhalbleiterschicht 453 gebildet wird, die aus einem inselförmigen Oxidhalbleiterstapel besteht (siehe 21C). In 21B und 21C ist die Grenzfläche zwischen der ersten Kristallinoxidhalbleiterschicht 450a und der zweiten Kristallinoxidhalbleiterschicht 450b durch eine gepunktete Linie gezeigt, um den Oxidhalbleiterstapel anzudeuten. Ein klare Grenzfläche existiert nicht, weshalb 21B und 21C die Grenzfläche nur zum leichteren Verständnis zeigen.
  • Der Oxidhalbleiterstapel kann durch Ätzen bearbeitet werden, nachdem eine Maske mit einer gewünschten Form über dem Oxidhalbleiterstapel gebildet ist. Die Maske kann durch Fotolithografie, Tintenstrahldrucken oder dergleichen gebildet werden.
  • Zum Ätzen des Oxidhalbleiterstapels kann entweder Nassätzen oder Trockenätzen eingesetzt werden. Es ist überflüssig herauszustellen, dass auch beide in Kombination zum Einsatz kommen können.
  • Eines der Merkmale der ersten und zweiten Kristallinoxidhalbleiterschichten, die man durch das vorbeschriebene Bildungsverfahren erhält, besteht darin, dass die c-Achsen der Kristalle darin orientiert sind. Man beachte, dass die erste Kristallinoxidhalbleiterschicht und die zweite Kristallinoxidhalbleiterschicht ein Oxid umfassen, das einen Kristall mit einer c-Achsen-Ausrichtung umfasst (auch als C-Achsen-ausgerichteter Kristall (CAAC) bezeichnet), der weder eine Einkristallstruktur noch eine amorphe Struktur aufweist. Teile der ersten und zweiten Kristallinoxidhalbleiterstrukturen beinhalten Kristallkörner.
  • Die ersten und zweiten Kristallinoxidhalbleiterschichten werden unter Verwendung eines Oxidhalbleitermaterials gebildet, das wenigstens Zn enthält, so beispielsweise ein Oxid aus vier Metallelementen, so beispielsweise ein In-Al-Ga-Zn-O-basiertes Material, ein In-Al-Ga-Zn-O-basiertes Material oder ein In-Sn-Ga-Zn-O-basiertes Material; ein Oxid aus drei Metallelementen, so beispielsweise ein In-Ga-Zn-O-basiertes Material, ein In-Al-Zn-O-basiertes Material, ein In-Sn-Zn-O-basiertes Material, ein Sn-Ga-Zn-O-basiertes Material, ein Al-Ga-Zn-O-basiertes Material oder ein Sn-Al-Zn-O-basiertes Material; ein Oxid aus zwei Elementen, so beispielsweise ein In-Zn-O-basiertes Material, ein Sn-Zn-O-basiertes Material, ein Al-Zn-O-basiertes Material oder ein Zn-Mg-O-basiertes Material; oder ein Zn-O-basiertes Material. Darüber hinaus können die vorgenannte Materialien SiO2 enthalten. Ein In-Ga-Zn-O-basiertes Material bezeichnet beispielsweise ein Oxid, das Indium (In), Gallium (Ga) und Zink (Zn) enthält. Es gibt keine besondere Beschränkung hinsichtlich des Zusammensetzungsverhältnisses. Das In-Ga-Zn-O-basierte Material kann ein Element enthalten, das nicht In, Ga und Zn ist. Ein In-Si-Ga-Zn-O-basiertes Material, ein In-Ga-B-Zn-O-basiertes Material und ein In-B-Zn-O-basiertes Material können verwendet werden.
  • Ohne Beschränkung auf die Zweischichtenstruktur, bei der die zweite Kristallinoxidhalbleiterschicht über der ersten Kristallinoxidhalbleiterschicht ausgebildet ist, ist es möglich, eine Stapelstruktur herzustellen, die drei oder mehr Schichten enthält, und zwar mittels Durchführen oder Wiederholen der Schritte des Aufbringens und der Wärmebehandlung zum Bilden einer dritten Kristallinoxidhalbleiterschicht nach der Bildung der zweiten Kristallinoxidhalbleiterschicht.
  • Ein vergleichsweise zuverlässiger Transistor mit stabilen elektrischen Eigenschaften kann so verwirklicht werden, da der Transistor einen Stapel aus einer ersten Kristallinoxidhalbleiterschicht und einer zweiten Kristallinoxidhalbleiterschicht wie die Oxidhalbleiterschicht 453 enthält.
  • CPU
  • Ein spezifisches Beispiel einer CPU, die die integrierte Halbleiterschaltung beinhaltet, wird nachstehend anhand 22 beschrieben.
  • 22 ist ein Blockdiagramm, das eine spezifische Struktur einer CPU darstellt. Die CPU, die in 22 dargestellt ist, beinhaltet hauptsächlich über einem Substrat 900 eine arithmetische Logikeinheit (ALU) 901, eine ALU-Steuerung 902, einen Anweisungsdecoder 903, eine Unterbrechungs- bzw. Interruptsteuerung 904, eine Zeitgabesteuerung 905, ein Register 906, eine Registersteuerung 907, eine Busschnittstelle (Bus-I/F) 908, eine wiederbeschreibbare ROM 909 und eine ROM-Schnittstelle (ROM-I/F) 920. Die ROM 909 und die ROM-I/F 920 können über einem anderen Chip vorgesehen sein. Es ist überflüssig herauszustellen, dass die CPU in 22 nur ein Beispiel für die vereinfachte Struktur ist und eine tatsächliche CPU verschiedene Strukturen in Abhängigkeit von Anwendungen aufweist.
  • Eine Anweisung, die in die CPU durch den Busl/F 908 eingegeben wird, wird in den Anweisungsdecoder 903 eingegeben, dort decodiert und sodann in die ALU-Steuerung 902, die Unterbrechungs- bzw. Interruptsteuerung 904, die Registersteuerung 907 und die Zeitgabesteuerung 905 eingegeben.
  • Die ALU-Steuerung 902, die Unterbrechungs- bzw. Interruptsteuerung 904, die Registersteuerung 907 und die Zeitgabesteuerung 905 führen verschiedene Steuerungen entsprechend der decodierten Anweisung aus. Insbesondere erzeugt die ALU-Steuerung 902 Signale zum Steuern des Betriebes der ALU 901. Während die CPU ein Programm ausführt, beurteilt die Unterbrechungs- bzw. Interruptsteuerung 904 eine Unterbrechungs- bzw. Interruptanforderung von einer externen Eingabe-/Ausgabe-Vorrichtung oder einer Peripherieschaltung auf Grundlage der Priorität hiervon oder eines Maskenstatus und verarbeitet die Anforderung. Die Registersteuerung 907 erzeugt eine Adresse des Registers 906, liest Daten aus dem Register 906 oder schreibt Daten in dieses entsprechend dem Status der CPU.
  • Die Zeitgabesteuerung 905 erzeugt Signale zum Steuern von Betriebszeitpunkten der ALU 901, der ALU-Steuerung 902, des Anweisungsdecoders 903, der Unterbrechungs- bzw. Interruptsteuerung 904 und der Registersteuerung 907. Die Zeitgabesteuerung 912 beinhaltet beispielsweise einen internen Taktgenerator zum Erzeugen eines internen Taktsignals CLK2 auf Grundlage eines Referenztaktsignals CLK1 und versorgt die oben genannten Schaltungen mit dem Taktsignal CLK2.
  • In der in 22 dargestellten CPU beinhaltet das Register 906 die Speicherschaltung 11, die in 1A bis 1C dargestellt ist. Die Registersteuerung 907 beinhaltet die Leistungs-Gating-Steuerschaltung 12, die in 1A und 1B dargestellt ist. In der CPU von 22 wählt die Registersteuerung 907 eine Halteoperation in dem Register 906 entsprechend einer Anweisung von der ALU 901 aus. Dies bedeutet, dass die Registersteuerung 907 auswählt, ob Daten durch die sequenziellen Schaltungen 21_1 bis 21_N gehalten werden oder in dem Knoten gehalten werden, der elektrisch mit einer Elektrode des Kondensators 32 in der Speicherschaltung 11 verbunden ist, die in dem Register 906 beinhaltet ist. Wird eine Datenhaltung durch die sequenziellen Schaltungen 21_1 bis 21_n ausgewählt, so wird die Speicherschaltung 11 in dem Register 906 mit einer Leistungsversorgungsspannung versorgt. Ist demgegenüber eine Datenhaltung in dem Knoten, der elektrisch mit einer Elektrode des Kondensators 32 verbunden ist, ausgewählt, so kann die Versorgung der Speicherschaltung 11 in dem Register 906 mit der Leistungsversorgungsspannung angehalten werden.
  • Auf diese Weise können Daten sogar dann gehalten werden, werden der Betrieb der CPU vorübergehend angehalten wird und die Versorgung mit der Leistungsversorgungsspannung angehalten wird. Daher kann der Leistungsverbrauch verringert werden. Insbesondere kann der Betrieb der CPU angehalten werden, während ein Anwender eines Personalcomputers beispielsweise keine Daten in eine Eingabevorrichtung, so beispielsweise eine Tastatur, für einen gewissen Zeitraum eingibt. Damit kann der Leistungsverbrauch verringert werden.
  • Obwohl die CPU als Beispiel gegeben ist, ist die integrierte Halbleiterschaltung der vorliegenden Erfindung nicht darauf beschränkt, auf CPUs angewandt zu werden, und kann auch auf LSIs, so beispielsweise DSPs, typische LSIs und feldprogrammierbare Gate-Anordnungen (FPGAs) angewandt werden.
  • Beispiel 1
  • Die tatsächlich gemessene Feldeffektmobilität eines isolierten Gate-Transistors kann aufgrund einer Vielzahl von Gründen niedriger als die ursprüngliche Mobilität sein. Dieses Phänomen tritt nicht nur für den Fall der Verwendung eines Oxidhalbleiters auf. Einer der Gründe, die die Mobilität verringern, ist ein Defekt innerhalb eines Halbleiters oder ein Defekt an einer Grenzfläche zwischen dem Halbleiter und einem Isolierfilm. Wird das Levinson-Modell verwendet, so kann die Feldeffektmobilität, die auf der Annahme beruht, dass kein Defekt innerhalb des Halbleiters vorhanden ist, theoretisch berechnet werden.
  • Unter der Annahme, dass die ursprüngliche Mobilität und die gemessene Feldeffektmobilität eines Halbleiters gleich µ0 beziehungsweise µ sind und eine Potenzialbarriere (so beispielsweise eine Korngrenze) in dem Halbleiter vorhanden ist, kann die gemessene Feldeffektmobilität µ durch die nachfolgende Formel ausgedrückt werden. μ = μ 0 exp ( − E k T )
    Figure DE112011102644B4_0005
  • Hierbei bezeichnet E die Höhe der Potenzialbarriere, k bezeichnet die Boltzmann-Konstante und T bezeichnet die absolute Temperatur. Wird davon ausgegangen, dass die Potenzialbarriere einem Defekt zuzuschreiben ist, wird die Höhe E der Potenzialbarriere entsprechend dem Levinson-Modell durch die nachfolgende Formel ausgedrückt: E = e 2 N 2 8 ε  n = e 3 N 2 t 8 ε  C o x V g
    Figure DE112011102644B4_0006
  • Hierbei bezeichnet e die Elementarladung, N bezeichnet die durchschnittliche Defektdichte pro Einheitsfläche in einem Kanal, ε bezeichnet die Permittivität des Halbleiters, n bezeichnet die Anzahl von Trägern pro Einheitsfläche in dem Kanal, Cox bezeichnet die Kapazitanz bzw. Kapazität pro Einheitsfläche, Vg bezeichnet die Gate-Spannung, und t bezeichnet die Dicke des Kanals. Man beachte, dass in demjenigen Fall, in dem die Dicke der Halbleiterschicht gleich oder kleiner als 30 nm ist, die Dicke des Kanals als gleich der Dicke der Halbleiterschicht betrachtet werden kann. Der Drain-Strom Id in einem linearen Bereich wird durch die nachfolgende Formel ausgedrückt. i d = W μ V g V d C o x L exp ( − E k T )
    Figure DE112011102644B4_0007
  • Hierbei bezeichnet L die Kanallänge, und W bezeichnet die Bandbreite, wobei L und W jeweils 10 µm sind. Darüber hinaus bezeichnet Vd die Drain-Spannung. Werden beide Seiten der vorstehenden Gleichung durch Vg geteilt und werden die Logarithmen der beiden Seiten genommen, so ergibt sich die nachfolgende Formel. ln ( I d V g ) = ln ( W μ V d C o x L ) − E k T = ln ( W μ V d C o x L ) − e 3 N 2 t 8 k T  ε  C o x V g  
    Figure DE112011102644B4_0008
  • Die rechte Seite von Formel 8 ist eine Funktion von Vg . Aus der Formel ergibt sich, dass die Defektdichte N aus der Steigung einer Linie in einem Graphen ermittelt werden kann, der durch Ausdruck der tatsächlich gemessenen Werte ermittelt wird, wobei In(Id/Vd) die Ordinate und 1/Vg die Abszisse ist. Dies bedeutet, dass die Defektdichte aus den Id -Vg -Eigenschaften des Transistors berechnet werden kann. Die Defektdichte N eines Oxidhalbleiters, bei dem das Verhältnis von Indium (In), Zinn (Sn) und Zink (Zn) gleich 1 zu 1 zu 1 ist, ist annähernd 1 × 1012/cm2.
  • Auf Grundlage der Defektdichte, die man auf diese Weise ermittelt hat, kann µ0 zu 120 cm2/Vs aus Formel 5 und Formel 6 berechnet werden. Die gemessene Mobilität eines In-Sn-Zn-Oxides, das einen Defekt enthält, ist annähernd 40 cm2/Vs. Unter der Annahme indes, dass kein Defekt innerhalb eines Oxidhalbleiters und an der Grenzfläche zwischen dem Oxidhalbleiter und einem Isolierfilm vorhanden ist, ist zu erwarten, dass die Mobilität µ0 des Oxidhalbleiters gleich 120 cm2/Vs ist.
  • Man beachte, dass sogar dann, wenn kein Defekt innerhalb eines Halbleiters vorhanden ist, die Streuung an einer Grenzfläche zwischen einem Kanal und einer Gate-Isolierschicht die Eigenschaften des Transistors beeinträchtigt. Mit anderen Worten, die Mobilität µ1 an einer Position, die um einen Abstand x weg von der Grenzfläche zwischen dem Kanal und der Gate-Isolierschicht ist, kann durch die nachfolgende Formel ausgedrückt werden. 1 μ 1 = 1 μ 0 + D B exp ( − x l )
    Figure DE112011102644B4_0009
  • Hierbei bezeichnet D das elektrische Feld in der Gate-Richtung, während B und I Konstanten sind. B und I können aus tatsächlichen Messergebnissen ermittelt werden. Entsprechend den vorbeschriebenen Messergebnissen ist B gleich 4,75 × 107 cm/s, und I gleich 10 nm (die Tiefe, in die der Einfluss der Grenzflächenstreuung reicht). Wird D vergrößert, das heißt, wird die Gate-Spannung vergrößert, so wird der zweiten Term von Formel 9 vergrößert, weshalb entsprechend die Mobilität µ1 verringert wird.
  • 26 zeigt Berechnungsergebnisse der Mobilität µ2 eines Transistors, dessen Kanal unter Verwendung eines idealen Oxidhalbleiters ohne Defekt innerhalb des Halbleiters gebildet ist. Für die Berechnung wurde die Vorrichtungssimulationssoftware Sentaurus Device verwendet, die von Synopsys, Inc. hergestellt wird, wobei die Bandlücke, die Elektronenaffinität, die relative Permittivität und die Dicke des Oxidhalbleiters als 2,8 eV, 4,7 eV, 15 beziehungsweise 15 nm angenommen wurden. Diese Werte wurden durch Messung eines dünnen Filmes ermittelt, da der durch Sputtern gebildet worden ist.
  • Des Weiteren wurden die Arbeitsfunktionen einer Gate-Schicht, einer Source und eines Drains als 5,5 eV, 4,6 eV beziehungsweise 4,6 eV angenommen. Die Dicke einer Gate-Isolierschicht wurde als 100 nm angenommen, während die relative Permittivität hiervon als 4,1 angenommen wurde. Die Kanallänge und die Kanalbreite wurden jeweils als 10 µm angenommen, während die Drain-Spannung Vd als 1 V angenommen wurde.
  • Wie in 26 gezeigt ist, weist die Mobilität ein Extremum von mehr als 100 cm2/Vs bei einer Gate-Spannung auf, die ein wenig über 1 V ist, und sinkt ab, wenn die Gate-Spannung höher wird, da der Einfluss der Grenzflächenstreuung zunimmt. Man beachte, dass zur Verringerung der Grenzflächenstreuung bevorzugt werden kann, dass eine Oberfläche der Halbleiterschicht auf Atomniveau flach ist (Atomschichtflachheit).
  • Die Berechnungsergebnisse von Eigenschaften von winzigen Transistoren, die unter Verwendung eines Oxidhalbleiters mit einer derartigen Mobilität gebildet wurden, sind in 27A bis 27C, 28A bis 28C und 29A bis 29C gezeigt. 30A und 30B zeigen Querschnittsstrukturen der Transistoren, die für die Berechnung verwendet wurden. Die Transistoren gemäß Darstellung in 30A und 30B beinhalten jeweils einen Halbleiterbereich 503a und einen Halbleiterbereich 503c, die eine vom n+-Typ seiende Leitfähigkeit in einer Oxidhalbleiterschicht aufweisen. Die Resistivität bzw. der spezifische Widerstand der Halbleiterbereiche 503a und 503c ist gleich 2 × 10-3 Ωcm.
  • Der Transistor von 30A ist über einer Basisisolierschicht 501 und einem eingebetteten Isolator 502 mit Einbettung in der Basisisolierschicht 501 ausgebildet und ist aus Aluminiumoxid gebildet. Der Transistor beinhaltet den Halbleiterbereich 503a, den Halbleiterbereich 503c, einen intrinsischen Halbleiterbereich 503b, der zwischen den Halbleiterbereichen 503a und 503c platziert ist und als Kanalbildungsbereich dient, und eine Gate-Schicht 505. Die Breite der Gate-Schicht 550 ist 33 nm.
  • Eine Gate-Isolierschicht 504 ist zwischen der Gate-Schicht 505 und dem Halbleiterbereich 503b ausgebildet. Ein Seitenwandisolator 506a und ein Seitenwandisolator 506b sind an beiden Seitenoberflächen der Gate-Schicht 505 ausgebildet, und ein Isolator 507 ist über der Gate-Schicht 505 derart ausgebildet, dass einen Kurzschluss zwischen der Gate-Schicht 505 und einer anderen Verdrahtung verhindert wird. Der Seitenwandisolator weist eine Breite von 5 nm auf. Eine Source-Schicht 508a und eine Drain-Schicht 508b sind in Kontakt mit dem Halbleiterbereich 503a beziehungsweise dem Halbleiterbereich 503c ausgebildet. Man beachte, dass die Kanalbreite dieses Transistors gleich 40 nm ist.
  • Der Transistor in 30B ist derselbe wie der Transistor von 30A dahingehend, dass er über der Basisisolierschicht 501 und dem eingebetteten Isolator 502 aus Aluminiumoxid ausgebildet ist und dass er den Halbleiterbereich 503a, den Halbleiterbereich 503c, den intrinsischen Halbleiterbereich 503b, der dazwischen angeordnet ist, die Gate-Schicht 505 mit einer Breite von 33 nm, die Gate-Isolierschicht 504, den Seitenwandisolator 506a, den Seitenwandisolator 506b, den Isolator 507, die Source-Schicht 508a und die Drain-Schicht 508b enthält.
  • Der Unterschied zwischen dem Transistor von 30A und dem Transistor von 30B ist der Leitfähigkeitstyp von Halbleiterbereichen unter den Seitenwandisolatoren 506a und 506b. In dem Transistor von 30A sind die Halbleiterbereiche unter dem Seitenwandisolator 506a und dem Seitenwandisolator 506b ein Teil des Halbleiterbereiches 503a mit einer von n+-Typ seienden Leitfähigkeit und ein Teil des Halbleiterbereiches 503c mit einer vom n+-Typ seienden Leitfähigkeit, wohingegen bei dem Transistor von 30B die Halbleiterbereiche unter dem Seitenwandisolator 506a und dem Seitenwandisolator 506b ein Teil des intrinsischen Halbleiterbereiches 503b sind. Mit anderen Worten, in der Halbleiterschicht von 30B ist ein Bereich mit einer Breite von Loff , der weder mit dem Halbleiterbereich 503a (Halbleiterbereich 503c) noch mit der Gate-Schicht 505 überlappt, vorgesehen. Dieser Bereich wird Offset-Bereich genannt, wobei die Breite Loff Offset-Länge genannt wird. Wie aus der Zeichnung ersichtlich ist, ist die Offset-Länge gleich der Breite des Seitenwandisoliers 506a (Seitenwandisolator 506b).
  • Die anderen Parameter, die bei der Berechnung verwendet werden, sind vorstehend beschrieben worden. Zur Berechnung wurde die Vorrichtungssimulationssoftware Sentaurus Device verwendet, die von Synopsys, Inc. hergestellt wird. 27A bis 27C zeigen die Gate-Spannungsabhängigkeit (Vg : Potenzialdifferenz zwischen dem Gate und der Source) von dem Drain-Strom (Id : durchgezogene Linie) und der Mobilität (µ: gepunktete Linie) des Transistors mit der Struktur gemäß Darstellung in 30A. Der Drain-Strom Id wird durch Berechnung unter der Annahme ermittelt, dass die Drain-Spannung (Potenzialdifferenz zwischen dem Drain und der Source) gleich +1 V ist, und die Mobilität µ wird durch Berechnung unter der Annahme ermittelt, dass die Drain-Spannung gleich +0,1 V ist.
  • 27A zeigt die Gate-Spannungsabhängigkeit des Transistors für denjenigen Fall, dass die Dicke der Gate-Isolierschicht gleich 15 nm ist, 27B zeigt diejenige des Transistors für denjenigen Fall, dass die Dicke der Gate-Isolierschicht gleich 10 nm ist, und 27C zeigt diejenige des Transistors für den Fall, dass die Dicke der Gate-Isolierschicht gleich 5 nm ist. Ist die Gate-Isolierschicht dünner, so wird insbesondere der Drain-Strom Id in einem Aus-Zustand (Aus-Zustandsstrom) merklich verringert. Im Gegensatz hierzu ergibt sich keine merkliche Änderung des Extremwertes der Mobilität µ und des Drain-Stromes Id in einem Ein-Zustand (Ein-Zustandsstrom). Die Graphen zeigen, dass der Drain-Strom 10 µA bei einer Gate-Spannung von etwa 1 V übersteigt.
  • 28A bis 28C zeigen die Abhängigkeit der Gate-Spannung Vg von dem Drain-Strom Id (durchgezogene Linie) und der Mobilität µ (gepunktete Linie) des Transistors mit der Struktur von 30B und einer Offset-Länge Loff von 5 nm. Der Drain-Strom Id wird durch Berechnung unter der Annahme ermittelt, dass die Drain-Spannung gleich +1 V ist, und es wird die Mobilität µ durch Berechnung unter der Annahme ermittelt, dass die Drain-Spannung gleich +0,1 V ist. 28A zeigt die Gate-Spannungsabhängigkeit des Transistors für den Fall, dass die Dicke der Gate-Isolierschicht gleich 15 nm ist, 28B zeigt diejenige des Transistors für den Fall, dass die Dicke der Gate-Isolierschicht gleich 10 nm ist, und 28C zeigt diejenige des Transistors für den Fall, dass die Dicke der Gate-Isolierschicht gleich 5 nm ist.
  • 29A bis 29C zeigen die Gate-Spannungsabhängigkeit des Drain-Stromes Id (durchgezogene Linie) und der Mobilität µ (gepunktete Linie) des Transistors mit der Struktur von 30B und einer Offset-Länge Loff von 15 nm. Der Drain-Strom Id wird durch Berechnung unter der Annahme ermittelt, dass die Drain-Spannung gleich +1 V ist, und die Mobilität µ wird durch Berechnung unter der Annahme ermittelt, dass die Drain-Spannung gleich +0,1 V ist. 29A zeigt die Gate-Spannungsabhängigkeit des Transistors für den Fall, dass die Dicke der Gate-Isolierschicht gleich 15 nm ist, 29B zeigt diejenige des Transistors für den Fall, dass die Dicke der Gate-Isolierschicht gleich 10 nm ist und 29C zeigt diejenige des Transistors für den Fall, dass die Dicke der Gate-Isolierschicht gleich 5 nm ist.
  • In jeder der Strukturen wird, wenn die Gate-Isolierschicht dünner wird, der Aus-Zustand merklich verringert, wohingegen keine merkliche Veränderung beim Extremwert der Mobilität µ und dem Aus-Zustandsstrom entsteht.
  • Man beachte, dass das Extremum der Mobilität µ annähernd 80 cm2/Vs in 27A bis 27C, annähernd 60 cm2/Vs in 28A bis 28C und annähernd 40 cm2/Vs in 29A bis 29C ist. Damit wird das Extremum der Mobilität µ verkleinert, wenn die Offset-Länge Loff verkleinert wird. Des Weiteren gilt dasselbe für den Aus-Zustandsstrom. Der Ein-Zustandsstrom wird ebenfalls gesenkt, wenn die Offset-Länge Loff vergrößert wird. Gleichwohl ist die Abnahme des Ein-Zustandsstromes sehr viel allmählicher (gradueller) als die Abnahme des Aus-Zustandsstromes. Des Weiteren zeigt der Graph, dass in jedweder der Strukturen der Drain-Strom 10 µA bei einer Gate-Spannung von etwa 1 V übersteigt.
  • Ein Transistor, in dem ein Oxidhalbleiter, der In, Sn und Zn als Hauptkomponenten enthält, als Kanalbildungsbereich verwendet wird, kann günstige Eigenschaften durch Aufbringen des Oxidhalbleiters während einer Erwärmung eines Substrates oder mittels Durchführen einer Wärmebehandlung nach Bildung eines Oxidhalbleiterfilmes aufweisen. Man beachte, dass eine Hauptkomponente ein Element bezeichnet, das in einer Verbindung mit 5 Atomprozent oder mehr beinhaltet ist.
  • Durch absichtliches Erwärmen des Substrates nach der Bildung des Oxidhalbleiterfilmes, der In, Sn und Zn als Hauptkomponenten beinhaltet, kann die Feldeffektmobilität des Transistors verbessert werden. Des Weiteren kann die Schwellenspannung des Transistors positiv verschoben werden, um den Transistor normalerweise aus zu machen.
  • Als Beispiel zeigen 31A bis 31C jeweils Eigenschaften eines Transistors, der einen Oxidhalbleiterfilm beinhaltet, der In, Sn und Zn als Hauptkomponenten beinhaltet und eine Kanallänge L von 3 µm und eine Kanalbreite W von 10 µm aufweist, sowie eine Gate-Isolierschicht mit einer Dicke von 100 nm. Man beachte, dass Vd auf 10 V gesetzt worden ist.
  • 31A zeigt Eigenschaften eines Transistors, dessen Oxidhalbleiterfilm, der In, Sn und Zn als Hauptkomponenten beinhaltet, durch Sputtern ohne absichtliches Erwärmen eines Substrates gebildet wurde. Die Feldeffektmobilität des Transistors liegt bei 18,8 cm2/Vs. Wenn demgegenüber der Oxidhalbleiterfilm, der In, Sn und Zn als Hauptkomponenten enthält, während der absichtlichen Erwärmung des Substrates gebildet wird, kann die Feldeffektmobilität verbessert werden. 31B zeigt Eigenschaften eines Transistors, dessen Oxidhalbleiterfilm, der In, Sn und Zn als Hauptkomponenten beinhaltet, während einer Erwärmung eines Substrates bei 200 °C gebildet wurde. Die Feldeffektmobilität des Transistors liegt bei 32,2 cm2/Vs.
  • Die Feldeffektmobilität kann weiter mittels Durchführen einer Wärmebehandlung nach Bildung des Oxidhalbleiterfilmes, der In, Sn und Zn als Hauptkomponenten beinhaltet, verbessert werden. 31C zeigt Eigenschaften eines Transistors, dessen Oxidhalbleiterfilm, der In, Sn und Zn als Hauptkomponenten beinhaltet, durch Sputtern bei 200 °C gebildet und sodann einer Wärmebehandlung bei 650 °C unterzogen worden ist. Die Feldeffektmobilität des Transistors beträgt 34,5 cm2/Vs.
  • Das absichtliche Erwärmen des Substrates weist, so erwartet man, einen Effekt der Verringerung der Feuchtigkeit auf, die in dem Oxidhalbleiterfilm während der Bildung durch Sputtern aufgenommen worden ist. Des Weiteren ermöglicht die Wärmebehandlung nach der Filmbildung, dass Wasserstoff, eine Hydroxylgruppe oder Feuchtigkeit aus dem Oxidhalbleiterfilm freigegeben und entfernt wird. Auf diese Weise kann die Feldeffektmobilität verbessert werden. Eine derartige Verbesserung der Feldeffektmobilität wird, so nimmt man an, nicht nur durch Entfernung von Verunreinigungen mittels Dehydrierung oder Dehydrogenierung, sondern auch durch eine Verringerung des Atomabstandes mittels Vergrößerung der Dichte erreicht. Daher kann der Oxidhalbleiter durch hochgradige Reinigung mittels Entfernen von Verunreinigungen aus dem Oxidhalbleiter kristallisiert werden. Für den Fall der Verwendung eines derartigen hochgradig gereinigten Nichteinkristalloxidhalbleiters ist zu erwarten, dass idealerweise eine Feldeffektmobilität, die 100 m2/Vs übersteigt, verwirklicht wird.
  • Der Oxidhalbleiter, der In, Sn und Zn als Hauptkomponenten beinhaltet, kann auf folgende Weise kristallisiert werden: Sauerstoffionen werden in dem Oxidhalbleiter implantiert, Wasserstoff, eine Hydroxylgruppe oder Feuchtigkeit, die in dem Oxidhalbleiter beinhaltet sind, werden durch eine Wärmebehandlung freigesetzt, und der Oxidhalbleiter wird durch die Wärmebehandlung oder durch eine andere später durchgeführte Wärmebehandlung kristallisiert. Durch eine Kristallisierungsbehandlung oder Rekristallisierungsbehandlung kann ein Nichteinkristalloxidhalbleiter mit günstiger Kristallinität erhalten werden.
  • Das absichtliche Erwärmen des Substrates während der Filmbildung und/oder die Wärmebehandlung nach der Filmbildung trägt nicht nur zur Verbesserung der Feldeffektmobilität bei, sondern macht den Transistor auch normalerweise aus. In einem Transistor, in dem ein Oxidhalbleiterfilm, der In, Sn und Zn als Hauptkomponenten beinhaltet und ohne absichtliches Erwärmen eines Substrates gebildet wird, als Kanalbildungsbereich verwendet wird, verschiebt sich die Schwellenspannung tendenziell negativ. Im Gegensatz hierzu kann, wenn der Oxidhalbleiterfilm, der während der absichtlichen Erwärmung des Substrates gebildet wird, verwendet wird, das Problem der Negativverschiebung der Schwellenspannung gelöst werden. Dies bedeutet, dass die Schwellenspannung derart verschoben wird, dass der Transistor normalerweise aus ist. Diese Tendenz kann durch einen Vergleich zwischen 31A und 31B bestätigt werden.
  • Man beachte, dass die Schwellenspannung auch durch Ändern des Verhältnisses von In, Sn und Zn gesteuert werden kann. Ist das Zusammensetzungsverhältnis von In, Sn und Zn gleich 2 : 1 : 3, so ist normalerweise zu erwarten, dass ein im Aus-Zustand befindlicher Transistor gebildet wird. Darüber hinaus kann ein Oxidhalbleiterfilm mit hoher Kristallinität durch Setzen des Zusammensetzungsverhältnisses eines Targets folgendermaßen erhalten werden: In : Sn : Zn = 2 : 1 : 3.
  • Die Temperatur der absichtlichen Erwärmung des Substrates oder die Temperatur der Wärmebehandlung ist 150 °C oder höher, vorzugsweise 200 °C oder höher, besonders bevorzugt 400 °C oder höher. Wird die Filmbildung oder die Wärmebehandlung bei einer hohen Temperatur durchgeführt, so kann der Transistor normalerweise aus sein.
  • Durch absichtliches Erwärmen des Substrates während der Filmbildung und/oder durch Durchführen einer Wärmebehandlung nach der Filmbildung kann die Stabilität gegenüber einer Gate-Vorspannungsbelastung (gate-bias stress) vergrößert werden. Wenn beispielsweise eine Gate-Vorspannung mit einer Intensität von 2 MV/cm bei 150 °C für eine Stunde angelegt wird, so kann die Drift der Schwellenspannung kleiner als ±1,5 V, vorzugsweise kleiner als ±1,0 V sein.
  • Ein BT-Test wurde am den folgenden beiden Transistoren durchgeführt: Probe 1, an der eine Wärmebehandlung nach der Bildung eines Oxidhalbleiterfilmes nicht durchgeführt worden ist, und Probe 2, an der eine Wärmebehandlung bei 650 °C nach der Bildung eines Oxidhalbleiterfilmes durchgeführt worden ist.
  • Zunächst wurden die Vgs-Ids-Eigenschaften der Transistoren bei einer Substrattemperatur von 25 °C und einer Vds von 10 V gemessen. Man beachte, dass Vds eine Drain-Spannung (Potenzialdifferenz zwischen Drain und Source) bezeichnet. Sodann wurde die Substrattemperatur auf 150 °C eingestellt, und Vds wurde auf 0,1 V eingestellt. Nach diesem wurde eine Vgs von 20 V derart angelegt, dass die Intensität eines elektrischen Feldes, das an Gate-Isolierschichten angelegt war, bei 2 MV/cm2 lag, wobei diese Bedingung für eine Stunde aufrechterhalten wurde. Als Nächstes wurde Vgs auf 0 V gesetzt. Sodann wurden die Vgs-Ids-Eigenschaften der Transistoren bei einer Substrattemperatur von 25 °C und einer Vds von 10 V gemessen. Dieser Prozess wird positiver BT-Test genannt.
  • Auf ähnliche Weise wurden die Vgs-Ids-Eigenschaften der Transistoren bei einer Substrattemperatur von 25 °C und einer Vds von 10 V gemessen. Sodann wurde die Substrattemperatur auf 150 °C gesetzt, und Vds wurde auf 0,1 V gesetzt. Nach jenem wurde eine Vgs von -20 V derart angelegt, dass die Intensität des elektrischen Feldes, das an der Gate-Isolierschicht anlag, bei -2 MV/cm lag, und es wurde diese Bedingung für eine Stunde aufrechterhalten. Als Nächstes wurde Vgs auf 0 V eingestellt. Sodann wurden die Vgs-Ids-Eigenschaften der Transistoren bei einer Substrattemperatur von 25 °C und einer Vds von 10 V gemessen. Dieser Prozess wird negativer BT-Test genannt.
  • 32A und 32B zeigen die Ergebnisse des positiven BT-Tests beziehungsweise des negativen BT-Tests von Probe 1. 33A und 33B zeigen Ergebnisse des positiven BT-Tests beziehungsweise des negativen BT-Tests von Probe 2.
  • Die Menge der Verschiebung der Schwellenspannung von Probe 1 infolge des positiven BT-Tests und diejenige infolge des negativen BT-Tests lagen bei 1,80 V beziehungsweise - 0,42 V. Die Menge der Verschiebung der Schwellenspannung von Probe 2 infolge des positiven BT-Tests und diejenige infolge des negativen BT-Tests lagen bei 0,79 V beziehungsweise 0,76 V. Man hat herausgefunden, dass in jeder von Probe 1 und Probe 2 die Menge der Verschiebung der Schwellenspannung vor und nach den BT-Tests klein und die Zuverlässigkeit vergleichsweise hoch ist.
  • Die Wärmebehandlung kann in einer Sauerstoffatmosphäre durchgeführt werden. Alternativ kann die Wärmebehandlung zuerst in einer Atmosphäre aus Stickstoff oder einem Inertgas oder unter verringertem Druck und sodann in einer Atmosphäre, die Sauerstoff beinhaltet, durchgeführt werden. Sauerstoff wird dem Oxidhalbleiter nach der Dehydrierung oder Dehydrogenierung zugeleitet, wodurch der Effekt der Wärmebehandlung weiter vergrößert werden kann. Als Verfahren zum Zuleiten von Sauerstoff nach der Dehydrierung oder Dehydrogenierung kann ein Verfahren eingesetzt werden, bei dem Sauerstoffionen durch ein elektrisches Feld beschleunigt werden und in den Oxidhalbleiterfilm implantiert werden.
  • Ein Defekt infolge eines Sauerstoffmangels wird einfach in dem Oxidhalbleiter oder an einer Grenzfläche zwischen dem Oxidhalbleiter und einem Film in Kontakt mit dem Oxidhalbleiter verursacht. Ist der überschüssige Sauerstoff in dem Oxidhalbleiter durch die Wärmebehandlung beinhaltet, so kann der konstant bewirkte Sauerstoffmangel mit dem überschüssigen Sauerstoff ausgeglichen werden. Der überschüssige Sauerstoff ist hauptsächlich Sauerstoff, der zwischen den Gittern existiert. Wird die Konzentration des Sauerstoffes in den Bereich von 1 × 1016/cm3 bis 2 × 1020/cm3 gesetzt, so kann der überschüssige Sauerstoff in dem Oxidhalbleiter ohne Bewirkung einer Kristallverzerrung oder dergleichen aufgenommen werden.
  • Wird eine Wärmebehandlung derart durchgeführt, dass wenigstens ein Teil des Oxidhalbleiters ein Kristall beinhaltet, so kann man einen noch stabileren Oxidhalbleiterfilm erhalten. Wenn beispielsweise ein Oxidhalbleiterfilm, der durch Sputtern unter Verwendung eines Targets mit einem Zusammensetzungsverhältnis von In : Sn : Zn = 1 : 1 : 1 ohne absichtliches Erwärmen eines Substrates gebildet und durch Röntgendiffraktion (XRD) analysiert wird, so beobachtet man ein Halo-Muster. Der gebildete Oxidhalbleiterfilm kann dadurch kristallisiert werden, dass er einer Wärmebehandlung unterzogen wird. Die Temperatur der Wärmebehandlung kann je nach Bedarf eingestellt werden. Wird die Wärmebehandlung beispielsweise bei 650 °C durchgeführt, so kann ein klares Diffraktionsextremum bei der Röntgendiffraktion beobachtet werden.
  • Eine XRD-Analyse eines In-Sn-Zn-O-Filmes wurde durchgeführt. Die XRD-Analyse wurde unter Verwendung des Röntgendiffraktometers D8 ADVANCE durchgeführt, das von Bruker AXS hergestellt wird, und es wurde eine Messung mittels eines out-of-plane-Verfahrens durchgeführt.
  • Die Probe A und die Probe B wurden präpariert, und es wurde die XRD-Analyse durchgeführt. Ein Verfahren zum Bilden der Probe A und der Probe B wird nachstehend beschrieben.
  • Ein In-Sn-Zn-O-Film mit einer Dicke von 100 nm wurde über einem Quarzsubstrat gebildet, das einer Dehydrogenierbehandlung unterzogen worden ist.
  • Der In-Sn-Cn-O-Film wurde mit einer Sputtervorrichtung mit einer Leistung von 100 W (DC) in einer Sauerstoffatmosphäre gebildet. Ein In-Sn-Zn-O-Target mit einem Atomverhältnis von In : Sn : Zn = 1 : 1 : 1 wurde als Target verwendet. Man beachte, dass die Substraterwärmungstemperatur bei der Filmbildung auf 200 °C eingestellt war. Eine Probe, die auf diese Weise gebildet worden ist, wurde als Probe A verwendet.
  • Als Nächstes wurde eine Probe, die durch ein Verfahren ähnlich zu demjenigen von Probe A gebildet wurde, einer Wärmebehandlung bei 650 °C unterzogen. Als Wärmebehandlung wurde zunächst eine Wärmebehandlung in einer Stickstoffatmosphäre für eine Stunde durchgeführt, und es wurde eine Wärmebehandlung in einer Sauerstoffatmosphäre des Weiteren für eine Stunde ohne Absenkung der Temperatur durchgeführt. Eine auf diese Weise gebildete Probe wurde als Probe B verwendet.
  • 34 zeigt XRD-Spektren von Probe A und Probe B. Kein aus dem Kristall abgeleitetes Extremum wurde in Probe A beobachtet, wohingegen aus dem Kristall abgeleitete Extrema beobachtet wurden, wenn 2θ bei etwa 35 Winkelgrad und bei 37 Winkelgrad bis 38 Winkelgrad bei Probe B lagen.
  • Wie vorstehend beschrieben worden ist, können durch absichtliches Erwärmen eines Substrates während der Aufbringung eines Oxidhalbleiters, der In, Sn und Zn als Hauptkomponenten beinhaltet, und/oder mittels Durchführen einer Wärmebehandlung nach der Aufbringung Eigenschaften eines Transistors verbessert werden.
  • Diese Substraterwärmung und Wärmebehandlung haben eine Effekt im Sinne einer Verhinderung, dass Wasserstoff und eine Hydroxylgruppe, die ungünstige Verunreinigungen für den Oxidhalbleiter sind, in den Film aufgenommen werden, oder einen Effekt des Entfernens von Wasserstoff und einer Hydroxylgruppe aus dem Film. Dies bedeutet, dass ein Oxidhalbleiter hochgradig gereinigt werden kann, indem Wasserstoff, der als Donorverunreinigung wirkt, aus dem Oxidhalbleiter entfernt wird, wodurch man einen normalerweise im Aus-Zustand befindlichen Transistor erhält. Die hochgradige Reinigung eines Oxidhalbleiters ermöglicht, dass der Aus-Zustandsstrom des Transistors bei 1 aA/µm oder niedriger ist. Hierbei bezeichnet die Einheit des Aus-Zustandsstromes den Strom pro Mikrometer einer Kanalbreite.
  • 35 zeigt eine Beziehung zwischen dem Aus-Zustandsstrom eines Transistors und der Inversen einer Substrattemperatur (Absoluttemperatur) bei der Messung. Hierbei bezeichnet aus Gründen der Einfachheit die Horizontalachse einen Wert (1000/T), den man durch mit 1000 erfolgendem Multiplizieren einer Inversen der Substrattemperatur bei der Messung erhält. Insbesondere kann, wie in 35 gezeigt ist, der Aus-Zustandsstrom gleich 1 aA/µm (1 × 10-18 A/µm) oder niedriger, 100 zA/µm (1 × 10-19 A/µm) oder niedriger und 1 zA/µm (1 × 10-21 A/µm) oder niedriger sein, wenn die Substrattemperatur bei 125 °C, 85 °C beziehungsweise Zimmertemperatur (27 °C) liegt. Insbesondere kann der Aus-Zustandsstrom gleich 0,1 aA/µm (1 × 10-19 A/µm) oder niedriger, 10 zA/µm (1 × 10-20 A/µm) oder niedriger und 0,1 zA/µm (1 × 10-22 A/µm) oder niedriger bei 125 °C, 85 °C beziehungsweise Raumtemperatur sein.
  • Man beachte, dass zur Verhinderung dessen, dass Sauerstoff und Feuchtigkeit in den Oxidhalbleiterfilm während der Bildung des Filmes aufgenommen werden, bevorzugt werden kann, die Reinheit eines Sputtergases durch ausreichendes Unterdrücken einer Leckage aus dem Äußeren einer Aufbringkammer und einer Entgasungskammer durch eine Innenwand der Aufbringkammer zu vergrößern. Ein Gas mit einem Taupunkt von -70 °C oder niedriger wird beispielsweise als Sputtergas verwendet, um zu verhindern, dass Feuchtigkeit in den Film aufgenommen wird. Darüber hinaus kann bevorzugt werden, wenn ein Target verwendet wird, das hochgradig gereinigt ist, sodass es keine Verunreinigungen, so beispielsweise Wasserstoff und Feuchtigkeit, enthält. Obwohl es möglich ist, Feuchtigkeit aus einem Film eines Oxidhalbleiterfilmes, der In, Sn und Zn als Hauptkomponenten beinhaltet, durch eine Wärmebehandlung zu entfernen, wird ein Film, der ursprünglich keine Feuchtigkeit beinhaltet, vorzugsweise gebildet, da Feuchtigkeit aus dem Oxidhalbleiter, der In, Sn und Zn als Hauptkomponenten beinhaltet, bei einer höheren Temperatur als aus einem Oxidhalbleiter, der In, Ga und Zn als Hauptkomponenten beinhaltet, freigegeben wird.
  • Die Beziehung zwischen der Substrattemperatur und elektrischen Eigenschaften des Transistors unter Verwendung von Probe B, an der eine Wärmebehandlung bei 650 °C nach der Bildung des Oxidhalbleiterfilmes vorgenommen worden ist, wurde bewertet.
  • Der Transistor, der für die Messung verwendet worden ist, verfügt über eine Kanallänge L von 3 µm, eine Kanalbreite W von 10 µm, Lov von 0 µm und dW von 0 µm. Man beachte, dass Vds auf 10 V eingestellt war. Man beachte, dass die Substrattemperatur -40 °C, -25 °C, 25 °C, 75 °C, 125 °C und 150 °C war. Hierbei wird in dem Transistor die Breite eines Abschnittes, wo eine Gate-Schicht mit einem Paar von Elektroden überlappt, als Lov bezeichnet, während die Breite eines Abschnittes des Paares der Elektroden, der nicht mit einem Oxidhalbleiterfilm überlappt, als dW bezeichnet wird.
  • 36 zeigt die Vgs-Abhängigkeit von Ids (durchgezogene Linie) und die Feldeffektmobilität (gepunktete Linie). 37A zeigt eine Beziehung zwischen der Substrattemperatur und der Schwellenspannung, und 37B zeigt eine Beziehung zwischen der Substrattemperatur und der Feldeffektmobilität.
  • Aus 37A ist ersichtlich, dass die Schwellenspannung niedriger wird, wenn die Substrattemperatur zunimmt. Man beachte, dass die Schwellenspannung von 1,09 V auf -0,23 V in dem Bereich von -40 °C bis 150 °C absinkt.
  • Aus 37B ist ersichtlich, dass die Feldeffektmobilität niedriger wird, wenn die Substrattemperatur zunimmt. Man beachte, dass die Feldeffektmobilität von 36 cm2/Vs auf 32 cm2/Vs in dem Bereich von -40 °C bis 150 °C abnimmt. Es ist daher ersichtlich, dass die Schwankung der elektrischen Eigenschaften in dem vorgenannten Temperaturbereich klein ist.
  • In einem Transistor, in dem ein derartiger Oxidhalbleiter, der In, Sn und Zn als Hauptkomponenten beinhaltet, als Kanalbildungsbereich verwendet wird, kann eine Feldeffektmobilität von 30 cm2/Vs oder höher, vorzugsweise 40 cm2/Vs oder höher, besonders bevorzugt 60 cm2/Vs oder höher erhalten werden, wenn der Aus-Zustandsstrom bei 1 aA/µm oder niedriger gehalten wird, wodurch man einen Aus-Zustandsstrom erreicht, der für eine LSI benötigt wird. In einem FET beispielsweise, in dem L/W gleich 33 nm durch 40 nm ist, kann ein Ein-Zustandsstrom von 12 µA oder höher fließen, wenn die Gate-Spannung gleich 2,7 V an und die Drain-Spannung gleich 1,0 V ist. Darüber hinaus können ausreichende elektrischen Eigenschaften in einem Temperaturbereich sichergestellt werden, der für den Betrieb eines Transistors von Nöten ist. Bei derartigen Eigenschaften kann eine integrierte Schaltung mit einer neuartigen Funktion verwirklicht werden, ohne die Betriebsgeschwindigkeit zu verringern, und dies sogar dann, wenn ein Transistor, der einen Oxidhalbleiter beinhaltet, in einer integrierten Schaltung, die unter Verwendung eines Si-Halbleiters gebildet ist, vorgesehen ist.
  • Beispiel 2
  • Bei diesem Beispiel wird ein Beispiel für einen Transistor, in dem ein In-Sn-Zn-O-Film als Oxidhalbleiterfilm verwendet wird, anhand 38A und 38B beschrieben.
  • 38A und 38B sind eine Draufsicht und eine Querschnittsansicht eines koplanaren Transistors mit einer Top-Gate-Top-Kontakt-Struktur. 38A ist die Draufsicht des Transistors. 38B zeigt einen Querschnitt A-B entlang der Strich-Punkt-Linie A-B in 38A.
  • Der in 38B dargestellte Transistor beinhaltet ein Substrat 600, einen Basisisolierfilm 602, der über dem Substrat 600 vorgesehen ist; einen Schutzisolierfilm 604, der in der Umgebung des Basisisolierfilmes 602 vorgesehen ist, einen Oxidhalbleiterfilm 606, der über dem Basisisolierfilm 602 und dem Schutzisolierfilm 604 vorgesehen ist und einen Hochwiderstandsbereich 606a und Niedrigwiderstandsbereiche 606b beinhaltet; eine Gate-Isolierschicht 608, die über dem Oxidhalbleiterfilm 606 vorgesehen ist; eine Gate-Schicht 610, die derart vorgesehen ist, dass sie mit dem Oxidhalbleiterfilm 606 überlappt, wobei die Gate-Isolierschicht 608 dazwischen positioniert ist; einen Seitenwandisolierfilm 612, der in Kontakt mit einer Seitenoberfläche der Gate-Schicht 610 vorgesehen ist; ein Paar von Elektroden 614, das in Kontakt mit wenigstens den Niedrigwiderstandsbereichen 606b vorgesehen ist; einen Zwischenschichtisolierfilm 616, der derart vorgesehen ist, dass er wenigstens den Oxidhalbleiterfilm 606, die Gate-Schicht 610 und das Paar von Elektroden 614 bedeckt; und eine Verdrahtung 618, die derart vorgesehen ist, dass sie wenigstens mit einer von dem Paar von Elektroden 614 durch eine Öffnung verbunden ist, die in dem Zwischenschichtisolierfilm 616 ausgebildet ist.
  • Obwohl dies nicht dargestellt ist, kann ein Schutzfilm derart vorgesehen sein, dass er den Zwischenschichtisolierfilm 616 und die Verdrahtung 618 bedeckt. Bei dem Schutzfilm kann eine winzige Menge eines Leckstromes aus der Erzeugung durch Oberflächenkonduktion des Zwischenschichtisolierfilmes 616 verringert werden, sodass der Aus-Zustandsstrom des Transistors verringert werden kann.
  • Beispiel 3
  • Bei diesem Beispiel wird ein weiteres Beispiel eines Transistors beschrieben, bei dem ein In-Sn-Zn-O-Film als Oxidhalbleiterfilm verwendet wird.
  • 39A und 39B sind eine Draufsicht und eine Querschnittsansicht zur Darstellung einer Struktur eines Transistors. 39A ist die Draufsicht des Transistors. 39B ist eine Querschnittsansicht entlang der Strich-Punkt-Linie A-B von 39A.
  • Der in 39B dargestellte Transistor beinhaltet ein Substrat 700; einen Basisisolierfilm 702, der über dem Substrat 700 vorgesehen ist; einen Oxidhalbleiterfilm 706, der über dem Basisisolierfilm 702 vorgesehen ist; ein Paar von Elektroden 714 in Kontakt mit dem Oxidhalbleiterfilm 706; eine Gate-Isolierschicht 708, die über dem Oxidhalbleiterfilm 706 und dem Paar von Elektroden 714 vorgesehen ist; eine Gate-Schicht 710, die derart vorgesehen ist, dass sie mit dem Oxidhalbleiterfilm 706 überlappt, wobei die Gate-Isolierschicht 708 dazwischen positioniert ist; einen Zwischenschichtisolierfilm 716, der derart vorgesehen ist, dass er die Gate-Isolierschicht 708 und die Gate-Schicht 710 überlappt; Verdrahtungen 718, die mit dem Paar von Elektroden 714 durch Öffnungen verbunden sind, die in dem Zwischenschichtisolierfilm 716 ausgebildet sind; und einen Schutzfilm 720, der derart vorgesehen ist, dass er den Zwischenschichtisolierfilm 716 und die Verdrahtungen 718 bedeckt.
  • Als Substrat 700 wurde ein Glassubstrat verwendet. Als Basisisolierfilm 702 wurde ein Siliziumoxidfilm verwendet. Als Oxidhalbleiterfilm 706 wurde ein In-Sn-Zn-O-Film verwendet. Als Paar von Elektroden 714 wurde ein Wolframfilm verwendet. Als Gate-Isolierschicht 708 wurde ein Siliziumoxidfilm verwendet. Die Gate-Schicht 710 wies eine gestapelte Struktur aus einem Tantalnitridfilm und einem Wolframfilm auf. Der Zwischenschichtisolierfilm 716 wies eine gestapelte Struktur aus einem Siliziumoxynitridfilm und einem Polyimidfilm auf. Die Verdrahtung 718 wies eine gestapelte Struktur auf, in der ein Titanfilm, ein Aluminiumfilm und ein Titanfilm in dieser Reihenfolge ausgebildet wurden. Als Schutzfilm 720 wurde ein Polyimidfilm verwendet.
  • Man beachte, dass in dem Transistor mit der in 39A dargestellten Struktur, die Breite eines Abschnittes dort, wo die Gate-Schicht 710 mit einer von dem Paar von Elektroden 714 überlappt, als Lov bezeichnet wird. Auf ähnliche Weise wird die Breite eines Abschnittes des Paares von Elektroden 714 ohne Überlappung mit dem Oxidhalbleiterfilm 706 als dW bezeichnet.
  • Bezugszeichenliste
    • 10
    arithmetische Schaltung
    11
    Speicherschaltung
    12
    Leistungs-Gating-Steuerschaltung
    20
    Leistungs-Gating-Transistor
    21_1 bis 21_n
    sequenzielle Schaltung
    21_x
    sequenzielle Schaltung
    22_1 bis 22_n
    Kombinationsschaltung
    30
    Flipflop
    31
    Transistor
    32
    Kondensator
    50
    Substrat
    51
    Basisschicht
    52
    Gate-Schicht
    53
    Gate-Isolierschicht
    54
    Oxidhalbleiterschicht
    55a
    Source-Schicht
    55b
    Drain-Schicht
    56
    Schutzisolierschicht
    57
    Planarisierungsisolierschicht
    58a
    leitfähige Schicht
    58b
    leitfähige Schicht
    100
    Substrat
    102
    Schutzschicht
    104
    Halbleiterbereich
    106
    Elementisolationsisolierschicht
    108
    Gate-Isolierschicht
    110
    Gate-Schicht
    112
    Isolierschicht
    114a
    Verunreinigungsbereich
    114b
    Verunreinigungsbereich
    116
    Kanalbildungsbereich
    118
    Seitenwandisolierschicht
    120a
    Hochkonzentrationsverunreinigungsbereich
    120b
    Hochkonzentrationsverunreinigungsbereich
    122
    Metallschicht
    124a
    Metallverbindungsbereich
    124b
    Metallverbindungsbereich
    126
    Zwischenschichtisolierschicht
    128
    Zwischenschichtisolierschicht
    130a
    Source-Schicht
    130b
    Drain-Schicht
    132
    Isolierschicht
    134
    leitfähige Schicht
    136a
    Elektrodenschicht
    136b
    Elektrodenschicht
    136d
    Gate-Schicht
    138
    Gate-Isolierschicht
    140
    Oxidhalbleiterschicht
    142a
    Source-Schicht
    142b
    Drain-Schicht
    144
    Schutzisolierschicht
    146
    Zwischenschichtisolierschicht
    148
    leitfähige Schicht
    150a
    Elektrodenschicht
    150b
    Elektrodenschicht
    150d
    Elektrodenschicht
    150e
    Elektrodenschicht
    152
    Isolierschicht
    154a
    Elektrodenschicht
    154b
    Elektrodenschicht
    154d
    Elektrodenschicht
    160
    Transistor
    162a
    leitfähige Oxidschicht
    162b
    leitfähige Oxidschicht
    164
    Transistor
    210a
    NAND-Gate
    210b
    NAND-Gate
    210c
    NAND-Gate
    210d
    NAND-Gate
    210e
    NAND-Gate
    210f
    NAND-Gate
    211a
    AND-Gate
    211b
    AND-Gate
    212a
    Schalter
    212b
    Schalter
    212c
    Schalter
    212d
    Schalter
    400
    Isolierschicht
    437
    Isolierschicht
    450a
    Kristallinoxidhalbleiterschicht
    450b
    Kristallinoxidhalbleiterschicht
    453
    Oxidhalbleiterschicht
    501
    Basisisolierschicht
    502
    eingebetteter Isolator
    503a
    Halbleiterbereich
    503b
    Halbleiterbereich
    503c
    Halbleiterbereich
    504
    Gate-Isolierschicht
    505
    Gate-Schicht
    506a
    Seitenwandisolator
    506b
    Seitenwandisolator
    507
    Isolator
    508a
    Source-Schicht
    508b
    Drain-Schicht
    600
    Substrat
    602
    Basisisolierfilm
    604
    Schutzisolierfilm
    606
    Oxidhalbleiterfilm
    606a
    Hochwiderstandsbereich
    606b
    Niedrigwiderstandsbereich
    608
    Gate-Isolierschicht
    610
    Gate-Schicht
    612
    Seitenwandisolierfilm
    614
    Elektrode
    616
    Zwischenschichtisolierfilm
    618
    Zwischenschichtisolierfilm
    700
    Substrat
    702
    Basisisolierfilm
    706
    Oxidhalbleiterfilm
    708
    Gate-Isolierschicht
    710
    Gate-Schicht
    714
    Elektrode
    716
    Zwischenschichtisolierfilm
    718
    Verdrahtung
    720
    Schutzfilm
    801
    Messsystem
    811
    Transistor
    812
    Transistor
    813
    Kondensator
    814
    Transistor
    815
    Transistor
    900
    Substrat
    901
    ALU
    902
    ALU-Steuerung
    903
    Anweisungsdecoder
    904
    Unterbrechungs- bzw. Interruptsteuerung
    905
    Zeitgabesteuerung
    906
    Register
    907
    Registersteuerung
    908
    Bus-I/F
    909
    ROM
    920
    ROM-I/F
  • Die vorliegende Anmeldung beruht auf den japanischen Patentanmeldungen Nrn. 2010-178167 und 2011-108342 , die beim japanischen Patentamt am 6. August 2010 beziehungsweise am 13. Mai 2013 eingereicht worden sind und deren gesamte Offenbarungen hiermit durch Verweisung mit aufgenommen sind.

Claims (13)

  1. Integrierte Halbleiterschaltung, umfassend: eine Speicherschaltung, die ausgelegt ist zum Halten von Daten, die durch eine arithmetische Operation ermittelt werden; und eine Leistungs-Gating-Steuerschaltung, die ausgelegt ist zum Steuern einer Versorgung der Speicherschaltung mit einer Leistungsversorgungsspannung, wobei die Speicherschaltung erste bis n-te sequenzielle Schaltungen und erste bis n-te Kombinationsschaltungen beinhaltet, die zum Arbeiten mit einem Ausgabesignal von den jeweiligen ersten bis n-ten sequenziellen Schaltungen ausgelegt sind, wobei jede der k sequenziellen Schaltungen unter den ersten bis n-ten sequenziellen Schaltungen einen Transistor, dessen Kanalbereich einen Oxidhalbleiter umfasst, und einen Kondensator, bei dem eine der Elektroden elektrisch mit einem Knoten verbunden ist, der in einen schwimmenden Zustand (floating state) gebracht wird, wenn der Transistor abgeschaltet wird, beinhaltet, wobei n eine natürliche Zahl von 2 oder mehr ist, und wobei k eine natürliche Zahl von 1 bis n ist.
  2. Integrierte Halbleiterschaltung, umfassend: eine Speicherschaltung, die ausgelegt ist zum Halten von Daten, die durch eine arithmetische Operation ermittelt werden; und eine Leistungs-Gating-Steuerschaltung, die ausgelegt ist zum Steuern einer Versorgung der Speicherschaltung mit einer Leistungsversorgungsspannung, wobei die Speicherschaltung erste bis n-te sequenzielle Schaltungen und erste bis n-te Kombinationsschaltungen beinhaltet, die zum Arbeiten mit einem Ausgabesignal von den jeweiligen ersten bis n-ten sequenziellen Schaltungen ausgelegt sind, wobei jede der k sequenziellen Schaltungen unter den ersten bis n-ten sequenziellen Schaltungen einen Transistor, dessen Kanalbereich einen Oxidhalbleiter umfasst, und einen Kondensator, bei dem eine der Elektroden elektrisch mit einem Knoten verbunden ist, der in einen schwimmenden Zustand (floating state) gebracht wird, wenn der Transistor abgeschaltet wird, beinhaltet, wobei die Daten an den Knoten durch Anlegen eines ersten Übertragungssignals mit einem Hochpegelpotenzial an einen Gate des Transistors übertragen werden, wobei die Daten in dem Knoten gehalten werden, auch wenn die mit einer Leistungsversorgungsspannung erfolgende Versorgung von Logik-Gates in den ersten bis n-ten sequenziellen Schaltungen angehalten wird, wobei die Daten_in den ersten bis n-ten sequenziellen Schaltungen durch ein zweites Übertragungssignal wiederhergestellt werden, wobei n eine natürliche Zahl von 2 oder mehr ist, und wobei k eine natürliche Zahl von 1 bis n ist.
  3. Integrierte Halbleiterschaltung nach Anspruch 1 oder 2, wobei eine Versorgung der Speicherschaltung mit der Leistungsversorgungsspannung gesteuert wird durch Steuern einer elektrischen Verbindung zwischen der Speicherschaltung und wenigstens einer von einer Verdrahtung, die mit einem hohen Leistungsversorgungspotenzial versorgt, und einer Verdrahtung, die mit einem niedrigen Leistungsversorgungspotenzial versorgt, durch Schalten eines Leistungs-Gating-Transistors.
  4. Integrierte Halbleiterschaltung nach Anspruch 3, wobei ein Kanalbereich des Leistungs-Gating-Transistors einen Oxidhalbleiter umfasst.
  5. Integrierte Halbleiterschaltung nach Anspruch 4, wobei mit dem hohen Leistungsversorgungspotenzial oder dem niedrigen Leistungsversorgungspotenzial die andere der Elektroden des Kondensators versorgt wird.
  6. Integrierte Halbleiterschaltung nach Anspruch 4, wobei der Oxidhalbleiter an einer Oberfläche mit einer durchschnittlichen Oberflächenrauheit von 1 nm oder weniger vorgesehen ist.
  7. Integrierte Halbleiterschaltung nach Anspruch 3, wobei mit dem hohen Leistungsversorgungspotenzial oder dem niedrigen Leistungsversorgungspotenzial die andere der Elektroden des Kondensators versorgt wird.
  8. Integrierte Halbleiterschaltung nach Anspruch 1 oder 2, wobei wenigstens eine der ersten bis n-ten sequenziellen Schaltungen ein Logik-Gate beinhaltet, das einen Transistor umfasst, der einen Kanalbereich umfasst, der ein Material umfasst, das aus der Gruppe ausgewählt ist, die aus Einkristallsilizium, polykristallinem Silizium und Galliumarsenid besteht.
  9. Integrierte Halbleiterschaltung nach Anspruch 1 oder 2, wobei wenigstens eine der ersten bis n-ten Kombinationsschaltungen ein Logik-Gate beinhaltet, das einen Transistor umfasst, der einen Kanalbereich umfasst, der ein Material umfasst, das aus der Gruppe ausgewählt ist, die aus Einkristallsilizium, polykristallinem Silizium und Galliumarsenid besteht.
  10. Integrierte Halbleiterschaltung nach Anspruch 1 oder 2, wobei die integrierte Halbleiterschaltung in einem eingebaut ist, das aus der Gruppe ausgewählt ist, die aus einer CPU, einem DSP, einer üblichen LSI und einer feldprogrammierbaren Gate-Anordnung besteht.
  11. Integrierte Halbleiterschaltung nach Anspruch 1 oder 2, wobei der Oxidhalbleiter über einer Basisisolierschicht vorgesehen ist, und wobei Sauerstoff, dessen Anteil größer als ein stöchiometrischer Anteil ist, in beziehungsweise an wenigstens einer von der Basisisolierschicht und einer Grenzfläche zwischen dem Oxidhalbleiter und der Basisisolierschicht vorhanden ist.
  12. Integrierte Halbleiterschaltung nach Anspruch 1 oder 2, wobei der Oxidhalbleiter Indium, Zink, ein Metallelement, das weder Indium noch Zink ist, und Sauerstoff umfasst.
  13. Integrierte Halbleiterschaltung nach Anspruch 12, wobei das Metallelement Gallium ist.
DE112011102644.7T 2010-08-06 2011-07-15 Integrierte Halbleiterschaltung Expired - Fee Related DE112011102644B4 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010-178167 2010-08-06
JP2010178167 2010-08-06
JP2011108342 2011-05-13
JP2011-108342 2011-05-13
PCT/JP2011/066780 WO2012017843A1 (en) 2010-08-06 2011-07-15 Semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
DE112011102644T5 DE112011102644T5 (de) 2013-06-06
DE112011102644B4 true DE112011102644B4 (de) 2019-12-05

Family

ID=45555710

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011102644.7T Expired - Fee Related DE112011102644B4 (de) 2010-08-06 2011-07-15 Integrierte Halbleiterschaltung

Country Status (7)

Country Link
US (6) US8547771B2 (de)
JP (9) JP2012257187A (de)
KR (1) KR101809105B1 (de)
CN (2) CN103069717B (de)
DE (1) DE112011102644B4 (de)
TW (3) TWI588941B (de)
WO (1) WO2012017843A1 (de)

Families Citing this family (216)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI562142B (en) 2011-01-05 2016-12-11 Semiconductor Energy Lab Co Ltd Storage element, storage device, and signal processing circuit
US8841664B2 (en) * 2011-03-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5827145B2 (ja) 2011-03-08 2015-12-02 株式会社半導体エネルギー研究所 信号処理回路
JP5839474B2 (ja) 2011-03-24 2016-01-06 株式会社半導体エネルギー研究所 信号処理回路
TWI567736B (zh) 2011-04-08 2017-01-21 半導體能源研究所股份有限公司 記憶體元件及信號處理電路
US8854867B2 (en) 2011-04-13 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method of the memory device
TWI541978B (zh) 2011-05-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之驅動方法
JP5886496B2 (ja) 2011-05-20 2016-03-16 株式会社半導体エネルギー研究所 半導体装置
TWI573136B (zh) 2011-05-20 2017-03-01 半導體能源研究所股份有限公司 儲存裝置及信號處理電路
TWI570719B (zh) 2011-05-20 2017-02-11 半導體能源研究所股份有限公司 儲存裝置及信號處理電路
US8982607B2 (en) 2011-09-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Memory element and signal processing circuit
US9058892B2 (en) 2012-03-14 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and shift register
KR102108248B1 (ko) * 2012-03-14 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 트랜지스터, 및 반도체 장치
JP2014003594A (ja) * 2012-05-25 2014-01-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
JP6185311B2 (ja) * 2012-07-20 2017-08-23 株式会社半導体エネルギー研究所 電源制御回路、及び信号処理回路
US9171842B2 (en) * 2012-07-30 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Sequential circuit and semiconductor device
JP6134230B2 (ja) 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
TWI821777B (zh) 2012-09-24 2023-11-11 日商半導體能源研究所股份有限公司 半導體裝置
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2014061762A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI649794B (zh) 2012-11-08 2019-02-01 日商半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法
TWI600157B (zh) 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
TWI619010B (zh) * 2013-01-24 2018-03-21 半導體能源研究所股份有限公司 半導體裝置
JP2014150481A (ja) * 2013-02-04 2014-08-21 Sharp Corp 半導体装置
KR102238682B1 (ko) 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
KR102153110B1 (ko) * 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
JP6298662B2 (ja) 2013-03-14 2018-03-20 株式会社半導体エネルギー研究所 半導体装置
US9368636B2 (en) 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
TWI644434B (zh) 2013-04-29 2018-12-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8994430B2 (en) 2013-05-17 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6298353B2 (ja) * 2013-05-17 2018-03-20 株式会社半導体エネルギー研究所 半導体装置
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
US9666697B2 (en) 2013-07-08 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device including an electron trap layer
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6322503B2 (ja) 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
US9443592B2 (en) 2013-07-18 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI632688B (zh) 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
JP2015053477A (ja) 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP6345023B2 (ja) 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9443990B2 (en) 2013-08-26 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device for adjusting threshold thereof
JP6426402B2 (ja) 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
US9449853B2 (en) 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
JP6401977B2 (ja) 2013-09-06 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
US9269822B2 (en) 2013-09-12 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9893194B2 (en) 2013-09-12 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI646690B (zh) 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9397153B2 (en) 2013-09-23 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
KR102183763B1 (ko) 2013-10-11 2020-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9455349B2 (en) 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
CN105659369B (zh) 2013-10-22 2019-10-22 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
WO2015097596A1 (en) 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9960280B2 (en) 2013-12-26 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6402017B2 (ja) 2013-12-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
US9318618B2 (en) 2013-12-27 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9401432B2 (en) 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9929044B2 (en) 2014-01-30 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI665778B (zh) 2014-02-05 2019-07-11 日商半導體能源研究所股份有限公司 半導體裝置、模組及電子裝置
WO2015125042A1 (en) 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6509596B2 (ja) 2014-03-18 2019-05-08 株式会社半導体エネルギー研究所 半導体装置
KR102400212B1 (ko) 2014-03-28 2022-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
US9780226B2 (en) 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
DE112015002491T5 (de) * 2014-05-27 2017-03-02 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren dafür
JP6615490B2 (ja) 2014-05-29 2019-12-04 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP6537892B2 (ja) 2014-05-30 2019-07-03 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US9831238B2 (en) 2014-05-30 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including insulating film having opening portion and conductive film in the opening portion
KR20170013240A (ko) 2014-05-30 2017-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제조하기 위한 방법
TWI663733B (zh) 2014-06-18 2019-06-21 日商半導體能源研究所股份有限公司 電晶體及半導體裝置
US9455337B2 (en) 2014-06-18 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6350008B2 (ja) * 2014-06-20 2018-07-04 三菱瓦斯化学株式会社 少なくともインジウム、ガリウム、亜鉛およびシリコンを含む酸化物のエッチング液およびエッチング方法
US9647129B2 (en) 2014-07-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104112711B (zh) * 2014-07-22 2017-05-03 深圳市华星光电技术有限公司 共平面型氧化物半导体tft基板的制作方法
WO2016016761A1 (en) * 2014-07-31 2016-02-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP6652342B2 (ja) 2014-08-08 2020-02-19 株式会社半導体エネルギー研究所 半導体装置
KR102329498B1 (ko) 2014-09-04 2021-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102481037B1 (ko) 2014-10-01 2022-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선층 및 그 제작 방법
TWI699897B (zh) 2014-11-21 2020-07-21 日商半導體能源研究所股份有限公司 半導體裝置
US20160155849A1 (en) * 2014-12-02 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, module, and electronic device
US9484469B2 (en) 2014-12-16 2016-11-01 International Business Machines Corporation Thin film device with protective layer
JP2016116220A (ja) * 2014-12-16 2016-06-23 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
WO2016099580A2 (en) 2014-12-23 2016-06-23 Lupino James John Three dimensional integrated circuits employing thin film transistors
JP6857447B2 (ja) 2015-01-26 2021-04-14 株式会社半導体エネルギー研究所 半導体装置
US9954112B2 (en) 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN107210227B (zh) 2015-02-06 2021-03-16 株式会社半导体能源研究所 半导体装置及其制造方法
US9660100B2 (en) 2015-02-06 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9954113B2 (en) 2015-02-09 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Transistor including oxide semiconductor, semiconductor device including the transistor, and electronic device including the transistor
WO2016128859A1 (en) 2015-02-11 2016-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2016154225A (ja) 2015-02-12 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9991394B2 (en) 2015-02-20 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP6744108B2 (ja) 2015-03-02 2020-08-19 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器
CN107406966B (zh) 2015-03-03 2020-11-20 株式会社半导体能源研究所 氧化物半导体膜、包括该氧化物半导体膜的半导体装置以及包括该半导体装置的显示装置
TWI718125B (zh) 2015-03-03 2021-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6705663B2 (ja) 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9882061B2 (en) 2015-03-17 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
TWI695513B (zh) 2015-03-27 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
TW202416542A (zh) 2015-03-30 2024-04-16 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2016166628A1 (en) 2015-04-13 2016-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US10460984B2 (en) 2015-04-15 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating electrode and semiconductor device
CN107534057B (zh) 2015-04-20 2021-04-30 株式会社半导体能源研究所 半导体装置及电子设备
US10192995B2 (en) 2015-04-28 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI693719B (zh) 2015-05-11 2020-05-11 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US10164120B2 (en) 2015-05-28 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10181531B2 (en) 2015-07-08 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor having low parasitic capacitance
JP2017022377A (ja) 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
US10985278B2 (en) 2015-07-21 2021-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11189736B2 (en) 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9825177B2 (en) 2015-07-30 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a semiconductor device using multiple etching mask
US10553690B2 (en) 2015-08-04 2020-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9666606B2 (en) 2015-08-21 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9773919B2 (en) 2015-08-26 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
SG10201607278TA (en) 2015-09-18 2017-04-27 Semiconductor Energy Lab Co Ltd Semiconductor device and electronic device
US10922605B2 (en) 2015-10-23 2021-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
SG10201608814YA (en) 2015-10-29 2017-05-30 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the semiconductor device
TW202416547A (zh) 2015-10-30 2024-04-16 日商半導體能源研究所股份有限公司 電容器、半導體裝置、模組以及電子裝置的製造方法
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9406872B1 (en) * 2015-11-16 2016-08-02 International Business Machines Corporation Fabricating two-dimensional array of four-terminal thin film devices with surface-sensitive conductor layer
US10868045B2 (en) 2015-12-11 2020-12-15 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
JP2018032839A (ja) 2015-12-11 2018-03-01 株式会社半導体エネルギー研究所 トランジスタ、回路、半導体装置、表示装置および電子機器
US10050152B2 (en) 2015-12-16 2018-08-14 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
US9917207B2 (en) 2015-12-25 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6851814B2 (ja) 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
US9923001B2 (en) 2016-01-15 2018-03-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10700212B2 (en) 2016-01-28 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method thereof
CN108886021B (zh) 2016-02-12 2023-07-25 株式会社半导体能源研究所 半导体装置及其制造方法
WO2017150351A1 (ja) * 2016-03-02 2017-09-08 国立大学法人東京工業大学 酸化物半導体化合物、酸化物半導体化合物の層を備える半導体素子、および積層体
US9882064B2 (en) 2016-03-10 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Transistor and electronic device
US10741587B2 (en) 2016-03-11 2020-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method the same
US10096720B2 (en) 2016-03-25 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
US11302717B2 (en) 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
WO2017187301A1 (en) 2016-04-28 2017-11-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
KR102480052B1 (ko) 2016-06-09 2022-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
US10096718B2 (en) 2016-06-17 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Transistor, electronic device, manufacturing method of transistor
KR102367787B1 (ko) * 2016-06-30 2022-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 동작 방법
KR102613288B1 (ko) 2016-07-26 2023-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10615187B2 (en) 2016-07-27 2020-04-07 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
US10504925B2 (en) 2016-08-08 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR20180048327A (ko) 2016-11-01 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US10685983B2 (en) 2016-11-11 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
KR20180055701A (ko) 2016-11-17 2018-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20180066848A (ko) 2016-12-09 2018-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
CN117355134A (zh) 2017-01-27 2024-01-05 株式会社半导体能源研究所 电容器、半导体装置及半导体装置的制造方法
WO2018146580A1 (en) 2017-02-10 2018-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201836020A (zh) 2017-02-17 2018-10-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN110383492A (zh) 2017-03-09 2019-10-25 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
JP7118948B2 (ja) 2017-03-13 2022-08-16 株式会社半導体エネルギー研究所 半導体装置
DE112018001745T5 (de) * 2017-03-31 2019-12-12 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112018002191T5 (de) 2017-04-28 2020-01-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
WO2018211352A1 (en) 2017-05-18 2018-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102621455B1 (ko) 2017-06-27 2024-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN110998863A (zh) 2017-07-31 2020-04-10 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
JP7232764B2 (ja) 2017-08-04 2023-03-03 株式会社半導体エネルギー研究所 半導体装置
KR102631152B1 (ko) 2017-08-04 2024-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US11626037B2 (en) 2017-08-04 2023-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US11069816B2 (en) 2017-09-01 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN118281077A (zh) 2017-09-01 2024-07-02 株式会社半导体能源研究所 半导体装置及显示装置
KR20200044851A (ko) 2017-09-05 2020-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN117690977A (zh) 2017-09-05 2024-03-12 株式会社半导体能源研究所 半导体装置
JPWO2019048983A1 (ja) 2017-09-05 2020-10-15 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7167038B2 (ja) 2017-09-15 2022-11-08 株式会社半導体エネルギー研究所 半導体装置
US11177176B2 (en) 2017-10-20 2021-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102649488B1 (ko) 2017-11-09 2024-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TW202345410A (zh) 2017-12-07 2023-11-16 日商半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
US11495690B2 (en) 2018-02-23 2022-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method of semiconductor device
US11705524B2 (en) 2018-04-27 2023-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11545578B2 (en) 2018-04-27 2023-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2019234547A1 (ja) 2018-06-08 2019-12-12 株式会社半導体エネルギー研究所 半導体装置
JP7264894B2 (ja) 2018-06-29 2023-04-25 株式会社半導体エネルギー研究所 半導体装置
US11997846B2 (en) 2018-07-06 2024-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11804551B2 (en) 2018-07-27 2023-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2020031031A1 (ja) 2018-08-09 2020-02-13 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
CN112602334B (zh) * 2018-08-31 2022-09-13 株式会社半导体能源研究所 半导体装置
JP7341147B2 (ja) 2018-09-05 2023-09-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20210320209A1 (en) 2018-09-07 2021-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11881522B2 (en) 2018-10-05 2024-01-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
KR20210081365A (ko) 2018-10-26 2021-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US10978563B2 (en) 2018-12-21 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11107929B2 (en) 2018-12-21 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11211461B2 (en) 2018-12-28 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
US11289475B2 (en) 2019-01-25 2022-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
JP7475327B2 (ja) 2019-03-12 2024-04-26 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
CN113924657A (zh) 2019-06-14 2022-01-11 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
TW202118009A (zh) 2019-07-05 2021-05-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN114127932A (zh) 2019-07-12 2022-03-01 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
WO2021019334A1 (ja) 2019-07-26 2021-02-04 株式会社半導体エネルギー研究所 半導体装置
TW202129877A (zh) 2019-08-30 2021-08-01 日商半導體能源研究所股份有限公司 半導體裝置
US20220367450A1 (en) 2019-11-01 2022-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20230034397A1 (en) 2019-12-27 2023-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JPWO2021130600A1 (de) 2019-12-27 2021-07-01
CN114930547A (zh) 2020-01-10 2022-08-19 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN115244713A (zh) 2020-03-31 2022-10-25 株式会社半导体能源研究所 半导体装置、半导体装置的制造方法
JPWO2022038450A1 (de) 2020-08-19 2022-02-24
US20230262952A1 (en) 2020-08-19 2023-08-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN116097401A (zh) 2020-08-19 2023-05-09 株式会社半导体能源研究所 绝缘膜的改性方法及半导体装置的制造方法
WO2022038456A1 (ja) 2020-08-21 2022-02-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPWO2022043809A1 (de) 2020-08-27 2022-03-03
CN115968502A (zh) 2020-08-27 2023-04-14 株式会社半导体能源研究所 半导体装置的制造方法
KR20230054848A (ko) 2020-08-27 2023-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN116158204A (zh) 2020-08-27 2023-05-23 株式会社半导体能源研究所 半导体装置及其制造方法
WO2022238794A1 (ja) 2021-05-12 2022-11-17 株式会社半導体エネルギー研究所 半導体装置
JPWO2023281353A1 (de) 2021-07-09 2023-01-12
TW202339171A (zh) 2021-09-21 2023-10-01 日商半導體能源研究所股份有限公司 半導體裝置
WO2023079398A1 (ja) 2021-11-05 2023-05-11 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US20230411500A1 (en) 2022-06-20 2023-12-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2024009185A1 (ja) * 2022-07-08 2024-01-11 株式会社半導体エネルギー研究所 蓄電システム
DE102023125478A1 (de) 2022-09-30 2024-04-04 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren der Halbleitervorrichtung und eines elektronischen Geräts
KR20240052666A (ko) 2022-10-14 2024-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268694A (ja) 2004-03-22 2005-09-29 Sony Corp 半導体集積回路およびその作製方法
US20090237107A1 (en) 2008-03-18 2009-09-24 Samsung Electronics Co., Ltd. Circuit having an active clock shielding structure and semiconductor intergrated circuit including the same
JP2010178167A (ja) 2009-01-30 2010-08-12 Nec Corp 携帯無線装置及びフレキシブルケーブル
US7848169B2 (en) 2007-06-12 2010-12-07 Fujitsu Semiconductor Limited Semiconductor device
JP2011108342A (ja) 2009-11-20 2011-06-02 Hitachi Global Storage Technologies Netherlands Bv ディスク・ドライブ及びリード・ライト・オフセットの測定方法
US7978559B2 (en) 2008-09-08 2011-07-12 Samsung Electronics Co., Ltd. Semiconductor memory device and method of operating the same

Family Cites Families (190)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021439B2 (ja) 1977-09-16 1985-05-27 株式会社日立製作所 センスアンプ
US4284905A (en) 1979-05-31 1981-08-18 Bell Telephone Laboratories, Incorporated IGFET Bootstrap circuit
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS61113189A (ja) 1984-10-12 1986-05-31 Fujitsu Ltd 不揮発性ランダムアクセスメモリ装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5198706A (en) 1991-10-15 1993-03-30 National Semiconductor Ferroelectric programming cell for configurable logic
JPH05110392A (ja) 1991-10-16 1993-04-30 Hitachi Ltd 状態保持回路を具備する集積回路
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3723599B2 (ja) * 1995-04-07 2005-12-07 株式会社ルネサステクノロジ 半導体記憶装置
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3518936B2 (ja) 1995-08-23 2004-04-12 ローム株式会社 プログラム可能な機能装置
CN1101049C (zh) * 1995-12-07 2003-02-05 中国科学院上海硅酸盐研究所 非挥发性集成铁电薄膜存储器
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TW382670B (en) 1996-11-21 2000-02-21 Hitachi Ltd Low power processor
JPH10261946A (ja) * 1997-03-19 1998-09-29 Mitsubishi Electric Corp 半導体集積回路
CN1180265A (zh) * 1997-05-24 1998-04-29 复旦大学 不挥发逻辑电路的铁电锁存技术
JP4109340B2 (ja) 1997-12-26 2008-07-02 株式会社ルネサステクノロジ 半導体集積回路装置
JP3080062B2 (ja) 1998-04-06 2000-08-21 日本電気株式会社 半導体集積回路
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4397062B2 (ja) * 1998-11-27 2010-01-13 株式会社ルネサステクノロジ 電圧発生回路および半導体記憶装置
JP4390305B2 (ja) * 1999-01-04 2009-12-24 株式会社ルネサステクノロジ 半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3735855B2 (ja) 2000-02-17 2006-01-18 日本電気株式会社 半導体集積回路装置およびその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4501048B2 (ja) 2000-12-28 2010-07-14 カシオ計算機株式会社 シフトレジスタ回路及びその駆動制御方法並びに表示駆動装置、読取駆動装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002304889A (ja) 2001-04-10 2002-10-18 Foundation For The Promotion Of Industrial Science 半導体メモリ
JP3725046B2 (ja) * 2001-06-06 2005-12-07 株式会社半導体エネルギー研究所 半導体装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4091301B2 (ja) * 2001-12-28 2008-05-28 富士通株式会社 半導体集積回路および半導体メモリ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP3986393B2 (ja) 2002-08-27 2007-10-03 富士通株式会社 不揮発性データ記憶回路を有する集積回路装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7042756B2 (en) * 2002-10-18 2006-05-09 Viciciv Technology Configurable storage device
JP4339103B2 (ja) 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US6876252B2 (en) * 2003-06-28 2005-04-05 International Business Machines Corporation Non-abrupt switching of sleep transistor of power gate structure
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7414264B2 (en) * 2003-12-30 2008-08-19 Samsung Electronics Co., Ltd. Poly crystalline silicon semiconductor device and method of fabricating the same
JP3760470B2 (ja) * 2004-01-06 2006-03-29 セイコーエプソン株式会社 記憶回路、半導体装置、及び電子機器
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4817617B2 (ja) * 2004-06-14 2011-11-16 株式会社東芝 不揮発性半導体記憶装置
US7138825B2 (en) * 2004-06-29 2006-11-21 International Business Machines Corporation Charge recycling power gate
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7266707B2 (en) * 2004-09-16 2007-09-04 International Business Machines Corporation Dynamic leakage control circuit
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (de) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Feldeffekttransistor mit amorphem oxid
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7154317B2 (en) * 2005-01-11 2006-12-26 Arm Limited Latch circuit including a data retention latch
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7164301B2 (en) * 2005-05-10 2007-01-16 Freescale Semiconductor, Inc State retention power gating latch circuit
US20060288955A1 (en) 2005-05-24 2006-12-28 Wyeth Device and method for controlling insects
CN101189367B (zh) 2005-05-31 2012-01-04 京瓷株式会社 含有针状结晶的排列体的复合体及其制造方法、以及光电转换元件、发光元件及电容器
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
DE102005030142B3 (de) * 2005-06-28 2006-12-21 Infineon Technologies Ag Bistabile Kippstufe mit nichtflüchtiger Zustandsspeicherung
US7430673B2 (en) * 2005-06-30 2008-09-30 Intel Corporation Power management system for computing platform
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7323909B2 (en) * 2005-07-29 2008-01-29 Sequence Design, Inc. Automatic extension of clock gating technique to fine-grained power gating
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1770788A3 (de) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Halbleiterbauelement mit Oxidhalbleiterschicht und zugehöriges Herstellungsverfahren
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1933293A4 (de) * 2005-10-05 2009-12-23 Idemitsu Kosan Co Tft-substrat und verfahren zum herstellen eines tft-substrats
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
JP5054919B2 (ja) 2005-12-20 2012-10-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4911988B2 (ja) * 2006-02-24 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置
US7911855B2 (en) * 2006-02-24 2011-03-22 Renesas Technology Corp. Semiconductor device with voltage interconnections
JP2007251100A (ja) 2006-03-20 2007-09-27 Epson Imaging Devices Corp 電気光学装置、電子機器および半導体装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5158624B2 (ja) 2006-08-10 2013-03-06 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4954639B2 (ja) * 2006-08-25 2012-06-20 パナソニック株式会社 ラッチ回路及びこれを備えた半導体集積回路
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
KR100829570B1 (ko) 2006-10-20 2008-05-14 삼성전자주식회사 크로스 포인트 메모리용 박막 트랜지스터 및 그 제조 방법
TWI442368B (zh) * 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP5063080B2 (ja) 2006-10-27 2012-10-31 株式会社半導体エネルギー研究所 半導体素子の評価方法
TWI481195B (zh) 2006-10-31 2015-04-11 半導體能源研究所股份有限公司 振盪器電路及包含該振盪器電路的半導體裝置
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008151963A (ja) * 2006-12-15 2008-07-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8816484B2 (en) 2007-02-09 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7692954B2 (en) * 2007-03-12 2010-04-06 International Business Machines Corporation Apparatus and method for integrating nonvolatile memory capability within SRAM devices
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP2008277326A (ja) 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
JP5043499B2 (ja) * 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
EP1993127B1 (de) 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Verfahren zur Herstellung eines SOI-Substrats
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5241143B2 (ja) 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
JP2009027701A (ja) * 2007-06-20 2009-02-05 Kawasaki Microelectronics Kk 半導体集積回路
US7583121B2 (en) * 2007-08-30 2009-09-01 Freescale Semiconductor, Inc. Flip-flop having logic state retention during a power down mode and method therefor
US7982250B2 (en) 2007-09-21 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20090085552A1 (en) 2007-09-29 2009-04-02 Olivier Franza Power management using dynamic embedded power gate domains
JP5688203B2 (ja) 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US7619440B2 (en) * 2008-01-30 2009-11-17 Freescale Semiconductor, Inc. Circuit having logic state retention during power-down and method therefor
CN101939791A (zh) 2008-02-19 2011-01-05 夏普株式会社 移位寄存器电路和显示装置以及移位寄存器电路的驱动方法
JP2009212736A (ja) 2008-03-04 2009-09-17 Fujitsu Microelectronics Ltd 半導体集積回路
KR20090108468A (ko) * 2008-04-11 2009-10-15 삼성테크윈 주식회사 메모리 장치 및 그 구동방법
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
US8085076B2 (en) * 2008-07-03 2011-12-27 Broadcom Corporation Data retention flip flop for low power applications
TWI475282B (zh) * 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
US9666719B2 (en) * 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI637444B (zh) 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101631454B1 (ko) 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
TWI585955B (zh) 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
US20100153759A1 (en) * 2008-12-15 2010-06-17 Singhal Rakshit Power gating technique to reduce power in functional and test modes
KR101642384B1 (ko) 2008-12-19 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법
KR101568356B1 (ko) * 2009-01-13 2015-11-12 삼성전자주식회사 전압 바이어싱 회로와 이를 포함하는 메모리 시스템
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN104681079B (zh) * 2009-11-06 2018-02-02 株式会社半导体能源研究所 半导体装置及用于驱动半导体装置的方法
WO2011068033A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101729933B1 (ko) * 2009-12-18 2017-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
TWI590249B (zh) * 2010-12-03 2017-07-01 半導體能源研究所股份有限公司 積體電路，其驅動方法，及半導體裝置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268694A (ja) 2004-03-22 2005-09-29 Sony Corp 半導体集積回路およびその作製方法
US7848169B2 (en) 2007-06-12 2010-12-07 Fujitsu Semiconductor Limited Semiconductor device
US20090237107A1 (en) 2008-03-18 2009-09-24 Samsung Electronics Co., Ltd. Circuit having an active clock shielding structure and semiconductor intergrated circuit including the same
US7978559B2 (en) 2008-09-08 2011-07-12 Samsung Electronics Co., Ltd. Semiconductor memory device and method of operating the same
JP2010178167A (ja) 2009-01-30 2010-08-12 Nec Corp 携帯無線装置及びフレキシブルケーブル
JP2011108342A (ja) 2009-11-20 2011-06-02 Hitachi Global Storage Technologies Netherlands Bv ディスク・ドライブ及びリード・ライト・オフセットの測定方法

Also Published As

Publication number Publication date
JP2020202574A (ja) 2020-12-17
CN107947763B (zh) 2021-12-28
TWI539555B (zh) 2016-06-21
US12021530B2 (en) 2024-06-25
CN107947763A (zh) 2018-04-20
US20150280691A1 (en) 2015-10-01
JP6751743B2 (ja) 2020-09-09
JP2023099188A (ja) 2023-07-11
TW201620075A (zh) 2016-06-01
US11177792B2 (en) 2021-11-16
DE112011102644T5 (de) 2013-06-06
US20210328580A1 (en) 2021-10-21
US20140097867A1 (en) 2014-04-10
US20120032730A1 (en) 2012-02-09
TWI627709B (zh) 2018-06-21
TW201727828A (zh) 2017-08-01
JP7277631B2 (ja) 2023-05-19
TW201212162A (en) 2012-03-16
JP2015144286A (ja) 2015-08-06
US8995174B2 (en) 2015-03-31
CN103069717A (zh) 2013-04-24
JP2022084656A (ja) 2022-06-07
JP6433564B2 (ja) 2018-12-05
US20180375498A1 (en) 2018-12-27
US11677384B2 (en) 2023-06-13
JP2019050402A (ja) 2019-03-28
JP6229032B2 (ja) 2017-11-08
JP2017050549A (ja) 2017-03-09
TWI588941B (zh) 2017-06-21
JP2012257187A (ja) 2012-12-27
JP5358727B2 (ja) 2013-12-04
JP2018029202A (ja) 2018-02-22
JP2013012749A (ja) 2013-01-17
WO2012017843A1 (en) 2012-02-09
KR20130105621A (ko) 2013-09-25
US20230253955A1 (en) 2023-08-10
CN103069717B (zh) 2018-01-30
JP6028052B2 (ja) 2016-11-16
US8547771B2 (en) 2013-10-01
KR101809105B1 (ko) 2017-12-14

Similar Documents

Publication Publication Date Title
DE112011102644B4 (de) Integrierte Halbleiterschaltung
DE112012001395B4 (de) Signalverarbeitungsschaltung
DE112013007798B3 (de) Halbleitervorrichtung
DE112011102837B4 (de) Speichereinrichtung und Halbleitereinrichtung mit Doppelgate und Oxidhalbleiter
DE112011100841B4 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE112011106101B3 (de) Impulssignal-Ausgangsschaltung und Schieberegister
DE112012002113T5 (de) Programmierbarer Logikbaustein
DE112012004307B4 (de) Halbleitervorrichtung
DE112012002760T5 (de) Programmierbarer Logikbaustein
TWI539594B (zh) 包括鎖存電路的半導體裝置
DE102012224361B4 (de) Pegelverschieberschaltung und integrierte Halbleiterschaltung
DE102013207217A1 (de) Programmierbare LSI
DE112012002065T5 (de) Anzeigevorrichtung
DE112012000601T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung sowie Halbleitervorrichtung
DE102013217808A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112011103061T5 (de) Speichervorrichtung
DE112014001257T5 (de) Halbleitervorrichtung
TW201301287A (zh) 半導體裝置的驅動方法
DE112012002077B4 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20140724

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 112011106168

Country of ref document: DE

R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee