DE112012002760T5

DE112012002760T5 - Programmierbarer Logikbaustein

Info

Publication number: DE112012002760T5
Application number: DE112012002760.4T
Authority: DE
Inventors: Tatsuji Nishijima; Seiichi Yoneda
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2011-05-19
Filing date: 2012-05-08
Publication date: 2014-04-17
Also published as: KR20140049096A; JP2016054561A; US20140015566A1; JP5871387B2; KR101466885B1; TWI615972B; US9900007B2; CN103563254A; US20170179955A1; JP2017017743A; JP6177978B2; US9595964B2; KR20140040159A; US8581625B2; JP2017212742A; WO2012157593A1; JP2012257216A; JP6006891B2; TW201308601A; KR101900348B1

Abstract

Aufgabe ist es, einen programmierbaren Logikbaustein zu schaffen, in dem Logikblöcke durch einen programmierbaren Schalter miteinander verbunden sind, wobei der programmierbare Schalter durch einen darin eingebauten Oxidhalbleiter-Transistor gekennzeichnet ist. Der extrem niedrige Sperrstrom des Oxidhalbleiter-Transistors sieht eine Funktion als nichtflüchtiger Speicher vor aufgrund seiner Fähigkeit, ein Potenzial einer Gate-Elektrode eines Transistors zu halten, der mit dem Oxidhalbleiter-Transistor verbunden ist. Die Fähigkeit des Oxidhalbleiter-Transistors, als nichtflüchtiger Speicher zu fungieren, ermöglicht, dass die Konfigurationsdaten zum Steuern der Verbindung der Logikblöcke auch bei Fehlen des Stromversorgungspotenzials aufrechterhalten werden. Daher kann der Neueinschreibvorgang der Konfigurationsdaten beim Einschalten des Bausteins wegfallen, was zur Verringerung des Energieverbrauchs des Bausteins beiträgt.

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft einen programmierbaren Logikbaustein und ein Halbleiterbauelement, das den programmierbaren Logikbaustein enthält. Ferner betrifft die vorliegende Erfindung ein elektronisches Gerät, welches das Halbleiterbauelement enthält.
Technischer Hintergrund
Im Allgemeinen wird eine Schaltungsstruktur einer integrierten Halbleiterschaltung, verkörpert durch eine integrierte Schaltung (IC) oder eine integrierte Großschaltung (LSI), zum Zeitpunkt der Fertigung festgelegt und kann nach der Fertigung nicht mehr verändert werden. Dagegen hat eine als programmierbarer Logikbaustein (PLD) bezeichnete integrierte Halbleiterschaltung eine Struktur, bei der Logikblöcke, die jeweils eine Vielzahl von Logikschaltungen enthalten, durch Verdrahtungen elektrisch miteinander verbunden werden. Bei dem programmierbaren Logikbaustein lässt sich die Schaltungsstruktur jedes Logikblocks durch ein elektrisches Signal steuern.
Demnach kann die Konfiguration des programmierbaren Logikbausteins auch nach der Fertigung noch verändert werden. Folglich können Zeit und Kosten für ein Entwerfen und Entwickeln einer integrierten Halbleiterschaltung stark reduziert werden, wenn auf den programmierbaren Logikbaustein zurückgegriffen wird.
Der programmierbare Logikbaustein umfasst einen komplex programmierbaren Logikbaustein (CPLD) und eine feldprogrammierbare Gatteranordnung (FPGA). Bei jedem der programmierbaren Logikbausteine wird die Verbindung von Logikblöcken durch einen programmierbaren Schalter an einem Schnittpunkt von Verdrahtungen zwischen den Logikblöcken gesteuert, der entsprechend Daten (Konfigurationsdaten) arbeitet, die in einem Speicherbereich gespeichert sind. Mit anderen Worten, in jeden programmierbaren Schalter sind Daten zum Steuern der Verbindung von Verdrahtungen zwischen Logikblöcken programmiert, mittels derer ein Schaltungsaufbau eines programmierbaren Logikbausteins geändert werden kann.
In dem Speicherbereich des programmierbaren Logikbausteins wird hauptsächlich ein flüchtiger Speicher, wie etwa ein statischer Direktzugriffsspeicher (SRAM), verwendet. Andererseits ist in einigen Fällen ein nichtflüchtiger Speicher, der einen Floating-Gate-Transistor enthält, wie etwa ein Flash-Speicher, in dem Speicherbereich enthalten, wie in der Patentschrift 1 offenbart ist.
[Quellenverweis]
[Patentschrift]

[Patentschrift 1] Veröffentlichte japanische Patentanmeldung Nr. 2002-374165

Offenbarung der Erfindung
In den letzten Jahren ist bei elektronischen Geräten die Verringerung des Energieverbrauchs eine wichtige Aufgabe geworden; deshalb besteht ein erheblicher Bedarf an einer Verringerung des Energieverbrauchs der im elektronischen Gerät verwendeten integrierten Halbleiterschaltung. Um den Energieverbrauch zu verringern, ist ein Steuerverfahren vorgeschlagen worden, bei dem die Zuführung eines Versorgungspotenzials zu dem gesamten Halbleiterbauelement oder einem Teil davon vorübergehend unterbrochen wird und nur einem Schaltungsblock, der Energie benötigt, bei Bedarf ein Versorgungspotenzial zugeführt wird (solch ein Verfahren wird im Folgenden als normalerweise ausschaltendes Verfahren bezeichnet).
Bei einem programmierbaren Logikbaustein, der in einem Speicherbereich eines programmierbaren Schalters zum Steuern der Verbindung von Verdrahtungen zwischen Logikblöcken einen flüchtigen Speicher enthält, gehen jedoch bei einer Unterbrechung des Versorgungspotenzials die in dem Speicherbereich gespeicherten Konfigurationsdaten verloren. Demzufolge müssen bei dem programmierbaren Logikbaustein, der im Speicherbereich des programmierbaren Schalters flüchtigen Speicher enthält, jedes Mal, wenn wieder Energie zugeführt wird, Konfigurationsdaten in den flüchtigen Speicher geschrieben werden. Daher tritt eine lange Verzögerungszeit vom Beginn der Energiezufuhr bis zum Betrieb des programmierbaren Logikbausteins auf. Mit anderen Worten, bei dem programmierbaren Logikbaustein, der im Speicherbereich des programmierbaren Schalters flüchtigen Speicher enthält, ist es schwierig, ein normalerweise ausschaltendes Verfahren durchzuführen, bei dem die Zufuhr des Versorgungspotenzials vorübergehend unterbrochen wird.
Falls ein nichtflüchtiger Speicher, der einen Floating-Gate-Transistor aufweist, in einem Speicherbereich eines programmierbaren Schalters zum Steuern der Verbindung von Verdrahtungen zwischen Logikblöcken in einem programmierbaren Logikbaustein verwendet wird, können die Konfigurationsdaten auch dann gehalten werden, wenn das Versorgungspotenzial bei einem selbstsperrenden Ansteuerverfahren zeitweilig nicht zugeführt wird. Allerdings ist ein hohes Potenzial erforderlich, denn beim Schreiben von Daten werden Elektronen in ein Floating-Gate eingespeist; demgemäß ist eine lange Zeit zum Schreiben von Daten erforderlich. Außerdem verschlechtert sich eine Gate-Isolierschicht des Floating-Gates leicht aufgrund des beim Schreiben von Daten erzeugten Tunnelstroms.
Angesichts der oben erwähnten Probleme ist es eine Aufgabe, einen programmierbaren Logikbaustein zu schaffen, der Konfigurationsdaten auch dann halten kann, wenn kein Versorgungspotenzial zugeführt wird, der nach einem Zuführen von Energie eine kurze Anlaufzeit aufweist und mit wenig Energie betrieben werden kann.
In einer Ausführungsform der offenbarten Erfindung weist ein Transistor in einem Speicherbereich eines programmierbaren Schalters zum Steuern der Verbindung von Verdrahtungen zwischen Logikblöcken ein Material auf, das eine hinreichende Verringerung des Sperrstroms des Transistors ermöglicht, wie etwa ein Oxidhalbleitermaterial, das ein Halbleiter mit großer Bandlücke ist. Wenn das Halbleitermaterial verwendet wird, das eine hinreichende Verringerung des Sperrstroms des Transistors ermöglicht, können die Konfigurationsdaten auch dann gehalten werden, wenn kein Versorgungspotenzial zugeführt wird. Spezifische Strukturen eines in der vorliegenden Beschreibung offenbarten programmierbaren Logikbausteins sind wie nachfolgend angegeben.
Eine Ausführungsform der offenbarten Erfindung ist ein programmierbarer Logikbaustein, enthaltend eine Vielzahl von Logikblöcken, die jeweils eine Vielzahl von Logikschaltungen, eine Vielzahl von Verdrahtungen, die elektrisch mit der Vielzahl von Logikblöcken verbunden sind und sich in einer Zeilenrichtung oder in einer Spaltenrichtung erstrecken, und eine Vielzahl von Verdrahtungs-Auswahlschaltungen enthalten, von denen jede an einem Schnittpunkt der Vielzahl von Verdrahtungen vorgesehen ist und die Verbindung der Vielzahl von Verdrahtungen am Schnittpunkt steuert. Jede aus der Vielzahl von Verdrahtungs-Auswahlschaltungen enthält mindestens einen programmierbaren Schalter, der elektrisch mit zwei aus der Vielzahl von Verdrahtungen am Schnittpunkt verbunden ist und die Verbindung der beiden Verdrahtungen steuert. Der programmierbare Schalter umfasst einen ersten Transistor und einen zweiten Transistor. Eine der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des ersten Transistors ist mit einer aus der Vielzahl von Verdrahtungen elektrisch verbunden, und die andere der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des ersten Transistors ist mit einer weiteren aus der Vielzahl von Verdrahtungen elektrisch verbunden. Eine der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des zweiten Transistors ist mit einer Gate-Elektrode des ersten Transistors elektrisch verbunden. Der zweite Transistor weist eine Oxidhalbleiterschicht auf. Ein Potenzial, das von der anderen der Elektroden, nämlich der Source-Elektrode oder der Drain-Elektrode, des zweiten Transistors angelegt wird, wird in der Gate-Elektrode des ersten Transistors gehalten.
In dem obigen Aufbau kann ein Inverter zwischen der einen Elektrode, nämlich die Source-Elektrode oder die Drain-Elektrode, des zweiten Transistors und der Gate-Elektrode des ersten Transistors elektrisch verbunden sein. Außerdem kann der programmierbare Logikbaustein ferner einen dritten Transistor umfassen. Eine der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des dritten Transistors ist mit der einen der Elektroden, nämlich der Source-Elektrode oder der Drain-Elektrode, des ersten Transistors elektrisch verbunden, die andere der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des dritten Transistors ist mit der anderen der Elektroden, nämlich der Source-Elektrode oder der Drain-Elektrode, des ersten Transistors elektrisch verbunden, und eine Gate-Elektrode des dritten Transistors ist mit einer der Elektroden, nämlich der Source-Elektrode oder der Drain-Elektrode, des zweiten Transistors elektrisch verbunden. Der dritte Transistor und der erste Transistor können verschiedene Leitfähigkeitstypen aufweisen.
Bei den obigen Aufbauten ist der erste Transistor vorzugsweise unter Verwendung von einkristallinem Silizium ausgebildet. Weiter ist es vorzuziehen, dass der zweite Transistor über den ersten Transistor mit einer dazwischen eingefügten Isolierschicht gestapelt ist und dass mindestens ein Teil des zweiten Transistors mindestens einen Teil des ersten Transistors überlappt. Weiter ist es vorzuziehen, dass mindestens ein Teil des zweiten Transistors mindestens einen Teil eines ersten Transistors überlappt, der in einem programmierbaren Schalter enthalten ist, der dem programmierbaren Schalter benachbart ist, der den zweiten Transistor enthält.
Ein Kondensator, dessen einer Anschluss mit einer der Elektroden, der Source-Elektrode oder der Drain-Elektrode, des zweiten Transistors elektrisch verbunden ist, kann vorgesehen sein.
Eine weitere Ausführungsform der offenbarten Erfindung ist ein programmierbarer Logikbaustein, enthaltend eine Vielzahl von Logikblöcken, die jeweils eine Vielzahl von Logikschaltungen enthalten, eine Vielzahl von Verdrahtungen, die elektrisch mit der Vielzahl von Logikblöcken verbunden sind und sich in der Zeilenrichtung oder in der Spaltenrichtung erstrecken, und eine Vielzahl von Verdrahtungs-Auswahlschaltungen, von denen jede an einem Schnittpunkt der Vielzahl von Verdrahtungen vorgesehen ist und die Verbindung der Vielzahl von Verdrahtungen am Schnittpunkt steuert. Jede aus der Vielzahl von Verdrahtungs-Auswahlschaltungen enthält mindestens einen programmierbaren Schalter, der elektrisch mit zwei aus der Vielzahl von Verdrahtungen am Schnittpunkt verbunden ist und die Verbindung der beiden Verdrahtungen steuert. Der programmierbare Schalter umfasst einen ersten Transistor, einen zweiten Transistor, einen dritten Transistor und einen vierten Transistor. Eine der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des ersten Transistors ist mit einer aus der Vielzahl von Verdrahtungen elektrisch verbunden, und die andere der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des ersten Transistors ist mit einer anderen aus der Vielzahl von Verdrahtungen elektrisch verbunden. Eine der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des zweiten Transistors ist mit der einen aus der Vielzahl von Verdrahtungen elektrisch verbunden, und die andere der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des zweiten Transistors ist mit einer anderen aus der Vielzahl von Verdrahtungen elektrisch verbunden. Eine der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des dritten Transistors ist mit einer Gate-Elektrode des ersten Transistors elektrisch verbunden. Eine der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des vierten Transistors ist mit einer Gate-Elektrode des zweiten Transistors elektrisch verbunden, und eine Gate-Elektrode des vierten Transistors ist mit einer Gate-Elektrode des dritten Transistors elektrisch verbunden. Der zweite Transistor und der erste Transistor weisen verschiedene Leitfähigkeitstypen auf. Der dritte Transistor und der vierte Transistor weisen jeweils eine Oxidhalbleiterschicht auf. Ein erstes Potenzial, das von der anderen der Elektroden, nämlich der Source-Elektrode oder der Drain-Elektrode, des dritten Transistors angelegt wird, wird in der Gate-Elektrode des ersten Transistors gehalten. Ein zweites Potenzial, das von der anderen der Elektroden, nämlich der Source-Elektrode oder der Drain-Elektrode, des vierten Transistors angelegt wird, wird in der Gate-Elektrode des zweiten Transistors gehalten. Die Polarität des zweiten Potenzials ist entgegengesetzt zur Polarität des ersten Potenzials.
Bei dem oben beschriebenen Aufbau kann ein Kondensator vorgesehen sein, dessen einer Anschluss mit einer der Elektroden, der Source-Elektrode oder der Drain-Elektrode, des dritten Transistors oder des vierten Transistors elektrisch verbunden ist.
Ein Transistor in einem Speicherbereich eines programmierbaren Schalters zum Steuern der Verbindung von Verdrahtungen zwischen Logikblöcken weist ein Halbleitermaterial mit großer Bandlücke auf, wie etwa einen Oxidhalbleiter, der eine hinreichende Verringerung des Sperrstroms des Transistors ermöglicht, wodurch die Konfigurationsdaten auch dann gehalten werden können, wenn kein Versorgungspotenzial zugeführt wird. Bei einem solchen Aufbau kann ein Schreiben von Konfigurationsdaten nach einem Zuführen von Energie entfallen, sodass die Anlaufzeit eines programmierbaren Logikbausteins kurz sein kann. Von daher kann durch ein selbstsperrendes Ansteuerverfahren eine Verringerung des Energieverbrauchs eines programmierbaren Logikbausteins erzielt werden.
Kurze Beschreibung der Zeichnung
In der Zeichnung zeigen:
1A und 1B Schaltpläne, die einen programmierbaren Logikbaustein gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulichen;
2A und 2C Schaltpläne, die jeweils einen Teil eines programmierbaren Logikbausteins gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulichen;
3A bis 3D Schaltpläne, die jeweils einen Teil eines programmierbaren Logikbausteins gemäß einer Ausführungsform der vorliegenden Erfindung zeigen;
4A bis 4C Schaltpläne, die jeweils einen Teil eines programmierbaren Logikbausteins gemäß einer Ausführungsform der vorliegenden Erfindung zeigen;
5A bis 5C Schaltpläne, die jeweils einen Teil eines programmierbaren Logikbausteins gemäß einer Ausführungsform der vorliegenden Erfindung zeigen;
6A bis 6D Schritte bei der Herstellung eines programmierbaren Logikbausteins;
7A und 7B Schritte bei der Herstellung eines programmierbaren Logikbausteins;
8A bis 8C Schritte bei der Herstellung eines programmierbaren Logikbausteins;
9A und 9B Schritte bei der Herstellung eines programmierbaren Logikbausteins;
10 ein Blockschema eines tragbaren elektronischen Geräts;
11 ein Blockschema eines E-Book-Readers;
12A bis 12E jeweils eine Struktur eines Oxidmaterials gemäß einer Ausführungsform der vorliegenden Erfindung;
13A bis 13C eine Struktur eines Oxids;
14A bis 14C eine Struktur eines Oxids;
15A und 15B jeweils eine Struktur eine Oxids;
16 ein Diagramm, das eine durch Berechnen erhaltene Abhängigkeit der Ladungsträgerbeweglichkeit von der Gate-Spannung zeigt;
17A bis 17C Diagramme, die jeweils die durch Berechnen erhaltene Abhängigkeit des Drain-Stroms bzw. der Ladungsträgerbeweglichkeit von der Gate-Spannung zeigen;
18A bis 18C Diagramme, die jeweils die durch Berechnen erhaltene Abhängigkeit des Drain-Stroms bzw. der Ladungsträgerbeweglichkeit von der Gate-Spannung zeigen;
19A bis 19C Diagramme, die jeweils eine durch Berechnen erhaltene Gate-Spannungs-Abhängigkeit des Drain-Stroms bzw. der Ladungsträgerbeweglichkeit zeigen;
20A und 20B Querschnittaufbauten der Transistoren, die für die Berechnung verwendet wurden;
21A bis 21C Diagramme, die jeweils Kenndaten eines Transistors mit einer Oxidhalbleiterschicht zeigen;
22 Röntgendiffraktometrie-Spektren der Probe A und der Probe B;
23 eine Beziehung zwischen dem Sperrstrom eines Transistors und der Substrattemperatur bei der Messung;
24 ein Diagramm, das die V_gs-Abhängigkeit von I_ds und Feldeffekt-Beweglichkeit zeigt;
25A ein Diagramm, das eine Beziehung zwischen der Substrattemperatur und der Schwellenspannung zeigt, und
25B ein Diagramm, das einen Zusammenhang zwischen Substrattemperatur und Feldeffekt-Beweglichkeit zeigt;
26A und 26B einen Grundriss bzw. einen Querschnittsaufbau eines für Messungen verwendeten Transistors;
27A und 27B Grundrisse, die jeweils einen Teil eines Aufbaus eines programmierbaren Logikbausteins veranschaulichen;
28 einen Grundriss, der einen Teil eines Aufbaus eines programmierbaren Logikbausteins veranschaulicht; und
29 einen Schaltplan, der einen programmierbaren Logikbaustein gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht.
Beste Ausführungsform der Erfindung
Im Folgenden werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügte Zeichnung beschrieben. Es ist zu beachten, dass die vorliegende Erfindung nicht auf die nachstehende Beschreibung beschränkt ist, und ein Fachmann wird ohne Weiteres verstehen, dass verschiedene Änderungen und Abwandlungen vorgenommen werden können, ohne vom Erfindungsgedanken und vom Schutzbereich der vorliegenden Erfindung abzuweichen. Dementsprechend ist die vorliegende Erfindung nicht als durch die nachstehende Beschreibung der Ausführungsformen beschränkt anzusehen.
Es ist zu beachten, dass Funktionen von „Source” und „Drain” vertauscht sein können, falls Transistoren anderer Polaritäten eingesetzt werden oder falls sich beispielsweise die Richtung des Stromflusses bei einem Schaltungsbetrieb ändert. Deshalb sind in der vorliegenden Beschreibung die Begriffe „Source” und „Drain” gegeneinander austauschbar.
Es ist zu beachten, dass der Begriff „elektrisch verbunden” den Fall einschließt, in dem Bauelemente durch ein „Objekt mit einer elektrischen Funktion” verbunden sind. Es gibt keine besondere Beschränkung für das „Objekt mit einer elektrischen Funktion”, solange zwischen den durch das Objekt verbundenen Bauelementen elektrische Signale gesendet und empfangen werden können. Beispiele für den „Gegenstand mit einer elektrischen Funktion” sind ein Schaltelement, wie etwa ein Transistor, ein Widerstand, eine Induktivität, ein Kondensator und ein Element mit vielfältigen Funktionen, wie auch eine Elektrode und eine Verdrahtung.
Auch wenn ein Schaltplan unabhängige Bauelemente zeigt, als ob sie elektrisch miteinander verbunden waren, gibt es real einen Fall, in dem eine leitfähige Schicht Funktionen von einer Vielzahl von Bauelementen hat, wie etwa einen Fall, in dem ein Teil einer Verdrahtung auch als Elektrode wirksam wird. Der in der vorliegenden Beschreibung gebrauchte Ausdruck „elektrisch verbunden” schließt auch einen Fall ein, in dem eine leitfähige Schicht Funktionen einer Vielzahl von Bauelementen hat.
Die Begriffe „über” und „unter” bedeuten bei der Beschreibung einer Lagebeziehung von Bauelementen nicht unbedingt „direkt auf” bzw. „direkt unter”. Beispielsweise kann der Ausdruck „eine Gate-Elektrode über einer Gate-Isolierschicht” den Fall meinen, in dem es ein zusätzliches Bauelement zwischen der Gate-Isolierschicht und der Gate-Elektrode gibt.
Es ist zu beachten, dass die Position, die Abmessungen, der Bereich o. Ä. jedes in der Zeichnung und dergleichen veranschaulichten Bauelements unter Umständen zum leichteren Verständnis nicht exakt dargestellt ist. Deshalb ist die offenbarte Erfindung nicht unbedingt auf die Position, die Abmessungen, den Bereich o. Ä., wie in der Zeichnung und dergleichen offenbart, beschränkt.
Die Ordnungszahlen wie „erster”, „zweiter” und „dritter” werden verwendet, um bei den Bauelementen ein Durcheinander zu vermeiden.
(Ausführungsform 1)
In dieser Ausführungsform ist ein Schaltungsaufbau eines programmierbaren Logikbausteins gemäß einer Ausführungsform der offenbarten Erfindung mit Bezug auf 1A und 1B. 2A bis 2C, 3A bis 3D, 4A bis 4C und 5A bis 5C beschrieben.
1A zeigt einen Aufbau eines programmierbaren Logikbausteins gemäß einer Ausführungsform der offenbarten Erfindung. Der programmierbare Logikbaustein enthält eine Vielzahl von Logikblöcken 10, jeweils enthaltend eine Vielzahl von Logikschaltungen, eine Vielzahl von Verdrahtungen 11, die mit der Vielzahl von Logikblöcken 10 elektrisch verbunden sind, und Schaltermatrizes 12, die jeweils an einem Schnittpunkt der Vielzahl von Verdrahtungen 11 vorgesehen sind. Die Vielzahl von Logikblöcken 10 ist vorzugsweise in einer Matrix angeordnet, wie in 1A dargestellt. Mindestens eine Verdrahtung 11 ist zwischen den Logikblöcken 10 vorgesehen und erstreckt sich in der Zeilenrichtung oder in der Spaltenrichtung. Ferner ist jede der Schaltermatrizes 12 an dem Schnittpunkt der Vielzahl von Verdrahtungen 11, die sich in der Zeilenrichtung erstrecken, und der Vielzahl von Verdrahtungen 11, die sich in der Spaltenrichtung erstrecken, vorgesehen. Wie in 1A dargestellt, sind die Vielzahl von Verdrahtungen 11 und die Vielzahl von Schaltermatrizes 12 so vorgesehen, dass sie die Randbereiche der Vielzahl von Logikblöcken 10 umgeben.
Es ist zu beachten, dass die Logikblöcke 10 nicht unbedingt in einer Matrix mit Zwischenräumen angeordnet sind. Zum Beispiel können die Logikblöcke 10 benachbart zueinander in der Zeilenrichtung oder in der Spaltenrichtung ohne Verdrahtung 11 dazwischen vorgesehen sein; in diesem Fall ist mindestens eine Verdrahtung 11 zwischen einander in der Zeilenrichtung oder in der Spaltenrichtung benachbarten Gruppen von Logikblöcken vorgesehen. Jede der Schaltermatrizes 12 ist an dem Schnittpunkt der Vielzahl von Verdrahtungen 11, die sich in der Zeilenrichtung erstrecken, und der Vielzahl von Verdrahtungen 11, die sich in der Spaltenrichtung erstrecken, vorgesehen. Die Vielzahl von Verdrahtungen 11 und die Vielzahl von Schaltermatrizes 12 können so vorgesehen sein, dass sie die Randbereiche der Vielzahl von Logikblöcken 10 umgeben. Jede beliebige Logikschaltung kann als eine in dem Logikblock 10 enthaltenen Logikschaltung verwendet werden. Beispielsweise kann ein Logikgatter verwendet werden, oder es kann eine Logikschaltung, in der Logikgatter kombiniert sind, verwendet werden.
Die Anzahl der Logikblöcke 10, die Anzahl der Verdrahtungen 11 und die Anzahl der Schaltmatrizen 12 sind wie erforderlich festgesetzt und sind nicht auf die Anzahlen in 1A beschränkt.
Der programmierbare Logikbaustein kann ferner einen Vervielfacher, einen Direktzugriffsspeicher-(RAM-)Block, einen Phasenregelkreis-(PLL-)Block oder ein Eingabe/Ausgabe-(E/A-)Element umfassen. Der Vervielfacher dient zur schnellen Vervielfachung mehrerer Datenelemente. Die RAM-Blöcke dienen zur Speicherung bestimmter Daten, d. h. als Speicher. Der PLL-Block dient zur Versorgung einer Schaltung in dem programmierbaren Logikbaustein mit einem Taktsignal. Das E/A-Element dient zur Steuerung der Signalübertragung zwischen dem programmierbaren Logikbaustein und einer externen Schaltung.
Der Logikblock 10 enthält eine Vielzahl von Logikschaltungen. Eine gewünschte, aus der Vielzahl von Logikschaltungen ausgewählte Logikschaltung wird verbunden, so dass eine Logikschaltung mit einer gewünschten Logikfunktion ausgebildet werden kann. Ein solcher Logikblock 10 kann auf eine solche Weise erhalten werden, dass eine Vielzahl von Logikschaltungen über einen Schalter verbunden wird, der das Schalten der Verbindung gemäß gespeicherten Daten durchführt.
Alternativ kann der obige Logikblock 10 unter Verwendung einer Nachschlagetabelle ausgebildet werden, die eine Vielzahl von Logikschaltungen enthält. Als Antwort auf ein Eingangssignal kann die Nachschlagetabelle arithmetische Verarbeitung gemäß Daten durchführen, die in einem in jedem Logikblock vorgesehenen Speicher gespeichert sind, um ein Ausgangssignal auszugeben.
Der Logikblock 10 kann eine sequenzielle Schaltung, wie etwa eine Kippschaltung oder eine Zählschaltung, umfassen; beispielsweise kann ein Schieberegister vorgesehen sein.
1B stellt einen Aufbau einer der Schaltermatrizes 12 in 1A dar. Wie in 1B dargestellt, enthält die Schaltermatrix 12 Verdrahtungs-Auswahlschaltungen 13 jeweils an einem Schnittpunkt einer aus der Vielzahl von Verdrahtungen 11, die sich in der Zeilenrichtung erstrecken, und einer aus der Vielzahl von Verdrahtungen 11, die sich in der Spaltenrichtung erstrecken.
2A stellt einen Aufbau der Verdrahtungs-Auswahlschaltung 13 in 1B dar. Die Verdrahtungs-Auswahlschaltung 13 enthält Verdrahtungen 11a bis 11d und programmierbare Schalter 30a bis 30f. Die Verdrahtung 11a ist elektrisch mit der Verdrahtung 11b über den programmierbaren Schalter 30a, mit der Verdrahtung 11c über den programmierbaren Schalter 30e und mit der Verdrahtung 11d über den programmierbaren Schalter 30d verbunden. Die Verdrahtung 11b ist elektrisch mit der Verdrahtung 11c über den programmierbaren Schalter 30b und mit der Verdrahtung 11d über den programmierbaren Schalter 30f verbunden. Die Verdrahtung 11c ist elektrisch mit der Verdrahtung 11d über den programmierbaren Schalter 30c verbunden.
Die Verdrahtung 11a und die Verdrahtung 11c entsprechen den Verdrahtungen 11, die sich in der Zeilenrichtung erstrecken, wie in 1A und 1B gezeigt, und jede aus der Verdrahtung 11a und der Verdrahtung 11c kann sich in der Verdrahtungs-Auswahlschaltung 13 in eine andere Richtung verzweigen. Zum Beispiel kann, wie in 2A dargestellt, die sich in der Zeilenrichtung erstreckende Verdrahtung 11a über die programmierbaren Schalter 30a und 30d mit den Verdrahtungen 11b und 11d elektrisch verbunden werden, um sich in der Spaltenrichtung zu verzweigen. Ähnlich können sich auch die Verdrahtung 11b und die Verdrahtung 11d, die den Verdrahtungen 11 entsprechen, die sich in der Spaltenrichtung erstrecken, wie in 1A und 1B gezeigt, über die programmierbaren Schalter 30a bis 30d der Verdrahtungs-Auswahlschaltung 13 auch in der Zeilenrichtung verzweigen.
Obwohl vier Verdrahtungen (die Verdrahtungen 11a bis 11d) in der Verdrahtungs-Auswahlschaltung 13 in 2A vorgesehen sind, ist der Aufbau der in dieser Ausführungsform beschriebenen Verdrahtungs-Auswahlschaltung 13 nicht auf den obigen Aufbau beschränkt. Die Anzahl von in einer Verdrahtungs-Auswahlschaltung vorgesehenen Verdrahtungen hängt von der Anzahl der in einem programmierbaren Logikbaustein vorgesehenen Verdrahtungen ab; daher sind nach Bedarf zwei oder mehr Verdrahtungen vorgesehen, und die programmierbaren Schalter sind gemäß der Anzahl der Verdrahtungen vorgesehen.
Hier steuert jeder der programmierbaren Schalter 30a bis 30f die Verbindung von zwei der Verdrahtungen 11a bis 11d gemäß gespeicherten Daten (auch als Konfigurationsdaten bezeichnet). Somit werden in der Verdrahtungs-Auswahlschaltung 13 Ein- und Ausschaltzustände der programmierbaren Schalter 30a bis 30f verändert, sodass eine gewünschte Verbindungsbeziehung der Verdrahtungen 11a bis 11d erhalten werden kann.
Mit anderen Worten, in der am Schnittpunkt der Verdrahtungen 11 in der Schaltermatrix 12 vorgesehenen Verdrahtungs-Auswahlschaltung 13 werden Ein- und Ausschaltzustände der programmierbaren Schalter 30a bis 30f verändert, sodass gewünschte Logikblöcke 10 aus der Vielzahl von Logikblöcken 10 selektiv verbunden werden können. Somit kann ein programmierbarer Logikbaustein mit einer gewünschten Logikfunktion ausgebildet werden. Die auf diese Weise vorgesehene Schaltermatrix 12 ermöglicht es, dass zwei gewünschte Logikblöcke 10 direkt miteinander verbunden werden, ohne dass ein weiterer Logikblock 10 dazwischen vorgesehen ist.
2B stellt einen Aufbau eines programmierbaren Schalters 30 dar, der jedem der programmierbaren Schalter 30a bis 30f in 2A entspricht. Der programmierbare Schalter in 2B enthält einen Anschluss A, einen Anschluss B, einen Speicherbereich 32 und einen Schaltbereich 34.
Bei dem programmierbaren Schalter 30 wird der Schaltbereich 34 gemäß Konfigurationsdaten gesteuert, die im Speicherbereich 32 gespeichert sind, und somit wird die Verbindung zwischen dem Anschluss A und dem Anschluss B gesteuert. Jeder aus dem Anschluss A und dem Anschluss B ist mit einer aus der Vielzahl von in der Verdrahtungs-Auswahlschaltung 13 vorgesehenen Verdrahtungen 11 elektrisch verbunden. Der Schaltbereich 34 ist mit den in der Verdrahtungs-Auswahlschaltung 13 vorgesehenen Verdrahtungen 11 über den Anschluss A und den Anschluss B elektrisch verbunden. Der Speicherbereich 32 ist mit einer Datenleitung D zum Zuführen eines Potenzials der in den Speicherbereich zu speichernden Konfigurationsdaten, mit einer Wortleitung W zum Zuführen eines Signals zum Steuern des Schreibens der Konfigurationsdaten in den Speicherbereich und mit dem Schaltbereich 34 an einem Knoten, der die Konfigurationsdaten speichert, elektrisch verbunden.
2C veranschaulicht einen Aufbau des in dem programmierbaren Schalter 30 enthaltenen Speicherbereiches 32. Wie in 2C veranschaulicht, umfasst der Speicherbereich 32 einen Transistor 40. Eine der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des Transistors 40 ist mit dem Schaltbereich 34 elektrisch verbunden, die andere der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des Transistors 40 ist mit der Datenleitung D elektrisch verbunden, und die Gate-Elektrode des Transistors 40 ist mit der Wortleitung elektrisch verbunden. Hier wird als Transistor 40 ein Transistor mit einem extrem niedrigen Sperrstrom verwendet. Im gesperrten Zustand des Transistors 40 kann ein Potenzial, das den Konfigurationsdaten entspricht, in der einen mit dem Schaltbereich 34 elektrisch verbundenen Elektrode, nämlich der Source-Elektrode oder der Drain-Elektrode, gehalten werden. Beispielsweise können, wenn der Zustand, in dem eine der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, auf einem hohen Potenzial ist, „1” entspricht, und der Zustand, in dem eine der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, auf einem niedrigen Potenzial ist, „0” entspricht, Ein-Bit-Konfigurationsdaten gespeichert werden.
Der Transistor mit dem extrem niedrigen Sperrstrom enthält in einer Kanalbildungszone einen Halbleiter mit großer Bandlücke, der eine breitere Bandlücke und eine niedrigere Eigenleitungsdichte als ein Silizium-Halbleiter besitzt. Als ein Beispiel eines Halbleiters mit großer Bandlücke, der eine breitere Bandlücke und eine niedrigere Eigenleitungsdichte als ein Silizium-Halbleiter aufweist, kann zum Beispiel ein Verbindungshalbleiter, wie etwa Siliziumkarbid (SiC) oder Galliumnitrid (GaN), ein Oxidhalbleiter, der aus einem Metalloxid gebildet ist, wie etwa ein auf In-Ga-Zn-O basierender Oxidhalbleiter, o. ä. verwendet werden. In dieser Ausführungsform wird als Transistor mit einem extrem niedrigen Sperrstrom im Speicherbereich 32 ein Transistor mit einem Oxidhalbleiter verwendet. Es ist zu beachten, dass in einem Schaltplan unter Umständen neben einem Transistor „OS” (von Englisch: Oxide Semiconductor) vermerkt ist, um anzugeben, dass der Transistor einen Oxidhalbleiter enthält.
3A zeigt eine spezielle Schaltungsstruktur des programmierbaren Schalters 30, der den Speicherbereich 32 und den Schaltbereich 34 umfasst. Der programmierbare Schalter in 3A umfasst einen Transistor 112 und einen Transistor 110. Eine der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des Transistors 112 ist mit dem zweiten Anschluss A elektrisch verbunden, und die andere der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des Transistors 112 ist mit dem Anschluss B des programmierbaren Schalters elektrisch verbunden. Eine der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des Transistors 110 ist mit einer Gate-Elektrode des Transistors 112 elektrisch verbunden, die andere der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des Transistors 110 ist mit einer Datenleitung D elektrisch verbunden, und eine Gate-Elektrode des Transistors 110 ist mit der Wortleitung W elektrisch verbunden.
Der Anschluss A ist ein Anschluss des programmierbaren Schalters und ist mit einer aus der Vielzahl von in der Verdrahtungs-Auswahlschaltung 13 vorgesehenen Verdrahtungen 11 elektrisch verbunden. Der Anschluss B ist der andere Anschluss des programmierbaren Schalters und ist mit einer weiteren aus der Vielzahl von in der Verdrahtungs-Auswahlschaltung 13 vorgesehenen Verdrahtungen 11 elektrisch verbunden. Der Transistor 110 entspricht dem Speicherbereich 32 in 2B; er enthält eine Oxidhalbleiterschicht. Der Transistor 112 entspricht dem Schaltbereich 34 in 2B. Es ist zu beachten, dass der Transistor 112 ein n-Kanal-Transistor oder ein p-Kanal-Transistor sein kann. In dieser Ausführungsform ist der Transistor 112 ein n-Kanal-Transistor.
Bei dem programmierbaren Schalter in 3A wird einem Knoten, an dem die eine der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des Transistors 110 und die Gate-Elektrode des Transistors 112 miteinander elektrisch verbunden sind (im Folgenden auch als Knoten FG bezeichnet) ein Potenzial zugeführt, das Konfigurationsdaten entspricht, und das Potenzial wird im Knoten FG gehalten, sodass die elektrische Leitung zwischen dem Anschluss A und dem Anschluss B festgelegt ist. Nachstehend sind eine Schreiboperation und eine Halteoperation für die Konfigurationsdaten in dem programmierbaren Schalter beschrieben.
Zuerst wird das Potenzial der Wortleitung W auf einen den Transistor 110 durchsteuernden Pegel gebracht, damit der Transistor 110 durchgesteuert wird. Somit wird ein Potenzial der Datenleitung D dem Knoten FG zugeführt. Mit anderen Worten, der Gate-Elektrode des Transistors 112 wird ein bestimmtes Potenzial zugeführt (Schreiben von Daten). Hier wird, falls das bestimmte Potenzial ein hohes Potenzial ist, der n-Kanal-Transistor 112 eingeschaltet, sodass elektrische Leitung zwischen dem Anschluss A und dem Anschluss B erhalten wird. Falls das bestimmte Potenzial ein niedriges Potenzial ist, wird der n-Kanal-Transistor 112 ausgeschaltet, sodass elektrische Leitung zwischen dem Anschluss A und dem Anschluss B nicht erhalten wird.
Nachdem das Potenzial der Datenleitung D in den Knoten FG geschrieben worden ist, während das Potenzial der Datenleitung D gehalten wurde, wird das Potenzial der Wortleitung W auf einen den Transistor 110 sperrenden Pegel gebracht, damit der Transistor 110 gesperrt wird. Der Transistor 110 weist ein Halbleitermaterial mit großer Bandlücke, wie etwa einen Oxidhalbleiter, auf und hat einen extrem niedrigen Sperrstrom; deshalb wird das bestimmte Potenzial, das dem Knoten FG zugeführt wurde, gehalten (Halten von Daten). Mit anderen Worten, das bestimmte Potenzial, das der Gate-Elektrode des Transistors 112 zugeführt wird, wird gehalten, und folglich wird auch der Verbindungszustand des Transistors 112 beibehalten. Dadurch kann ein Verbindungszustand des programmierbaren Schalters in 3A ohne Zuführung eines Versorgungspotenzials gehalten werden.
Somit enthält ein Transistor in einem Speicherbereich eines programmierbaren Schalters zum Steuern der Verbindung von Verdrahtungen zwischen Logikblöcken ein Halbleitermaterial mit großer Bandlücke, wie etwa einen Oxidhalbleiter, der eine hinreichende Verringerung des Sperrstroms des Transistors ermöglicht, wodurch die Konfigurationsdaten über eine lange Zeit auch dann gehalten werden können, wenn kein Versorgungspotenzial zugeführt wird, und ein Verbindungszustand des programmierbaren Schalters kann beibehalten werden. Dementsprechend kann auch dann, wenn einem Logikblock und einer Vielzahl von programmierbaren Schaltern kein Versorgungspotenzial zugeführt wird, durch ein Ansteuerverfahren (selbstsperrendes Ansteuerverfahren), bei dem eine Zuführung eines Versorgungspotenzials zum gesamten programmierbaren Logikbaustein oder zu einem Teil davon zeitweilig unterbrochen wird und nur einem Schaltungsblock dann ein Versorgungspotenzial zugeführt wird, wenn er es benötigt, ein Verbindungszustand der Logikblöcke beibehalten werden. Folglich kann durch das selbstsperrende Ansteuerverfahren ein Schreiben von Konfigurationsdaten nach einem Zuführen von Energie entfallen, sodass die Anlaufzeit des programmierbaren Logikbausteins kurz sein kann. Von daher kann durch das selbstsperrende Ansteuerverfahren eine Verringerung des Energieverbrauchs des programmierbaren Logikbausteins in dieser Ausführungsform erzielt werden.
Des Weiteren wird dem Knoten FG durch den Transistor 110 ein Potenzial zugeführt, das Konfigurationsdaten entspricht, wodurch die Daten geschrieben werden können. Im Vergleich zu dem Fall, in dem ein Floating-Gate für einen Speicherbereich eines programmierbaren Schalters verwendet wird und Konfigurationsdaten durch Einspeisen von Elektronen geschrieben werden, können das Potenzial und die Zeit, die für ein Schreiben von Daten benötigt werden, stark verringert werden. Außerdem tritt Verschlechterung einer Gate-Isolierschicht eines Floating-Gates aufgrund des beim Einspeisen von Elektronen erzeugten Tunnelstroms nicht auf; dementsprechend kann die Anzahl der Wiederbeschreibzyklen erhöht werden.
Bei einem üblichen programmierbaren Logikbaustein wird ein Verbindungszustand von Logikblöcken geändert, indem ein programmierbarer Schalter in einem Zustand geschaltet wird, in dem ein Halbleiterbauelement, das den programmierbaren Logikbaustein enthält, nicht betrieben wird. Dies wird als Konfiguration bezeichnet. Dagegen wird ein Konfigurieren, das in einem Zustand erfolgt, in dem das Halbleiterbauelement betrieben wird, dynamische Konfiguration genannt. Wie oben beschrieben, kann der programmierbare Schalter der vorliegenden Ausführungsform Konfigurationsdaten mit hoher Geschwindigkeit schreiben; dementsprechend lässt sich die dynamische Konfiguration leicht durchführen.
Bei dem programmierbaren Schalter kann der Verbindungszustand der Vielzahl von Logikschaltungen nicht nur in der Verdrahtungs-Auswahlschaltung 13 in 1A, sondern auch in dem Logikblock 10 in 1A gespeichert werden.
Programmierbare Schalter, die jeweils einen Aufbau haben, der von dem Aufbau in 3A verschieden ist, sind mit Bezug auf 3B bis 3D, 4A bis 4C und 5A bis 5C beschrieben.
Ein programmierbarer Schalter in 3B ist von dem programmierbaren Schalter in 3A insofern verschieden, als er einen Kondensator 116 enthält. Ein Anschluss des Kondensators 116 ist mit dem Knoten FG elektrisch verbunden, und der andere Anschluss des Kondensators 116 ist auf einem festen Potenzial gehalten. Der andere Anschluss des Kondensators 116 liegt in dieser Ausführungsform an Masse. Es ist zu beachten, dass der übrige Aufbau jenem des programmierbaren Schalters von 3A ähnlich ist.
Der Kondensator 116 ist auf diese Weise vorgesehen, sodass die Ladung, die dem Knoten FG beim Anlegen eines den Konfigurationsdaten entsprechenden Potenzials an den Knoten FG von der Datenleitung zugeführt wird, problemlos gehalten werden kann; dementsprechend ist es leicht, das Merkmal „Halten von Konfigurationsdaten” des programmierbaren Schalters zu verbessern. Falls die Parasitärkapazität des Knotens FG groß genug ist, kann auch ohne einen Kondensator ein Effekt erzielt werden, der jenem ähnlich ist, der in dem Fall erhalten wird, in dem ein Kondensator 116 vorgesehen ist.
Ein programmierbarer Schalter von 3C ist von dem programmierbaren Schalter von 3A insofern verschieden, als zwischen einer der Elektroden, nämlich der Source-Elektrode oder der Drain-Elektrode, des Transistors 110 und der Gate-Elektrode des Transistors 112 ein Puffer 118 vorgesehen ist. Hier ist der Knoten, der die Gate-Elektrode des Transistors 112 umfasst, der Knoten FG. Es ist zu beachten, dass der übrige Aufbau jenem des programmierbaren Schalters in 3A ähnlich ist.
Der Puffer 118 ist derart vorgesehen, und dem Knoten FG wird von einer Stromversorgungsleitung ein Potenzial zugeführt, sodass eine Änderung eines Potenzials des Knotens FG infolge einer kapazitiven Kopplung des Transistors 112 auch dann verhindert werden kann, wenn sich das Potenzial des Anschlusses A oder des Anschlusses B ändert. Ferner kann, wenn der Puffer 118 vorgesehen ist, auch dann dem Knoten FG ein dem Versorgungspotenzial entsprechendes Potenzial zugeführt werden, wenn das von der Datenleitung D zugeführte Potenzial im Transistor 110 um das Schwellenpotenzial des Transistors 110 abfällt.
Ein programmierbarer Schalter von 3D ist von dem programmierbaren Schalter von 3A insofern verschieden, als zwischen der einen der Elektroden, nämlich der Source-Elektrode oder der Drain-Elektrode, des Transistors 110 und der Gate-Elektrode des Transistors 112 ein Inverter 120 vorgesehen ist. Hier ist der Knoten, der die Gate-Elektrode des Transistors 112 umfasst, der Knoten FG. Es ist zu beachten, dass der übrige Aufbau jenem des programmierbaren Schalters von 3A ähnlich ist. Eine Polarität des von der Datenleitung D zugeführten Potenzials wird durch den Inverter 120 umgekehrt, sodass eine Betriebsweise des Transistors 112 in dem programmierbaren Schalter in 3D die Umkehrung der Betriebsweise des Transistors 112 in dem programmierbaren Schalter in 3A ist.
Der Inverter 120 ist derart vorgesehen, und dem Knoten FG wird von einer Stromversorgungsleitung ein Potenzial zugeführt, sodass eine Änderung eines Potenzials des Knotens FG infolge einer kapazitiven Kopplung des Transistors 112 auch dann verhindert werden kann, wenn sich das Potenzial des Anschlusses A oder des Anschlusses B ändert. Ferner kann, wenn der Inverter 120 vorgesehen ist, auch dann dem Knoten FG ein dem Versorgungspotenzial entsprechendes Potenzial zugeführt werden, wenn das von der Datenleitung D zugeführte Potenzial im Transistor 110 um das Schwellenpotenzial des Transistors 110 abfällt.
In jedem der programmierbaren Schalter in 3A bis 3D wird der Transistor 112 im Schaltbereich verwendet, aber der Aufbau des Schaltbereichs gemäß dieser Ausführungsform ist nicht darauf beschränkt. Ein Übertragungsgatter 134 kann anstelle des im Schaltbereich verwendeten Transistors 112 verwendet werden.
Beispielsweise kann eine in 4A dargestellte Struktur genutzt werden. Ein programmierbarer Schalter in 4A umfasst einen Transistor 130, das Übertragungsgatter 134 und einen Inverter 144. Das Übertragungsgatter 134 umfasst einen n-Kanal-Transistor und einen p-Kanal-Transistor. Eine der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, jedes der Transistoren ist mit dem Anschluss A elektrisch verbunden, und die andere der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, jedes der Transistoren ist mit dem Anschluss B elektrisch verbunden. Eine Gate-Elektrode des n-Kanal-Transistors (Knoten FG1) ist mit einer der Elektroden, nämlich der Source-Elektrode oder der Drain-Elektrode, des Transistors 130 elektrisch verbunden, und eine Gate-Elektrode des p-Kanal-Transistors (Knoten FG2) ist durch den Inverter 144 mit einer der Elektroden, der Source-Elektrode oder der Drain-Elektrode, des Transistors 130 elektrisch verbunden. Die andere der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des Transistors 130 ist mit der Datenleitung D elektrisch verbunden, und eine Gate-Elektrode des Transistors 130 ist mit der Wortleitung W elektrisch verbunden. Der Transistor 130 weist eine Oxidhalbleiterschicht auf. Obwohl der Inverter 144 zwischen der einen Elektrode, nämlich der Source-Elektrode oder der Drain-Elektrode, des Transistors 130 und der Gate-Elektrode des p-Kanal-Transistors des Übertragungsgatters 134 in 4A vorgesehen ist, ist der Aufbau des programmierbaren Schalters nicht darauf beschränkt. Der Inverter 144 kann zwischen der einen Elektrode, nämlich der Source-Elektrode oder der Drain-Elektrode, des Transistors 130 und der Gate-Elektrode des n-Kanal-Transistors des Übertragungsgatters 134 vorgesehen sein.
Mit anderen Worten, der programmierbare Schalter von 4A ist von dem programmierbaren Schalter von 3A insofern verschieden, als das Übertragungsgatter 134 anstelle des im Schaltbereich enthaltenen Transistors 112 vorgesehen ist, und dass der Inverter 144 zwischen der Gate-Elektrode eines der Transistoren des Übertragungsgatters 134 und der einen Elektrode, nämlich der Source-Elektrode oder der Drain-Elektrode, des Transistors 130 vorgesehen ist.
Falls ein Schaltbereich eines programmierbaren Schalters einen Transistor enthält, ist es erforderlich, an die Gate-Elektrode des Transistors ein Potenzial anzulegen, das um die Schwellenspannung höher (oder niedriger) als das höchste (oder niedrigste) Potenzial ist, das an der Source-Elektrode oder der Drain-Elektrode des Transistors anliegt, damit der Verbindungszustand (durchgesteuerter oder gesperrter Zustand) des Transistors beibehalten wird. Wenn, wie oben beschrieben, im Schaltbereich eines programmierbaren Schalters jedoch ein Übertragungsgatter verwendet wird, kann auch dann ein Schalten erfolgen, wenn an der Gate-Elektrode kein Potenzial anliegt, das um die Schwellenspannung höher (oder niedriger) als das höchste (oder niedrigste Potenzial ist. Dementsprechend kann eine Verringerung des Energieverbrauchs des programmierbaren Schalters erzielt werden.
Ein programmierbarer Schalter in 4B ist von dem programmierbaren Schalter in 4A insofern verschieden, als er einen Kondensator 136 enthält. Ein Anschluss des Kondensators 136 ist mit dem Knoten FG1 elektrisch verbunden, und der andere Anschluss des Kondensators 136 ist auf einem festen Potenzial gehalten. Der andere Anschluss des Kondensators 136 liegt in dieser Ausführungsform an Masse. Es ist zu beachten, dass der übrige Aufbau jenem des programmierbaren Schalters von 4A ähnlich ist.
Der Kondensator 136 ist derart vorgesehen, dass die Ladung, die dem Knoten FG1 beim Anlegen eines Potenzials, das den Konfigurationsdaten für den Knoten FG1 von der Datenleitung D entspricht, zugeführt wird, ohne Weiteres gehalten werden kann; dementsprechend ist es leicht, die Konfigurationsdaten-Halte-Eigenschaften des programmierbaren Schalters zu verbessern. Falls die parasitäre Kapazität des Knotens FG1 hinreichend groß ist, kann auch ohne einen Kondensator ein Effekt erzielt werden, der jenem ähnlich ist, der in dem Fall erhalten wird, in dem ein Kondensator 136 vorgesehen ist.
Ein programmierbarer Schalter von 4C ist von dem programmierbaren Schalter von 4A insofern verschieden, als zwischen der einen der Elektroden, nämlich der Source-Elektrode oder der Drain-Elektrode, des Transistors 130 und der Gate-Elektrode des n-Kanal-Transistors des Übertragungsgatters 134 ein Puffer 146 vorgesehen ist. Es ist zu beachten, dass der übrige Aufbau jenem des programmierbaren Schalters von 4A ähnlich ist.
Der Inverter 144 und der Puffer 146 sind vorgesehen, und jedem aus dem Knoten FG1 und dem Knoten FG2 wird von einer Stromversorgungsleitung ein Potenzial zugeführt, sodass eine Änderung von Potenzialen des Knotens FG1 und des Knotens FG2 infolge einer kapazitiven Kopplung der Transistoren des Übertragungsgatters 134 auch dann verhindert werden kann, wenn sich das Potenzial des Anschlusses A oder des Anschlusses B ändert. Ferner kann, wenn der Inverter 144 und der Puffer 146 vorgesehen sind, ein Potenzial, das dem Versorgungspotenzial entspricht, auch dann dem Knoten FG1 und dem Knoten FG2 zugeführt werden, wenn das Potenzial, das von der Datenleitung D zugeführt wird, im Transistor 130 um das Schwellenpotenzial des Transistors 130 abfällt.
In jedem der programmierbaren Schalter in 4A bis 4C ist der Inverter 144 so verwendet, dass ein Potenzial, das einer Gate-Elektrode eines Transistors des Übertragungsgatters 134 im Schaltbereich zugeführt wird, und ein Potenzial, das einer Gate-Elektrode des anderen Transistors des Übertragungsgatters 134 zugeführt wird, einander entgegengesetzte Polaritäten aufweisen. Jedoch ist der Aufbau des programmierbaren Schalters gemäß dieser Ausführungsform nicht darauf beschränkt. Die Datenleitung D, der ein Potenzial zugeführt wird, eine Datenleitung DB, der ein Potenzial mit einer Polarität zugeführt wird, die einer Polarität des Potenzials entgegengesetzt ist, das der Datenleitung D zugeführt wird, und Transistoren, die einen Oxidhalbleiter enthalten und die mit den jeweiligen Datenleitungen elektrisch verbunden sind, können verwendet werden.
Beispielsweise kann eine in 5A dargestellte Struktur genutzt werden. Ein programmierbarer Schalter in 5A enthält einen Transistor 150, einen Transistor 152 und ein Übertragungsgatter 154. Das Übertragungsgatter 154 umfasst einen n-Kanal-Transistor und einen p-Kanal-Transistor. Eine der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, jedes der Transistoren des Übertragungsgatters 154 ist mit dem Anschluss A elektrisch verbunden, und die andere der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, jedes der Transistoren des Übertragungsgatters 154 ist mit dem Anschluss B elektrisch verbunden. Eine Gate-Elektrode des n-Kanal-Transistors (Knoten FG1) ist mit einer der Elektroden, nämlich der Source-Elektrode oder der Drain-Elektrode, des Transistors 150 elektrisch verbunden, und eine Gate-Elektrode des p-Kanal-Transistors (Knoten FG2) ist mit einer der Elektroden, der Source-Elektrode oder der Drain-Elektrode, des Transistors 152 elektrisch verbunden. Die andere der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des Transistors 150 ist mit der Datenleitung D elektrisch verbunden, und eine Gate-Elektrode des Transistors 150 ist mit der Wortleitung W elektrisch verbunden. Die andere der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des Transistors 152 ist mit der Datenleitung DB elektrisch verbunden, und eine Gate-Elektrode des Transistors 152 ist mit der Wortleitung W elektrisch verbunden. Der Transistor 150 und der Transistor 152 weisen jeweils eine Oxidhalbleiterschicht auf. Ein Potenzial der Datenleitung D und ein Potenzial der Datenleitung DB weisen entgegengesetzte Polaritäten auf.
Mit anderen Worten, der programmierbare Schalter von 5A ist von dem programmierbaren Schalter von 3A insofern verschieden, als das Übertragungsgatter 154 anstelle des im Schaltbereich enthaltenen Transistors 112 vorgesehen ist, und dass die Datenleitung DB und der Transistor 152 vorgesehen sind.
Wie oben beschrieben, kann, wenn in einem Schaltbereich eines programmierbaren Schalters ein Übertragungsgatter verwendet wird, ein Schalten auch dann ausgeführt werden, wenn an einer Gate-Elektrode kein Potenzial anliegt, das um die Schwellenspannung des Transistors höher (oder niedriger) ist als das höchste (oder niedrigste) an eine Source-Elektrode oder eine Drain-Elektrode eines Transistors angelegte Potenzial, wie bei dem programmierbaren Schalter mit dem Übertragungsgatter von 4A. Dementsprechend kann eine Verringerung des Energieverbrauchs des programmierbaren Schalters erzielt werden.
Ein programmierbarer Schalter in 5B ist von dem programmierbaren Schalter in 5A insofern verschieden, als er einen Kondensator 156 und einen Kondensator 158 enthält. Ein Anschluss des Kondensators 156 ist mit dem Knoten FG1 elektrisch verbunden, und der andere Anschluss des Kondensators 156 ist mit einem festen Potenzial elektrisch verbunden. Ein Anschluss des Kondensators 158 ist mit dem Knoten FG2 elektrisch verbunden, und der andere Anschluss des Kondensators 158 ist mit einem festen Potenzial elektrisch verbunden. Der andere Anschluss jedes der Kondensatoren 156 und 158 liegt in dieser Ausführungsform an Masse. Es ist zu beachten, dass der übrige Aufbau jenem des programmierbaren Schalters von 5A ähnlich ist.
Der Kondensator 156 und der Kondensator 158 sind derart vorgesehen, dass die Ladung, die dem Knoten FG1 und dem Knoten FG2 beim Anlegen eines Potenzials, das den Konfigurationsdaten für den Knoten FG1 von der Datenleitung D entspricht, und eines Potenzials, das den Konfigurationsdaten für den Knoten FG2 von der Datenleitung DB entspricht, zugeführt wird, ohne Weiteres gehalten werden kann; dementsprechend ist es leicht, die Konfigurationsdaten-Halte-Eigenschaften des programmierbaren Schalters zu verbessern. Falls die parasitäre Kapazität jedes aus dem Knoten FG1 und dem Knoten FG2 hinreichend groß ist, kann auch ohne einen Kondensator ein Effekt erzielt werden, der jenem ähnlich ist, der in dem Fall erhalten wird, in dem der Kondensator 156 und der Kondensator 158 vorgesehen sind.
Alternativ kann, wie bei einem programmierbaren Schalter in 5C, ein Kondensator 160 vorgesehen sein, dessen einer Anschluss mit dem Knoten FG1 elektrisch verbunden ist, und dessen anderer Anschluss mit dem Knoten FG2 elektrisch verbunden ist. Es ist zu beachten, dass der übrige Aufbau jenem des programmierbaren Schalters von 5A ähnlich ist.
Es ist zu beachten, dass jeder der programmierbaren Schalter von 4A bis 4C und 5A bis 5C in Kombination mit einer Struktur verwendet werden kann, die einer der Strukturen des programmierbaren Schalters von 3B bis 3D ähnlich ist.
Wie oben beschrieben, enthält ein Transistor in einem Speicherbereich eines programmierbaren Schalters zum Steuern der Verbindung von Verdrahtungen zwischen Logikblöcken ein Halbleitermaterial mit großer Bandlücke, wie etwa einen Oxidhalbleiter, der eine hinreichende Verringerung des Sperrstroms des Transistors ermöglicht, wodurch die Konfigurationsdaten auch dann gehalten werden können, wenn kein Versorgungspotenzial zugeführt wird. Folglich kann ein Schreiben von Konfigurationsdaten nach einem Zuführen von Energie entfallen, sodass die Anlaufzeit eines programmierbaren Logikbausteins kurz sein kann. Von daher kann durch das selbstsperrende Ansteuerverfahren eine Verringerung des Energieverbrauchs eines programmierbaren Logikbausteins erzielt werden.
Die Strukturen, die Verfahren und Ähnliches in dieser Ausführungsform können miteinander kombiniert werden oder können ggf. auch mit einer der Strukturen, einem der Verfahren und Ähnlichem in den anderen Ausführungsformen kombiniert werden.
(Ausführungsform 2)
In dieser Ausführungsform wird ein Verfahren zum Herstellen des programmierbaren Schalters des programmierbaren Logikbausteins in der Ausführungsform 1 mit Bezug auf 6A bis 6D, 7A und 7B, 8A bis 8C und 9A und 9B beschrieben. Als ein Beispiel wird ein Verfahren zum Herstellen des programmierbaren Schalters beschrieben, der den Transistor 110 und den Transistor 112 enthält, wie in 3A veranschaulicht ist. Es ist zu beachten, dass in 6A bis 6D, 7A und 7B, 8A bis 8C und 9A und 9B eine Querschnittsansicht längs der Linie A-B einer Querschnittansicht einer Zone entspricht, in welcher der Transistor 110, der eine Oxidhalbleiterschicht aufweist, und der n-Kanal-Transistor 112 ausgebildet sind, und eine Querschnittsansicht entlang der Linie C-D einer Querschnittansicht des Knotens FG entspricht, an dem die eine der Elektroden, die Source-Elektrode oder die Drain-Elektrode, des Transistors 110, der eine Oxidhalbleiterschicht enthält, mit der Gate-Elektrode des n-Kanal-Transistors 112 verbunden ist.
Als erstes wird, wie in 6A veranschaulicht, eine Elementisolierzone 203 in einem p-Halbleitersubstrat 201 ausgebildet.
Als p-leitendes Halbleitersubstrat 201 kann ein monokristallines Siliziumsubstrat (ein Silizium-Wafer) mit p-Leitfähigkeit oder ein Verbindungshalbleiter-Substrat (z. B. ein SiC-Substrat, ein Saphirsubstrat oder ein GaN-Substrat) verwendet werden.
Anstelle des p-Halbleitersubstrats 201 kann das folgende Substrat als Silizium-auf-Isolator-Substrat (SOI-Substrat) verwendet werden: ein sogenanntes SIMOX-Substrat (von Engl.: Separation by Implanted Oxygen), das in solch einer Weise gebildet wird, dass nach einem Einbringen von Sauerstoff-Ionen in einen spiegelpolierten Wafer eine Oxidschicht in einer bestimmten Tiefe bezüglich der Oberfläche gebildet wird und Defekte, die in einer Oberflächenschicht erzeugt wurden, durch ein Erwärmen auf eine hohe Temperatur ausgeheilt werden; oder ein SOI-Substrat, das durch eine Technik, die als Smart-Cut-Verfahren bezeichnet wird, bei dem ein Halbleitersubstrat durch Ausnutzen des Wachstums durch Wärmebehandlung einer durch Einbringen eines Wasserstoff-Ions gebildeten winzigen Fehlerstelle gespalten wird, ein epitaktisches Schichtübertragungsverfahren (ELTRAN^®-Verfahren, eingetragene Marke der Canon Inc.) o. Ä. gebildet wird.
Die Elementisolierzone 203 wird durch ein Verfahren der lokalen Oxidation von Silizium (LOCOS, von Englisch: Local Oxidation of Silicon) oder ein Verfahren der Grabenisolation (STI, von Englisch: Shallow Trench Isolation) o. Ä. gebildet.
Falls ein p-Kanal-Transistor über demselben Substrat ausgebildet wird, zum Beispiel falls das Übertragungsgatter oder der Inverter in 4A über demselben Substrat ausgebildet wird, kann eine n-Wannenzone in einem Teil des p-Halbleitersubstrats 201 ausgebildet werden. Die n-Wannenzone wird durch Zusetzen eines Störstellenelements, wie etwa Phosphor oder Arsen, ausgebildet.
Hier ist das p-Halbleitersubstrat verwendet, aber ein n-Halbleitersubstrat kann verwendet werden, und ein p-Kanal-Transistor kann ausgebildet werden. In diesem Fall kann ein n-Kanal-Transistor über demselben Substrat auf solche Weise gebildet, dass ein Störstellenelement zugesetzt wird, das eine p-Leitfähigkeit verleiht, wie etwa Bor, einem n-Halbleitersubstrat zugesetzt wird und somit eine p-Wannenzone ausgebildet wird.
Als Nächstes werden, wie in 6B veranschaulicht, eine Gate-Isolierschicht 207 und eine Gate-Elektrode 209 über dem Halbleitersubstrat 201 ausgebildet.
Die Oberfläche des Halbleitersubstrats 201 wird durch Wärmebehandlung oxidiert, sodass sich eine Siliziumoxid-Schicht bildet. Alternativ wird durch ein Verfahren der thermischen Oxidation eine Siliziumoxid-Schicht gebildet, und anschließend wird die Oberfläche der Siliziumoxid-Schicht durch eine Nitrierbehandlung nitriert; dadurch wird eine Stapelstruktur gebildet, die die Siliziumoxid-Schicht und die Sauerstoff und Stickstoff enthaltende Silizium-Schicht (Siliziumoxinitrid-Schicht) umfasst. Als Nächstes wird ein Teil der Siliziumoxid-Schicht oder der Siliziumoxinitrid-Schicht selektiv geätzt, sodass die Gate-Isolierschicht 207 gebildet wird. Alternativ wird die Gate-Isolierschicht 207 in solch einer Weise gebildet, dass Siliziumoxid, Siliziumoxinitrid, Metalloxid, wie etwa Tantaloxid, Hafniumoxid, Hafnium-Silikat/Oxid, Zirkonoxid, Aluminiumoxid oder Titanoxid, wobei es sich um Materialien mit einer hohen Dielektrizitätskonstanten handelt (auch als Material mit hohem k-Wert bezeichnet), ein Seltenerdoxid, wie etwa Lanthanoxid o. Ä., durch ein CVD-Verfahren, ein Zerstäubungsverfahren o. Ä. so ausgebildet wird, dass es eine Dicke von 5 nm bis 50 nm aufweist, und dann ein Teil davon selektiv geätzt wird.
Vorzugsweise wird die Gate-Elektrode 209 unter Verwendung eines Metalls gebildet, das aus Tantal, Wolfram, Titan, Molybdän, Chrom, Niob und dergleichen oder einer Legierung oder einem Verbundwerkstoff, der irgendeines der Metalle als Hauptbestandteil enthält, ausgewählt ist. Ferner kann polykristallines Silizium verwendet werden, dem ein Fremdstoff, wie etwa Phosphor, zugesetzt ist. Alternativ kann die Gate-Elektrode 209 eine Stapelstruktur aufweisen, die eine Metallnitrid-Schicht und eine Schicht aus einem der oben angeführten Metalle enthält. Als Metallnitrid können Wolframnitrid, Molybdännitrid oder Titannitrid verwendet werden. Durch Vorsehen einer Metallnitrid-Schicht kann die Haftfähigkeit der Metall-Schicht erhöht werden; dementsprechend kann eine Abspaltung verhindert werden.
Die Gate-Elektrode 209 wird in solch einer Weise gebildet, dass eine leitfähige Schicht durch ein Zerstäubungsverfahren, ein CVD-Verfahren o. Ä. ausgebildet wird und anschließend ein Teil der leitfähigen Schicht selektiv geätzt wird.
Hier wird die Oberfläche des Halbleitersubstrats 201 durch Wärmebehandlung oxidiert, sodass sich eine Siliziumoxid-Schicht bildet; über der Siliziumoxid-Schicht wird durch ein Zerstäubungsverfahren eine leitfähige Schicht gebildet, die eine Stapelung einer Tantalnitrid-Schicht und einer Wolfram-Schicht enthält; und anschließend werden ein Teil der Siliziumoxid-Schicht und ein Teil der leitfähigen Schicht selektiv geätzt. Dadurch werden die Gate-Isolierschicht 207 und die Gate-Elektrode 209 gebildet.
Es ist zu beachten, dass für eine hohe Integration eine Struktur vorzuziehen ist, bei der an den Seitenflächen der Gate-Elektrode 209 keine Seitenwand-Isolierschichten vorgesehen sind. Andererseits, wenn die Kenndaten des Transistors Vorrang haben, können an den Seitenflächen der Gate-Elektrode 209 Seitenwand-Isolierschichten vorgesehen werden.
Als Nächstes wird, wie in 6C veranschaulicht, dem Halbleitersubstrat 201 ein Störstellenelement zugesetzt, das eine n-Leitfähigkeit verleiht, sodass ein n-leitender Störstellenbereich 211a und ein n-leitender Störstellenbereich 211b gebildet werden. Falls eine n-Wannenzone in demselben Substrat ausgebildet wird, werden p-leitende Störstellenbereiche durch Zusetzen eines Störstellenelements ausgebildet, das der n-Wannenzone eine p-Leitfähigkeit verleiht. Die Konzentration des Störstellenelements, das in den n-Störstellenbereichen 211a und 211b eine n-Leitfähigkeit verleiht, ist größer oder gleich 1 × 10¹⁹/cm³ und kleiner oder gleich 1 × 10²¹/cm³, und die Konzentration des Störstellenelements, das in den p-Störstellenbereichen 213a und 213b eine p-Leitfähigkeit verleiht, ist größer oder gleich 1 × 10¹⁹/cm³ und kleiner oder gleich 1 × 10²¹/cm³. Das Störstellenelement, das eine n-Leitfähigkeit verleiht, und das Störstellenelement, das eine p-Leitfähigkeit verleiht, werden dem Halbleitersubstrat 201 bzw. der n-Wannenzone durch ein Ionendotierungsverfahren, ein Ionenimplantationsverfahren o. Ä. zugesetzt, wie jeweils anwendbar.
Falls an den Seitenflächen der Gate-Elektrode 209 Seitenwand-Isolierschichten ausgebildet sind, kann in Bereichen, die die Seitenwand-Isolierschichten überlappen, ein Störstellenbereich mit einer Störstellenkonzentration ausgebildet sein, die von jener in den n-Störstellenbereichen 211a und 211b und in den p-Störstellenbereichen 213a und 213b verschieden ist.
Als Nächstes, wie in 6D veranschaulicht, werden über dem Halbleitersubstrat 201, der Elementisolierzone 203, der Gate-Isolierschicht 207 und der Gate-Elektrode 209 durch ein Zerstäubungsverfahren, ein CVD-Verfahren o. Ä. eine Isolierschicht 215 und eine Isolierschicht 217 gebildet.
Die Isolierschichten 215 und 217 können jeweils mit einer einzigen Schicht oder mit einer Stapelung, die eine oder mehrere Schichten aus Siliziumoxid, Siliziumoxinitrid, Siliziumnitridoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumoxinitrid, Aluminiumnitridoxid, Aluminiumnitrid u. Ä. enthält, gebildet werden. Wenn die Isolierschicht 215 durch ein CVD-Verfahren gebildet wird, kann der Wasserstoffgehalt der Isolierschicht 215 erhöht sein. Bei einer solchen Isolierschicht 215 wird eine Wärmebehandlung durchgeführt, wodurch es möglich ist, das Halbleitersubstrat zu hydrieren, um unabgesättigte Bindungen mit Wasserstoff abzusättigen und Defekte im Halbleitersubstrat zu heilen.
Es ist zu beachten, dass die Planarität der Isolierschicht 217 hoch sein kann, wenn die Isolierschicht 217 unter Verwendung eines anorganischen Materials, wie etwa Borphosporsilikatglas (BPSG), oder eines organischen Materials, wie etwa Polyimid oder eines Acrylharzes, gebildet wird.
Nach der Bildung der Isolierschicht 215 oder der Isolierschicht 217 wird eine Wärmebehandlung durchgeführt, um die den n-Störstellenbereichen 211a und 211b zugesetzten Störstellenelemente zu aktivieren.
Durch die oben erwähnten Schritte, wie in 6D veranschaulicht, kann der n-Kanal-Transistor 112 hergestellt werden. Hier ist der Transistor 112 unter Verwendung eines Halbleiters gebildet, der von einem Oxidhalbleiter verschieden ist, wie etwa aus monokristallinem Silizium, damit der Transistor 112 mit hoher Geschwindigkeit arbeiten kann. Folglich kann ein programmierbarer Schalter hergestellt werden, der mit hoher Geschwindigkeit schalten kann.
Als Nächstes wird ein Teil jeder der Isolierschichten 215 und 217 selektiv geätzt, um Öffnungsabschnitte zu bilden. Dann werden in den Öffnungsabschnitten Kontaktstöpsel 219a und 219b gebildet. Typisch werden die Kontaktstöpsel 219a und 219b in solch einer Weise gebildet, dass nach dem Ausbilden einer leitfähigen Schicht durch ein Zerstäubungsverfahren, ein CVD-Verfahren o. Ä. eine Planarisierungsbehandlung durch ein chemisch-mechanisches Polierverfahren (CMP, von Englisch: Chemical Mechanical Polishing), Ätzen o. Ä. erfolgt und ein überflüssiger Teil der leitfähigen Schicht entfernt wird.
Die leitfähige Schicht für die Kontaktstöpsel 219a und 219b wird in solcher Weise gebildet, dass durch ein CVD-Verfahren unter Verwendung von WF₆-Gas und SiH₄-Gas Wolframsilizid zum Füllen der Öffnungsabschnitte gebildet wird.
Danach wird über der Isolierschicht 217 und den Kontaktstöpseln 219a und 219b durch ein Zerstäubungsverfahren, ein CVD-Verfahren o. Ä. eine Isolierschicht ausgebildet, und dann wird ein Teil der Isolierschicht selektiv geätzt, um eine Isolierschicht 221 mit einem Furchenabschnitt zu bilden. Als Nächstes, nachdem eine leitfähige Schicht durch ein Zerstäubungsverfahren, ein CVD-Verfahren o. Ä. ausgebildet worden ist, erfolgt eine Planarisierungsbehandlung durch ein CMP-Verfahren, Ätzen o. Ä., und ein überflüssiger Teil der leitfähigen Schicht wird entfernt; somit werden Verdrahtungen 223a und 223b gebildet (siehe 7A).
Hier dient die Verdrahtung 223a als eine der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des Transistors 112 und ist mit einem aus dem Anschluss A und dem Anschluss B in 3A elektrisch verbunden. Die Verdrahtung 223b dient als die andere der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des Transistors 112 und ist mit dem anderen aus dem Anschluss A und dem Anschluss B in 3A elektrisch verbunden.
Die Isolierschicht 221 kann unter Verwendung eines Materials gebildet werden, das jenem der Isolierschicht 215 ähnlich ist.
Die Verdrahtungen 223a und 223b sind so ausgebildet, dass sie eine Einzelschichtstruktur oder eine gestapelte Schichtstruktur aufweisen, die eines der Metalle wie Aluminium, Titan, Chrom, Nickel, Kupfer, Yttrium, Zirkon, Molybdän, Silber, Tantal und Wolfram und eine Legierung enthält, die eines dieser Metalle als Hauptbestandteil enthält. Beispielsweise können eine Einzelschichtstruktur aus einer siliziumhaltigen Aluminium-Schicht, eine Doppelschichtstruktur, bei der eine Titan-Schicht über eine Aluminium-Schicht gestapelt ist, eine Doppelschichtstruktur, bei der eine Titan-Schicht über eine Wolfram-Schicht gestapelt ist, eine Doppelschichtstruktur, bei der eine Kupfer-Schicht über einer Kupfer-Magnesium-Aluminium-Legierungsschicht ausgebildet ist, und eine Dreifachschichtstruktur, bei der eine Titan-Schicht, eine Aluminium-Schicht und eine Titan-Schicht in dieser Reihenfolge gestapelt sind, vorliegen. Es ist zu beachten, dass ein transparentes leitfähiges Material verwendet werden kann, das Indiumoxid, Zinnoxid oder Zinkoxid enthält.
Die Isolierschicht 221 und die Verdrahtungen 223a und 223b werden planarisiert, wodurch Schwankungen bei den elektrischen Kenndaten eines Transistors mit einer Oxidhalbleiterschicht, die später ausgebildet wird, verringert werden können. Überdies kann der eine Oxidhalbleiterschicht aufweisende Transistor mit einer hohen Ausbeute gefertigt werden.
Als Nächstes wird eine Wärmebehandlung oder Plasmabehandlung vorzugsweise so durchgeführt, dass Wasserstoff, der in der Isolierschicht 221 und in den Verdrahtungen 223a und 223b enthalten ist, freigesetzt wird. Infolgedessen kann bei Wärmebehandlung, die später durchgeführte wird, eine Diffusion von Wasserstoff in eine Isolierschicht und eine Oxidhalbleiterschicht, die später zu bilden sind, vermieden werden. Die Wärmebehandlung wird bei einer Temperatur, die höher oder gleich 100°C und niedriger als die untere Entspannungstemperatur des Substrats ist, in einer Schutzgasatmosphäre, einer Atmosphäre mit vermindertem Druck oder einer Trockenluftatmosphäre durchgeführt. Ferner wird für die Plasmabehandlung ein Edelgas, Sauerstoff, Stickstoff oder Stickoxid (z. B. Distickstoffmonoxid, Stickstoffmonoxid oder Stickstoffdioxid) verwendet.
Als Nächstes wird mittels eines Zerstäubungsverfahrens, eines CVD-Verfahrens o. Ä. über der Isolierschicht 221 und den Verdrahtungen 223a und 223b eine Isolierschicht 225 gebildet. Die Isolierschicht 225 wird mit einer einzigen Schicht oder mit einer Stapelung, die eine oder mehrere Schichten aus Siliziumoxid, Siliziumoxinitrid, Siliziumnitridoxid, Galliumoxid, Hafniumoxid, Yttriumoxid, Aluminiumoxid und Aluminiumoxinitrid enthält, gebildet. Die Isolierschicht 225 wird vorzugsweise unter Verwendung einer Oxidisolierschicht, von welcher ein Teil des Sauerstoffs durch Erwärmen freigesetzt wird, gebildet. Als Oxidisolierschicht, von welcher ein Teil des Sauerstoffs durch Erwärmen freigesetzt wird, verwendet man eine Oxidisolierschicht, die einen Sauerstoffanteil enthält, der über dem stöchiometrischen Verhältnis liegt. Sauerstoff wird durch Erwärmen aus der Oxidisolierschicht freigesetzt; deshalb kann in einem späteren Schritt Sauerstoff durch Erwärmen in die Oxidhalbleiterschicht diffundiert werden.
Die Isolierschicht 225 wird vorzugsweise durch eine CMP-Behandlung o. Ä. planarisiert. Die Oberfläche der Isolierschicht 225 weist eine mittlere Rautiefe (R_a) von 1 nm oder weniger, vorzugsweise von 0,3 nm oder weniger, stärker bevorzugt 0,1 nm oder weniger auf.
Es ist zu beachten, dass in der vorliegenden Beschreibung u. Ä. die mittlere Rautiefe (R_a) durch dreidimensionale Ausbreitung der mittleren Mittellinien-Rautiefe (R_a) erhalten wird, die durch JIS B 0601:2001 (ISO 4287:1997) definiert ist, sodass R_a auf eine Messfläche bezogen werden kann, und dass es sich um einen gemittelten Wert der Absolutwerte der Abweichungen von einer Bezugsfläche zu einer speziellen Oberfläche handelt.
Wenn die Messfläche als Z = F(X, Y) ausgedrückt wird, ist die mittlere Rautiefe (R_a) ein Mittelwert der Absolutwerte der Abweichungen von der Bezugsfläche zu der spezifischen Oberfläche und wird durch die folgende Formel 1 dargestellt: [Gleichung 1]
Hier ist die spezielle Oberfläche eine Fläche, die Ziel einer Rauigkeitsmessung ist, und ist ein Rechteckbereich, repräsentiert durch vier Eckpunkte mit den Koordinaten (X₁, Y₁), (X₁, Y₂), (X₂, Y₁) und (X₂, Y₂). S₀ steht für den Flächeninhalt der speziellen Oberfläche, wenn Letztere ideal eben ist. Außerdem verweist die Referenzfläche auf eine Fläche parallel zu einer X-Y-Fläche auf der mittleren Höhe der speziellen Oberfläche. Kurz gefasst, wenn der Mittelwert der Höhe der spezifischen Oberfläche durch Z₀ symbolisiert wird, ist die Höhe der Bezugsfläche ebenfalls durch Z₀ symbolisiert. Die mittlere Rautiefe (R_a) kann unter Verwendung eines Rasterkraftmikroskops (RKM) gemessen werden.
Die CMP-Behandlung kann einmal oder mehrmals durchgeführt werden. Wenn die CMP-Behandlung mehrmals durchgeführt wird, erfolgt vorzugsweise zuerst ein Polieren mit einer hohen Poliergeschwindigkeit, gefolgt von einem Endpolieren mit einer niedrigen Poliergeschwindigkeit. Durch Ausführen der Polierschritte mit verschiedenen Poliergeschwindigkeiten in Kombination kann die Planarität der Oberfläche der Isolierschicht 225 weiter verbessert werden.
Alternativ kann als Planarisierungsbehandlung der Isolierschicht 225 eine Plasmabehandlung erfolgen. Die Plasmabehandlung wird in solch einer Art durchgeführt, dass ein Inertgas, beispielsweise ein Edelgas wie etwa Argon, in eine Vakuumkammer eingebracht wird und ein elektrisches Feld so angelegt wird, dass die zu bearbeitende Oberfläche als Kathode dient. Das Prinzip der Plasmabehandlung ist jenem eines Plasma-Trockenätzverfahrens ähnlich, wobei jedoch bei der Plasmabehandlung ein Inertgas verwendet wird. Mit anderen Worten, die Plasmabehandlung ist eine Behandlung, bei der die zu bearbeitende Oberfläche mit Ionen eines Inertgases bestrahlt wird und winzige Unebenheiten der Oberfläche durch einen Zerstäubungseffekt verringert werden. Deshalb kann die Plasmabehandlung auch als „Rückzerstäubungsbehandlung” bezeichnet werden.
Bei der Plasmabehandlung liegen im Plasma Elektronen und Argon-Kationen vor, und die Argon-Kationen werden in Richtung Kathode beschleunigt. Die zu bearbeitende Oberfläche wird durch die beschleunigten Argon-Kationen zerstäubt bzw. aufgestäubt. Dabei wird ein vorstehender Teil der zu bearbeitenden Oberfläche vorzugsweise zerstäubt. Die durch Zerstäuben erzeugten Partikel von der zu bearbeitenden Oberfläche lagern sich an anderer Stelle auf der zu bearbeitenden Oberfläche an. Dabei lagern sich die Partikel vorzugsweise im tiefliegenden Teil der zu bearbeitenden Oberfläche an. Auf diese Weise kann durch Abbauen des vorstehenden Teils und Auffüllen des tiefliegenden Teils die Planarität der zu bearbeitenden Oberfläche verbessert werden. Es wird angemerkt, dass durch eine Kombination von Plasmabehandlung und CMP-Behandlung eine weitere Planarisierung der Isolierschicht 225 erzielt werden kann.
Es ist zu beachten, dass die Plasmabehandlung ermöglicht, Fremdstoffe, wie etwa Wasserstoff, Feuchtigkeit und organische Stoffe, die sich an die Oberfläche der Isolierschicht 225 angeheftet haben, durch einen Zerstäubungseffekt zu entfernen.
Vorzugsweise werden Fremdstoffe, wie etwa Wasserstoff, Wasser, eine Verbindung mit einer Hydroxylgruppe und ein Hydrid, in einer Beschichtungskammer entfernt, und zwar durch Erwärmen und Evakuieren der Beschichtungskammer vor einem Ausbilden des Oxidhalbleiters. Besonders wichtig ist es, solche an der Innenwand der Beschichtungskammer adsorbierten Fremdstoffe zu entfernen. Hier kann die Wärmebehandlung beispielsweise bei einer Temperatur erfolgen, die höher oder gleich 100°C und niedriger oder gleich 450°C ist. Die Evakuierung der Beschichtungskammer erfolgt vorzugsweise mit einer Grobvakuumpumpe, wie etwa einer Trockenpumpe, und einer Hochvakuumpumpe, wie etwa einer Ionengetterpumpe, einer Turbomolekularpumpe oder einer Kryopumpe in geeigneter Kombination. Die Turbomolekularpumpe eignet sich hervorragend zum Abtransportieren von großen Molekülen, während ihre Leistungsfähigkeit beim Abtransport von Wasserstoff oder Wasser gering ist. Somit ist eine Kombination aus einer Turbomolekularpumpe und einer Kryopumpe, die über eine hohe Leistungsfähigkeit beim Abtransport von Wasser verfügt, oder einer Ionengetterpumpe, die über eine hohe Leistungsfähigkeit beim Abtransport von Wasserstoff verfügt, effektiv. Zu dieser Zeit, wenn die Fremdstoffe entfernt werden, kann durch Einbringen eines Inertgases die Desorptionsrate von Wasser oder ähnlichen Stoffen, die durch bloßes Evakuieren schwer zu desorbieren sind, weiter erhöht werden. Durch Entfernen von Fremdstoffen aus der Beschichtungskammer durch eine solche Behandlung vor der Schichtbildung des Oxidhalbleiters kann vermieden werden, dass Wasserstoff, Wasser, eine Verbindung mit einer Hydroxylgruppe, ein Hydrid u. Ä. in den Oxidhalbleiter eindringen.
Bevor die Oxidhalbleiterschicht mittels einer Zerstäubungseinrichtung gebildet wird, kann ein Blindsubstrat in die Zerstäubungseinrichtung eingebracht werden, und über dem Blindsubstrat kann eine Oxidhalbleiterschicht gebildet werden, damit Wasserstoff und Feuchtigkeit, die an der Target-Oberfläche oder einer Abscheidungsmaske haften, entfernt werden können.
Als Nächstes wird über der Isolierschicht 225 durch ein Zerstäubungsverfahren, ein Beschichtungsverfahren, ein Druckverfahren, ein Bedampfungsverfahren, ein PCVD-Verfahren, ein Laserstrahlverdampfungs-(PLD-)Verfahren, ein Atomlagenabscheidungs-(ALD-)Verfahren, ein Molekularstrahlepitaxie-(MBE-)Verfahren o. Ä. eine Oxidhalbleiterschicht 227 gebildet (siehe 7B). Hier wird als Oxidhalbleiterschicht 227 eine Oxidhalbleiterschicht mit einer Dicke größer oder gleich 1 nm und kleiner oder gleich 50 nm, vorzugsweise größer oder gleich 3 nm und kleiner oder gleich 30 nm durch ein Zerstäubungsverfahren gebildet. Wenn die Oxidhalbleiterschicht 227 eine Dicke im oben angegebenen Bereich aufweist, kann ein Kurzkanaleffekt infolge der Miniaturisierung des Transistors vermieden werden.
Ein Oxidhalbleiter, der für die Oxidhalbleiterschicht 227 verwendet wird, enthält vorzugsweise mindestens Indium (In) oder Zink (Zn). Insbesondere sind vorzugsweise In und Zn enthalten. Als Stabilisator, zur Verringerung der Variation der elektrischen Kenndaten eines den Oxidhalbleiter enthaltenden Transistors, ist vorzugsweise außerdem Gallium (Ga) enthalten. Vorzugsweise ist Zinn (Sn) als Stabilisator enthalten. Vorzugsweise ist Hafnium (Hf) als Stabilisator enthalten. Vorzugsweise ist Aluminium (Al) als Stabilisator enthalten.
Als weiterer Stabilisator kann/können ein Lanthanoid/mehrere Lanthanoide enthalten sein, wie etwa Lanthan (La), Cer (Ce), Praseodym (Pr), Neodym (Nd), Samarium (Sm), Europium (Eu), Gadolinium (Gd), Terbium (Tb), Dysprosium (Dy), Holmium (Ho), Erbium (Er), Thulium (Tm), Ytterbium (Yb) und Lutetium (Lu).
Als Oxidhalbleiter kann beispielsweise Folgendes verwendet werden: Indiumoxid; Zinnoxid; Zinkoxid; ein zwei Metall-Hauptkomponenten enthaltendes Oxid, wie etwa ein Oxid auf In-Zn-Basis, ein Oxid auf Sn-Zn-Basis, ein Oxid auf Al-Zn-Basis, ein Oxid auf Zn-Mg-Basis, ein Oxid auf Sn-Mg-Basis, ein Oxid auf In-Mg-Basis oder ein Oxid auf In-Ga-Basis; ein drei Metall-Hauptkomponenten enthaltendes Oxid, wie etwa ein Oxid auf In-Ga-Zn-Basis (auch als IGZO bezeichnet), ein Oxid auf In-Al-Zn-Basis, ein Oxid auf In-Sn-Zn-Basis, ein Oxid auf Sn-Ga-Zn-Basis, ein Oxid auf Al-Ga-Zn-Basis, ein Oxid auf Sn-Al-Zn-Basis, ein Oxid auf In-Hf-Zn-Basis, ein Oxid auf In-La-Zn-Basis, ein Oxid auf In-Ce-Zn-Basis, ein Oxid auf In-Pr-Zn-Basis, ein Oxid auf In-Nd-Zn-Basis, ein Oxid auf In-Sm-Zn-Basis, ein Oxid auf In-Eu-Zn-Basis, ein Oxid auf In-Gd-Zn-Basis, ein Oxid auf In-Tb-Zn-Basis, ein Oxid auf In-Dy-Zn-Basis, ein Oxid auf In-Ho-Zn-Basis, ein Oxid auf In-Er-Zn-Basis, ein Oxid auf In-Tm-Zn-Basis, ein Oxid auf In-Yb-Zn-Basis oder ein Oxid auf In-Lu-Zn-Basis; oder ein vier Metall-Hauptkomponenten enthaltendes Oxid, wie etwa ein Oxid auf In-Sn-Ga-Zn-Basis, ein Oxid auf In-Hf-Ga-Zn-Basis, ein Oxid auf In-Al-Ga-Zn-Basis, ein Oxid auf In-Sn-Al-Zn-Basis, ein Oxid auf In-Sn-Hf-Zn-Basis oder ein Oxid auf In-Hf-Al-Zn-Basis. Ferner kann in dem obigen Oxidhalbleiter Siliziumoxid enthalten sein. Hier hat beispielsweise „Oxid auf In-Ga-Zn-Basis” die Bedeutung eines Indium (In), Gallium (Ga) und Zink (Zn) als Hauptkomponenten enthaltenden Oxids, wobei es keine besondere Einschränkung für das Verhältnis In:Ga:Zn gibt. Das Oxid auf In-Ga-Zn-Basis kann zusätzlich ein elementares Metall enthalten, das von In, Ga und Zn verschieden ist. In diesem Fall übersteigt die Menge an Sauerstoff in dem Oxidhalbleiter vorzugsweise das stöchiometrische Verhältnis. Wenn die Menge an Sauerstoff über dem stöchiometrischen Verhältnis liegt, kann eine Erzeugung von Ladungsträgern, die aus Sauerstoffleerstellen resultiert, in der Oxidhalbleiterschicht unterdrückt werden.
Alternativ kann als Oxidhalbleiter ein Material verwendet werden, dass durch InMO₃(ZnO)_m (m > 0 und m ist keine ganze Zahl) repräsentiert wird. Es ist zu beachten, dass M für ein elementares Metall oder mehrere elementare Metalle steht, das/die aus Ga, Fe, Mn und Co ausgewählt ist/sind. Alternativ kann als Oxidhalbleiter ein Material verwendet werden, dass durch In₃SnO₅(ZnO)_n, (n > 0 und n ist eine ganze Zahl) repräsentiert wird.
Es ist zu beachten, dass die Konzentration eines Alkalimetalls oder eines Erdalkalimetalls in der Oxidhalbleiterschicht 227 vorzugsweise kleiner oder gleich 1 × 10¹⁸ Atome/cm³, stärker bevorzugt kleiner oder gleich 2 × 10¹⁶ Atome/cm³, beträgt. Wenn ein Alkalimetall oder ein Erdalkalimetall mit einem Oxidhalbleiter in Kontakt ist, werden unter Umständen Ladungsträger erzeugt, die eine Zunahme des Sperrstroms des Transistors bewirken.
Die Oxidhalbleiterschicht 227 kann Stickstoff in einer Konzentration enthalten, die kleiner oder gleich 5 × 10¹⁸ Atome/cm³ ist.
Als Oxidhalbleiter für die Oxidhalbleiterschicht 227 wird ein Halbleiter mit großer Bandlücke verwendet, dessen Bandlücke größer und dessen Eigenleitungsdichte niedriger als bei einem Siliziumhalbleiter sind. Der Sperrstrom eines Transistors kann bei Verwendung eines Oxidhalbleiters mit großer Energielücke verringert sein.
Die Oxidhalbleiterschicht 227 kann eine monokristalline Struktur oder eine nicht-monokristalline Struktur aufweisen. In letzterem Fall kann die Oxidhalbleiterschicht 227 entweder eine amorphe Struktur oder eine polykristalline Struktur aufweisen. Ferner kann die Oxidhalbleiterschicht 227 eine amorphe Struktur aufweisen, die einen Bereich mit einer Kristallinität oder einer nicht-amorphen Struktur enthält.
Bei einem Oxidhalbleiter im amorphen Zustand lässt sich relativ leicht eine ebene Oberfläche erzielen, sodass, wenn ein Transistor unter Verwendung des Oxidhalbleiters hergestellt wird, die Grenzflächenstreuung verringert werden kann und sich relativ leicht eine hohe Ladungsträgerbeweglichkeit erzielen lässt.
Bei einem Oxidhalbleiter mit Kristallinität lassen sich Defekte im Bulkmaterial weiter reduzieren, und wenn die Oberflächenebenheit verbessert wird, kann eine Ladungsträgerbeweglichkeit erzielt werden, die größer als jene eines Oxidhalbleiters in einem amorphen Zustand ist. Zwecks Verbesserung der Oberflächenebenheit wird der Oxidhalbleiter vorzugsweise über einer ebenen Oberfläche ausgebildet. Wie oben beschrieben, beträgt die mittlere Rautiefe (R_a) der Oberfläche der Isolierschicht 225 1 nm oder weniger, vorzugsweise 0,3 nm oder weniger, stärker bevorzugt 0,1 nm oder weniger, und die Oxidhalbleiterschicht 227 wird vorzugsweise darüber ausgebildet.
Hier wird die Oxidhalbleiterschicht 227 durch ein Zerstäubungsverfahren gebildet.
Als Target des Zerstäubungsverfahrens kann beispielsweise Folgendes verwendet werden: Indiumoxid, Zinnoxid, Zinkoxid; ein zwei Metall-Hauptkomponenten enthaltendes Oxid, wie etwa ein Oxid auf In-Zn-Basis, ein Oxid auf Sn-Zn-Basis, ein Oxid auf Al-Zn-Basis, ein Oxid auf Zn-Mg-Basis, ein Oxid auf Sn-Mg-Basis, ein Oxid auf In-Mg-Basis oder ein Oxid auf In-Ga-Basis; ein drei Metall-Hauptkomponenten enthaltendes Oxid, wie etwa ein Oxid auf In-Ga-Zn-Basis (auch als IGZO bezeichnet), ein Oxid auf In-Al-Zn-Basis, ein Oxid auf In-Sn-Zn-Basis, ein Oxid auf Sn-Ga-Zn-Basis, an Oxid auf Al-Ga-Zn-Basis, ein Oxid auf Sn-Al-Zn-Basis, ein Oxid auf In-Hf-Zn-Basis, ein Oxid auf In-La-Zn-Basis, ein Oxid auf In-Ce-Zn-Basis, ein Oxid auf In-Pr-Zn-Basis, ein Oxid auf In-Nd-Zn-Basis, ein Oxid auf In-Sm-Zn-Basis, ein Oxid auf In-Eu-Zn-Basis, ein Oxid auf In-Gd-Zn-Basis, ein Oxid auf In-Tb-Zn-Basis, ein Oxid auf In-Dy-Zn-Basis, ein Oxid auf In-Ho-Zn-Basis, ein Oxid auf In-Er-Zn-Basis, ein Oxid auf In-Tm-Zn-Basis, ein Oxid auf In-Yb-Zn-Basis oder ein Oxid auf In-Lu-Zn-Basis; oder ein vier Metall-Hauptkomponenten enthaltendes Oxid, wie etwa ein Oxid auf In-Sn-Ga-Zn-Basis, ein Oxid auf In-Hf-Ga-Zn-Basis, ein Oxid auf In-Al-Ga-Zn-Basis, ein Oxid auf In-Sn-Al-Zn-Basis, ein Oxid auf In-Sn-Hf-Zn-Basis oder ein Oxid auf In-Hf-Al-Zn-Basis.
Bei Verwendung eines Materials auf In-Ga-Zn-O-Basis als Oxidhalbleiter kann ein Target dafür ein Zusammensetzungsverhältnis von beispielsweise In:Ga:Zn = 1:1:1, 4:2:3, 3:1:2, 1:1:2, 2:1:3, 3:1:4 o. Ä., ausgedrückt als Atomverhältnis, haben. Es kann ein Target aus einem Oxid auf In-GA-Zn-Basis mit einem der obigen Atomverhältnisse oder aus einem Oxid, dessen Zusammensetzung den obigen Zusammensetzungen nahe kommt, verwendet werden. Wenn das Target eines der obigen Zusammensetzungsverhältnisse aufweist, ist es wahrscheinlicher, dass sich ein Polykristall oder ein später beschriebener CAAC-OS bildet.
Bei Verwendung eines Materials auf In-SN-Zn-O-Basis als Oxidhalbleiter kann ein Target dafür ein Zusammensetzungsverhältnis von In:Sn:Zn = 1:1:1, 2:1:3, 1:2:2, 20:45:35 o. Ä., ausgedrückt als Atomverhältnis, aufweisen. Es kann ein Target aus einem Oxid auf In-Sn-Zn-Basis mit einem der obigen Atomverhältnisse oder aus einem Oxid, dessen Zusammensetzung den obigen Zusammensetzungen nahe kommt, verwendet werden. Wenn das Target eines der obigen Zusammensetzungsverhältnisse aufweist, ist es wahrscheinlich, dass sich ein Polykristall oder ein später beschriebener CAAC-OS bildet.
Bei Verwendung eines Materials auf In-Zn-O-Basis als Oxidhalbleiter weist ein Target dafür ein Zusammensetzungsverhältnis von In:Zn = 50:1 bis 1:2 im Atomverhältnis (In₂O₃:ZnO = 25:1 bis 1:4 im Molverhältnis), vorzugsweise In:Zn = 20:1 bis 1:1 im Atomverhältnis (In₂O₃:ZnO = 10:1 bis 1:2 im Molverhältnis), stärker bevorzugt In:Zn = 15:1 bis 1,5:1 im Atomverhältnis (In₂O₃:ZnO = 15:2 bis 3:4 im Molverhältnis) auf. Beispielsweise ist bei einem Target, das zur Bildung eines Oxidhalbleiters auf In-Zn-O-Basis verwendet wird, der ein Atomverhältnis von In:Zn:O = X:Y:Z aufweist, die Relation Z > 1,5X + Y erfüllt. Es kann ein Target aus einem Oxid auf In-Sn-Zn-Basis mit einem der obigen Atomverhältnisse oder aus einem Oxid, dessen Zusammensetzung den obigen Zusammensetzungen nahe kommt, verwendet werden.
Die Zusammensetzung ist jedoch nicht auf jene, die oben beschrieben wurden, beschränkt, und in Abhängigkeit von den benötigten Halbleitereigenschaften (z. B. Ladungsträgerbeweglichkeit, Schwellenspannung und Variation) kann ein Material mit der geeigneten Zusammensetzung verwendet werden. Um die benötigten Halbleitereigenschaften zu erzielen, werden bevorzugt die Ladungsträgerdichte, die Störstellenkonzentration, die Störstellendichte, das Atomverhältnis eines elementaren Metalls zu Sauerstoff, der Atomabstand, die Dichte u. Ä. passend eingestellt.
Beispielsweise lässt sich mit dem Oxid auf In-Sn-Zn-Basis relativ leicht eine hohe Ladungsträgerbeweglichkeit erzielen. Doch auch bei Verwendung des Oxids auf In-Ga-Zn-Basis lässt sich die Ladungsträgerbeweglichkeit durch Verringern der Störstellendichte im Bulkmaterial steigern.
Es ist zu beachten, dass beispielsweise der Ausdruck „die Zusammensetzung eines Oxids, das In, Ga und Zn im Atomverhältnis enthält, In:Ga:Zn z = a:b:c (a + b + c = 1), die der Zusammensetzung eines Oxids, das In, Ga und Zn im Atomverhältnis In:Ga:Zn = A:B:C (A + B + C = 1) enthält, nahekommt” bedeutet, dass a, b und c die folgende Relation erfüllen: (a – A)² + (b – B)² + (c – C) ² ≤ r², wobei r beispielsweise 0,05 sein kann. Das Gleiche gilt für andere Oxide.
Als Zerstäubungsgas wird, wie jeweils anwendbar, eine Edelgasatmosphäre (typisch Argon-Atmosphäre), eine Sauerstoff-Atmosphäre oder ein Gasgemisch aus einem Edelgas und Sauerstoff eingesetzt. Bei Verwendung des Gasgemisches aus einem Edelgas und Sauerstoff ist der Anteil des Sauerstoffs vorzugsweise höher als jener des Edelgases. Ferner wird, um zu vermeiden, dass Wasserstoff, Wasser, eine Verbindung mit einer Hydroxylgruppe, ein Hydrid u. Ä. in die Oxidhalbleiterschicht eindringt, als Zerstäubungsgas vorzugsweise eine Atmosphäre aus einem hochreinen Gas verwendet, aus der Fremdstoffe wie Wasserstoff, Wasser, eine Verbindung mit einer Hydroxylgruppe, ein Hydrid u. Ä. in ausreichendem Ausmaß entfernt worden sind.
Bei einem Zerstäubungsverfahren kann als Stromversorgungseinrichtung eine HF-Stromversorgung, eine Wechselstromversorgung, eine Gleichstromversorgung o. Ä. wie jeweils anwendbar, eingesetzt werden, um ein Plasma zu erzeugen.
Die Leckrate der Behandlungskammer, in der die Oxidhalbleiterschicht gebildet wird, ist vorzugsweise kleiner oder gleich 1 × 10^–10 Pa·m³/s, wodurch ein Eindringen eines Fremdstoffs in die durch ein Zerstäubungsverfahren zu bildende Schicht vermindert werden kann. Wie oben beschrieben, wird bei dem Prozess zum Bilden der Oxidhalbleiterschicht und vorzugsweise bei dem Prozess zum Bilden der Oxidisolierschicht ein Eindringen von Fremdstoffen durch Steuerung des Drucks der Behandlungskammer, der Leckrate der Behandlungskammer u. Ä. so gut wie möglich unterdrückt, wodurch ein Eindringen von Fremdstoffen, darunter Wasserstoff, in die Oxidhalbleiterschicht gering gehalten werden kann. Darüber hinaus kann eine Diffusion von Fremdstoffen, wie etwa Wasserstoff, aus der Oxidisolierschicht in die Oxidhalbleiterschicht vermindert werden.
Als Oxidhalbleiterschicht 227 kann eine kristalline Oxidhalbleiter-(CAAC-OS-)Schicht mit Ausrichtung in der c-Achse und kristallisierte Bereiche enthaltend verwendet werden.
Die CAAC-OS-Schicht ist weder vollständig monokristallin noch vollständig amorph. Die CAAC-OS-Schicht ist eine Oxidhalbleiterschicht mit einer kristallinen/amorphen Mischphasenstruktur, bei der Kristallbereiche in einer amorphen Phase eingeschlossen sind. Es ist zu beachten, dass in den meisten Fällen der Kristallbereich in einen Würfel mit einer Kantenlänge von weniger als 100 nm passt. Wie anhand eines mit einem Transmissionselektronenmikroskop (TEM) erhaltenen Beobachtungsbildes festgestellt wurde, ist in der CAAC-OS-Schicht die Grenze zwischen einem amorphen Bereich und einem Kristallbereich nicht deutlich ausgeprägt. Außerdem wurde mittels TEM in der CAAC-OS-Schicht keine Korngrenze erkannt. Folglich ist in der CAAC-OS-Schicht eine Verringerung der Elektronenbeweglichkeit aufgrund der Korngrenze unterbunden.
Bei jedem der in der CAAC-OS-Schicht eingeschlossenen Kristallbereiche ist die c-Achse in einer Richtung parallel zu einem Normalenvektor der Oberfläche ausgerichtet, auf der die CAAC-OS-Schicht ausgebildet ist, oder zu einem Normalenvektor einer Oberfläche der CAAC-OS-Schicht, bei einer triangulären oder hexagonalen Atomanordnung, wenn die Betrachtung aus der Richtung senkrecht zur a-b-Ebene erfolgt, wobei Metallatome in einer geschichteten Weise angeordnet sind oder Metallatome und Sauerstoffatome in einer geschichteten Weise angeordnet sind, wenn die Betrachtung aus der Richtung senkrecht zur c-Achse erfolgt. Es ist zu beachten, dass sich bei den Kristallbereichen die Richtungen der a-Achse und der b-Achse eines Kristallbereiches von jenen eines anderen Kristallbereiches unterscheiden können. In der vorliegenden Beschreibung schließt der ohne ergänzende Angaben verwendete Begriff „senkrecht” einen Bereich von 85° bis 95° ein. Außerdem schließt der ohne ergänzende Angaben verwendete Begriff „parallel” einen Bereich von –5° bis 5° ein.
In der CAAC-OS-Schicht ist die Verteilung der Kristallbereiche nicht unbedingt gleichmäßig. Beispielsweise ist bei dem Formierungsprozess der CAAC-OS-Schicht in dem Fall, in dem das Kristallwachstum von einer Oberflächenseite der Oxidhalbleiterschicht aus erfolgt, der Anteil der Kristallbereiche in der Nähe der Oberfläche der Oxidhalbleiterschicht in einigen Fällen höher als in der Nähe der Oberfläche, auf der die Oxidhalbleiterschicht entsteht. Ferner wird bei einem Zusetzen eines Fremdstoffs zu der CAAC-OS-Schicht der Kristallbereich in der Zone, in welcher der Fremdatomzusatz erfolgt, unter Umständen amorph.
Da die c-Achsen der in der CAAC-OS-Schicht eingeschlossenen Kristallbereiche in der Richtung parallel zu einem Normalenvektor einer Oberfläche ausgerichtet sind, auf der die CAAC-OS-Schicht ausgebildet wird, oder zu einem Normalenvektor einer oberen Fläche der gebildeten CAAC-OS-Schicht, können in Abhängigkeit von der Form der CAAC-OS-Schicht (der Querschnittsform der Oberfläche, auf der die CAAC-OS-Schicht ausgebildet wird, oder der Querschnittsform der Oberfläche der CAAC-OS-Schicht) die Richtungen der c-Achsen in der Schicht voneinander verschieden sein. Der Kristallbereich bildet sich bei der Schichtbildung oder durch eine Behandlung zur Kristallbildung, wie etwa eine Wärmebehandlung nach der Schichtbildung.
Durch Verwendung der CAAC-OS-Schicht in einem Transistor kann eine Veränderung der elektrischen Kenndaten des Transistors infolge einer Bestrahlung mit sichtbarem Licht oder UV-Licht reduziert werden. Folglich weist der Transistor eine hohe Zuverlässigkeit auf.
Es ist zu beachten, dass der Anteil des in der Oxidhalbleiterschicht enthaltenden Sauerstoffs durch Stickstoff ersetzt werden kann.
Bei einem Oxidhalbleiter mit einem Kristallabschnitt, wie etwa den CAAC-OS, lassen sich Defekte im Bulkmaterial weiter reduzieren, und wenn die Oberflächenebenheit des Oxidhalbleiters verbessert wird, kann eine Ladungsträgerbeweglichkeit erzielt werden, die größer als jene eines Oxidhalbleiters in einem amorphen Zustand ist. Zwecks Verbesserung der Oberflächenebenheit wird der Oxidhalbleiter vorzugsweise über einer ebenen Oberfläche ausgebildet. Im Besonderen kann der Oxidhalbleiter über einer Oberfläche mit einer mittlere Rautiefe (R_a) von 1 nm oder weniger, vorzugsweise von 0,3 nm oder weniger, stärker bevorzugt 0,1 nm oder weniger ausgebildet werden.
Ein Beispiel für eine Kristallstruktur des CAAC-OS wird ausführlich mit Bezug auf 12A bis 12E, 13A bis 13C, 14A bis 14C und 15A und 15B beschrieben. In 12A bis 12E, 13A bis 13C, 14A bis 14C und 15A und 15B entspricht die vertikale Richtung der c-Achsenrichtung, und eine Ebene senkrecht zur c-Achsenrichtung entspricht der a-b-Ebene, sofern nichts anderes angegeben ist. Wenn die Ausdrücke „eine obere Hälfte” und „eine untere Hälfte ohne weitere Angaben verwendet werden, verweisen sie auf eine obere Hälfte oberhalb der a-b-Ebene und eine untere Hälfte unterhalb der a-b-Ebene (eine obere Hälfte und eine untere Hälfte in Bezug auf die a-b-Ebene). Außerdem repräsentiert in 12A bis 12E ein O, umgeben von einem Kreis, tetrakoordinierten O, und ein O, umgeben von einem Doppelkreis, repräsentiert trikoordinierten O.
12A veranschaulicht eine Struktur, die ein hexakoordiniertes In-Atom und benachbart zu dem In-Atom sechs tetrakoordinierte Sauerstoffatome (im Folgenden als tetrakoordiniertes O bezeichnet) umfasst. Hier wird eine Struktur, die ein Metallatom und in dessen Nähe Sauerstoffatome umfasst, als kleine Gruppe bezeichnet. Die Struktur in 12A ist eigentlich eine Oktaederstruktur, doch der Einfachheit halber ist sie als eine ebene Struktur dargestellt. Es ist zu beachten, dass sich in 12A sowohl in der oberen Hälfte als auch in der unteren Hälfte je drei tetrakoordinierte O-Atome befinden. Bei der in 12A veranschaulichten kleinen Gruppe ist die elektrische Ladung 0.
12B veranschaulicht eine Struktur, die ein pentakoordiniertes Ga-Atom, benachbart zu dem Ga-Atom drei trikoordinierte Sauerstoffatome (im Folgenden als trikoordiniertes O bezeichnet) und benachbart zu dem Ga-Atom zwei tetrakoordinierte O-Atome umfasst. Sämtliche trikoordinierten O-Atome befinden sich in der a-b-Ebene. In 12B befindet sich sowohl in der oberen Hälfte als auch in der unteren Hälfte je ein tetrakoordiniertes O-Atom. Ein In-Atom kann auch die in 12B veranschaulichte Struktur aufweisen, da ein In-Atom fünf Liganden haben kann. Bei der in 12B veranschaulichten kleinen Gruppe beträgt die elektrische Ladung 0.
12C veranschaulicht eine Struktur, die ein tetrakoordiniertes Zn-Atom und benachbart zu dem Zn-Atom vier tetrakoordinierte O-Atome umfasst. In 12C befindet sich in der oberen Hälfte ein tetrakoordiniertes O-Atom, und in der unteren Hälfte befinden sich drei tetrakoordinierte O-Atome. Alternativ können sich in 12C drei tetrakoordinierte O-Atome in der oberen Hälfte befinden, während sich ein tetrakoordiniertes O-Atom in der unteren Hälfte befindet. Bei der in 12C veranschaulichten kleinen Gruppe ist die elektrische Ladung 0.
12D veranschaulicht eine Struktur, die ein hexakoordinierte Sn-Atom und benachbart zu dem Sn-Atom sechs tetrakoordinierte O-Atome umfasst. In 12D gibt es in der oberen Hälfte wie auch in der unteren Hälfte jeweils drei tetrakoordinierte O-Atome. Bei der in 12D veranschaulichten kleinen Gruppe ist die elektrische Ladung +1.
12E veranschaulicht eine kleine Gruppe mit zwei Zn-Atomen. In 12E befindet sich sowohl in der oberen Hälfte als auch in der unteren Hälfte ein tetrakoordiniertes O-Atom. Bei der in 12E veranschaulichten kleinen Gruppe ist die elektrische Ladung –1.
Hier bildet eine Vielzahl von kleinen Gruppen eine mittelgroße Gruppe, und eine Vielzahl von mittelgroßen Gruppen bildet eine große Gruppe (auch als Elementarzelle bezeichnet).
Nun wird eine Regel für die Bindung zwischen den kleinen Gruppen beschrieben. Die drei O-Atome in der oberen Hälfte in Bezug auf das hexakoordinierte In-Atom in 12A haben jeweils drei unmittelbar benachbarte In-Atome in der Abwärtsrichtung, und die drei O-Atome in der unteren Hälfte haben jeweils drei unmittelbar benachbarte In-Atome in der Aufwärtsrichtung. Das eine O-Atom in der oberen Hälfte in Bezug auf das pentakoordinierte Ga-Atom in 12B hat ein unmittelbar benachbartes Ga-Atom in der Abwärtsrichtung, und das eine O-Atom in der unteren Hälfte hat ein unmittelbar benachbartes Ga-Atom in der Aufwärtsrichtung. Das eine O-Atom in der oberen Hälfte in Bezug auf das tetrakoordinierte Zn-Atom in 12C hat ein unmittelbar benachbartes Zn-Atom in der Abwärtsrichtung, und die drei O-Atome in der unteren Hälfte haben jeweils drei unmittelbar benachbarte Zn-Atome in der Aufwärtsrichtung. Auf diese Weise ist die Anzahl der oberhalb des Metallatoms befindlichen tetrakoordinierten O-Atome gleich der Anzahl der Metallatome, die benachbart zu und unter jedem der tetrakoordinierten O-Atome sind. Genauso ist die Anzahl der unterhalb des Metallatoms befindlichen tetrakoordinierten O-Atome gleich der Anzahl der Metallatome, die benachbart zu und über jedem tetrakoordinierten O-Atom sind. Da die Koordinationszahl des tetrakoordinierten O-Atoms 4 ist, beträgt die Summe der Anzahl der unmittelbar benachbarten Metallatome unterhalb des O-Atoms und der Anzahl der unmittelbar benachbarten Metallatome oberhalb des O-Atoms 4. Folglich können, wenn die Summe der Anzahl der oberhalb eines Metallatoms befindlichen tetrakoordinierten O-Atome und der Anzahl der unterhalb eines anderen Metallatoms befindlichen tetrakoordinierten O-Atome 4 ist, die zwei Arten von kleinen Gruppen, einschließlich der Metallatome, gebunden sein. Beispielsweise in dem Fall, in dem das hexakoordinierte Metallatom (In oder Sn) durch drei in der unteren Hälfte befindliche tetrakoordinierte O-Atome gebunden ist, ist es an das pentakoordinierte Metallatom (Ga oder In) oder das tetrakoordinierte Metallatom (Zn) gebunden.
Ein Metallatom, dessen Koordinationszahl 4, 5 oder 6 ist, ist über ein in der Richtung der c-Achse befindliches tetrakoordinierte O-Atom an ein anderes Metallatom gebunden. Ergänzend zu dem Obigen kann eine mittelgroße Gruppe auf andere Weise gebildet werden, indem nämlich eine Vielzahl von kleinen Gruppen so kombiniert wird, dass die gesamte elektrische Ladung der Schichtstruktur 0 ist.
13A veranschaulicht ein Modell einer mittelgroßen Gruppe, die in einer Schichtstruktur eines Materials auf In-Sn-Zn-O-Basis enthalten ist. 13B veranschaulicht eine große Gruppe, die drei mittelgroße Gruppen umfasst. Es ist zu beachten, dass 13C eine Atomanordnung in dem Fall zeigt, in dem die Schichtstruktur von 13B aus der c-Achsenrichtung betrachtet wird.
In 13A wurde ein trikoordiniertes O-Atom der Einfachheit halber weggelassen, und ein tetrakoordiniertes O-Atom ist durch einen Kreis dargestellt; die Zahl in dem Kreis gibt die Anzahl der tetrakoordinierten O-Atome an. Beispielsweise sind drei tetrakoordinierte O-Atome, die jeweils sowohl in der oberen Hälfte als auch in der unteren Hälfte in Bezug auf ein Sn-Atom vorhanden sind, durch eine umkreiste 3 symbolisiert. In 13A ist ein tetrakoordiniertes O-Atom, wie es sowohl in einer oberen Hälfte als auch in einer unteren Hälfte in Bezug auf ein In-Atom vorhanden ist, durch eine umkreiste 1 symbolisiert. Außerdem veranschaulicht 13A ein Zn-Atom benachbart zu einem in der unteren Hälfte befindlichen tetrakoordinierten O-Atom und drei in der oberen Hälfte befindlichen tetrakoordinierten O-Atomen, und ein Zn-Atom benachbart zu einem in der oberen Hälfte befindlichen tetrakoordinierten O-Atom und drei in der unteren Hälfte befindlichen tetrakoordinierten O-Atomen.
In der mittelgroßen Gruppe, die in der Schichtstruktur des Materials auf In-Sn-Zn-O-Basis von 13A enthalten ist, ist in der Reihenfolge, von oben beginnend, ein Sn-Atom, benachbart zu jeweils drei in der oberen Hälfte und drei in der unteren Hälfte befindlichen tetrakoordinierten O-Atomen, über ein tetrakoordiniertes O-Atom an ein jeweils einem tetrakoordinierten O-Atom in der oberen Hälfte und der unteren Hälfte benachbartes In-Atom gebunden, das In-Atom ist an ein benachbart zu drei tetrakoordinierten O-Atomen in einer oberen Hälfte befindliches Zn-Atom über ein tetrakoordiniertes O-Atom gebunden, das Zn-Atom ist an ein jeweils drei in einer oberen Hälfte und drei in einer unteren Hälfte befindlichen tetrakoordinierten O-Atomen benachbartes In-Atom über ein in einer unteren Hälfte bezüglich des Zn-Atoms befindliches tetrakoordiniertes O-Atom gebunden, das In-Atom ist an eine kleine Gruppe gebunden, die zwei Zn-Atome enthält, und ist einem in einer oberen Hälfte befindlichen tetrakoordinierten O-Atom benachbart, und die kleine Gruppe ist über ein in einer unteren Hälfte bezüglich der kleinen Gruppe befindliches tetrakoordiniertes O-Atom an ein Sn-Atom gebunden, das jeweils drei in der oberen Hälfte und drei in der unteren Hälfte befindlichen tetrakoordinierten O-Atomen benachbart ist. Es wird eine Vielzahl von solchen mittelgroßen Gruppen gebunden, sodass eine große Gruppe entsteht.
Hier kann von einer elektrischen Ladung für eine Bindung eines trikoordinierten O-Atoms von –0,667 bzw. einer elektrischen Ladung für eine Bindung eines tetrakoordinierten O-Atoms von –0,5 ausgegangen werden. Beispielsweise ist die elektrische Ladung eines (hexa- oder pentakoordinierten) In-Atoms +3, die elektrische Ladung eines (tetrakoordinierten) Zn-Atoms ist +2, und die elektrische Ladung eines (penta- oder hexakoordinierten) Sn-Atoms ist +4. Dementsprechend ist die elektrische Ladung in einer kleinen Gruppe, die ein Sn-Atom enthält, +1. Deshalb wird eine elektrische Ladung von –1, welche eine elektrische Ladung von +1 aufhebt, zur Bildung einer Schichtstruktur benötigt, die ein Sn-Atom enthält. Als eine Struktur mit einer elektrischen Ladung von –1 kann die zwei Zn-Atome enthaltende kleine Gruppe, wie in 12E veranschaulicht, angegeben werden. Beispielsweise kann die elektrische Ladung einer kleinen Gruppe, die ein Sn-Atom enthält, mit einer zwei Zn-Atome enthaltenden kleinen Gruppe ausgeglichen werden, sodass die gesamte elektrische Ladung der Schichtstruktur 0 ist.
Wenn die in 13B veranschaulichte große Gruppe wiederholt wird, lässt sich ein auf In-Sn-Zn-O basierender Kristall (In₂SnZn₃O₈) erhalten. Es ist zu beachten, dass eine Schichtstruktur des erhaltenen Kristalls auf In-Sn-Zn-O-Basis als Zusammensetzungsformel ausgedrückt werden kann, nämlich als In₂SnZn₂O₇(ZnO)_m (m ist 0 oder eine natürliche Zahl).
Die oben beschriebene Regel gilt auch für die folgenden Oxide: ein vier Metall-Hauptkomponenten enthaltendes Oxid, wie etwa ein Oxid auf In-Sn-Ga-Zn-O-Basis; ein drei Metall-Hauptkomponenten enthaltendes Oxid, wie etwa ein Oxid auf In-Ga-Zn-O-Basis (auch als IGZO bezeichnet), ein Oxid auf In-Al-Zn-O-Basis, ein Oxid auf Sn-Ga-Zn-O-Basis, ein Oxid auf Al-Ga-Zn-O-Basis, ein Oxid auf Sn-Al-Zn-O-Basis, ein Oxid auf In-Hf-Zn-O-Basis, ein Oxid auf In-La-Zn-O-Basis, ein Oxid auf In-Ce-Zn-O-Basis, ein Oxid auf In-Pr-Zn-O-Basis, ein Oxid auf In-Nd-Zn-O-Basis, ein Oxid auf In-Sm-Zn-O-Basis, ein Oxid auf In-Eu-Zn-O-Basis, ein Oxid auf In-Gd-Zn-O-Basis, ein Oxid auf In-Tb-Zn-O-Basis, ein Oxid auf In-Dy-Zn-O-Basis, ein Oxid auf In-Ho-Zn-O-Basis, ein Oxid auf In-Er-Zn-O-Basis, ein Oxid auf In-Tm-Zn-O-Basis, ein Oxid auf In-Yb-Zn-O-Basis oder ein Oxid auf In-Lu-Zn-O-Basis; ein zwei Metall-Hauptkomponenten enthaltendes Oxid wie etwa ein Oxid auf In-Zn-O-Basis, ein Oxid auf Sn-Zn-O-Basis, ein Oxid auf Al-Zn-O-Basis, ein Oxid auf Zn-Mg-O-Basis, ein Oxid auf Sn-Mg-O-Basis, ein Oxid auf In-Mg-O-Basis oder ein Oxid auf In-Ga-O-Basis u. Ä.
14A veranschaulicht, als ein Beispiel, ein Modell einer mittelgroßen Gruppe, die in einer Schichtstruktur eines Materials auf In-Ga-Zn-O-Basis enthalten ist.
In der mittelgroßen Gruppe, die in der Schichtstruktur des Materials auf In-Ga-Zn-O-Basis von 14A enthalten ist, ist in der Reihenfolge, von oben beginnend, ein In-Atom, benachbart zu jeweils drei in der oberen Hälfte und drei in der unteren Hälfte befindlichen tetrakoordinierten O-Atomen, über ein tetrakoordiniertes O-Atom an ein einem tetrakoordinierten O-Atom in einer oberen Hälfte benachbartes Zn-Atom gebunden, das Zn-Atom ist an ein jeweils einem in einer oberen Hälfte und einem in einer unteren Hälfte befindlichen tetrakoordinierten O-Atom benachbartes Ga-Atom über drei in einer unteren Hälfte bezüglich des Zn-Atoms befindliche tetrakoordinierte O-Atome gebunden, und das Ga-Atom ist an ein jeweils drei in einer oberen Hälfte und drei in einer unteren Hälfte befindlichen tetrakoordinierten O-Atomen benachbartes In-Atom über ein in einer unteren Hälfte bezüglich des Ga-Atoms befindliches tetrakoordiniertes O-Atom gebunden. Es wird eine Vielzahl von solchen mittelgroßen Gruppen gebunden, sodass eine große Gruppe entsteht.
14B veranschaulicht eine große Gruppe, die drei mittelgroße Gruppen umfasst. Es ist zu beachten, dass 14C eine Atomanordnung in dem Fall zeigt, in dem die Schichtstruktur von 14B aus der c-Achsenrichtung betrachtet wird.
Da hier die elektrische Ladung eines (hexa- oder pentakoordinierten) In-Atoms +3 ist, die elektrische Ladung eines (tetrakoordinierten) Zn-Atoms +2 und die elektrische Ladung eines (pentakoordinierten) Ga-Atoms +3 ist, ergibt sich für die elektrische Ladung einer kleinen Gruppe, die jedes der Atome, nämlich ein In-Atom, ein Zn-Atom und ein Ga-Atom enthält, 0. Demzufolge ist die gesamte elektrische Ladung einer mittelgroßen Gruppe, die eine Kombination aus solchen kleinen Gruppen aufweist, stets 0.
Bezüglich der Schichtstruktur des Materials auf In-Ga-Zn-O-Basis kann eine große Gruppe nicht nur unter Verwendung der in 14A veranschaulichten mittelgroßen Gruppe, sondern auch einer mittelgroßen Gruppe, bei der die Anordnung des In-Atoms, des Ga-Atoms und des Zn-Atoms von jener in 14A verschieden ist, gebildet werden.
Wenn die in 14B veranschaulichte große Gruppe wiederholt wird, lässt sich ein auf In-Ga-Zn-O basierender Kristall erhalten. Es ist zu beachten, dass eine Schichtstruktur des erhaltenen Kristalls auf In-Ga-Zn-O-Basis als Zusammensetzungsformel ausgedrückt werden kann, nämlich als InGaO₃(ZnO)_n (n ist eine natürliche Zahl).
In dem Fall, in dem n = 1 ist (InGaZnO₄), kann beispielsweise eine in 15A veranschaulichte Kristallstruktur erhalten werden. Es ist zu beachten, dass bei der Kristallstruktur in 15A dadurch, dass ein Ga-Atom und ein In-Atom jeweils fünf Liganden besitzen, wie in 12B veranschaulicht, die Kristallstruktur eine Struktur enthalten kann, in der Ga durch In ersetzt ist.
In dem Fall, in dem n = 2 ist (InGaZn₂O₅), kann beispielsweise die in 15B veranschaulichte Kristallstruktur erhalten werden. Es ist zu beachten, dass bei der Kristallstruktur in 15B dadurch, dass ein Ga-Atom und ein In-Atom jeweils fünf Liganden besitzen, wie in 12B veranschaulicht, die Kristallstruktur eine Struktur enthalten kann, in der Ga durch In ersetzt ist.
Das Substrat wird während des Ausbildens der Oxidhalbleiterschicht 227 auf eine Temperatur erwärmt, die höher als 200°C und niedriger als oder gleich 700°C ist, vorzugsweise höher als 300°C und niedriger als oder gleich 500°C, stärker bevorzugt größer oder gleich 400°C und kleiner oder gleich 450°C ist, sodass die Oxidhalbleiterschicht 227 den CAAC-OS enthält. Die Oxidhalbleiterschicht 227 wird gebildet, während das Substrat in dieser Weise erwärmt wird, wodurch die Oxidhalbleiterschicht 227 den CAAC-OS enthalten kann.
Alternativ wird eine Dünnschicht einer ersten Oxidhalbleiterschicht mit einer Dicke, die größer oder gleich der Dicke einer Atomlage und kleiner oder gleich 10 nm, vorzugsweise größer oder gleich 2 nm und kleiner oder gleich 5 nm ist, gebildet, während die Erwärmung auf eine Temperatur in dem oben angegebenen Bereich erfolgt, und dann wird eine zweite Oxidhalbleiterschicht, die dicker ist als die erste Oxidhalbleiterschicht, gebildet, während in ähnlicher Weise ein Erwärmen erfolgt; dadurch können die erste Oxidhalbleiterschicht und die zweite Oxidhalbleiterschicht gestapelt werden, sodass sie die Oxidhalbleiterschicht 227 bilden, die den CAAC-OS enthält.
In einem Ansatz, die Oxidhalbleiterschicht 227 mit einer amorphen Struktur auszubilden, wird die Oxidhalbleiterschicht 227 bei einer Substrattemperatur gebildet, die niedriger als 200°C, vorzugsweise niedriger als 180°C ist. Die Oxidhalbleiterschicht 227 wird auf diese gebildet, wodurch sie eine amorphe Struktur aufweisen kann.
Alternativ kann die Oxidhalbleiterschicht 227 einschließlich der CAAC-OS folgendermaßen gebildet werden: Nachdem eine Oxidhalbleiterschicht mit einer amorphen Struktur in der oben beschriebenen Art und Weise ausgebildet worden ist, wird eine Wärmebehandlung bei einer Temperatur durchgeführt, die höher oder gleich 250°C und niedriger oder gleich 7°C, vorzugsweise höher oder gleich 400°C, stärker bevorzugt höher oder gleich 500°C, noch stärker bevorzugt höher oder gleich 550°C ist, damit mindestens ein Teil der eine amorphe Struktur aufweisenden Oxidhalbleiterschicht kristallisiert. Es ist zu beachten, dass die Wärmebehandlung in einer Inertgasatmosphäre erfolgen kann. Die Inertgasatmosphäre ist vorzugsweise eine Atmosphäre, die Stickstoff oder ein Edelgas (z. B. Helium, Neon oder Argon) als Hauptkomponente enthält und kein Wasser, Wasserstoff o. Ä. enthält. Beispielsweise ist die Reinheit des Stickstoffs oder eines Edelgases, wie etwa Helium, Neon oder Argon, der/das in eine Wärmebehandlungseinrichtung eingebracht wird, größer oder gleich 6N (99,9999%), vorzugsweise größer oder gleich 7N (99,99999%) (d. h. die Konzentration der Fremdstoffe ist kleiner oder gleich 1 ppm, vorzugsweise kleiner oder gleich 0,1 ppm). Als Wärmebehandlung kann die später beschriebene Wärmebehandlung zur Hydration oder Hydrierung dienen.
Bei dem obigen Verfahren ist, da die Substrat-Erwärmungstemperatur bei der Schichtbildung niedriger ist, die Störstellenkonzentration der erhaltenen Oxidhalbleiterschicht 227 niedriger. Weiter ist die Atomanordnung in der Oxidhalbleiterschicht 227 geordnet, und ihre Dichte ist erhöht, sodass es wahrscheinlich ist, dass ein Polykristall oder ein CAAC-OS gebildet wird. Weiter wird durch die Schichtbildung in einer Sauerstoffgasatmosphäre ein Polykristall oder ein CAAC-OS leichter ausgebildet, weil kein unnötiges Atom eines Edelgases o. Ä. enthalten ist. Anzumerken ist, dass eine Mischgasatmosphäre, die ein Sauerstoffgas und ein Edelgas enthält, verwendet werden kann. In diesem Fall ist der Prozentsatz eines Sauerstoffgases höher als oder gleich 30 Vol.-%, vorzugsweise höher als oder gleich 50 Vol.-%, eher vorzuziehen höher als oder gleich 80 Vol.-%.
Nachdem die Oxidhalbleiterschicht 227 gebildet worden ist, kann sie einer Wärmebehandlung unterzogen werden. Durch die Wärmebehandlung kann außerdem eine Substanz, darunter auch Wasserstoffatome in der Oxidhalbleiterschicht 227, entfernt werden; demzufolge kann die Struktur der Oxidhalbleiterschicht 227 verbessert werden, wobei Störstellenniveaus in der Bandlücke reduziert werden können. Die Wärmebehandlung wird in einer Inertgasatmosphäre bei einer Temperatur durchgeführt, die höher oder gleich 300°C und niedriger oder gleich 700°C, vorzugsweise höher oder gleich 450°C und niedriger oder gleich 600°C ist. Falls das Substrat eine untere Entspannungstemperatur aufweist, wird die Wärmebehandlung bei einer Temperatur durchgeführt, die niedriger als die untere Entspannungstemperatur des Substrats ist. Die Inertgasatmosphäre ist vorzugsweise eine Atmosphäre, die Stickstoff oder ein Edelgas (z. B. Helium, Neon oder Argon) als Hauptkomponente enthält und kein Wasser, Wasserstoff o. Ä. enthält. Beispielsweise ist die Reinheit des Stickstoffs oder eines Edelgases, wie etwa Helium, Neon oder Argon, der/das in eine Wärmebehandlungseinrichtung eingebracht wird, größer oder gleich 6N (99,9999%), vorzugsweise größer oder gleich 7N (99,99999%) (d. h. die Konzentration der Fremdstoffe ist kleiner oder gleich 1 ppm, vorzugsweise kleiner oder gleich 0,1 ppm).
Die Wärmebehandlung kann so durchgeführt werden, dass beispielsweise das Halbleitersubstrat 201 in einen Elektroofen mit einem elektrischen Heizwiderstand o. Ä. eingebracht und unter einer Stickstoffatmosphäre für eine Stunde auf 450°C erwärmt wird.
Die Wärmebehandlungseinrichtung ist nicht auf den Elektroofen beschränkt und kann eine Einrichtung zum Erwärmen eines Gegenstandes sein, der durch Wärmestrahlung oder Wärmeleitung von einem Medium, wie etwa erhitztem Gas, bearbeitet werden soll. Beispielsweise kann eine Einrichtung zur schnellen thermischen Ausheilung (RTA: Rapid Thermal Annealing (engl.)), wie etwa eine mittels Gas erhitzte Einrichtung zur schnellen thermischen Ausheilung (GRTA) oder eine mittels Lampen erhitzte Einrichtung zur schnellen thermischen Ausheilung (LRTA), verwendet werden. Eine LRTA-Einrichtung ist eine Einrichtung zum Erwärmen eines zu bearbeitenden Gegenstandes durch Bestrahlung mit Licht (einer elektromagnetischen Welle), das von einer Lampe, wie etwa einer Halogenlampe, einer Halogen-Metalldampflampe, einer Xenonbogenlampe, einer Kohlebogenlampe, einer Natriumdampf-Hochdrucklampe oder einer Quecksilberdampf-Hochdrucklampe abgestrahlt wird. Eine GRTA-Einrichtung ist eine Einrichtung zur Durchführung einer Wärmebehandlung unter Verwendung eines Gases auf hoher Temperatur. Als Gas wird ein Inertgas verwendet, das nicht mit einem durch Wärmebehandlung zu bearbeitenden Gegenstand reagiert, wie etwa Stickstoff oder ein Edelgas wie beispielsweise Argon. Es ist zu beachten, dass in dem Fall, in dem als Wärmebehandlungseinrichtung eine GRTA-Einrichtung verwendet wird, das Substrat in einem Inertgas erwärmt werden kann, das auf eine hohe Temperatur von 650°C bis 700°C erwärmt ist, da die Wärmebehandlungsdauer kurz ist.
Außerdem kann, nachdem die Oxidhalbleiterschicht 227 durch die Wärmebehandlung erwärmt worden ist, in denselben Ofen ein hochreines Sauerstoffgas, ein hochreines N₂O-Gas oder ultratrockene Luft (die Feuchtigkeitskonzentration ist kleiner oder gleich 20 ppm (–55°C bei Umrechnung in den Taupunkt), vorzugsweise kleiner oder gleich 1 ppm, stärker bevorzugt kleiner oder gleich 10 ppb bei Messung unter Verwendung eines Betauungsfeuchtemessgeräts eines Cavity-Ring-Down-Laserspektroskopie-Systems (CRDS-Systems)) eingebracht werden. Insbesondere wird bevorzugt, dass Wasser, Wasserstoff u. Ä. nicht in diesen Gasen enthalten sind. Die Reinheit des Sauerstoffgases oder des N₂O-Gases, das in denselben Ofen eingebracht wird, ist vorzugsweise 6N oder höher, stärker bevorzugt 7N oder höher (d. h. die Konzentration von Fremdstoffen in dem Sauerstoffgas oder dem N₂O-Gas ist 1 ppm oder niedriger, vorzugsweise 0,1 ppm oder niedriger). Durch die Wirkung des Sauerstoffgases oder des N₂O-Gases kann Sauerstoff, der einer der Hauptkomponenten des Oxidhalbleiters ist und der bei dem Schritt zum Entfernen von Fremdstoffen durch Dehydratation oder Dehydrierung entzogen worden ist, zugeführt werden.
Es ist zu beachten, dass die Wärmebehandlung aufgrund ihrer vorteilhaften Wirkung beim Entfernen von Wasserstoff, Wasser o. Ä. als Dehydratationsbehandlung, Dehydrierungsbehandlung o. Ä. bezeichnet werden kann. Die Wärmebehandlung kann beispielsweise durchgeführt werden, bevor die Oxidhalbleiterschicht bearbeitet wird, um ihr eine Inselgestalt zu verleihen, nachdem die Gate-Isolierschicht o. Ä. gebildet worden ist. Solch eine Wärmebehandlung zur Dehydratation oder Dehydrierung kann einmal oder mehrmals durchgeführt werden.
Als Nächstes wird ein Teil der Oxidhalbleiterschicht 227 selektiv geätzt, um eine Oxidhalbleiterschicht 229 zu bilden. Dann wird mittels eines Zerstäubungsverfahrens, eines CVD-Verfahrens o. Ä. über der Oxidhalbleiterschicht 229 eine Isolierschicht 231 gebildet. Danach wird über der Isolierschicht 231 eine Gate-Elektrode 233 gebildet (siehe 8A).
Die Isolierschicht 231 kann mit einer einzigen Schicht oder mit einer Stapelung, die eins oder mehrere aus Siliziumoxid, Siliziumoxinitrid, Siliziumnitridoxid, Siliziumnitrid, Aluminiumoxid, Hafniumoxid, Galliumoxid, ein Metalloxid auf Ga-Zn-O-Basis o. Ä. verwendet, gebildet werden. Die Isolierschicht 231 kann auch eine Oxidisolierschicht sein, aus der Sauerstoff durch Erwärmen freigesetzt wird, wie etwa eine Schicht, die als die Isolierschicht 225 verwendet werden kann. Bei Verwendung einer Schicht, aus der durch Erwärmen Sauerstoff freigesetzt wird, wie etwa der Isolierschicht 231, können in der Oxidhalbleiterschicht 229 hervorgerufene Sauerstoffleerstellen durch eine später durchgeführte Wärmebehandlung reduziert werden und eine Verschlechterung der elektrischen Kenndaten des Transistors kann unterdrückt werden.
Wenn die Isolierschicht 231 unter Verwendung eines Materials mit hohem k-Wert, wie etwa Hafniumsilikat (HfSiO_x), Hafniumsilikat mit Stickstoffanlagerung (HfSi_xO_yN_z), Hafniumaluminat mit Stickstoffanlagerung (HfAl_xO_yN_z), Hafniumoxid oder Yttriumoxid, gebildet ist, kann der Gate-Leckstrom auch dann verringert werden, wenn die Dicke der Gate-Isolierschicht reduziert ist.
Die Dicke der Isolierschicht 231 ist vorzugsweise größer oder gleich 10 nm und kleiner oder gleich 300 nm, stärker bevorzugt größer oder gleich 5 nm und kleiner oder gleich 50 nm, noch stärker bevorzugt größer oder gleich 10 nm und kleiner oder gleich 30 nm.
Die Gate-Elektrode 233 kann unter Verwendung eines elementaren Metalls, das aus Aluminium, Chrom, Kupfer, Tantal, Titan, Molybdän und Wolfram ausgewählt ist; einer Legierung, die eines dieser elementaren Metalle als eine Komponente enthält; einer Legierung, die dieser elementaren Metalle in Kombination enthält, o. Ä. gebildet werden. Ferner kann als elementares Metall Mangan oder/und Zirkon verwendet werden. Ferner kann die Gate-Elektrode 233 eine Einzelschichtstruktur oder eine gestapelte Schichtstruktur aus zwei oder mehr Schichten aufweisen. Beispielsweise können eine Einzelschichtstruktur aus einer siliziumhaltigen Aluminium-Schicht, eine Doppelschichtstruktur, bei der eine Titan-Schicht über eine Aluminium-Schicht gestapelt ist, eine Doppelschichtstruktur, bei der eine Titan-Schicht über eine Titannitrid-Schicht gestapelt ist, eine Doppelschichtstruktur, bei der eine Wolfram-Schicht über eine Titannitrid-Schicht gestapelt ist, eine Doppelschichtstruktur, bei der eine Wolfram-Schicht über eine Tantalnitrid-Schicht gestapelt ist, eine Dreifachschichtstruktur, bei der eine Titan-Schicht, eine Aluminium-Schicht und eine Titan-Schicht in dieser Reihenfolge gestapelt sind, u. Ä. vorliegen. Alternativ kann eine Schicht, eine Legierungsschicht oder eine Nitridschicht, die Aluminium und eines oder mehrere Elemente, ausgewählt aus Titan, Tantal, Wolfram, Molybdän, Chrom, Neodym und Scandium, enthält, verwendet werden.
Die Gate-Elektrode 233 kann unter Verwendung eines lichtdurchlässigen leitfähigen Materials, wie etwa Indiumzinnoxid, Wolframoxid enthaltendes Indiumoxid, Wolframoxid enthaltendes Indiumzinkoxid, Titanoxid enthaltendes Indiumoxid, Titanoxid enthaltendes Indiumzinnoxid, Indiumzinkoxid oder Indiumzinnoxid mit angelagertem Siliziumoxid, gebildet werden. Es ist auch möglich, eine gestapelte Schichtstruktur zu verwenden, die unter Verwendung des oben angegebenen lichtdurchlässigen leitfähigen Materials und des oben angegebenen elementaren Metalls gebildet ist.
Die Gate-Elektrode 233 wird durch ein Druckverfahren oder ein Inkjet-Verfahren gebildet. Alternativ wird die Gate-Elektrode 233 in solch einer Art gebildet, dass eine leitfähige Schicht durch ein Zerstäubungsverfahren, ein CVD-Verfahren, ein Bedampfungsverfahren o. Ä. gebildet wird und anschließend ein Teil der leitfähigen Schicht selektiv geätzt wird.
Eine Materialschicht, die in Kontakt mit der Isolierschicht 231 steht, wie etwa als eine stickstoffhaltige In-Ga-Zn-O-Schicht, eine stickstoffhaltige In-Sn-O-Schicht, eine stickstoffhaltige In-Ga-O-Schicht, eine stickstoffhaltige In-Zn-O-Schicht, eine stickstoffhaltige Sn-O-Schicht, eine stickstoffhaltige In-O-Schicht oder eine Schicht aus einem Metallnitrid (wie etwa InN oder ZnN), wird vorzugsweise zwischen der Gate-Elektrode 233 und der Isolierschicht 231 vorgesehen. Bei diesen Schichten ist die Austrittsarbeit jeweils größer oder gleich 5 eV oder größer oder gleich 5,5 eV; dementsprechend kann bei den elektrischen Kenndaten des Transistors die Schwellenspannung positiv sein; dementsprechend kann bei den elektrischen Kenndaten des Transistors die Schwellenspannung positiv sein. Von daher kann ein sogenanntes selbstsperrendes Schaltelement erhalten werden. Beispielsweise wird im Fall einer stickstoffhaltigen In-Ga-Zn-O-Schicht eine In-Ga-Zn-O-Schicht mit einer Stickstoffkonzentration verwendet, die höher als die der Oxidhalbleiterschicht 229 ist, im Besonderen eine In-Ga-Zn-O-Schicht mit einer Stickstoffkonzentration, die größer oder gleich 7 Atom-% ist.
Es ist zu beachten, dass nach der Bildung der Isolierschicht 231 eine Wärmebehandlung (zweite Wärmebehandlung) in einer Inertgasatmosphäre oder einer Sauerstoffatmosphäre erfolgen kann. Die Wärmebehandlungstemperatur ist vorzugsweise höher oder gleich 200°C und niedriger oder gleich 450°C, stärker bevorzugt höher oder gleich 250°C und niedriger oder gleich 350°C. Durch ein Durchführen einer solchen Wärmebehandlung lässt sich ein Variieren der elektrischen Kenndaten des Transistors verringern. Falls in der Isolierschicht 231 oder der Isolierschicht 225, die mit der Oxidhalbleiterschicht 229 in Kontakt ist, Sauerstoff enthalten ist, kann der Oxidhalbleiterschicht 229 Sauerstoff zugeführt werden und die in der Oxidhalbleiterschicht 229 enthaltenen Sauerstofffehlstellen können repariert werden. Die Wärmebehandlung bewirkt, wie oben beschrieben, eine Zuführung von Sauerstoff; deshalb kann die Wärmebehandlung auch als Zuführung von Sauerstoff bezeichnet werden.
Es ist zu beachten, dass in dieser Ausführungsform die Wärmebehandlung zur Zuführung von Sauerstoff nach der Bildung der Isolierschicht 231 durchgeführt wird; der Zeitpunkt der Wärmebehandlung zur Zuführung von Sauerstoff ist jedoch nicht hierauf beschränkt, und die Wärmebehandlung kann ggf. nach Abschluss der Bildung der Isolierschicht 231 durchgeführt werden.
Wie oben beschrieben, werden die Wärmebehandlung zur Entwässerung oder Dehydrogenisierung und die Wärmebehandlung zur Zuführung von Sauerstoff durchgeführt, um Fremdstoffe zu vermindern und die Sauerstoffleerstellen in der Oxidhalbleiterschicht 229 aufzufüllen, wodurch die Oxidhalbleiterschicht 229 hochgereinigt werden kann, sodass sie so wenig wie möglich Fremdelemente enthält.
Als Nächstes wird eine Behandlung zum Zufügen eines Dotiermittels zu der Oxidhalbleiterschicht 229 unter Verwendung der Gate-Elektrode 233 als Maske durchgeführt. Im Ergebnis werden, wie in 8B veranschaulicht, ein erster Bereich 235a, der mit der Gate-Elektrode 233 bedeckt ist und dem kein Dotiermittel hinzugefügt wurde, und ein Paar zweiter Bereiche 235b und 235c, die das Dotiermittel enthalten, gebildet. Da das Dotiermittel unter Verwendung der Gate-Elektrode 233 als Maske hinzugefügt wird, können der erste Bereich 235a, dem kein Dotiermittel hinzugefügt wurde, und die beiden zweiten Bereiche 235b und 235c, die das Dotiermittel enthalten, in einer selbstausgerichteten Weise gebildet werden.
Der erste Bereich 235a, der mit der Gate-Elektrode 233 überlappt, dient als Kanalzone. Die beiden zweiten Bereiche 235b und 235c, die das Dotiermittel enthalten, dienen als Relaxationsbereiche des elektrischen Feldes. Der erste Bereich 235a und das Paar zweiter Bereiche 235b und 235c, die das Dotiermittel enthalten, bilden eine Oxidhalbleiterschicht 235.
Die Konzentration des Wasserstoffs im ersten Bereich 235a der Oxidhalbleiterschicht 235 ist vorzugsweise kleiner als 5 × 10¹⁸ Atome/cm³, stärker bevorzugt kleiner oder gleich 1 × 10¹⁸ Atome/cm³, noch stärker bevorzugt kleiner oder gleich 5 × 10¹⁷ Atome/cm³, noch stärker bevorzugt kleiner oder gleich 1 × 10¹⁶ Atome/cm³. Durch eine Bindung, die ein Oxidhalbleiter mit Wasserstoff eingeht, dient ein Teil des enthaltenen Wasserstoffs als Dotierungsmittel, um als Ladungsträger Elektronen zu erzeugen. Deswegen kann durch Verringern der Wasserstoffkonzentration im ersten Bereich 235a der Oxidhalbleiterschicht 235 eine negative Verschiebung der Schwellenspannung unterdrückt werden.
Die Konzentration des Dotiermittels in dem Paar zweiter Bereiche 235b und 235c ist größer oder gleich 5 × 10¹⁸ Atome/cm³ und kleiner oder gleich 1 × 10²² Atome/cm³, vorzugsweise größer oder gleich 5 × 10¹⁸ Atome/cm³ und kleiner als 5 × 10¹⁹ Atome/cm³.
Da das Paar zweiter Bereiche 235b und 235c das Dotiermittel enthält, kann die Ladungsträgerdichte oder die Anzahl der Störstellen erhöht werden. Folglich kann die Leitfähigkeit höher als jene des ersten Bereiches 235a sein, der das Dotiermittel nicht enthält. Es ist zu beachten, dass eine übermäßige Erhöhung der Konzentration des Dotiermittels eine Hemmung der Ladungsträgerbewegung durch das Dotiermittel zur Folge hat, die zu einer Verringerung der Leitfähigkeit des Paares zweiter Bereiche 235b und 235c, die das Dotiermittel enthalten, führt.
Die beiden zweiten Bereiche 235b und 235c, die das Dotiermittel enthalten, weisen vorzugsweise eine Leitfähigkeit auf, die größer oder gleich 0,1 S/cm und kleiner oder gleich 1000 S/cm, vorzugsweise größer oder gleich 10 S/cm und kleiner oder gleich 1000 S/cm ist.
Das Vorhandensein des Paares zweiter Bereiche 235b und 235c, die das Dotiermittel enthalten, in der Oxidhalbleiterschicht 235 kann ein elektrisches Feld abschwächen, das am Endabschnitt des ersten Bereiches 235a, der als Kanalzone dient, anliegt. Dadurch kann ein Kurzkanaleffekt des Transistors unterdrückt werden.
Zum Hinzufügen des Dotiermittels zur Oxidhalbleiterschicht 229 kann ein Ionendotierungsverfahren oder ein Ionenimplantationsverfahren angewendet werden. Als Dotierungsmittel können Bor, Stickstoff, Phosphor und Arsen hinzugegeben werden. Alternativ können als Dotierungsmittel Helium, Neon, Argon, Krypton und Xenon hinzugefügt werden. Außerdem kann alternativ Wasserstoff als Dotiermittel hinzugefügt werden. Des Weiteren kann alternativ als Dotiermittel mindestens eines der Folgenden: Bor, Stickstoff, Phosphor und Arsen, mindestens eines der Folgenden: Helium, Neon, Argon, Krypton und Xenon sowie Wasserstoff in geeigneter Kombination hinzugefügt werden.
Die Zugabe des Dotierungsmittels zu der Oxidhalbleiterschicht 229 erfolgt in einem Zustand, in dem die Oxidhalbleiterschicht 229 mit der Isolierschicht 231 u. Ä. bedeckt ist; alternativ kann die Zugabe des Dotierungsmittels in einem Zustand erfolgen, in dem die Oxidhalbleiterschicht 229 freiliegt.
Alternativ kann das Dotiermittel durch ein Verfahren zugegeben werden, das von einem Ionendotierverfahren, einem Ionenimplantationsverfahren o. Ä. verschieden ist. Beispielsweise kann das Dotiermittel folgendermaßen zugegeben werden: In einer Atmosphäre eines Gases, das ein zuzugebendes Element enthält, wird ein Plasma erzeugt, und an einem Objekt, zu dem das Dotiermittel hinzugefügt wird, wird eine Plasmabehandlung durchgeführt. Zum Erzeugen des Plasmas kann eine Einrichtung zum Trockenätzen, eine Einrichtung zur CVD-Beschichtung, eine Einrichtung zur hochdichten CVD-Beschichtung o. Ä. verwendet werden.
Danach kann eine Wärmebehandlung erfolgen. Die Wärmebehandlung wird typischerweise bei einer Temperatur durchgeführt, die höher oder gleich 150°C und niedriger oder gleich 450°C, vorzugsweise höher oder gleich 250°C und niedriger oder gleich 325°C ist. Bei der Wärmebehandlung kann die Temperatur allmählich von 250°C auf 325°C erhöht werden.
Durch die Wärmebehandlung kann der Widerstand der beiden zweiten Bereiche 235b und 235c, die das Dotiermittel enthalten, herabgesetzt werden. Bei der Wärmebehandlung können die beiden zweiten Bereiche 235b und 235c, die das Dotiermittel enthalten, entweder in einem kristallinen Zustand oder in einem amorphen Zustand sein.
Als Nächstes werden, wie in 8C veranschaulicht, Seitenwand-Isolierschichten 237 an Seitenflächen der Gate-Elektrode 233, eine Gate-Isolierschicht 239, eine Elektrode 241a und eine Elektrode 241b gebildet.
Die Seitenwand-Isolierschichten 237 können jeweils mit einer einzigen Schicht oder einer Stapelung unter Verwendung beispielsweise eines oder mehrerer der folgenden Materialien gebildet werden: Siliziumoxid, Siliziumoxinitrid, Siliziumnitridoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumoxinitrid, Aluminiumnitridoxid, Aluminiumnitrid u. Ä. Die Seitenwand-Isolierschichten 237 können unter Verwendung einer Oxidisolierschicht, von welcher ein Teil des Sauerstoffs durch Erwärmen freigesetzt wurde, auf eine ähnliche Art wie bei der Isolierschicht 225 gebildet werden.
Ein Verfahren zum Bilden der Seitenwand-Isolierschichten 237 ist nachstehend beschrieben.
Zuerst wird über der Isolierschicht 231 und der Gate-Elektrode 233 eine Isolierschicht gebildet, aus welcher die Seitenwand-Isolierschichten 237 entstehen sollen. Die Isolierschicht wird mittels eines Zerstäubungsverfahrens, eines CVD-Verfahrens o. Ä. gebildet. Überdies wird, obwohl die Dicke der Isolierschicht nicht besonders eingeschränkt ist, die Dicke unter Berücksichtigung der Gestalt der Gate-Elektrode 233 passend ausgewählt.
Dann werden die Seitenwand-Isolierschichten 237 durch Ätzen der Isolierschicht gebildet. Hier handelt es sich bei dem Ätzen um ein stark anisotropes Ätzen, und die Seitenwand-Isolierschichten 237 können in einer selbstausgerichteten Weise gebildet werden, indem das stark anisotrope Ätzen an der Isolierschicht durchgeführt wird.
Die Breite der Zone zum Abschwächen eines elektrischen Feldes in jedem der beiden zweiten Bereiche 235b und 235c, die das Dotiermittel enthalten, hängt von der Breite der Seitenwand-Isolierschichten 237 ab, und die Breite der Seitenwand-Isolierschichten 237 hängt von der Dicke der Gate-Elektrode 233 ab. Deshalb kann die Breite der Gate-Elektrode 233 so festgelegt werden, dass die Breite der Zone zum Abschwächen eines elektrischen Feldes einen gewünschten Wert aufweist.
Wenn die Seitenwand-Isolierschichten 237 gebildet werden, wird auch die Isolierschicht 231 durch stark anisotropes Ätzen geätzt, und die Oxidhalbleiterschicht 235 wird teilweise freigelegt, wodurch die Gate-Isolierschicht 239 gebildet wird.
Das Paar Elektroden 241a und 241b kann ggf. unter Verwendung eines Materials gebildet werden, das jenem der Verdrahtungen 223a und 223b ähnlich ist. Es ist zu beachten, dass das Paar Elektroden 241a und 241b als Verdrahtungen wirksam sein kann.
Das Paar Elektroden 241 und 241b wird durch ein Druckverfahren oder ein Tintenstrahlverfahren gebildet. Alternativ wird das Paar Elektroden 241a und 241b in solch einer Weise gebildet, dass eine leitfähige Schicht durch ein Zerstäubungsverfahren, ein CVD-Verfahren, ein Bedampfungsverfahren o. Ä. gebildet wird und anschließend ein Teil der leitfähigen Schicht selektiv geätzt wird.
Das Paar Elektroden 241a und 241b wird vorzugsweise in Kontakt mit Seitenflächen der Seitenwand-Isolierschichten 237 und der Gate-Isolierschicht 239 gebildet. Mit anderen Worten, es ist vorzuziehen, dass die Endabschnitte des Paares von Elektroden 241a und 241b des Transistors über den Seitenwand-Isolierschichten 237 platziert werden, und dass das Paar Elektroden 241a und 241b freiliegende Abschnitte des Paares zweiter Bereiche 235b und 235c in der Oxidhalbleiterschicht 235 vollständig bedeckt. Dadurch dienen Zonen in dem Paar zweiter Bereiche 235b und 235c, die mit dem Paar Elektroden 241a und 241b in Kontakt stehen, als Source-Bereich bzw. Drain-Bereich, während Zonen in dem Paar zweiter Bereiche 235b und 235c, die sowohl die Gate-Isolierschicht 239 als auch eine der Seitenwand-Isolierschichten 237 überlappen, als Relaxationsbereiche des elektrischen Feldes dienen. Außerdem ist dadurch, dass die Breite der Relaxationsbereiche des elektrischen Feldes über die Länge der Seitenwand-Isolierschichten 237 gesteuert werden kann, nicht unbedingt eine hohe Genauigkeit bei der Ausrichtung einer Maske zum Bilden des Paares Elektroden 241a und 241b erforderlich. Dementsprechend kann ein Variieren bei einer Vielzahl von Transistoren verringert werden.
Es ist zu beachten, dass in dieser Ausführungsform die Seitenwand-Isolierschichten 237 in Kontakt mit den Seitenflächen der Gate-Elektrode 233 vorgesehen sind; die vorliegende Erfindung ist jedoch nicht auf diese Struktur beschränkt und die Seitenwand-Isolierschichten 237 sind nicht unbedingt vorgesehen. Obwohl in dieser Ausführungsform die Seitenwand-Isolierschichten 237 nach dem Paar zweier Bereiche 235b und 235c gebildet werden, ist die vorliegende Erfindung nicht auf diese Struktur beschränkt, und das Paar zweiter Bereiche 235b und 235c kann gebildet werden, nachdem die Seitenwand-Isolierschichten 237 gebildet worden sind. Bei solch einer Struktur kann der erste Bereich 235a so ausgedehnt sein, dass er die Seitenwand-Isolierschichten 237 überlappt.
Als Nächstes, wie in 9A veranschaulicht, werden durch ein Zerstäubungsverfahren, ein CVD-Verfahren, ein Beschichtungsverfahren, ein Druckverfahren o. Ä. eine Isolierschicht 243 und eine Isolierschicht 245 gebildet.
Die Isolierschichten 243 und 245 können jeweils mit einer einzigen Schicht oder mit einer Stapelung, die eine oder mehrere Schichten aus Siliziumoxid, Siliziumoxinitrid, Siliziumnitridoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumoxinitrid, Aluminiumnitridoxid, Aluminiumnitrid u. Ä. enthält, gebildet werden. Wenn die Isolierschicht 245 unter Verwendung einer Isolierschicht gebildet wird, die eine Diffusion von Sauerstoff nach außen verhindert, kann der von der Isolierschicht 243 freigesetzte Sauerstoff der Oxidhalbleiterschicht zugeführt werden. Typische Beispiele für die Isolierschicht, die eine Diffusion von Sauerstoff nach außen verhindert, sind unter anderem Schichten aus Aluminiumoxid, Aluminiumoxinitrid u. Ä. Wenn eine Isolierschicht, die eine Diffusion von Wasserstoff von außen verhindert, als Isolierschicht 245 verwendet wird, kann die Diffusion von Wasserstoff von außen zur Oxidhalbleiterschicht unterdrückt werden, und Fehlstellen in der Oxidhalbleiterschicht können verringert werden. Typische Beispiele für die Isolierschicht, die eine Diffusion von Wasserstoff von außen verhindert, sind unter anderem Schichten aus Siliziumnitrid, Siliziumnitridoxid, Aluminiumnitrid, Aluminiumnitridoxid u. Ä. Ferner kann, wenn die Isolierschicht 243 eine Dreifachschichtstruktur aus einer Oxidisolierschicht, von der ein Teil des Sauerstoffs durch Erwärmen freigesetzt wird, einer Isolierschicht, die eine Diffusion von Sauerstoff nach außen verhindert, und einer Oxidisolierschicht aufweist, Sauerstoff zügig in die Oxidhalbleiterschicht diffundieren, und es kann verhindert werden, dass Sauerstoff nach außen abgegeben wird; demzufolge lässt sich ein Variieren der Transistorkenndaten verringern und zwar auch bei hoher Temperatur und Feuchte.
Durch die oben erwähnten Schritte, wie in 9A veranschaulicht, kann der eine Oxidhalbleiterschicht enthaltende Transistor 110 hergestellt werden. Es ist zu beachten, dass der Transistor 110 die Oxidhalbleiterschicht 229 enthält, die einen Bereich 235a vom i-Typ (eigenleitend) oder im Wesentlichen vom i-Typ enthält und deshalb exzellente Kenndaten besitzt.
Obwohl der Transistor 110 dieser Ausführungsform eine Top-Gate-Struktur aufweist, ist die vorliegende Erfindung nicht auf die Top-Gate-Struktur beschränkt, und es kann eine Bottom-Gate-Struktur zum Einsatz kommen. Ferner ist bei dem Transistor 110 dieser Ausführungsform das Paar Elektroden 241a und 241b in Kontakt mit mindestens einem Teil der Oberseiten des Paares zweiter Bereiche 235b und 235c; jedoch ist die vorliegende Erfindung nicht auf diese Struktur beschränkt und das Paar zweiter Bereiche 235b und 235c kann beispielsweise mit mindestens einem Teil des Paares Elektroden 241a und 241b in Kontakt sein.
Als Nächstes wird jeweils ein Teil der Isolierschicht 215, der Isolierschicht 217, der Isolierschicht 221, der Isolierschicht 225, der Isolierschicht 243 und der Isolierschicht 245 selektiv geätzt, damit Öffnungsabschnitte gebildet werden, um jeweils einen Teil der Gate-Elektrode 209, der Elektrode 241a und der Elektrode 241b freizulegen. Nachdem in den Öffnungsabschnitten eine leitfähige Schicht ausgebildet wurde, wird ein Teil der leitfähigen Schicht selektiv geätzt; dadurch werden eine Verdrahtung 249 in Kontakt mit der Elektrode 241b und eine Verdrahtung 250 in Kontakt mit der Elektrode 241a gebildet. Die Verdrahtungen 249 und 250 können ggf. unter Verwendung des gleichen Materials wie für die Kontaktstöpsel 219a und 219b gebildet werden.
Hier dient die Verdrahtung 249 als Knoten FG, der die eine der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des Transistors 110 und die Gate-Elektrode 209 des Transistors 112 elektrisch verbindet. Die Verdrahtung 250 dient als die andere der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des Transistors 110 und ist mit der Datenleitung D in 3A elektrisch verbunden. Ferner ist, obwohl dies in 9B nicht direkt dargestellt ist, die Gate-Elektrode 233 des Transistors 110 mit der Wortleitung W in 3A elektrisch verbunden.
In 9B ist die eine der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des Transistors 110 (Elektrode 241b) mit der Gate-Elektrode 209 des Transistors 112 über die Verdrahtung 249 verbunden; jedoch ist der Aufbau des programmierbaren Schalters nach dieser Ausführungsform nicht auf diesen Aufbau beschränkt. Zum Beispiel kann einer obere Fläche der Gate-Elektrode des Transistors 112 durch einen Öffnungsabschnitt in den über dem Transistor 112 vorgesehenen Isolierschichten freiliegen, und die eine der Elektroden, nämlich die Source-Elektrode oder die Drain-Elektrode, des Transistors 110 kann so ausgebildet sein, dass sie in direktem Kontakt mit der oberen Fläche der Gate-Elektrode steht.
Durch die obigen Schritte kann der programmierbare Schalter hergestellt werden, der den Transistor 110 und den Transistor 112 enthält.
Ein Beispiel für einen Grundriss des programmierbaren Schalters in der Querschnittansicht von 9B ist in 27A und 27B veranschaulicht. 27A ist ein Grundriss einer Struktur unterhalb der Isolierschicht 225, d. h. des Transistors 112. 27B ist ein Grundriss einer Struktur über der Isolierschicht 225, d. h. des Transistors 110. Es ist zu beachten, dass zum leichten Verständnis einige der Bestandteile (z. B. die Isolierschicht 215) in 27A und 27B nicht dargestellt sind. Ferner ist jede der Querschnittansichten von 6A bis 6D, 7A und 7B, 8A bis 8C sowie 9A und 9B entlang der Strich-Punkt-Linie A-B bzw. der Strich-Punkt-Linie C-D in 27A und 27B genommen.
Bei dem in 27A und 27B gezeigten programmierbaren Schalter ist, wie in 9B gezeigt, der Transistor 110 mit dem Transistor 112 elektrisch verbunden, und zwar in einem Bereich, der im Querschnitt entlang der Strich-Punkt-Linie C-D dargestellt ist. Hier überlappt mindestens ein Teil des Transistors 110 mindestens einen Teil des Transistors 112. Vorzugsweise überlappt mindestens ein Teil der Oxidhalbleiterschicht 235 mindestens einen Teil des n-Störstellenbereiches 211a oder einen Teil des n-Störstellenbereiches 211b. Bei solch einer planaren Anordnung kann eine Zunahme der Fläche, die von dem programmierbaren Schalter eingenommen wird, durch Vorsehen des Transistors, der einen Halbleiter mit großer Bandlücke, wie etwa einen Oxidhalbleiter, enthält, unterbunden werden. Somit kann eine hohe Integration des den programmierbaren Schalter enthaltenden programmierbaren Logikbausteins erzielt werden.
28 ist ein Beispiel eines Grundrisses der Verdrahtungs-Auswahlschaltung 13 in 2A, die den programmierbaren Schalter in 27A und 27B enthält. Anzumerken ist, dass in 28 die dem Transistor 110 in 27B entsprechenden Transistoren 110a bis 110f zum leichten Verständnis durch eine gestrichelte Linie bezeichnet sind. Die Verdrahtungs-Auswahlschaltung in 28 enthält Verdrahtungen 111a und 111c, die sich in der Zeilenrichtung erstrecken, und Verdrahtungen 111b und 111d, die sich in der Spaltenrichtung erstrecken. Die Verdrahtung 111a und die Verdrahtung 111b sind über eine Elektrode 113a, einen mit dem Transistor 110a elektrisch verbundenen Transistor 112a und eine Elektrode 114a elektrisch miteinander verbunden. Die Verdrahtung 111b und die Verdrahtung 111d sind über eine Elektrode 113b, einen mit dem Transistor 110b elektrisch verbundenen Transistor 112b und eine Elektrode 114b elektrisch miteinander verbunden. Die Verdrahtung 111c und die Verdrahtung 111d sind über eine Elektrode 113c, einen mit dem Transistor 110c elektrisch verbundenen Transistor 112c und eine Elektrode 114c elektrisch miteinander verbunden. Die Verdrahtung 111a und die Verdrahtung 111c sind über eine Elektrode 113d, einen mit dem Transistor 110d elektrisch verbundenen Transistor 112d und eine Elektrode 114d elektrisch miteinander verbunden. Die Verdrahtung 111a und die Verdrahtung 111d sind mit einer Elektrode 113e, einem mit dem Transistor 110e elektrisch verbundenen Transistor 112e und einer Elektrode 114e elektrisch verbunden. Die Verdrahtung 111b und die Verdrahtung 111c sind über eine Elektrode 113f, einen mit dem Transistor 110f elektrisch verbundenen Transistor 112f und eine Elektrode 114f elektrisch miteinander verbunden.
Die Verdrahtungen 111a bis 111d entsprechen jeweils den Verdrahtungen 11a bis 11d in 2A. Zum Beispiel können die Verdrahtungen 111a bis 111d in derselben Schicht ausgebildet sein wie die Verdrahtung 223a und die Verdrahtung 223b. Die Elektroden 113a bis 113f und die Elektroden 114a bis 114f können unter Verwendung eines Materials und eines Verfahrens ausgebildet werden, das jenem der Verdrahtungen 223a bis 223c ähnlich ist. Die Transistoren 110a bis 110f entsprechen dem Transistor 110 in 9A und 27B. Die Transistoren 112a bis 112f entsprechen dem Transistor 112 in 6D und 27A. Die programmierbaren Schalter, die die jeweiligen Transistoren 110a bis 110f und die jeweiligen Transistoren 112a bis 112f enthalten, entsprechen den programmierbaren Schaltern 30a bis 30f in 2A.
Wie in 28 dargestellt, überlappt zumindest ein Teil des Transistors 110a zumindest einen Teil des Transistors 112a und zumindest einen Teil des Transistors 112e. Dasselbe gilt für die Transistoren 110b bis 110f. Mit anderen Worten, zumindest ein Teil eines Transistors in einer oberen Schicht überlappt zumindest einen Teil eines entsprechenden Transistors in einer unteren Schicht und zumindest einen Teil eines Transistors benachbart zu dem Transistor in der unteren Schicht. Bei solch einer planaren Anordnung kann eine Zunahme der Fläche, die von dem programmierbaren Schalter eingenommen wird, durch Vorsehen des Transistors, der einen Halbleiter mit großer Bandlücke, wie etwa einen Oxidhalbleiter, enthält, vermieden werden. Somit kann eine hohe Integration des den programmierbaren Schalter enthaltenden programmierbaren Logikbausteins erzielt werden.
Ein Transistor in einem Treiberschaltkreis zum Zuführen von Potenzialen zur Datenleitung D und zur Wortleitung W kann auch unter Verwendung des Halbleitersubstrats hergestellt werden, das verwendet wird, um den Transistor 112 zu erstellen. Eine Struktur eines programmierbaren Logikbausteins, der mit solch einer Treiberschaltung ausgestattet ist, ist in 29 gezeigt. Der programmierbare Logikbaustein in 29 enthält die Vielzahl von Logikblöcken 10, die über die Vielzahl von Verdrahtungen und die Schaltermatrizes 12 jeweils am Schnittpunkt der Verdrahtungen in der Zeilenrichtung und der Verdrahtungen in der Spaltenrichtung miteinander elektrisch verbunden sind, wie bei dem programmierbaren Logikbaustein in 1A. Verdrahtungen, die den Verdrahtungen 11 in 1A entsprechen, sind zum leichten Verständnis in 29 nicht dargestellt.
Der programmierbare Logikbaustein von 29 enthält eine erste Treiberschaltung 14, die in der Zeichnung oberhalb der Vielzahl von Logikblöcken 10 vorgesehen ist, eine zweite Treiberschaltung 15, die in der Zeichnung links von der Vielzahl von Logikblöcken 10 vorgesehen ist, eine Vielzahl von ersten Verdrahtungen 16, die mit der ersten Treiberschaltung 14 elektrisch verbunden sind und sich in der Spaltenrichtung erstrecken, und eine Vielzahl von zweiten Verdrahtungen 17, die mit der zweiten Treiberschaltung 15 elektrisch verbunden sind und sich in der Zeilenrichtung erstrecken. Die ersten Verdrahtungen 16 und die zweiten Verdrahtungen 17 sind mit den Schaltermatrizes 12 elektrisch verbunden. Es ist zu beachten, dass die Strukturen und die Anordnung der ersten Treiberschaltung 14 und der zweiten Treiberschaltung 15 nicht auf die oben beschriebenen Strukturen beschränkt sind; beispielsweise können die erste Treiberschaltung 14 und die zweite Treiberschaltung 15 jeweils an einer anderen Stelle vorgesehen sein, oder es können drei oder mehr Treiberschaltungen vorgesehen sein.
In dieser Ausführungsform können die ersten Verdrahtungen 16 und die zweiten Verdrahtungen 17 als Datenleitung D zum Einspeisen eines Potenzials der in den Speicherbereich zu speichernden Konfigurationsdaten bzw. als Wortleitung W zum Einspeisen eines Signals zum Steuern des Schreibens der Konfigurationsdaten in den Speicherbereich verwendet werden, wie in 2B und 2C gezeigt ist. Die erste Treiberschaltung 14 und die zweite Treiberschaltung 15 können als Datenleitungs-Treiberschaltung zum Zuführen eines Potenzials zur Datenleitung D bzw. als Wortleitungs-Treiberschaltung zum Zuführen eines Potenzials zur Wortleitung W verwendet werden. In dieser Ausführungsform dient die erste Treiberschaltung 14 als Treiberschaltung für die Datenleitung D, die zweite Treiberschaltung 15 dient als Treiberschaltung für die Wortleitung W, jede der ersten Verdrahtungen 16 dient als Datenleitung D, und jede der zweiten Verdrahtungen 17 dient als Wortleitung W; allerdings ist die vorliegende Erfindung nicht auf solch eine Struktur beschränkt.
Hier können Transistoren, die in der ersten Treiberschaltung 14 und der zweiten Treiberschaltung 15 enthalten sind, Strukturen aufweisen, die der Struktur des Transistors 112 in 6D bzw. 27A ähnlich sind. Demzufolge sind die in der ersten Treiberschaltung 14 und der zweiten Treiberschaltung 15 enthaltenen Transistoren jeweils unter Verwendung eines Halbleiters gebildet, der von einem Oxidhalbleiter verschieden ist, wie etwa monokristallines Silizium, damit ein Hochgeschwindigkeitsbetrieb möglich ist. Folglich können Treiberschaltungen gebildet werden, die zu einem Hochgeschwindigkeitsbetrieb fähig sind. Als erste Verdrahtungen 16 und zweite Verdrahtungen 17 kann eine leitende Schicht verwendet werden, die in derselben Ebene wie die Verdrahtungen 249 und 250 ausgebildet ist, oder eine Schicht, die in einer Ebene über den in 9B bzw. 27B gezeigten Verdrahtungen 249 und 250 ausgebildet ist.
Wie oben beschrieben, wird ein Halbleiter mit großer Bandlücke, der eine hinreichende Verringerung des Sperrstroms eines Transistors ermöglicht, wie etwa ein Oxidhalbleiter, für einen Transistor in einem Speicherbereich eines programmierbaren Schalters zum Steuern der Verbindung von Verdrahtungen zwischen Logikblöcken verwendet, wodurch ein programmierbarer Schalter hergestellt werden kann, der Konfigurationsdaten auch dann halten kann, wenn kein Versorgungspotenzial zugeführt wird. Ferner kann ein programmierbarer Schalter hergestellt werden, bei dem die Anlaufzeit eines Logikblocks nach Anlegen des Versorgungspotenzials kurz ist. Von daher kann durch das selbstsperrende Ansteuerverfahren eine Verringerung des Energieverbrauchs eines programmierbaren Logikbausteins erzielt werden.
Die Strukturen, die Verfahren und Ähnliches in dieser Ausführungsform können miteinander kombiniert werden oder können ggf. auch mit einer der Strukturen, einem der Verfahren und Ähnlichem in den anderen Ausführungsformen kombiniert werden.
(Ausführungsform 3)
In dieser Ausführungsform wird die Feldeffekt-Beweglichkeit des eine Oxidhalbleiterschicht enthaltenden Transistors, der in den obigen Ausführungsformen beschrieben wurde, theoretisch bestimmt, und aus der Feldeffekt-Beweglichkeit werden die Transistorkenndaten berechnet.
Die tatsächlich gemessene Feldeffekt-Beweglichkeit eines Transistors mit isolierter Gate-Elektrode ist aus vielfältigen Gründen geringer als seine theoretische Beweglichkeit; dieses Phänomen tritt nicht nur bei Verwendung eines Oxidhalbleiters auf. Einer der Gründe für eine verringerte Beweglichkeit ist eine Fehlordnung im Innern eines Halbleiters oder eine Fehlordnung an einer Grenzfläche zwischen dem Halbleiter und einer Isolierschicht. Anhand eines Levinson-Modells kann die Feldeffekt-Beweglichkeit ausgehend von der Annahme, dass im Innern des Halbleiters keine Fehlordnung vorhanden ist, theoretisch bestimmt werden.
Angenommen, es besteht eine Potenzialbarriere (wie etwa eine Korngrenze) in dem Halbleiter, dann kann die gemessene Feldeffekt-Beweglichkeit μ durch die folgende Formel 2 ausgedrückt werden. [Gleichung 2]
Hier steht μ₀ für die theoretische Feldeffekt-Beweglichkeit, E für die Höhe der Potenzialbarriere, k steht für die Boltzmann-Konstante und T für die absolute Temperatur. Wenn angenommen wird, dass die Potenzialbarriere einer Fehlordnung zuzuschreiben ist, kann die Höhe der Potenzialbarriere gemäß dem Levinson-Modell durch die folgende Gleichung 3 ausgedrückt werden. [Gleichung 3]
Hier steht e für die Elementarladung, N steht für die mittlere Störstellendichte pro Flächeneinheit in einem Kanal, ε steht für die Dielektrizitätskonstante des Halbleiters, n steht für die Anzahl der Ladungsträger pro Flächeneinheit in dem Kanal, C_ox steht für die Kapazität pro Flächeneinheit, V_g steht für die Gate-Spannung und t steht für die Dicke des Kanals. Falls die Dicke der Halbleiterschicht kleiner oder gleich 30 nm ist, kann die Dicke des Kanals als gleich der Dicke der Halbleiterschicht angesehen werden. Der Drain-Strom I_d lässt sich in einem linearen Bereich durch die folgende Gleichung 4 ausdrücken. [Gleichung 4]
Hier steht L für die Kanallänge, und W steht für die Kanalbreite, wobei im vorliegenden Fall L und W jeweils 10 μm betragen. Außerdem steht V_d für die Drain-Spannung. Wenn beide Seiten der Gleichung 4 durch V_g dividiert und anschließend logarithmiert werden, erhält man die folgende Formel 5. [Gleichung 5]
Die rechte Seite der Gleichung 5 ist eine Funktion von V_g. Anhand der Formel lässt sich feststellen, dass die Störstellendichte N aus dem Anstieg einer Geraden erhalten kann, bei der ln(I_d/V_g) die Ordinate und 1/V_g die Abszisse ist. Das heißt, die Störstellendichte kann aus der I_d-V_g-Kennlinie des Transistors berechnet werden. Als Ergebnis betrug die Störstellendichte N eines Oxidhalbleiters, bei dem das Verhältnis von Indium (In), Zinn (Sn) und Zink (Zn) 1:1:1 war, ungefähr 1 × 10¹²/cm².
Auf der Grundlage der auf diese Weise erhaltenen Störstellendichte kann μ₀ anhand der Formeln 2 und 3 zu 120 cm²/Vs berechnet werden. Die gemessene Ladungsträgerbeweglichkeit bei einem In-Sn-Zn-Oxid mit einem Defekt betrug ungefähr 40 cm²/Vs. Unter der Annahme, dass im Innern des Halbleiters und an der Grenzfläche zwischen dem Halbleiter und einer Isolierschicht keine Fehlordnung vorliegt, wird jedoch eine Ladungsträgerbeweglichkeit μ₀ des Oxidhalbleiters von 120 cm²/Vs erwartet.
Es ist zu beachten, dass auch dann, wenn im Innern eines Halbleiters keine Fehlordnung vorliegt, die Streuung an einer Grenzfläche zwischen einem Kanal und einem Gate-Isolator die Transporteigenschaften des Transistors beeinflusst. Mit anderen Worten, die Ladungsträgerbeweglichkeit μ₁ an einer Stelle, die im Abstand x zur Grenzfläche zwischen dem Kanal und dem Gate-Isolator ist, kann gemäß der folgenden Gleichung 6 ausgedrückt werden. [Gleichung 6]
Hier steht D für das elektrische Feld in Gate-Richtung, und B und l sind Konstanten. B und l können aus tatsächlichen Messergebnissen erhalten werden; entsprechend den oben angegebenen Messergebnissen betrug B 4,75 × 10⁷ cm/s und 1 betrug 10 nm (Tiefe, bis in welche der Einfluss der Grenzflächenstreuung reicht). Wenn D zunimmt (d. h. wenn die Gate-Spannung erhöht wird), wird der zweite Term der Gleichung 6 größer, und dementsprechend nimmt die Ladungsträgerbeweglichkeit μ₁ ab.
16 zeigt Rechenergebnisse für die Ladungsträgerbeweglichkeit μ₂ in einem Transistor, dessen Kanal unter Verwendung eines idealen Oxidhalbleiters ohne Defekt im Innern des Halbleiters gebildet ist. Für die Berechnung wurde die Bauelement-Simulationssoftware Sentaurus Device von Synopsys Inc. verwendet, wobei für die Bandlücke 2,8 eV, die Elektronenaffinität 4,7 eV, die relative Dielektrizitätskonstante 15 und die Dicke des Oxidhalbleiters 15 mm angenommen wurden. Diese Werte wurden durch Messung an einer Dünnschicht des Oxidhalbleiters erhalten, die durch ein Zerstäubungsverfahren gebildet wurde.
Für die Austrittsarbeiten eines Gate, einer Source und eines Drains wurden 5,5 eV, 4,6 eV bzw. 4,6 eV angenommen. Für die Dicke eines Gate-Isolators wurden 100 nm angenommen, und für seine relative Dielektrizitätskonstante wurden 4,1 angenommen. Für die Kanallänge und die Kanalbreite wurden jeweils 10 μm angenommen, und für die Drain-Spannung V_ds wurden 0,1 V angenommen.
Wie in 16 gezeigt, weist die Ladungsträgerbeweglichkeit ein Maximum von 100 cm²/Vs oder mehr bei einer Gate-Spannung von etwas über 1 V auf und nimmt in dem Maße ab, wie die Gate-Spannung höher wird, weil der Einfluss der Grenzflächenstreuung zunimmt. Es ist zu beachten, dass es für eine Verringerung der Grenzflächenstreuung wünschenswert ist, dass die Oberfläche der Halbleiterschicht auf Atomniveau eben ist (Ebenheit der Atomlage).
Rechenergebnisse für Kenndaten winziger Transistoren, die unter Verwendung eines Oxidhalbleiters gebildet sind, der eine solche Ladungsträgerbeweglichkeit aufweist, sind in 17A bis 17C, 18A bis 18C und 19A bis 19C gezeigt. 20A und 20B zeigen Querschnittstrukturen der Transistoren, die für die Berechnung verwendet wurden. Die in 20A und 20B veranschaulichten Transistoren enthalten jeweils einen zweiten Bereich 1103b und einen zweiten Bereich 1103c, die eine n⁺-Leitfähigkeit in einer Oxidhalbleiterschicht aufweisen. Der spezifische elektrische Widerstand der zweiten Bereiche 1103b und 1103c beträgt 2 × 10^–3 Ωcm.
Der Transistor in 20A ist über einer Basis-Isolierschicht 1101 und einem eingebetteten Isolator 1102, der aus Aluminiumoxid gebildet und in die Basis-Isolierschicht 1101 eingebettet ist, gebildet. Der Transistor enthält den zweiten Bereich 1103b, den zweiten Bereich 1103c, einen eigenleitenden ersten Bereich 1103a, der zwischen den zweiten Bereichen 1103b und 1103c angeordnet ist und als Kanalbildungszone dient, und eine Gate-Elektrode 1105. Die Breite der Gate-Elektrode 1105 beträgt 33 nm.
Zwischen der Gate-Elektrode 1105 und dem ersten Bereich 1103a ist eine Gate-Isolierschicht 1104 ausgebildet. An den Seitenflächen der Gate-Elektrode 1105 sind eine Seitenwand-Isolierschicht 1106a und eine Seitenwand-Isolierschicht 116b ausgebildet, und über der Gate-Elektrode 1105 ist ein Isolator 1107 ausgebildet, um einen Kurzschluss zwischen der Gate-Elektrode 1105 und der weiteren Verdrahtung zu verhindern. Die Seitenwand-Isolierschichten weisen jeweils eine Breite von 5 nm auf. Eine Source-Elektrode 1108a und eine Drain-Elektrode 1108b sind in Kontakt mit dem zweiten Bereich 1103b bzw. dem zweiten Bereich 1103c vorgesehen. Es ist zu beachten, dass die Kanalbreite dieses Transistors 40 nm beträgt.
Der Transistor in 20B ist dem Transistor in 20A insofern gleich, als er über der Basis-Isolierschicht 1101 ausgebildet ist und der eingebettete Isolator 1102 aus Aluminiumoxid gebildet ist und als er den zweiten Bereich 1103b, den zweiten Bereich 1103c, den dazwischen vorgesehenen eigenleitenden ersten Bereich 1103a, die Gate-Elektrode 1105 mit einer Breite von 33 nm, die Gate-Isolierschicht 1104, die Seitenwand-Isolierschicht 1106a, die Seitenwand-Isolierschicht 1106b, den Isolator 1107, die Source-Elektrode 1108a und die Drain-Elektrode 1108b enthält.
Der Unterschied zwischen dem Transistor in 20A und dem Transistor in 20B besteht im Leitfähigkeitstyp der Halbleiterzonen unter den Seitenwand-Isolierschichten 1106a und 1106b. Bei dem Transistor in 20A sind die Halbleiterzonen unter der Seitenwand-Isolierschicht 1106a und der Seitenwand-Isolierschicht 1106b Teil des zweiten Bereiches 1103b mit n⁺-Leitfähigkeit und Teil des zweiten Bereiches 1103c mit n⁺-Leitfähigkeit, während bei dem Transistor in 20B die Halbleiterzonen unter der Seitenwand-Isolierschicht 1106a und der Seitenwand-Isolierschicht 1106b Teil des eigenleitenden ersten Bereiches 1103a sind. Mit anderen Worten, in der Halbleiterschicht von 20B ist ein Bereich vorgesehen, der weder den zweiten Bereich 1103b (dem zweiten Bereich 1103c) noch die Gate-Elektrode 1105 überlappt. Dieser Bereich wird Offset-Bereich genannt und weist eine Breite Loff auf, die Offset-Länge genannt wird. Wie aus der Zeichnung hervorgeht, ist die Offset-Länge gleich der Breite der Seitenwand-Isolierschicht 1106a (der Seitenwand-Isolierschicht 1106b).
Die übrigen Parameter, die zur Berechnung verwendet wurden, sind wie oben beschrieben. Für die Berechnung wurde die Bauelement-Simulationssoftware Sentaurus Device von Synopsys Inc. verwendet. 17A bis 17C zeigen die Gate-Spannungs-Abhängigkeit (V_g: eine Potenzialdifferenz zwischen dem Gate und der Source) des Drain-Stroms (I_d, eine durchgezogene Linie) und der Ladungsträgerbeweglichkeit (μ, eine punktierte Line) des Transistors mit der in 20A veranschaulichten Struktur. Der Drain-Strom I_d wurde unter der Annahme, dass die Drain-Spannung (eine Potenzialdifferenz zwischen dem Drain und der Source) +1 V betrug, durch Berechnung erhalten, und die Ladungsträgerbeweglichkeit μ wurde unter der Annahme, dass die Drain-Spannung +0,1 V betrug, durch Berechnung erhalten.
17A zeigt die Gate-Spannungs-Abhängigkeit des Transistors in dem Fall, in dem die Dicke der Gate-Isolierschicht 15 nm beträgt, 17B zeigt die des Transistors in dem Fall, in dem die Dicke der Gate-Isolierschicht 10 nm beträgt, und 17C zeigt die des Transistors in dem Fall, in dem die Dicke der Gate-Isolierschicht 5 nm beträgt. In dem Maße, wie die Gate-Isolierschicht dünner wird, nimmt insbesondere der Drain-Strom I_d im Sperrzustand (der Sperrstrom) signifikant ab. Im Gegensatz dazu gibt es vernachlässigbare Änderung bei dem Höchstwert der Ladungsträgerbeweglichkeit μ und des Drain-Stroms I_d im Durchlasszustand (des Durchlassstroms). Die graphischen Darstellungen zeigen, dass bei einer Gate-Spannung von rund 1 V der Drain-Strom die 10 μA, die bei einem Speicherelement o. Ä. benötigt werden, übersteigt.
18A bis 18C zeigen die Abhängigkeit von der Gate-Spannung V_g des Drain-Stroms I_d (eine durchgezogene Linie) und der Ladungsträgerbeweglichkeit μ (eine punktierte Linie) des Transistors mit der Struktur in 20B und einer Offset-Länge Loff von 5 nm. Der Drain-Strom I_d wurde durch Berechnung erhalten und zwar unter der Annahme, dass die Drain-Spannung +1 V betrug, und die Ladungsträgerbeweglichkeit μ wurde durch Berechnung unter der Annahme erhalten, dass die Drain-Spannung +0,1 V betrug. 18A zeigt die Gate-Spannungs-Abhängigkeit des Transistors in dem Fall, in dem die Dicke der Gate-Isolierschicht 15 nm beträgt, 18B zeigt die des Transistors in dem Fall, in dem die Dicke der Gate-Isolierschicht 10 nm beträgt, und 18C zeigt die des Transistors in dem Fall, in dem die Dicke der Gate-Isolierschicht 5 nm beträgt.
19A bis 19C zeigen die Gate-Spannungs-Abhängigkeit des Drain-Stroms I_d (eine durchgezogene Linie) und der Ladungsträgerbeweglichkeit μ (eine punktierte Linie) des Transistors mit der Struktur in 20B und einer Offset-Länge Loff von 15 nm. Der Drain-Strom I_d wurde durch Berechnung erhalten und zwar unter der Annahme, dass die Drain-Spannung +1 V betrug, und die Ladungsträgerbeweglichkeit μ wurde durch Berechnung unter der Annahme erhalten, dass die Drain-Spannung +0,1 V betrug. 19A zeigt die Gate-Spannungs-Abhängigkeit des Transistors in dem Fall, in dem die Dicke der Gate-Isolierschicht 15 nm beträgt, 19B zeigt die des Transistors in dem Fall, in dem die Dicke der Gate-Isolierschicht 10 nm beträgt, und 19C zeigt die des Transistors in dem Fall, in dem die Dicke der Gate-Isolierschicht 5 nm beträgt.
Bei beiden Strukturen ist, da die Gate-Isolierschicht dünner ist, der Sperrstrom signifikant verringert, während bei dem Höchstwert der Ladungsträgerbeweglichkeit μ und dem Durchlassstrom keine erkennbare Änderung auftritt.
Es ist zu beachten, dass der Höchstwert der Ladungsträgerbeweglichkeit μ in 17A bis 17C ungefähr 80 cm²/s, in 18A bis 18C ungefähr 60 cm²/Vs und in 19A bis 19C ungefähr 40 cm²/Vs beträgt; folglich nimmt der Höchstwert der Ladungsträgerbeweglichkeit μ in dem Maße ab, wie die Offset-Länge Loff zunimmt. Ferner gilt das Gleiche für den Sperrstrom. Der Durchlassstrom nimmt ebenfalls in dem Maße ab, wie die Offset-Länge Loff zunimmt; allerdings erfolgt die Abnahme des Durchlassstroms viel geringer als die Abnahme des Sperrstroms. Ferner zeigen die Kurven für beide Strukturen, dass bei einer Gate-Spannung von rund 1 V der Drain-Strom die 10 μA, die bei einem Speicherelement o. Ä. benötigt werden, übersteigt. So kann, wenn der eine hohe Ladungsträgerbeweglichkeit aufweisende Transistor im Speicherbereich des in den obigen Ausführungsformen beschriebenen programmierbaren Schalters verwendet wird, ein Schreiben der Konfigurationsdaten mit hoher Geschwindigkeit erfolgen; daher kann problemlos ein programmierbarer Logikbaustein geschaffen werden, bei dem sich eine dynamische Konfiguration durchführen lässt.
(Ausführungsform 4)
In dieser Ausführungsform, in der der Transistor ebenso die Oxidhalbleiterschicht enthält, die bei den obigen Ausführungsformen beschrieben wurde, wird insbesondere ein Transistor beschrieben, der eine Oxidhalbleiterschicht aufweist, die als Hauptkomponenten In, Sn und Zn enthält.
Ein Transistor, bei dem für die Kanalbildungszone ein Oxidhalbleiter verwendet wird, der als Hauptkomponenten In, Sn und Zn enthält, kann vorteilhafte Kenndaten aufweisen, da die Ablagerung des Oxidhalbleiters erfolgt, während das Substrat erwärmt wird, oder nach dem Bilden der Oxidhalbleiterschicht eine Wärmebehandlung durchgeführt wird. Es ist zu beachten, dass hier ein Hauptbestandteil ein Element bezeichnet, das mit 5 Atom-% oder mehr in einer Zusammensetzung enthalten ist.
Durch bewusstes Erwärmen des Substrats nach Bildung der In, Sn und Zn als Hauptbestandteile enthaltenden Oxidhalbleiterschicht kann die Feldeffekt-Mobilität des Transistors verbessert werden. Ferner kann die Schwellenspannung des Transistors positiv verschoben werden, um einen selbstsperrenden Transistor zu ergeben. Im Folgenden wird das Ergebnis verschiedener Messungen an dem Transistor beschrieben, der die Oxidhalbleiterschicht aufweist, die als Hauptkomponenten In, Sn und Zn enthält.
Als erstes ist eine Struktur des Transistors für die verschiedenen Messungen bei dieser Ausführungsform mit Bezug auf 26A und 26B beschrieben. 26A ist ein Grundriss des Transistors, und 26B ist eine Querschnittansicht entlang der Strich-Punkt-Linie A-B in 26A.
Der in 26B gezeigte Transistor weist Folgendes auf: ein Substrat 600; eine über dem Substrat 600 vorgesehene Basis-Isolierschicht 602; eine über der Basis-Isolierschicht 602 vorgesehene Oxidhalbleiterschicht 606; ein Paar Elektroden 614 in Kontakt mit der Oxidhalbleiterschicht 606; ein über der Oxidhalbleiterschicht 606 und dem Paar Elektroden 614 vorgesehene Gate-Isolierschicht 608; eine Gate-Elektrode 610, die so vorgesehen ist, dass sie die Oxidhalbleiterschicht 606 überlappt, wobei dazwischen die Gate-Isolierschicht 608 angeordnet ist; eine Zwischenschicht-Isolierschicht 616, die so vorgesehen ist, dass sie die Gate-Isolierschicht 608 und die Gate-Elektrode 610 bedeckt; Verdrahtungen 618, die durch in der Gate-Isolierschicht 608 und der Zwischenschicht-Isolierschicht 616 ausgebildete Öffnungen mit dem Paar Elektroden 614 verbunden sind; und eine Schutzschicht 620, die so vorgesehen ist, dass sie die Zwischenschicht-Isolierschicht 616 und die Verdrahtungen 618 bedeckt. Das Paar Elektroden 614 wird als Source-Elektrode und Drain-Elektrode des Transistors wirksam.
Als Substrat 600 wurde ein Glassubstrat verwendet. Als Basis-Isolierschicht 602 wurde eine Siliziumoxidschicht verwendet. Als Oxidhalbleiterschicht 606 wurde eine In-Sn-Zn-O-Schicht verwendet. Als Elektrodenpaar 614 wurde eine Wolframschicht verwendet. Als Gate-Isolierschicht 608 wurde eine Siliziumoxidschicht verwendet. Die Gate-Elektrode 610 wies eine Schichtstruktur aus einer Tantalnitridschicht und einer Wolframschicht auf. Die Zwischenschicht-Isolierschicht 616 wies eine Schichtstruktur aus einer Siliziumoxinitridschicht und einer Polyimidschicht auf. Die Verdrahtungen 618 hatten jeweils eine Schichtstruktur, in der eine Titanschicht, eine Aluminiumschicht und eine Titanschicht in dieser Reihenfolge ausgebildet wurden. Als Schutzschicht 620 wurde eine Polyimidschicht verwendet.
Es ist zu beachten, dass bei dem Transistor mit der in 26A veranschaulichten Struktur die Breite eines Abschnitts, in dem die Gate-Elektrode 610 eine der beiden Elektroden 614 überlappt, als Lov bezeichnet ist. Ebenso ist die Breite eines Abschnitts des Paares Elektroden 614, der nicht mit der Oxidhalbleiterschicht 606 überlappt, mit dW bezeichnet.
21A bis 21C zeigen die Kenndaten des Transistors von 26A und 26B, der eine Oxidhalbleiterschicht mit einer Kanallänge L von 3 μm und einer Kanalbreite W von 10 μm sowie eine Gate-Isolierschicht mit einer Dicke von 100 nm aufweist. Es ist zu beachten, dass V_d auf 10 V eingestellt war.
21A ist ein Diagramm, das Kenndaten eines Transistors zeigt, dessen Oxidhalbleiterschicht, die als Hauptbestandteile In, Sn und Zn enthält, durch ein Zerstäubungsverfahren ohne bewusstes Erwärmen des Substrats gebildet ist. Die Feldeffekt-Beweglichkeit des Transistors beträgt 18,8 cm²/Vs. Andererseits kann bei der Oxidhalbleiterschicht, die als Hauptkomponenten In, Sn und Zn enthält, durch bewusstes Erwärmen während der Bildung des Substrats die Feldeffekt-Beweglichkeit verbessert werden. 21B zeigt Kenndaten eines Transistors, dessen In, Sn und Zn als Hauptbestandteile enthaltende Oxidhalbleiterschicht gebildet wird, während das Substrat auf 200°C erwärmt wird. Die Feldeffekt-Beweglichkeit des Transistors beträgt 32,2 cm²/Vs.
Die Feldeffekt-Beweglichkeit kann weiter verbessert werden, indem nach der Bildung der Oxidhalbleiterschicht, die als Hauptkomponenten In, Sn und Zn enthält, eine Wärmebehandlung durchgeführt wird. 21C zeigt Kenndaten eines Transistors, dessen In, Sn und Zn als Hauptbestandteile enthaltende Oxidhalbleiterschicht durch Zerstäuben bei 200°C gebildet und dann einer Wärmebehandlung bei 650°C unterzogen wird. Die Feldeffekt-Beweglichkeit des Transistors beträgt 34,5 cm²/Vs.
Es wird erwartet, dass das bewusste Erwärmen des Substrats den Einschluss von Feuchtigkeit in der Oxidhalbleiterschicht während der Bildung durch Zerstäuben unterdrückt. Ferner ermöglicht die Wärmebehandlung nach der Bildung der Schicht, dass Wasserstoff, eine Hydroxylgruppe oder Feuchtigkeit aus der Oxidhalbleiterschicht entfernt werden. Auf diese Weise kann die Feldeffekt-Beweglichkeit verbessert werden. Es wird vermutet, dass eine solche Verbesserung der Feldeffekt-Beweglichkeit nicht nur durch Entfernen von Fremdstoffen durch Dehydratation oder Dehydrierung, sondern auch durch eine Verringerung des Atomabstandes aufgrund einer Zunahme der Dichte erzielt wird. Außerdem kann der Oxidhalbleiter kristallisiert werden, wobei er durch Entfernen von enthaltenen Fremdstoffen hochgereinigt wird. Bei Verwendung eines solchen hochreinen nicht-monokristallinen Oxidhalbleiters, wird erwartet, dass im Idealfall eine 100 cm²/Vs übersteigende Feldeffekt-Beweglichkeit verwirklicht wird.
Der als Hauptkomponenten In, Sn und Zn enthaltende Oxidhalbleiter kann auf folgende Weise kristallisiert werden: In den Oxidhalbleiter werden Sauerstoff-Ionen implantiert, Wasserstoff, eine Hydroxylgruppe oder Feuchtigkeit, die in dem Oxidhalbleiter enthalten sind, werden durch Wärmebehandlung beseitigt, und der Oxidhalbleiter wird durch die Wärmebehandlung oder durch eine weitere, später durchgeführte Wärmebehandlung kristallisiert. Durch solch eine Kristallisationsbehandlung kann ein nicht monokristalliner Oxidhalbleiter mit einer vorteilhaften Kristallinität erzielt werden.
Das bewusste Erwärmen des Substrats während der Schichtbildung und/oder die Wärmebehandlung nach der Schichtbildung tragen nicht nur zum Verbessern der Feldeffekt-Beweglichkeit bei, sondern auch dazu, einen selbstsperrenden Transistor zu ergeben. Bei einem Transistor, bei dem als Kanalbildungszone eine Oxidhalbleiterschicht verwendet wird, die als Hauptkomponenten In, Sn und Zn enthält und ohne bewusstes Erwärmen des Substrats gebildet wird, tritt gewöhnlich eine negative Schwellenspannungsverschiebung auf. Wenn jedoch die Oxidhalbleiterschicht verwendet wird, die während eines bewussten Erwärmens des Substrats gebildet wird, kann das Problem der negativen Schwellenspannungsverschiebung gelöst werden. Das heißt, die Schwellenspannung wird in eine positive Richtung verschoben; diese Tendenz kann durch Vergleich zwischen 21A und 21B bestätigt werden.
Es ist zu beachten, dass die Schwellenspannung auch durch Ändern des Verhältnisses von In, Sn und Zn beeinflusst werden kann; wenn das Zusammensetzungsverhältnis von In, Sn und Zn 2:1:3 ist, wird erwartungsgemäß ein selbstsperrender Transistor gebildet. Außerdem kann eine Oxidhalbleiterschicht mit hoher Kristallinität erzielt werden, indem das Zusammensetzungsverhältnis eines Targets zu In:Sn:Zn = 2:1:3 eingestellt wird.
Die Substrattemperatur bei der Schichtbildung oder die Temperatur der Wärmebehandlung nach der Schichtbildung beträgt 150°C oder höher, vorzugsweise 200°C oder höher, noch mehr bevorzugt 400°C oder höher. Wenn die Schichtbildung oder die Wärmebehandlung bei hoher Temperatur durchgeführt wird, kann der Transistor selbstsperrend sein.
Die Wärmebehandlung kann in einer Sauerstoffatmosphäre erfolgen; alternativ kann die Wärmebehandlung zuerst in einer Atmosphäre aus Stickstoff oder einem Inertgas oder unter vermindertem Druck und dann in einer sauerstoffhaltigen Atmosphäre durchgeführt werden. Nach einer Dehydratation oder Dehydrierung wird dem Oxidhalbleiter Sauerstoff zugeführt, wodurch die Wirkung der Wärmebehandlung weiter verstärkt werden kann. Zur Zuführung von Sauerstoff nach einer Dehydratation oder Dehydrierung kann ein solches Verfahren zum Einsatz kommen, bei dem Sauerstoff-Ionen durch ein elektrisches Feld beschleunigt und in die Oxidhalbleiterschicht implantiert werden.
Eine Fehlordnung aufgrund eines Sauerstoffmangels wird leicht in dem Oxidhalbleiter oder an einer Grenzfläche zwischen dem Oxidhalbleiter und einer gestapelten Schicht verursacht; wenn jedoch durch die Wärmebehandlung überschüssiger Sauerstoff im Oxidhalbleiter enthalten ist, kann Sauerstoffmangel mit Sauerstoff kompensiert werden. Der überschüssige Sauerstoff ist hauptsächlich zwischen Gittern vorhandener Sauerstoff. Wenn die Konzentration des überschüssigen Sauerstoffs auf höher oder gleich 1 × 10¹⁶/cm³ und niedriger als oder gleich 2 × 10²⁰/cm³ eingestellt ist, kann überschüssiger Sauerstoff im Oxidhalbleiter enthalten sein, ohne Kristallverzerrung o. Ä. zu verursachen.
Wenn eine Wärmebehandlung nach der Schichtbildung durchgeführt wird, sodass zumindest ein Teil des Oxidhalbleiters kristallisiert wird, kann eine stabilere Oxidhalbleiterschicht erhalten werden. Beispielsweise wird bei einer Analyse einer Oxidhalbleiterschicht, die durch Zerstäuben unter Verwendung eines Target, das ein Zusammensetzungsverhältnis von In:Sn:Zn = 1:1:1 aufweist, ohne bewusstes Erwärmen des Substrats gebildet wurde, mittels Röntgenbeugung ein Halo festgestellt. Die gebildete Oxidhalbleiterschicht kann kristallisiert werden, indem sie einer Wärmebehandlung unterzogen wird. Die Temperatur der Wärmebehandlung kann nach Bedarf eingestellt sein; wenn die Wärmebehandlung zum Beispiel bei 650°C durchgeführt wird, kann eine deutliche Beugungsspitze bei der Röntgenbeugung beobachtet werden.
Die Ergebnisse der Röntgenbeugungsanalyse einer In-Sn-Zn-O-Schicht sind genauer beschrieben. Die Röntgenbeugungsanalyse wurde unter Verwendung eines Röntgendiffraktometers D8 ADVANCE des Herstellers Bruker AXS durchgeführt, und die Messung erfolgte durch ein sogenanntes Out-of-plane-Verfahren.
Es wurden eine Probe A und eine Probe B vorbereitet, an denen die Röntgenbeugungsanalyse durchgeführt wurde. Ein Verfahren zur Herstellung der Proben A und B wird nachstehend beschrieben.
Eine In-Sn-Zn-O-Schicht mit einer Dicke von 100 nm wurde auf einem dehydrierten Quarzsubstrat gebildet.
Die In-Sn-Zn-O-Schicht wurde mittels einer Zerstäubungseinrichtung mit einer Leistung von 100 W (DC) in einer Sauerstoffatmosphäre gebildet. Als Target wurde ein In-Sn-Zn-O-Target mit einem Atomverhältnis von In:Sn:Zn = 1:1:1 verwendet. Es ist zu beachten, dass die Substrat-Erwärmungstemperatur bei der Schichtbildung auf 200°C eingestellt war. Eine auf diese Weise hergestellte Probe wurde als Probe A verwendet.
Als Nächstes wurde eine nach demselben Verfahren wie die Probe A hergestellte Probe einer Wärmebehandlung bei 650°C unterworfen. Die Wärmebehandlung wurde zuerst eine Stunde lang in einer Stickstoffatmosphäre und dann eine Stunde lang in einer Sauerstoffatmosphäre durchgeführt, ohne die Temperatur zu senken. Eine auf diese Weise hergestellte Probe wurde als Probe B verwendet.
22 zeigt Röntgendiffraktometrie-Spektren der Probe A und der Probe B. In Probe A wurde keine von einem Kristall abgeleitete Spitze beobachtet, während von einem Kristall abgeleitete Spitzen in Probe B zu beobachten waren, als 28 um 35 Grad und bei 37 Grad bis 38 Grad lag.
Wie oben beschrieben, lassen sich durch bewusstes Erwärmen eines Substrats während einer Ablagerung eines Oxidhalbleiters, der als Hauptkomponenten In, Sn und Zn enthält und/oder durch Durchführen einer Wärmebehandlung nach der Ablagerung, die Kenndaten eines Transistors verbessern.
Die Substraterwärmung beim Abscheiden des Oxidhalbleiters und die Wärmebehandlung nach dem Abscheiden des Oxidhalbleiters bewirken, dass vermieden wird, dass Wasserstoff und eine Hydroxylgruppe, die ungünstige Fremdstoffe für einen Oxidhalbleiter sind, in der Schicht eingeschlossen werden, oder bewirken, dass Wasserstoff und eine Hydroxylgruppe aus der Schicht entfernt werden. Das heißt, ein Oxidhalbleiter kann durch Entfernen von Wasserstoff, der als Donatorverunreinigung wirksam wird, aus dem Oxidhalbleiter hochgereinigt werden, wodurch ein selbstsperrender Transistor erhalten werden kann. Die hohe Reinheit des Oxidhalbleiters ermöglicht, dass der Sperrstrom des Transistors 1 aA/μm oder geringer ist. Die Einheit des Sperrstroms repräsentiert hier Strom pro Mikrometer Kanalbreite.
23 zeigt einen Zusammenhang zwischen dem Sperrstrom eines Transistors und dem Kehrwert der Substrattemperatur (absolute Temperatur) bei der Messung. Hier repräsentiert der Einfachheit halber die horizontale Achse einen Wert (1000/T), der durch Multiplizieren des Kehrwertes der Substrattemperatur bei der Messung mit 1000 erhalten wird.
Insbesondere betrug, wie in 23 gezeigt, der Sperrstrom 0,1 aA/μm (1 × 10^–19 A/μm) oder geringer und 10 zA/μm (1 × 10^–20 A/μm) oder geringer, wenn die Substrattemperatur 125°C bzw. 85°C betrug. Die proportionale Beziehung zwischen dem Logarithmus des Sperrstroms und dem Kehrwert der Temperatur lässt vermuten, dass der Sperrstrom bei Raumtemperatur (27°C) 0,1 zA/μm (1 × 10^–22 A/μm) oder weniger beträgt. Daher kann der Sperrstrom 1 aA/μm (1 × 10^–18 A/μm) oder weniger, 100 zA/μm (1 × 10^–19 A/μm) oder weniger und 1 zA/μm (1 × 10^–21 A/μm) oder weniger bei 125°C, 85°C bzw. Raumtemperatur betragen.
Zu beachten ist, dass es, um zu verhindern, dass Wasserstoff und Feuchtigkeit in der Oxidhalbleiterschicht während deren Bildung eingeschlossen werden, vorzuziehen ist, die Reinheit des Zerstäubungsgases durch ausreichendes Verhindern von Leckage von außerhalb einer Beschichtungskammer und Entgasung von einer Innenwand der Beschichtungskammer zu erhöhen. Beispielsweise wird als Zerstäubungsgas vorzugsweise ein Gas mit einem Taupunkt von –70°C oder niedriger verwendet, um zu vermeiden, dass in der Schicht Feuchtigkeit eingeschlossen wird. Außerdem ist es vorzuziehen, ein Target zu verwenden, das hochrein ist, damit keine Fremdstoffe, wie etwa Wasserstoff und Feuchtigkeit, eingeschlossen werden. Obwohl es möglich ist, Feuchtigkeit aus einer als Hauptkomponenten In, Sn und Zn enthaltenden Schicht eines Oxidhalbleiters durch Wärmebehandlung zu entfernen, wird vorzugsweise eine Schicht gebildet, die von Anfang an keine Feuchtigkeit enthält, denn aus dem Oxidhalbleiter, der als Hauptkomponenten In, Sn und Zn enthält, wird bei höheren Temperaturen Feuchtigkeit freigesetzt als aus einem Oxidhalbleiter, der als Hauptkomponenten In, Ga und Zn enthält.
Die Beziehung zwischen der Substrattemperatur bei der Messung und den elektrischen Kennwerten eines Transistors von Probe B, an der Wärmebehandlung bei 650°C nach der Bildung der Oxidhalbleiterschicht durchgeführt wurde, wurde ausgewertet.
Der für die Messung verwendete Transistor hat eine Kanallänge L von 3 μm, eine Kanalbreite W von 10 μm, Lov von 3 μm an einer Seite (Gesamt-Lov von 6 μm) und dW von 0 μm. Es ist zu beachten, dass Vds auf 10 V eingestellt war. Es ist zu beachten, dass die Substrattemperatur –40°C, –25°C, 25°C, 75°C, 125°C und 150°C betrug. Hier ist bei dem Transistor die Breite eines Abschnitts, in dem die Gate-Elektrode eine aus einem Paar von Elektroden überlappt, als Lov bezeichnet, und die Breite eines Abschnitts des Paares Elektroden, der keine Oxidhalbleiterschicht überlappt, ist als dW bezeichnet.
24 zeigt den Einfluss der Substrattemperatur auf die V_gs-Abhängigkeit von I_ds (eine durchgezogene Linie) und Feldeffekt-Beweglichkeit (eine punktierte Linie). 25A zeigt eine Beziehung zwischen der Substrattemperatur und der Schwellenspannung, und 25B zeigt eine Beziehung zwischen der Substrattemperatur und der Feldeffekt-Beweglichkeit.
Aus 25A ist zu ersehen, dass die Schwellenspannung sinkt, wenn die Substrattemperatur steigt. Zu beachten ist, dass die Schwellenspannung von 1,09 V auf –0,23 V im Bereich von –40°C bis 150°C sinkt.
Aus 25B ist zu ersehen, dass die Feldeffekt-Beweglichkeit sinkt, wenn die Substrattemperatur steigt. Es ist zu beachten, dass im Bereich von –40°C bis 150°C die Feldeffekt-Beweglichkeit von 36 cm²/Vs auf 32 cm²/Vs abgenommen hat. Folglich wurde festgestellt, dass in dem oben angegebenen Temperaturbereich die Änderung der elektrischen Kenndaten gering ist.
Bei einem Transistor, in dem ein solcher Oxidhalbleiter, der In, Sn und Zn als Hauptbestandteile enthält, für eine Kanalbildungszone verwendet ist, kann eine Feldeffekt-Beweglichkeit von 30 cm²/Vs oder höher, vorzugsweise 40 cm²/Vs oder höher, noch mehr bevorzugt 60 cm²/Vs oder höher erhalten werden, wobei der Sperrstrom bei 1 aA/μm oder weniger gehalten ist, und ein für eine LSI benötigter Durchlassstrom kann erreicht werden. Beispielsweise kann bei einem FET, bei dem L/W 33 nm/40 nm ist, ein Durchlassstrom von 12 μA oder höher fließen, wenn die Gate-Spannung 2,7 V beträgt und die Drain-Spannung 1,0 V beträgt.
Folglich wird ein Transistor mit einem extrem kleinen Sperrstrom für den Speicherbereich des in den obigen Ausführungsformen beschriebenen programmierbaren Schalters verwendet, wodurch Konfigurationsdaten auch dann gehalten werden können, wenn kein Versorgungspotenzial zugeführt wird. Folglich kann ein Schreiben von Konfigurationsdaten nach einem Zuführen von Energie entfallen, sodass die Anlaufzeit eines Logikblocks kurz sein kann. Dementsprechend kann ein programmierbarer Logikbaustein geschaffen werden, bei dem der Energieverbrauch durch das selbstsperrende Ansteuerverfahren reduziert wird.
Ferner kann, wenn der eine hohe Ladungsträgerbeweglichkeit aufweisende Transistor im Speicherbereich des in den obigen Ausführungsformen beschriebenen programmierbaren Schalters verwendet wird, ein Schreiben der Konfigurationsdaten mit hoher Geschwindigkeit erfolgen; daher kann problemlos ein programmierbarer Logikbaustein geschaffen werden, bei dem sich eine dynamische Konfiguration durchführen lässt.
Mit solchen Kenndaten kann ein programmierbarer Logikbaustein geschaffen werden, ohne die Schaltgeschwindigkeit herabzusetzen, auch wenn in einer integrierten Schaltung, die unter Verwendung eines Si-Halbleiters gebildet ist, ein eine Oxidhalbleiterschicht enthaltender Transistor vorgesehen ist.
(Ausführungsform 5)
Unter Verwendung eines programmierbaren Logikbausteins gemäß einer Ausführungsform der vorliegenden Erfindung kann ein elektronisches Gerät mit geringem Stromverbrauch geschaffen werden. Insbesondere im Fall eines tragbaren elektronischen Geräts, das schwerlich kontinuierlich mit Strom versorgt wird, kann durch eine Verlängerung der Dauerbetriebszeit ein Vorteil erzielt werden, wenn ein einen niedrigen Energieverbrauch aufweisendes Halbleiterbauelement gemäß einer Ausführungsform der vorliegenden Erfindung als Bauteil des Geräts eingesetzt wird.
Das Halbleiterbauelement, das einen programmierbaren Logikbaustein gemäß einer Ausführungsform der vorliegenden Erfindung enthält, kann für Anzeigegeräte, Personal Computer oder Bildwiedergabeeinrichtungen, die mit Aufzeichnungsmedien ausgestattet sind (typischerweise Einrichtungen, die den Inhalt von Aufzeichnungsmedien wie etwa DVDs (Digital Versatile Disks) wiedergeben und die Bildschirme zur Anzeige der wiedergegebenen Bilder aufweisen), verwendet werden. Neben den oben angegebenen Beispielen können als elektronische Geräte, welche von dem Halbleiterbauelement gemäß einer Ausführungsform der vorliegenden Erfindung Gebrauch machen können, Mobiltelefone, Spielautomaten, darunter tragbare Spielgeräte, tragbare Informationsgeräte, E-Book-Reader, Videokameras, digitale Fotokameras, Brillen-Bildschirme (am Kopf befestigte Bildschirme), Navigationssysteme, Audio-Wiedergabegeräte (z. B. Auto-Audiokomponenten und digitale Audio-Player), Kopierer, Telefaxgeräte, Drucker, Multifunktionsdrucker, Geldautomaten, Warenautomaten und dergleichen angegeben werden.
Es wird der Fall beschrieben, in dem das Halbleiterbauelement, das einen programmierbaren Logikbaustein gemäß einer Ausführungsform der vorliegenden Erfindung enthält, auf ein tragbares elektronisches Gerät wie etwa ein Mobiltelefon, ein Smartphone oder einen E-Book-Reader angewendet wird.
10 ist ein Blockschema eines tragbaren elektronischen Geräts. Das in 10 veranschaulichte tragbare elektronische Gerät umfasst eine HF-Schaltung 421, eine analoge Basisbandschaltung 422, eine digitale Basisbandschaltung 423, eine Batterie 424, eine Stromversorgungsschaltung 425, einen Anwendungsprozessor 426, einen Flash-Speicher 430, eine Bildschirmsteuerung 431, eine Speicherschaltung 432, einen Bildschirm 433, einen Berührungssensor 439, eine Audioschaltung 437, eine Tastatur 438 u. Ä. Der Bildschirm 433 enthält einen Bildschirm-Teil 434, einen Source-Treiber 435 und einen Gate-Treiber 436. Der Anwendungsprozessor 426 enthält eine CPU 427, einen DSP 428 und eine Schnittstelle 429. Wenn beispielsweise der programmierbare Logikbaustein in der obigen Ausführungsform für ein Element oder alle aus CPU 427, digitaler Basisbandschaltung 423, Speicherschaltung 432, DSP 428, Schnittstelle 429, Bildschirmsteuerung 431 und Audioschaltung 437 verwendet wird, kann der Energieverbrauch gesenkt werden.
11 ist ein Blockschema eines E-Book-Readers. Der in 11 veranschaulichte E-Book-Reader umfasst eine Batterie 451, eine Stromversorgungsschaltung 452, einen Mikroprozessor 453, einen Flash-Speicher 454, eine Audioschaltung 455, eine Tastatur 456, eine Speicherschaltung 457, ein interaktives Bedienfeld 458, einen Bildschirm 459 und eine Bildschirmsteuerung 460. Der Mikroprozessor 453 umfasst eine CPU 461, einen DSP 462 und eine Schnittstelle 463. Wenn beispielsweise der programmierbare Logikbaustein in der obigen Ausführungsform als ein Element oder alle aus CPU 461, Audioschaltung 455, Speicherschaltung 457, Bildschirmsteuerung 460, DSP 462 und Schnittstelle 463 verwendet wird, kann der Energieverbrauch gesenkt werden.
Die vorliegende Ausführungsform kann in geeigneter Kombination mit einer der anderen Ausführungsformen verwirklicht werden.
Die in dieser Ausführungsform beschriebenen Strukturen, die Verfahren und Ähnliches können ggf. auch mit den Strukturen, den Verfahren und Ähnlichem kombiniert werden, die in den anderen Ausführungsformen beschrieben sind.
Erläuterung der Bezugszeichen

10: Logikblock, 11: Verdrahtung, 11a: Verdrahtung, 11b: Verdrahtung, 11c: Verdrahtung, 11d: Verdrahtung, 12: Schaltermatrix, 13: Verdrahtungs-Auswahlschaltung, 14: erste Treiberschaltung, 15: zweite Treiberschaltung, 16: erste Verdrahtung, 17: zweite Verdrahtung, 30: programmierbarer Schalter, 30a: programmierbarer Schalter, 30b: programmierbarer Schalter, 30c: programmierbarer Schalter, 30d: programmierbarer Schalter, 30e: programmierbarer Schalter, 30f: programmierbarer Schalter, 32: Speicherbereich, 34: Schaltbereich, 40: Transistor, 111a: Verdrahtung, 111b: Verdrahtung, 111c: Verdrahtung, 111d: Verdrahtung, 110: Transistor, 110a: Transistor, 110b: Transistor, 110c: Transistor, 110d: Transistor, 110e: Transistor, 110f: Transistor, 112: Transistor, 112a: Transistor, 112b: Transistor, 112c: Transistor, 112d: Transistor, 112e: Transistor, 112f: Transistor, 113a: Elektrode, 113b: Elektrode, 113c: Elektrode, 113d: Elektrode, 113e: Elektrode, 113f: Elektrode, 114a: Elektrode, 114b: Elektrode, 114c: Elektrode, 114d: Elektrode, 114e: Elektrode, 114f: Elektrode, 116: Kondensator, 118: Puffer, 120: Inverter, 130: Transistor, 134: Übertragungsgatter, 136: Kondensator, 144: Inverter, 146: Puffer, 150: Transistor, 152: Transistor, 154: Übertragungsgatter, 156: Kondensator, 158: Kondensator, 160: Kondensator, 201: Halbleitersubstrat, 203: Elementisolierzone, 207: Gate-Isolierschicht, 209: Gate-Elektrode, 211a: Störstellenbereich, 211b: Störstellenbereich, 215: Isolierschicht, 217: Isolierschicht, 219a: Kontaktstöpsel, 219b: Kontaktstöpsel, 221: Isolierschicht, 223a: Verdrahtung, 223b: Verdrahtung, 225: Isolierschicht, 227: Oxidhalbleiterschicht, 229: Oxidhalbleiterschicht, 231: Isolierschicht, 233: Gate-Elektrode, 235: Oxidhalbleiterschicht, 235a: Bereich, 235b: Bereich, 235c: Bereich, 237: Seitenwand-Isolierschicht, 239: Gate-Isolierschicht, 241a: Elektrode, 241b: Elektrode, 243: Isolierschicht, 245: Isolierschicht, 249: Verdrahtung, 250: Verdrahtung, 421: HF-Schaltung, 422: analoge Basisbandschaltung, 423: digitale Basisbandschaltung, 424: Batterie, 425: Stromversorgungsschaltung, 426: Anwendungsprozessor, 427: CPU, 428: DSP, 429: Schnittstelle, 430: Flash-Speicher, 431: Bildschirmsteuerung, 432: Speicherschaltung, 433: Bildschirm, 434: Bildschirm-Teil, 435: Source-Treiber, 436: Gate-Treiber, 437: Audioschaltung, 438: Tastatur, 439: Berührungssensor, 451: Batterie, 452: Stromversorgungsschaltung, 453: Mikroprozessor, 454: Flash-Speicher, 455: Audioschaltung, 456: Tastatur, 457: Speicherschaltung, 458: interaktives Bedienfeld, 459: Bildschirm, 460: Bildschirmsteuerung, 461: CPU, 462: DSP, 463: Schnittstelle, 600: Substrat, 602: Basis-Isolierschicht, 606: Oxidhalbleiterschicht, 608: Gate-Isolierschicht, 610: Gate-Elektrode, 614: Elektrode, 616: Zwischenschicht-Isolierschicht, 618: Verdrahtung, 620: Schutzschicht, 1101: Basis-Isolierschicht, 1102: eingebetteter Isolator, 1103a: erster Bereich, 1103b: zweiter Bereich, 1103c: zweiter Bereich, 1104: Gate-Isolierschicht, 1105: Gate-Elektrode, 1106a: Seitenwand-Isolierschicht, 1106b: Seitenwand-Isolierschicht, 1107: Isolator, 1108a: Source-Elektrode und 1108b: Drain-Elektrode.

Diese Anmeldung basiert auf der japanischen Patentanmeldung mit der lfd. Nummer 2011-112045 , am 19. Mai 2011 beim japanischen Patentamt eingereicht, deren gesamter Inhalt hier durch Verweis aufgenommen ist.

Claims

Halbleiterbauelement, umfassend: eine erste Verdrahtung und eine zweite Verdrahtung; einen Logikblock, mit der ersten Verdrahtung und der zweiten Verdrahtung elektrisch verbunden; und eine Verdrahtungs-Auswahlschaltung, die an einem Schnittpunkt der ersten Verdrahtung und der zweiten Verdrahtung vorgesehen ist, wobei die Verdrahtungs-Auswahlschaltung einen Schalter umfasst, eingerichtet, die Verbindung zwischen der ersten Verdrahtung und der zweiten Verdrahtung zu steuern, und wobei der Schalter einen Transistor umfasst, der einen Oxidhalbleiter umfasst.
Halbleiterbauelement nach Anspruch 1, wobei der Oxidhalbleiter Indium und Sauerstoff umfasst.
Halbleiterbauelement nach Anspruch 1, wobei der Oxidhalbleiter einen Kristall mit c-Achsen-Ausrichtung umfasst.
Halbleiterbauelement nach Anspruch 1, wobei der Oxidhalbleiter stöchiometrisch überschüssigen Sauerstoff umfasst.
Elektronisches Gerät, umfassend das Halbleiterbauelement nach Anspruch 1.
Halbleiterbauelement, umfassend: eine Vielzahl erster Verdrahtungen in einer Spaltenrichtung und eine Vielzahl zweiter Verdrahtungen in einer Zeilenrichtung; eine Vielzahl von Logikblöcken, von denen jeder mit mindestens einer aus der Vielzahl von ersten Verdrahtungen und mindestens einer aus der Vielzahl von zweiten Verdrahtungen elektrisch verbunden ist; und eine Vielzahl von Verdrahtungs-Auswahlschaltungen, die an Schnittpunkten der Vielzahl von ersten Verdrahtungen und der Vielzahl von zweiten Verdrahtungen vorgesehen ist, wobei mindestens eine aus der Vielzahl von Verdrahtungs-Auswahlschaltungen einen Schalter umfasst, der eingerichtet ist, die Verbindung zwischen einer aus der Vielzahl von ersten Verdrahtungen und einer aus der Vielzahl von zweiten Verdrahtungen zu steuern, und wobei der Schalter einen Transistor umfasst, der einen Oxidhalbleiter umfasst.
Halbleiterbauelement nach Anspruch 6, wobei der Oxidhalbleiter Indium und Sauerstoff umfasst.
Halbleiterbauelement nach Anspruch 6, wobei der Oxidhalbleiter einen Kristall mit c-Achsen-Ausrichtung umfasst.
Halbleiterbauelement nach Anspruch 6, wobei der Oxidhalbleiter stöchiometrisch überschüssigen Sauerstoff umfasst.
Elektronisches Gerät, umfassend das Halbleiterbauelement nach Anspruch 6.
Halbleiterbauelement, umfassend: eine erste Verdrahtung und eine zweite Verdrahtung; einen Logikblock, mit der ersten Verdrahtung und der zweiten Verdrahtung elektrisch verbunden; und eine Verdrahtungs-Auswahlschaltung, die an einem Schnittpunkt der ersten Verdrahtung und der zweiten Verdrahtung vorgesehen ist, wobei die Verdrahtungs-Auswahlschaltung einen Schalter umfasst, der umfasst: einen ersten Transistor, umfassend einen ersten Anschluss, einen zweiten Anschluss und ein Gate; und einen zweiten Transistor, umfassend einen ersten Anschluss, einen zweiten Anschluss und ein Gate, wobei der erste Anschluss und der zweite Anschluss des ersten Transistors mit der ersten Verdrahtung bzw. der zweiten Verdrahtung elektrisch verbunden sind, wobei der zweite Anschluss des zweiten Transistors mit dem Gate des ersten Transistors elektrisch verbunden ist, und wobei der zweite Transistor einen Oxidhalbleiter umfasst.
Halbleiterbauelement nach Anspruch 11, wobei der erste Transistor einen einkristallinen Halbleiter umfasst.
Halbleiterbauelement nach Anspruch 11, weiter umfassend einen Kondensator, der mit dem zweiten Anschluss des zweiten Transistors elektrisch verbunden ist.
Halbleiterbauelement nach Anspruch 11, weiter umfassend einen Puffer, der zwischen dem zweiten Anschluss des zweiten Transistors und dem Gate des ersten Transistors elektrisch verbunden ist.
Halbleiterbauelement nach Anspruch 11, weiter umfassend einen Inverter, der zwischen dem zweiten Anschluss des zweiten Transistors und dem Gate des ersten Transistors elektrisch verbunden ist.
Halbleiterbauelement nach Anspruch 11, weiter umfassend einen dritten Transistor, umfassend einen ersten Anschluss, einen zweiten Anschluss und ein Gate, wobei der erste Anschluss und der zweite Anschluss des dritten Transistors mit der ersten Verdrahtung bzw. der zweiten Verdrahtung elektrisch verbunden sind.
Halbleiterbauelement nach Anspruch 16, wobei Polaritäten des ersten Transistors und des dritten Transistors voneinander verschieden sind.
Halbleiterbauelement nach Anspruch 16, weiter umfassend einen Inverter, der zwischen dem zweiten Anschluss des zweiten Transistors und dem Gate des dritten Transistors elektrisch verbunden ist.
Halbleiterbauelement nach Anspruch 16, weiter umfassend einen Kondensator, der mit dem zweiten Anschluss des zweiten Transistors elektrisch verbunden ist.
Halbleiterbauelement nach Anspruch 16, weiter umfassend einen Puffer, der zwischen dem zweiten Anschluss des zweiten Transistors und dem Gate des ersten Transistors elektrisch verbunden ist.
Halbleiterbauelement nach Anspruch 11, weiter umfassend einen vierten Transistor, umfassend einen ersten Anschluss, einen zweiten Anschluss und ein Gate, wobei das Gate des zweiten Transistors mit dem Gate des vierten Transistors elektrisch verbunden ist.
Halbleiterbauelement nach Anspruch 21, weiter umfassend einen dritten Transistor, umfassend einen ersten Anschluss, einen zweiten Anschluss und ein Gate, wobei der erste Anschluss und der zweite Anschluss des dritten Transistors mit der ersten Verdrahtung bzw. der zweiten Verdrahtung elektrisch verbunden sind.
Halbleiterbauelement nach Anspruch 22, wobei Polaritäten des ersten Transistors und des dritten Transistors voneinander verschieden sind.
Halbleiterbauelement nach Anspruch 21, weiter umfassend einen Kondensator, der mit dem zweiten Anschluss des zweiten Transistors elektrisch verbunden ist.
Halbleiterbauelement nach Anspruch 21, weiter umfassend einen Kondensator, der mit dem zweiten Anschluss des vierten Transistors elektrisch verbunden ist.
Halbleiterbauelement nach Anspruch 21, weiter umfassend einen Kondensator, der zwischen dem zweiten Anschluss des vierten Transistors und dem Gate des ersten Transistors elektrisch verbunden ist.
Halbleiterbauelement nach Anspruch 11, wobei der Oxidhalbleiter Indium und Sauerstoff umfasst.
Halbleiterbauelement nach Anspruch 11, wobei der Oxidhalbleiter einen Kristall mit c-Achsen-Ausrichtung umfasst.
Halbleiterbauelement nach Anspruch 11, wobei der Oxidhalbleiter stöchiometrisch überschüssigen Sauerstoff umfasst.
Elektronisches Gerät, umfassend das Halbleiterbauelement nach Anspruch 11.