DE112015002423T5 - Herstellungsverfahren einer Halbleitervorrichtung - Google Patents

Herstellungsverfahren einer Halbleitervorrichtung Download PDF

Info

Publication number
DE112015002423T5
DE112015002423T5 DE112015002423.9T DE112015002423T DE112015002423T5 DE 112015002423 T5 DE112015002423 T5 DE 112015002423T5 DE 112015002423 T DE112015002423 T DE 112015002423T DE 112015002423 T5 DE112015002423 T5 DE 112015002423T5
Authority
DE
Germany
Prior art keywords
oxide semiconductor
film
semiconductor film
transistor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112015002423.9T
Other languages
English (en)
Inventor
Tetsuhiro Tanaka
Masayuki Sakakura
Ryo Tokumura
Yasumasa Yamane
Yuhei Sato
Shunpei Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112015002423T5 publication Critical patent/DE112015002423T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Ein Verfahren zum Herstellen einer Halbleitervorrichtung umfasst die folgenden Schritte: Ausbilden eines ersten Isolierfilms über einer ersten Gate-Elektrode, die sich über einem Substrat befindet, während eine Erwärmung bei einer Temperatur von höher als oder gleich 450°C und niedriger als die untere Entspannungsgrenze des Substrats durchgeführt wird, Ausbilden eines ersten Oxidhalbleiterfilms über dem ersten Isolierfilm, Zusetzen von Sauerstoff zu dem ersten Oxidhalbleiterfilm und dann Ausbilden eines zweiten Oxidhalbleiterfilms über dem ersten Oxidhalbleiterfilm, und Durchführen einer ersten Wärmebehandlung, so dass ein Teil von Sauerstoff, der in dem ersten Oxidhalbleiterfilm enthalten ist, auf den zweiten Oxidhalbleiterfilm übertragen wird.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft einen Gegenstand, einen Prozess (einschließlich eines Verfahrens und eines Herstellungsverfahrens), eine Maschine, ein Erzeugnis oder eine Zusammensetzung. Im Besonderen betrifft eine Ausführungsform der vorliegenden Erfindung eine Halbleitervorrichtung, eine Anzeigevorrichtung, eine Licht emittierende Vorrichtung, ein Betriebsverfahren dafür, ein Herstellungsverfahren dafür oder dergleichen. Im Besonderen betrifft eine Ausführungsform der vorliegenden Erfindung eine Halbleitervorrichtung, eine Anzeigevorrichtung, eine Speichervorrichtung, eine Licht emittierende Vorrichtung oder dergleichen, welche jeweils einen Oxidhalbleiter enthält.
  • Die Kategorie von Halbleitervorrichtungen in dieser Beschreibung umfasst alle Vorrichtungen, die unter Anwendung von elektronischen Eigenschaften eines Halbleiters arbeiten können; beispielsweise ist eine Halbleiterschaltung in der Kategorie von Halbleitervorrichtungen enthalten. Außerdem beinhaltet in einigen Fällen eine elektrooptische Vorrichtung, eine Anzeigevorrichtung, ein elektronisches Gerät oder dergleichen eine Halbleitervorrichtung.
  • Stand der Technik
  • Transistoren, die für die meisten Flachbildschirme, die typischerweise eine Flüssigkristallanzeigevorrichtung und eine Licht emittierende Anzeigevorrichtung sind, verwendet werden, werden unter Verwendung von Siliziumhalbleitern hergestellt, wie z. B. amorphem Silizium, einkristallinem Silizium und polykristallinem Silizium, die über Glassubstraten bereitgestellt sind. Die Transistoren, die unter Verwendung solcher Siliziumhalbleiter hergestellt werden, werden auch für integrierte Schaltungen (integrated circuits, ICs) und dergleichen verwendet.
  • In den letzten Jahren hat eine Technik Aufmerksamkeit erregt, bei der anstatt eines Siliziumhalbleiters ein Halbleitereigenschaften aufweisendes Metalloxid für Transistoren verwendet wird. Es sei angemerkt, dass in dieser Beschreibung ein Halbleitereigenschaften aufweisendes Metalloxid als Oxidhalbleiter bezeichnet wird.
  • Beispielsweise ist eine Technik offenbart, bei der ein Transistor unter Verwendung von Zinkoxid oder einem Oxid auf In-Ga-Zn-Basis als Oxidhalbleiter hergestellt wird und der Transistor als Schaltelement oder dergleichen eines Pixels einer Anzeigevorrichtung verwendet wird (siehe Patentdokumente 1 und 2).
  • [Referenzen]
  • [Patentdokumente]
    • [Patentdokument 1] Japanische Patentoffenlegungsschrift Nr. 2007-123861
    • [Patentdokument 2] Japanische Patentoffenlegungsschrift Nr. 2007-096055
  • Offenbarung der Erfindung
  • Bei einem Transistor, bei dem ein Oxidhalbleiter verwendet wird, führen Sauerstofffehlstellen, die in einem Oxidhalbleiterfilm lokalisierte Zustände verursachen können, zu schlechten elektrischen Eigenschaften des Transistors.
  • Angesichts des Obigen ist eine Aufgabe einer Ausführungsform der vorliegenden Erfindung, die elektrischen Eigenschaften einer Halbleitervorrichtung, die einen Oxidhalbleiter enthält, zu verbessern. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, die Zuverlässigkeit einer Halbleitervorrichtung, die einen Oxidhalbleiter enthält, zu verbessern. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, Sauerstofffehlstellen in einem Oxidhalbleiter zu verringern. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, zu verhindern, dass sich ein Transistor selbstleitend (normally on) verhält. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Veränderung, Schwankungen oder die Abnahme der Schwellenspannung eines Transistors zu steuern. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, einen Transistor mit niedrigem Sperrstrom bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine neuartige Halbleitervorrichtung oder dergleichen bereitzustellen.
  • Es sei angemerkt, dass die Beschreibung dieser Aufgaben dem Vorhandensein weiterer Aufgaben nicht im Wege steht. Es sei angemerkt, dass bei einer Ausführungsform der vorliegenden Erfindung nicht alle dieser Aufgaben erfüllt werden müssen. Weitere Aufgaben werden aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen ersichtlich sein und können davon abgeleitet werden.
  • Eine Ausführungsform der vorliegenden Erfindung ist ein Transistor, der einen ersten Oxidhalbleiterfilm, einen zweiten Oxidhalbleiterfilm, ein Paar von Elektroden, die in Kontakt mit dem zweiten Oxidhalbleiterfilm sind, und einen dritten Oxidhalbleiterfilm, der in Kontakt mit dem zweiten Oxidhalbleiterfilm und dem Paar von Elektroden ist, beinhaltet, wobei Sauerstoff dem ersten Oxidhalbleiterfilm oder dem dritten Oxidhalbleiterfilm zugesetzt worden ist, um Sauerstofffehlstellen zu verringern. Des Weiteren diffundiert der Sauerstoff durch eine Wärmebehandlung oder dergleichen in den zweiten Oxidhalbleiterfilm, so dass Sauerstofffehlstellen in dem zweiten Oxidhalbleiterfilm verringert werden.
  • Eine Ausführungsform der vorliegenden Erfindung ist ein Verfahren zum Herstellen einer Halbleitervorrichtung, das die folgenden Schritte umfasst. Ein erster Isolierfilm wird über einer ersten Gate-Elektrode, die sich über einem Substrat befindet, ausgebildet, während eine Erwärmung bei einer Temperatur von höher als oder gleich 450°C und niedriger als die untere Entspannungsgrenze des Substrats durchgeführt wird. Ein erster Oxidhalbleiterfilm wird über dem ersten Isolierfilm ausgebildet. Nachdem Sauerstoff dem ersten Oxidhalbleiterfilm zugesetzt worden ist, wird ein zweiter Oxidhalbleiterfilm über dem ersten Oxidhalbleiterfilm ausgebildet. Eine erste Wärmebehandlung wird durchgeführt, so dass ein Teil von Sauerstoff, der in dem ersten Oxidhalbleiterfilm enthalten ist, auf den zweiten Oxidhalbleiterfilm übertragen wird. Als Nächstes werden ein Teil des ersten Isolierfilms, ein Teil des ersten Oxidhalbleiterfilms, dem Sauerstoff zugesetzt worden ist, und ein Teil des zweiten Oxidhalbleiterfilms geätzt, um einen ersten Gate-Isolierfilm mit einem Vorsprung, den geätzten ersten Oxidhalbleiterfilm und den geätzten zweiten Oxidhalbleiterfilm auszubilden. Dann wird ein Paar von Elektroden über dem geätzten zweiten Oxidhalbleiterfilm ausgebildet, und ein dritter Oxidhalbleiterfilm wird über dem geätzten zweiten Oxidhalbleiterfilm und dem Paar von Elektroden ausgebildet. Als Nächstes wird ein zweiter Gate-Isolierfilm über dem dritten Oxidhalbleiterfilm ausgebildet, und eine zweite Gate-Elektrode wird über dem zweiten Gate-Isolierfilm ausgebildet.
  • Eine Ausführungsform der vorliegenden Erfindung ist ein Verfahren zum Herstellen einer Halbleitervorrichtung, das die folgenden Schritte umfasst. Ein erster Isolierfilm wird über einer ersten Gate-Elektrode, die sich über einem Substrat befindet, ausgebildet, während eine Erwärmung bei einer Temperatur von höher als oder gleich 450°C und niedriger als die untere Entspannungsgrenze des Substrats durchgeführt wird. Ein erster Oxidhalbleiterfilm wird über dem ersten Isolierfilm ausgebildet, und ein zweiter Oxidhalbleiterfilm wird über dem ersten Oxidhalbleiterfilm ausgebildet. Dann werden ein Teil des ersten Isolierfilms, ein Teil des ersten Oxidhalbleiterfilms und ein Teil des zweiten Oxidhalbleiterfilms geätzt, um einen ersten Gate-Isolierfilm mit einem Vorsprung, den geätzten ersten Oxidhalbleiterfilm und den geätzten zweiten Oxidhalbleiterfilm auszubilden. Als Nächstes wird ein Paar von Elektroden über dem geätzten zweiten Oxidhalbleiterfilm ausgebildet, und ein dritter Oxidhalbleiterfilm wird über dem geätzten zweiten Oxidhalbleiterfilm und dem Paar von Elektroden ausgebildet. Nachdem Sauerstoff dem dritten Oxidhalbleiterfilm zugesetzt worden ist, wird eine erste Wärmebehandlung durchgeführt, so dass ein Teil von Sauerstoff, der in dem dritten Oxidhalbleiterfilm enthalten ist, auf den geätzten zweiten Oxidhalbleiterfilm übertragen wird. Dann wird ein zweiter Gate-Isolierfilm über dem dritten Oxidhalbleiterfilm, dem Sauerstoff zugesetzt worden ist, ausgebildet, und eine zweite Gate-Elektrode wird über dem zweiten Gate-Isolierfilm ausgebildet.
  • Die Temperatur der ersten Wärmebehandlung ist vorzugsweise niedriger als eine Temperatur, bei der der erste Isolierfilm ausgebildet wird.
  • Es sei angemerkt, dass Sauerstofffehlstellen in dem ersten Oxidhalbleiterfilm und/oder dem dritten Oxidhalbleiterfilm verringert werden können, indem Sauerstoff dem ersten Oxidhalbleiterfilm und/oder dem dritten Oxidhalbleiterfilm zugesetzt wird und dann eine Wärmebehandlung durchgeführt wird.
  • Es sei angemerkt, dass der zweite Oxidhalbleiterfilm ein Oxidhalbleiterfilm ist, der In oder Ga enthält, typischerweise ein In-Ga-Oxidfilm, ein In-Zn-Oxidfilm, ein In-Mg-Oxidfilm, ein Zn-Mg-Oxidfilm oder ein In-M-Zn-Oxidfilm (M ist Al, Ti, Ga, Y, Zr, Sn, La, Ce, Mg oder Nd). Es sei angemerkt, dass das Element M ein Metallelement ist, dessen Bindungsstärke an Sauerstoff höher ist als diejenige von In.
  • Der erste Oxidhalbleiterfilm und der dritte Oxidhalbleiterfilm sind jeweils typischerweise ein In-Ga-Oxidfilm, ein In-Zn-Oxidfilm, ein In-Mg-Oxidfilm, ein Zn-Mg-Oxidfilm oder ein In-M-Zn-Oxidfilm (M ist Al, Ti, Ga, Y, Zr, Sn, La, Ce, Mg oder Nd) und weisen das Energieniveau am Minimum des Leitungsbandes auf, das näher am Vakuumniveau liegt als dasjenige des zweiten Oxidhalbleiterfilms. Der Unterschied zwischen dem Energieniveau am Minimum des Leitungsbandes des zweiten Oxidhalbleiterfilms und dem Energieniveau am Minimum des Leitungsbandes jedes der ersten und dritten Oxidhalbleiterfilme ist typischerweise größer als oder gleich 0,05 eV, größer als oder gleich 0,07 eV, größer als oder gleich 0,1 eV, oder größer als oder gleich 0,2 eV und auch kleiner als oder gleich 2 eV, kleiner als oder gleich 1 eV, kleiner als oder gleich 0,5 eV, oder kleiner als oder gleich 0,4 eV. Es sei angemerkt, dass der Unterschied zwischen dem Vakuumniveau und der Energie am Minimum des Leitungsbandes als Elektronenaffinität bezeichnet wird.
  • In dem Fall, in dem die ersten und dritten Oxidhalbleiterfilme und der zweite Oxidhalbleiterfilm jeweils ein In-M-Zn-Oxidfilm sind (M ist Al, Ti, Ga, Y, Zr, Sn, La, Ce, Mg oder Nd), ist der Anteil an M-Atomen (M ist Al, Ti, Ga, Y, Zr, Sn, La, Ce, Mg oder Nd) in jedem der ersten und dritten Oxidhalbleiterfilme höher als derjenige in dem zweiten Oxidhalbleiterfilm. Typischerweise ist der Anteil an M in jedem der ersten und dritten Oxidhalbleiterfilme mehr als oder gleich 1,5-mal, bevorzugt mehr als oder gleich doppelt, stärker bevorzugt mehr als oder gleich dreimal so hoch wie derjenige in dem zweiten Oxidhalbleiterfilm.
  • Als Verfahren zum Zusetzen von Sauerstoff zu dem ersten Oxidhalbleiterfilm oder dem dritten Oxidhalbleiterfilm kann ein Ionenimplantationsverfahren, ein Ionendotierverfahren, eine Plasmabehandlung oder dergleichen verwendet werden. Der Sauerstoff, der dem ersten Oxidhalbleiterfilm oder dem dritten Oxidhalbleiterfilm zugesetzt wird, ist mindestens eine Art ausgewählt aus Sauerstoffradikalen, Sauerstoffatomen, Sauerstoffatomionen, Sauerstoffmolekülionen und dergleichen.
  • Entsprechend einer Ausführungsform der vorliegenden Erfindung können die elektrischen Eigenschaften einer Halbleitervorrichtung, die einen Oxidhalbleiter enthält, verbessert werden. Entsprechend einer Ausführungsform der vorliegenden Erfindung kann die Zuverlässigkeit einer Halbleitervorrichtung, die einen Oxidhalbleiter enthält, verbessert werden. Des Weiteren kann entsprechend einer Ausführungsform der vorliegenden Erfindung eine neuartige Halbleitervorrichtung oder dergleichen bereitgestellt werden. Es sei angemerkt, dass die Beschreibung dieser Wirkungen dem Vorhandensein weiterer Wirkungen nicht im Wege steht. Eine Ausführungsform der vorliegenden Erfindung muss nicht alle oben angegebenen Wirkungen erzielen. Weitere Wirkungen werden aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen ersichtlich sein und können davon abgeleitet werden.
  • Kurze Beschreibung der Zeichnungen
  • Die Zeichnungen sind wie folgt:
  • 1A bis 1C sind eine Draufsicht und Querschnittsansichten, die eine Ausführungsform einer Halbleitervorrichtung darstellen;
  • 2 zeigt die elektrischen Eigenschaften der Halbleitervorrichtung;
  • 3A bis 3D sind Querschnittsansichten, die eine Ausführungsform eines Verfahrens zum Herstellen der Halbleitervorrichtung darstellen;
  • 4A bis 4C sind Querschnittsansichten, die eine Ausführungsform eines Verfahrens zum Herstellen der Halbleitervorrichtung darstellen;
  • 5A und 5B zeigen jeweils eine Bandstruktur eines Transistors;
  • 6A bis 6C sind Querschnittsansichten, die jeweils eine Ausführungsform einer Halbleitervorrichtung darstellen;
  • 7A bis 7D sind eine Draufsicht und Querschnittsansichten, die eine Ausführungsform einer Halbleitervorrichtung darstellen;
  • 8A bis 8C sind Querschnittsansichten, die eine Ausführungsform eines Verfahrens zum Herstellen der Halbleitervorrichtung darstellen;
  • 9 ist eine Querschnittsansicht, die eine Ausführungsform einer Halbleitervorrichtung darstellt;
  • 10A bis 10C sind eine Draufsicht und Querschnittsansichten, die eine Ausführungsform einer Halbleitervorrichtung darstellen;
  • 11A bis 11C sind eine Draufsicht und Querschnittsansichten, die eine Ausführungsform einer Halbleitervorrichtung darstellen;
  • 12A bis 12D sind Querschnittsansichten, die eine Ausführungsform eines Verfahrens zum Herstellen der Halbleitervorrichtung darstellen;
  • 13A bis 13C sind Querschnittsansichten, die eine Ausführungsform des Verfahrens zum Herstellen der Halbleitervorrichtung darstellen;
  • 14A bis 14C sind Querschnittsansichten, die eine Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung darstellen;
  • 15A bis 15C sind Querschnittsansichten, die jeweils eine Ausführungsform einer Halbleitervorrichtung darstellen;
  • 16A und 16B stellen die Beziehung zwischen der Bildungsenergie und den Übergangsniveaus bzw. die Elektronenkonfigurationen von Defekten dar;
  • 17 stellt eine Änderung des Fermi-Niveaus und eine Änderung der Ladungszustände von Defekten dar;
  • 18 zeigt ein Kristallmodell von c-SiO2;
  • 19 zeigt ein Modell, in dem NO2 in einen Zwischengitterplatz eines c-SiO2-Modells eingeführt wird;
  • 20 zeigt ein Modell, in dem N2O in einen Zwischengitterplatz eines c-SiO2-Modells eingeführt wird;
  • 21 zeigt ein Modell, in dem NO in einen Zwischengitterplatz eines c-SiO2-Modells eingeführt wird;
  • 22 zeigt ein Modell, in dem ein N-Atom in einen Zwischengitterplatz eines c-SiO2-Modells eingeführt wird;
  • 23 ist ein Bandschema;
  • 24A und 24B zeigen jeweils ein Modell einer Cluster-Struktur;
  • 25 zeigt einen Mechanismus für ein Phänomen, dass die Schwellenspannung eines Transistors in positiver Richtung verschoben wird;
  • 26A und 26B sind eine Querschnittsansicht und ein Schaltplan, die eine Ausführungsform einer Halbleitervorrichtung darstellen;
  • 27 stellt einen Datenschreibvorgang und einen Datenlesevorgang einer Speicherzelle dar;
  • 28A bis 28C sind ein Blockschema und Schaltpläne, die eine Anzeigevorrichtung darstellen;
  • 29 stellt ein Anzeigemodul dar;
  • 30A bis 30F stellen elektronische Geräte einer Ausführungsform der vorliegenden Erfindung dar;
  • 31 zeigt die Berechnungsergebnisse der Sauerstoffkonzentration;
  • 32 zeigt die Berechnungsergebnisse der Sauerstoffkonzentration;
  • 33A bis 33I stellen Herstellungsverfahren von Proben dar;
  • 34A und 34B zeigen die Ergebnisse der ESR-Messung;
  • 35A bis 35F stellen Herstellungsverfahren von Proben dar;
  • 36A und 36B zeigen die Ergebnisse der ESR-Messung;
  • 37 zeigt die Ergebnisse der ESR-Messung;
  • 38 zeigt die Ergebnisse der TDS-Analyse;
  • 39 zeigt die Ergebnisse der SIMS-Analyse;
  • 40 zeigt die Messergebnisse der Vg-Id-Eigenschaften eines Transistors;
  • 41 zeigt die Messergebnisse der Vg-Id-Eigenschaften eines Transistors;
  • 42A und 42B zeigen die Beziehung zwischen der Belastungszeit und dem Änderungsbetrag der Schwellenspannung bzw. diejenige zwischen der Belastungszeit und dem Änderungsbetrag des Verschiebungswerts;
  • 43 ist eine Querschnittsansicht, die eine Ausführungsform einer Halbleitervorrichtung darstellt;
  • 44A und 44B sind Querschnittsansichten, die jeweils eine Ausführungsform einer Halbleitervorrichtung darstellen;
  • 45A und 45B zeigen die ESR-Spektren von NO2 und Si-N-Si;
  • 46 zeigt die Ergebnisse der SIMS-Analyse;
  • 47A bis 47D sind Cs-korrigierte hochauflösende TEM-Bilder eines Querschnitts eines CAAC-OS und eine schematische Querschnittsansicht des CAAC-OS;
  • 48A bis 48D sind Cs-korrigierte hochauflösende TEM-Bilder einer Fläche eines CAAC-OS;
  • 49A bis 49C zeigen die Strukturanalysen durch XRD eines CAAC-OS und eines einkristallinen Oxidhalbleiters;
  • 50A und 50B zeigen Elektronenbeugungsbilder eines CAAC-OS; und
  • 51 zeigt eine Veränderung eines Kristallteils eines In-Ga-Zn-Oxides infolge von Elektronenbestrahlung.
  • Beste Methode zum Durchführen der Erfindung
  • Ausführungsformen der vorliegenden Erfindung werden nachstehend detailliert anhand der begleitenden Zeichnungen beschrieben. Es sei angemerkt, dass die vorliegende Erfindung nicht auf die nachfolgende Beschreibung beschränkt ist. Es ist für den Fachmann leicht ersichtlich, dass Modi und Details der vorliegenden Erfindung in verschiedener Weise verändert werden können, ohne dabei vom Erfindungsgedanken und Schutzbereich der vorliegenden Erfindung abzuweichen. Daher sollte die vorliegende Erfindung nicht als auf die folgende Beschreibung der Ausführungsformen beschränkt angesehen werden. Außerdem werden bei den folgenden Ausführungsformen und Beispielen die gleichen Abschnitte oder Abschnitte mit ähnlichen Funktionen in unterschiedlichen Zeichnungen mit den gleichen Bezugszeichen oder den gleichen Schraffurmustern gekennzeichnet, und eine Beschreibung davon wird nicht wiederholt.
  • Es sei angemerkt, dass in einigen Fällen in jeder Zeichnung, die in dieser Beschreibung beschrieben wird, die Größe, die Filmdicke oder der Bereich jedes Bestandteils der Einfachheit halber übertrieben dargestellt ist. Somit sind Ausführungsformen der vorliegenden Erfindung nicht auf solche Größenverhältnisse beschränkt.
  • Ferner werden Begriffe, wie z. B. „erstes”, „zweites” und „drittes”, in dieser Beschreibung verwendet, um eine Verwechslung von Bestandteilen zu vermeiden, und die Begriffe beschränken die Bestandteile nicht zahlenmäßig. Daher kann beispielsweise der Begriff „erstes”, je nach Bedarf, durch den Begriff „zweites”, „drittes” oder dergleichen ersetzt werden.
  • Die Funktionen von „Source” und „Drain” können sich in dem Fall vertauschen, in dem beispielsweise die Richtung des Stromflusses im Schaltungsbetrieb geändert wird. Deshalb können die Begriffe „Source” und „Drain” in dieser Beschreibung verwendet werden, um den Drain bzw. die Source zu bezeichnen.
  • Der Begriff „parallel” bedeutet, dass der Winkel, der zwischen zwei geraden Linien gebildet ist, größer als oder gleich –10° und kleiner als oder gleich 10° ist, und umfasst daher auch den Fall, in dem der Winkel größer als oder gleich –5° und kleiner als oder gleich 5° ist. Der Begriff „im Wesentlichen parallel” bedeutet, dass der Winkel, der zwischen zwei geraden Linien gebildet ist, größer als oder gleich –30° und kleiner als oder gleich 30° ist. Der Begriff „senkrecht” bedeutet, dass der Winkel, der zwischen zwei geraden Linien gebildet ist, größer als oder gleich 80° und kleiner als oder gleich 100° ist, und umfasst daher auch den Fall, in dem der Winkel größer als oder gleich 85° und kleiner als oder gleich 95° ist. Der Begriff „im Wesentlichen senkrecht” bedeutet, dass der Winkel, der zwischen zwei geraden Linien gebildet ist, größer als oder gleich 60° und kleiner als oder gleich 120° ist.
  • In dieser Beschreibung sind trigonale und rhomboedrische Kristallsysteme in einem hexagonalen Kristallsystem enthalten.
  • Eine Spannung bezeichnet einen Unterschied zwischen Potentialen von zwei Punkten, und ein Potential bezeichnet eine elektrostatische Energie (elektrische potentielle Energie) einer Einheitsladung (unit charge) an einem gegebenen Punkt in einem elektrostatischen Feld. Es sei angemerkt, dass im Allgemeinen ein Unterschied zwischen einem Potential eines Punktes und einem Bezugspotential (z. B. einem Erdpotential) einfach als Potential oder Spannung bezeichnet wird und dass ein Potential und eine Spannung in vielen Fällen als Synonyme verwendet werden. Deshalb kann in dieser Beschreibung ein Potential auch als Spannung ausgedrückt werden, und eine Spannung kann auch als Potential ausgedrückt werden, sofern nicht anders festgelegt.
  • Ein Transistor, der einen Oxidhalbleiterfilm beinhaltet, ist ein n-Kanal-Transistor. In dieser Beschreibung wird also ein Transistor, der so angesehen werden kann, dass kein Drain-Strom bei einer Gate-Spannung von 0 V darin fließt, als Transistor mit selbstsperrenden (normally-off) Eigenschaften definiert. Andererseits wird ein Transistor, der so angesehen werden kann, dass ein Drain-Strom bei einer Gate-Spannung von 0 V darin fließt, als Transistor mit selbstleitenden Eigenschaften definiert.
  • Es sei angemerkt, dass die Kanallänge beispielsweise den Abstand zwischen einer Source (einem Source-Bereich oder einer Source-Elektrode) und einem Drain (einem Drain-Bereich oder einer Drain-Elektrode) in einem Bereich, in dem in einer Draufsicht auf den Transistor ein Oxidhalbleiterfilm (oder ein Teil eines Oxidhalbleiterfilms, in dem ein Strom fließt, wenn ein Transistor eingeschaltet ist) und eine Gate-Elektrode einander überlappen, oder in einem Bereich bezeichnet, in dem ein Kanal gebildet wird. Bei einem Transistor sind Kanallängen nicht notwendigerweise in sämtlichen Bereichen gleich. Mit anderen Worten: Die Kanallänge eines Transistors ist in einigen Fällen nicht auf einen einzigen Wert beschränkt. Deshalb bezieht sich die Kanallänge in dieser Beschreibung auf einen von Werten, nämlich den Maximalwert, den Minimalwert oder den Durchschnittswert in einem Bereich, in dem ein Kanal gebildet wird.
  • Die Kanalbreite bezeichnet beispielsweise die Länge eines Teils, in dem eine Source und ein Drain in einem Bereich, in dem ein Oxidhalbleiterfilm (oder ein Teil eines Oxidhalbleiterfilms, in dem ein Strom fließt, wenn ein Transistor eingeschaltet ist) und eine Gate-Elektrode einander überlappen, oder in einem Bereich, in dem ein Kanal gebildet wird, einander zugewandt sind. Bei einem Transistor sind Kanalbreiten nicht notwendigerweise in sämtlichen Bereichen gleich. Mit anderen Worten: Die Kanalbreite eines Transistors ist in einigen Fällen nicht auf einen einzigen Wert beschränkt. Deshalb bezieht sich die Kanalbreite in dieser Beschreibung auf einen von Werten, nämlich den Maximalwert, den Minimalwert oder den Durchschnittswert in einem Bereich, in dem ein Kanal gebildet wird.
  • Es sei angemerkt, dass sich in einigen Fällen je nach Transistorstrukturen eine Kanalbreite in einem Bereich, in dem ein Kanal tatsächlich gebildet wird (nachstehend als effektive Kanalbreite bezeichnet), von einer Kanalbreite unterscheidet, die in einer Draufsicht auf einen Transistor gezeigt ist (nachstehend als scheinbare Kanalbreite bezeichnet). Bei einem Transistor mit einer dreidimensionalen Struktur ist zum Beispiel eine effektive Kanalbreite größer als eine scheinbare Kanalbreite, die in einer Draufsicht auf den Transistor gezeigt ist, und in einigen Fällen kann man ihren Einfluss nicht ignorieren. Bei einem miniaturisierten Transistor mit einer dreidimensionalen Struktur ist zum Beispiel der Anteil eines Kanalbereichs, der in einer Seitenfläche eines Oxidhalbleiterfilms gebildet wird, in einigen Fällen höher als der Anteil eines Kanalbereichs, der in einer oberen Oberfläche des Oxidhalbleiterfilms gebildet wird. In diesem Fall ist eine effektive Kanalbreite, die erhalten wird, wenn ein Kanal tatsächlich gebildet wird, größer als eine scheinbare Kanalbreite, die in der Draufsicht gezeigt ist.
  • Bei einem Transistor mit einer dreidimensionalen Struktur ist eine effektive Kanalbreite unter Umständen schwer zu messen. Die Einschätzung einer effektiven Kanalbreite aus einem Designwert erfordert beispielsweise eine Annahme, dass die Form eines Oxidhalbleiterfilms bekannt ist. Deshalb ist in dem Fall, in dem die Form eines Oxidhalbleiterfilms nicht genau bekannt ist, eine genaue effektive Kanalbreite schwer zu messen.
  • In dieser Beschreibung wird daher in einigen Fällen in einer Draufsicht auf einen Transistor eine scheinbare Kanalbreite, die die Länge eines Teils ist, in dem eine Source und ein Drain einander in einem Bereich zugewandt sind, in dem ein Oxidhalbleiterfilm und eine Gate-Elektrode einander überlappen, als „Breite eines umschlossenen Kanals (surrounded channel width, SCW)” bezeichnet. In dieser Beschreibung kann außerdem in dem Fall, in dem der Begriff „Kanalbreite” einfach verwendet wird, er eine Breite eines umschlossenen Kanals und eine scheinbare Kanalbreite bezeichnen. Alternativ kann in dieser Beschreibung in dem Fall, in dem der Begriff „Kanalbreite” einfach verwendet wird, er in einigen Fällen auch eine effektive Kanalbreite bezeichnen. Es sei angemerkt, dass die Werte einer Kanallänge, einer Kanalbreite, einer effektiven Kanalbreite, einer scheinbaren Kanalbreite, einer Breite eines umschlossenen Kanals und dergleichen bestimmt werden können, indem ein Querschnitts-TEM-Bild (cross-sectional TEM image) und dergleichen aufgenommen und analysiert wird.
  • Es sei angemerkt, dass in dem Fall, in dem die elektrische Feldbeweglichkeit, der Stromwert pro Kanalbreite und dergleichen eines Transistors durch Berechnung ermittelt werden, eine Breite eines umschlossenen Kanals für die Berechnung genutzt werden kann. Der Wert, der in diesem Fall ermittelt wird, unterscheidet sich unter Umständen von dem Wert, der durch die Berechnung unter Verwendung einer effektiven Kanalbreite ermittelt wird.
  • (Ausführungsform 1)
  • Die Schwellenspannung eines Transistors, bei dem ein Oxidhalbleiterfilm mit Sauerstofffehlstellen verwendet wird, verschiebt sich leicht in negativer Richtung, und ein solcher Transistor neigt dazu, sich selbstleitend zu verhalten. Das liegt daran, dass elektrische Ladungen wegen der Sauerstofffehlstellen in dem Oxidhalbleiterfilm erzeugt werden und dadurch der Widerstand abfällt. Zudem weist ein Transistor, bei dem ein Oxidhalbleiterfilm mit Sauerstofffehlstellen verwendet wird, ein solches Problem auf, dass sich die elektrischen Eigenschaften, wie typischerweise die Schwellenspannung, über die Zeit oder durch einen Belastungstest (wie typischerweise einen Gate-Vorspannungstemperatur-(bias-temperature, BT-)Belastungstest unter Lichtbestrahlung) ändern. Bei dieser Ausführungsform werden eine äußerst zuverlässige Halbleitervorrichtung mit geringer Änderung der Schwellenspannung und ein Herstellungsverfahren dafür beschrieben. Des Weiteren werden eine Halbleitervorrichtung mit ausgezeichneten elektrischen Eigenschaften und ein Herstellungsverfahren dafür beschrieben.
  • <Strukturbeispiel einer Halbleitervorrichtung>
  • Bei dieser Ausführungsform wird ein Verfahren zum Herstellen eines Top-Gate-Transistors beschrieben.
  • 1A bis 1C sind eine Draufsicht und Querschnittsansichten eines Transistors 100 in einer Halbleitervorrichtung. 1A ist eine Draufsicht auf den Transistor 100, 1B ist eine Querschnittsansicht entlang der Strichpunktlinie A-B in 1A, und 1C ist eine Querschnittsansicht entlang der Strichpunktlinie C-D in 1A. Es sei angemerkt, dass in 1A der Einfachheit halber ein Substrat 101, ein Gate-Isolierfilm 105, ein Oxidhalbleiterfilm 107, ein Oxidhalbleiterfilm 115, ein Gate-Isolierfilm 117, ein Isolierfilm 121, ein Isolierfilm 123 und dergleichen nicht dargestellt sind.
  • 1B ist eine Querschnittsansicht des Transistors 100 in der Kanallängsrichtung, und 1C ist eine Querschnittsansicht des Transistors 100 in der Kanalbreitenrichtung.
  • Der in 1A bis 1C dargestellte Transistor 100 ist über dem Substrat 101 bereitgestellt. Der Transistor 100 beinhaltet eine Gate-Elektrode 103 über dem Substrat 101, den Gate-Isolierfilm 105 über dem Substrat 101 und der Gate-Elektrode 103, den Oxidhalbleiterfilm 107, der in Kontakt mit dem Gate-Isolierfilm 105 ist, einen Oxidhalbleiterfilm 111, der in Kontakt mit dem Oxidhalbleiterfilm 107 ist, ein Paar von Elektroden 113a und 113b, die in Kontakt mit mindestens einer oberen Oberfläche und einer Seitenfläche des Oxidhalbleiterfilms 111 und einer Seitenfläche des Oxidhalbleiterfilms 107 sind, den Oxidhalbleiterfilm 115, der in Kontakt mit dem Oxidhalbleiterfilm 111 und dem Paar von Elektroden 113a und 113b ist, den Gate-Isolierfilm 117, der mit dem Oxidhalbleiterfilm 111 überlappt, wobei der Oxidhalbleiterfilm 115 dazwischen angeordnet ist, und eine Gate-Elektrode 119, die in Kontakt mit dem Gate-Isolierfilm 117 ist und mit dem Oxidhalbleiterfilm 111 überlappt, wobei der Oxidhalbleiterfilm 115 und der Gate-Isolierfilm 117 dazwischen angeordnet sind. Außerdem kann der Transistor 100 den Isolierfilm 121, der das Paar von Elektroden 113a und 113b, den Oxidhalbleiterfilm 115, den Gate-Isolierfilm 117 und die Gate-Elektrode 119 bedeckt, und den Isolierfilm 123, der den Isolierfilm 121 bedeckt, beinhalten.
  • Es sei angemerkt, dass mindestens ein Teil (oder das Ganze) der Elektrode 113a (und/oder der Elektrode 113b) auf mindestens einem Teil (oder dem Ganzen) einer Oberfläche, einer Seitenfläche, einer oberen Oberfläche und/oder einer Bodenfläche eines Halbleiterfilms, wie z. B. des Oxidhalbleiterfilms 107 (und/oder des Oxidhalbleiterfilms 111), angeordnet ist.
  • Alternativ ist mindestens ein Teil (oder das Ganze) der Elektrode 113a (und/oder der Elektrode 113b) in Kontakt mit mindestens einem Teil (oder dem Ganzen) einer Oberfläche, einer Seitenfläche, einer oberen Oberfläche und/oder einer Bodenfläche eines Halbleiterfilms, wie z. B. des Oxidhalbleiterfilms 107 (und/oder des Oxidhalbleiterfilms 111). Alternativ ist mindestens ein Teil (oder das Ganze) der Elektrode 113a (und/oder der Elektrode 113b) in Kontakt mit mindestens einem Teil (oder dem Ganzen) eines Halbleiterfilms, wie z. B. des Oxidhalbleiterfilms 107 (und/oder des Oxidhalbleiterfilms 111).
  • Alternativ ist mindestens ein Teil (oder das Ganze) der Elektrode 113a (und/oder der Elektrode 113b) elektrisch mit mindestens einem Teil (oder dem Ganzen) einer Oberfläche, einer Seitenfläche, einer oberen Oberfläche und/oder einer Bodenfläche eines Halbleiterfilms, wie z. B. des Oxidhalbleiterfilms 107 (und/oder des Oxidhalbleiterfilms 111), verbunden. Alternativ ist mindestens ein Teil (oder das Ganze) der Elektrode 113a (und/oder der Elektrode 113b) elektrisch mit einem Teil (oder dem Ganzen) eines Halbleiterfilms, wie z. B. des Oxidhalbleiterfilms 107 (und/oder des Oxidhalbleiterfilms 111), verbunden.
  • Alternativ ist mindestens ein Teil (oder das Ganze) der Elektrode 113a (und/oder der Elektrode 113b) in der Nähe mindestens eines Teils (oder des Ganzen) einer Oberfläche, einer Seitenfläche, einer oberen Oberfläche und/oder einer Bodenfläche eines Halbleiterfilms, wie z. B. des Oxidhalbleiterfilms 107 (und/oder des Oxidhalbleiterfilms 111), angeordnet. Alternativ ist mindestens ein Teil (oder das Ganze) der Elektrode 113a (und/oder der Elektrode 113b) in der Nähe eines Teils (oder des Ganzen) eines Halbleiterfilms, wie z. B. des Oxidhalbleiterfilms 107 (und/oder des Oxidhalbleiterfilms 111), angeordnet.
  • Alternativ ist mindestens ein Teil (oder das Ganze) der Elektrode 113a (und/oder der Elektrode 113b) neben mindestens einem Teil (oder dem Ganzen) einer Oberfläche, einer Seitenfläche, einer oberen Oberfläche und/oder einer Bodenfläche eines Halbleiterfilms, wie z. B. des Oxidhalbleiterfilms 107 (und/oder des Oxidhalbleiterfilms 111), angeordnet. Alternativ ist mindestens ein Teil (oder das Ganze) der Elektrode 113a (und/oder der Elektrode 113b) neben einem Teil (oder dem Ganzen) eines Halbleiterfilms, wie z. B. des Oxidhalbleiterfilms 107 (und/oder des Oxidhalbleiterfilms 111), angeordnet.
  • Alternativ ist mindestens ein Teil (oder das Ganze) der Elektrode 113a (und/oder der Elektrode 113b) schräg über mindestens einem Teil (oder dem Ganzen) einer Oberfläche, einer Seitenfläche, einer oberen Oberfläche und/oder einer Bodenfläche eines Halbleiterfilms, wie z. B. des Oxidhalbleiterfilms 107 (und/oder des Oxidhalbleiterfilms 111), angeordnet. Alternativ ist mindestens ein Teil (oder das Ganze) der Elektrode 113a (und/oder der Elektrode 113b) schräg über einem Teil (oder dem Ganzen) eines Halbleiterfilms, wie z. B. des Oxidhalbleiterfilms 107 (und/oder des Oxidhalbleiterfilms 111), angeordnet.
  • Alternativ ist mindestens ein Teil (oder das Ganze) der Elektrode 113a (und/oder der Elektrode 113b) oberhalb mindestens eines Teils (oder des Ganzen) einer Oberfläche, einer Seitenfläche, einer oberen Oberfläche und/oder einer Bodenfläche eines Halbleiterfilms, wie z. B. des Oxidhalbleiterfilms 107 (und/oder des Oxidhalbleiterfilms 111), angeordnet. Alternativ ist mindestens ein Teil (oder das Ganze) der Elektrode 113a (und/oder der Elektrode 113b) oberhalb eines Teils (oder des Ganzen) eines Halbleiterfilms, wie z. B. des Oxidhalbleiterfilms 107 (und/oder des Oxidhalbleiterfilms 111), angeordnet.
  • Der Transistor 100 beinhaltet zwei Gate-Elektroden. Eine von ihnen weist eine Funktion zum Steuern des Durchlass-/Sperrzustandes des Transistors 100 auf. Die andere weist eine Funktion zum Steuern der Schwellenspannung des Transistors 100 auf. Indem eine Spannung, die die Schwellenspannung des Transistors 100 positiv macht, an die eine der Gate-Elektroden angelegt wird, kann der Transistor 100 selbstsperrende Eigenschaften aufweisen.
  • Der Gate-Isolierfilm 105 in dem Transistor 100 weist einen Vorsprung auf. Die Oxidhalbleiterfilme 107 und 111 sind über dem Vorsprung in dieser Reihenfolge ausgebildet. Daher ist, wie in 1C dargestellt, in der Kanalbreitenrichtung die Gate-Elektrode 119 Seitenflächen der Oxidhalbleiterfilme 107 und 111 zugewandt, wobei der Gate-Isolierfilm 117 dazwischen angeordnet ist. Mit anderen Worten: Wenn eine Spannung an die Gate-Elektrode 119 angelegt wird, werden die Oxidhalbleiterfilme 107 und 111 von dem elektrischen Feld der Gate-Elektrode 119 in der Kanalbreitenrichtung umgeben. Die Struktur des Transistors, bei der ein Oxidhalbleiterfilm von dem elektrischen Feld der Gate-Elektrode 119 umgeben wird, wird als Struktur mit umschlossenem Kanal (surrounded channel structure, s-channel structure bzw. S-Kanal-Struktur) bezeichnet. Bei dem Transistor mit der S-Kanal-Struktur wird ein Kanal in dem ganzen Oxidhalbleiterfilm 111 (Bulk) im Durchlasszustand gebildet, was den Durchlassstrom erhöht. Im Sperrzustand wird der gesamte Bereich des Kanalbereichs in dem Oxidhalbleiterfilm 111 verarmt, was ermöglicht, dass der Sperrstrom ferner verringert wird.
  • Bestandteile des Transistors 100 werden nachstehend beschrieben.
  • Obwohl keine bestimmte Beschränkung hinsichtlich eines Materials und dergleichen des Substrats 101 besteht, ist notwendig, dass das Substrat eine Wärmebeständigkeit aufweist, die hoch genug ist, um mindestens einer später durchzuführenden Wärmebehandlung standzuhalten. Beispielsweise kann ein Glassubstrat, ein Keramiksubstrat, ein Quarzsubstrat, ein Saphirsubstrat oder dergleichen als das Substrat 101 verwendet werden. Alternativ kann ein einkristallines Halbleitersubstrat oder ein polykristallines Halbleitersubstrat aus Silizium, Siliziumkarbid oder dergleichen, ein Verbindungshalbleitersubstrat aus Siliziumgermanium oder dergleichen, ein Silizium-auf-Isolator-(silicon on insulator, SOI-)Substrat oder dergleichen als das Substrat 101 verwendet werden. Darüber hinaus kann ein beliebiges dieser Substrate, das mit einem Halbleiterelement versehen ist, als das Substrat 101 verwendet werden. Alternativ kann Galliumarsenid, Aluminiumgalliumarsenid, Indiumgalliumarsenid, Galliumnitrid, Indiumphosphid, Siliziumgermanium oder dergleichen, welche für einen Transistor mit hoher Elektronenbeweglichkeit (high-electron-mobility transistor, HEMT) verwendet werden können, als Material des Substrats 101 verwendet werden. Unter Verwendung eines beliebigen dieser Halbleiter für das Substrat 101 kann der Transistor 100, der zum Hochgeschwindigkeitsbetrieb geeignet ist, hergestellt werden. Das Substrat 101 ist nicht auf ein einfaches tragendes Substrat beschränkt und kann ein Substrat sein, bei dem eine Vorrichtung, wie z. B. ein Transistor, gebildet ist. In diesem Fall kann mindestens eine der Gate-Elektrode, der Source-Elektrode und der Drain-Elektrode des Transistors 100 elektrisch mit der Vorrichtung verbunden sein.
  • Es sei angemerkt, dass auch ein flexibles Substrat als das Substrat 101 verwendet werden kann. In dem Fall, in dem ein flexibles Substrat verwendet wird, kann ein Halbleiterelement, wie z. B. ein Transistor oder ein Kondensator, direkt über dem flexiblen Substrat ausgebildet werden, oder das Halbleiterelement kann über einem Herstellungssubstrat ausgebildet werden und kann dann getrennt und auf das flexible Substrat übertragen werden. Zum Trennen des Halbleiterelements von dem Herstellungssubstrat und zum Übertragen des Halbleiterelements auf das flexible Substrat, kann eine Trennschicht zwischen dem Herstellungssubstrat und dem Halbleiterelement bereitgestellt werden.
  • Die Gate-Elektrode 103 weist eine Funktion zum Steuern der Schwellenspannung des Transistors 100 auf. Die Gate-Elektrode 103 kann unter Verwendung eines Metallelements, das aus Aluminium, Chrom, Kupfer, Tantal, Titan, Molybdän, Mangan und Wolfram ausgewählt wird, einer Legierung, die beliebige dieser Metallelemente als Komponente enthält, einer Legierung, die beliebige dieser Metallelemente in Kombination enthält, oder dergleichen ausgebildet werden. Ferner kann/können ein oder mehrere Metallelement/e, das/die aus Mangan und Zirkonium ausgewählt wird/werden, verwendet werden. Ferner kann die Gate-Elektrode 103 eine einschichtige Struktur oder eine mehrschichtige Struktur aus zwei oder mehr Schichten aufweisen. Beispielsweise kann die Gate-Elektrode 103 eine der folgenden Strukturen aufweisen: eine einschichtige Struktur aus einem Silizium enthaltenden Aluminiumfilm, eine einschichtige Struktur aus einem Mangan enthaltenden Kupferfilm, eine zweischichtige Struktur, bei der ein Titanfilm über einem Aluminiumfilm angeordnet ist, eine zweischichtige Struktur, bei der ein Kupferfilm über einem Kupfer-Magnesium-Legierungsfilm angeordnet ist, eine zweischichtige Struktur, bei der ein Titanfilm über einem Titannitridfilm angeordnet ist, eine zweischichtige Struktur, bei der ein Wolframfilm über einem Titannitridfilm angeordnet ist, eine zweischichtige Struktur, bei der ein Wolframfilm über einem Titannitridfilm oder einem Wolframnitridfilm angeordnet ist, eine dreischichtige Struktur, bei der ein Titanfilm, ein Aluminiumfilm und ein Titanfilm in dieser Reihenfolge übereinander angeordnet sind, und eine dreischichtige Struktur, bei der ein Kupfer-Magnesium-Legierungsfilm, ein Kupferfilm und ein Kupfer-Magnesium-Legierungsfilm in dieser Reihenfolge übereinander angeordnet sind. Alternativ kann auch ein Legierungsfilm oder ein Nitridfilm verwendet werden, der Aluminium und ein oder mehrere Elemente enthält, das/die aus Titan, Tantal, Wolfram, Molybdän, Chrom, Neodym und Scandium ausgewählt wird/werden.
  • Die Gate-Elektrode 103 kann auch unter Verwendung eines lichtdurchlässigen leitenden Materials, wie z. B. Indiumzinnoxid, Indiumoxid, das Wolframoxid enthält, Indiumzinkoxid, das Wolframoxid enthält, Indiumoxid, das Titanoxid enthält, Indiumzinnoxid, das Titanoxid enthält, Indiumzinkoxid oder Indiumzinnoxid, dem Siliziumoxid zugesetzt worden ist, ausgebildet werden. Die Gate-Elektrode 103 kann eine mehrschichtige Struktur aufweisen, bei der das oben beschriebene lichtdurchlässige leitende Material und das oben beschriebene Metallelement verwendet werden.
  • Es sei angemerkt, dass vorzugsweise das/die Elemente in der Gate-Elektrode 103 nicht in den Gate-Isolierfilm 105 diffundiert/diffundieren. Wenn beispielsweise ein Legierungsfilm, der ein oder mehrere Elemente enthält, das/die aus Wolfram, Tantal, Molybdän, Kupfer, Titan und Aluminium ausgewählt wird/werden, ein Legierungsfilm, dem eine kleine Menge am Element zugesetzt worden ist, oder dergleichen als die Gate-Elektrode 103 verwendet wird, ist es schwierig, dass das/die Element/e in der Gate-Elektrode 103 in den Gate-Isolierfilm 105 diffundiert/diffundieren.
  • Als die Gate-Elektrode 103 kann ein In-Ga-Zn-Oxynitridfilm, ein In-Sn-Oxynitridfilm, ein In-Ga-Oxynitridfilm, ein In-Zn-Oxynitridfilm, ein Metalloxynitridfilm (z. B. SnON, InON), ein Metallnitridfilm (z. B. InN, ZnN) oder dergleichen bereitgestellt werden. Beispielsweise wird im Falle der Verwendung eines In-Ga-Zn-Oxynitridfilms ein In-Ga-Zn-Oxynitridfilm verwendet, dessen Stickstoffkonzentration höher ist als mindestens die Stickstoffkonzentration des Oxidhalbleiterfilms 111; insbesondere wird ein In-Ga-Zn-Oxynitridfilm verwendet, dessen Stickstoffkonzentration höher als oder gleich 7 Atom-% ist. In dem Fall, in dem die Gate-Elektrode 103 unter Verwendung eines beliebigen der vorstehenden Metalloxynitridfilme oder der Metallnitridfilme ausgebildet wird, wird vorzugsweise ein Schutzfilm, der die Diffusion von Metall, Sauerstoff oder Stickstoff verhindert, über der Gate-Elektrode 103 bereitgestellt. Beispiele für den Schutzfilm sind ein Legierungsfilm, der ein oder mehrere Elemente enthält, das/die aus Wolfram, Tantal, Molybdän, Kupfer, Titan und Aluminium ausgewählt wird/werden, und ein Legierungsfilm, dem eine kleine Menge am Element zugesetzt worden ist.
  • Der Gate-Isolierfilm 105 weist eine Funktion eines Basisfilms des Oxidhalbleiterfilms 107 auf. Als der Gate-Isolierfilm 105 kann eine einzelne Schicht oder eine Schichtanordnung aus z. B. einem Siliziumoxidfilm, einem Siliziumoxynitridfilm, einem Siliziumnitridoxidfilm, einem Siliziumnitridfilm, einem Aluminiumoxidfilm, einem Hafniumoxidfilm, einem Galliumoxidfilm oder einem Film aus einem Metalloxid auf Ga-Zn-Basis bereitgestellt werden. Der Gate-Isolierfilm 105 enthält vorzugsweise eine kleine Menge an Defekten oder Verunreinigungen, um eine Verschiebung der elektrischen Eigenschaften des Transistors, wie z. B. der Schwellenspannung, zu verringern.
  • Es ist durch Bereitstellen eines Isolierfilms mit einem Sperreffekt gegen Sauerstoff, Wasserstoff, Wasser und dergleichen als der Gate-Isolierfilm 105 möglich, die Diffusion von Sauerstoff von dem Oxidhalbleiterfilm 107 nach außen und das Eindringen von Wasserstoff, Wasser oder dergleichen von außen in den Oxidhalbleiterfilm 107 zu verhindern. Beispiele für den Isolierfilm mit einem Sperreffekt gegen Sauerstoff, Wasserstoff, Wasser und dergleichen umfassen einen Aluminiumoxidfilm, einen Aluminiumoxynitridfilm, einen Galliumoxidfilm, einen Galliumoxynitridfilm, einen Yttriumoxidfilm, einen Yttriumoxynitridfilm, einen Hafniumoxidfilm und einen Hafniumoxynitridfilm.
  • Der Gate-Isolierfilm 105 kann unter Verwendung eines Materials mit hohem k, wie z. B. Hafniumsilikat (HfSiOx), Hafniumsilikat, dem Stickstoff zugesetzt worden ist (HfSixOyNz), Hafniumaluminat, dem Stickstoff zugesetzt worden ist (HfAlxOyNz), Hafniumoxid, Yttriumoxid oder Aluminiumoxid, ausgebildet werden, so dass der Gate-Leckstrom des Transistors verringert werden kann.
  • Die Dicke des Gate-Isolierfilms 105 ist größer als oder gleich 5 nm und kleiner als oder gleich 400 nm, größer als oder gleich 5 nm und kleiner als oder gleich 300 nm, oder größer als oder gleich 10 nm und kleiner als oder gleich 50 nm. Indem die Dicke des Gate-Isolierfilms 105 verringert wird, kann die Spannung, die an die Gate-Elektrode 103 angelegt wird, verringert werden, so dass der Stromverbrauch der Halbleitervorrichtung verringert werden kann.
  • Der Gate-Isolierfilm 105 kann unter Verwendung eines Oxidisolierfilms mit geringem Stickstoffoxidgehalt und niedriger Dichte der Defektzustände ausgebildet werden. Der Oxidisolierfilm mit geringem Stickstoffoxidgehalt und niedriger Dichte der Defektzustände ist insbesondere ein Oxidisolierfilm mit niedriger Dichte der Defektzustände, die um 4,6 eV oder mehr und 8 eV oder weniger unter einem Vakuumniveau liegen, d. h. ein Oxidfilm mit niedriger Dichte der auf Stickstoffoxid zurückzuführenden Defektzustände. Als Oxidisolierfilm mit geringem Stickstoffoxidgehalt und niedriger Dichte der Defektzustände kann ein Siliziumoxynitridfilm, der wenig Stickstoffoxid abgibt, ein Siliziumoxidfilm, der wenig Stickstoffoxid abgibt, ein Aluminiumoxynitridfilm, der wenig Stickstoffoxid abgibt, ein Aluminiumoxidfilm, der wenig Stickstoffoxid abgibt, oder dergleichen verwendet werden.
  • Stickstoffoxid (NOx; x ist größer als oder gleich 0 und kleiner als oder gleich 2, bevorzugt größer als oder gleich 1 und kleiner als oder gleich 2), typischerweise NO2 oder NO, bildet beispielsweise Niveaus in dem Gate-Isolierfilm 105. Das Niveau liegt in der Energielücke des Oxidhalbleiterfilms 107. Wenn Stickstoffoxid in die Grenzfläche zwischen dem Gate-Isolierfilm 105 und dem Oxidhalbleiterfilm 107 diffundiert, wird daher ein Elektron durch das Niveau auf der Seite des Gate-Isolierfilms 105 des Oxidhalbleiterfilms 107 eingefangen. Als Ergebnis bleibt das eingefangene Elektron in der näheren Umgebung der Grenzfläche zwischen dem Gate-Isolierfilm 105 und dem Oxidhalbleiterfilm 107; daher wird die Schwellenspannung des Transistors in positiver Richtung verschoben.
  • Indem ein Oxidisolierfilm mit geringem Stickstoffoxidgehalt und niedriger Dichte der Defektzustände für den Gate-Isolierfilm 105 verwendet wird, kann eine Verschiebung der Schwellenspannung des Transistors verringert werden, was zur geringeren Veränderung der elektrischen Eigenschaften des Transistors führt.
  • Es sei angemerkt, dass in einem Elektronenspinresonanz-(ESR-)Spektrum bei 100 K oder niedriger des Gate-Isolierfilms 105 aufgrund einer Wärmebehandlung in einem Herstellungsprozess des Transistors, typischerweise einer Wärmebehandlung bei einer Temperatur von höher als oder gleich 300°C und niedriger als die untere Entspannungsgrenze des Substrats, ein erstes Signal, das bei einem g-Faktor von größer als oder gleich 2,037 und kleiner als oder gleich 2,039 erscheint, ein zweites Signal, das bei einem g-Faktor von größer als oder gleich 2,001 und kleiner als oder gleich 2,003 erscheint, und ein drittes Signal, das bei einem g-Faktor von größer als oder gleich 1,964 und kleiner als oder gleich 1,966 erscheint, nicht beobachtet werden. Die Schlitzbreite der ersten und zweiten Signale und die Schlitzbreite der zweiten und dritten Signale, die durch ESR-Messung unter Verwendung eines X-Bandes ermittelt werden, betragen jeweils ungefähr 5 mT. Die Summe der Spin-Dichten des ersten Signals, das bei einem g-Faktor von größer als oder gleich 2,037 und kleiner als oder gleich 2,039 erscheint, des zweiten Signals, das bei einem g-Faktor von größer als oder gleich 2,001 und kleiner als oder gleich 2,003 erscheint, und des dritten Signals, das bei einem g-Faktor von größer als oder gleich 1,964 und kleiner als oder gleich 1,966 erscheint, ist niedriger als die Nachweisgrenze, typischerweise niedriger als oder gleich 1 × 1017 Spins/cm3.
  • In dem ESR-Spektrum bei 100 K oder niedriger entsprechen das erste Signal, das bei einem g-Faktor von größer als oder gleich 2,037 und kleiner als oder gleich 2,039 erscheint, das zweite Signal, das bei einem g-Faktor von größer als oder gleich 2,001 und kleiner als oder gleich 2,003 erscheint, und das dritte Signal, das bei einem g-Faktor von größer als oder gleich 1,964 und kleiner als oder gleich 1,966 erscheint, Signalen, die auf Stickstoffoxid zurückzuführen sind. Mit anderen Worten: Je weniger die Summe der Spin-Dichten des ersten Signals, das bei einem g-Faktor von größer als oder gleich 2,037 und kleiner als oder gleich 2,039 erscheint, des zweiten Signals, das bei einem g-Faktor von größer als oder gleich 2,001 und kleiner als oder gleich 2,003 erscheint, und des dritten Signals, das bei einem g-Faktor von größer als oder gleich 1,964 und kleiner als oder gleich 1,966 erscheint, wird, desto weniger wird der Stickstoffoxidgehalt in dem Oxidisolierfilm.
  • Nach einer Wärmebehandlung in dem Herstellungsprozess des Transistors, typischerweise einer Wärmebehandlung bei einer Temperatur von höher als oder gleich 300°C und niedriger als die untere Entspannungsgrenze des Substrats, weist der Oxidisolierfilm mit geringem Stickstoffoxidgehalt und niedriger Dichte der Defektzustände eine durch Sekundärionen-Massenspektrometrie (secondary ion mass spectrometry, SIMS) gemessene Stickstoffkonzentration von niedriger als 2 × 1020 Atome/cm3, niedriger als 7 × 1019 Atome/cm3 oder niedriger als 2 × 1019 Atome/cm3 auf.
  • Der Stickstoffoxidgehalt in dem Gate-Isolierfilm 105 kann verringert werden, wenn die Ausbildungstemperatur des Gate-Isolierfilms 105 ansteigt. Der Gate-Isolierfilm 105 wird vorzugsweise bei einer Temperatur von höher als oder gleich 450°C und niedriger als die untere Entspannungsgrenze des Substrats, höher als oder gleich 500°C und niedriger als die untere Entspannungsgrenze des Substrats, oder höher als oder gleich 500°C und niedriger als oder gleich 550°C ausgebildet.
  • Der Oxidhalbleiterfilm 111 ist ein Oxidhalbleiterfilm, der In oder Ga enthält, und typischerweise ein In-Ga-Oxidfilm, ein In-Zn-Oxidfilm, ein In-Mg-Oxidfilm, ein Zn-Mg-Oxidfilm oder ein In-M-Zn-Oxidfilm (M ist Al, Ti, Ga, Y, Zr, Sn, La, Ce, Mg oder Nd).
  • Es sei angemerkt, dass in dem Fall, in dem der Oxidhalbleiterfilm 111 ein In-M-Zn-Oxidfilm ist, die In- und M-Anteile, ausgehend von der Annahme, dass die Summe von In und M 100 Atom-% beträgt, vorzugsweise wie folgt sind: Der Atomprozentsatz von In ist höher als oder gleich 25 Atom-%, und der Atomprozentsatz von M ist niedriger als 75 Atom-%, oder stärker bevorzugt ist der Atomprozentsatz von In höher als oder gleich 34 Atom-%, und der Atomprozentsatz von M ist niedriger als 66 Atom-%.
  • Man kann den Indium- und den Galliumgehalt in dem Oxidhalbleiterfilm 111 durch Flugzeit-Sekundärionen-Massenspektrometrie (time-of-flight secondary ion mass spectrometry, TOF-SIMS), Röntgenphotoelektronenspektrometrie (X-ray photoelectron spectrometry, XPS) oder Massenspektrometrie mit induktiv gekoppeltem Plasma (inductively coupled plasma mass spectrometry, ICP-MS) miteinander vergleichen.
  • Da der Oxidhalbleiterfilm 111 eine Energielücke von 2 eV oder mehr, bevorzugt 2,5 eV oder mehr, stärker bevorzugt 3 eV oder mehr aufweist, kann der Sperrstrom des Transistors 100 niedrig sein.
  • Die Dicke des Oxidhalbleiterfilms 111 ist größer als oder gleich 3 nm und kleiner als oder gleich 200 nm, bevorzugt größer als oder gleich 3 nm und kleiner als oder gleich 100 nm, stärker bevorzugt größer als oder gleich 3 nm und kleiner als oder gleich 50 nm.
  • Der Oxidhalbleiterfilm 107 und der Oxidhalbleiterfilm 115 sind Oxidhalbleiterfilme, die jeweils ein oder mehrere Element/e enthalten, das/die in dem Oxidhalbleiterfilm 111 enthalten ist/sind. Es ist daher unwahrscheinlich, dass eine Grenzflächenstreuung an der Grenzfläche zwischen dem Oxidhalbleiterfilm 111 und jedem der Oxidhalbleiterfilme 107 und 115 auftritt. Daher kann der Transistor 100 eine hohe Feldeffektbeweglichkeit aufweisen, da die Bewegung von Ladungsträgern an den Grenzflächen nicht behindert wird.
  • Der Oxidhalbleiterfilm 107 und der Oxidhalbleiterfilm 115 sind jeweils typischerweise ein Ga-Oxidfilm, ein In-Ga-Oxidfilm, ein In-Zn-Oxidfilm, ein In-Mg-Oxidfilm, ein Zn-Mg-Oxidfilm oder ein In-M-Zn-Oxidfilm (M ist Al, Ti, Ga, Y, Zr, Sn, La, Ce, Mg oder Nd) und weisen das Energieniveau am Minimum des Leitungsbandes auf, das näher am Vakuumniveau liegt als dasjenige des Oxidhalbleiterfilms 111. Typischerweise ist der Unterschied zwischen dem Energieniveau am Minimum des Leitungsbandes des Oxidhalbleiterfilms 111 und dem Energieniveau am Minimum des Leitungsbandes jedes der Oxidhalbleiterfilme 107 und 115 größer als oder gleich 0,05 eV, größer als oder gleich 0,07 eV, größer als oder gleich 0,1 eV, oder größer als oder gleich 0,2 eV und auch kleiner als oder gleich 2 eV, kleiner als oder gleich 1 eV, kleiner als oder gleich 0,5 eV, oder kleiner als oder gleich 0,4 eV. Das heißt, dass der Unterschied zwischen der Elektronenaffinität des Oxidhalbleiterfilms 111 und der Elektronenaffinität jedes der Oxidhalbleiterfilme 107 und 115 größer als oder gleich 0,05 eV, größer als oder gleich 0,07 eV, größer als oder gleich 0,1 eV, oder größer als oder gleich 0,2 eV und auch kleiner als oder gleich 2 eV, kleiner als oder gleich 1 eV, kleiner als oder gleich 0,5 eV, oder kleiner als oder gleich 0,4 eV ist. Es sei angemerkt, dass die Elektronenaffinität die Energielücke zwischen dem Vakuumniveau und dem Minimum des Leitungsbandes bezeichnet.
  • Wenn die Oxidhalbleiterfilme 107 und 115 jeweils eine größere Menge an Al, Ti, Ga, Y, Zr, Sn, La, Ce, Mg oder Nd im Atomverhältnis enthalten als die Menge an In im Atomverhältnis, kann eine der folgenden Wirkungen erzielt werden.
    • (1) Die Energielücke jedes der Oxidhalbleiterfilme 107 und 115 wird vergrößert.
    • (2) Die Elektronenaffinität jedes der Oxidhalbleiterfilme 107 und 115 wird verringert.
    • (3) Verunreinigungen von außen werden gesperrt.
    • (4) Ein Isoliervermögen jedes der Oxidhalbleiterfilme 107 und 115 ist besser als dasjenige des Oxidhalbleiterfilms 111.
    • (5) Sauerstofffehlstellen werden weniger wahrscheinlich in den Oxidhalbleiterfilmen 107 und 115 erzeugt, da Al, Ti, Ga, Y, Zr, Sn, La, Ce, Mg und Nd Metallelemente sind, die stark an Sauerstoff gebunden werden können.
  • Wenn ein In-M-Zn-Oxid für die Oxidhalbleiterfilme 107 und 115 verwendet wird, wobei Zn und O nicht berücksichtigt werden, sind die In- und M-Anteile vorzugsweise wie folgt: Der Atomprozentsatz von In ist niedriger als 50 Atom-%, und der Atomprozentsatz von M ist höher als oder gleich 50 Atom-%, stärker bevorzugt ist der Atomprozentsatz von In niedriger als 25 Atom-%, und der Atomprozentsatz von M ist höher als oder gleich 75 Atom-%.
  • In dem Fall, in dem ferner die Oxidhalbleiterfilme 107, 111 und 115 jeweils ein In-M-Zn-Oxidfilm sind (M ist Al, Ti, Ga, Y, Zr, Sn, La, Ce, Mg oder Nd), ist der Anteil an M-Atomen (M ist Al, Ti, Ga, Y, Zr, Sn, La, Ce, Mg oder Nd) in jedem der Oxidhalbleiterfilme 107 und 115 höher als derjenige in dem Oxidhalbleiterfilm 111. Typischerweise ist der Anteil an M in jedem der Oxidhalbleiterfilme 107 und 115 mehr als oder gleich 1,5-mal, bevorzugt mehr als oder gleich doppelt, stärker bevorzugt mehr als oder gleich dreimal so hoch wie derjenige in dem Oxidhalbleiterfilm 111. Ein beliebiges der vorstehenden Elemente, die durch M dargestellt werden, wird stärker an Sauerstoff gebunden als Indium und weist daher eine Funktion zum Unterdrücken der Erzeugung von Sauerstofffehlstellen in den Oxidhalbleiterfilmen 107 und 115 auf. Das heißt, dass Sauerstofffehlstellen weniger wahrscheinlich in den Oxidhalbleiterfilmen 107 und 115 erzeugt werden als in dem Oxidhalbleiterfilm 111.
  • In dem Fall, in dem der Oxidhalbleiterfilm 111 ein In-M-Zn-Oxidfilm ist (M ist Al, Ti, Ga, Y, Zr, La, Ce, Mg oder Nd) und ein Target mit dem Atomverhältnis der Metallelemente In:M:Zn = x1:y1:z1 für die Ausbildung des Oxidhalbleiterfilms 111 verwendet wird, ist x1/y1 bevorzugt größer als oder gleich 1/3 und kleiner als oder gleich 6, stärker bevorzugt größer als oder gleich 1 und kleiner als oder gleich 6, und z1/y1 ist bevorzugt größer als oder gleich 1/3 und kleiner als oder gleich 6, stärker bevorzugt größer als oder gleich 1 und kleiner als oder gleich 6. Es sei angemerkt, dass dann, wenn z1/y1 größer als oder gleich 1 und kleiner als oder gleich 6 ist, ein Film aus kristallinem Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline oxide semiconductor, CAAC-OS) als der Oxidhalbleiterfilm 111 leicht ausgebildet werden kann. Typische Beispiele für das Atomverhältnis von In zu M und Zn in dem Target sind 1:1:1, 1:1:1,2, 2:1:1,5 2:1:2,3, 2:1:3, 3:1:2 und 4:1:4,1.
  • In dem Fall, in dem der Oxidhalbleiterfilm 107 und der Oxidhalbleiterfilm 115 jeweils ein In-M-Zn-Oxidfilm (M ist Al, Ti, Ga, Y, Zr, Sn, La, Ce, Mg oder Nd) sind und ein Target mit dem Atomverhältnis der Metallelemente In:M:Zn = x2:y2:z2 für die Ausbildung der Oxidhalbleiterfilme 107 und 115 verwendet wird, ist x2/y2 bevorzugt kleiner als x1/y1, und z2/y2 ist bevorzugt größer als oder gleich 1/3 und kleiner als oder gleich 6, stärker bevorzugt größer als oder gleich 1 und kleiner als oder gleich 6. Es sei angemerkt, dass dann, wenn z2/y2 größer als oder gleich 1 und kleiner als oder gleich 6 ist, CAAC-OS-Filme leicht als die Oxidhalbleiterfilme 107 und 115 ausgebildet werden. Typische Beispiele für das Atomverhältnis von In zu M und Zn in dem Target sind 1:2:4, 1,1:2,9:7,5, 1:3:2, 1:3:4, 1:3:6, 1:3:8, 1:4:4, 1:4:5, 1:4:6, 1:4:7, 1:4:8, 1:5:5, 1:5:6, 1:5:7, 1:5:8 und 1:6:8.
  • In jedem der Oxidhalbleiterfilme 107, 111 und 115 schwankt der Anteil jedes Atoms im oben beschriebenen Atomverhältnis innerhalb eines Fehlerbereichs von ±40%.
  • Das Atomverhältnis ist nicht auf das Vorstehende beschränkt und kann in geeigneter Weise entsprechend benötigten Halbleitereigenschaften eingestellt werden.
  • Der Oxidhalbleiterfilm 107 und der Oxidhalbleiterfilm 115 können die gleiche Zusammensetzung aufweisen. Beispielsweise kann jeder des Oxidhalbleiterfilms 107 und des Oxidhalbleiterfilms 115 ein In-Ga-Zn-Oxidfilm mit einem Atomverhältnis von In:Ga:Zn = 1:3:2, 1:3:4 oder 1:4:5 sein.
  • Alternativ können der Oxidhalbleiterfilm 107 und der Oxidhalbleiterfilm 115 unterschiedliche Zusammensetzungen aufweisen. Beispielsweise kann der Oxidhalbleiterfilm 107 ein In-Ga-Zn-Oxidfilm mit einem Atomverhältnis von In:Ga:Zn = 1:3:2 sein, und der Oxidhalbleiterfilm 115 kann ein In-Ga-Zn-Oxidfilm mit einem Atomverhältnis von In:Ga:Zn = 1:3:4 oder 1:4:5 sein.
  • Der Oxidhalbleiterfilm 107 und der Oxidhalbleiterfilm 115 weisen jeweils eine Dicke von größer als oder gleich 3 nm und kleiner als oder gleich 100 nm, oder größer als oder gleich 3 nm und kleiner als oder gleich 50 nm auf.
  • Die Dicke des Oxidhalbleiterfilms 111 ist hier bevorzugt mindestens größer als diejenige des Oxidhalbleiterfilms 107. Je dicker der Oxidhalbleiterfilm 111 ist, desto höher kann der Durchlassstrom des Transistors sein. Die Dicke des Oxidhalbleiterfilms 107 kann beliebig gewählt werden, solange die Ausbildung der Grenzflächenzustände an der Grenzfläche zu dem Oxidhalbleiterfilm 111 vermieden werden kann. Beispielsweise ist die Dicke des Oxidhalbleiterfilms 111 größer als diejenige des Oxidhalbleiterfilms 107, bevorzugt doppelt oder mehr, stärker bevorzugt 4-mal oder mehr, noch stärker bevorzugt 6-mal oder mehr so groß wie diejenige des Oxidhalbleiterfilms 107. Es sei angemerkt, dass die obige Beschreibung nicht für den Fall gilt, in dem der Durchlassstrom des Transistors nicht erhöht werden muss, in welchem Falle die Dicke des Oxidhalbleiterfilms 107 größer als oder gleich derjenigen des Oxidhalbleiterfilms 111 sein kann. In diesem Fall kann mehr Sauerstoff dem Oxidhalbleiterfilm 107 zugesetzt werden, und Sauerstofffehlstellen in dem Oxidhalbleiterfilm 111 können durch eine Wärmebehandlung verringert werden.
  • Die Dicke des Oxidhalbleiterfilms 115 kann angemessen in ähnlicher Weise wie diejenige des Oxidhalbleiterfilms 107 derart eingestellt werden, dass die Ausbildung der Grenzflächenzustände an der Grenzfläche zu dem Oxidhalbleiterfilm 111 vermieden werden kann. Beispielsweise kann die Dicke des Oxidhalbleiterfilms 115 auf kleiner als oder gleich derjenigen des Oxidhalbleiterfilms 107 eingestellt werden. Wenn der Oxidhalbleiterfilm 115 dick ist, kann es schwierig werden, dass das elektronische Feld von der Gate-Elektrode 103 den Oxidhalbleiterfilm 111 erreicht; daher ist der Oxidhalbleiterfilm 115 vorzugsweise dünn. Außerdem ist der Oxidhalbleiterfilm 115 vorzugsweise dünn, um zu verhindern, dass Sauerstoff in dem Oxidhalbleiterfilm 115 in das Paar von Elektroden 113a und 113b diffundiert und daher das Paar von Elektroden 113a und 113b oxidiert. Beispielsweise ist der Oxidhalbleiterfilm 115 vorzugsweise dünner als der Oxidhalbleiterfilm 111. Es sei angemerkt, dass die Dicke des Oxidhalbleiterfilms 115 nicht auf das Vorstehende beschränkt ist und angemessen entsprechend der Betriebsspannung des Transistors unter Berücksichtigung der Spannungsfestigkeit des Gate-Isolierfilms 117 eingestellt werden kann.
  • In dem Fall, in dem der Oxidhalbleiterfilm 107, der Oxidhalbleiterfilm 111 und der Oxidhalbleiterfilm 115 unterschiedliche Zusammensetzungen aufweisen, können ihre Grenzflächen in einigen Fällen durch Rastertransmissionselektronenmikroskopie (scanning transmission electron microscopy, STEM) beobachtet werden.
  • Wasserstoff, der in den Oxidhalbleiterfilmen 107, 111 und 115 enthalten ist, reagiert mit Sauerstoff, der an ein Metallatom gebunden ist, zu Wasser, was Sauerstofffehlstellen in einem Gitter bildet, von dem Sauerstoff abgegeben wird (oder in einem Bereich, von dem Sauerstoff abgegeben wird). Wenn Wasserstoff in die Sauerstofffehlstellen eindringt, könnten Elektronen, die als Ladungsträger dienen, erzeugt werden. Ferner könnten Elektronen, die als Ladungsträger dienen, erzeugt werden, wenn ein Teil von Wasserstoff an Sauerstoff gebunden wird, der an ein Metallelement gebunden ist. Daher ist es wahrscheinlich, dass sich ein Transistor, der einen Wasserstoff enthaltenden Oxidhalbleiter enthält, selbstleitend verhält.
  • Demzufolge werden in den Oxidhalbleiterfilmen 107, 111 und 115 Wasserstoff sowie die Sauerstofffehlstellen so weit wie möglich verringert. Insbesondere wird die Wasserstoffkonzentration in den Oxidhalbleiterfilmen 107, 111 und 115, die durch SIMS gemessen wird, auf niedriger als oder gleich 5 × 1019 Atome/cm3, niedriger als oder gleich 1 × 1019 Atome/cm3, niedriger als oder gleich 5 × 1018 Atome/cm3, niedriger als oder gleich 1 × 1018 Atome/cm3, niedriger als oder gleich 5 × 1017 Atome/cm3, oder niedriger als oder gleich 1 × 1016 Atome/cm3 eingestellt. Als Ergebnis weist der Transistor 100 eine positive Schwellenspannung (selbstsperrende Eigenschaften) auf.
  • Es sei angemerkt, dass die Verunreinigungskonzentration in den Oxidhalbleiterfilmen 107, 111 und 115 durch SIMS gemessen werden kann.
  • Wenn die Oxidhalbleiterfilme 107, 111 und 115 Silizium oder Kohlenstoff enthalten, welche jeweils ein zur Gruppe 14 gehörendes Element sind, nehmen Sauerstofffehlstellen in den Filmen zu, um n-Typ-Bereiche zu bilden. Deshalb wird die Silizium- oder Kohlenstoffkonzentration (die Konzentration wird durch SIMS gemessen) in jedem der Oxidhalbleiterfilme 107, 111 und 115 auf niedriger als oder gleich 2 × 1018 Atome/cm3, bevorzugt niedriger als oder gleich 2 × 1017 Atome/cm3 eingestellt. Als Ergebnis weist der Transistor 100 eine positive Schwellenspannung (selbstsperrende Eigenschaften) auf.
  • Die Alkalimetall- oder Erdalkalimetallkonzentration in den Oxidhalbleiterfilmen 107, 111 und 115, gemessen durch SIMS, wird ferner auf niedriger als oder gleich 1 × 1018 Atome/cm3, bevorzugt niedriger als oder gleich 2 × 1016 Atome/cm3 eingestellt.
  • Alkalimetall und Erdalkalimetall könnten Ladungsträger erzeugen, wenn sie an einen Oxidhalbleiter gebunden werden, in welchem Falle der Sperrstrom des Transistors ansteigen kann. Deshalb wird die Alkalimetall- oder Erdalkalimetallkonzentration in den Oxidhalbleiterfilmen 107, 111 und 115 vorzugsweise verringert. Als Ergebnis weist der Transistor 100 eine positive Schwellenspannung (selbstsperrende Eigenschaften) auf.
  • Wenn ferner die Oxidhalbleiterfilme 107, 111 und 115 Stickstoff enthalten, werden sie durch die Erzeugung von Elektronen, die als Ladungsträger dienen, und die Zunahme der Ladungsträgerdichte leicht zu einem n-Typ. Daher ist es wahrscheinlich, dass sich ein Transistor, der einen Stickstoff enthaltenden Oxidhalbleiterfilm beinhaltet, selbstleitend verhält. Aus diesem Grund wird Stickstoff in dem Oxidhalbleiterfilm vorzugsweise so weit wie möglich verringert; die Stickstoffkonzentration, gemessen durch SIMS, wird vorzugsweise z. B. auf niedriger als oder gleich 5 × 1018 Atome/cm3 eingestellt.
  • Wenn Verunreinigungen in den Oxidhalbleiterfilmen 107, 111 und 115 verringert werden, kann die Ladungsträgerdichte in den Oxidhalbleiterfilmen gesenkt werden. Vorzugsweise weisen die Oxidhalbleiterfilme 107, 111 und 115 eine Ladungsträgerdichte von 1 × 1017/cm3 oder niedriger, stärker bevorzugt 1 × 1015/cm3 oder niedriger, noch stärker bevorzugt 1 × 1013/cm3 oder niedriger, sogar noch stärker bevorzugt 1 × 1011/cm3 oder niedriger auf.
  • Wenn ein Oxidhalbleiterfilm mit niedriger Verunreinigungskonzentration und niedriger Dichte der Defektzustände als die Oxidhalbleiterfilme 107, 111 und 115 verwendet wird, kann der Transistor viel bessere elektrische Eigenschaften aufweisen. Hierbei wird der Zustand, in dem die Verunreinigungskonzentration niedrig ist und die Dichte der Defektzustände niedrig ist (die Anzahl der Sauerstofffehlstellen klein ist), als „hochrein intrinsisch” oder „im Wesentlichen hochrein intrinsisch” bezeichnet. Ein hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiter weist in einigen Fällen nur geringe Ladungsträgererzeugungsquellen und deshalb eine niedrige Ladungsträgerdichte auf. Daher weist ein Transistor, der den Oxidhalbleiterfilm beinhaltet, bei dem ein Kanalbereich gebildet wird, wahrscheinlich eine positive Schwellenspannung (selbstsperrende Eigenschaften) auf. Ein hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiterfilm weist in einigen Fällen eine niedrige Dichte der Defektzustände und also nur geringe Einfangstellen für Ladungsträger auf. Des Weiteren weist ein hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiterfilm einen sehr niedrigen Sperrstrom auf. Der Sperrstrom kann bei einer Spannung (Drain-Spannung) zwischen einer Source-Elektrode und einer Drain-Elektrode von 1 V bis zu 10 V niedriger als oder gleich der Messgrenze eines Halbleiterparameteranalysators, d. h. niedriger als oder gleich 1 × 10–13 A, sein. Deshalb weist der Transistor, dessen Kanalbereich in dem Oxidhalbleiterfilm gebildet wird, in einigen Fällen geringe Schwankungen der elektrischen Eigenschaften und eine hohe Zuverlässigkeit auf.
  • Die Oxidhalbleiterfilme 107, 111 und 115 können beispielsweise eine nicht-einkristalline Struktur aufweisen. Die nicht-einkristalline Struktur umfasst beispielsweise einen CAAC-OS, der später beschrieben wird, eine polykristalline Struktur, eine mikrokristalline Struktur oder eine amorphe Struktur. Unter den nicht-einkristallinen Strukturen weist die amorphe Struktur die höchste Dichte der Defektzustände auf, während der CAAC-OS die niedrigste Dichte der Defektzustände aufweist.
  • Die Oxidhalbleiterfilme 107, 111 und 115 können beispielsweise eine mikrokristalline Struktur aufweisen. Die Oxidhalbleiterfilme 107, 111 und 115, die die mikrokristalline Struktur aufweisen, enthalten jeweils einen Mikrokristall mit einer Größe von z. B. größer als oder gleich 1 nm und kleiner als 10 nm. Alternativ weisen die Oxidhalbleiterfilme, die die mikrokristalline Struktur aufweisen, beispielsweise eine Struktur mit einer gemischten Phase auf, bei der sich Kristallteile (welche jeweils größer als oder gleich 1 nm und kleiner als 10 nm sind) in einer amorphen Phase verteilen.
  • Die Oxidhalbleiterfilme 107, 111 und 115 können beispielsweise eine amorphe Struktur aufweisen. Die Oxidhalbleiterfilme 107, 111 und 115 mit der amorphen Struktur weisen beispielsweise jeweils eine ungeordnete Atomanordnung und keine kristalline Komponente auf. Alternativ weisen die Oxidhalbleiterfilme mit einer amorphen Struktur beispielsweise eine vollständig amorphe Struktur und keinen Kristallteil auf.
  • Es sei angemerkt, dass die Oxidhalbleiterfilme 107, 111 und 115 jeweils ein Mischfilm sein können, der Bereiche mit zwei oder mehr der folgenden Strukturen umfasst: einen CAAC-OS, eine mikrokristalline Struktur und eine amorphe Struktur. Der Mischfilm weist beispielsweise eine einschichtige Struktur auf, die einen Bereich mit einer amorphen Struktur, einen Bereich mit einer mikrokristallinen Struktur und einen Bereich eines CAAC-OS umfasst. Alternativ kann der Mischfilm beispielsweise eine mehrschichtige Struktur aufweisen, die einen Bereich mit einer amorphen Struktur, einen Bereich mit einer mikrokristallinen Struktur und einen Bereich eines CAAC-OS umfasst.
  • Es sei angemerkt, dass die Oxidhalbleiterfilme 107, 111 und 115 beispielsweise eine nicht-einkristalline Struktur aufweisen können.
  • Indem ein Oxidhalbleiterfilm, in dem Sauerstofffehlstellen mit geringerer Wahrscheinlichkeit erzeugt werden als in dem Oxidhalbleiterfilm 111, über und unter sowie in Kontakt mit dem Oxidhalbleiterfilm 111 bereitgestellt wird, können Sauerstofffehlstellen in dem Oxidhalbleiterfilm 111 verringert werden. Des Weiteren sind, da der Oxidhalbleiterfilm 111 in Kontakt mit den Oxidhalbleiterfilmen 107 und 115 ist, die ein oder mehrere Metallelemente enthalten, das/die den Oxidhalbleiterfilm 111 bildet/bilden, die Dichten von Zuständen an der Grenzfläche zwischen dem Oxidhalbleiterfilm 107 und dem Oxidhalbleiterfilm 111 und an der Grenzfläche zwischen dem Oxidhalbleiterfilm 111 und dem Oxidhalbleiterfilm 115 sehr niedrig. Nachdem Sauerstoff den Oxidhalbleiterfilmen 107 und 115 zugesetzt worden ist, wird der Sauerstoff von dem Oxidhalbleiterfilm 107 oder 115 auf den Oxidhalbleiterfilm 111 durch eine Wärmebehandlung übertragen. Der Sauerstoff wird jedoch dabei selten von den Grenzflächenniveaus eingefangen, und der Sauerstoff in dem Oxidhalbleiterfilm 107 oder 115 kann effizient auf den Oxidhalbleiterfilm 111 übertragen werden. Dementsprechend können Sauerstofffehlstellen in dem Oxidhalbleiterfilm 111 verringert werden. Da Sauerstoff dem Oxidhalbleiterfilm 107 oder 115 zugesetzt wird, können Sauerstofffehlstellen in dem Oxidhalbleiterfilm 107 oder 115 verringert werden. Mit anderen Worten: Die Dichte von lokalisierten Zuständen des Oxidhalbleiterfilms 111 und des Oxidhalbleiterfilms 107 oder 115 kann verringert werden.
  • Außerdem wird dann, wenn der Oxidhalbleiterfilm 111 in Kontakt mit einem Isolierfilm ist, der ein anderes Bestandselement enthält (z. B. einem Gate-Isolierfilm, der einen Siliziumoxidfilm umfasst), in einigen Fällen ein Grenzflächenzustand (interface state) gebildet, und der Grenzflächenzustand bildet einen Kanal. Dabei wird ein zweiter Transistor ausgebildet, der eine unterschiedliche Schwellenspannung aufweist, so dass eine scheinbare Schwellenspannung des Transistors in einigen Fällen schwankt. Jedoch wird, da die Oxidhalbleiterfilme 107 und 115, die eine oder mehrere Metallelementart/en enthalten, die den Oxidhalbleiterfilm 111 bildet/bilden, in Kontakt mit dem Oxidhalbleiterfilm 111 sind, ein Grenzflächenzustand an den Grenzflächen zwischen dem Oxidhalbleiterfilm 107 und dem Oxidhalbleiterfilm 111 sowie zwischen dem Oxidhalbleiterfilm 115 und dem Oxidhalbleiterfilm 111 nicht leicht gebildet.
  • Die Oxidhalbleiterfilme 107 und 115 dienen auch als Sperrfilme, die verhindern, dass Bestandselemente der Gate-Isolierfilme 105 und 117 in den Oxidhalbleiterfilm 111 eindringen und dort einen Verunreinigungszustand bilden.
  • Beispielsweise dringt in dem Fall, in dem ein Silizium enthaltender Isolierfilm als die Gate-Isolierfilme 105 und 117 verwendet wird, Silizium in den Gate-Isolierfilmen 105 und 117 oder Kohlenstoff, der in den Gate-Isolierfilmen 105 und 117 enthalten sein könnte, in einigen Fällen in den Oxidhalbleiterfilm 107 oder den Oxidhalbleiterfilm 115 bis zu einer Tiefe von mehreren Nanometern von der Grenzfläche aus ein. Eine Verunreinigung, wie z. B. Silizium oder Kohlenstoff, die in den Oxidhalbleiterfilm 111 eindringen, bildet einen Verunreinigungszustand. Der Verunreinigungszustand dient als Donator und erzeugt Elektronen; daher könnte der Oxidhalbleiterfilm 111 n-Typ-Leitfähigkeit aufweisen.
  • Wenn jedoch die Dicken des Oxidhalbleiterfilms 107 und des Oxidhalbleiterfilms 115 jeweils größer als mehrere Nanometer sind, erreicht die Verunreinigung, wie z. B. Silizium oder Kohlenstoff, nicht den Oxidhalbleiterfilm 111, so dass der Einfluss des Verunreinigungszustandes unterdrückt wird.
  • Somit können durch die Oxidhalbleiterfilme 107 und 115 Schwankungen der elektrischen Eigenschaften des Transistors, wie z. B. der Schwellenspannung, verringert werden.
  • In dem Fall, in dem ein Kanal an den Grenzflächen zwischen dem Gate-Isolierfilm 105 und dem Oxidhalbleiterfilm 111 sowie zwischen dem Gate-Isolierfilm 117 und dem Oxidhalbleiterfilm 111 gebildet wird, tritt eine Grenzflächenstreuung (interface scattering) an den Grenzflächen auf, um die Feldeffektbeweglichkeit des Transistors zu verringern. Da jedoch die Oxidhalbleiterfilme 107 und 115, die jeweils eine oder mehrere Metallelementart/en enthalten, die den Oxidhalbleiterfilm 111 bildet/bilden, in Kontakt mit dem Oxidhalbleiterfilm 111 bereitgestellt sind, tritt eine Streuung von Ladungsträgern (scattering of carriers) an den Grenzflächen zwischen dem Oxidhalbleiterfilm 111 und jedem der Oxidhalbleiterfilme 107 und 115 mit geringerer Wahrscheinlichkeit auf, und somit kann die Feldeffektbeweglichkeit des Transistors erhöht werden.
  • Bei dieser Ausführungsform können die Anzahl von Sauerstofffehlstellen in dem Oxidhalbleiterfilm 111 und ferner die Anzahl von Sauerstofffehlstellen in dem Oxidhalbleiterfilm 107, der in Kontakt mit dem Oxidhalbleiterfilm 111 ist, verringert werden; somit kann die Dichte von lokalisierten Zuständen des Oxidhalbleiterfilms 111 verringert werden. Daher weist der Transistor 100 dieser Ausführungsform geringe Schwankungen der Schwellenspannung und eine hohe Zuverlässigkeit auf. Des Weiteren weist der Transistor 100 dieser Ausführungsform ausgezeichnete elektrische Eigenschaften auf.
  • Das Paar von Elektroden 113a und 113b wird derart ausgebildet, dass es eine einschichtige Struktur oder eine mehrschichtige Struktur aufweist, die als leitendes Material ein beliebiges der Metalle, wie z. B. Aluminium, Titan, Chrom, Nickel, Kupfer, Yttrium, Zirkonium, Molybdän, Silber, Tantal, Mangan und Wolfram, oder eine Legierung enthält, die ein beliebiges dieser Metalle als ihre Hauptkomponente enthält. Beispiele für die Struktur umfassen eine einschichtige Struktur aus einem Silizium enthaltenden Aluminiumfilm, eine einschichtige Struktur aus einem Mangan enthaltenden Kupferfilm, eine zweischichtige Struktur, bei der ein Titanfilm über einem Aluminiumfilm angeordnet ist, eine zweischichtige Struktur, bei der ein Titanfilm über einem Wolframfilm angeordnet ist, eine zweischichtige Struktur, bei der ein Kupferfilm über einem Kupfer-Magnesium-Legierungsfilm angeordnet ist, eine zweischichtige Struktur, bei der ein Kupferfilm über einem Kupfer-Magnesium-Aluminium-Legierungsfilm angeordnet ist, eine dreischichtige Struktur, bei der ein Titanfilm oder ein Titannitridfilm, ein Aluminiumfilm oder ein Kupferfilm und ein Titanfilm oder ein Titannitridfilm in dieser Reihenfolge übereinander angeordnet sind, eine dreischichtige Struktur, bei der ein Molybdänfilm oder ein Molybdännitridfilm, ein Aluminiumfilm oder ein Kupferfilm und ein Molybdänfilm oder ein Molybdännitridfilm in dieser Reihenfolge übereinander angeordnet sind, und eine dreischichtige Struktur, bei der ein Kupfer-Magnesium-Legierungsfilm, ein Kupferfilm und ein Kupfer-Magnesium-Legierungsfilm in dieser Reihenfolge übereinander angeordnet sind. Es sei angemerkt, dass ein durchsichtiges leitendes Material verwendet werden kann, das Indiumoxid, Zinnoxid oder Zinkoxid enthält.
  • Es sei angemerkt, dass in dem Oxidhalbleiterfilm 111 ein Kanalbildungsbereich einen Bereich bezeichnet, der mit der Gate-Elektrode 119 überlappt und zwischen dem Paar von Elektroden 113a und 113b angeordnet ist. Ferner bezeichnet ein Kanalbereich einen Bereich in dem Kanalbildungsbereich, durch den Ladungsträger hauptsächlich fließen. Hier ist ein Kanalbereich ein Teil des Oxidhalbleiterfilms 111, der zwischen dem Paar von Elektroden 113a und 113b angeordnet ist. Eine Kanallänge bezeichnet den Abstand zwischen dem Paar von Elektroden 113a und 113b.
  • Für das Paar von Elektroden 113a und 113b wird vorzugsweise ein leitendes Material verwendet, das leicht an Sauerstoff gebunden wird, wie z. B. Wolfram, Titan, Aluminium, Kupfer, Molybdän, Chrom oder Tantal, oder eine Legierung davon. Wolfram oder Titan mit relativ hohem Schmelzpunkt wird vorzugsweise verwendet, weil die Temperatur eines nachstehenden Prozesses relativ hoch sein kann. Es sei angemerkt, dass das leitende Material, das leicht an Sauerstoff gebunden wird, ein Material, in das Sauerstoff leicht diffundiert, umfasst. In diesem Fall wird Sauerstoff in dem Oxidhalbleiterfilm 111 an das leitende Material, das in dem Paar von Elektroden 113a und 113b enthalten ist, gebunden, so dass ein Bereich mit Sauerstofffehlstellen in dem Oxidhalbleiterfilm 111 gebildet wird. Außerdem wird in einigen Fällen ein Teil der Bestandselemente des leitenden Materials, das das Paar von Elektroden 113a und 113b bildet, in den Oxidhalbleiterfilm 111 gemischt. In diesem Fall werden mindestens in dem Oxidhalbleiterfilm 111 n-Typ-Bereiche (niederohmige Bereiche) in Bereichen ausgebildet, die in Kontakt mit dem Paar von Elektroden 113a und 113b sind. Die n-Typ-Bereiche (niederohmige Bereiche) dienen als Source-Bereich und Drain-Bereich.
  • Ein Bereich mit hoher Sauerstoffkonzentration kann in Teilen des Paars von Elektroden 113a und 113b, die in Kontakt mit den niederohmigen Bereichen sind, ausgebildet werden. Bestandselemente des Oxidhalbleiterfilms 111 dringen in einigen Fällen in das Paar von Elektroden 113a und 113b ein, die in Kontakt mit den niederohmigen Bereichen sind. Mit anderen Worten: In der Nähe der Grenzflächen zwischen dem Oxidhalbleiterfilm 111 und dem Paar von Elektroden 113a und 113b werden in einigen Fällen Bereiche ausgebildet, die als Mischbereiche oder Mischschichten aus den zwei einander berührenden Schichten bezeichnet werden können.
  • Da die n-Typ-Bereiche (niederohmige Bereiche) eine hohe Leitfähigkeit aufweisen, kann der Kontaktwiderstand zwischen dem Oxidhalbleiterfilm 111 und dem Paar von Elektroden 113a und 113b verringert werden, um den Durchlassstrom des Transistors zu erhöhen.
  • Der Gate-Isolierfilm 117 kann angemessen unter Verwendung eines beliebigen der Materialien für den Gate-Isolierfilm 105 ausgebildet werden.
  • Die Gate-Elektrode 119 kann angemessen unter Verwendung eines beliebigen der Materialien für die Gate-Elektrode 103 ausgebildet werden.
  • Die Isolierfilme 121 und 123 können angemessen unter Verwendung beliebiger der Materialien und Ausbildungsverfahren, die für den Gate-Isolierfilm 117 verwendet werden können, ausgebildet werden. Obwohl hier eine mehrschichtige Struktur aus den Isolierfilmen 121 und 123 verwendet wird, kann eine einschichtige Struktur ebenfalls verwendet werden.
  • Als der Isolierfilm 121 oder der Isolierfilm 123 wird vorzugsweise ein Aluminiumoxidfilm verwendet. Da der Aluminiumoxidfilm als Sperrfilm gegen Wasserstoff, Wasser und Sauerstoff dient, können dann, wenn er als der Isolierfilm 121 oder 123 verwendet wird, die Abgabe von Sauerstoff, der in dem Oxidhalbleiterfilm 111 enthalten ist, und die Diffusion von Wasser, Wasserstoff und dergleichen von außen in den Oxidhalbleiterfilm 111 verhindert werden.
  • In dem Fall, in dem der Isolierfilm 121 und der Isolierfilm 123 Oxidisolierfilme sind, kann ein Oxidisolierfilm, der mehr Sauerstoff enthält als die stöchiometrische Zusammensetzung, als der Isolierfilm 121 und/oder der Isolierfilm 123 verwendet werden. Auf diese Weise wird der Sauerstoff in dem Isolierfilm auf den Oxidhalbleiterfilm übertragen, so dass Sauerstofffehlstellen mit dem Sauerstoff gefüllt und ferner verringert werden können.
  • Als Oxidisolierfilm, der mehr Sauerstoff enthält als die stöchiometrische Zusammensetzung, wird vorzugsweise ein Oxidisolierfilm verwendet, von dem Sauerstoffmoleküle von mehr als oder gleich 1,0 × 1018 Moleküle/cm3 bei einer thermischen Desorptionsspektroskopie (nachstehend als TDS bezeichnet) bei einer Oberflächentemperatur des Oxidisolierfilms von höher als oder gleich 100°C und niedriger als oder gleich 700°C, oder höher als oder gleich 100°C und niedriger als oder gleich 500°C abgegeben werden.
  • Der Oxidisolierfilm, der mehr Sauerstoff enthält als die stöchiometrische Zusammensetzung, weist eine Dicke auf, die ermöglicht, dass Sauerstoff dem Oxidhalbleiterfilm 111 zugeführt wird. Beispielsweise kann die Dicke größer als oder gleich 50 nm und kleiner als oder gleich 500 nm, oder größer als oder gleich 50 nm und kleiner als oder gleich 400 nm sein.
  • Als der Isolierfilm 121 und/oder der Isolierfilm 123 kann ein Nitridisolierfilm mit geringem Wasserstoffgehalt bereitgestellt werden. Der Nitridisolierfilm ist beispielsweise vorzugsweise wie folgt: Die Anzahl von Wasserstoffmolekülen, die von dem Nitridisolierfilm abgegeben werden, ist kleiner als 5,0 × 1021/cm3, bevorzugt kleiner als 3,0 × 1021/cm3, stärker bevorzugt kleiner als 1,0 × 1021/cm3, wenn sie durch TDS bei einer Oberflächentemperatur des Nitridisolierfilms von höher als oder gleich 100°C und niedriger als oder gleich 700°C, bevorzugt höher als oder gleich 100°C und niedriger als oder gleich 500°C gemessen wird.
  • Der Nitridisolierfilm weist eine Dicke auf, die das Eindringen von Verunreinigungen, wie z. B. Wasserstoff und Wasser, von außen verhindert. Beispielsweise kann die Dicke größer als oder gleich 50 nm und kleiner als oder gleich 200 nm, bevorzugt größer als oder gleich 50 nm und kleiner als oder gleich 150 nm, stärker bevorzugt größer als oder gleich 50 nm und kleiner als oder gleich 100 nm sein.
  • Als der Gate-Isolierfilm 105 des Transistors wird ein Oxidisolierfilm verwendet, der eine kleine Menge an Stickstoffoxid enthält und eine niedrige Dichte von Defektzuständen aufweist. 2 zeigt den Änderungsbetrag der Schwellenspannung (ΔVth) des Transistors bezüglich der Belastungszeit vor und nach einem Gate-BT-Belastungstest, bei dem eine positive Spannung oder eine negative Spannung an das Gate des Transistors angelegt wird. In 2 stellt die horizontale Achse den Logarithmus der Belastungszeit dar, und die vertikale Achse stellt den Änderungsbetrag der Schwellenspannung dar. Die Bedingungen für den Belastungstest können wie folgt sein: Die maximale Temperatur ist 150°C, die maximale Betriebsspannung ist 3,3 V, und die Belastung wird für einen bestimmten Zeitraum, z. B. länger als oder gleich 50 Stunden oder länger als oder gleich 100 Stunden, ausgeübt.
  • Ein Messverfahren beim Gate-BT-Belastungstest wird hier beschrieben. Zuerst wird die Substrattemperatur konstant bei einer bestimmten Temperatur (nachstehend als Belastungstemperatur bezeichnet) gehalten, um die anfänglichen Vg-Id-Eigenschaften des Transistors zu messen.
  • Als Nächstes wird dann, während die Substrattemperatur bei der Belastungstemperatur gehalten wird, das Paar von Elektroden, die als Source-Elektrode und Drain-Elektrode des Transistors dienen, auf das gleiche Potential eingestellt, und die Gate-Elektrode wird für einen bestimmten Zeitraum (nachstehend als Belastungszeit bezeichnet) mit einem anderen Potential als demjenigen des Paars von Elektroden versorgt. Dann werden die Vg-Id-Eigenschaften des Transistors gemessen, während die Substrattemperatur bei der Belastungstemperatur gehalten wird. Als Ergebnis können der Unterschied der Schwellenspannung und der Unterschied des Verschiebungswerts zwischen vor und nach dem Gate-BT-Belastungstest als Änderungsbetrag der elektrischen Eigenschaften erhalten werden.
  • Es sei angemerkt, dass ein Belastungstest, bei dem eine negative Spannung an eine Gate-Elektrode angelegt wird, als negativer Gate-BT-Belastungstest (dunkle negative Belastung) bezeichnet wird, während ein Belastungstest, bei dem eine positive Spannung angelegt wird, als positiver Gate-BT-Belastungstest (dunkle positive Belastung) bezeichnet wird. Es sei angemerkt, dass ein Belastungstest, bei dem eine negative Spannung an eine Gate-Elektrode angelegt wird, während Lichtemission durchgeführt wird, als negativer Gate-BT-Fotobelastungstest (negative Fotobelastung) bezeichnet wird, während ein Belastungstest, bei dem eine positive Spannung angelegt wird, während Lichtemission durchgeführt wird, als positiver Gate-BT-Fotobelastungstest (positive Fotobelastung) bezeichnet wird.
  • In 2 stellt die durchgezogene Linie den Änderungsbetrag der Schwellenspannung bezüglich der Belastungszeit dar. Wie in 2 gezeigt, weist der Transistor dieser Ausführungsform einen Änderungsbetrag der Schwellenspannung bezüglich der Belastungszeit von größer als –0,1 V und kleiner als 0,1 V auf.
  • Der Transistor, der bei dieser Ausführungsform gezeigt ist, weist einen geringen Änderungsbetrag der Schwellenspannung über die Zeit und eine hohe Zuverlässigkeit auf.
  • Ein Isolierfilm mit einer Funktion als Basisfilm des Oxidhalbleiterfilms wird bei einer Temperatur von höher als die Temperatur einer Wärmebehandlung, die an dem Oxidhalbleiterfilm durchgeführt wird, ausgebildet, wodurch die Stickstoffkonzentration des Isolierfilms verringert werden kann. Dies verhindert die Erzeugung von Stickstoffoxid und die Zunahme von Defekten in dem Isolierfilm, auch wenn eine Wärmebehandlung durchgeführt wird.
  • Wenn der Oxidhalbleiterfilm 111 nach dem Zusatz von Sauerstoff zu dem Oxidhalbleiterfilm 107 ausgebildet wird und dann eine Wärmebehandlung an dem Oxidhalbleiterfilm 111 durchgeführt wird, diffundiert Sauerstoff von dem Oxidhalbleiterfilm 107 in den Oxidhalbleiterfilm 111. Demzufolge können Sauerstofffehlstellen in dem Oxidhalbleiterfilm 111 verringert werden.
  • <Herstellungsverfahren einer Halbleitervorrichtung>
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung wird anhand von 3A bis 3D und 4A bis 4C beschrieben.
  • Filme des Transistors (z. B. ein Isolierfilm, ein Oxidhalbleiterfilm, ein Metalloxidfilm und ein leitender Film) können durch ein Sputterverfahren, ein chemisches Gasphasenabscheidungs-(chemical vapor deposition, CVD-)Verfahren, ein Vakuum-Gasphasenabscheidungsverfahren oder ein gepulstes Laserstrahlabscheidungs-(pulsed laser deposition, PLD-)Verfahren ausgebildet werden. Alternativ kann ein Beschichtungsverfahren oder ein Druckverfahren eingesetzt werden. Obwohl das Sputterverfahren und ein plasmaunterstütztes chemisches Gasphasenabscheidungs-(plasma-enhanced chemical vapor deposition, PECVD-)Verfahren typische Beispiele für das Filmausbildungsverfahren sind, kann auch ein thermisches CVD-Verfahren eingesetzt werden. Als thermisches CVD-Verfahren kann beispielsweise ein metallorganisches chemisches Gasphasenabscheidungs-(metal organic chemical vapor deposition, MOCVD-)Verfahren oder ein Atomlagenabscheidungs-(atomic layer deposition, ALD-)Verfahren eingesetzt werden.
  • Die Abscheidung durch das thermische CVD-Verfahren kann auf eine derartige Weise durchgeführt werden, dass der Druck in einer Kammer auf einen atmosphärischen Druck oder einen verringerten Druck eingestellt wird und dass ein Quellengas und ein Oxidator gleichzeitig der Kammer zugeführt werden und miteinander in der Nähe des Substrats oder über dem Substrat reagieren. Daher wird kein Plasma bei der Abscheidung erzeugt; somit hat das thermische CVD-Verfahren einen Vorteil, dass kein Defekt aufgrund der Plasmaschäden verursacht wird.
  • Die Abscheidung durch das ALD-Verfahren kann derart durchgeführt werden, dass der Druck in einer Kammer auf einen atmosphärischen Druck oder einen verringerten Druck eingestellt wird, dass Quellengase zur Reaktion sequenziell in die Kammer eingeleitet werden und dass dann die Folge der Gaseinleitung wiederholt wird. Beispielsweise werden zwei oder mehr Arten von Quellengasen sequenziell der Kammer zugeführt, indem die jeweiligen Umschaltventile (auch als Hochgeschwindigkeitsventile bezeichnet) umgeschaltet werden. In einem solchen Fall wird ein Inertgas (z. B. Argon oder Stickstoff) oder dergleichen gleichzeitig mit oder nach der Einleitung eines ersten Gases eingeleitet, und dann wird ein zweites Quellengas eingeleitet, so dass die Quellengase nicht gemischt werden. Es sei angemerkt, dass in dem Fall, in dem das erste Quellengas und das Inertgas gleichzeitig eingeleitet werden, das Inertgas als Trägergas dient und dass das Inertgas auch gleichzeitig mit der Einleitung des zweiten Quellengases eingeleitet werden kann. Alternativ kann das erste Quellengas durch Evakuierung statt der Einleitung des Inertgases abgesaugt werden, und dann kann das zweite Quellengas eingeleitet werden. Das erste Quellengas wird an die Oberfläche des Substrats adsorbiert, um eine erste Schicht auszubilden; dann wird das zweite Quellengas eingeleitet, um mit der ersten Schicht zu reagieren. Als Ergebnis wird eine zweite Schicht über der ersten Schicht angeordnet, so dass ein dünner Film ausgebildet wird.
  • Die Folge der Gaseinleitung wird mehrfach wiederholt, bis eine gewünschte Dicke erzielt wird, wodurch ein dünner Film mit ausgezeichneter Stufenabdeckung ausgebildet werden kann. Die Dicke des dünnen Films kann durch die Anzahl der Wiederholungen der Folge der Gaseinleitung reguliert werden. Deshalb ermöglicht das ALD-Verfahren, dass die Dicke präzise reguliert wird, und ist also zum Herstellen eines feinen FET geeignet.
  • Wie in 3A dargestellt, wird die Gate-Elektrode 103 über dem Substrat 101 ausgebildet, ein Isolierfilm 104 wird über dem Substrat 101 und der Gate-Elektrode 103 ausgebildet, und dann wird ein Oxidhalbleiterfilm 106 über dem Isolierfilm 104 ausgebildet. Als Nächstes wird Sauerstoff 108 dem Oxidhalbleiterfilm 106 zugesetzt.
  • Es sei angemerkt, dass der Isolierfilm 104 später zu dem Gate-Isolierfilm 105 verarbeitet wird. Der Oxidhalbleiterfilm 106 wird später zu dem Oxidhalbleiterfilm 107 verarbeitet.
  • Ein Verfahren zum Ausbilden der Gate-Elektrode 103 wird nachstehend beschrieben. Zuerst wird ein leitender Film durch ein Sputterverfahren, ein chemisches Gasphasenabscheidungs-(CVD-)Verfahren, wie z. B. ein metallorganisches chemisches Gasphasenabscheidungs-(MOCVD-)Verfahren, ein chemisches Metall-Gasphasenabscheidungs-Verfahren, ein Atomlagenabscheidungs-(ALD-)Verfahren oder ein plasmaunterstütztes chemisches Gasphasenabscheidungs-(PECVD-)Verfahren, ein Verdampfungsverfahren, ein Pulslaserabscheidungs-(PLD-)Verfahren oder dergleichen ausgebildet. Eine Maske wird dann durch einen Lithografieprozess über dem leitenden Film ausgebildet. Dann wird ein Teil des leitenden Films unter Verwendung der Maske geätzt, um die Gate-Elektrode 103 auszubilden. Danach wird die Maske entfernt.
  • Ein Wolframfilm kann als leitender Film mit einer Abscheidungseinrichtung unter Verwendung eines ALD-Verfahrens ausgebildet werden. In diesem Fall werden ein WF6-Gas und ein B2H6-Gas nacheinander mehrmals eingeleitet, um einen anfänglichen Wolframfilm auszubilden, und dann werden ein WF6-Gas und ein H2-Gas gleichzeitig eingeleitet, so dass ein Wolframfilm ausgebildet wird. Es sei angemerkt, dass ein SiH4-Gas anstelle eines B2H6-Gases verwendet werden kann.
  • Hier wird ein 20 nm dicker Wolframfilm durch ein Sputterverfahren als leitender Film ausgebildet. Dann wird eine Maske durch einen Lithografieschritt über dem leitenden Film ausgebildet, und der leitende Film wird einem Nassätzen unter Verwendung der Maske unterzogen, so dass die Gate-Elektrode 103 ausgebildet wird.
  • Der Isolierfilm 104 kann durch ein Sputterverfahren, ein chemisches Gasphasenabscheidungs-(CVD-)Verfahren, wie z. B. ein metallorganisches chemisches Gasphasenabscheidungs-(MOCVD-)Verfahren, ein Atomlagenabscheidungs-(ALD-)Verfahren oder ein plasmaunterstütztes chemisches Gasphasenabscheidungs-(PECVD-)Verfahren, ein Pulslaserabscheidungs-(PLD-)Verfahren, ein Beschichtungsverfahren, ein Druckverfahren oder dergleichen ausgebildet werden.
  • In dem Fall, in dem der Isolierfilm 104 unter Verwendung eines Siliziumoxidfilms oder eines Siliziumoxynitridfilms ausgebildet wird, werden ein Silizium enthaltendes Abscheidungsgas und ein Oxidationsgas vorzugsweise als Quellengas verwendet. Typische Beispiele für das Silizium enthaltende Abscheidungsgas umfassen Silan, Disilan, Trisilan und Silanfluorid. Als Oxidationsgas können Sauerstoff, Ozon, Distickstoffmonoxid und Stickstoffdioxid als Beispiele angegeben werden.
  • In dem Fall, in dem der Isolierfilm 104 durch ein CVD-Verfahren unter Verwendung eines stickstoffhaltigen Gases, wie typischerweise Distickstoffmonoxid, Stickstoffdioxid oder dergleichen, als Oxidationsgas ausgebildet wird, wird die Abscheidungstemperatur auf höher als oder gleich 450°C und niedriger als die untere Entspannungsgrenze des Substrats, höher als oder gleich 500°C und niedriger als die untere Entspannungsgrenze des Substrats, oder höher als oder gleich 500°C und niedriger als oder gleich 550°C eingestellt. In diesem Fall kann die Menge an Stickstoff oder Stickstoffoxid in dem Isolierfilm 104 verringert werden. Daher kann auch dann, wenn dem Isolierfilm 104 in einem nachfolgenden Schritt zum Zusetzen von Sauerstoff zu einem Oxidhalbleiterfilm 106b Sauerstoff zugesetzt wird, die Menge an Stickstoffoxid, das in einem später durchzuführenden Wärmebehandlungsschritt erzeugt wird, verringert werden.
  • In dem Fall, in dem ein Galliumoxidfilm als der Isolierfilm 104 ausgebildet wird, kann ein MOCVD-Verfahren verwendet werden.
  • In dem Fall, in dem ein Hafniumoxidfilm durch ein thermisches CVD-Verfahren, wie z. B. ein MOCVD-Verfahren oder ein ALD-Verfahren, als der Isolierfilm 104 ausgebildet wird, werden zwei Gasarten verwendet: Ozon (O3) als Oxidator und ein Quellengas, das durch Verdampfung einer Flüssigkeit, die ein Lösungsmittel und eine Hafniumvorläuferverbindung enthält (eine Hafniumalkoxidlösung, die typischerweise Tetrakis(dimethylamid)hafnium (TDMAH) ist), erhalten wird. Es sei angemerkt, dass die chemische Formel von Tetrakis(dimethylamid)hafnium Hf[N(CH3)2]4 ist. Beispiele für ein weiteres flüssiges Material umfassen Tetrakis(ethylmethylamid)hafnium.
  • In dem Fall, in dem ein Aluminiumoxidfilm als der Isolierfilm 104 durch ein thermisches CVD-Verfahren, wie z. B. ein MOCVD-Verfahren oder ein ALD-Verfahren, ausgebildet wird, werden zwei Gasarten verwendet: H2O als Oxidator und ein Quellengas, das durch Verdampfung einer Flüssigkeit, die ein Lösungsmittel und eine Aluminiumvorläuferverbindung enthält (z. B. Trimethylaluminium (TMA)), erhalten wird. Es sei angemerkt, dass die chemische Formel von Trimethylaluminium Al(CH3)3 ist. Beispiele für ein weiteres flüssiges Material umfassen Tris(dimethylamid)aluminium, Triisobutylaluminium und Aluminium-tris(2,2,6,6-tetramethyl-3,5-heptandionat).
  • In dem Fall, in dem ein Siliziumoxidfilm durch ein thermisches CVD-Verfahren, wie z. B. ein MOCVD-Verfahren oder ein ALD-Verfahren, als der Isolierfilm 104 ausgebildet wird, wird Hexachlordisilan an einer Abscheidungsoberfläche adsorbiert, das in dem Adsorbat enthaltene Chlor wird entfernt, und Radikale eines Oxidationsgases (z. B. O2 oder Distickstoffmonoxid) werden zugeführt, um mit dem Adsorbat zu reagieren.
  • Als der Isolierfilm 104 wird hier ein 100 nm dicker Siliziumoxynitridfilm durch ein CVD-Verfahren ausgebildet; Silan und Distickstoffmonoxid werden als Quellengas verwendet, und die Abscheidungstemperatur ist 500°C.
  • Dann kann eine Wärmebehandlung durchgeführt werden, um Wasser, Wasserstoff oder dergleichen in dem Isolierfilm 104 freizusetzen. Dadurch wird die Konzentration von Wasser, Wasserstoff oder dergleichen in dem später auszubildenden Gate-Isolierfilm 105 verringert. Die Wärmebehandlung kann die Menge an Wasser, Wasserstoff oder dergleichen, das/der in den Oxidhalbleiterfilm 111 diffundiert, verringern.
  • Der Oxidhalbleiterfilm 106 kann durch ein Sputterverfahren, ein Beschichtungsverfahren, ein Pulslaserabscheidungsverfahren, ein Laserabtragungsverfahren, ein metallorganisches chemisches Gasphasenabscheidungs-(MOCVD-)Verfahren, ein Atomlagenabscheidungs-(ALD-)Verfahren oder dergleichen ausgebildet werden.
  • In dem Fall, in dem der Oxidhalbleiterfilm 106 durch ein Sputterverfahren ausgebildet wird, kann eine Stromversorgungsvorrichtung zur Erzeugung von Plasma nach Bedarf eine Hochfrequenzstromversorgungsvorrichtung, eine Wechselstromversorgungsvorrichtung, eine Gleichstromversorgungsvorrichtung oder dergleichen sein.
  • Als Sputtergas wird nach Bedarf ein Edelgas (typischerweise Argon), ein Sauerstoffgas oder ein Gemischgas von einem Edelgas und Sauerstoff verwendet. Im Falle der Verwendung des Gemischgases von einem Edelgas und Sauerstoff ist der Anteil an Sauerstoff vorzugsweise höher als derjenige am Edelgas.
  • Ferner kann ein Target je nach der Zusammensetzung des auszubildenden Oxidhalbleiterfilms 106 gewählt werden.
  • In dem Fall, in dem beispielsweise der Oxidhalbleiterfilm durch ein Sputterverfahren bei einer Substrattemperatur von höher als oder gleich 150°C und niedriger als oder gleich 750°C, bevorzugt höher als oder gleich 150°C und niedriger als oder gleich 450°C, stärker bevorzugt höher als oder gleich 200°C und niedriger als oder gleich 350°C ausgebildet wird, kann ein CAAC-OS-Film als Oxidhalbleiterfilm ausgebildet werden.
  • Bei der Abscheidung des CAAC-OS-Films finden vorzugsweise die folgenden Bedingungen Anwendung.
  • Durch Unterdrücken des Eindringens der Verunreinigungen während der Abscheidung kann verhindert werden, dass der Kristallzustand durch die Verunreinigungen verdorben wird. Beispielsweise kann die Konzentration der in einer Abscheidungskammer vorhandenen Verunreinigungen (z. B. Wasserstoff, Wasser, Kohlendioxid oder Stickstoff) verringert werden. Außerdem kann die Konzentration der Verunreinigungen in einem Abscheidungsgas verringert werden. Insbesondere wird ein Abscheidungsgas verwendet, dessen Taupunkt bei –80°C oder niedriger, bevorzugt bei –100°C oder niedriger liegt.
  • Zum Beispiel werden in dem Fall, in dem ein Oxidhalbleiterfilm, z. B. ein InGaZnOx-(X > 0)Film, mittels einer Abscheidungseinrichtung unter Verwendung eines ALD-Verfahrens ausgebildet wird, ein In(CH3)3-Gas und ein O3-Gas nacheinander mehrfach eingeleitet, um eine InO2-Schicht auszubilden, ein Ga(CH3)3-Gas und ein O3-Gas werden gleichzeitig eingeleitet, um eine GaO-Schicht auszubilden, und dann werden ein Zn(CH3)2-Gas und ein O3-Gas gleichzeitig eingeleitet, um eine ZnO-Schicht auszubilden. Es sei angemerkt, dass die Reihenfolge dieser Schichten nicht auf dieses Beispiel beschränkt ist. Eine Mischverbindungsschicht, wie z. B. eine InGaO2-Schicht, eine InZnO2-Schicht oder eine GaZnO-Schicht, kann durch Mischen dieser Gase ausgebildet werden. Es sei angemerkt, dass, obwohl ein H2O-Gas, das einem Bubbling (Sprudeln oder Aufwallen) mit einem Inertgas, wie z. B. Ar, unterzogen wird, anstelle eines O3-Gases verwendet werden kann, es bevorzugt wird, ein O3-Gas zu verwenden, das keinen H enthält. Anstelle eines In(CH3)3-Gases kann ein In(C2H5)3-Gas verwendet werden. Anstelle eines Ga(CH3)3-Gases kann ein Ga(C2H5)3-Gas verwendet werden.
  • Hier wird als der Oxidhalbleiterfilm 106 ein 20 nm dicker In-Ga-Zn-Oxidfilm (In:Ga:Zn = 1:3:4) durch ein Sputterverfahren ausgebildet.
  • Der Sauerstoff 108, der dem Oxidhalbleiterfilm 106 zugesetzt wird, ist mindestens eine Art ausgewählt aus Sauerstoffradikalen, Sauerstoffatomen, Sauerstoffatomionen, Sauerstoffmolekülionen und dergleichen. Als Verfahren zum Zusetzen des Sauerstoffs 108 zu dem Oxidhalbleiterfilm 106 können ein Ionendotierverfahren, ein Ionenimplantationsverfahren und dergleichen angegeben werden.
  • Im Falle der Verwendung eines Ionenimplantationsverfahrens als Verfahren zum Zusetzen des Sauerstoffs 108 können Schäden an dem Oxidhalbleiterfilm 106 verringert werden, indem Sauerstoffmolekülionen als der Sauerstoff 108, der dem Oxidhalbleiterfilm 106 zugesetzt wird, verwendet werden. Sauerstoffmolekülionen werden an der Oberfläche des Oxidhalbleiterfilms 106 in Sauerstoffatomionen abgebaut, und die Sauerstoffatomionen werden dem Oxidhalbleiterfilm 106 zugesetzt. Da die Energie verwendet wird, um Sauerstoffmoleküle in Sauerstoffatome abzubauen, ist die Energie pro Sauerstoffatomion im Falle des Zusatzes von Sauerstoffmolekülionen zu dem Oxidhalbleiterfilm 106 niedriger als diejenige im Falle des Zusatzes von Sauerstoffatomionen zu dem Oxidhalbleiterfilm 106. Deshalb können im Falle des Zusatzes von Sauerstoffmolekülionen zu dem Oxidhalbleiterfilm 106 Schäden an dem Oxidhalbleiterfilm 106 verringert werden.
  • Unter Verwendung von Sauerstoffmolekülionen wird die Energie jedes Sauerstoffatomions, das in den Isolierfilm 104 injiziert wird, verringert, wodurch das injizierte Sauerstoffatomion in einem flachen Bereich positioniert ist. Folglich wandern Sauerstoffatome leicht bei einer später durchzuführenden Wärmebehandlung, so dass mehr Sauerstoff einem Oxidhalbleiterfilm 109, der später auszubilden ist, zugeführt werden kann.
  • In dem Fall, in dem Sauerstoffmolekülionen injiziert werden, ist die Energie pro Sauerstoffatomion im Vergleich zu dem Fall niedrig, in dem Sauerstoffatomionen injiziert werden. Daher kann unter Verwendung von Sauerstoffmolekülionen zur Injektion die Beschleunigungsspannung erhöht werden, und die Ausbeute kann erhöht werden. Darüber hinaus kann unter Verwendung von Sauerstoffmolekülionen zur Injektion die Dosierung die Hälfte der Menge sein, die im Falle der Verwendung von Sauerstoffatomionen nötig ist. Als Ergebnis kann die Ausbeute erhöht werden.
  • In dem Fall, in dem Sauerstoff dem Oxidhalbleiterfilm 106 zugesetzt wird, wird vorzugsweise Sauerstoff dem Oxidhalbleiterfilm 106 derart zugesetzt, dass ein Peak des Konzentrationsprofils von Sauerstoffatomionen in dem Oxidhalbleiterfilm 106 positioniert ist. Als Ergebnis können Schäden an dem später auszubildenden Gate-Isolierfilm 105 verringert werden. Mit anderen Worten: Defekte in dem Gate-Isolierfilm 105 können verringert werden, so dass Schwankungen der elektrischen Eigenschaften des Transistors verringert werden können. Des Weiteren kann die Menge an Sauerstoff, der dem später auszubildenden Gate-Isolierfilm 105 zugesetzt wird, in dem Fall verringert werden, in dem Sauerstoff dem Oxidhalbleiterfilm 106 derart zugesetzt wird, dass die Menge an zugesetzten Sauerstoffatomen an der Grenzfläche zwischen dem Isolierfilm 104 und dem Oxidhalbleiterfilm 106 kleiner als 1 × 1021 Atome/cm3, kleiner als 1 × 1020 Atome/cm3, oder kleiner als 1 × 1019 Atome/cm3 ist. Als Ergebnis können Schäden an dem später auszubildenden Gate-Isolierfilm 105 verringert werden, was Schwankungen der elektrischen Eigenschaften des Transistors unterdrückt.
  • Selbst wenn Sauerstoff auch dem Isolierfilm 104 in diesem Schritt zum Zusetzen von Sauerstoff zugesetzt wird, kann, da die Stickstoffkonzentration des Isolierfilms 104 niedrig ist, die Menge an Stickstoffoxid, das durch eine später durchzuführende Wärmebehandlung erzeugt wird, klein sein, und Defekte in einem Rückkanal (back channel) des Transistors können verringert werden. Daher gibt es eine kleine Anzahl von Einfangstellen für Ladungsträger in dem Rückkanal des Transistors, was zur Abnahme des Änderungsbetrags der Schwellenspannung des Transistors bei einem GBT-Belastungstest führt.
  • Sauerstoff kann dem Oxidhalbleiterfilm 106 durch eine Plasmabehandlung, bei der der Oxidhalbleiterfilm 106 einem in einer sauerstoffhaltigen Atmosphäre erzeugten Plasma ausgesetzt wird, zugesetzt werden. Als sauerstoffhaltige Atmosphäre kann eine Atmosphäre, die ein Oxidationsgas, wie z. B. Sauerstoff, Ozon, Distickstoffmonoxid oder Stickstoffdioxid, enthält, angegeben werden. Es sei angemerkt, dass der Oxidhalbleiterfilm 106 vorzugsweise einem Plasma, das in einem Zustand erzeugt wird, in dem eine Vorspannung an die Seite des Substrats 101 angelegt wird, ausgesetzt wird, weil die Menge an dem Oxidhalbleiterfilm 106 zugesetztem Sauerstoff erhöht werden kann. Beispiele für das Gerät, das bei einer derartigen Plasmabehandlung verwendet wird, umfassen ein Veraschungsgerät.
  • Hier werden Sauerstoffatomionen dem Oxidhalbleiterfilm 106 durch ein Ionenimplantationsverfahren bei einer Beschleunigungsspannung von 5 kV in einer Dosierung von 1 × 1016/cm2 zugesetzt.
  • Durch die vorstehenden Schritte kann ein Oxidhalbleiterfilm 106a, dem Sauerstoff zugesetzt worden ist, wie in 3B ausgebildet werden. Als Ergebnis kann die Anzahl von Sauerstofffehlstellen in dem Oxidhalbleiterfilm 109 in einem später durchzuführenden Wärmebehandlungsschritt verringert werden. Es sei angemerkt, dass der Oxidhalbleiterfilm 106a, dem Sauerstoff zugesetzt worden ist, im Vergleich zu dem Oxidhalbleiterfilm 106, dem kein Sauerstoff zugesetzt worden ist, eine niedrige Filmdichte aufweist.
  • Als Nächstes wird wie in 3B der Oxidhalbleiterfilm 109 über dem Oxidhalbleiterfilm 106a, dem Sauerstoff zugesetzt worden ist, ausgebildet.
  • Der Oxidhalbleiterfilm 109 kann durch ein Sputterverfahren, ein Beschichtungsverfahren, ein Pulslaserabscheidungsverfahren, ein Laserabtragungsverfahren, ein metallorganisches chemisches Gasphasenabscheidungs-(MOCVD-)Verfahren, ein Atomlagenabscheidungs-(ALD-)Verfahren oder dergleichen ausgebildet werden.
  • Als Stromversorgungsvorrichtung zum Erzeugen von Plasma bei der Ausbildung des Oxidhalbleiterfilms 109 kann nach Bedarf eine Hochfrequenzstromversorgungsvorrichtung, eine Wechselstromversorgungsvorrichtung, eine Gleichstromversorgungsvorrichtung oder dergleichen verwendet werden.
  • Als Sputtergas wird nach Bedarf ein Edelgas (typischerweise Argon), ein Sauerstoffgas oder ein Gemischgas von einem Edelgas und Sauerstoff verwendet. Im Falle der Verwendung des Gemischgases von einem Edelgas und Sauerstoff ist der Anteil an Sauerstoff vorzugsweise höher als derjenige am Edelgas.
  • Ferner kann ein Target je nach der Zusammensetzung des Oxidhalbleiterfilms 109 angemessen gewählt werden.
  • Es sei angemerkt, dass in dem Fall, in dem der Oxidhalbleiterfilm 109 beispielsweise durch ein Sputterverfahren ausgebildet wird, die Substrattemperatur auf höher als oder gleich 100°C und niedriger als oder gleich 450°C, bevorzugt höher als oder gleich 170°C und niedriger als oder gleich 350°C eingestellt werden kann, und dass der Oxidhalbleiterfilm 109 ausgebildet werden kann, während eine Erwärmung durchgeführt wird.
  • Hier wird als der Oxidhalbleiterfilm 109 ein 20 nm dicker In-Ga-Zn-Oxidfilm (In:Ga:Zn = 1:1:1) durch ein Sputterverfahren ausgebildet.
  • Als Nächstes wird eine Wärmebehandlung durchgeführt, so dass ein Teil von Sauerstoff in dem Oxidhalbleiterfilm 106a, dem Sauerstoff zugesetzt worden ist, auf den Oxidhalbleiterfilm 109 übertragen werden kann; folglich können Sauerstofffehlstellen in dem Oxidhalbleiterfilm 109 verringert werden. Dieser Oxidhalbleiterfilm mit verringerten Sauerstofffehlstellen wird als ein Oxidhalbleiterfilm 109a in 3C dargestellt. Sauerstofffehlstellen in dem Oxidhalbleiterfilm 106a, dem Sauerstoff zugesetzt worden ist, können auch verringert werden. Dieser Oxidhalbleiterfilm wird als der Oxidhalbleiterfilm 106b in 3C dargestellt. Wasserstoff, Wasser und dergleichen können von dem Oxidhalbleiterfilm 106a, dem Sauerstoff zugesetzt worden ist, und von dem Oxidhalbleiterfilm 109 abgegeben werden. Daher wird die Menge an Verunreinigungen in dem Oxidhalbleiterfilm 106a, dem Sauerstoff zugesetzt worden ist, und in dem Oxidhalbleiterfilm 109 verringert.
  • Die Temperatur einer Wärmebehandlung liegt vorzugsweise im Bereich von Temperaturen, bei denen Sauerstoff von dem Oxidhalbleiterfilm 106a, dem Sauerstoff zugesetzt worden ist, zu dem Oxidhalbleiterfilm 109 wandert. Zudem ist die Temperatur der Wärmebehandlung vorzugsweise niedriger als die Ausbildungstemperatur des Isolierfilms 104. In diesem Fall wird Stickstoffoxid unwahrscheinlich durch die Wärmebehandlung in dem Isolierfilm 104 erzeugt, so dass die Anzahl von Einfangstellen für Elektronen verringert werden kann. Die Temperatur der Wärmebehandlung ist typischerweise höher als oder gleich 250°C und niedriger als die untere Entspannungsgrenze des Substrats, bevorzugt höher als oder gleich 300°C und niedriger als oder gleich 550°C, stärker bevorzugt höher als oder gleich 350°C und niedriger als oder gleich 510°C, noch stärker bevorzugt höher als oder gleich 350°C und niedriger als oder gleich 450°C.
  • Die Wärmebehandlung wird in einer Inertgasatmosphäre, die Stickstoff oder ein Edelgas, wie z. B. Helium, Neon, Argon, Xenon oder Krypton, enthält, durchgeführt. Ferner kann, nachdem eine Wärmebehandlung in einer Inertgasatmosphäre durchgeführt worden ist, eine Wärmebehandlung zusätzlich in einer Sauerstoffatmosphäre oder einer Trockenluftatmosphäre (Luft, deren Taupunkt niedriger als oder gleich –80°C, bevorzugt niedriger als oder gleich –100°C, stärker bevorzugt niedriger als oder gleich –120°C ist) durchgeführt werden. Es sei angemerkt, dass vorzugsweise Wasserstoff, Wasser und dergleichen nicht in einem Inertgas und Sauerstoff, wie in der Trockenluft, enthalten sind und der Taupunkt bevorzugt niedriger als oder gleich –80°C, stärker bevorzugt niedriger als oder gleich –100°C ist. Die Zeitdauer der Behandlung beträgt 3 Minuten bis 24 Stunden.
  • Bei der Wärmebehandlung kann anstatt eines Elektroofens eine beliebige Einrichtung zum Erwärmen eines Objekts durch Wärmeleitung oder Wärmestrahlung von einem Erhitzer, wie z. B. einem Widerstands-Erhitzer, verwendet werden. Beispielsweise kann eine schnelle thermische Ausheilungs-(rapid thermal anneal, RTA-)Einrichtung, wie z. B. eine GRTA-(gas rapid thermal anneal)Einrichtung oder eine LRTA-(lamp rapid thermal anneal)Einrichtung, verwendet werden. Eine LRTA-Einrichtung ist eine Einrichtung zum Erwärmen eines Objekts durch Bestrahlung mit Licht (elektromagnetischen Wellen), das von einer Lampe emittiert wird, wie z. B. einer Halogenlampe, einer Metall-Halogenid-Lampe, einer Xenonbogenlampe, einer Kohlebogenlampe, einer Hochdruck-Natriumlampe oder einer Hochdruck-Quecksilberlampe. Eine GRTA-Einrichtung ist eine Einrichtung zum Durchführen einer Wärmebehandlung unter Verwendung eines Hochtemperaturgases. Als Hochtemperaturgas wird ein Inertgas, wie z. B. Stickstoff, oder ein Edelgas, wie z. B. Argon, verwendet.
  • Nachdem eine Wärmebehandlung bei 450°C eine Stunde lang in einer Stickstoffatmosphäre durchgeführt worden ist, wird hier eine Wärmebehandlung bei 450°C eine Stunde lang in einer Sauerstoffatmosphäre durchgeführt.
  • Durch die vorstehenden Schritte können Sauerstofffehlstellen in den Oxidhalbleiterfilmen verringert werden. Die Oxidhalbleiterfilme können eine niedrige Dichte von lokalisierten Zuständen aufweisen.
  • Es sei angemerkt, dass die Wärmebehandlung nicht in diesem Schritt, sondern in einem nachfolgenden Schritt durchgeführt werden kann. Mit anderen Worten: In einem später durchzuführenden Erwärmungsschritt kann ein Teil von Sauerstoff in dem Oxidhalbleiterfilm 106a, dem Sauerstoff zugesetzt worden ist, auf den Oxidhalbleiterfilm 109 übertragen werden kann. Als Ergebnis kann die Anzahl von Erwärmungsschritten verringert werden.
  • Nachdem eine Maske durch einen Lithografieprozess über dem Oxidhalbleiterfilm 109a ausgebildet worden ist, werden dann ein Teil des Oxidhalbleiterfilms 106b und ein Teil des Oxidhalbleiterfilms 109a unter Verwendung der Maske geätzt. Daher werden der Oxidhalbleiterfilm 107 und ein Oxidhalbleiterfilm 110 wie in 3D ausgebildet. Dann wird die Maske entfernt. Es sei angemerkt, dass in dem Ätzschritt vorzugsweise ein Teil des Isolierfilms 104 geätzt wird. Als Ergebnis kann ein Transistor mit der S-Kanal-Struktur ausgebildet werden, bei dem in der Kanalbreitenrichtung die Seitenflächen des Oxidhalbleiterfilms 107 und des Oxidhalbleiterfilms 111 der Gate-Elektrode 119 zugewandt sind, wobei der Gate-Isolierfilm dazwischen angeordnet ist. Hier wird der Isolierfilm 104, der teilweise geätzt wird, als der Gate-Isolierfilm 105 bezeichnet.
  • Hier wird eine Maske durch einen Lithografieprozess über dem Oxidhalbleiterfilm 109a ausgebildet, und der Oxidhalbleiterfilm 106b und der Oxidhalbleiterfilm 109a werden einem Nassätzen unter Verwendung der Maske unterzogen, so dass der Oxidhalbleiterfilm 107 und der Oxidhalbleiterfilm 110 ausgebildet werden.
  • Als Nächstes wird das Paar von Elektroden 113a und 113b wie in 4A über dem Oxidhalbleiterfilm 110 ausgebildet.
  • Ein Verfahren zum Ausbilden des Paars von Elektroden 113a und 113b wird nachstehend beschrieben. Ein leitender Film wird durch ein Sputterverfahren, ein chemisches Gasphasenabscheidungs-(CVD-)Verfahren, wie z. B. ein metallorganisches chemisches Gasphasenabscheidungs-(MOCVD-)Verfahren, ein chemisches Metall-Gasphasenabscheidungs-Verfahren, ein Atomlagenabscheidungs-(ALD-)Verfahren oder ein plasmaunterstütztes chemisches Gasphasenabscheidungs-(PECVD-)Verfahren, ein Verdampfungsverfahren, ein Pulslaserabscheidungs-(PLD-)Verfahren oder dergleichen ausgebildet. Eine Maske wird dann durch einen Lithografieprozess über dem leitenden Film ausgebildet. Dann wird ein Teil des leitenden Films unter Verwendung der Maske geätzt, um das Paar von Elektroden 113a und 113b auszubilden. Danach wird die Maske entfernt.
  • Es sei angemerkt, dass in dem Fall, in dem ein Transistor mit einer sehr kurzen Kanallänge ausgebildet wird, mindestens der leitende Film in einem Bereich, in dem das Paar von Elektroden 113a und 113b zu trennen ist, unter Verwendung einer Fotolackmaske geätzt wird, die durch ein Verfahren, das für Mikrostrukturierung geeignet ist, wie z. B. Elektronenstrahlbelichtung, Flüssigkeitsimmersionsbelichtung oder EUV-Belichtung, verarbeitet wird. Es sei angemerkt, dass unter Verwendung eines positiven Fotolacks für die Fotolackmaske der freigelegte Bereich minimiert werden kann, um die Ausbeute zu verbessern. Auf die oben beschriebene Weise kann ein Transistor mit einer Kanallänge von 100 nm oder weniger, weiterhin 30 nm oder weniger ausgebildet werden. Alternativ kann eine Feinverarbeitung durch eine Belichtungstechnologie durchgeführt werden, bei der Licht mit einer sehr kurzen Wellenlänge (z. B. Extrem-Ultraviolett-(EUV-)Strahlung), Röntgenstrahlen oder dergleichen verwendet wird.
  • Ein 10 nm dicker Wolframfilm wird hier durch ein Sputterverfahren als leitender Film ausgebildet. Dann wird eine Maske durch einen Lithografieschritt über dem leitenden Film ausgebildet, und der leitende Film wird einem Trockenätzen unter Verwendung der Maske unterzogen, so dass das Paar von Elektroden 113a und 113b ausgebildet wird.
  • Nach der Ausbildung des Paars von Elektroden 113a und 113b wird vorzugsweise eine Reinigungsbehandlung durchgeführt, um einen Ätzrückstand zu entfernen. Durch diese Reinigungsbehandlung kann ein Kurzschluss des Paars von Elektroden 113a und 113b unterdrückt werden. Die Reinigungsbehandlung kann unter Verwendung einer alkalischen Lösung, wie z. B. einer Tetramethylammoniumhydroxid-(TMAH-)Lösung, oder einer säurehaltigen Lösung, wie z. B. einer verdünnten Flusssäure, einer Oxalsäurelösung oder einer Phosphorsäurelösung, durchgeführt werden. Durch die Reinigungsbehandlung wird ein Teil des Oxidhalbleiterfilms 110 geätzt, so dass der Oxidhalbleiterfilm 111 mit einer Vertiefung ausgebildet wird.
  • Als Nächstes wird wie in 4B der Oxidhalbleiterfilm 115 über dem Oxidhalbleiterfilm 111 und dem Paar von Elektroden 113a und 113b ausgebildet, der Gate-Isolierfilm 117 wird über dem Oxidhalbleiterfilm 115 ausgebildet, und die Gate-Elektrode 119 wird über dem Gate-Isolierfilm 117 ausgebildet.
  • Nachstehend wird ein Verfahren zum Ausbilden des Oxidhalbleiterfilms 115, des Gate-Isolierfilms 117 und der Gate-Elektrode 119 beschrieben. Zuerst wird ein Oxidhalbleiterfilm unter Verwendung eines beliebigen der Verfahren ausgebildet, die zum Ausbilden des Oxidhalbleiterfilms 106 verwendet werden können. Als Nächstes wird ein Isolierfilm unter Verwendung eines beliebigen der Verfahren ausgebildet, die zum Ausbilden des Isolierfilms 104 verwendet werden können. Dann wird ein leitender Film ausgebildet. Eine Maske wird dann durch einen Lithografieprozess über dem leitenden Film ausgebildet. Als Nächstes werden der Oxidhalbleiterfilm, der Isolierfilm und der leitende Film unter Verwendung der Maske geätzt, um den Oxidhalbleiterfilm 115, den Gate-Isolierfilm 117 und die Gate-Elektrode 119 auszubilden. Danach wird die Maske entfernt.
  • Hier wird als Oxidhalbleiterfilm ein 5 nm dicker In-Ga-Zn-Oxidfilm (In:Ga:Zn = 1:3:2) durch ein Sputterverfahren ausgebildet. Als Nächstes wird als Isolierfilm ein 10 nm dicker Siliziumoxynitridfilm durch ein CVD-Verfahren ausgebildet. Dann wird ein 20 nm dicker Wolframfilm durch ein Sputterverfahren als leitender Film ausgebildet. Eine Maske wird dann durch einen Fotolithografieprozess über dem leitenden Film ausgebildet. Als Nächstes werden der Oxidhalbleiterfilm, der Isolierfilm und der leitende Film unter Verwendung der Maske geätzt, um den Oxidhalbleiterfilm 115, den Gate-Isolierfilm 117 und die Gate-Elektrode 119 auszubilden. Danach wird die Maske entfernt.
  • Bei dem Transistor 100 wird die Abgabe von Sauerstoff aus Seitenflächen des Oxidhalbleiterfilms 111 in der Kanalbreitenrichtung unterdrückt, indem der Oxidhalbleiterfilm 115 bereitgestellt wird, in dem Sauerstofffehlstellen unwahrscheinlich erzeugt werden, so dass die Erzeugung von Sauerstofffehlstellen unterdrückt werden kann. Als Ergebnis kann ein Transistor bereitgestellt werden, der verbesserte elektrische Eigenschaften und eine hohe Zuverlässigkeit aufweist.
  • Als Nächstes werden, wie in 4C dargestellt, der Isolierfilm 121 und der Isolierfilm 123 nacheinander über dem Gate-Isolierfilm 105, dem Paar von Elektroden 113a und 113b, dem Oxidhalbleiterfilm 115, dem Gate-Isolierfilm 117 und der Gate-Elektrode 119 ausgebildet. Danach wird vorzugsweise eine Wärmebehandlung durchgeführt.
  • Die Isolierfilme 121 und 123 können je nach Bedarf durch ein Sputterverfahren, ein CVD-Verfahren oder dergleichen ausgebildet werden.
  • In dem Fall, in dem die Isolierfilme 121 und 123 Oxidisolierfilme sind, die mehr Sauerstoff enthalten als die stöchiometrische Zusammensetzung, können sie durch ein CVD-Verfahren, ein Sputterverfahren oder dergleichen ausgebildet werden. Nachdem die Oxidisolierfilme durch ein CVD-Verfahren, ein Sputterverfahren oder dergleichen ausgebildet worden sind, kann Sauerstoff den Oxidisolierfilmen durch ein Ionenimplantationsverfahren, ein Ionendotierverfahren, eine Plasmabehandlung oder dergleichen zugesetzt werden.
  • Die Wärmebehandlung wird vorzugsweise bei einer Temperatur von niedriger als die Ausbildungstemperatur des Isolierfilms 104 durchgeführt. In diesem Fall wird Stickstoffoxid unwahrscheinlich in dem Isolierfilm 104 durch die Wärmebehandlung erzeugt. Zudem kann die Anzahl von Einfangstellen für Ladungsträger in dem Rückkanal des Transistors verringert werden. Die Temperatur der Wärmebehandlung ist typischerweise höher als oder gleich 150°C und niedriger als die untere Entspannungsgrenze des Substrats, bevorzugt höher als oder gleich 250°C und niedriger als oder gleich 500°C, stärker bevorzugt höher als oder gleich 350°C und niedriger als oder gleich 450°C.
  • Ein 40 nm dicker Aluminiumoxidfilm wird hier als der Isolierfilm 121 durch ein Sputterverfahren ausgebildet, und ein 150 nm dicker Siliziumoxynitridfilm wird durch ein CVD-Verfahren als der Isolierfilm 123 ausgebildet. Eine Wärmebehandlung wird ferner eine Stunde lang bei 350°C in einer Sauerstoffatmosphäre durchgeführt.
  • Durch die vorstehenden Schritte wird die Dichte von lokalisierten Zuständen der Oxidhalbleiterfilme verringert, und daher kann ein Transistor mit ausgezeichneten elektrischen Eigenschaften hergestellt werden. Darüber hinaus kann ein äußerst zuverlässiger Transistor mit geringen Schwankungen der elektrischen Eigenschaften über die Zeit oder aufgrund eines Belastungstests hergestellt werden.
  • <Bandstruktur>
  • Nun wird eine Bandstruktur beschrieben. Zum leichten Verständnis ist die Bandstruktur mit den Energieniveaus (Ec) am Minimum des Leitungsbandes des Gate-Isolierfilms 105, des Oxidhalbleiterfilms 107, des Oxidhalbleiterfilms 111, des Oxidhalbleiterfilms 115 und des Gate-Isolierfilms 117 dargestellt.
  • Wie in 5A und 5B dargestellt, ändert sich die Energie am Minimum des Leitungsbandes in den Oxidhalbleiterfilmen 107, 111 und 115 stetig. Dies kann auch durch den Umstand erklärt werden, dass sich die Bestandselemente der Oxidhalbleiterfilme 107, 111 und 115 gleichen und dass Sauerstoff leicht zwischen den Oxidhalbleiterfilmen 107, 111 und 115 diffundiert. Deshalb weisen die Oxidhalbleiterfilme 107, 111 und 115 eine stetige physikalische Eigenschaft auf, obwohl sie eine Schichtanordnung aus Filmen mit unterschiedlichen Zusammensetzungen sind.
  • Die Oxidhalbleiterfilme, die die gleichen Hauptkomponenten enthalten und übereinander angeordnet sind, sind nicht einfach übereinander angeordnet, sondern derart ausgebildet, dass sie einen stetigen Übergang (hier im Besonderen eine Wannen-Struktur mit einer U-Form, bei der sich die Energie am Minimum des Leitungsbandes stetig zwischen den Filmen ändert (U-förmige Wanne)) aufweisen. Mit anderen Worten: Eine mehrschichtige Struktur ist derart ausgebildet, dass an jeder Grenzfläche keine Verunreinigungen, die ein Defektniveau, wie z. B. ein Einfangzentrum (trap center) oder ein Rekombinationszentrum (recombination center), bilden, existieren. Wenn Verunreinigungen zwischen den Filmen des mehrschichtigen Films gemischt werden, geht die Kontinuität des Energiebandes verloren, und Ladungsträger verschwinden durch eine Einfangstelle oder Rekombination an der Grenzfläche.
  • Es sei angemerkt, dass 5A den Fall zeigt, in dem das Energieniveau (Ec) am Minimum des Leitungsbandes des Oxidhalbleiterfilms 107 und dasjenige des Oxidhalbleiterfilms 115 einander gleichen; jedoch können sie sich voneinander unterscheiden. Beispielsweise zeigt 5B einen Teil der Bandstruktur in dem Fall, in dem das Energieniveau (Ec) am Minimum des Leitungsbandes des Oxidhalbleiterfilms 115 am Vakuumniveau näher liegt als dasjenige des Oxidhalbleiterfilms 107.
  • Wie in 5A und 5B gezeigt, dient der Oxidhalbleiterfilm 111 als Wanne, und ein Kanal des Transistors 100 wird in dem Oxidhalbleiterfilm 111 gebildet. Es sei angemerkt, dass ein Kanal mit einer U-förmigen Wannen-Struktur, bei der sich die Energie am Minimum des Leitungsbandes stetig wie bei den Oxidhalbleiterfilmen 107, 111 und 115 ändert, auch als eingebetteter Kanal bezeichnet werden kann.
  • Es sei angemerkt, dass Einfangniveaus (trap levels), die auf Verunreinigungen oder Defekte zurückzuführen sind, in der Nähe der Grenzfläche zwischen einem Isolierfilm, wie z. B. einem Siliziumoxidfilm, und jedem der Oxidhalbleiterfilme 107 und 115 gebildet werden können. Der Oxidhalbleiterfilm 111 kann dank der Oxidhalbleiterfilme 107 und 115 getrennt von den Einfangniveaus positioniert sein. Jedoch könnten dann, wenn der Unterschied zwischen der Energie (Ec) am Minimum des Leitungsbandes des Oxidhalbleiterfilms 107 oder 115 und der Energie (Ec) am Minimum des Leitungsbandes des Oxidhalbleiterfilms 111 klein ist, Elektronen in dem Oxidhalbleiterfilm 111 über den Energieunterschied hinüber die Einfangniveaus erreichen. Wenn Elektronen, die zu negativen Ladungen werden, von den Einfangniveaus eingefangen werden, werden negative feste Ladungen an der Grenzfläche zu dem Isolierfilm erzeugt, wodurch die Schwellenspannung des Transistors in positiver Richtung verschoben wird.
  • Um Schwankungen der Schwellenspannung des Transistors zu verringern, benötigt man deshalb einen Energieunterschied zwischen dem Ec am Minimum des Leitungsbandes des Oxidhalbleiterfilms 111 und dem Ec am Minimum des Leitungsbandes jedes der Oxidhalbleiterfilme 107 und 115. Der Energieunterschied ist bevorzugt größer als oder gleich 0,1 eV, stärker bevorzugt größer als oder gleich 0,2 eV.
  • Die Oxidhalbleiterfilme 107, 111 und 115 enthalten vorzugsweise einen Kristallteil. Im Besonderen kann ein Transistor, der einen Oxidhalbleiterfilm mit einem Kristall mit Ausrichtung bezüglich der c-Achse beinhaltet, stabile elektrische Eigenschaften aufweisen.
  • Bei der in 5B dargestellten Bandstruktur kann anstelle des Oxidhalbleiterfilms 115 ein In-Ga-Oxidfilm (z. B. ein In-Ga-Oxidfilm mit einem Atomverhältnis von In:Ga = 7:93) zwischen dem Oxidhalbleiterfilm 111 und dem Gate-Isolierfilm 117 bereitgestellt werden.
  • Für den Oxidhalbleiterfilm 111 wird ein Oxidhalbleiterfilm mit höherer Elektronenaffinität als diejenigen der Oxidhalbleiterfilme 107 und 115 verwendet. Zum Beispiel weist der Oxidhalbleiter, der für den Oxidhalbleiterfilm 111 verwendet wird, eine Elektronenaffinität auf, die höher ist als diejenige jedes der Oxidhalbleiterfilme 107 und 115 um 0,07 eV oder mehr und 1,3 eV oder weniger, bevorzugt 0,1 eV oder mehr und 0,7 eV oder weniger, stärker bevorzugt 0,2 eV oder mehr und 0,4 eV oder weniger.
  • Da der bei dieser Ausführungsform beschriebene Transistor die Oxidhalbleiterfilme 107 und 115 beinhaltet, die jeweils eine oder mehrere Arten von Metallelementen enthalten, die in dem Oxidhalbleiterfilm 111 enthalten ist/sind, werden Grenzflächenniveaus an der Grenzfläche zwischen dem Oxidhalbleiterfilm 107 und dem Oxidhalbleiterfilm 111 sowie an der Grenzfläche zwischen dem Oxidhalbleiterfilm 115 und dem Oxidhalbleiterfilm 111 mit geringerer Wahrscheinlichkeit gebildet. Somit können durch die Oxidhalbleiterfilme 107 und 115 Schwankungen oder Veränderungen der elektrischen Eigenschaften des Transistors, wie z. B. der Schwellenspannung, verringert werden.
  • Wenn ein Kanal an der Grenzfläche zwischen dem Gate-Isolierfilm 117 und dem Oxidhalbleiterfilm 111 gebildet wird, tritt eine Grenzflächenstreuung an der Grenzfläche auf, und die Feldeffektbeweglichkeit des Transistors kann in einigen Fällen abnehmen. Bei dem Transistor dieser Struktur enthält jedoch der Oxidhalbleiterfilm 115 eine oder mehrere Arten von Metallelementen, die in dem Oxidhalbleiterfilm 111 enthalten ist/sind. Deshalb tritt eine Streuung von Ladungsträgern an der Grenzfläche zwischen dem Oxidhalbleiterfilm 111 und dem Oxidhalbleiterfilm 115 mit geringerer Wahrscheinlichkeit auf, und somit kann die Feldeffektbeweglichkeit des Transistors erhöht werden.
  • <Modifikationsbeispiel 1>
  • Anhand von 6A bis 6C werden Transistoren beschrieben, die einen Oxidhalbleiterfilm und einen Gate-Isolierfilm beinhalten, deren Formen sich von denjenigen des Oxidhalbleiterfilms 115 und des Gate-Isolierfilms 117 in dem Transistor 100 in 1A bis 1C unterscheiden.
  • Ein Transistor 100a in 6A beinhaltet einen Oxidhalbleiterfilm 115a, der in Kontakt mit dem Oxidhalbleiterfilm 111 und dem Paar von Elektroden 113a und 113b ist, und einen Gate-Isolierfilm 117a, der in Kontakt mit dem Oxidhalbleiterfilm 115a ist. Der Gate-Isolierfilm 117a ist auch in Kontakt mit der Gate-Elektrode 119.
  • Bei dem Transistor 100a sind Endabschnitte des Oxidhalbleiterfilms 115a und des Gate-Isolierfilms 117a weiter außen positioniert als ein Endabschnitt der Gate-Elektrode 119.
  • Ein Transistor 100b in 6B beinhaltet einen Oxidhalbleiterfilm 115b, der in Kontakt mit dem Oxidhalbleiterfilm 111 und dem Paar von Elektroden 113a und 113b ist, und einen Gate-Isolierfilm 117b, der in Kontakt mit dem Oxidhalbleiterfilm 115b ist. Der Gate-Isolierfilm 117b ist auch in Kontakt mit der Gate-Elektrode 119.
  • Bei dem Transistor 100b sind der Oxidhalbleiterfilm 115b und der Gate-Isolierfilm 117b jeweils ununterbrochen und bedecken das Paar von Elektroden 113a und 113b sowie den Gate-Isolierfilm 105.
  • Ein Transistor 100c in 6C beinhaltet einen Oxidhalbleiterfilm 115c, der in Kontakt mit dem Oxidhalbleiterfilm 111 und dem Paar von Elektroden 113a und 113b ist, und einen Gate-Isolierfilm 117b, der in Kontakt mit dem Oxidhalbleiterfilm 115c ist. Der Gate-Isolierfilm 117b ist auch in Kontakt mit der Gate-Elektrode 119.
  • Bei dem Transistor 100c ist ein Endabschnitt des Oxidhalbleiterfilms 115c weiter außen positioniert als ein Endabschnitt der Gate-Elektrode 119, und der Gate-Isolierfilm 117b ist ununterbrochen und bedeckt den Oxidhalbleiterfilm 115c, das Paar von Elektroden 113a und 113b sowie den Gate-Isolierfilm 105.
  • Die Oxidhalbleiterfilme 115a, 115b und 115c können angemessen unter Verwendung des gleichen Materials wie der Oxidhalbleiterfilm 115 ausgebildet werden. Die Gate-Isolierfilme 117a und 117b können angemessen unter Verwendung des gleichen Materials wie der Gate-Isolierfilm 117 ausgebildet werden.
  • Nun werden Herstellungsverfahren der Transistoren 100a, 100b und 100C beschrieben.
  • Zuerst wird das Herstellungsverfahren des Transistors 100a beschrieben. Durch die Schritte in 3A bis 3D und 4A werden die Gate-Elektrode 103, der Gate-Isolierfilm 105, der Oxidhalbleiterfilm 107, der Oxidhalbleiterfilm 111 und das Paar von Elektroden 113a und 113b über dem Substrat 101 ausgebildet.
  • Dann wird ein Oxidhalbleiterfilm, der zu dem Oxidhalbleiterfilm 115a wird, über dem Gate-Isolierfilm 105, dem Oxidhalbleiterfilm 111 und dem Paar von Elektroden 113a und 113b ausgebildet. Des Weiteren wird ein Isolierfilm, der zu dem Gate-Isolierfilm 117a wird, über dem Oxidhalbleiterfilm ausgebildet, der zu dem Oxidhalbleiterfilm 115a wird. Als Nächstes wird ein leitender Film über dem Isolierfilm ausgebildet, der zu dem Gate-Isolierfilm 117a wird. Des Weiteren wird eine Maske durch einen Lithografieprozess über dem leitenden Film ausgebildet, und ein Ätzen wird unter Verwendung der Maske durchgeführt, um die Gate-Elektrode 119 auszubilden. Dann wird die Maske entfernt.
  • Da in dem Ätzschritt das Paar von Elektroden 113a und 113b mit dem Isolierfilm, der zu dem Gate-Isolierfilm 117a wird, bedeckt ist, kann verhindert werden, dass Oberflächen des Paars von Elektroden 113a und 113b elektrische Ladungen aufweisen. Daher ist es unwahrscheinlich, dass die elektrostatische Zerstörung zwischen der Gate-Elektrode 119 und dem Paar von Elektroden 113a und 113b verursacht wird, und die Ausbeute kann erhöht werden.
  • Als Nächstes wird eine Maske durch einen Lithografieprozess über der Gate-Elektrode 119 und dem Isolierfilm, der zu dem Gate-Isolierfilm 117a wird, ausgebildet, und der Oxidhalbleiterfilm, der zu dem Oxidhalbleiterfilm 115a wird, und der Isolierfilm, der zu dem Gate-Isolierfilm 117a wird, werden unter Verwendung der Maske geätzt, wodurch der Oxidhalbleiterfilm 115a und der Gate-Isolierfilm 117a ausgebildet werden.
  • Da in dem Ätzschritt die Gate-Elektrode 119 mit der Maske bedeckt ist, kann verhindert werden, dass eine Oberfläche der Gate-Elektrode 119 elektrische Ladungen aufweist. Daher ist es weniger wahrscheinlich, dass, obwohl das Paar von Elektroden 113a und 113b bei der Ausbildung des Oxidhalbleiterfilms 115a und des Gate-Isolierfilms 117a freiliegt, die elektrostatische Zerstörung zwischen der Gate-Elektrode 119 und dem Paar von Elektroden 113a und 113b verursacht wird; somit kann die Ausbeute erhöht werden.
  • Die nachfolgenden Schritte sind gleich denjenigen des Transistors 100 der Ausführungsform 1. Durch die nachfolgenden Schritte kann der Transistor 100a hergestellt werden.
  • Bezüglich des Transistors 100b werden durch die Schritte von 3A bis 3D und 4A die Gate-Elektrode 103, der Gate-Isolierfilm 105, der Oxidhalbleiterfilm 107, der Oxidhalbleiterfilm 111 und das Paar von Elektroden 113a und 113b über dem Substrat 101 ausgebildet.
  • Als Nächstes wird der Oxidhalbleiterfilm 115b über dem Gate-Isolierfilm 105, dem Oxidhalbleiterfilm 111 und dem Paar von Elektroden 113a und 113b ausgebildet, und der Gate-Isolierfilm 117b wird über dem Oxidhalbleiterfilm 115b ausgebildet. Dann wird die Gate-Elektrode 119 über dem Gate-Isolierfilm 117b ausgebildet.
  • Die nachfolgenden Schritte sind gleich denjenigen des Transistors 100 der Ausführungsform 1. Durch die nachfolgenden Schritte kann der Transistor 100b hergestellt werden.
  • Bezüglich des Transistors 100c werden durch die Schritte von 3A bis 3D und 4A die Gate-Elektrode 103, der Gate-Isolierfilm 105, der Oxidhalbleiterfilm 107, der Oxidhalbleiterfilm 111 und das Paar von Elektroden 113a und 113b über dem Substrat 101 ausgebildet.
  • Als Nächstes wird ein Oxidhalbleiterfilm, der zu dem Oxidhalbleiterfilm 115c wird, über dem Gate-Isolierfilm 105, dem Oxidhalbleiterfilm 111 und dem Paar von Elektroden 113a und 113b ausgebildet, und dann wird eine Maske über dem Oxidhalbleiterfilm durch einen Lithografieprozess ausgebildet. Der Oxidhalbleiterfilm wird unter Verwendung der Maske geätzt, um den Oxidhalbleiterfilm 115c auszubilden. Dann wird die Maske entfernt.
  • Als Nächstes wird der Gate-Isolierfilm 117b über dem Oxidhalbleiterfilm 115c ausgebildet. Dann wird die Gate-Elektrode 119 über dem Gate-Isolierfilm 117b ausgebildet.
  • Die nachfolgenden Schritte sind gleich denjenigen des Transistors 100 der Ausführungsform 1. Durch die nachfolgenden Schritte kann der Transistor 100c hergestellt werden.
  • <Modifikationsbeispiel 2>
  • Anhand von 7A bis 7D wird ein Transistor beschrieben, der ein Paar von Elektroden beinhaltet, dessen Form sich von derjenigen des Paars von Elektroden 113a und 113b in dem Transistor 100 in 1A bis 1C unterscheidet.
  • 7A bis 7D sind eine Draufsicht und Querschnittsansichten eines Transistors 100d in einer Halbleitervorrichtung. 7A ist eine Draufsicht auf den Transistor 100d, 7B ist eine Querschnittsansicht entlang der Strichpunktlinie A-B in 7A, 7C ist eine Querschnittsansicht entlang der Strichpunktlinie C-D in 7A, und 7D ist eine Querschnittsansicht entlang der Strichpunktlinie E-F in 7A.
  • 7B ist eine Querschnittsansicht des Transistors 100d in der Kanallängsrichtung, 7C ist eine Querschnittsansicht des Transistors 100d in der Kanalbreitenrichtung, und 7D ist eine Querschnittsansicht des Transistors 100d in der Kanalbreitenrichtung, die den Bereich zeigt, in dem das Paar von Elektroden und die Oxidhalbleiterfilme übereinander angeordnet sind.
  • Es sei angemerkt, dass in 7A der Einfachheit halber das Substrat 101, der Gate-Isolierfilm 105, der Oxidhalbleiterfilm 107, der Gate-Isolierfilm 117, der Isolierfilm 121, der Isolierfilm 123 und dergleichen nicht dargestellt sind.
  • Der Transistor 100d in 7A bis 7D beinhaltet ein Paar von Elektroden 113c und 113d, die nicht in Kontakt mit den Seitenflächen des Oxidhalbleiterfilms 107 und des Oxidhalbleiterfilms 111 jedoch in Kontakt mit der oberen Oberfläche des Oxidhalbleiterfilms 111 sind. Des Weiteren beinhaltet der Transistor 100d Stecker 127a und 127b, die in Kontakt mit dem Paar von Elektroden 113c und 113d in Öffnungen 125a und 125b sind, die in dem Isolierfilm 121 und dem Isolierfilm 123 bereitgestellt sind.
  • Da die Seitenflächen der Oxidhalbleiterfilme 107 und 111 wie in 7D nicht in Kontakt mit dem Paar von Elektroden 113c und 113d in der Kanalbreitenrichtung sind, wird das elektrische Feld der Gate-Elektrode 119 nicht von dem Paar von Elektroden 113c und 113d gesperrt. Als Ergebnis kann die Wirkung des elektrischen Feldes der Gate-Elektrode 119 an den Seitenflächen der Oxidhalbleiterfilme 107 und 111 erhöht werden, und dieser Transistor kann daher einen ausgezeichneten Subthreshold-Swing-Wert (nachstehend als S-Wert bezeichnet) und eine hohe Feldeffektbeweglichkeit aufweisen. Es sei angemerkt, dass der S-Wert der Wert einer Gate-Spannung ist, die nötig ist, um den Durchlassstrom um eine Stelle zu ändern; ein kleinerer S-Wert bedeutet bessere Transistoreigenschaften.
  • Als Nächstes wird ein Herstellungsverfahren des Transistors 100d anhand von 3A bis 3D und 8A bis 8C beschrieben. Hier wird das Herstellungsverfahren des Transistors 100d unter Bezugnahme auf Querschnittsansichten entlang den Strichpunktlinien A-B und C-D in 7A beschrieben.
  • Durch die Schritte von 3A bis 3C werden die Gate-Elektrode 103, der Isolierfilm 104, der Oxidhalbleiterfilm 106b und der Oxidhalbleiterfilm 109a über dem Substrat 101 ausgebildet. Als Nächstes wird ein leitender Film 112 über dem Oxidhalbleiterfilm 109a ausgebildet (siehe 8A).
  • Der leitende Film 112 kann angemessen durch das Ausbildungsverfahren des Paars von Elektroden 113a und 113b der Ausführungsform 1 ausgebildet werden.
  • Als Nächstes wird eine Maske über dem leitenden Film 112 durch einen Lithografieprozess ausgebildet, und dann werden der Oxidhalbleiterfilm 106b, der Oxidhalbleiterfilm 109a und der leitende Film 112 unter Verwendung der Maske geätzt, um den Oxidhalbleiterfilm 107, den Oxidhalbleiterfilm 110 und einen leitenden Film 113 auszubilden. In diesem Schritt wird ein Teil des Isolierfilms 104 auch geätzt, so dass der Gate-Isolierfilm 105 ausgebildet wird (siehe 8B).
  • In dem Ätzschritt wird die Form der Fotolackmaske geändert; wenn ein Ätzen unter Verwendung lediglich der Fotolackmaske ohne harte Maske durchgeführt wird, könnten sich die Formen des ausgebildeten Oxidhalbleiterfilms 107 und Oxidhalbleiterfilms 110 von vorbestimmten Formen unterscheiden. Dieses Problem entsteht in bedeutender Weise bei der Mikrostrukturierung, wie z. B. Elektronenstrahlbelichtung, Flüssigkeitsimmersionsbelichtung oder EUV-Belichtung. Da jedoch der leitende Film 112, der über dem Oxidhalbleiterfilm 109a bereitgestellt ist, als harte Maske hier dient, können der Oxidhalbleiterfilm 107 und der Oxidhalbleiterfilm 110 mit vorbestimmten Formen erhalten werden.
  • Dann wird eine Maske durch einen Lithografieprozess über dem leitenden Film 113 ausgebildet, und der leitende Film 113 wird unter Verwendung der Maske geätzt, um das Paar von Elektroden 113c und 113d auszubilden. Im Falle der Verwendung eines positiven Fotolacks als Maske kann die Zeit für die Belichtung verkürzt werden. In dem Ätzschritt kann ein Teil des Oxidhalbleiterfilms 110 geätzt werden, um eine Vertiefung auszubilden. Hier wird der Oxidhalbleiterfilm mit einer Vertiefung als der Oxidhalbleiterfilm 111 bezeichnet (siehe 8C).
  • Dann werden durch die Schritte, die denjenigen in 4B ähnlich sind, der Oxidhalbleiterfilm 115, der Gate-Isolierfilm 117 und die Gate-Elektrode 119 ausgebildet. Auf diese Weise kann der in 7A bis 7D dargestellte Transistor 100d hergestellt werden.
  • Es sei angemerkt, dass wie in 9 ein Paar von Elektroden 113g und 113h enthalten sein kann, die über dem Paar von Elektroden 113c und 113d bereitgestellt sind und in Kontakt mit den Seitenflächen des Oxidhalbleiterfilms 107 und des Oxidhalbleiterfilms 111 in der Kanallängsrichtung des Transistors sind. In 9 ist die Elektrode 113g in Kontakt mit der Elektrode 113c, und die Elektrode 113h ist in Kontakt mit der Elektrode 113d.
  • <Modifikationsbeispiel 3>
  • Ein Transistor, der den Oxidhalbleiterfilm 111 mit einer anderen Form als diejenige in dem Transistor 100 in 1A bis 1C beinhaltet, wird anhand von 10A bis 10C beschrieben.
  • 10A bis 10C sind eine Draufsicht und Querschnittsansichten eines Transistors 100e in einer Halbleitervorrichtung. 10A ist eine Draufsicht auf den Transistor 100e, 10B ist eine Querschnittsansicht entlang der Strichpunktlinie A-B in 10A, und 10C ist eine Querschnittsansicht entlang der Strichpunktlinie C-D in 10A.
  • 10B ist eine Querschnittsansicht des Transistors 100e in der Kanallängsrichtung, und 10C ist eine Querschnittsansicht des Transistors 100e in der Kanalbreitenrichtung.
  • Es sei angemerkt, dass in 10A der Einfachheit halber das Substrat 101, der Gate-Isolierfilm 105, der Oxidhalbleiterfilm 107, der Gate-Isolierfilm 117, der Isolierfilm 121, der Isolierfilm 123 und dergleichen nicht dargestellt sind.
  • Wie in 10C dargestellt, beinhaltet der Transistor 100e einen Oxidhalbleiterfilm 111a, dessen Querschnitt in der Kanalbreitenrichtung im Wesentlichen dreieckig oder im Wesentlichen trapezförmig ist. Hier bezeichnen das wesentliche Dreieck und das wesentliche Trapezoid die Formen, in denen der Winkel zwischen der Bodenfläche in Kontakt mit dem Oxidhalbleiterfilm 107 und der Seitenfläche in Kontakt mit dem Oxidhalbleiterfilm 115 in dem Oxidhalbleiterfilm 111a größer als 0° und kleiner als oder gleich 85°, oder größer als oder gleich 30° und kleiner als oder gleich 80° ist. Zudem kann die Oberfläche an der Seite, die der Bodenfläche entgegengesetzt ist, eine spitze Ecke oder eine abgerundete Ecke aufweisen. Die Form kann einen Gipfelpunkt an der Seite, die der Bodenfläche entgegengesetzt ist, aufweisen.
  • Im Vergleich zu einem oberen Bereich in einem Oxidhalbleiterfilm, dessen Querschnitt in der Kanalbreitenrichtung im Wesentlichen rechteckig ist, weist ein oberer Bereich in dem Oxidhalbleiterfilm 111a, dessen Querschnitt im Wesentlichen dreieckig oder trapezförmig ist, eine kleine Querschnittsfläche auf. Dies verkleinert einen Bereich mit hoher Stromdichte an der Seite des Gate-Isolierfilms 117. Als Ergebnis können ein ausgezeichneter S-Wert und ein erhöhter Durchlassstrom erzielt werden.
  • Ein Verfahren zum Ausbilden des Oxidhalbleiterfilms 111 mit dem im Wesentlichen dreieckigen oder trapezförmigen Querschnitt wird beschrieben. Eine Maske wird über dem Oxidhalbleiterfilm 109a wie in 3C durch einen Lithografieprozess ausgebildet, und dann wird der Oxidhalbleiterfilm 109a geätzt, während die Maske verkleinert wird. Daher kann der Oxidhalbleiterfilm, dessen Querschnitt in der Kanalbreitenrichtung wie in 10C im Wesentlichen dreieckig oder im Wesentlichen trapezförmig ist, ausgebildet werden.
  • <Modifikationsbeispiel 4>
  • Ein Transistor, der die Gate-Elektrode mit einer anderen Form als diejenige in dem Transistor 100 in 1A bis 1C beinhaltet, wird anhand von 11A bis 11C beschrieben.
  • 11A bis 11C sind eine Draufsicht und Querschnittsansichten eines Transistors 100j in einer Halbleitervorrichtung. 11A ist eine Draufsicht auf den Transistor 100j, 11B ist eine Querschnittsansicht entlang der Strichpunktlinie A-B in 11A, und 11C ist eine Querschnittsansicht entlang der Strichpunktlinie C-D in 11A.
  • 11B ist eine Querschnittsansicht des Transistors 100j in der Kanallängsrichtung, und 11C ist eine Querschnittsansicht des Transistors 100j in der Kanalbreitenrichtung.
  • Es sei angemerkt, dass in 11A der Einfachheit halber das Substrat 101, der Gate-Isolierfilm 105, der Oxidhalbleiterfilm 107, der Gate-Isolierfilm 117, der Isolierfilm 121, der Isolierfilm 123 und dergleichen nicht dargestellt sind.
  • Wie in 11A und 11B dargestellt, wird der Transistor 100j dadurch gekennzeichnet, dass das Paar von Elektroden 113a und 113b in der Kanallängsrichtung nicht mit einer Gate-Elektrode 119a überlappt. Als Ergebnis kann die parasitäre Kapazität zwischen dem Paar von Elektroden 113a und 113b und der Gate-Elektrode 119a verringert werden, um den Durchlassstrom des Transistors zu erhöhen.
  • Nachdem die Gate-Elektrode 119a ausgebildet worden ist, werden vorzugsweise Verunreinigungsbereiche 111e und 111f ausgebildet, indem Verunreinigungen dem Oxidhalbleiterfilm 111 zugesetzt werden, wobei die Gate-Elektrode 119a und das Paar von Elektroden 113a und 113b als Masken verwendet werden. Dies erhöht den Durchlassstrom des Transistors. Es sei angemerkt, dass als Verunreinigungen, die dem Oxidhalbleiterfilm 111 zugesetzt werden, Wasserstoff, Helium, Neon, Argon, Krypton, Xenon, Bor, Stickstoff, Phosphor oder Arsen verwendet werden kann.
  • <Modifikationsbeispiel 5>
  • Ein Modifikationsbeispiel des Transistors 100 in 1A bis 1C wird anhand von 43 beschrieben.
  • Der Transistor kann niederohmige Bereiche 133a und 133b zwischen den Oxidhalbleiterfilmen 107 und 111 und dem Paar von Elektroden 113a und 113b beinhalten. Die niederohmigen Bereiche 133a und 133b können unter Verwendung eines beliebigen der lichtdurchlässigen leitenden Materialien, die als Materialien der Gate-Elektrode 103 angegeben worden sind, ausgebildet werden. Die niederohmigen Bereiche 133a und 133b können auch ausgebildet werden, indem Wasserstoff oder Stickstoff den Oberflächen der Oxidhalbleiterfilme 107 und 111 zugesetzt wird.
  • Die niederohmigen Bereiche 133a und 133b, die zwischen den Oxidhalbleiterfilmen 107 und 111 und dem Paar von Elektroden 113a und 113b angeordnet sind, können den Kontaktwiderstand zwischen den Oxidhalbleiterfilmen 107 und 111 und dem Paar von Elektroden 113a und 113b verringern. Als Ergebnis kann der Durchlassstrom des Transistors erhöht werden.
  • <Modifikationsbeispiel 6>
  • Ein Modifikationsbeispiel des Paars von Elektroden in dem Transistor wird anhand von 44A und 44B beschrieben. 44A und 44B sind jeweils eine vergrößerte Ansicht eines von einer gestrichelten Linie umgebenen Bereichs in 1B.
  • Das Paar von Elektroden 113a und 113b umfasst vorzugsweise mindestens einen Cu-X-Legierungsfilm (im Folgenden einfach als Cu-X-Legierungsfilm bezeichnet, wobei X Mn, Ni, Cr, Fe, Co, Mo, Ta oder Ti ist). Wenn das Paar von Elektroden beispielsweise unter Verwendung einer einschichtigen Struktur aus einem Cu-X-Legierungsfilm oder einer mehrschichtigen Struktur, die einen Cu-X-Legierungsfilm umfasst, ausgebildet wird, kann der Widerstand des Paars von Elektroden verringert werden. Hier wird die Elektrode 113a als Beispiel für die Elektroden beschrieben.
  • Bei der Elektrode 113a in 44A sind ein Cu-X-Legierungsfilm 134 und ein Bedeckungsfilm 135, der auf einer Oberfläche des Cu-X-Legierungsfilms 134 ausgebildet ist, übereinander angeordnet. Der Bedeckungsfilm 135 enthält X in dem Cu-X-Legierungsfilm und eine Verbindung, die durch Reaktion zwischen X und einem Element gebildet wird, das in dem Oxidhalbleiterfilm 111 oder 115 oder in dem Isolierfilm 121 enthalten ist. Beispiele für die Verbindung, die X enthält, umfassen ein Oxid, das X enthält, ein Nitrid, das X enthält, Silizid, das X enthält, und Carbid, das X enthält. Beispiele für das Oxid, das X enthält, umfassen ein X-Oxid, ein In-X-Oxid, ein Ga-X-Oxid, ein In-Ga-X-Oxid und ein In-Ga-Zn-X-Oxid. Da der Bedeckungsfilm 135 als Sperrfilm dient, kann das Eindringen von Cu von dem Cu-X-Legierungsfilm in den Oxidhalbleiterfilm 111 oder 115 oder in den Isolierfilm 121 verhindert werden.
  • Es sei angemerkt, dass dann, wenn ein Cu-Mn-Legierungsfilm beispielhaft für den Cu-X-Legierungsfilm 134 verwendet wird, die Adhäsion zwischen der Elektrode 113a und dem Oxidhalbleiterfilm 111 oder 115 oder dem Isolierfilm 121 erhöht werden kann. Die Verwendung des Cu-Mn-Legierungsfilms führt zu einem vorteilhaften ohmschen Kontakt zwischen der Elektrode 113a und jedem der Oxidhalbleiterfilme 111 und 115.
  • Insbesondere könnte der Bedeckungsfilm 135 auf die folgende Weise ausgebildet werden: Ein Cu-Mn-Legierungsfilm wird als der Cu-X-Legierungsfilm 134 ausgebildet und dann beispielsweise einer Wärmebehandlung bei höher als oder gleich 150°C und niedriger als oder gleich 450°C, bevorzugt höher als oder gleich 250°C und niedriger als oder gleich 350°C unterzogen; Mn in dem Cu-Mn-Legierungsfilm segregiert an den Grenzflächen des Cu-X-Legierungsfilms 134 zu jedem der Oxidhalbleiterfilme 111 und 115 und des Isolierfilms 121. Der Bedeckungsfilm 135 kann ein Mn-Oxid, das durch Oxidation des segregierten Mn gebildet wird, oder ein In-Mn-Oxid, ein Ga-Mn-Oxid, ein In-Ga-Mn-Oxid, ein In-Ga-Zn-Mn-Oxid oder dergleichen enthalten, die durch Reaktion zwischen dem segregierten Mn und einem Bestandselement der Oxidhalbleiterfilme 111 und 115 gebildet werden. Der Bedeckungsfilm 135 erhöht die Adhäsion zwischen der Elektrode 113a und jedem der Oxidhalbleiterfilme 111 und 115. Des Weiteren wird durch die Segregation von Mn in dem Cu-Mn-Legierungsfilm ein Teil des Cu-Mn-Legierungsfilms zu einem reinen Cu-Film, so dass die Elektrode 113a eine hohe Leitfähigkeit aufweisen kann.
  • Bei der Elektrode 113a in 44B sind ein leitender Film 136, ein Cu-X-Legierungsfilm 137 und ein Bedeckungsfilm 138 in dieser Reihenfolge übereinander angeordnet. Der leitende Film 136 kann unter Verwendung eines Metalls, wie z. B. Wolfram oder Titan, oder einer das Metall enthaltenden Legierung ausgebildet werden. Die Materialien für den Cu-X-Legierungsfilm 137 und den Bedeckungsfilm 138 können gleich denjenigen für den Cu-X-Legierungsfilm 134 und den Bedeckungsfilm 135 in 44A sein. Der leitende Film 136 kann die Diffusion von Cu, das in dem Cu-X-Legierungsfilm enthalten ist, in die Oxidhalbleiterfilme 111 und 115 verhindern.
  • Die Strukturen, Verfahren und dergleichen, welche bei dieser Ausführungsform beschrieben worden sind, können gegebenenfalls in Kombination mit beliebigen der Strukturen, Verfahren und dergleichen, welche bei den anderen Ausführungsformen und Beispielen beschrieben werden, verwendet werden.
  • (Ausführungsform 2)
  • Bei dieser Ausführungsform wird ein Verfahren zum Verringern von Sauerstofffehlstellen in einem Oxidhalbleiterfilm beschrieben, welches sich von dem Verfahren der Ausführungsform 1 unterscheidet. Diese Ausführungsform unterscheidet sich von der Ausführungsform 1 darin, dass Sauerstoff einem Oxidhalbleiterfilm, der sich über dem Paar von Elektroden 113a und 113b befindet, zugesetzt wird.
  • Wie in 12A dargestellt, wird die Gate-Elektrode 103 über dem Substrat 101 ausgebildet, und der Isolierfilm 104 wird über der Gate-Elektrode 103 ausgebildet. Dann wird der Oxidhalbleiterfilm 106 über dem Isolierfilm 104 ausgebildet, und der Oxidhalbleiterfilm 109 wird über dem Oxidhalbleiterfilm 106 ausgebildet.
  • Als Nächstes wird eine Maske durch einen Lithografieprozess über dem Oxidhalbleiterfilm 109 ausgebildet, und ein Teil des Isolierfilms 104, ein Teil des Oxidhalbleiterfilms 106 und ein Teil des Oxidhalbleiterfilms 109 werden unter Verwendung der Maske geätzt. Daher werden der Gate-Isolierfilm 105, der Oxidhalbleiterfilm 107 und ein Oxidhalbleiterfilm 110a wie in 12B ausgebildet.
  • Als Nächstes kann eine Wärmebehandlung durchgeführt werden, um Wasser, Wasserstoff und dergleichen, welche in dem Oxidhalbleiterfilm 109 enthalten sind, freizusetzen. Diese Wärmebehandlung kann weggelassen werden, und Wasser, Wasserstoff und dergleichen, welche in dem Oxidhalbleiterfilm 109 enthalten sind, können durch eine in einem nachfolgenden Schritt durchzuführende Wärmebehandlung abgegeben werden.
  • Als Nächstes wird das Paar von Elektroden 113a und 113b über dem Oxidhalbleiterfilm 110a ausgebildet. Nachdem das Paar von Elektroden 113a und 113b ausgebildet worden ist, wird vorzugsweise eine Reinigungsbehandlung durchgeführt, um einen Ätzrückstand zu entfernen. Durch diese Reinigungsbehandlung kann ein Kurzschluss des Paars von Elektroden 113a und 113b unterdrückt werden. Durch die Reinigungsbehandlung wird ein Oxidhalbleiterfilm 111b ausgebildet, der teilweise geätzt ist (siehe 12C).
  • Als Nächstes wird wie in 12D ein Oxidhalbleiterfilm 114 über dem Gate-Isolierfilm 105, dem Oxidhalbleiterfilm 111b und dem Paar von Elektroden 113a und 113b ausgebildet. Als Nächstes wird Sauerstoff 108 dem Oxidhalbleiterfilm 114 zugesetzt.
  • Als der Sauerstoff 108, der dem Oxidhalbleiterfilm 114 zugesetzt wird, wird mindestens eine Art, ausgewählt aus Sauerstoffradikalen, Sauerstoffatomen, Sauerstoffatomionen, Sauerstoffmolekülionen und dergleichen, verwendet. Als Verfahren zum Zusetzen des Sauerstoffs 108 zu dem Oxidhalbleiterfilm 114 kann ein Ionendotierverfahren, ein Ionenimplantationsverfahren oder dergleichen verwendet werden.
  • In dem Fall, in dem Sauerstoff dem Oxidhalbleiterfilm 114 zugesetzt wird, wird vorzugsweise Sauerstoff derart dem Oxidhalbleiterfilm 114 zugesetzt, dass ein Peak des Konzentrationsprofils von Sauerstoffatomionen in dem Oxidhalbleiterfilm 114 positioniert ist. In dem Fall, in dem der Oxidhalbleiterfilm 114 dünn ist, könnte Sauerstoff in den Oxidhalbleiterfilm 111b eindringen; jedoch können Schäden an dem Oxidhalbleiterfilm 111b verringert werden, indem Bedingungen verwendet werden, unter denen ein Peak des Konzentrationsprofils von Sauerstoffatomionen in dem Oxidhalbleiterfilm 114 positioniert ist. Mit anderen Worten: Defekte in dem Oxidhalbleiterfilm 111b können verringert werden, so dass Schwankungen der elektrischen Eigenschaften des Transistors verringert werden können. Des Weiteren können in dem Fall, in dem Sauerstoff dem Oxidhalbleiterfilm 114 derart zugesetzt wird, dass die Menge an zugesetzten Sauerstoffatomen an der Grenzfläche zwischen dem Isolierfilm 104 und dem Oxidhalbleiterfilm 106 kleiner als 1 × 1021 Atome/cm3, kleiner als 1 × 1020 Atome/cm3, oder kleiner als 1 × 1019 Atome/cm3 ist, Schäden an dem Oxidhalbleiterfilm 111b durch eine nachfolgende Wärmebehandlung verringert werden, wodurch Schwankungen der elektrischen Eigenschaften des Transistors verringert werden können.
  • Im Falle der Verwendung eines Ionenimplantationsverfahrens als Verfahren zum Zusetzen des Sauerstoffs 108 können Schäden an dem Oxidhalbleiterfilm 114 verringert werden, indem Sauerstoffmolekülionen als der Sauerstoff 108, der dem Oxidhalbleiterfilm 114 zugesetzt wird, verwendet werden.
  • Sauerstoff kann dem Oxidhalbleiterfilm 114 durch eine Plasmabehandlung, bei der der Oxidhalbleiterfilm 114 einem in einer Sauerstoff enthaltenden Atmosphäre erzeugten Plasma ausgesetzt wird, zugesetzt werden.
  • Durch die vorstehenden Schritte kann ein Oxidhalbleiterfilm 114a, dem Sauerstoff zugesetzt worden ist, wie in 13A ausgebildet werden.
  • Als Nächstes wird eine Wärmebehandlung durchgeführt, so dass ein Teil von Sauerstoff in dem Oxidhalbleiterfilm 114a, dem Sauerstoff zugesetzt worden ist, auf den Oxidhalbleiterfilm 111b übertragen werden kann; folglich können Sauerstofffehlstellen in dem Oxidhalbleiterfilm 111b verringert werden. Dieser Oxidhalbleiterfilm mit verringerten Sauerstofffehlstellen wird als ein Oxidhalbleiterfilm 111c in 13B dargestellt. Sauerstofffehlstellen in dem Oxidhalbleiterfilm 114a, dem Sauerstoff zugesetzt worden ist, können verringert werden. Dieser Oxidhalbleiterfilm wird als ein Oxidhalbleiterfilm 114b in 13B dargestellt.
  • Durch die vorstehenden Schritte können Sauerstofffehlstellen in den Oxidhalbleiterfilmen verringert werden. Die Oxidhalbleiterfilme können eine niedrige Dichte von lokalisierten Zuständen aufweisen.
  • Dann wird ein Teil des Oxidhalbleiterfilms 114b in ähnlicher Weise wie diejenige der Ausführungsform 1 geätzt, so dass ein Oxidhalbleiterfilm 115d ausgebildet werden kann. Des Weiteren können der Gate-Isolierfilm 117 und die Gate-Elektrode 119 ausgebildet werden. Darüber hinaus können der Isolierfilm 121 und der Isolierfilm 123 ausgebildet werden (siehe 13C).
  • Durch die vorstehenden Schritte wird die Dichte von lokalisierten Zuständen der Oxidhalbleiterfilme verringert, und daher kann ein Transistor mit ausgezeichneten elektrischen Eigenschaften hergestellt werden. Darüber hinaus kann ein äußerst zuverlässiger Transistor mit geringen Schwankungen der elektrischen Eigenschaften über die Zeit oder aufgrund eines Belastungstests hergestellt werden.
  • <Modifikationsbeispiel 1>
  • Ein Verfahren zum Zusetzen von Sauerstoff zu dem Oxidhalbleiterfilm 114, das sich von dem oben beschriebenen Verfahren der Ausführungsform 2 unterscheidet, wird anhand von 14A bis 14C beschrieben.
  • Auf ähnliche Weise wie bei der Ausführungsform 2 beschrieben, werden die Gate-Elektrode 103, der Gate-Isolierfilm 105, der Oxidhalbleiterfilm 107, der Oxidhalbleiterfilm 111b, das Paar von Elektroden 113a und 113b und der Oxidhalbleiterfilm 114 über dem Substrat 101 ausgebildet. Als Nächstes wird der Isolierfilm 116 über dem Oxidhalbleiterfilm 114 ausgebildet. Dann wird der Sauerstoff 108 dem Oxidhalbleiterfilm 114 durch den Isolierfilm 116 zugesetzt (siehe 14A).
  • Durch eine Plasmabehandlung, bei der der Isolierfilm 116 einem in einer Sauerstoff enthaltenden Atmosphäre erzeugten Plasma ausgesetzt wird, kann Sauerstoff dem Oxidhalbleiterfilm 114 durch den Isolierfilm 116 zugesetzt werden.
  • Durch die oben beschriebenen Schritte können der Oxidhalbleiterfilm 114a, dem Sauerstoff zugesetzt worden ist, und ein Isolierfilm 116a, dem Sauerstoff zugesetzt worden ist, welche in 14B dargestellt sind, ausgebildet werden.
  • Als Nächstes wird eine Wärmebehandlung durchgeführt, so dass ein Teil von Sauerstoff in dem Oxidhalbleiterfilm 114a, dem Sauerstoff zugesetzt worden ist, und in dem Isolierfilm 116a, dem Sauerstoff zugesetzt worden ist, auf den Oxidhalbleiterfilm 111b übertragen werden kann; folglich können Sauerstofffehlstellen in dem Oxidhalbleiterfilm 111b verringert werden. Dieser Oxidhalbleiterfilm mit verringerten Sauerstofffehlstellen wird als der Oxidhalbleiterfilm 111c in 14C dargestellt. Sauerstofffehlstellen in dem Oxidhalbleiterfilm 114a, dem Sauerstoff zugesetzt worden ist, können verringert werden. Dieser Oxidhalbleiterfilm wird als der Oxidhalbleiterfilm 114b in 14C dargestellt. Defekte in dem Isolierfilm 116a, dem Sauerstoff zugesetzt worden ist, können verringert werden. Dieser Isolierfilm wird als ein Isolierfilm 116b in 14C dargestellt.
  • Durch die vorstehenden Schritte können Sauerstofffehlstellen in den Oxidhalbleiterfilmen verringert werden. Die Oxidhalbleiterfilme können eine niedrige Dichte von lokalisierten Zuständen aufweisen.
  • Dann wird ein Teil des Oxidhalbleiterfilms 114b in ähnlicher Weise wie diejenige der Ausführungsform 1 geätzt, so dass der Oxidhalbleiterfilm 115a ausgebildet werden kann. Des Weiteren wird ein Teil des Isolierfilms 116b geätzt, so dass der Gate-Isolierfilm 117 ausgebildet werden kann. Außerdem kann die Gate-Elektrode 119 ausgebildet werden. Darüber hinaus können der Isolierfilm 121 und der Isolierfilm 123 ausgebildet werden.
  • Durch die vorstehenden Schritte wird die Dichte von lokalisierten Zuständen der Oxidhalbleiterfilme verringert, und daher kann ein Transistor mit ausgezeichneten elektrischen Eigenschaften hergestellt werden. Darüber hinaus kann ein äußerst zuverlässiger Transistor mit geringen Schwankungen der elektrischen Eigenschaften über die Zeit oder aufgrund eines Belastungstests hergestellt werden.
  • Die Strukturen, Verfahren und dergleichen, welche bei dieser Ausführungsform beschrieben worden sind, können gegebenenfalls in Kombination mit beliebigen der Strukturen, Verfahren und dergleichen, welche bei den anderen Ausführungsformen und Beispielen beschrieben werden, verwendet werden.
  • (Ausführungsform 3)
  • Transistoren, die jeweils eine mehrschichtige Struktur aus Oxidhalbleiterfilmen aufweisen, die sich von derjenigen des Transistors 100 in 1A bis 1C unterscheidet, werden anhand von 15A bis 15C beschrieben.
  • Ein Transistor 100f in 15A unterscheidet sich von dem Transistor 100 in 1B darin, dass er den Oxidhalbleiterfilm 115 nicht beinhaltet. Mit anderen Worten: Der Transistor 100f wird dadurch gekennzeichnet, dass er den Gate-Isolierfilm 117 beinhaltet, der in Kontakt mit dem Oxidhalbleiterfilm 111, dem Paar von Elektroden 113a und 113b sowie der Gate-Elektrode 119 ist.
  • Es sei angemerkt, dass bei einem Verfahren zum Herstellen des Transistors 100f in 15A das bei der Ausführungsform 1 beschriebene Verfahren zum Ausbilden des Oxidhalbleiterfilms 111 je nach Bedarf verwendet werden kann.
  • Ein Transistor 100g in 15B unterscheidet sich von dem Transistor 100 in 1B darin, dass er den Oxidhalbleiterfilm 107 nicht beinhaltet. Mit anderen Worten: Der Transistor 100g wird dadurch gekennzeichnet, dass er den Gate-Isolierfilm 105 beinhaltet, der in Kontakt mit der Gate-Elektrode 103 und dem Oxidhalbleiterfilm 111 ist.
  • Es sei angemerkt, dass bei einem Verfahren zum Herstellen des Transistors 100g in 15B das bei der Ausführungsform 2 beschriebene Verfahren zum Ausbilden des Oxidhalbleiterfilms 111 je nach Bedarf verwendet werden kann.
  • Ein Transistor 100h in 15C unterscheidet sich von dem Transistor 100 in 1B darin, dass er einen Oxidhalbleiterfilm 115e zwischen dem Oxidhalbleiterfilm 111 und dem Paar von Elektroden 113a und 113b beinhaltet. Mit anderen Worten: Der Transistor 100h wird dadurch gekennzeichnet, dass er den Oxidhalbleiterfilm 115e beinhaltet, der in Kontakt mit dem Oxidhalbleiterfilm 111, dem Paar von Elektroden 113a und 113b sowie dem Gate-Isolierfilm 117 ist. Der Oxidhalbleiterfilm 115e ist zwischen dem Oxidhalbleiterfilm 111 und dem Paar von Elektroden 113a und 113b angeordnet.
  • Es sei angemerkt, dass bei einem Verfahren zum Herstellen des Transistors 100h in 15C das bei der Ausführungsform 1 und/oder der Ausführungsform 2 beschriebene Verfahren zum Ausbilden des Oxidhalbleiterfilms 111 je nach Bedarf verwendet werden kann.
  • Die Strukturen, Verfahren und dergleichen, welche bei dieser Ausführungsform beschrieben worden sind, können gegebenenfalls in Kombination mit beliebigen der Strukturen, Verfahren und dergleichen, welche bei den anderen Ausführungsformen und Beispielen beschrieben werden, verwendet werden.
  • (Ausführungsform 4)
  • Bei dieser Ausführungsform werden Defekte, die in einem Oxidhalbleiterfilm eines Transistors und einem Oxidisolierfilm in Kontakt mit dem Oxidhalbleiterfilm enthalten sind, und die Verschlechterung von Transistoreigenschaften beschrieben.
  • <1. NOx>
  • Zuerst wird Stickstoffoxid (nachstehend NOx; x ist größer als oder gleich 0 und kleiner als oder gleich 2, bevorzugt größer als oder gleich 1 und kleiner als oder gleich 2), das in dem Oxidisolierfilm in Kontakt mit dem Oxidhalbleiterfilm enthalten ist, beschrieben.
  • <1-1. Übergangsniveau von NOx in dem Oxidisolierfilm>
  • Zuerst werden Übergangsniveaus von Punktdefekten in einem Feststoff beschrieben. Ein Übergangsniveau bezeichnet den Ladungszustand von Verunreinigungen oder Defekten (nachstehend als Defekt D bezeichnet), die einen Zustand in einer Lücke bilden, und wird aus der Bildungsenergie von Defekten berechnet. Mit anderen Worten: Ein Übergangsniveau ist einem Donatorniveau oder einem Akzeptorniveau ähnlich.
  • Die Beziehung zwischen der Bildungsenergie und Übergangsniveaus des Ladungszustandes des Defekts D wird beschrieben. Die Bildungsenergie des Defekts D hängt von dem Ladungszustand und auch von der Fermi-Energie ab. Es sei angemerkt, dass D+ einen Zustand bezeichnet, in dem ein Defekt ein Elektron abgibt, D– einen Zustand bezeichnet, in dem ein Defekt ein Elektron einfängt, und D0 einen Zustand bezeichnet, in dem kein Elektron übertragen wird.
  • 16A stellt die Beziehung zwischen der Bildungsenergie und dem Übergangsniveau jedes der Defekte D+, D0 und D– dar. 16B stellt Elektronenkonfigurationen der Defekte D+, D0 und D– in dem Fall dar, in dem der Defekt D in einem neutralen Zustand ein Orbital aufweist, das von einem Elektron besetzt wird.
  • In 16A stellt die Punktlinie die Bildungsenergie des Defekts D+ dar, die durchgezogene Linie stellt die Bildungsenergie des Defekts D0 dar, und die gestrichelte Linie stellt die Bildungsenergie des Defekts D– dar. Das Übergangsniveau bezeichnet die Position des Fermi-Niveaus, auf dem die Bildungsenergien der Defekte D mit unterschiedlichen Ladungszuständen einander gleichen. Die Position des Fermi-Niveaus, auf dem die Bildungsenergie des Defekts D+ derjenigen des Defekts D0 gleicht (d. h. eine Position, an der die Punktlinie und die durchgezogene Linie kreuzen), wird durch ε(+/0) dargestellt, und die Position des Fermi-Niveaus, auf dem die Bildungsenergie des Defekts D0 derjenigen des Defekts D– gleicht (d. h. eine Position, an der die durchgezogene Linie und die gestrichelte Linie kreuzen), wird durch ε(0/–) dargestellt.
  • 17 ist ein konzeptuelles Schema, das den Übergang von Ladungszuständen eines Defekts zeigt, die energetisch stabil sind, wenn das Fermi-Niveau geändert wird. In 17 stellt die Strich-Zweipunktlinie das Fermi-Niveau dar. Rechte Ansichten der 17 sind Bandschemata von (1), (2) und (3), die jeweils das Fermi-Niveau in einer linken Ansicht der 17 darstellen.
  • Indem man das Übergangsniveau eines Feststoffs feststellt, wird qualitativ ersichtlich, welcher Ladungszustand ermöglicht, dass ein Defekt auf jedem der Fermi-Niveaus energetisch stabil ist, wenn das Fermi-Niveau als Parameter verwendet wird.
  • Als typisches Beispiel für den Oxidisolierfilm in Kontakt mit dem Oxidhalbleiterfilm wurde ein Siliziumoxynitrid-(SiON-)Film verwendet, und das Defektniveau in dem Siliziumoxynitridfilm und ein ESR-Signal, das auf das Defektniveau zurückzuführen ist, wurden durch Berechnung untersucht. Insbesondere wurden Modelle gebildet, in denen NO2, N2O, NO und ein N-Atom in die jeweiligen Siliziumoxide (SiO2) eingeführt wurden, und die Übergangsniveaus von ihnen wurden untersucht, um zu verifizieren, ob NO2, N2O, NO und ein N-Atom, die in Siliziumoxid eingeführt wurden, als Einfangstellen für Elektronen des Transistors dienen.
  • Bei der Berechnung wurde SiO2 (c-SiO2) mit einer Niedertemperaturquarz-(α-Quarz-)Kristallstruktur als Modell verwendet. Ein Kristallmodell von c-SiO2 ohne Defekte ist in 18 gezeigt.
  • Zuerst wurde eine Strukturoptimierungsrechnung an einem Modell mit 72 Atomen, im Besonderen bezüglich der Gitterkonstanten und der Atomkoordinaten, durchgeführt. Das Modell wurde erhalten, indem die Einheitszellen in allen Achsenrichtungen von c-SiO2 verdoppelt wurden. Bei der Berechnung wurde eine auf Grundprinzipien beruhende Berechnungs-Software VASP (The Vienna Ab initio Simulation Package) verwendet. Der Effekt eines Innenschalelektrons wurde durch ein „projector augmented wave”-(PAW-)Verfahren berechnet, und als Funktion wurde „Heyd-Scuseria-Ernzerhof (HSE) DFT Hybrid-Faktor (HSE06)” verwendet. Die Berechnungsbedingungen sind unten gezeigt. [Tabelle 1]
    Software VASP
    Pseudopotential PAW-Verfahren
    Funktion HSE06
    Mischverhältnis der Austauschterme 0,4
    Cut-off-Energie 800 eV
    k-Punkt 1 × 1 × 1 (Optimierung)
    2 × 2 × 2 (Gesamtenergie)
  • Die Bandlücke des c-SiO2-Modells nach der Strukturoptimierung betrug 8,97 eV, welche nahe an dem experimentellen Wert, 9,0 eV, liegt.
  • Als Nächstes wurde die Strukturoptimierungsrechnung an den obigen c-SiO2-Modellen durchgeführt, in denen NO2, N2O, NO und ein N-Atom in Zwischenräume (Zwischengitterplätze) der jeweiligen Kristallstrukturen eingeführt wurden. Die Strukturoptimierungsrechnung wurde an jedem Modell bezüglich der folgenden drei Fälle durchgeführt: eines Falls, in dem das Gesamtmodell positiv einwertig ist (Ladung: +1), eines Falls, in dem das Gesamtmodell elektrisch neutral ist (nullwertig) (Ladung: neutral), und eines Falls, in dem das Gesamtmodell negativ einwertig ist (Ladung: –1). Es sei angemerkt, dass die dem Gesamtmodell erteilten Ladungen, die sich in dem Grundzustand von Elektronen befinden, in Defekten, die NO2, N2O, NO und ein N-Atom umfassen, lokalisiert waren.
  • Es sind in 19 eine Struktur nach der Strukturoptimierungsrechnung und Strukturparameter von NO2 des Modells gezeigt, in dem NO2 in einen Zwischengitterplatz in dem c-SiO2-Modell eingeführt wurde. In 19 sind auch Strukturparameter eines NO2-Moleküls in einem Gaszustand als Bezugsbeispiel gezeigt.
  • Es sei angemerkt, dass das Molekül, das nicht elektrisch neutral ist, häufig als Molekülion bezeichnet wird; jedoch ist es im Unterschied zu einem Gaszustand schwierig, die Wertigkeit eines Moleküls zu quantifizieren, da das hier diskutierte Molekül ein Molekül ist, das in ein Kristallgitter eingeführt wird. Daher wird ein Molekül, das nicht elektrisch neutral ist, der Einfachheit halber als Molekül bezeichnet.
  • 19 zeigt, dass dann, wenn ein NO2-Molekül eingeführt wird, das NO2-Molekül in dem Fall, in dem die Ladung des Modells +1 ist, dazu neigt, sich in einer linearen Anordnung zu befinden. 19 zeigt auch, dass der Winkel der O-N-O-Bindung des Modells, dessen Ladung –1 ist, kleiner ist als derjenige des Modells, dessen Ladung neutral ist, und der Winkel der O-N-O-Bindung des Modells, dessen Ladung neutral ist, kleiner ist als derjenige des Modells, dessen Ladung +1 ist. Diese Strukturänderung in dem NO2-Molekül ist fast gleich einer Änderung des Bindungswinkels, wenn die Anzahl der Ladungen von isolierten Molekülen in einer Gasphase geändert wird. Deshalb wird darauf hingedeutet, dass die vorausgesetzten Ladungen fast auf das NO2-Molekül zurückzuführen sind und dass das NO2-Molekül in SiO2 voraussichtlich in einem Zustand existiert, der demjenigen eines isolierten Moleküls ähnlich ist.
  • Als Nächstes sind in 20 eine Struktur nach der Strukturoptimierungsrechnung und Strukturparameter des N2O-Moleküls des Modells gezeigt, in dem ein N2O-Molekül in einen Zwischengitterplatz in dem c-SiO2-Modell eingeführt wurde. In 20 sind auch Strukturparameter des N2O-Moleküls in einem Gaszustand als Bezugsbeispiel gezeigt.
  • 20 zufolge befinden sich in dem Fall, in dem die Ladung des Modells +1 ist, und in dem Fall, in dem die Ladung neutral ist, die Strukturen der N2O-Moleküle beide in einer linearen Anordnung, was bedeutet, dass die N2O-Moleküle der zwei Fälle die fast gleiche Strukturen aufweisen. Im Gegensatz dazu weist in dem Fall, in dem die Ladung des Modells –1 ist, das N2O-Molekül eine gebogene Form auf, und der Abstand zwischen N und O ist länger als derjenige in den obigen zwei Fällen. Ein denkbarer Grund dafür ist, dass ein Elektron in das LUMO-Niveau eindringt, das ein π*-Orbital des N2O-Moleküls ist.
  • Als Nächstes sind in 21 eine Struktur nach der Strukturoptimierungsrechnung und Strukturparameter des NO-Moleküls des Modells gezeigt, in dem ein NO-Molekül in einen Zwischengitterplatz in dem c-SiO2-Modell eingeführt wurde.
  • 21 zufolge ist der Abstand zwischen N und O in dem Fall kurz, in dem die Ladung des Modells +1 ist, und der Abstand zwischen N und O ist in dem Fall lang, in dem die Ladung des Modells –1 ist. Diese Neigung tritt voraussichtlich aus dem folgenden Grund auf. In dem Fall, in dem die Ladung des NO-Moleküls in einem Gaszustand +1 ist, ist die Bindungsordnung der N-O-Bindung 3,0. In dem Fall, in dem die Ladung des NO-Moleküls in einem Gaszustand 0 ist, ist die Bindungsordnung 2,5. In dem Fall, in dem die Ladung des NO-Moleküls in einem Gaszustand –1 ist, ist die Bindungsordnung 2,0. Daher ist die Bindungsordnung am größten, wenn die Ladung +1 ist. Deshalb wird davon ausgegangen, dass das NO-Molekül in SiO2 stabil in einem Zustand existiert, der nahe an demjenigen des isolierten Moleküls ist.
  • Dann ist in 22 eine Struktur nach der Strukturoptimierungsrechnung des Modells gezeigt, in dem ein N-Atom in einen Zwischengitterplatz in dem c-SiO2-Modell eingeführt wurde.
  • 22 zufolge ist in jedem Ladungszustand das N-Atom, das an Atome in SiO2 gebunden ist, bezüglich der Energie stabiler als das N-Atom, das als isoliertes Atom in einem Zwischengitterplatz existiert.
  • Als Nächstes wurde die Berechnung eines Übergangsniveaus an jedem Modell durchgeführt.
  • Das Übergangsniveau ε(q/q') zum Übergang zwischen dem Zustand der Ladung q und dem Zustand der Ladung q' in einem Modell, das den Defekt D in seiner Struktur aufweist, kann mit der Formel 1 berechnet werden. [Formel 1]
    Figure DE112015002423T5_0002
  • In der obigen Formel stellt Etot(Dq) die Gesamtenergie des Modells mit dem Defekt D bei der Ladung q dar, Etot(bulk) stellt die Gesamtenergie eines Modells ohne Defekte dar, ni stellt die Anzahl von Atomen i dar, die zu Defekten beitragen, μi stellt das chemische Potential eines Atoms i dar, εVBM stellt die Energie des Maximums des Valenzbandes in dem Modell ohne Defekte dar, ΔVq stellt den Korrekturterm dar, der das elektrostatische Potential betrifft, und Ef stellt die Fermi-Energie dar.
  • 23 ist ein Bandschema, das die Übergangsniveaus zeigt, die aus der obigen Formel erhalten werden. Als Oxidhalbleiterfilm wird ein In-Ga-Zn-Oxidfilm (nachstehend als IGZO(111) bezeichnet) verwendet, der unter Verwendung eines Metalloxides mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 ausgebildet wird. In 23 ist, zusätzlich zu den Bandschemata der obigen vier Modelle, ein Bandschema vom IGZO(111) gezeigt. Die Einheit der Werte in 23 ist „eV”.
  • In 23 stellt der Wert jedes Übergangsniveaus einen Wert dar, der erhalten wird, wenn das Maximum des Valenzbandes von SiO2 als Basis (0,0 eV) angesehen wird. Obwohl hier ein Bezugswert als Elektronenaffinität von SiO2 verwendet wurde, wird in einigen Fällen die praktische Positionsbeziehung der Bänder in dem Fall, in dem SiO2 an das IGZO(111) gebunden wird, durch die Elektronenaffinität von SiO2 beeinflusst.
  • Nachstehend wird das Übergangsniveau, das zwischen einem Zustand, in dem die Ladung des Modells +1 ist, und einem Zustand übergeht, in dem die Ladung des Modells 0 ist, als (+/0) bezeichnet, und das Übergangsniveau, das zwischen einem Zustand, in dem die Ladung des Modells 0 ist, und einem Zustand übergeht, in dem die Ladung des Modells –1 ist, wird als (0/–) bezeichnet.
  • 23 zufolge existieren in dem Modell, in dem ein NO2-Molekül in SiO2 eingeführt wurde, zwei Übergangsniveaus, d. h. (+/0) und (0/–), an den Positionen innerhalb der Bandlücke vom IGZO(111), was darauf hindeutet, dass das NO2-Molekül ein Einfangen und Freisetzen von Elektronen betreffen kann. Sowohl in einem Modell, in dem ein NO-Molekül in SiO2 eingeführt wurde, als auch in einem Modell, in dem ein N-Atom in SiO2 eingeführt wurde, existiert das Übergangsniveau von (+/0) an einer Position innerhalb der Bandlücke vom IGZO(111). Im Gegensatz dazu existiert das Übergangsniveau des Modells, in dem ein N2O-Molekül in SiO2 eingeführt wurde, außerhalb der Bandlücke vom IGZO(111), und die N2O-Moleküle existieren voraussichtlich stabil als neutrale Moleküle unabhängig von der Position des Fermi-Niveaus.
  • Die obigen Ergebnisse deuten in bedeutender Weise darauf hin, dass interstitielle Moleküle, die Stickstoff enthalten, ein Einfangen und Freisetzen von Elektronen betreffen und ein Faktor einer Verschiebung der Schwellenspannung eines Transistors in positiver Richtung sind, das Übergangsniveau an einer Position aufweisen, die näher an dem Leitungsband innerhalb der Bandlücke vom IGZO(111) liegt. Hier ist ein Molekül mit einem Übergangsniveau an einer Position, die näher an dem Leitungsband innerhalb der Bandlücke vom IGZO(111) liegt, voraussichtlich ein NO2-Molekül und/oder ein NO-Molekül.
  • <1-2. Untersuchung eines ESR-Signals>
  • Entsprechend den Berechnungsergebnissen des Übergangsniveaus wurden ESR-Signale von NO2-Molekülen berechnet. Zudem wurde ein Modell, in dem ein O-Atom in SiO2 durch ein N-Atom ersetzt wurde, in ähnlicher Weise wie im obigen Fall untersucht.
  • In diesem Fall weist ein N-Atom sieben Elektronen auf, und ein O-Atom weist acht Elektronen auf. Mit anderen Worten: Eine Elektronenstruktur des NO2-Moleküls weist eine offene Schale auf. Daher weist das neutrale NO2-Molekül ein Einzelelektron auf und kann durch ESR gemessen werden. In dem Fall, in dem ein O-Atom in SiO2 durch ein N-Atom ersetzt wird, existieren nur zwei Si-Atome um ein N-Atom, und das N-Atom weist eine offene Bindung auf. Daher kann der Fall auch durch ESR gemessen werden. Des Weiteren weist 14N nur einen Kernspin auf, und ein Peak eines ESR-Signals, das 14N betrifft, wird in drei gespaltet. Dabei handelt es sich bei der Spaltbreite eines ESR-Signals um eine Hyperfine-Kopplungskonstante.
  • Daher wurde eine Berechnung durchgeführt, um zu untersuchen, ob ein Spalten eines ESR-Signals des Oxidisolierfilms in drei durch das NO2-Molekül oder das N-Atom, das ein O-Atom in SiO2 ersetzt, verursacht wird. Wenn eine SiO2-Kristallstruktur als Modell verwendet wird, ist der Berechnungsbetrag riesig. Daher wurden in diesem Fall zwei Arten von Modellen von Cluster-Strukturen wie in 24A und 24B verwendet, die Strukturoptimierung wurde an diesen Modellen durchgeführt, und dann wurden g-Faktoren und Hyperfine-Kopplungskonstanten berechnet. 24A zeigt ein Modell eines NO2-Moleküls in einem neutralen Zustand, und 24B zeigt ein Cluster-Modell, das eine Si-N-Si-Bindung enthält. Es sei angemerkt, dass das in 24B gezeigte Modell ein Cluster-Modell ist, in dem eine offene Bindung eines Si-Atoms mit einem H-Atom abgeschlossen ist.
  • Es wurde eine Amsterdam-Dichtefunktions-(ADF-)Software zur Strukturoptimierung der Modelle und zur Berechnung der g-Faktoren und Hyperfine-Kopplungskonstanten der Modelle, deren Strukturen optimiert worden waren, verwendet. Bei der Strukturoptimierung der Modelle und der Berechnung der g-Faktoren und Hyperfine-Kopplungskonstanten der Modelle, deren Strukturen optimiert worden waren, wurde „GGA:BP” als Funktion verwendet, und „QZ4P” wurde als Basisfunktion verwendet, und „None” wurde als Core-Typ verwendet. Zudem wurde bei der Berechnung der g-Faktoren und Hyperfine-Kopplungskonstanten „Spin-Orbit” als relativistischer Effekt in Betracht gezogen, und als Berechnungsverfahren von ESR/EPR wurde „g & A-Tensor (full SO)” verwendet. Die Berechnungsbedingungen sind wie folgt. [Tabelle 2]
    Software ADF
    Basisfunktion QZ4P
    Funktion GGA-BP
    Core-Typ None
    relativistischer Effekt Spin-Orbit
    Berechnungsverfahren von ESR/EPR g & A-Tensor (full SO)
  • Als Ergebnis der Strukturoptimierung betrug im Falle des NO2-Moleküls in 24A der Bindungsabstand der N-O-Bindung 0,1205 nm, und der Winkel der O-N-O-Bindung betrug 134,1°, welche nahe an experimentellen Werten des NO2-Moleküls lagen (Bindungsabstand: 0,1197 nm; Bindungswinkel: 134,3°). Im Falle des Si-N-Si-Cluster-Modells in 24B betrug der Bindungsabstand von Si-N 0,172 nm, und der Winkel der Si-N-Si-Bindung betrug 138,3°, welche fast gleich dem Bindungsabstand von Si-N (0,170 nm) und dem Winkel der Si-N-Si-Bindung (139,0°) bei der Struktur waren, die einer Strukturoptimierung durch eine auf Grundprinzipien beruhende Berechnung in einem Zustand unterzogen worden war, in dem ein O-Atom in dem SiO2-Kristall durch ein N-Atom ersetzt wird.
  • Die berechneten g-Faktoren und Hyperfine-Kopplungskonstanten sind nachfolgend gezeigt. [Tabelle 3]
    g-Faktor Hyperfine-Kopplungskonstante [mT]
    g_x g_y g_z g (Durchschnitt) A_x A_y A_z A (Durchschnitt)
    NO2 2,0066 1,9884 2,0014 1,9988 4,54 4,49 6,53 5,19
    Si-N-Si 2,0021 2,0174 2,0056 2,0084 3,14 –0,61 –0,62 0,64
  • Wie oben beschrieben, entspricht die Hyperfine-Kopplungskonstante A dem Abstand zwischen den ESR-Signalen (oder der Spaltbreite eines Peaks). Der Tabelle 3 zufolge ist der Durchschnittswert der Hyperfine-Kopplungskonstante A des NO2-Moleküls ungefähr 5 mT. Im Falle des Si-N-Si-Cluster-Modells ist nur A_x unter den Hyperfine-Kopplungskonstanten A ein positiver Wert, der ungefähr 3 mT ist. 45A und 45B zeigen die ESR-Spektren von NO2 bzw. Si-N-Si, welche aus dem g-Faktor und der Hyperfine-Kopplungskonstante A berechnet werden.
  • Aus diesem Ergebnis wird das ESR-Spektrum, das drei Signale, eine Hyperfine-Strukturkonstante von ungefähr 5 mT und einen g-Faktor von ungefähr 2 aufweist, welche durch eine ESR-Messung mittels eines X-Bandes erhalten werden, voraussichtlich aufgrund eines NO2-Moleküls in einem SiO2-Kristall erhalten. Unter den drei Signalen ist der g-Faktor des mittleren Signals ungefähr 2.
  • <1-3. Untersuchung des Verschlechterungsmechanismus eines Transistors>
  • Ein Mechanismus für ein Phänomen, dass die Schwellenspannung eines Transistors in positiver Richtung bei einem positiven Gate-BT-Belastungstest (+GBT) verschoben wird, wird basierend auf den vorstehenden Ergebnissen nachstehend untersucht.
  • Der Mechanismus wird anhand von 25 untersucht. 25 stellt eine Struktur dar, bei der ein Siliziumoxynitridfilm (SiON-Film), ein Oxidhalbleiterfilm (OS), ein Gate-Isolierfilm (GI) und ein Gate (GE) in dieser Reihenfolge übereinander angeordnet sind. Hier wird ein Fall beschrieben, in dem der Siliziumoxynitridfilm SiON, der an der Rückkanalseite des Oxidhalbleiterfilms (OS) positioniert ist, Stickstoffoxid enthält.
  • Zuerst werden dann, wenn der positive Gate-BT-Belastungstest (+GBT) an dem Transistor durchgeführt wird, die Elektronendichten des Oxidhalbleiterfilms OS an der Seite des Gate-Isolierfilms GI und an der Seite des Siliziumoxynitridfilms SiON höher. Bei dem Oxidhalbleiterfilm OS weist die Seite des Siliziumoxynitridfilms SiON eine niedrigere Elektronendichte auf als die Seite des Gate-Isolierfilms GI. Wenn ein NO2-Molekül oder ein NO-Molekül in dem Siliziumoxynitridfilm SiON in die Grenzfläche zwischen dem Gate-Isolierfilm GI und dem Oxidhalbleiterfilm OS sowie in die Grenzfläche zwischen dem Oxidhalbleiterfilm OS und dem Siliziumoxynitridfilm SiON diffundiert, werden Elektronen an der Seite des Gate-Isolierfilms GI und der Rückkanalseite, die durch den positiven Gate-BT-Belastungstest (+GBT) angeregt werden, eingefangen. Folglich verbleiben die eingefangenen Elektronen in der Nähe der Grenzfläche zwischen dem Gate-Isolierfilm GI und dem Oxidhalbleiterfilm OS sowie an der Grenzfläche zwischen dem Oxidhalbleiterfilm OS und dem Siliziumoxynitridfilm SiON; daher wird die Schwellenspannung des Transistors in positiver Richtung verschoben.
  • Das heißt, dass eine niedrigere Konzentration von Stickstoffoxid, das in dem Siliziumoxynitridfilm in Kontakt mit dem Oxidhalbleiterfilm enthalten ist, eine Änderung der Schwellenspannung des Transistors unterdrückt. Als konkrete Beispiele für den Siliziumoxynitridfilm in Kontakt mit dem Oxidhalbleiterfilm können hier der Schutzfilm in Kontakt mit der Rückkanalseite, der Gate-Isolierfilm und dergleichen angegeben werden. Indem der Siliziumoxynitridfilm, der eine sehr kleine Menge an Stickstoffoxid enthält, in Kontakt mit dem Oxidhalbleiterfilm bereitgestellt wird, kann der Transistor eine ausgezeichnete Zuverlässigkeit aufweisen.
  • (Ausführungsform 5)
  • <Struktur des Oxidhalbleiters>
  • Eine Struktur eines Oxidhalbleiters wird nachstehend beschrieben.
  • Ein Oxidhalbleiter wird in einen einkristallinen Oxidhalbleiter und in einen nicht-einkristallinen Oxidhalbleiter eingeteilt. Beispiele für einen nicht-einkristallinen Oxidhalbleiter umfassen einen kristallinen Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline oxide semiconductor, CAAC-OS), einen polykristallinen Oxidhalbleiter, einen nanokristallinen Oxidhalbleiter (nanocrystalline oxide semiconductor, nc-OS), einen amorphähnlichen Oxidhalbleiter (amorphous-like oxide semiconductor, a-like OS bzw. a-ähnlichen OS) und einen amorphen oxidhalbleiter.
  • Aus einer anderen Sicht wird ein Oxidhalbleiter in einen amorphen Oxidhalbleiter und in einen kristallinen Oxidhalbleiter eingeteilt. Beispiele für einen kristallinen Oxidhalbleiter umfassen einen einkristallinen Oxidhalbleiter, einen CAAC-OS, einen polykristallinen Oxidhalbleiter und einen nc-OS.
  • Es ist bekannt, dass eine amorphe Struktur im Allgemeinen wie folgt definiert ist: Sie ist metastabil und nicht fixiert, isotrop und weist keine ungleichmäßige Struktur auf. Mit anderen Worten: Eine amorphe Struktur weist einen flexiblen Bindungswinkel und eine Nahordnung jedoch keine Fernordnung auf.
  • Das heißt, dass man einen grundsätzlich stabilen Oxidhalbleiter nicht als vollständig amorphen Oxidhalbleiter ansehen kann. Außerdem kann man einen Oxidhalbleiter, der nicht isotrop ist (z. B. einen Oxidhalbleiter, der in einem mikroskopischen Bereich eine periodische Struktur aufweist), nicht als vollständig amorphen Oxidhalbleiter ansehen. Es sei angemerkt, dass ein a-ähnlicher OS eine periodische Struktur in einem mikroskopischen Bereich aufweist, aber gleichzeitig einen Hohlraum (void) enthält und eine instabile Struktur aufweist. Aus diesem Grund weist ein a-ähnlicher OS physikalische Eigenschaften auf, die denjenigen eines amorphen Oxidhalbleiters ähnlich sind.
  • <CAAC-OS>
  • Zuerst wird ein CAAC-OS beschrieben.
  • Der CAAC-OS ist einer von Oxidhalbleitern, die eine Vielzahl von Kristallteilen mit Ausrichtung bezüglich der c-Achse aufweisen (auch als Pellets bezeichnet).
  • In einem kombinierten Analysebild (auch als hochauflösendes TEM-Bild bezeichnet) aus einem Hellfeldbild und einem Beugungsbild eines CAAC-OS, welches mit einem Transmissionselektronenmikroskop (TEM) aufgenommen wird, kann eine Vielzahl von Pellets beobachtet werden. Im hochauflösenden TEM-Bild wird jedoch eine Grenze zwischen Pellets, d. h. eine Korngrenze, nicht deutlich beobachtet. Folglich ist weniger wahrscheinlich, dass in dem CAAC-OS eine Verringerung der Elektronenbeweglichkeit wegen der Korngrenze auftritt.
  • Im Folgenden wird ein CAAC-OS, der mit TEM beobachtet wird, beschrieben. 47A zeigt ein hochauflösendes TEM-Bild eines Querschnitts des CAAC-OS, der aus einer Richtung beobachtet wird, die im Wesentlichen parallel zur Probenoberfläche ist. Das hochauflösende TEM-Bild wird mittels einer Funktion zum Korrigieren einer sphärischen Aberration erhalten. Das hochauflösende TEM-Bild, das mittels einer Funktion zum Korrigieren einer sphärischen Aberration erhalten wird, wird insbesondere als Cs-korrigiertes hochauflösendes TEM-Bild bezeichnet. Das Cs-korrigierte hochauflösende TEM-Bild kann beispielsweise mit einem Analyse-Elektronenmikroskop mit atomarer Auflösung (atomic resolution analytical electron microscope) JEM-ARM200F, hergestellt von JEOL Ltd., aufgenommen werden.
  • 47B ist ein vergrößertes Cs-korrigiertes hochauflösendes TEM-Bild eines Bereichs (1) in 47A. 47B zeigt, dass Metallatome in übereinander angeordneter Weise in einem Pellet angeordnet sind. Jede Metallatomlage weist eine Konfiguration auf, die eine Unebenheit einer Oberfläche, über der ein CAAC-OS-Film ausgebildet ist (die Oberfläche wird nachstehend als Bildungsoberfläche bezeichnet), oder eine Unebenheit einer nach oben weisenden Oberfläche des CAAC-OS-Films widerspiegelt, und jede Metallatomlage ist parallel zu der Bildungsoberfläche oder der nach oben weisenden Oberfläche des CAAC-OS-Films angeordnet.
  • Der CAAC-OS weist, wie in 47B gezeigt, eine charakteristische Atomanordnung auf. Die charakteristische Atomanordnung wird durch eine Hilfslinie in 47C dargestellt. Aus 47B und 47C kann man ablesen, dass die Größe eines Pellets größer als oder gleich 1 nm, oder größer als oder gleich 3 nm ist und dass die Größe eines Raums, der durch die Neigung der Pellets hervorgerufen wird, ca. 0,8 nm ist. Deshalb kann das Pellet auch als Nanokristall (nanocrystal, nc) bezeichnet werden. Des Weiteren kann der CAAC-OS auch als Oxidhalbleiter, der Nanokristalle mit Ausrichtung bezüglich der c-Achse (c-axis aligned nanocrystal, CANC) enthält, bezeichnet werden.
  • Nach den Cs-korrigierten hochauflösenden TEM-Bildern wird hier die schematische Anordnung von Pellets 5100 eines CAAC-OS über einem Substrat 5120 als solche Struktur abgebildet, bei der Ziegel oder Blöcke angeordnet sind (siehe 47D). Der Teil, in dem sich, wie in 47C beobachtet, die Pellets neigen, entspricht einem Bereich 5161 in 47D.
  • 48A zeigt ein Cs-korrigiertes hochauflösendes TEM-Bild einer Fläche des CAAC-OS, der aus einer Richtung im Wesentlichen senkrecht zur Probenoberfläche beobachtet wird. 48B, 48C und 48D sind vergrößerte Cs-korrigierte hochauflösende TEM-Bilder von Bereichen (1), (2) bzw. (3) in 48A. 48B, 48C und 48D zeigen auf, dass Metallatome in einer dreieckigen, viereckigen oder sechseckigen Konfiguration in einem Pellet angeordnet sind. Zwischen verschiedenen Pellets gibt es jedoch keine Regelmäßigkeit der Anordnung der Metallatome.
  • Als Nächstes wird ein CAAC-OS, der durch Röntgenstrahlbeugung (X-ray diffraction, XRD) analysiert wird, beschrieben. Wenn beispielsweise die Struktur eines CAAC-OS, der einen InGaZnO4-Kristall enthält, durch ein Out-of-Plane-Verfahren (out-of-plane method) analysiert wird, erscheint ein Peak bei einem Beugungswinkel (2θ) von ca. 31°, wie in 49A gezeigt. Dieser Peak stammt aus der (009)-Fläche des InGaZnO4-Kristalls, was darauf hindeutet, dass Kristalle in dem CAAC-OS eine Ausrichtung bezüglich der c-Achse aufweisen und dass die c-Achsen in einer Richtung im Wesentlichen senkrecht zu der Bildungsoberfläche oder der nach oben weisenden Oberfläche des CAAC-OS ausgerichtet sind.
  • Es sei angemerkt, dass bei der Strukturanalyse des CAAC-OS durch ein Out-of-Plane-Verfahren, neben dem Peak bei 2θ von ca. 31° ein weiterer Peak erscheinen kann, wenn 2θ bei ca. 36° liegt. Der Peak bei 2θ von ca. 36° deutet darauf hin, dass ein Kristall ohne Ausrichtung bezüglich der c-Achse in einem Teil des CAAC-OS enthalten ist. Es wird bevorzugt, dass in dem durch ein Out-of-Plane-Verfahren analysierten CAAC-OS ein Peak erscheint, wenn 2θ bei ca. 31° liegt, und dass kein Peak erscheint, wenn 2θ bei ca. 36° liegt.
  • Andererseits erscheint bei der Strukturanalyse des CAAC-OS durch ein In-Plane-Verfahren (in-plane method), bei dem ein Röntgenstrahl auf eine Probe in einer Richtung im Wesentlichen senkrecht zur c-Achse einfällt, ein Peak, wenn 2θ bei ca. 56° liegt. Dieser Peak stammt aus der (110)-Fläche des InGaZnO4-Kristalls. Wenn im Falle des CAAC-OS eine Analyse (ϕ-Scan) durchgeführt wird, wobei 2θ auf ca. 56° festgelegt wird und die Probe unter Verwendung eines Normalenvektors der Probenoberfläche als Achse (ϕ-Achse) gedreht wird, wird kein deutlicher Peak beobachtet, wie in 49B gezeigt. Im Gegensatz dazu werden im Falle eines einkristallinen Oxidhalbleiters aus InGaZnO4, wie in 49C gezeigt, sechs Peaks, die aus den der (110)-Fläche entsprechenden Kristallflächen stammen, beobachtet, wenn ein ϕ-Scan durchgeführt wird, wobei 2θ auf ca. 56° festgelegt wird. Folglich zeigt die Strukturanalyse mit XRD, dass die Richtungen der a-Achsen und b-Achsen in dem CAAC-OS unregelmäßig orientiert sind.
  • Als Nächstes wird ein CAAC-OS, der durch Elektronenbeugung analysiert wird, beschrieben. Wenn beispielsweise ein Elektronenstrahl mit einem Probendurchmesser von 300 nm in einer Richtung, die parallel zur Probenoberfläche ist, auf einen CAAC-OS, der einen InGaZnO4-Kristall enthält, einfällt, könnte ein Beugungsbild (auch als Feinbereichs-(selected-area)Transmissionselektronenbeugungsbild bezeichnet), das in 50A gezeigt ist, erhalten werden. In diesem Beugungsbild sind Punkte enthalten, die auf die (009)-Fläche eines InGaZnO4-Kristalls zurückzuführen sind. Daher deutet die Elektronenbeugung auch darauf hin, dass Pellets, die in dem CAAC-OS enthalten sind, eine Ausrichtung bezüglich der c-Achse aufweisen und dass die c-Achsen in einer Richtung im Wesentlichen senkrecht zu der Bildungsoberfläche oder der nach oben weisenden Oberfläche des CAAC-OS ausgerichtet sind. Währenddessen zeigt 50B ein Beugungsbild, das erhalten wird, indem ein Elektronenstrahl mit einem Probendurchmesser von 300 nm in einer Richtung senkrecht zur Probenoberfläche auf dieselbe Probe einfällt. Wie in 50B gezeigt, wird ein ringförmiges Beugungsbild beobachtet. Daher deutet die Elektronenbeugung auch darauf hin, dass die a-Achsen und b-Achsen der Pellets, die in dem CAAC-OS enthalten sind, keine regelmäßige Ausrichtung aufweisen. Es wird davon ausgegangen, dass der erste Ring in 50B aus der (010)-Fläche, der (100)-Fläche und dergleichen des InGaZnO4-Kristalls stammt. Es wird davon ausgegangen, dass der zweite Ring in 50B aus der (110)-Fläche und dergleichen stammt.
  • Wie oben beschrieben, handelt es sich bei dem CAAC-OS um einen Oxidhalbleiter mit hoher Kristallinität. Das Eindringen von Verunreinigungen, die Bildung von Defekten oder dergleichen könnte die Kristallinität eines Oxidhalbleiters verringern. Dies bedeutet, dass der CAAC-OS eine geringe Menge an Verunreinigungen und eine geringe Menge an Defekten (z. B. Sauerstofffehlstellen) aufweist.
  • Es sei angemerkt, dass die Verunreinigung ein Element, das verschieden von den Hauptkomponenten des Oxidhalbleiters ist, wie z. B. Wasserstoff, Kohlenstoff, Silizium oder ein Übergangsmetallelement, bezeichnet. Beispielsweise extrahiert ein Element (insbesondere Silizium oder dergleichen), das eine höhere Bindungsstärke an Sauerstoff aufweist als ein in einem Oxidhalbleiter enthaltenes Metallelement, Sauerstoff aus dem Oxidhalbleiter, was eine Unordnung der Atomanordnung und eine reduzierte Kristallinität des Oxidhalbleiters zur Folge hat. Ein Schwermetall, wie z. B. Eisen oder Nickel, Argon, Kohlenstoffdioxid oder dergleichen weist einen großen Atomradius (oder molekularen Radius) auf und stört daher die Atomanordnung des Oxidhalbleiters und reduziert die Kristallinität.
  • Die Eigenschaften eines Oxidhalbleiters, der Verunreinigungen oder Defekte enthält, könnten durch Licht, Hitze oder dergleichen verändert werden. Verunreinigungen, die in dem Oxidhalbleiter enthalten sind, könnten beispielsweise als Einfangstellen für Ladungsträger oder als Ladungsträgererzeugungsquellen dienen. Darüber hinaus dienen Sauerstofffehlstellen in dem Oxidhalbleiter als Einfangstellen für Ladungsträger oder als Ladungsträgererzeugungsquellen, wenn Wasserstoff dorthin eingefangen wird.
  • Der CAAC-OS, der eine geringe Menge an Verunreinigungen und eine geringe Menge an Sauerstofffehlstellen aufweist, ist ein Oxidhalbleiter mit niedriger Ladungsträgerdichte. Ein derartiger Oxidhalbleiter wird als hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiter bezeichnet. Ein CAAC-OS weist eine niedrige Verunreinigungskonzentration und eine niedrige Dichte der Defektzustände auf. Deshalb kann der CAAC-OS als Oxidhalbleiter mit stabilen Eigenschaften bezeichnet werden.
  • <nc-OS>
  • Als Nächstes wird ein nc-OS beschrieben.
  • In einem hochauflösenden TEM-Bild weist ein nc-OS einen Bereich, in dem ein Kristallteil beobachtet wird, und einen Bereich auf, in dem ein Kristallteil nicht deutlich beobachtet wird. In den meisten Fällen ist die Größe eines Kristallteils, der in dem nc-OS enthalten ist, größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, oder größer als oder gleich 1 nm und kleiner als oder gleich 3 nm. Es sei angemerkt, dass ein Oxidhalbleiter mit einem Kristallteil, dessen Größe größer als 10 nm und kleiner als oder gleich 100 nm ist, mitunter als mikrokristalliner Oxidhalbleiter bezeichnet wird. In einem hochauflösenden TEM-Bild des nc-OS wird beispielsweise eine Korngrenze in einigen Fällen nicht deutlich beobachtet. Es sei angemerkt, dass es eine Möglichkeit gibt, dass der Ursprung des Nanokristalls gleich demjenigen eines Pellets in einem CAAC-OS ist. Ein Kristallteil des nc-OS kann deshalb in der folgenden Beschreibung als Pellet bezeichnet werden.
  • In dem nc-OS weist ein mikroskopischer Bereich (zum Beispiel ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, im Besonderen ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm) eine periodische Atomanordnung auf. Es gibt keine Regelmäßigkeit der Kristallorientierung zwischen verschiedenen Pellets in dem nc-OS. Daher wird keine Orientierung des ganzen Films beobachtet. Deshalb kann man den nc-OS in Abhängigkeit von einem Analyseverfahren nicht von einem a-ähnlichen OS oder einem amorphen Oxidhalbleiter unterscheiden. Wenn beispielsweise der nc-OS durch ein Out-of-Plane-Verfahren unter Verwendung eines Röntgenstrahls mit einem Durchmesser analysiert wird, der größer ist als die Größe eines Pellets, erscheint kein Peak, der eine Kristallfläche zeigt. Außerdem wird ein einem Halo-Muster (halo pattern) ähnliches Beugungsbild beobachtet, wenn der nc-OS einer Elektronenbeugung mittels eines Elektronenstrahls mit einem Probendurchmesser (z. B. 50 nm oder größer), der größer ist als die Größe eines Pellets, unterzogen wird. Währenddessen erscheinen Punkte in einem Nanostrahl-Elektronenbeugungsbild (nanobeam electron diffraction pattern) des nc-OS, wenn ein Elektronenstrahl mit einem Probendurchmesser, der nahe der oder kleiner als die Größe eines Pellets ist, angewendet wird. In einem Nanostrahl-Elektronenbeugungsbild des nc-OS sind außerdem in einigen Fällen Bereiche mit hoher Leuchtdichte in Kreisform (Ringform) gezeigt. Auch in einem Nanostrahl-Elektronenbeugungsbild des nc-OS ist in einigen Fällen eine Vielzahl von Punkten in einem ringförmigen Bereich gezeigt.
  • Da es, wie zuvor beschrieben, keine Regelmäßigkeit der Kristallorientierung zwischen den Pellets (Nanokristallen) gibt, kann der nc-OS auch als Oxidhalbleiter, der ungeordnet ausgerichtete Nanokristalle (random aligned nanocrystals, RANC) enthält, oder als Oxidhalbleiter, der nicht ausgerichtete Nanokristalle (non-aligned nanocrystals, NANC) enthält, bezeichnet werden.
  • Der nc-OS ist ein Oxidhalbleiter, der im Vergleich zu einem amorphen Oxidhalbleiter eine hohe Regelmäßigkeit aufweist. Deshalb ist es wahrscheinlich, dass der nc-OS eine niedrigere Dichte der Defektzustände aufweist als ein a-ähnlicher OS und ein amorpher Oxidhalbleiter. Es sei angemerkt, dass es keine Regelmäßigkeit der Kristallorientierung zwischen verschiedenen Pellets in dem nc-OS gibt. Daher weist der nc-OS eine höhere Dichte der Defektzustände auf als der CAAC-OS.
  • <a-ähnlicher OS>
  • Ein a-ähnlicher OS weist eine Struktur auf, die zwischen derjenigen des nc-OS und derjenigen des amorphen Oxidhalbleiters liegt.
  • In einem hochauflösenden TEM-Bild des a-ähnlichen OS kann ein Hohlraum beobachtet werden. Darüber hinaus bestehen im hochauflösenden TEM-Bild ein Bereich, in dem ein Kristallteil deutlich beobachtet wird, und ein Bereich, in dem kein Kristallteil beobachtet wird.
  • Der a-ähnliche OS weist eine instabile Struktur auf, da er einen Hohlraum enthält. Um zu verifizieren, dass ein a-ähnlicher OS eine instabile Struktur im Vergleich zu einem CAAC-OS und einem nc-OS aufweist, wird eine Veränderung der Struktur, die durch Elektronenbestrahlung verursacht wird, im Folgenden beschrieben.
  • Ein a-ähnlicher OS (als Probe A bezeichnet), ein nc-OS (als Probe B bezeichnet) und ein CAAC-OS (als Probe C bezeichnet) werden als Proben, die einer Elektronenbestrahlung unterzogen werden, vorbereitet. Jede der Proben ist ein In-Ga-Zn-Oxid.
  • Zuerst wird ein hochauflösendes Querschnitts-TEM-Bild jeder Probe aufgenommen. Die hochauflösenden Querschnitts-TEM-Bilder zeigen, dass alle Proben Kristallteile aufweisen.
  • Es sei angemerkt, dass es wie folgt bestimmt wird, welcher Teil als Kristallteil angesehen wird. Es ist bekannt, dass eine Einheitszelle eines InGaZnO4-Kristalls eine Struktur aufweist, bei der neun Schichten, d. h. drei In-O-Schichten und sechs Ga-Zn-O-Schichten, in der Richtung der c-Achse angeordnet sind. Der Abstand zwischen den benachbarten Schichten ist gleich dem Gitterabstand auf der (009)-Fläche (auch als d-Wert (d value) bezeichnet). Der Wert berechnet sich aus einer Kristallstrukturanalyse zu 0,29 nm. Daher wird ein Abschnitt, in dem der Gitterabstand zwischen Gitter-Randzonen größer als oder gleich 0,28 nm und kleiner als oder gleich 0,30 nm ist, als Kristallteil von InGaZnO4 angesehen. Jede Gitter-Randzone entspricht der a-b-Fläche des InGaZnO4-Kristalls.
  • 51 zeigt die Veränderung der durchschnittlichen Größe von Kristallteilen (an 22 Punkten bis 45 Punkten) in jeder Probe. Es sei angemerkt, dass die Größe eines Kristallteils der Länge einer Gitter-Randzone entspricht. 51 deutet darauf hin, dass die Größe eines Kristallteils in dem a-ähnlichen OS mit einer Zunahme der kumulativen Elektronendosis zunimmt. Insbesondere wächst, wie durch (1) in 51 gezeigt, ein Kristallteil, der am Anfang der TEM-Beobachtung ca. 1,2 nm misst (auch als anfänglicher Kern (initial nucleus) bezeichnet), bis zu einer Größe von ca. 2,6 nm bei einer kumulativen Elektronendosis von 4,2 × 108 e–/nm2. Die Größe eines Kristallteils in dem nc-OS und dem CAAC-OS verändert sich im Gegensatz dazu in nur geringem Maße vom Anfang der Elektronenbestrahlung bis zu einer kumulativen Elektronendosis von 4,2 × 108 e–/nm2. Insbesondere sind, wie durch (2) und (3) in 51 gezeigt, die durchschnittlichen Kristallgrößen in einem nc-OS und einem CAAC-OS ca. 1,4 nm bzw. ca. 2,1 nm, unabhängig von der kumulativen Elektronendosis.
  • Auf diese Weise wird das Wachstum des Kristallteils in dem a-ähnlichen OS durch Elektronenbestrahlung angeregt. In dem nc-OS und dem CAAC-OS wird im Gegensatz dazu das Wachstum des Kristallteils durch Elektronenbestrahlung kaum angeregt. Deshalb weist der a-ähnliche OS eine instabile Struktur auf im Vergleich zu dem nc-OS und dem CAAC-OS.
  • Der a-ähnliche OS weist eine niedrigere Dichte auf als der nc-OS und der CAAC-OS, da er einen Hohlraum enthält. Die Dichte des a-ähnlichen OS ist insbesondere höher als oder gleich 78,6% und niedriger als 92,3% der Dichte des einkristallinen Oxidhalbleiters mit der gleichen Zusammensetzung. Die Dichte des nc-OS und die Dichte des CAAC-OS sind jeweils höher als oder gleich 92,3% und niedriger als 100% der Dichte des einkristallinen Oxidhalbleiters mit der gleichen Zusammensetzung. Es ist schwierig, einen Oxidhalbleiter mit einer Dichte, die niedriger als 78% der Dichte des einkristallinen Oxidhalbleiters ist, abzuscheiden.
  • Im Falle eines Oxidhalbleiters mit einem Atomverhältnis In:Ga:Zn = 1:1:1 ist beispielsweise die Dichte eines Einkristalls InGaZnO4 mit einer rhomboedrischen Kristallstruktur 6,357 g/cm3. Dementsprechend ist im Falle des Oxidhalbleiters mit einem Atomverhältnis In:Ga:Zn = 1:1:1 die Dichte des a-ähnlichen OS höher als oder gleich 5,0 g/cm3 und niedriger als 5,9 g/cm3. Im Falle des Oxidhalbleiters mit einem Atomverhältnis In:Ga:Zn = 1:1:1 sind beispielsweise die Dichte des nc-OS und die Dichte des CAAC-OS jeweils höher als oder gleich 5,9 g/cm3 und niedriger als 6,3 g/cm3.
  • Es sei angemerkt, dass es eine Möglichkeit gibt, dass ein Oxidhalbleiter mit einer gewissen Zusammensetzung in einer einkristallinen Struktur nicht existieren kann. In diesem Fall werden einkristalline Oxidhalbleiter mit verschiedenen Zusammensetzungen in einem angemessenen Verhältnis kombiniert, was ermöglicht, die Dichte, die derjenigen eines einkristallinen Oxidhalbleiters mit der gewünschten Zusammensetzung entspricht, zu berechnen. Die Dichte eines einkristallinen Oxidhalbleiters mit der gewünschten Zusammensetzung kann aus einem gewichteten Durchschnitt entsprechend dem Kombinationsverhältnis der einkristallinen Oxidhalbleiter mit verschiedenen Zusammensetzungen berechnet werden. Es sei angemerkt, dass es bevorzugt wird, möglichst wenige Arten von einkristallinen Oxidhalbleitern für die Berechnung der Dichte zu verwenden.
  • Wie oben beschrieben, weisen Oxidhalbleiter verschiedene Strukturen und verschiedene Eigenschaften auf. Es sei angemerkt, dass es sich bei einem Oxidhalbleiter um eine Schichtanordnung handeln kann, die beispielsweise zwei oder mehr Filme von einem amorphen Oxidhalbleiter, einem a-ähnlichen OS, einem nc-OS und einem CAAC-OS umfasst.
  • Die Strukturen, Verfahren und dergleichen, welche bei dieser Ausführungsform beschrieben worden sind, können gegebenenfalls in Kombination mit beliebigen der Strukturen, Verfahren und dergleichen, welche bei den anderen Ausführungsformen und Beispielen beschrieben werden, verwendet werden.
  • (Ausführungsform 6)
  • Bei dieser Ausführungsform wird ein Beispiel für eine Halbleitervorrichtung (Speichervorrichtung), die einen Transistor einer Ausführungsform der vorliegenden Erfindung beinhaltet, gespeicherte Daten auch ohne Stromversorgung halten kann und keine Beschränkung hinsichtlich der Anzahl der Schreibvorgänge hat, unter Bezugnahme auf die Zeichnungen beschrieben.
  • 26A ist eine Querschnittsansicht einer Halbleitervorrichtung, und 26B ist ein Schaltplan einer Speicherzelle 760, die in der Halbleitervorrichtung enthalten ist.
  • Die Halbleitervorrichtung in 26A und 26B beinhaltet in einem unteren Teil einen Transistor 750, der ein Substrat 700 umfasst, und in einem oberen Teil einen Transistor 200, der einen Oxidhalbleiter enthält, und einen Kondensator 230.
  • Als das Substrat 700 kann ein einkristallines Halbleitersubstrat oder ein polykristallines Halbleitersubstrat aus Silizium oder Siliziumkarbid, ein Verbindungshalbleitersubstrat aus Siliziumgermanium, ein Silizium-auf-Isolator-(silicon on insulator, SOI-)Substrat oder dergleichen verwendet werden. Ein unter Verwendung eines Halbleitersubstrats hergestellter Transistor kann auf einfache Weise mit hoher Geschwindigkeit arbeiten.
  • Bei dieser Ausführungsform wird ein Beispiel beschrieben, in dem ein einkristallines n-Typ-Siliziumsubstrat als das Substrat 700 verwendet wird. Der Transistor 750 ist ein Transistor, dessen Kanal in dem Substrat 700 gebildet wird. Der Transistor 750 beinhaltet einen Kanalbildungsbereich 753, p-Typ-Verunreinigungsbereiche 754, die als leicht dotierte Drain-(LDD-)Bereiche oder Erweiterungsbereiche dienen, p-Typ-Verunreinigungsbereiche 755, die als Source-Bereich und Drain-Bereich dienen, einen Gate-Isolierfilm 752 und eine Gate-Elektrode 751. Die p-Typ-Verunreinigungsbereiche 755 weisen eine höhere Verunreinigungskonzentration auf als die p-Typ-Verunreinigungsbereiche 754. Eine Seitenfläche der Gate-Elektrode 751 ist mit einem Seitenwand-Isolierfilm 756 versehen. Unter Verwendung der Gate-Elektrode 751 und des Seitenwand-Isolierfilms 756 als Masken können die p-Typ-Verunreinigungsbereiche 754 und die p-Typ-Verunreinigungsbereiche 755 selbstjustiert ausgebildet werden.
  • Der Transistor 750 ist von anderen Transistoren 750, die auf dem Substrat 700 ausgebildet sind, durch einen Elementtrennungsbereich 789 getrennt. Des Weiteren sind ein Isolierfilm 790 und ein Isolierfilm 791 über und um der/die Gate-Elektrode 751 und dem/den Seitenwand-Isolierfilm 756 ausgebildet.
  • Die Gate-Elektrode 103, ein leitender Film 203 und ein leitender Film 204 sind über dem Isolierfilm 791 ausgebildet. Es sei angemerkt, dass der leitende Film 203 mit der Gate-Elektrode 751 des Transistors 750 verbunden ist.
  • Ein Isolierfilm 205 ist zwischen der Gate-Elektrode 103, dem leitenden Film 203 und dem leitenden Film 204 ausgebildet. Der Isolierfilm 205 kann unter Verwendung eines Materials, das demjenigen des bei der Ausführungsform 1 beschriebenen Gate-Isolierfilms 105 ähnlich ist, angemessen ausgebildet werden.
  • Über dem Isolierfilm 205 ist ein Isolierfilm 206 ausgebildet, bei dem ein Teil der Gate-Elektrode 103, ein Teil des leitenden Films 203 und ein Teil des leitenden Films 204 freiliegen.
  • Wenn ein Isolierfilm, der einen Effekt zum Sperren von Wasser und Wasserstoff aufweist, als der Isolierfilm 206 verwendet wird, kann verhindert werden, dass Wasser und Wasserstoff, welche zwischen dem Substrat 700 und dem Isolierfilm 206 enthalten sind, in den in dem Transistor 200 enthaltenen Oxidhalbleiterfilm diffundieren. Als der Isolierfilm 206 kann eine Einzelschicht oder eine Schichtanordnung ausgebildet werden, die ein Material ausgewählt aus Aluminiumoxid, Aluminiumoxynitrid, Siliziumnitrid, Siliziumnitridoxid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirkoniumoxid, Hafniumoxid und Tantaloxid enthält.
  • Der Gate-Isolierfilm 105 ist über der Gate-Elektrode 103, dem leitenden Film 203, dem leitenden Film 204 und dem Isolierfilm 206 ausgebildet. Die Elektrode 113h, die eine eines Paars von Elektroden in dem Transistor 200 ist, ist durch eine Öffnung, die in dem Gate-Isolierfilm 105 ausgebildet ist, elektrisch mit dem leitenden Film 204 verbunden.
  • Der Transistor 200, der die Gate-Elektrode 103, den Gate-Isolierfilm 105, das Paar von Elektroden 113g und 113h sowie die Gate-Elektrode 119 beinhaltet, ist über dem Isolierfilm 791 ausgebildet. Ein beliebiger der bei den Ausführungsformen 1 bis 5 beschriebenen Transistoren kann als der Transistor 200 verwendet werden. Hier wird der in 9 dargestellte Transistor als der Transistor 200 verwendet.
  • Der Isolierfilm 121 ist über dem Transistor 200 und dem Isolierfilm 206 ausgebildet. Als der Isolierfilm 121 kann der bei der Ausführungsform 1 beschriebene Isolierfilm 121 angemessen verwendet werden.
  • Der Isolierfilm 123 ist über dem Isolierfilm 121 ausgebildet. Der Isolierfilm 123 kann unter Verwendung eines Materials und eines Verfahrens ausgebildet werden, die denjenigen des bei der Ausführungsform 1 beschriebenen Isolierfilms 123 ähnlich sind. Der Stecker 127b ist in einer Öffnung ausgebildet, die in dem Isolierfilm 123 und dem Isolierfilm 121 ausgebildet ist. Der Stecker 127b ist elektrisch mit der Elektrode 113h verbunden.
  • Ein Isolierfilm 215, der als Planarisierungs-Isolierfilm dient, ist über dem Isolierfilm 123 und dem Stecker 127b ausgebildet. Der Isolierfilm 215 kann unter Verwendung eines wärmebeständigen organischen Materials, wie z. B. Polyimids, Acryls, eines Harzes auf Benzocyclobuten-Basis, Polyamids oder Epoxids, ausgebildet werden. Neben derartigen organischen Materialien kann ein Material mit einer niedrigen dielektrischen Konstante (ein Material mit niedrigem k), ein Harz auf Siloxan-Basis, PSG (Phosphosilikatglas), BPSG (Borphosphosilikatglas) oder dergleichen verwendet werden. Es sei angemerkt, dass der Isolierfilm 215 ausgebildet werden kann, indem eine Vielzahl von aus diesen Materialien ausgebildeten Isolierfilmen übereinander angeordnet wird.
  • Es sei angemerkt, dass das Harz auf Siloxan-Basis einem Harz entspricht, das eine Si-O-Si-Bindung enthält und unter Verwendung eines Materials auf Siloxan-Basis als Anfangsmaterial ausgebildet wird. Das Harz auf Siloxan-Basis kann als Substituent eine organische Gruppe (z. B. eine Alkylgruppe oder eine Arylgruppe) oder eine Fluorgruppe enthalten. Die organische Gruppe kann eine Fluorgruppe enthalten.
  • Es besteht keine besondere Beschränkung bezüglich des Verfahrens zum Ausbilden des Isolierfilms 215, und ein beliebiges der folgenden Verfahren kann je nach dem Material verwendet werden: ein Sputterverfahren, ein SOG-Verfahren, Rotationsbeschichtung, Tauchen, Sprühbeschichtung, ein Tröpfchenausstoßverfahren (z. B. ein Tintenstrahl-Verfahren), ein Druckverfahren (z. B. Siebdruck oder Offset-Druck) oder dergleichen. Wenn der Brennschritt des Isolierfilms 215 auch als Wärmebehandlung für eine weitere Schicht dient, kann eine Halbleitervorrichtung effizient hergestellt werden.
  • Der Isolierfilm 215 kann unter Verwendung eines Materials und eines Verfahrens ausgebildet werden, die denjenigen des bei der Ausführungsform 1 beschriebenen Isolierfilms 123 ähnlich sind, und kann dann einer CMP-Behandlung unterzogen werden.
  • Ein Stecker 216 ist über dem Isolierfilm 215 ausgebildet und elektrisch mit dem Stecker 127b durch eine Öffnung, die in dem Isolierfilm 215 ausgebildet ist, verbunden.
  • Die Gate-Elektrode 751 ist elektrisch mit dem leitenden Film 203 verbunden. Einer der p-Typ-Verunreinigungsbereiche 755 in dem Transistor 750 ist elektrisch mit einem Transistor 770 (siehe 26B) verbunden, und der andere davon ist elektrisch mit einer Leitung SL (siehe 26B) verbunden. Des Weiteren ist die Elektrode 113h elektrisch mit einer Leitung BL (siehe 26B) verbunden, die Elektrode 113g ist elektrisch mit einem Knoten FN (siehe 26B) verbunden, die Gate-Elektrode 119 ist elektrisch mit einer Leitung WWL (siehe 26B) verbunden, und die Gate-Elektrode 103 ist elektrisch mit einer Leitung BGL (siehe 26B) verbunden.
  • Hier weisen ein Halbleitermaterial eines Bereichs, in dem ein Kanalbereich des Transistors 750 gebildet wird, und ein Halbleitermaterial eines Bereichs, in dem ein Kanalbereich des Transistors 200 gebildet wird, vorzugsweise unterschiedliche Bandlücken auf. Beispielsweise wird in dem Fall, in dem ein Oxidhalbleiter als Halbleitermaterial des Bereichs, in dem der Kanalbereich des Transistors 200 gebildet wird, verwendet wird, bevorzugt, dass ein Halbleitermaterial verschieden von einem Oxidhalbleiter als Halbleitermaterial des Bereichs, in dem der Kanalbereich des Transistors 750 gebildet wird, verwendet wird. Ein Transistor aus einem Halbleitermaterial verschieden von einem Oxidhalbleiter, wie z. B. kristallinem Silizium, kann leichter mit hoher Geschwindigkeit arbeiten als ein Transistor aus einem Oxidhalbleiter. Ein Transistor aus einem Oxidhalbleiter ermöglicht aufgrund seiner elektrischen Eigenschaften, d. h. des niedrigen Sperrstroms, dass Ladungen lange Zeit gehalten werden.
  • Ein Transistor, der als Halbleitermaterial eines Bereichs, in dem ein Kanalbereich des Transistors gebildet wird, kristallines Silizium enthält, kann mit höherer Geschwindigkeit arbeiten als ein Transistor, der als Halbleitermaterial eines Bereichs, in dem ein Kanalbereich gebildet wird, einen Oxidhalbleiter enthält. Unter Verwendung dieses Transistors als Lesetransistor können Daten mit hoher Geschwindigkeit gelesen werden.
  • Obwohl in der folgenden Beschreibung die vorstehenden Transistoren beide p-Kanal-Transistoren sind, ist es unnötig zu erwähnen, dass n-Kanal-Transistoren verwendet werden können. Es sei angemerkt, dass, sofern nicht anders angegeben, die spezifische Struktur der Halbleitervorrichtung, wie z. B. ein Material für die Halbleitervorrichtung sowie die Struktur der Halbleitervorrichtung, nicht auf die hier beschriebene beschränkt sein muss.
  • Der Transistor 200 ist ein Transistor, der als Halbleitermaterial in einem Bereich, in dem ein Kanalbereich gebildet wird, einen Oxidhalbleiter enthält. Da der Sperrstrom des Transistors 200 niedrig ist, können gespeicherte Daten lange Zeit gehalten werden. Mit anderen Worten: Der Stromverbrauch kann ausreichend verringert werden, da eine Halbleitervorrichtung bereitgestellt werden kann, bei der ein Aktualisierungsvorgang (refresh operation) unnötig ist oder die Häufigkeit der Aktualisierungsvorgänge äußerst gering ist.
  • Der Transistor 200 und der Kondensator 230 können, wie in 26A dargestellt, über dem Substrat ausgebildet werden, auf dem der Transistor 750 ausgebildet ist, was einen höheren Grad der Integration der Halbleitervorrichtung ermöglicht.
  • 26B ist ein Schaltplan der Speicherzelle 760. Die Speicherzelle 760 beinhaltet den Transistor 200, den Transistor 750, den Kondensator 230 und den Transistor 770.
  • Der Transistor 200 beinhaltet einen Oxidhalbleiterfilm in seinem Kanalbildungsbereich. Daher weist der Transistor 200 einen sehr niedrigen Sperrstrom (einen sehr hohen Widerstand im Sperrzustand) auf. Der Transistor 200 wird eingeschaltet, wenn Daten geschrieben werden, und wird somit auch als Schreibtransistor bezeichnet. Der Transistor 200 kann ein n-Kanal-Transistor oder ein p-Kanal-Transistor sein. Nachfolgend wird der Fall beschrieben, in dem der Transistor 200 ein n-Kanal-Transistor ist.
  • Der Transistor 200 weist eine Dual-Gate-Struktur auf, und eines der Gates ist elektrisch mit der Leitung WWL verbunden. Die Leitung WWL kann als Schreib-Wortleitung dienen. Das andere Gate ist mit der Leitung BGL verbunden. Es sei angemerkt, dass das andere Gate stetig auf einem konstanten Potential gehalten werden kann.
  • Eine/einer von einer Source und einem Drain des Transistors 200 ist elektrisch mit der Leitung BL verbunden. Die Leitung BL kann als Bitleitung dienen.
  • Die/der andere von der Source und dem Drain des Transistors 200 ist elektrisch mit einer Elektrode des Kondensators 230 verbunden. Die andere Elektrode des Kondensators 230 ist elektrisch mit einer Leitung CL verbunden. Die/der andere von der Source und dem Drain des Transistors 200 ist elektrisch mit einem Gate des Transistors 750 verbunden.
  • Indem das Potential der Leitung CL geändert wird, wird das Potential des Gates des Transistors 750 (des Knotens FN) geändert. Die Leitung CL wird auch als Kondensatorleitung bezeichnet.
  • Der Transistor 750 ist ein p-Kanal-Transistor. Verschiedene Materialien, wie z. B. ein Oxidhalbleiter und Silizium, können für einen Kanalbildungsbereich des Transistors 750 verwendet werden. Eine/einer von einer Source und einem Drain des Transistors 750 ist elektrisch mit einer/einem von einer Source und einem Drain des Transistors 770 verbunden. Die/der andere von der Source und dem Drain des Transistors 750 ist elektrisch mit der Leitung SL verbunden.
  • Die/der andere von der Source und dem Drain des Transistors 770 ist elektrisch mit der Leitung BL verbunden. Ein Gate des Transistors 770 ist elektrisch mit einer Leitung RWL verbunden. Der Transistor 770 ist ein Transistor zur elektrischen Verbindung des Transistors 750 mit der Leitung BL, wenn Daten gelesen werden, und wird auch als Auswahltransistor bezeichnet.
  • Die Leitung SL kann als Source-Leitung oder Stromversorgungsleitung dienen. Obwohl die Leitung SL vorzugsweise auf einem konstanten Potential gehalten wird, kann das Potential geändert werden, wenn ein Strom angehalten oder zugeführt wird.
  • In der Speicherzelle 760 in 26B werden Daten als Potential des Knotens FN gehalten. Wenn der Transistor 200 einen ausreichend hohen Widerstand im Sperrzustand aufweist, können Daten für eine sehr lange Zeit gehalten werden. Im Prinzip wird eine Datenhalteperiode in Abhängigkeit von der Gesamtkapazität zwischen dem Knoten FN und jedem der anderen Knoten (darunter auch der Kapazität des Kondensators 230) sowie dem Gesamtwiderstand zwischen dem Knoten FN und jedem der anderen Knoten (darunter auch dem Widerstand des Transistors 200 im Sperrzustand) bestimmt.
  • Beispielsweise beträgt dann, wenn die Kapazität 30fF ist und der Widerstand 1 × 1022 Ω ist, die Zeitkonstante 9,5 Jahre. Folglich wird der Unterschied zwischen dem Potential des Knotens FN und einem Bezugspotential nach zehn Jahren auf ungefähr 35% des Unterschiedes zwischen dem Anfangspotential und dem Bezugspotential verringert. Daten müssen auch in einem derartigen Fall genau gelesen werden, in dem das Potential verringert wird.
  • Ein Vorgang zum Schreiben von Daten in die Speicherzelle 760 und ein Vorgang zum Lesen von Daten aus der Speicherzelle 760 werden nachstehend anhand von 27 beschrieben. Die Schwellenwerte der Transistoren 750 und 770 sind jeweils niedriger als 0 und höher als –VDD.
  • <Schreibvorgang>
  • Um Daten zu schreiben, wird das Potential der Leitung BL, d. h. einer Bitleitung, auf das Potential entsprechend den Daten eingestellt, wenn der Transistor 200 eingeschaltet wird. Dieses Verfahren gleicht im Prinzip dem Verfahren zum Datenschreiben in ein DRAM. Der Transistor 200 unterscheidet sich von den Transistoren 750 und 770 hinsichtlich des Schwellenwerts oder dergleichen; wenn hier der Transistor 200 eingeschaltet wird, wird daher das Potential seines Gates (das Potential der Leitung WWL) auf VOS_H eingestellt, und wenn der Transistor 200 ausgeschaltet wird, wird das Potential seines Gates auf VOS_L eingestellt. Es sei angemerkt, dass VOS_L gleich GND (< VDD) sein kann.
  • Wenn hier Daten „0” (einer von zwei Pegeln) geschrieben werden, wird das Potential der Leitung BL auf GND eingestellt, und wenn Daten „1” (der andere von zwei Pegeln) geschrieben werden, wird das Potential der Leitung BL auf VDD eingestellt. Zum Zeitpunkt T1 in 27 fängt das Potential der Leitung WWL an, sich zu erhöhen, so dass der Transistor 200 eingeschaltet wird. Als Ergebnis weist der Knoten FN ein Potential entsprechend den Daten auf. Beispielsweise wird dann, wenn Daten „0” geschrieben werden, das Potential des Knotens FN zu GND, und wenn Daten „1” geschrieben werden, wird das Potential des Knotens FN zu VDD. Zum Zeitpunkt T2 fängt das Potential der Leitung WWL an, sich zu verringern, so dass der Transistor 200 ausgeschaltet wird und das Schreiben abgeschlossen wird. Wenn der Transistor 200 ausgeschaltet wird, wird das Potential des Knotens FN geringfügig durch die Kapazitätskopplung zwischen dem Gate des Transistors 200 (und der Leitung WWL) und dem Knoten FN verringert.
  • Beim Schreiben wird es bevorzugt, dass kein Strom zwischen den Leitungen BL und SL fließt. Beispielsweise können die Leitungen BL und SL keinen Potentialunterschied aufweisen. Das heißt: Wie im Falle der Leitung BL kann das Potential der Leitung SL entsprechend den Daten geändert werden.
  • Bei einem effektiveren Verfahren wird das Potential der Leitung RWL auf ein Potential eingestellt, auf dem der Transistor 770 ausgeschaltet wird. Die Potentiale der Leitungen BL und SL sind jeweils höher als oder gleich GND und niedriger als oder gleich VDD. Folglich wird dann, wenn das Potential der Leitung RWL auf VDD eingestellt wird, der Transistor 770 ausgeschaltet. Das Potential der Leitung SL verbleibt außer in der Standby-Periode auf VDD bei dieser Ausführungsform, aber es kann ein anderes Potential sein.
  • <Haltevorgang>
  • Wenn Daten gehalten werden, wird der Transistor 200 ausgeschaltet. In 27 werden in einer Periode vom Zeitpunkt T3 bis zum Zeitpunkt T4 Daten ohne Stromversorgung gehalten (Standby-Periode). In der Standby-Periode weisen alle Leitungen das gleiche Potential (hier GND) auf. In dem Fall, in dem das Potential des Knotens FN zu diesem Zeitpunkt höher als GND ist, nimmt das Potential des Knotens FN allmählich ab.
  • In dem Fall, in dem Daten „0” geschrieben worden sind, liegt das Potential des Knotens FN nahe an GND; daher verursacht seine Änderung kein großes Problem. Im Gegensatz dazu liegt in dem Fall, in dem Daten „1” geschrieben worden sind, das Potential des Knotens FN zuerst nahe an VDD, aber nimmt es über die Zeit ab. Die Abnahme des Potentials ist als ΔV dargestellt. Das heißt, dass das Potential des Knotens FN (das Potential des Gates des Transistors 750) nach der Datenhalteperiode (VDD – ΔV) ist. Unter den vorstehenden Bedingungen nimmt das Potential um ungefähr 10% in dem Fall ab, in dem die Halteperiode ungefähr ein Jahr beträgt, aber sie verringert sich auf 35% des Anfangspotentials nach zehn Jahren, wie oben beschrieben worden ist. Mit anderen Worten: Es gilt ΔV = 0,65 × VDD. Hier wird dann, wenn die Abnahme des Potentials des Knotens FN am größten in der Periode ist, in der die Datenhaltung gesichert wird, das Potential des Knotens FN zu (VDD – ΔVMAX).
  • <Lesevorgang>
  • Um Daten zu lesen, werden die Potentiale der Leitung BL und der Leitung SL auf unterschiedliche Potentiale eingestellt, der Transistor 770 wird eingeschaltet, und es wird bestimmt, ob ein Strom zwischen der Source und dem Drain des Transistors 750 fließt. Gemäß dem Potential des Knotens FN variiert der Leitungszustand des Transistors 750, wodurch die Daten, die geschrieben worden sind, bestimmt werden können.
  • Insbesondere wird das Potential der Leitung RWL auf einen geeigneten Wert (hier VDD) eingestellt, der Transistor 770 wird ausgeschaltet, und das Potential der Leitung SL wird auf VDD eingestellt. Nachdem die Leitung BL auf ein geeignetes Potential (hier GND) vorgeladen worden ist, wird die Leitung BL in einen offenen Zustand (floating state) versetzt. Dann wird das Potential der Leitung CL auf einen geeigneten Wert (hier α; es sei angemerkt, dass GND < α < VDD gilt) eingestellt.
  • In dem Fall, in dem Daten „0” geschrieben worden sind, liegt das Potential des Knotens FN kurz vor diesem Zeitpunkt nahe an GND. Jedoch wird, da das Potential der Leitung CL von GND auf α zunimmt, infolge der kapazitiven Kopplung durch den Kondensator 230 das Potential des Knotens fast zu α. In dem Fall, in dem Daten „1” geschrieben worden sind, wird das Potential des Knotens FN fast zu (VDD – ΔV + α – GND). Danach wird das Potential der Leitung RWL auf einen geeigneten Wert (hier GND) zum Zeitpunkt T5 eingestellt, um den Transistor 770 einzuschalten.
  • Damit Daten genau gelesen werden, ist es in dem Fall, in dem Daten „0” geschrieben worden sind, erforderlich, dass der Transistor 750 eingeschaltet wird und das Potential der Leitung BL von GND auf VDD erhöht wird; in dem Fall, in dem Daten „1” geschrieben worden sind, ist es erforderlich, dass der Transistor 750 ausgeschaltet wird und das Potential der Leitung BL auf GND verbleibt.
  • Um die Anforderungen zu erfüllen, müssen die folgenden zwei Ungleichungen erfüllt werden, wenn der Schwellenwert des Transistors 750 Vth ist: α < VDD + Vth und VDD – ΔV + α – GND ≥ VDD + Vth. Das heißt: GND + ΔV + Vth ≤ GND + ΔVMAX + Vth ≤ α < VDD + Vth wird erfüllt.
  • Beispielsweise wird 0,7 [V] ≤ α < 1,3 [V] erfüllt, wenn VDD = +1,8 [V], GND = 0 [V], Vth = –0,5 [V] und ΔVMAX = 1,2 [V] gelten. Alternativ wird 0,2 [V] ≤ α < 0,5 [V] erfüllt, wenn VDD = +0,9 [V], GND = 0 [V], Vth = –0,4 [V] und ΔVMAX = 0,6 [V] gelten.
  • Es sei angemerkt, dass α ein gegebener Wert in dem erforderten Bereich sein kann, und α kann der Durchschnitt von VDD und GND (auch als VDD/2 bezeichnet) oder die Summe von GND und dem Unterschied zwischen VDD und GND sein, die durch N geteilt wird (auch als VDD/N bezeichnet; es sei angemerkt, dass N = 3, 4, 5, ... erfüllt wird). In dem ersten Fall beträgt VDD/2 0,9 [V]. In dem letzteren Fall beträgt VDD/3 0,3 [V]. Beide Werte liegen in dem erforderten Bereich.
  • Wie oben beschrieben, wird in dem Fall, in dem das Potential des Knotens FN in der Standby-Periode von dem Anfangspotential um mehr als oder gleich 60% verringert wird (in dem Fall, in dem das Potential des Knotens FN auf weniger als oder gleich 40% des Anfangspotentials verringert wird), das Potential des Knotens FN vorzugsweise erhöht, indem das Potential der Leitung CL beim Lesevorgang angemessen erhöht wird.
  • Es sei angemerkt, dass, obwohl im Falle von Daten „1” das geschriebene Potential am Anfang VDD ist, das an die Leitung CL ausgegebene Potential GND ist. Es muss beachtet werden, dass invertierte Daten auf diese Weise ausgegeben werden.
  • Mit einem Transistor, der einen Kanalbildungsbereich aus einem Oxidhalbleiter und einen sehr niedrigen Sperrstrom aufweist, kann die bei dieser Ausführungsform beschriebene Halbleitervorrichtung sehr lange Zeit gespeicherte Daten halten. Mit anderen Worten: Ein Aktualisierungsvorgang wird unnötig oder die Häufigkeit der Aktualisierungsvorgänge kann sehr niedrig sein, was zu einer ausreichenden Verringerung des Stromverbrauchs führt. Ferner können gespeicherte Daten lange Zeit gehalten werden, auch wenn kein Strom zugeführt wird (es sei angemerkt, dass ein Potential vorzugsweise fest ist).
  • Außerdem benötigt die Halbleitervorrichtung dieser Ausführungsform keine hohe Spannung zum Schreiben von Daten und weist kein Problem von Verschlechterung von Elementen auf. Beispielsweise ist es im Unterschied zu einem herkömmlichen nichtflüchtigen Speicher nicht notwendig, Elektronen in ein offenes Gate (floating gate) zu injizieren oder aus diesem zu extrahieren; daher tritt kein Problem auf, wie z. B. eine Verschlechterung eines Gate-Isolierfilms. Das heißt, dass die Halbleitervorrichtung der offenbarten Erfindung keine Beschränkung hinsichtlich der Häufigkeit aufweist, mit der Daten überschrieben werden können, die bei einem herkömmlichen nichtflüchtigen Speicher ein Problem darstellt, und ihre Zuverlässigkeit wird erheblich verbessert. Des Weiteren werden Daten je nach dem Zustand des Transistors (Durchlasszustand oder Sperrzustand) geschrieben, wodurch ein Hochgeschwindigkeitsbetrieb leicht realisiert werden kann.
  • Wie oben beschrieben, kann eine miniaturisierte, hochintegrierte Halbleitervorrichtung mit guten elektrischen Eigenschaften bereitgestellt werden.
  • Die Strukturen, Verfahren und dergleichen, welche bei dieser Ausführungsform beschrieben worden sind, können gegebenenfalls in Kombination mit beliebigen der Strukturen, Verfahren und dergleichen, welche bei den anderen Ausführungsformen und Beispielen beschrieben werden, verwendet werden.
  • (Ausführungsform 7)
  • Bei dieser Ausführungsform wird ein Strukturbeispiel einer Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung beschrieben.
  • <Strukturbeispiel>
  • 28A ist eine Draufsicht auf die Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung. 28B ist ein Schaltplan, der eine Pixel-Schaltung darstellt, die in dem Fall verwendet werden kann, in dem ein Flüssigkristallelement für ein Pixel in der Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet wird. 28C ist ein Schaltplan, der eine Pixel-Schaltung darstellt, die in dem Fall verwendet werden kann, in dem ein organisches EL-Element für ein Pixel in der Anzeigevorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet wird.
  • Transistoren in einem Pixel-Abschnitt können entsprechend einer beliebigen der vorstehenden Ausführungsformen ausgebildet werden. Die Transistoren können in einfacher Weise als n-Kanal-Transistoren ausgebildet werden, und somit kann ein Teil einer Treiberschaltung, der unter Verwendung eines n-Kanal-Transistors ausgebildet werden kann, über dem gleichen Substrat ausgebildet werden wie die Transistoren in dem Pixel-Abschnitt. Indem die Transistoren, die bei den vorstehenden Ausführungsformen beschrieben worden sind, auf diese Weise für den Pixel-Abschnitt oder die Treiberschaltung verwendet werden, kann eine äußerst zuverlässige Anzeigevorrichtung bereitgestellt werden.
  • 28A stellt ein Beispiel für eine Draufsicht auf eine Aktivmatrix-Anzeigevorrichtung dar. Ein Pixel-Abschnitt 701, eine erste Abtastleitungstreiberschaltung 702, eine zweite Abtastleitungstreiberschaltung 703 und eine Signalleitungstreiberschaltung 704 sind über einem Substrat 700 der Anzeigevorrichtung ausgebildet. In dem Pixel-Abschnitt 701 ist eine Vielzahl von Signalleitungen, die sich von der Signalleitungstreiberschaltung 704 aus erstrecken, angeordnet, und eine Vielzahl von Abtastleitungen, die sich von der ersten Abtastleitungstreiberschaltung 702 und der zweiten Abtastleitungstreiberschaltung 703 aus erstrecken, ist angeordnet. Es sei angemerkt, dass Pixel, die Anzeigeelemente enthalten, in einer Matrix in entsprechenden Gebieten bereitgestellt sind, in denen sich die Abtastleitungen und die Signalleitungen kreuzen. Das Substrat 700 der Anzeigevorrichtung ist über einen Verbindungsabschnitt, wie z. B. eine flexible gedruckte Schaltung (flexible printed circuit, FPC), mit einer Zeitsteuerschaltung (auch als Steuerung oder Steuer-IC bezeichnet) verbunden.
  • In 28A sind die erste Abtastleitungstreiberschaltung 702, die zweite Abtastleitungstreiberschaltung 703 und die Signalleitungstreiberschaltung 704 über dem Substrat 700 ausgebildet, über dem der Pixel-Abschnitt 701 ausgebildet ist. Folglich ist die Anzahl an Bestandteilen, die außerhalb vorgesehen sind, wie z. B. eine Treiberschaltung, reduziert, so dass eine Verringerung der Kosten erreicht werden kann. Wenn außerdem die Treiberschaltung außerhalb des Substrats 700 bereitgestellt wäre, müssten ferner Leitungen verlängert werden, und die Anzahl der Leitungs-Verbindungen würde zunehmen. Wenn die Treiberschaltung über dem Substrat 700 bereitgestellt ist, kann die Anzahl der Leitungs-Verbindungen verringert werden; folglich kann eine Verbesserung der Zuverlässigkeit oder der Ausbeute erzielt werden.
  • <Flüssigkristallanzeigevorrichtung>
  • 28B stellt ein Beispiel für eine Schaltungskonfiguration des Pixels dar. Hier ist eine Pixel-Schaltung dargestellt, die in einem Pixel einer VA-Flüssigkristallanzeigevorrichtung verwendet werden kann.
  • Diese Pixel-Schaltung kann auf eine Struktur angewendet werden, bei der ein Pixel eine Vielzahl von Pixel-Elektroden aufweist. Die Pixel-Elektroden sind mit verschiedenen Transistoren verbunden, und die Transistoren können mit verschiedenen Gate-Signalen betrieben werden. Folglich können Signale, die an einzelne Pixel-Elektroden in einem Pixel mit mehreren Bereichen (multi-domain pixel) angelegt werden, unabhängig gesteuert werden.
  • Eine Gate-Leitung 712 eines Transistors 716 und eine Gate-Leitung 713 eines Transistors 717 sind getrennt, so dass verschiedene Gate-Signale dazu zugeführt werden können. Im Gegensatz dazu wird eine Source- oder Drain-Elektrode 714, die als Daten-Leitung dient, gemeinsam für die Transistoren 716 und 717 verwendet. Der bei einer der vorstehenden Ausführungsformen beschriebene Transistor kann angemessen als die Transistoren 716 und 717 verwendet werden. Auf diese Weise kann eine äußerst zuverlässige Flüssigkristallanzeigevorrichtung bereitgestellt werden.
  • Die Formen einer ersten Pixel-Elektrode, die elektrisch mit dem Transistor 716 verbunden ist, und einer zweiten Pixel-Elektrode, die elektrisch mit dem Transistor 717 verbunden ist, werden beschrieben. Die erste Pixel-Elektrode und die zweite Pixel-Elektrode sind voneinander getrennt. Es gibt keine besondere Beschränkung hinsichtlich der Formen der ersten Pixel-Elektrode und der zweiten Pixel-Elektrode. Beispielsweise kann die erste Pixel-Elektrode V-förmig sein.
  • Eine Gate-Elektrode des Transistors 716 ist mit der Gate-Leitung 712 verbunden, und eine Gate-Elektrode des Transistors 717 ist mit der Gate-Leitung 713 verbunden. Wenn verschiedene Gate-Signale der Gate-Leitung 712 und der Gate-Leitung 713 zugeführt werden, können die Betriebszeiten des Transistors 716 und des Transistors 717 variiert werden. Als Ergebnis kann die Ausrichtung von Flüssigkristallen gesteuert werden.
  • Ferner kann ein Speicherkondensator unter Verwendung einer Kondensatorleitung 710, eines Gate-Isolierfilms, der als Dielektrikum dient, und einer Kondensator-Elektrode gebildet werden, die elektrisch mit der ersten Pixel-Elektrode oder der zweiten Pixel-Elektrode verbunden ist.
  • Das Pixel mit mehreren Bereichen beinhaltet ein erstes Flüssigkristallelement 718 und ein zweites Flüssigkristallelement 719. Das erste Flüssigkristallelement 718 beinhaltet die erste Pixel-Elektrode, eine Gegenelektrode und eine Flüssigkristallschicht dazwischen. Das zweite Flüssigkristallelement 719 beinhaltet die zweite Pixel-Elektrode, eine Gegenelektrode und eine Flüssigkristallschicht dazwischen.
  • Es sei angemerkt, dass eine Pixel-Schaltung der vorliegenden Erfindung nicht auf diejenige in 28B beschränkt ist. Beispielsweise kann ein Schalter, ein Widerstand, ein Kondensator, ein Transistor, ein Sensor, eine Logikschaltung oder dergleichen dem Pixel, das in 28B dargestellt ist, hinzugefügt sein.
  • <Organische EL-Anzeigevorrichtung>
  • 28C stellt ein weiteres Beispiel für eine Schaltungskonfiguration des Pixels dar. Hier ist eine Pixel-Struktur einer Anzeigevorrichtung, bei der ein organisches EL-Element verwendet wird, gezeigt.
  • Bei einem organischen EL-Element werden durch Anlegen einer Spannung an ein Licht emittierendes Element Elektronen aus einer eines Paars von Elektroden und Löcher aus der anderen des Paars von Elektroden in eine Schicht, die eine Licht emittierende organische Verbindung enthält, injiziert; somit fließt ein Strom. Die Elektronen und Löcher rekombinieren, und dadurch wird die Licht emittierende organische Verbindung angeregt. Die Licht emittierende organische Verbindung kehrt von einem angeregten Zustand in den Grundzustand zurück, wodurch Licht emittiert wird. Aufgrund eines derartigen Mechanismus wird dieses Licht emittierende Element als Licht emittierendes Stromanregungselement bezeichnet.
  • 28C stellt ein anwendbares Beispiel einer Pixel-Schaltung dar. Ein Pixel beinhaltet hier zwei n-Kanal-Transistoren. Es sei angemerkt, dass ein Oxidhalbleiterfilm einer Ausführungsform der vorliegenden Erfindung für Kanalbildungsbereiche der n-Kanal-Transistoren verwendet werden kann. Des Weiteren kann eine digitale Zeit-Graustufen-Ansteuerung (digital time grayscale driving) für die Pixel-Schaltung verwendet werden.
  • Es werden die Konfiguration der anwendbaren Pixel-Schaltung und die Arbeitsweise eines Pixels, bei dem die digitale Zeit-Graustufen-Ansteuerung zum Einsatz kommt, beschrieben.
  • Ein Pixel 720 beinhaltet einen Schalttransistor 721, einen Treibertransistor 722, ein Licht emittierendes Element 724 und einen Kondensator 723. Eine Gate-Elektrode des Schalttransistors 721 ist mit einer Abtastleitung 726 verbunden, eine erste Elektrode (entweder eine Source-Elektrode oder eine Drain-Elektrode) des Schalttransistors 721 ist mit einer Signalleitung 725 verbunden, und eine zweite Elektrode (die andere der Source-Elektrode und der Drain-Elektrode) des Schalttransistors 721 ist mit einer Gate-Elektrode des Treibertransistors 722 verbunden. Die Gate-Elektrode des Treibertransistors 722 ist über den Kondensator 723 mit einer Stromversorgungsleitung 727 verbunden, eine erste Elektrode des Treibertransistors 722 ist mit der Stromversorgungsleitung 727 verbunden, und eine zweite Elektrode des Treibertransistors 722 ist mit einer ersten Elektrode (einer Pixel-Elektrode) des Licht emittierenden Elements 724 verbunden. Eine zweite Elektrode des Licht emittierenden Elements 724 entspricht einer gemeinsamen Elektrode 728. Die gemeinsame Elektrode 728 ist elektrisch mit einer gemeinsamen Potentialleitung verbunden, die über dem gleichen Substrat ausgebildet ist.
  • Als der Schalttransistor 721 und der Treibertransistor 722 kann der bei einer der vorstehenden Ausführungsformen beschriebene Transistor angemessen verwendet werden. Auf diese Weise kann eine äußerst zuverlässige organische EL-Anzeigevorrichtung bereitgestellt werden.
  • Das Potential der zweiten Elektrode (der gemeinsamen Elektrode 728) des Licht emittierenden Elements 724 wird auf ein niedriges Stromversorgungspotential eingestellt. Es sei angemerkt, dass das niedrige Stromversorgungspotential niedriger ist als ein hohes Stromversorgungspotential, das der Stromversorgungsleitung 727 zugeführt wird, und beispielsweise GND oder 0 V sein kann. Das hohe Stromversorgungspotential und das niedrige Stromversorgungspotential werden derart eingestellt, dass sie höher als oder gleich der Durchlass-Schwellenspannung des Licht emittierenden Elements 724 sind, und der Unterschied zwischen den Potentialen wird an das Licht emittierende Element 724 angelegt, wodurch dem Licht emittierenden Element 724 ein Strom zugeführt wird, so dass Licht emittiert wird. Die Durchlassspannung des Licht emittierenden Elements 724 bezeichnet eine Spannung, bei der eine gewünschte Leuchtdichte erreicht wird, und umfasst mindestens eine Durchlass-Schwellenspannung.
  • Es sei angemerkt, dass die Gate-Kapazität des Treibertransistors 722 als Ersatz für den Kondensator 723 verwendet werden kann, in welchem Falle der Kondensator 723 weggelassen werden kann. Die Gate-Kapazität des Treibertransistors 722 kann zwischen dem Kanalbildungsbereich und der Gate-Elektrode gebildet werden.
  • Als Nächstes wird ein Signal beschrieben, das in den Treibertransistor 722 eingegeben wird. Im Falle eines Spannungsansteuerverfahrens durch Spannungseingabe (voltage-input voltage driving) wird ein Videosignal, das ausreicht, um den Treibertransistor 722 einzuschalten oder auszuschalten, in den Treibertransistor 722 eingegeben. Damit der Treibertransistor 722 in einem linearen Bereich arbeiten kann, wird eine Spannung, die höher ist als die Spannung der Stromversorgungsleitung 727, an die Gate-Elektrode des Treibertransistors 722 angelegt. Es sei angemerkt, dass eine Spannung, die höher als oder gleich der Gesamtspannung einer Spannung der Stromversorgungsleitung und der Schwellenspannung Vth des Treibertransistors 722 ist, an die Signalleitung 725 angelegt wird.
  • In dem Fall, in dem eine analoge Graustufen-Ansteuerung durchgeführt wird, wird eine Spannung, die höher als oder gleich der Gesamtspannung der Durchlassspannung des Licht emittierenden Elements 724 und der Schwellenspannung Vth des Treibertransistors 722 ist, an die Gate-Elektrode des Treibertransistors 722 angelegt. Ein Videosignal, mit dem der Treibertransistor 722 in einem Sättigungsbereich betrieben wird, wird eingegeben, so dass dem Licht emittierenden Element 724 ein Strom zugeführt wird. Damit der Treibertransistor 722 in einem Sättigungsbereich arbeiten kann, wird das Potential der Stromversorgungsleitung 727 höher gewählt als das Gate-Potential des Treibertransistors 722. Wenn ein analoges Videosignal benutzt wird, ist es möglich, einen Strom entsprechend dem Videosignal zu dem Licht emittierenden Element 724 zuzuführen, und eine analoge Graustufen-Ansteuerung durchzuführen.
  • Es sei angemerkt, dass die Konfiguration der Pixel-Schaltung der vorliegenden Erfindung nicht auf diejenige in 28C beschränkt ist. Beispielsweise kann ein Schalter, ein Widerstand, ein Kondensator, ein Sensor, ein Transistor, eine Logikschaltung oder dergleichen der Pixel-Schaltung, die in 28C dargestellt ist, hinzugefügt sein.
  • In dem Fall, in dem der bei einer der vorstehenden Ausführungsformen gezeigte Transistor für die Schaltungen in 28A bis 28C verwendet wird, ist die Source-Elektrode (die erste Elektrode) elektrisch mit der Seite des niedrigen Potentials verbunden, und die Drain-Elektrode (die zweite Elektrode) ist elektrisch mit der Seite des hohen Potentials verbunden. Außerdem kann das Potential der ersten Gate-Elektrode durch eine Steuerschaltung oder dergleichen gesteuert werden, und das oben beispielhaft beschriebene Potential, z. B. ein Potential, das niedriger ist als das an die Source-Elektrode angelegte Potential, kann über eine Leitung, die nicht dargestellt ist, an die zweite Gate-Elektrode eingegeben werden.
  • Beispielsweise können in dieser Beschreibung und dergleichen ein Anzeigeelement, eine Anzeigevorrichtung, die eine ein Anzeigeelement beinhaltende Vorrichtung ist, ein Licht emittierendes Element und eine Licht emittierende Vorrichtung, die eine ein Licht emittierendes Element beinhaltende Vorrichtung ist, verschiedene Modi verwenden oder verschiedene Elemente beinhalten. Ein Anzeigeelement, eine Anzeigevorrichtung, ein Licht emittierendes Element oder eine Licht emittierende Vorrichtung umfasst beispielsweise mindestens eines von einem Elektrolumineszenz(EL-)Element (z. B. einem EL-Element, das organische und anorganische Materialien enthält, einem organischen EL-Element oder einem anorganischen EL-Element), einer LED (z. B. einer weißen LED, einer roten LED, einer grünen LED oder einer blauen LED), einem Transistor (einem Transistor, der in Abhängigkeit von Strom Licht emittiert), einem Elektronen-Emitter, einem Flüssigkristallelement, elektronischer Tinte, einem elektrophoretischen Element, einem Grating Light Valve (GLV), einem Plasmabildschirm (plasma display panel, PDP), einem Anzeigeelement mittels eines mikroelektromechanischen Systems (MEMS), einer digitalen Mikrospiegelvorrichtung (digital micromirror device, DMD), einem Digital Micro Shutter (DMS), MIRASOL (eingetragenes Warenzeichen), einem Element für einen Bildschirm mit interferometrisch arbeitendem Modulator (interferometic modulator display, IMOD), einem MEMS-Shutter-Anzeigeelement, einem MEMS-Anzeigeelement vom optischen Interferenztyp, einem Elektrobenetzungselement, einer piezoelektrischen Keramikanzeige und einem Anzeigeelement, das eine Kohlenstoffnanoröhre enthält. Abgesehen von den obigen Elementen können Anzeigemedien enthalten sein, deren Kontrast, Leuchtdichte, Reflexionsgrad, Durchlässigkeit oder dergleichen durch einen elektrischen oder magnetischen Effekt verändert wird. Beispiele für die Anzeigevorrichtung, die ein EL-Element beinhaltet, umfassen eine EL-Anzeige. Beispiele für die Anzeigevorrichtung, die einen Elektronen-Emitter beinhaltet, umfassen einen Feldemissionsbildschirm (field emission display, FED) und einen SED-Typ-Flachbildschirm (SED: surface-conduction electron-emitter display bzw. oberflächenleitender Elektronen-Emitter-Bildschirm). Beispiele für die Anzeigevorrichtung, die ein Flüssigkristallelement beinhaltet, umfassen eine Flüssigkristallanzeige (eine durchlässige Flüssigkristallanzeige, eine halbdurchlässige Flüssigkristallanzeige, eine reflektierende Flüssigkristallanzeige, eine Direktansicht-Flüssigkristallanzeige oder eine Projektionsflüssigkristallanzeige). Beispiele für die Anzeigevorrichtung, die elektronische Tinte, elektronisches Flüssigpulver (Electronic Liquid Powder, eingetragenes Warenzeichen) oder ein elektrophoretisches Element beinhaltet, umfassen elektronisches Papier. Im Falle einer halbdurchlässigen Flüssigkristallanzeige oder einer reflektierenden Flüssigkristallanzeige dienen einige oder alle Pixel-Elektroden als reflektierende Elektroden. Beispielsweise sind einige oder alle Pixel-Elektroden derart ausgebildet, dass sie Aluminium, Silber oder dergleichen enthalten. In einem solchen Fall kann eine Speicherschaltung, wie z. B. ein SRAM, unter den reflektierenden Elektroden angeordnet sein. Dies führt zu einer weiteren Verringerung des Stromverbrauchs.
  • Mindestens ein Teil dieser Ausführungsform kann gegebenenfalls in Kombination mit einer der anderen Ausführungsformen in dieser Beschreibung implementiert werden.
  • (Ausführungsform 8)
  • Bei dieser Ausführungsform wird ein Anzeigemodul, das eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhaltet, anhand von 29 beschrieben.
  • Bei einem Anzeigemodul 8000 in 29 sind ein Touchscreen 8004, der mit einer FPC 8003 verbunden ist, ein Anzeigefeld 8006, das mit einer FPC 8005 verbunden ist, eine Hintergrundbeleuchtungseinheit 8007, ein Rahmen 8009, eine gedruckte Leiterplatte 8010 und eine Batterie 8011 zwischen einer oberen Abdeckung 8001 und einer unteren Abdeckung 8002 bereitgestellt. Es sei angemerkt, dass in einigen Fällen die Hintergrundbeleuchtungseinheit 8007, die Batterie 8011, der Touchscreen 8004 und dergleichen nicht bereitgestellt sind.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann beispielsweise für das Anzeigefeld 8006 verwendet werden.
  • Die Formen und Größen der oberen Abdeckung 8001 und der unteren Abdeckung 8002 können angemessen entsprechend den Größen des Touchscreens 8004 und des Anzeigefeldes 8006 geändert werden.
  • Der Touchscreen 8004 kann ein resistiver Touchscreen oder ein kapazitiver Touchscreen sein und kann derart ausgebildet sein, dass er das Anzeigefeld 8006 überlappt. Ein Gegensubstrat (Abdichtungssubstrat) des Anzeigefeldes 8006 kann eine Touchscreen-Funktion aufweisen. Ein Fotosensor kann in jedem Pixel des Anzeigefeldes 8006 bereitgestellt sein, um einen optischen Touchscreen auszubilden. Eine Elektrode für einen Berührungssensor kann in jedem Pixel des Anzeigefeldes 8006 bereitgestellt sein, so dass ein kapazitiver Touchscreen erhalten wird.
  • Die Hintergrundbeleuchtungseinheit 8007 beinhaltet eine Lichtquelle 8008. Die Lichtquelle 8008 kann auch an einem Endabschnitt der Hintergrundbeleuchtungseinheit 8007 angeordnet sein, wobei eine Lichtstreuscheibe verwendet werden kann.
  • Der Rahmen 8009 schützt das Anzeigefeld 8006 und dient auch als elektromagnetischer Schild zum Blockieren von elektromagnetischen Wellen, die durch den Betrieb der gedruckten Leiterplatte 8010 erzeugt werden. Der Rahmen 8009 kann als Abstrahlplatte dienen.
  • Die gedruckte Leiterplatte 8010 beinhaltet eine Stromversorgungsschaltung und eine Signalverarbeitungsschaltung zum Ausgeben eines Videosignals und eines Taktsignals. Als Stromquelle zur Stromzufuhr zu der Stromversorgungsschaltung kann eine externe gewerbliche Stromquelle oder eine Stromquelle, die die getrennt bereitgestellte Batterie 8011 verwendet, verwendet werden. Die Batterie 8011 kann im Falle der Verwendung einer gewerblichen Stromquelle weggelassen werden.
  • Das Anzeigemodul 8000 kann zusätzlich mit einem Bestandteil, wie z. B. einer polarisierenden Platte, einer Retardationsplatte oder einer Prismenfolie, versehen sein.
  • Die Struktur bei dieser Ausführungsform kann in angemessener Kombination mit der Struktur einer der anderen Ausführungsformen verwendet werden.
  • (Ausführungsform 9)
  • Bei dieser Ausführungsform werden Beispiele für ein elektronisches Gerät, das eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhaltet, beschrieben.
  • Konkrete Beispiele für das elektrische Gerät, das die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhaltet, lauten wie folgt: Anzeigevorrichtungen der Fernseher, Monitore und dergleichen, Beleuchtungsvorrichtungen, Schreibtischcomputer und Laptops, Textverarbeitungsgeräte, Bildwiedergabevorrichtungen, die Standbilder und Bewegtbilder wiedergeben, welche in Aufzeichnungsmedien, wie z. B. Digital Versatile Disks (DVD), gespeichert sind, tragbare CD-Player, Radios, Tonbandgeräte, Stereokopfhörer, Stereo-Geräte, Tischuhren, Wanduhren, schnurlose Telefone, Sendeempfänger, Mobiltelefone, Autotelefone, tragbare Spielkonsolen, Tablet-Computer, große Spielautomaten, wie z. B. Flipperautomaten, Rechner, tragbare Informationsendgeräte, elektronische Notizbücher, E-Buch-Lesegeräte, elektronische Übersetzer, Audioeingabegeräte, Videokameras, digitale Fotokameras, elektrische Rasierer, Hochfrequenzheizgeräte, wie z. B. Mikrowellenöfen, elektrische Reiskocher, elektrische Waschmaschinen, elektrische Staubsauger, Warmwasserbereiter, elektrische Ventilatoren, Haartrockner, Klimatisierungssysteme, wie z. B. Klimaanlagen, Luftbefeuchter und Luftentfeuchter, Geschirrspüler, Geschirrtrockner, Wäschetrockner, Futontrockner, elektrische Kühlschränke, elektrische Gefrierschränke, elektrische Gefrier-Kühlschränke, Gefrierschränke zum Aufbewahren von DNS, Taschenlampen, elektrische Werkzeuge, wie z. B. eine Kettensäge, Rauchmelder und medizinische Geräte, wie z. B. Dialysegeräte. Weitere Beispiele lauten wie folgt: industrielle Einrichtungen, wie z. B. Führungsleuchten, Ampeln, Bandförderer, Fahrstühle, Rolltreppen, Industrieroboter, Energiespeichersysteme und Energiespeichervorrichtungen zum Ausgleichen der Menge an zugeführter Energie und für intelligentes Stromnetz. Darüber hinaus sind bewegliche Objekte und dergleichen, die durch Benzin oder Elektromotoren unter Verwendung von Energie von nicht-wasserhaltigen Sekundärbatterien angetrieben werden, auch in der Kategorie von elektronischen Geräten enthalten. Beispiele für die beweglichen Objekte umfassen Elektrofahrzeuge (electric vehicle, EV), Hybrid-Elektrofahrzeuge (hybrid electric vehicle, HEV), die sowohl eine Verbrennungskraftmaschine als auch einen Motor aufweisen, Einsteck-Hybrid-Elektrofahrzeuge (plug-in hybrid electric vehicle, PHEV), Kettenfahrzeuge, bei denen Räder dieser Fahrzeuge durch Raupenketten ersetzt sind, motorisierte Fahrräder einschließlich motorgestützter Fahrräder, Motorräder, elektrische Rollstühle, Golfmobile, Boote, Schiffe, U-Boote, Hubschrauber, Flugzeuge, Raketen, künstliche Satelliten, Raumsonden, Planetensonden und Raumfahrzeuge.
  • 30A stellt ein Beispiel für eine tragbare Spielkonsole dar, die ein Gehäuse 901, ein Gehäuse 902, einen Anzeigeabschnitt 903, einen Anzeigeabschnitt 904, ein Mikrofon 905, einen Lautsprecher 906, eine Bedienungstaste 907, einen Stift 908 und dergleichen beinhaltet. Obwohl die tragbare Spielkonsole in 30A die zwei Anzeigeabschnitte 903 und 904 beinhaltet, ist die Anzahl der Anzeigeabschnitte, die in einer tragbaren Spielkonsole enthalten sind, nicht darauf beschränkt. Beliebige der Transistoren der Ausführungsformen 1 bis 4 können als Transistoren in den Anzeigeabschnitten 903 und 904 und dergleichen verwendet werden. Des Weiteren können beliebige der Transistoren der Ausführungsformen 1 bis 4 in einer CPU, einer Speichervorrichtung oder dergleichen, die nicht in 30A dargestellt ist, verwendet werden.
  • 30B stellt ein Beispiel für ein tragbares Datenendgerät dar, das ein erstes Gehäuse 911, ein zweites Gehäuse 912, einen ersten Anzeigeabschnitt 913, einen zweiten Anzeigeabschnitt 914, ein Gelenk 915, eine Bedienungstaste 916 und dergleichen beinhaltet. Der erste Anzeigeabschnitt 913 ist in dem ersten Gehäuse 911 bereitgestellt, und der zweite Anzeigeabschnitt 914 ist in dem zweiten Gehäuse 912 bereitgestellt. Das erste Gehäuse 911 und das zweite Gehäuse 912 sind mit dem Gelenk 915 miteinander verbunden, und der Winkel zwischen dem ersten Gehäuse 911 und dem zweiten Gehäuse 912 kann mit dem Gelenk 915 geändert werden. Ein Bild auf dem ersten Anzeigeabschnitt 913 kann abhängig von dem Winkel an dem Gelenk 915 zwischen dem ersten Gehäuse 911 und dem zweiten Gehäuse 912 umgeschaltet werden. Eine Anzeigevorrichtung mit einer Positionseingabefunktion kann als mindestens einer des ersten Anzeigeabschnitts 913 und des zweiten Anzeigeabschnitts 914 verwendet werden. Es sei angemerkt, dass man die Positionseingabefunktion durch Bereitstellen eines Touchscreens in einer Anzeigevorrichtung hinzufügen kann. Alternativ kann die Positionseingabefunktion durch Vorsehen eines photoelektrischen Wandlerelements, das als Fotosensor bezeichnet wird, in einem Pixel-Abschnitt einer Anzeigevorrichtung hinzugefügt werden. Einer der Transistoren der Ausführungsformen 1 bis 4 kann als Transistoren in dem ersten Anzeigeabschnitt 913, dem zweiten Anzeigeabschnitt 914 und dergleichen verwendet werden. Des Weiteren kann einer der Transistoren der Ausführungsformen 1 bis 4 in einer CPU, einer Speichervorrichtung oder dergleichen, die nicht in 30B dargestellt ist, verwendet werden.
  • 30C stellt ein Beispiel für einen Laptop dar, der ein Gehäuse 921, einen Anzeigeabschnitt 922, eine Tastatur 923, eine Zeigevorrichtung 924 und dergleichen beinhaltet. Beliebige der Transistoren der Ausführungsformen 1 bis 4 können als Transistoren in dem Anzeigeabschnitt 922 und dergleichen verwendet werden. Des Weiteren können beliebige der Transistoren der Ausführungsformen 1 bis 4 in einer CPU, einer Speichervorrichtung oder dergleichen, die nicht in 30C dargestellt ist, verwendet werden.
  • 30D stellt ein Beispiel für einen elektrischen Gefrier-Kühlschrank dar, der ein Gehäuse 931, eine Tür für einen Kühlschrank 932, eine Tür für einen Gefrierschrank 933 und dergleichen beinhaltet. Einer der Transistoren der Ausführungsformen 1 bis 4 kann in einer CPU, einer Speichervorrichtung oder dergleichen, die nicht in 30D dargestellt ist, verwendet werden.
  • 30E stellt ein Beispiel für eine Videokamera dar, die ein erstes Gehäuse 941, ein zweites Gehäuse 942, einen Anzeigeabschnitt 943, Bedienungstasten 944, eine Linse 945, ein Gelenk 946 und dergleichen beinhaltet. Die Bedienungstasten 944 und die Linse 945 sind in dem ersten Gehäuse 941 bereitgestellt, und der Anzeigeabschnitt 943 ist in dem zweiten Gehäuse 942 bereitgestellt. Das erste Gehäuse 941 und das zweite Gehäuse 942 sind mit dem Gelenk 946 miteinander verbunden, und der Winkel zwischen dem ersten Gehäuse 941 und dem zweiten Gehäuse 942 kann mit dem Gelenk 946 verändert werden. Bilder, die auf dem Anzeigeabschnitt 943 angezeigt werden, können entsprechend dem Winkel an dem Gelenk 946 zwischen dem ersten Gehäuse 941 und dem zweiten Gehäuse 942 umgeschaltet werden. Beliebige der Transistoren der Ausführungsformen 1 bis 4 können als Transistoren in dem Anzeigeabschnitt 943 und dergleichen verwendet werden. Des Weiteren können beliebige der Transistoren der Ausführungsformen 1 bis 4 in einer CPU, einer Speichervorrichtung oder dergleichen, die nicht in 30E dargestellt ist, verwendet werden.
  • 30F stellt ein Beispiel für ein Auto dar, das eine Karosserie 951, Räder 952, ein Armaturenbrett 953, Scheinwerfer 954 und dergleichen beinhaltet. Einer der Transistoren der Ausführungsformen 1 bis 4 kann in einer CPU, einer Speichervorrichtung oder dergleichen, die nicht in 30F dargestellt ist, verwendet werden.
  • Diese Ausführungsform kann in geeigneter Weise mit jeder der anderen Ausführungsformen in dieser Beschreibung kombiniert werden.
  • [Beispiel 1]
  • Dieses Beispiel zeigt die Ergebnisse der Berechnung der Konzentration von injiziertem Sauerstoff in der Tiefenrichtung eines Oxidhalbleiterfilms, in den Sauerstoffionen injiziert werden. In diesem Beispiel wird als Oxidhalbleiterfilm, in den Sauerstoffionen injiziert werden, der Oxidhalbleiterfilm 107 vorausgesetzt, der in Kontakt mit dem Gate-Isolierfilm 105 ist und in 1A bis 1C dargestellt ist.
  • Für die Berechnung wurde „Transport of Ions in Matter (TRIM)” verwendet.
  • Eine Probe, die bei dieser Berechnung verwendet wurde, weist eine Struktur auf, bei der ein Siliziumoxidfilm und ein Oxidhalbleiterfilm über einem Siliziumwafer sequentiell angeordnet sind.
  • Der Siliziumoxidfilm weist ein Elementatomverhältnis von Si:O = 1:2, eine Dicke von 100 nm und eine Dichte von 2,2 g/cm3 auf. Der Oxidhalbleiterfilm ist ein IGZO-Film mit einem Elementatomverhältnis von In:Ga:Zn:O = 1:3:4:10, einer Dicke von 20 nm und einer Dichte von 5,91 g/cm3. Als Ionenspezies wurden Sauerstoffatomionen mit einem Molekülgewicht von 16 verwendet. Die Dosierung betrug 1 × 1016 Ionen/cm2.
  • 31 zeigt die Berechnungsergebnisse unter den Bedingungen, bei denen die Beschleunigungsspannung beim Injizieren der Ionenarten 2,5 kV, 5 kV und 7,5 kV betrug. In 31 stellt SiO2 den Siliziumoxidfilm dar, und IGZO(134) stellt den Oxidhalbleiterfilm dar.
  • In 31 stellen die horizontale Achse und die vertikale Achse die Tiefenrichtung bzw. die Sauerstoffkonzentration dar. Die durchgezogene Linie stellt die Berechnungsergebnisse bei einer Beschleunigungsspannung von 2,5 kV dar, die gestrichelte Linie stellt die Berechnungsergebnisse bei einer Beschleunigungsspannung von 5 kV dar, und die Strichpunktlinie stellt die Berechnungsergebnisse bei einer Beschleunigungsspannung von 7,5 kV dar.
  • Diese Ergebnisse zeigen, dass, indem die Beschleunigungsspannung der Ionenarten und die Dicke des Oxidhalbleiterfilms reguliert werden, die Konzentration von injiziertem Sauerstoff an der Grenzfläche zwischen dem Siliziumoxidfilm und dem Oxidhalbleiterfilm gesteuert werden kann. Zudem kann die Menge an Sauerstoff, der in den Siliziumoxidfilm injiziert wird, gesteuert werden.
  • [Beispiel 2]
  • Dieses Beispiel zeigt die Ergebnisse der Berechnung der Konzentration von injiziertem Sauerstoff in der Tiefenrichtung eines Oxidhalbleiterfilms, in den Sauerstoffionen injiziert werden. in diesem Beispiel wird als Oxidhalbleiterfilm, in den Sauerstoffionen injiziert werden, der Oxidhalbleiterfilm 115 vorausgesetzt, der in Kontakt mit dem Gate-Isolierfilm 117 ist und in 1A bis 1C dargestellt ist.
  • Für die Berechnung wurde TRIM verwendet.
  • Eine Probe, die bei dieser Berechnung verwendet wurde, weist eine Struktur auf, bei der ein Siliziumoxidfilm, ein erster Oxidhalbleiterfilm, ein zweiter Oxidhalbleiterfilm und ein dritter Oxidhalbleiterfilm über einem Siliziumwafer nacheinander angeordnet sind.
  • Der Siliziumoxidfilm weist ein Elementatomverhältnis von Si:O = 1:2, eine Dicke von 100 nm und eine Dichte von 2,2 g/cm3 auf. Der erste Oxidhalbleiterfilm ist ein IGZO-Film mit einem Elementatomverhältnis von In:Ga:Zn:O = 1:3:4:10, einer Dicke von 20 nm und einer Dichte von 5,91 g/cm3. Der zweite Oxidhalbleiterfilm ist ein IGZO-Film mit einem Elementatomverhältnis von In:Ga:Zn:O = 1:1:1:4, einer Dicke von 15 nm und einer Dichte von 6,24 g/cm3. Der dritte Oxidhalbleiterfilm ist ein IGZO-Film mit einem Elementatomverhältnis von In:Ga:Zn:O = 1:3:2:8, einer Dicke von 5 nm und einer Dichte von 5,71 g/cm3. Als Ionenarten wurden Sauerstoffatomionen mit einem Molekülgewicht von 16 verwendet. Die Dosierung betrug 1 × 1016 Ionen/cm2.
  • 32 zeigt die Berechnungsergebnisse unter den Bedingungen, bei denen die Beschleunigungsspannung beim Injizieren der Ionenarten 2,5 kV, 5 kV, 7,5 kV, 10 kV und 15 kV betrug. In 32 stellt SiO2 den Siliziumoxidfilm dar, IGZO(134) stellt den ersten Oxidhalbleiterfilm dar, IGZO(111) stellt den zweiten Oxidhalbleiterfilm dar, und IGZO(132) stellt den dritten Oxidhalbleiterfilm dar.
  • In 32 stellen die horizontale Achse und die vertikale Achse die Tiefenrichtung bzw. die Sauerstoffkonzentration dar. Die dünne durchgezogene Linie stellt die Berechnungsergebnisse bei einer Beschleunigungsspannung von 2,5 kV dar, die dünne gestrichelte Linie stellt die Berechnungsergebnisse bei einer Beschleunigungsspannung von 5 kV dar, und die dünne Strichpunktlinie stellt die Berechnungsergebnisse bei einer Beschleunigungsspannung von 7,5 kV dar. Die dicke durchgezogene Linie stellt die Berechnungsergebnisse bei einer Beschleunigungsspannung von 10 kV dar, und die dicke gestrichelte Linie stellt die Berechnungsergebnisse bei einer Beschleunigungsspannung von 15 kV dar.
  • Diese Ergebnisse zeigen, dass, indem die Beschleunigungsspannung der Ionenarten und die Dicke des Oxidhalbleiterfilms reguliert werden, die Konzentration von injiziertem Sauerstoff an der Grenzfläche zwischen dem Siliziumoxidfilm und dem Oxidhalbleiterfilm gesteuert werden kann. Zudem kann die Menge an Sauerstoff, der in den Siliziumoxidfilm injiziert wird, gesteuert werden.
  • [Beispiel 3]
  • Dieses Beispiel zeigt die Messergebnisse der Anzahl von Defekten in einem Oxidisolierfilm, der in Kontakt mit einem Oxidhalbleiterfilm ist.
  • <Herstellungsverfahren von Proben>
  • In diesem Beispiel wurden eine Probe A1 und eine Probe A2 hergestellt.
  • <Probe A1>
  • Ein Herstellungsverfahren der Probe A1 wird anhand von 33A bis 33D beschrieben.
  • Wie in 33A dargestellt, wurde ein 100 nm dicker Siliziumoxidfilm 303 über einem Quarzsubstrat 301 ausgebildet, und ein 40 nm dicker erster IGZO-Film 305 wurde über dem Siliziumoxidfilm 303 ausgebildet. Dann wurden Sauerstoffatomionen 306 in den ersten IGZO-Film 305 injiziert. Folglich wurde ein erster IGZO-Film 305a, dem Sauerstoffatomionen zugesetzt worden sind, wie in 33B erhalten.
  • Der Siliziumoxidfilm 303 wurde durch ein Plasma-CVD-Verfahren unter den Bedingungen ausgebildet, bei denen 1 sccm Silan und 800 sccm Distickstoffmonoxid als Quellengase verwendet wurden, der Druck in einer Reaktionskammer 40 Pa betrug, die Substrattemperatur 500°C betrug und eine Leistung von 150 W zugeführt wurde.
  • Der erste IGZO-Film 305 wurde durch ein Sputterverfahren unter den Bedingungen ausgebildet, bei denen ein In-Ga-Zn-Oxidtarget mit einem Atomverhältnis von In:Ga:Zn = 1:3:4 als Sputtertarget verwendet wurde, ein 11% Sauerstoff (mit Argon verdünnt) enthaltendes Gas als Sputtergas verwendet wurde, der Druck in einer Reaktionskammer 0,7 Pa betrug, die Substrattemperatur 200°C betrug und eine Gleichstromleistung von 0,5 kW zugeführt wurde.
  • Die Sauerstoffatomionen 306 wurden dem ersten IGZO-Film 305 durch ein Ionenimplantationsverfahren bei einer Beschleunigungsspannung von 5 kV in einer Dosierung von 1 × 1016 Ionen/cm2 zugesetzt.
  • Dann wurde wie in 33C ein 50 nm dicker zweiter IGZO-Film 307 über dem ersten IGZO-Film 305a ausgebildet, dem die Sauerstoffatomionen zugesetzt worden waren.
  • Der zweite IGZO-Film 307 wurde durch ein Sputterverfahren unter den Bedingungen ausgebildet, bei denen ein In-Ga-Zn-Oxidtarget mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 als Sputtertarget verwendet wurde, ein 11% Sauerstoff (mit Argon verdünnt) enthaltendes Gas als Sputtergas verwendet wurde, der Druck in einer Reaktionskammer 0,7 Pa betrug, die Substrattemperatur 300°C betrug und eine Gleichstromleistung von 0,5 kW zugeführt wurde.
  • Als Nächstes wurde eine Wärmebehandlung wie in 33D durchgeführt. Als Ergebnis diffundierte ein Teil von Sauerstoff, der in dem ersten IGZO-Film 305a enthalten war, in den zweiten IGZO-Film 307. In 33D werden der erste IGZO-Film und der zweite IGZO-Film nach der Wärmebehandlung als ein erster IGZO-Film 305b bzw. ein zweiter IGZO-Film 307a bezeichnet.
  • Hier wurde eine Wärmebehandlung eine Stunde lang bei 450°C in einer Stickstoffatmosphäre durchgeführt, und danach wurde eine weitere Wärmebehandlung eine Stunde lang bei 450°C in einer Sauerstoffatmosphäre durchgeführt.
  • Durch die vorstehenden Schritte wurde die Probe A1 hergestellt.
  • <Probe A2>
  • Ein Herstellungsverfahren der Probe A2 wird anhand von 33E bis 33I beschrieben. Es sei angemerkt, dass sich die Probe A2 von der Probe A1 in dem Material für das Substrat und der Ausbildungstemperatur des Siliziumoxidfilms unterscheidet und auch darin unterscheidet, dass Sauerstoffatomionen dem Siliziumoxidfilm zugesetzt werden.
  • Wie in 33E dargestellt, wurde ein 100 nm dicker Siliziumoxidfilm 312 an der Oberfläche eines Siliziumwafers 311 ausgebildet, indem der Siliziumwafer 311 erwärmt wurde. Dann wurde ein 300 nm dicker Siliziumoxidfilm 313 über dem Siliziumoxidfilm 312 ausgebildet. Danach wurden Sauerstoffatomionen 316 in den Siliziumoxidfilm 313 injiziert. Folglich wurde ein Siliziumoxidfilm 313a, dem die Sauerstoffatomionen zugesetzt worden waren, wie in 33F erhalten.
  • Der Siliziumoxidfilm 312 wurde an der Oberfläche des Siliziumwafers 311 ausgebildet, indem der Siliziumwafer 311 bei 950°C in einer Wasserdampfatmosphäre erwärmt wurde.
  • Der Siliziumoxidfilm 313 wurde durch ein Plasma-CVD-Verfahren unter den Bedingungen ausgebildet, bei denen 2,3 sccm Silan und 800 sccm Distickstoffmonoxid als Quellengase verwendet wurden, der Druck in einer Reaktionskammer 40 Pa betrug, die Substrattemperatur 400°C betrug und eine Leistung von 50 W zugeführt wurde.
  • Die Sauerstoffatomionen 316 wurden dem Siliziumoxidfilm 313 durch ein Ionenimplantationsverfahren bei einer Beschleunigungsspannung von 60 kV in einer Dosierung von 2 × 1016 Ionen/cm2 zugesetzt.
  • Dann wurde wie in 33G ein 80 nm dicker erster IGZO-Film 315 über dem Siliziumoxidfilm 313a ausgebildet. Danach wurde ein 15 nm dicker zweiter IGZO-Film 317 über dem ersten IGZO-Film 315 ausgebildet.
  • Der erste IGZO-Film 315 wurde durch ein Sputterverfahren unter den Bedingungen ausgebildet, bei denen ein In-Ga-Zn-Oxidtarget mit einem Atomverhältnis von In:Ga:Zn = 1:3:2 als Sputtertarget verwendet wurde, ein 11% Sauerstoff (mit Argon verdünnt) enthaltendes Gas als Sputtergas verwendet wurde, der Druck in einer Reaktionskammer 0,7 Pa betrug, die Substrattemperatur 200°C betrug und eine Gleichstromleistung von 0,5 kW zugeführt wurde.
  • Der zweite IGZO-Film 317 wurde durch ein Sputterverfahren unter den Bedingungen ausgebildet, bei denen ein In-Ga-Zn-Oxidtarget mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 als Sputtertarget verwendet wurde, ein 33% Sauerstoff (mit Argon verdünnt) enthaltendes Gas als Sputtergas verwendet wurde, der Druck in einer Reaktionskammer 0,7 Pa betrug, die Substrattemperatur 300°C betrug und eine Gleichstromleistung von 0,5 kW zugeführt wurde.
  • Als Nächstes wurde eine Wärmebehandlung durchgeführt. Als Ergebnis diffundierte ein Teil von Sauerstoff, der in dem Siliziumoxidfilm 313a enthalten war, in den ersten IGZO-Film 315 und den zweiten IGZO-Film 317. In 33H werden der Siliziumoxidfilm, der erste IGZO-Film und der zweite IGZO-Film nach der Wärmebehandlung als ein Siliziumoxidfilm 313b, ein erster IGZO-Film 315a bzw. ein zweiter IGZO-Film 317a bezeichnet.
  • Hier wurde eine Wärmebehandlung eine Stunde lang bei 450°C in einer Stickstoffatmosphäre durchgeführt, und danach wurde eine weitere Wärmebehandlung eine Stunde lang bei 450°C in einer Sauerstoffatmosphäre durchgeführt.
  • Dann wurden wie in 33I der erste IGZO-Film 315a und der zweite IGZO-Film 317a entfernt.
  • Durch die vorstehenden Schritte wurde die Probe A2 hergestellt.
  • <ESR-Messung>
  • Die Proben A1 und A2 wurden einer ESR-Messung unterzogen. Dabei wurde die ESR-Messung unter den folgenden Bedingungen durchgeführt. Für die Probe A1 betrug die Messtemperatur 10 K, die Hochfrequenzleistung von 9,45 GHz betrug 0,05 mW, und die Richtung eines Magnetfeldes war parallel zu einer Oberfläche der Probe. Für die Probe A2 betrug die Messtemperatur 100 K, die Hochfrequenzleistung von 9,15 GHz betrug 4 mW, und die Richtung eines Magnetfeldes war parallel zu einer Oberfläche der Probe. Die untere Nachweisgrenze der Spin-Dichte eines Signals, das auf NOx zurückzuführen ist, beträgt 1,0 × 1017 Spins/cm3 bei einer Messtemperatur von 100 K. Eine kleinere Anzahl von Spins bedeutet eine kleinere Anzahl von Defekten in dem Film.
  • 34A und 34B zeigen die Messergebnisse der Probe A1 bzw. der Probe A2. Die Spin-Dichte der Probe A1 war niedriger als die Nachweisgrenze. Bei der Probe A2 wurden ein erstes Signal, das bei einem g-Faktor von größer als oder gleich 2,037 und kleiner als oder gleich 2,039 erscheint, ein zweites Signal, das bei einem g-Faktor von größer als oder gleich 2,001 und kleiner als oder gleich 2,003 erscheint, und ein drittes Signal, das bei einem g-Faktor von größer als oder gleich 1,964 und kleiner als oder gleich 1,966 erscheint, beobachtet. Diese drei Signale sind auf NOx zurückzuführen und stellen Spaltungen einer Hyperfine-Struktur dar, die aus dem Kernspin eines N-Atoms stammt. Die Signale, die auf NOx zurückzuführen sind, weisen anisotrope Spin-Arten auf, und die Wellenform ist daher asymmetrisch. Die Spin-Dichte der Probe A2 betrug 5,5 × 1017 Spins/cm3.
  • 34A und 34B deuten darauf hin, dass die Anzahl von Defekten in dem Siliziumoxidfilm, der als Basisfilm des Oxidhalbleiterfilms dient, zunimmt, wenn Sauerstoffatomionen dem Siliziumoxidfilm zugesetzt werden und die Wärmebehandlung durchgeführt wird. Im Gegensatz dazu nimmt dann, wenn Sauerstoffatomionen dem Oxidhalbleiterfilm zugesetzt werden, die Anzahl von Defekten in dem Siliziumoxidfilm ab, der als Basisfilm des Oxidhalbleiterfilms dient.
  • Als Nächstes wird die Beziehung zwischen der Ausbildungstemperatur des Siliziumoxidfilms, der als Basisfilm des Oxidhalbleiterfilms dient, und der Anzahl von Defekten in dem Siliziumoxidfilm beschrieben. Es wird auch die Anzahl von Defekten in dem Siliziumoxidfilm in Bezug auf den Zusatz von Sauerstoffatomionen zu dem Oxidhalbleiterfilm beschrieben.
  • <Probe A3>
  • Ein Herstellungsverfahren einer Probe A3 wird anhand von 35A und 35B beschrieben.
  • Wie in 35A dargestellt, wurde ein 400 nm dicker Siliziumoxidfilm 322 an der Oberfläche eines Siliziumwafers 321 ausgebildet, indem der Siliziumwafer 321 erwärmt wurde. Dann wurde ein 100 nm dicker Siliziumoxidfilm 323 über dem Siliziumoxidfilm 322 ausgebildet. Danach wurde ein 20 nm dicker erster IGZO-Film 325 über dem Siliziumoxidfilm 323 ausgebildet. Danach wurde ein 20 nm dicker zweiter IGZO-Film 327 über dem ersten IGZO-Film 325 ausgebildet.
  • Der Siliziumoxidfilm 322 wurde an der Oberfläche des Siliziumwafers 321 ausgebildet, indem der Siliziumwafer 321 bei 950°C in einer Wasserdampfatmosphäre erwärmt wurde.
  • Der Siliziumoxidfilm 323 wurde durch ein Plasma-CVD-Verfahren unter den Bedingungen ausgebildet, bei denen 1 sccm Silan und 800 sccm Distickstoffmonoxid als Quellengase verwendet wurden, der Druck in einer Reaktionskammer 40 Pa betrug, die Substrattemperatur 500°C betrug und eine Leistung von 150 W zugeführt wurde.
  • Der erste IGZO-Film 325 wurde durch ein Sputterverfahren unter den Bedingungen ausgebildet, bei denen ein In-Ga-Zn-Oxidtarget mit einem Atomverhältnis von In:Ga:Zn = 1:3:4 als Sputtertarget verwendet wurde, ein 11% Sauerstoff (mit Argon verdünnt) enthaltendes Gas als Sputtergas verwendet wurde, der Druck in einer Reaktionskammer 0,7 Pa betrug, die Substrattemperatur 200°C betrug und eine Gleichstromleistung von 0,5 kW zugeführt wurde.
  • Der zweite IGZO-Film 327 wurde durch ein Sputterverfahren unter den Bedingungen ausgebildet, bei denen ein In-Ga-Zn-Oxidtarget mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 als Sputtertarget verwendet wurde, ein 33% Sauerstoff (mit Argon verdünnt) enthaltendes Gas als Sputtergas verwendet wurde, der Druck in einer Reaktionskammer 0,7 Pa betrug, die Substrattemperatur 300°C betrug und eine Gleichstromleistung von 0,5 kW zugeführt wurde.
  • Als Nächstes wurde eine Wärmebehandlung durchgeführt. In 35B werden der erste IGZO-Film und der zweite IGZO-Film nach der Wärmebehandlung als ein erster IGZO-Film 325a bzw. ein zweiter IGZO-Film 327a bezeichnet.
  • Hier wurde eine Wärmebehandlung eine Stunde lang bei 450°C in einer Stickstoffatmosphäre durchgeführt, und danach wurde eine weitere Wärmebehandlung eine Stunde lang bei 450°C in einer Sauerstoffatmosphäre durchgeführt.
  • Durch die vorstehenden Schritte wurde die Probe A3 hergestellt.
  • <Probe A4>
  • Die Herstellungsbedingungen einer Probe A4 unterscheiden sich von denjenigen der Probe A3 in der Ausbildungstemperatur des Siliziumoxidfilms 323.
  • Der Siliziumoxidfilm 323 wurde durch ein Plasma-CVD-Verfahren unter den Bedingungen ausgebildet, bei denen 1 sccm Silan und 800 sccm Distickstoffmonoxid als Quellengase verwendet wurden, der Druck in einer Reaktionskammer 40 Pa betrug, die Substrattemperatur 400°C betrug und eine Leistung von 150 W zugeführt wurde.
  • <Probe A5>
  • Ein Herstellungsverfahren einer Probe A5 wird anhand von 35C bis 35F beschrieben. Die Probe A5 unterscheidet sich von der Probe A3 darin, dass Sauerstoffatomionen dem ersten IGZO-Film zugesetzt werden.
  • Wie in 35C dargestellt, wurde der 400 nm dicke Siliziumoxidfilm 322 an der Oberfläche des Siliziumwafers 321 ausgebildet, indem der Siliziumwafer 321 erwärmt wurde. Dann wurde der 100 nm dicke Siliziumoxidfilm 323 über dem Siliziumoxidfilm 322 ausgebildet. Danach wurde der 20 nm dicke erste IGZO-Film 325 über dem Siliziumoxidfilm 323 ausgebildet. Dann wurden Sauerstoffatomionen 326 dem ersten IGZO-Film 325 zugesetzt. Folglich wurde ein erster IGZO-Film 325a, dem die Sauerstoffatomionen zugesetzt worden waren, wie in 35D erhalten.
  • Der Siliziumoxidfilm 322, der Siliziumoxidfilm 323 und der erste IGZO-Film 325 wurden unter den gleichen Bedingungen wie bei der Probe A3 ausgebildet. Das heißt, dass der Siliziumoxidfilm 323 in der Probe A5 bei einer Substrattemperatur von 500°C ausgebildet wurde.
  • Die Sauerstoffatomionen 326 wurden dem ersten IGZO-Film 325 durch ein Ionenimplantationsverfahren bei einer Beschleunigungsspannung von 5 kV in einer Dosierung von 1 × 1016 Ionen/cm2 zugesetzt.
  • Dann wurde wie in 35E der 20 nm dicke zweite IGZO-Film 327 über dem ersten IGZO-Film 325a ausgebildet.
  • Der zweite IGZO-Film 327 wurde durch ein Sputterverfahren unter den Bedingungen ausgebildet, bei denen ein In-Ga-Zn-Oxidtarget mit einem Atomverhältnis von In:Ga:Zn = 1:1:1 als Sputtertarget verwendet wurde, ein 33% Sauerstoff (mit Argon verdünnt) enthaltendes Gas als Sputtergas verwendet wurde, der Druck in einer Reaktionskammer 0,7 Pa betrug, die Substrattemperatur 300°C betrug und eine Gleichstromleistung von 0,5 kW zugeführt wurde.
  • Als Nächstes wurde eine Wärmebehandlung durchgeführt. Als Ergebnis diffundierte ein Teil von Sauerstoff, der in dem ersten IGZO-Film 325a enthalten war, in den zweiten IGZO-Film 327. In 35F werden der erste IGZO-Film und der zweite IGZO-Film nach der Wärmebehandlung als ein erster IGZO-Film 325b bzw. ein zweiter IGZO-Film 327a bezeichnet.
  • Hier wurde eine Wärmebehandlung eine Stunde lang bei 450°C in einer Stickstoffatmosphäre durchgeführt, und danach wurde eine weitere Wärmebehandlung eine Stunde lang bei 450°C in einer Sauerstoffatmosphäre durchgeführt.
  • Durch die vorstehenden Schritte wurde die Probe A5 hergestellt.
  • <Probe A6>
  • Die Herstellungsbedingungen einer Probe A6 unterscheiden sich von denjenigen der Probe A5 in der Ausbildungstemperatur des Siliziumoxidfilms 323.
  • Der Siliziumoxidfilm 323 wurde durch ein Plasma-CVD-Verfahren unter den Bedingungen ausgebildet, bei denen 1 sccm Silan und 800 sccm Distickstoffmonoxid als Quellengase verwendet wurden, der Druck in einer Reaktionskammer 40 Pa betrug, die Substrattemperatur 400°C betrug und eine Leistung von 150 W zugeführt wurde.
  • <ESR-Messung>
  • Als Nächstes wurden die Proben A3 bis A6 einer ESR-Messung unterzogen. Hierbei wurde die ESR-Messung unter den folgenden Bedingungen durchgeführt: Die Messtemperatur betrug 10 K, die Hochfrequenzleistung von 9,55 GHz betrug 0,1 mW, und die Richtung eines Magnetfeldes war parallel zu einer Oberfläche der Probe. Die untere Nachweisgrenze der Spin-Dichte eines Signals, das auf NOx zurückzuführen ist, beträgt 8,7 × 1015 Spins/cm3 bei einer Messtemperatur von 10 K.
  • 36A zeigt die Messergebnisse der Proben A3 und A4, und 36B zeigt die Messergebnisse der Proben A5 und A6. 36A und 36B zeigen auch die Spin-Dichten der drei Signale, die auf NOx zurückzuführen sind, in den Proben A3 bis A6. Wie in 36A gezeigt, war die Spin-Dichte der Probe A3 niedriger als die Nachweisgrenze. Die Spin-Dichte der Probe A4 betrug 8,7 × 1015 Spins/cm3. Die Spin-Dichte der Probe A5 betrug 7,2 × 1016 Spins/cm3. Die Spin-Dichte der Probe A6 betrug 1,6 × 1017 Spins/cm3. Wie in 36B gezeigt, wurden die drei Signale, die auf NOx zurückzuführen sind, in jeder der Proben A5 und A6 beobachtet.
  • 37 zeigt die Spin-Dichten der drei Signale, die auf NOx zurückzuführen sind, in den Proben A3 bis A6.
  • 36A und 36B sowie 37 deuten darauf hin, dass dann, wenn der Siliziumoxidfilm, der als Basisfilm des ersten IGZO-Films dient, bei einer höheren Temperatur ausgebildet wird, die Anzahl von Defekten in dem Siliziumoxidfilm verringert werden kann.
  • 36A und 36B sowie 37 deuten auch darauf hin, dass Defekte in dem Siliziumoxidfilm, der als Basisfilm dient, erzeugt werden, wenn Sauerstoffatomionen dem Oxidhalbleiterfilm zugesetzt werden.
  • [Beispiel 4]
  • In diesem Beispiel werden die Beziehung zwischen der Ausbildungstemperatur eines Oxidisolierfilms und der Menge an Wasser, das durch eine Wärmebehandlung von dem Film abgegeben wird, und die Beziehung zwischen der Ausbildungstemperatur des Oxidisolierfilms und der Stickstoffkonzentration des Films beschrieben.
  • <Herstellungsverfahren von Proben>
  • In diesem Beispiel wurden Proben B1 bis B5 hergestellt.
  • <Probe B1>
  • Ein 100 nm dicker Siliziumoxidfilm wurde an der Oberfläche eines Siliziumwafers ausgebildet, indem der Siliziumwafer erwärmt wurde. Dann wurde ein 100 nm dicker Siliziumoxidfilm über dem Siliziumoxidfilm ausgebildet.
  • Der Siliziumoxidfilm wurde an der Oberfläche des Siliziumwafers ausgebildet, indem der Siliziumwafer bei 950°C in einer Sauerstoffatmosphäre, der HCL zugesetzt worden war, erwärmt wurde.
  • Der Siliziumoxidfilm wurde durch ein Plasma-CVD-Verfahren unter den Bedingungen ausgebildet, bei denen 1 sccm Silan und 800 sccm Distickstoffmonoxid als Quellengase verwendet wurden, der Druck in einer Reaktionskammer 40 Pa betrug, die Substrattemperatur 350°C betrug und eine Leistung von 150 W zugeführt wurde.
  • Durch die vorstehenden Schritte wurde die Probe B1 hergestellt.
  • <Probe B2>
  • Die Probe B2 wurde in ähnlicher Weise wie die Probe B1 hergestellt, mit der Ausnahme, dass der Siliziumoxidfilm bei 400°C ausgebildet wurde.
  • <Probe B3>
  • Die Probe B3 wurde in ähnlicher Weise wie die Probe B1 hergestellt, mit der Ausnahme, dass der Siliziumoxidfilm bei 450°C ausgebildet wurde.
  • <Probe B4>
  • Die Probe B4 wurde in ähnlicher Weise wie die Probe B1 hergestellt, mit der Ausnahme, dass der Siliziumoxidfilm bei 500°C ausgebildet wurde.
  • <Probe B5>
  • Die Probe B5 wurde in ähnlicher Weise wie die Probe B1 hergestellt, mit der Ausnahme, dass der Siliziumoxidfilm bei 550°C ausgebildet wurde.
  • <TDS-Messung>
  • Als Nächstes wurden die Proben B1 bis B5 einer TDS-Analyse unterzogen.
  • Die Peaks der Kurven, die in den durch die TDS-Analyse erhaltenen Ergebnissen gezeigt sind, erscheinen wegen einer Abgabe von Atomen oder Molekülen nach außen, die in den analysierten Proben (den Proben B1 bis B5 in diesem Beispiel) enthalten sind. Die Gesamtmenge der Atome oder Moleküle, die nach außen abgegeben werden, entspricht dem Integralwert des Peaks. Deshalb kann die Gesamtmenge der Atome oder Moleküle, die in dem Siliziumoxynitridfilm enthalten sind, aus dem Grad der Peakintensität bestimmt werden.
  • 38 zeigt die Ergebnisse der TDS-Analyse an den Proben B1 bis B5. 38 ist ein Diagramm, das die Menge an abgegebenem Wasser gegenüber der Substrattemperatur zeigt.
  • 38 zeigt, dass die Menge an abgegebenem Wasser mit der erhöhten Temperatur bei der Wärmebehandlung zunimmt, auch wenn der Siliziumoxidfilm bei hoher Temperatur ausgebildet wird. Im Besonderen ist die Wahrscheinlichkeit hoch, dass sich die Menge an abgegebenem Wasser erhöht, wenn die Wärmebehandlung bei einer Temperatur durchgeführt wird, die höher ist als die Ausbildungstemperatur des Siliziumoxidfilms.
  • <SIMS-Analyse>
  • Als Nächstes wurden die Siliziumoxidfilme, die in den Proben B1 bis B5 enthalten waren, einer SIMS-Analyse unterzogen. Es sei angemerkt, dass hier der Siliziumoxidfilm nicht durch die Erwärmung des Siliziumwafers ausgebildet wurde; Stattdessen wurde ein 100 nm dicker Siliziumoxidfilm auf einem Siliziumwafer unter den Bedingungen der Proben B1 bis B5 ausgebildet. Proben, die die Siliziumoxidfilme beinhalten, die unter den jeweiligen Bedingungen der Proben B1 bis B5 ausgebildet wurden, werden als Proben B1a bis B5a bezeichnet. Bei jeder der Proben wurde die Stickstoffkonzentration von dem Siliziumwafer (Si) bis zu dem Siliziumoxidfilm (SiON) gemessen. 39 zeigt die Messergebnisse der Proben B1a bis B5a.
  • In 39 stellt die horizontale Achse den Abstand in der Tiefenrichtung dar, und die vertikale Achse stellt die Stickstoffkonzentration dar.
  • Die Sauerstoffkonzentration der Probe B1a betrug 6 × 1020 Atome/cm3; diejenige der Probe B2a betrug 4 × 1020 Atome/cm3; diejenige der Probe B3a betrug 2 × 1020 Atome/cm3; diejenige der Probe B4a betrug 7 × 1019 Atome/cm3; und diejenige der Probe B5a betrug 2 × 1019 Atome/cm3.
  • Die Wasserstoffkonzentrationen der Proben B1a bis B5a wurden auch gemessen. Bei jeder der Proben wurde die Wasserstoffkonzentration von dem Siliziumwafer (Si) bis zu dem Siliziumoxidfilm (SiON) gemessen. 46 zeigt die Messergebnisse der Proben B1a bis B5a.
  • In 46 stellt die horizontale Achse den Abstand in der Tiefenrichtung dar, und die vertikale Achse stellt die Wasserstoffkonzentration dar.
  • Die Wasserstoffkonzentration der Probe B1a betrug 7 × 1020 Atome/cm3, die Wasserstoffkonzentration der Probe B2a betrug 6 × 1020 Atome/cm3, die Wasserstoffkonzentration der Probe B3a betrug 5 × 1020 Atome/cm3, die Wasserstoffkonzentration der Probe B4a betrug 4 × 1019 Atome/cm3, und die Wasserstoffkonzentration der Probe B5a betrug 3 × 1019 Atome/cm3.
  • Es ist bekannt, dass es aufgrund des Messprinzips der SIMS-Analyse schwierig ist, präzise Daten in der Nachbarschaft zu einer Oberfläche einer Probe oder in der Nachbarschaft zu einer Grenzfläche zwischen angeordneten Filmen aus verschiedenen Materialien zu erhalten. Daher wird in dem Fall, in dem die Verteilungen der Konzentrationen von Stickstoff in dem Film in der Dickenrichtung durch SIMS analysiert werden, als Konzentration von Stickstoff ein Durchschnittswert in einem Bereich verwendet, in dem der Film bereitgestellt ist, sich der Wert nicht stark verändert und eine im Wesentlichen konstante Intensität erhalten werden kann.
  • 39 zeigt, dass sich die Stickstoffkonzentration des Siliziumoxidfilms verringert, wenn dessen Ausbildungstemperatur ansteigt. 46 zeigt, dass sich die Wasserstoffkonzentration des Siliziumoxidfilms verringert, wenn dessen Ausbildungstemperatur ansteigt. Der Vergleich zwischen 39 und 46 deutet darauf hin, dass sich dann, wenn die Ausbildungstemperatur ansteigt, die Stickstoffkonzentration stärker verringert als die Wasserstoffkonzentration.
  • [Beispiel 5]
  • Dieses Beispiel zeigt die Herstellung von Transistoren und die Messergebnisse der elektrischen Eigenschaften der Transistoren.
  • <Herstellungsverfahren einer Probe C1>
  • Zuerst wird ein Herstellungsprozess der Probe C1, die einen Transistor beinhaltet, beschrieben. In diesem Beispiel wird ein Verfahren zum Herstellen des Transistors anhand von 3A bis 3D, 6A bis 6C und 7A bis 7D beschrieben.
  • Wie in 3A dargestellt, wurde ein Isolierfilm (nicht dargestellt) über dem Substrat 101 ausgebildet, und die Gate-Elektrode 103 wurde über dem Isolierfilm ausgebildet. Als Nächstes wurde der Isolierfilm 104 über dem Isolierfilm und der Gate-Elektrode 103 ausgebildet, und der Oxidhalbleiterfilm 106 wurde über dem Isolierfilm 104 ausgebildet. Als Nächstes wurde der Sauerstoff 108 dem Oxidhalbleiterfilm 106 zugesetzt, so dass der Oxidhalbleiterfilm 106a, dem Sauerstoff zugesetzt worden ist, wie in 3B ausgebildet wurde.
  • Ein Siliziumwafer wurde als das Substrat 101 verwendet.
  • Das Substrat 101 wurde bei 950°C in einer Wasserdampfatmosphäre erwärmt, so dass ein 400 nm dicker Siliziumoxidfilm als Isolierfilm an der Oberfläche des Substrats 101 ausgebildet wurde.
  • Des Weiteren wurde ein 50 nm dicker Wolframfilm durch ein Sputterverfahren über dem Isolierfilm ausgebildet, eine Maske wurde durch einen Fotolithografieprozess über dem Wolframfilm ausgebildet, und der Wolframfilm wurde selektiv geätzt, so dass die Gate-Elektrode 103 ausgebildet wurde. Dann wurde die Maske entfernt.
  • Als der Isolierfilm 104 wurde ein 100 nm dicker Siliziumoxidfilm durch ein Plasma-CVD-Verfahren ausgebildet.
  • Der Siliziumoxidfilm wurde unter den Bedingungen ausgebildet, bei denen 1 sccm Silan und 800 sccm Distickstoffmonoxid als Quellengase verwendet wurden, der Druck in einer Reaktionskammer 40 Pa betrug, die Substrattemperatur 500°C betrug und eine Leistung von 150 W zugeführt wurde.
  • Als der Oxidhalbleiterfilm 106 wurde ein 40 nm dicker In-Ga-Zn-Oxidfilm durch ein Sputterverfahren ausgebildet. Die Sputterbedingungen zu diesem Zeitpunkt waren wie folgt: Ein Target mit einem Verhältnis von In:Ga:Zn = 1:3:4 wurde verwendet, 11% Sauerstoff wurde als Sputtergas in eine Kammer unter einem Druck von 0,7 Pa eingeleitet, die Substrattemperatur betrug 200°C, und eine Leistung von 0,5 kW wurde zugeführt.
  • Sauerstoffmolekülionen wurden als der Sauerstoff 108 durch ein Ionenimplantationsverfahren bei einer Beschleunigungsspannung von 5 kV in einer Dosierung von 1 × 1016 Ionen/cm2 zugesetzt.
  • Als Nächstes wurde wie in 3B der Oxidhalbleiterfilm 109 über dem Oxidhalbleiterfilm 106a, dem Sauerstoff zugesetzt worden war, ausgebildet.
  • Als der Oxidhalbleiterfilm 109 wurde ein 20 nm dicker In-Ga-Zn-Oxidfilm durch ein Sputterverfahren ausgebildet. Die Sputterbedingungen zu diesem Zeitpunkt waren wie folgt: Ein Target mit einem Verhältnis von In:Ga:Zn = 1:1:1 wurde verwendet, 33% Sauerstoff wurde als Sputtergas in eine Kammer unter einem Druck von 0,7 Pa eingeleitet, die Substrattemperatur betrug 300°C, und eine Leistung von 0,5 kW wurde zugeführt.
  • Dann wurde eine Wärmebehandlung durchgeführt, so dass ein Teil von Sauerstoff, der in dem Oxidhalbleiterfilm 106a enthalten war, auf den Oxidhalbleiterfilm 109 übertragen wurde; somit wurden der Oxidhalbleiterfilm 106b und der Oxidhalbleiterfilm 109a, in denen Sauerstofffehlstellen verringert worden waren, wie in 3C ausgebildet. An der Probe C1 wurde die Wärmebehandlung bei einer Temperatur durchgeführt, die niedriger ist als die Ausbildungstemperatur des Isolierfilms 104.
  • Hier wurde eine Wärmebehandlung eine Stunde lang bei 450°C in einer Stickstoffatmosphäre durchgeführt, und danach wurde eine weitere Wärmebehandlung eine Stunde lang bei 450°C in einer Sauerstoffatmosphäre durchgeführt.
  • Als Nächstes wurde wie in 8A der leitende Film 112 über dem Oxidhalbleiterfilm 109a ausgebildet.
  • Hier wurde als der leitende Film 112 ein 100 nm dicker Wolframfilm durch ein Sputterverfahren ausgebildet.
  • Als Nächstes wurde eine Maske über dem leitenden Film 112 durch einen Fotolithografieprozess ausgebildet, und dann wurden der Isolierfilm 104, der Oxidhalbleiterfilm 106a, der Oxidhalbleiterfilm 109a und der leitende Film 112 geätzt; daher wurden der Gate-Isolierfilm 105, der Oxidhalbleiterfilm 107, der Oxidhalbleiterfilm 110 und der leitende Film 113 wie in 8B ausgebildet.
  • Als Nächstes wurden ein Oxidhalbleiterfilm, ein Isolierfilm und ein leitender Film über dem Paar von Elektroden 113a und 113b sowie dem Oxidhalbleiterfilm 111 übereinander angeordnet. Dann wurde eine Maske durch einen Fotolithografieprozess über dem leitenden Film ausgebildet, und der Oxidhalbleiterfilm, der Isolierfilm und der leitende Film wurden geätzt, um den Oxidhalbleiterfilm 115, den Gate-Isolierfilm 117 und die Gate-Elektrode 119 wie in 7A bis 7D auszubilden.
  • Als der zu dem Oxidhalbleiterfilm 115 zu werdende Oxidhalbleiterfilm wurde ein 5 nm dicker In-Ga-Zn-Oxidfilm durch ein Sputterverfahren ausgebildet. Die Sputterbedingungen zu diesem Zeitpunkt waren wie folgt: Ein Target mit einem Verhältnis von In:Ga:Zn = 1:3:2 wurde verwendet, 33% Sauerstoff wurde als Sputtergas in eine Kammer unter einem Druck von 0,4 Pa eingeleitet, die Substrattemperatur betrug 200°C, und eine Leistung von 0,5 kW wurde zugeführt.
  • Als der zu dem Gate-Isolierfilm 117 zu werdende Isolierfilm wurde ein 20 nm dicker Siliziumoxynitridfilm durch ein Plasma-CVD-Verfahren ausgebildet.
  • Als der zu der Gate-Elektrode 119 zu werdende leitende Film wurden ein 30 nm dicker Tltannitridfilm und ein 135 nm dicker Wolframfilm durch ein Sputterverfahren übereinander angeordnet.
  • Als Nächstes wurde der Isolierfilm 121 ausgebildet, und eine Wärmebehandlung wurde durchgeführt, um den Isolierfilm 123 auszubilden.
  • Als der Isolierfilm 121 wurde ein 140 nm dicker Aluminiumoxidfilm durch ein Sputterverfahren ausgebildet.
  • Die Wärmebehandlung wurde eine Stunde lang bei 400°C in einer Sauerstoffatmosphäre durchgeführt.
  • Als der Isolierfilm 123 wurde ein 300 nm dicker Siliziumoxidfilm durch ein Plasma-CVD-Verfahren ausgebildet.
  • Als Nächstes wurde eine Maske über dem Isolierfilm 121 und dem Isolierfilm 123 durch einen Fotolithografieprozess ausgebildet, ein Teil des Isolierfilms 121 und ein Teil des Isolierfilms 123 wurden geätzt, so dass ein Teil des Paars von Elektroden 113a und 113b freiliegt, und die Stecker 127a und 127b in 7A bis 7D wurden ausgebildet.
  • Hier wurden als die Stecker 127a und 127b ein 50 nm dicker Titanfilm, ein 300 nm dicker Aluminiumfilm und ein 5 nm dicker Titanfilm durch ein Sputterverfahren übereinander angeordnet.
  • Durch die vorstehenden Schritte wurde der Transistor hergestellt. Es sei angemerkt, dass der Transistor gestaltet wurde, um eine Kanallänge von 0,8 μm und eine Kanalbreite von 0,8 μm aufzuweisen.
  • <Herstellungsverfahren einer Probe C2>
  • Ein Transistor in der Probe C2 wurde in ähnlicher Weise wie das Probenelement C1 hergestellt, mit der Ausnahme, dass eine Wärmebehandlung nach der Ausbildung des Oxidhalbleiterfilms 109 bei 550°C durchgeführt wurde. Mit anderen Worten: Für die Probe C2 wurde die Wärmebehandlung bei einer Temperatur von höher als die Ausbildungstemperatur des Isolierfilms 104 durchgeführt.
  • <Messergebnisse der elektrischen Eigenschaften>
  • Als Nächstes wurden die elektrischen Eigenschaften der Transistoren gemessen. Zuerst wurden die elektrischen Eigenschaften vor einem Belastungstest (nachstehend als anfängliche Eigenschaften bezeichnet) gemessen. Die hier gemessenen Eigenschaften waren die Vg-Id-Eigenschaften, nämlich ein Source-Drain-Strom (nachstehend als Drain-Strom bezeichnet), die sich veränderten, wenn eine Source-Gate-Spannung (nachstehend als Gate-Spannung bezeichnet) von –3 V bis zu +3 V bei einer Source-Drain-Spannung (nachstehend als Drain-Spannung bezeichnet) von 0,1 V oder 1,8 V variierte.
  • Als Nächstes wurde ein Belastungstest, hier ein BT-Belastungstest, an dem Transistor durchgeführt.
  • Der +GBT-Belastungstest wurde unter den Bedingungen durchgeführt, bei denen die Spannung (Vg) der Gate-Elektrode 119 +3,3 V betrug, die Spannung (Vd) der Elektrode 113c 0 V betrug, die Spannung (Vs) der Elektrode 113d 0 V betrug, die Spannung (Vbg) der Gate-Elektrode 103 0 V betrug, die Substrattemperatur 150°C betrug und die Belastungszeit eine Stunde war. Dann wurden die Vg-Id-Eigenschaften der Transistoren gemessen.
  • Der –GBT-Belastungstest wurde unter den Bedingungen durchgeführt, bei denen die Spannung (Vg) der Gate-Elektrode 119 –1,8 V betrug, die Spannung (Vd) der Elektrode 113c 0 V betrug, die Spannung (Vs) der Elektrode 113d 0 V betrug, die Spannung (Vbg) der Gate-Elektrode 103 0 V betrug, die Substrattemperatur 85°C betrug und die Belastungszeit eine Stunde war. Dann wurden die Vg-Id-Eigenschaften der Transistoren gemessen.
  • Die Schwellenspannung und der Verschiebungswert in dieser Beschreibung werden beschrieben. Die Schwellenspannung (Vth) wird bei der Vg-Id-Kurve, bei der die horizontale Achse die Gate-Spannung (Vg [V]) darstellt und die vertikale Achse die Quadratwurzel des Drain-Stroms (Id 1/2 [A1/2]) darstellt, als Gate-Spannung an dem Kreuzungspunkt zwischen der Linie von Id 1/2 = 0 (Vg-Achse) und der Tangente an die Kurve an einem Punkt, an dem die Neigung der Kurve am größten ist, definiert. Es sei angemerkt, dass hier die Schwellenspannung bei einer Drain-Spannung Vd von 1,8 V berechnet wird.
  • Des Weiteren wird der Verschiebungswert (Shift) in dieser Beschreibung bei der Vg-Id-Kurve, bei der die horizontale Achse die Gate-Spannung (Vg [V]) darstellt und die vertikale Achse den Logarithmus des Drain-Stroms (Id [A]) darstellt, als Gate-Spannung an dem Kreuzungspunkt zwischen der Linie von Id = 1,0 × 10–12 [A] und der Tangente an die Kurve bei einem Punkt, an dem die Neigung der Kurve am größten ist, definiert. Es sei angemerkt, dass hier der Verschiebungswert bei einer Drain-Spannung Vd von 1,8 V berechnet wird.
  • 40 zeigt die Messergebnisse der Vg-Id-Eigenschaften des Transistors in der Probe C1 vor und nach dem +GBT-Belastungstest sowie vor und nach dem –GBT-Belastungstest. 41 zeigt die Ergebnisse des +GBT-Belastungstests und des –GBT-Belastungstests an der Probe C2.
  • In 40 und 41 stellt die horizontale Achse die Spannung der Gate-Elektrode 119 dar, und die vertikale Achse stellt den Drain-Strom dar. Die anfänglichen Eigenschaften werden durch die gestrichelten Linien dargestellt, und die Vg-Id-Eigenschaften nach den Belastungstests werden durch die durchgezogenen Linien dargestellt.
  • 40 deutet darauf hin, dass der Transistor in der Probe C1 selbstsperrende Eigenschaften aufweist. 40 zeigt auch einen geringen Änderungsbetrag der Schwellenspannung und des Verschiebungswerts vor und nach dem +GBT-Belastungstest und dem –GBT-Belastungstest.
  • Im Gegensatz dazu zeigt 41, dass der Transistor in der Probe C2 einen großen Änderungsbetrag der Schwellenspannung vor und nach dem +GBT-Belastungstest aufweist, obwohl er selbstsperrende Eigenschaften aufweist.
  • Als Nächstes wurde die Zeit, über die auf die Probe C1 Belastung einwirkte, auf 60 Stunden verlängert. 42A und 42B zeigen den Änderungsbetrag der Schwellenspannung (ΔVth) und des Verschiebungswerts (ΔShift) vor und nach dem +GBT-Belastungstest.
  • Der Transistor in der Probe C1 weist eine geringe Änderung der Schwellenspannung und des Verschiebungswerts auch nach dem +GBT-Belastungstest auf, der lange Zeit dauerte, typischerweise mehr als oder gleich –0,1 V und weniger als oder gleich 0,1 V. Dies deutet darauf hin, dass die Abscheidung des Siliziumoxidfilms, der als Basisfilm des Oxidhalbleiterfilms dient, bei hoher Temperatur und der Zusatz von Sauerstoff zu dem Oxidhalbleiterfilm zu geringen Schwankungen der elektrischen Eigenschaften des Transistors führen.
  • Die Schwankungen der elektrischen Eigenschaften des Transistors können auch verringert werden, indem der Siliziumoxidfilm, der als Basisfilm des Oxidhalbleiterfilms dient, bei einer Temperatur ausgebildet wird, die höher ist als diejenige einer Wärmebehandlung, die an dem Oxidhalbleiterfilm durchgeführt wird, und Sauerstoff dem Oxidhalbleiterfilm zugesetzt wird.
  • Das Beispiel 3 zeigt, dass die Ausbildung des Siliziumoxidfilms, der als Basisfilm des Oxidhalbleiterfilms dient, bei hoher Temperatur die Abnahme der Stickstoffkonzentration des Siliziumoxidfilms ermöglicht. Des Weiteren können auch dann, wenn eine Wärmebehandlung durchgeführt wird, nachdem Sauerstoff dem Oxidhalbleiterfilm über dem Siliziumoxidfilm, der als Basisfilm dient, zugesetzt worden ist, die Erzeugung von NOx und die Zunahme von Defekten in dem Siliziumoxidfilm unterdrückt werden.
  • Der Siliziumoxidfilm, der bei hoher Temperatur ausgebildet wird, weist eine verringerte Stickstoffkonzentration auf. Daher wird auch dann, wenn Sauerstoff dem Siliziumoxidfilm, der als Basisfilm des Oxidhalbleiterfilms dient, durch den Zusatz von Sauerstoff zu dem Oxidhalbleiterfilm zugesetzt wird, eine Stickstoff-Sauerstoff-Bindung unwahrscheinlich in dem Siliziumoxidfilm gebildet. Folglich werden Einfangstellen für Ladungsträger, die auf NOx zurückzuführen sind, in einem Rückkanal des Transistors nicht leicht erzeugt, was zur Abnahme des Änderungsbetrags der Schwellenspannung des Transistors infolge des GBT-Belastungstests führt.
  • Das Beispiel 4 zeigt, dass eine große Menge an Wasser von dem Siliziumoxidfilm, der als Basisfilm des Oxidhalbleiterfilms dient, abgegeben wird, wenn eine Wärmebehandlung bei 550°C durchgeführt wird, im Vergleich zu dem Fall, in dem eine Wärmebehandlung bei 450°C durchgeführt wird. Die Menge an abgegebenem Wasser neigt auch dazu, sich zu erhöhen, wenn eine Wärmebehandlung bei einer Temperatur durchgeführt wird, die höher ist als die Ausbildungstemperatur des Siliziumoxidfilms. Diese Ergebnisse deuten darauf hin, dass dann, wenn der Oxidhalbleiterfilm bei 550°C erwärmt wird, Wasser von dem Siliziumoxidfilm in den Oxidhalbleiterfilm diffundieren oder in dem Siliziumoxidfilm erzeugt werden könnte. Es wird auch darauf hingedeutet, dass dann, wenn der Oxidhalbleiterfilm bei einer Temperatur erwärmt wird, die höher ist als die Ausbildungstemperatur des Siliziumoxidfilms, Wasser von dem Siliziumoxidfilm in den Oxidhalbleiterfilm diffundieren oder in dem Siliziumoxidfilm erzeugt werden könnte.
  • An der Probe C1 dieses Beispiels wird eine Wärmebehandlung bei einer Temperatur durchgeführt, die niedriger ist als die Ausbildungstemperatur des Siliziumoxidfilms, der als Basisfilm des Oxidhalbleiterfilms dient. Außerdem weist der Transistor in der Probe C1 einen geringen Änderungsbetrag der Schwellenspannung infolge des GBT-Belastungstests auf. Diese Ergebnisse deuten darauf hin, dass dann, wenn der Oxidhalbleiterfilm bei einer Temperatur erwärmt wird, die niedriger ist als die Ausbildungstemperatur des Siliziumoxidfilms, der als Basisfilm des Oxidhalbleiterfilms dient, Einfangstellen für Elektronen, die durch Wasser hervorgerufen werden, nicht leicht erzeugt werden und der Änderungsbetrag der Schwellenspannung des Transistors infolge des GBT-Belastungstests verringert werden kann.
  • Erläuterung der Bezugszeichen
    • 100: Transistor, 100a: Transistor, 100b: Transistor, 100c: Transistor, 100d: Transistor, 100e: Transistor, 100f: Transistor, 100g: Transistor, 100h: Transistor, 100j: Transistor, 101: Substrat, 103: Gate-Elektrode, 104: Isolierfilm, 105: Gate-Isolierfilm, 106: Oxidhalbleiterfilm, 106a: Oxidhalbleiterfilm, 106b: Oxidhalbleiterfilm, 107: Oxidhalbleiterfilm, 108: Sauerstoff, 109: Oxidhalbleiterfilm, 109a: Oxidhalbleiterfilm, 110: Oxidhalbleiterfilm, 110a: Oxidhalbleiterfilm, 111: Oxidhalbleiterfilm, 111a: Oxidhalbleiterfilm, 111b: Oxidhalbleiterfilm, 111c: Oxidhalbleiterfilm, 111e: Verunreinigungsbereich, 111f: Verunreinigungsbereich, 112: leitender Film, 113: leitender Film, 113a: Elektrode, 113b: Elektrode, 113c: Elektrode, 113d: Elektrode, 113g: Elektrode, 113h: Elektrode, 114: Oxidhalbleiterfilm, 114a: Oxidhalbleiterfilm, 114b: Oxidhalbleiterfilm, 115: Oxidhalbleiterfilm, 115a: Oxidhalbleiterfilm, 115b: Oxidhalbleiterfilm, 115c: Oxidhalbleiterfilm, 115d: Oxidhalbleiterfilm, 115e: Oxidhalbleiterfilm, 116: Isolierfilm, 116a: Isolierfilm, 116b: Isolierfilm, 117: Gate-Isolierfilm, 117a: Gate-Isolierfilm, 117b: Gate-Isolierfilm, 119: Gate-Elektrode, 119a: Gate-Elektrode, 121: Isolierfilm, 123: Isolierfilm, 125a: Öffnung, 125b: Öffnung, 127a: Stecker, 127b: Stecker, 133a: niederohmiger Bereich, 133b: niederohmiger Bereich, 134: Cu-X-Legierungsfilm, 135: Bedeckungsfilm, 136: leitender Film, 137: Cu-X-Legierungsfilm, 138: Bedeckungsfilm, 200: Transistor, 203: leitender Film, 204: leitender Film, 205: Isolierfilm, 206: Isolierfilm, 215: Isolierfilm, 216: Stecker, 230: Kondensator, 301: Quarzsubstrat, 303: Siliziumoxidfilm, 305: IGZO-Film, 305a: IGZO-Film, 305b: IGZO-Film, 306: Sauerstoffatomionen, 307: IGZO-Film, 307a: IGZO-Film, 311: Siliziumwafer, 312: Siliziumoxidfilm, 313: Siliziumoxidfilm, 313a: Siliziumoxidfilm, 313b: Siliziumoxidfilm, 315: IGZO-Film, 315a: IGZO-Film, 316: Sauerstoffatomionen, 317: IGZO-Film, 317a: IGZO-Film, 321: Siliziumwafer, 322: Siliziumoxidfilm, 323: Siliziumoxidfilm, 324: IGZO-Film, 325: IGZO-Film, 325a: IGZO-Film, 325b: IGZO-Film, 326: Sauerstoffatomionen, 327: IGZO-Film, 327a: IGZO-Film, 700: Substrat, 701: Pixel-Abschnitt, 702: Abtastleitungstreiberschaltung, 703: Abtastleitungstreiberschaltung, 704: Signalleitungstreiberschaltung, 710: Kondensatorleitung, 712: Gate-Leitung, 713: Gate-Leitung, 714: Drain-Elektrode, 716: Transistor, 717: Transistor, 718: Flüssigkristallelement, 719: Flüssigkristallelement, 720: Pixel, 721: Schalttransistor, 722: Treibertransistor, 723: Kondensator, 724: Licht emittierendes Element, 725: Signalleitung, 726: Abtastleitung, 727: Stromversorgungsleitung, 728: gemeinsame Elektrode, 750: Transistor, 751: Gate-Elektrode, 752: Gate-Isolierfilm, 753: Kanalbildungsbereich, 754: p-Typ-Verunreinigungsbereich, 755: p-Typ-Verunreinigungsbereich, 756: Seitenwand-Isolierfilm, 760: Speicherzelle, 770: Transistor, 789: Elementtrennungsbereich, 790: Isolierfilm, 791: Isolierfilm, 901: Gehäuse, 902: Gehäuse, 903: Anzeigeabschnitt, 904: Anzeigeabschnitt, 905: Mikrofon, 906: Lautsprecher, 907: Bedienungstaste, 908: Stift, 911: Gehäuse, 912: Gehäuse, 913: Anzeigeabschnitt, 914: Anzeigeabschnitt, 915: Gelenk, 916: Bedienungstaste, 921: Gehäuse, 922: Anzeigeabschnitt, 923: Tastatur, 924: Zeigevorrichtung, 931: Gehäuse, 932: Tür für einen Kühlschrank, 933: Tür für einen Gefrierschrank, 941: Gehäuse, 942: Gehäuse, 943: Anzeigeabschnitt, 944: Bedienungstaste, 945: Linse, 946: Gelenk, 951: Karosserie, 952: Räder, 953: Armaturenbrett, 954: Scheinwerfer, 5100: Pellet, 5120: Substrat, 5161: Bereich, 8000: Anzeigemodul, 8001: obere Abdeckung, 8002: untere Abdeckung, 8003: FPC, 8004: Touchscreen, 8005: FPC, 8006: Anzeigefeld, 8007: Hintergrundbeleuchtungseinheit, 8008: Lichtquelle, 8009: Rahmen, 8010: Leiterplatte, 8011: Batterie.
  • Diese Anmeldung basiert auf der japanischen Patentanmeldung mit der Seriennr. 2014-107570 , eingereicht beim japanischen Patentamt am 23. Mai 2014, deren gesamter Inhalt hiermit zum Gegenstand der vorliegenden Offenlegung gemacht ist.

Claims (16)

  1. Ein Verfahren zum Herstellen einer Halbleitervorrichtung, das die folgenden Schritte umfasst: Ausbilden einer ersten Gate-Elektrode über einem Substrat; Ausbilden eines ersten Isolierfilms in Kontakt mit der ersten Gate-Elektrode, während das Substrat bei einer Temperatur von höher als oder gleich 450°C und niedriger als eine untere Entspannungsgrenze des Substrats erwärmt wird; Ausbilden eines ersten Oxidhalbleiterfilms in Kontakt mit dem ersten Isolierfilm; Zusetzen von Sauerstoff zu dem ersten Oxidhalbleiterfilm; Ausbilden eines zweiten Oxidhalbleiterfilms in Kontakt mit dem ersten Oxidhalbleiterfilm, nachdem der Sauerstoff dem ersten Oxidhalbleiterfilm zugesetzt worden ist; Durchführen einer ersten Wärmebehandlung, nachdem der zweite Oxidhalbleiterfilm ausgebildet worden ist; Ätzen eines Teils des ersten Isolierfilms, eines Teils des ersten Oxidhalbleiterfilms und eines Teils des zweiten Oxidhalbleiterfilms, um einen ersten Gate-Isolierfilm mit einem Vorsprung, einen geätzten ersten Oxidhalbleiterfilm und einen geätzten zweiten Oxidhalbleiterfilm auszubilden; Ausbilden eines Paars von Elektroden in Kontakt mit dem geätzten zweiten Oxidhalbleiterfilm; Ausbilden eines dritten Oxidhalbleiterfilms in Kontakt mit dem geätzten zweiten Oxidhalbleiterfilm und dem Paar von Elektroden; Ausbilden eines zweiten Gate-Isolierfilms in Kontakt mit dem dritten Oxidhalbleiterfilm; und Ausbilden einer zweiten Gate-Elektrode in Kontakt mit dem zweiten Gate-Isolierfilm.
  2. Das Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 1, wobei der Sauerstoff dem ersten Oxidhalbleiterfilm durch ein Ionenimplantationsverfahren, ein Ionendotierverfahren oder eine Plasmabehandlung zugesetzt wird.
  3. Das Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 1, wobei nach der Ausbildung des dritten Oxidhalbleiterfilms Sauerstoff dem dritten Oxidhalbleiterfilm zugesetzt wird und dann eine zweite Wärmebehandlung durchgeführt wird, und wobei der zweite Gate-Isolierfilm in Kontakt mit dem erwärmten dritten Oxidhalbleiterfilm ausgebildet wird.
  4. Das Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 1, wobei eine Temperatur der ersten Wärmebehandlung niedriger ist als eine Temperatur, bei der der erste Isolierfilm ausgebildet wird.
  5. Das Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 3, wobei eine Temperatur der zweiten Wärmebehandlung niedriger ist als eine Temperatur, bei der der erste Isolierfilm ausgebildet wird.
  6. Das Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 1, wobei der erste Oxidhalbleiterfilm, der zweite Oxidhalbleiterfilm und der dritte Oxidhalbleiterfilm jeweils In oder Ga enthalten.
  7. Das Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 1, wobei ein Energieniveau am Minimum des Leitungsbandes jedes der ersten und dritten Oxidhalbleiterfilme näher an einem Vakuumniveau liegt als dasjenige des zweiten Oxidhalbleiterfilms.
  8. Das Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 1, wobei ein Unterschied zwischen einem Energieniveau am Minimum des Leitungsbandes des zweiten Oxidhalbleiterfilms und einem Energieniveau am Minimum des Leitungsbandes jedes der ersten und dritten Oxidhalbleiterfilme größer als oder gleich 0,05 eV und kleiner als oder gleich 2 eV ist.
  9. Ein Verfahren zum Herstellen einer Halbleitervorrichtung, das die folgenden Schritte umfasst: Ausbilden einer ersten Gate-Elektrode über einem Substrat; Ausbilden eines ersten Isolierfilms in Kontakt mit der ersten Gate-Elektrode, während das Substrat bei einer Temperatur von höher als oder gleich 450°C und niedriger als eine untere Entspannungsgrenze des Substrats erwärmt wird; Ausbilden eines ersten Oxidhalbleiterfilms in Kontakt mit dem ersten Isolierfilm; Zusetzen von Sauerstoff zu dem ersten Oxidhalbleiterfilm; Ausbilden eines zweiten Oxidhalbleiterfilms in Kontakt mit dem ersten Oxidhalbleiterfilm, nachdem der Sauerstoff dem ersten Oxidhalbleiterfilm zugesetzt worden ist; Durchführen einer ersten Wärmebehandlung, nachdem der zweite Oxidhalbleiterfilm ausgebildet worden ist; Ausbilden eines leitenden Films über dem zweiten Oxidhalbleiterfilm, nachdem die erste Wärmebehandlung durchgeführt worden ist; Ätzen eines Teils des ersten Isolierfilms, eines Teils des ersten Oxidhalbleiterfilms, eines Teils des zweiten Oxidhalbleiterfilms und eines Teils des leitenden Films, um einen ersten Gate-Isolierfilm mit einem Vorsprung, einen geätzten ersten Oxidhalbleiterfilm, einen geätzten zweiten Oxidhalbleiterfilm und einen geätzten leitenden Film auszubilden; Ausbilden eines Paars von Elektroden, indem der geätzte leitende Film geätzt wird; Ausbilden eines dritten Oxidhalbleiterfilms in Kontakt mit dem geätzten zweiten Oxidhalbleiterfilm und dem Paar von Elektroden; Ausbilden eines zweiten Gate-Isolierfilms in Kontakt mit dem dritten Oxidhalbleiterfilm; und Ausbilden einer zweiten Gate-Elektrode in Kontakt mit dem zweiten Gate-Isolierfilm.
  10. Das Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 9, wobei der Sauerstoff dem ersten Oxidhalbleiterfilm durch ein Ionenimplantationsverfahren, ein Ionendotierverfahren oder eine Plasmabehandlung zugesetzt wird.
  11. Das Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 9, wobei nach der Ausbildung des dritten Oxidhalbleiterfilms Sauerstoff dem dritten Oxidhalbleiterfilm zugesetzt wird und dann eine zweite Wärmebehandlung durchgeführt wird, und wobei der zweite Gate-Isolierfilm in Kontakt mit dem erwärmten dritten Oxidhalbleiterfilm ausgebildet wird.
  12. Das Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 9, wobei eine Temperatur der ersten Wärmebehandlung niedriger ist als eine Temperatur, bei der der erste Isolierfilm ausgebildet wird.
  13. Das Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 11, wobei eine Temperatur der zweiten Wärmebehandlung niedriger ist als eine Temperatur, bei der der erste Isolierfilm ausgebildet wird.
  14. Das Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 9, wobei der erste Oxidhalbleiterfilm, der zweite Oxidhalbleiterfilm und der dritte Oxidhalbleiterfilm jeweils In oder Ga enthalten.
  15. Das Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 9, wobei ein Energieniveau am Minimum des Leitungsbandes jedes der ersten und dritten Oxidhalbleiterfilme näher an einem Vakuumniveau liegt als dasjenige des zweiten Oxidhalbleiterfilms.
  16. Das Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 9, wobei ein Unterschied zwischen einem Energieniveau am Minimum des Leitungsbandes des zweiten Oxidhalbleiterfilms und einem Energieniveau am Minimum des Leitungsbandes jedes der ersten und dritten Oxidhalbleiterfilme größer als oder gleich 0,05 eV und kleiner als oder gleich 2 eV ist.
DE112015002423.9T 2014-05-23 2015-05-13 Herstellungsverfahren einer Halbleitervorrichtung Pending DE112015002423T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014107570 2014-05-23
JP2014-107570 2014-05-23
PCT/IB2015/053510 WO2015177685A1 (en) 2014-05-23 2015-05-13 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
DE112015002423T5 true DE112015002423T5 (de) 2017-03-16

Family

ID=54553493

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015002423.9T Pending DE112015002423T5 (de) 2014-05-23 2015-05-13 Herstellungsverfahren einer Halbleitervorrichtung

Country Status (6)

Country Link
US (2) US9496411B2 (de)
JP (3) JP6577240B2 (de)
KR (2) KR102546516B1 (de)
DE (1) DE112015002423T5 (de)
TW (1) TWI672804B (de)
WO (1) WO2015177685A1 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI672804B (zh) * 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
KR20160034200A (ko) 2014-09-19 2016-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP6436531B2 (ja) * 2015-01-30 2018-12-12 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
TWI718125B (zh) * 2015-03-03 2021-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US10115741B2 (en) 2016-02-05 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR101795212B1 (ko) * 2016-02-19 2017-12-01 동국대학교 산학협력단 다층의 반도체층을 포함하는 듀얼게이트 박막트랜지스터
WO2017153882A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
CN108780819B (zh) * 2016-03-11 2022-06-14 株式会社半导体能源研究所 复合体及晶体管
KR102320483B1 (ko) * 2016-04-08 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20180134919A (ko) * 2016-04-22 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6968567B2 (ja) * 2016-04-22 2021-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10504925B2 (en) * 2016-08-08 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN110226219B (zh) * 2017-02-07 2023-12-08 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
TWI778959B (zh) * 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2018206828A (ja) * 2017-05-31 2018-12-27 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11545551B2 (en) * 2018-04-27 2023-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device manufacturing method
US11728163B2 (en) * 2018-07-06 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing metal oxynitride film
KR20210145742A (ko) * 2019-04-05 2021-12-02 소니그룹주식회사 촬상 소자, 적층형 촬상 소자 및 고체 촬상 장치, 및, 촬상 소자의 제조 방법

Family Cites Families (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (de) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Feldeffekttransistor mit amorphem oxid
EP1810335B1 (de) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Lichtemittierende vorrichtung
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
GB0501733D0 (en) 2005-01-27 2005-03-02 British American Tobacco Co Packages
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (de) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Halbleitervorrichtung mit Halbleiter-Oxidschicht und Herstellungsverfahren dafür
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI413260B (zh) 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI487104B (zh) 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法
KR101671660B1 (ko) * 2008-11-21 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 기기
KR101329849B1 (ko) * 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN104867984B (zh) 2009-12-28 2018-11-06 株式会社半导体能源研究所 制造半导体装置的方法
KR20180001562A (ko) 2010-02-26 2018-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR102341927B1 (ko) 2010-03-05 2021-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011122363A1 (en) * 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011152286A1 (en) 2010-06-04 2011-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20120032172A1 (en) 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI590335B (zh) * 2010-08-18 2017-07-01 半導體能源研究所股份有限公司 膜形成設備及膜形成方法
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8748886B2 (en) * 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
US9082861B2 (en) * 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer
WO2013089115A1 (en) 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI569446B (zh) * 2011-12-23 2017-02-01 半導體能源研究所股份有限公司 半導體元件、半導體元件的製造方法、及包含半導體元件的半導體裝置
JP2013229453A (ja) * 2012-04-26 2013-11-07 Sony Corp 半導体装置、表示装置及び半導体装置の製造方法
JP6310194B2 (ja) * 2012-07-06 2018-04-11 株式会社半導体エネルギー研究所 半導体装置
JP6306832B2 (ja) * 2012-07-06 2018-04-04 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
EP2880690B1 (de) * 2012-08-03 2019-02-27 Semiconductor Energy Laboratory Co. Ltd. Halbleiterbauelement mit geschichtetem oxidhalbleiterfilm
WO2014024808A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9929276B2 (en) * 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104584229B (zh) 2012-08-10 2018-05-15 株式会社半导体能源研究所 半导体装置及其制造方法
JP2014042433A (ja) * 2012-08-23 2014-03-06 Toyota Motor Corp 平均電流モード制御によるブリッジレスｐｆｃコンバータ
TW202422663A (zh) 2012-09-14 2024-06-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6018873B2 (ja) * 2012-10-17 2016-11-02 株式会社半導体エネルギー研究所 半導体装置
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
JP6444714B2 (ja) * 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2015097586A1 (en) 2013-12-25 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI672804B (zh) * 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法

Also Published As

Publication number Publication date
KR20170004994A (ko) 2017-01-11
JP6577240B2 (ja) 2019-09-18
JP6975830B2 (ja) 2021-12-01
US20150340505A1 (en) 2015-11-26
US9831326B2 (en) 2017-11-28
JP6775654B2 (ja) 2020-10-28
KR102546516B1 (ko) 2023-06-23
KR20210076178A (ko) 2021-06-23
TWI672804B (zh) 2019-09-21
JP2019216262A (ja) 2019-12-19
JP2016001736A (ja) 2016-01-07
US20170125553A1 (en) 2017-05-04
TW201603252A (zh) 2016-01-16
WO2015177685A1 (en) 2015-11-26
KR102267384B1 (ko) 2021-06-21
US9496411B2 (en) 2016-11-15
JP2021007170A (ja) 2021-01-21

Similar Documents

Publication Publication Date Title
DE112015002423T5 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE112015001878B4 (de) Halbleitervorrichtung und elektronisches Gerät
DE112013007798B3 (de) Halbleitervorrichtung
US9923097B2 (en) Semiconductor device
US9960261B2 (en) Method for manufacturing semiconductor device
DE112011104002B4 (de) Oxidhalbleiterschicht
TWI644365B (zh) 半導體裝置的製造方法
DE102014225248A1 (de) Lichtemittierende Vorrichtung
DE112016002769T5 (de) Halbleitervorrichtung, Herstellungsverfahren dafür und elektronisches Gerät
DE102013221370A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
JP2021168388A (ja) 半導体装置
DE112014005486T5 (de) Anzeigevorrichtung
DE102013216824A1 (de) Halbleitervorrichtung
DE112015000676T5 (de) Halbleitervorrichtung
DE112014001257T5 (de) Halbleitervorrichtung
DE102014225301A1 (de) Halbleitervorrichtung
DE112017000551T5 (de) Halbleitervorrichtung und anzeigevorrichtung, die die halbleitervorrichtung beinhaltet
DE112015005339T5 (de) Halbleitervorrichtung, Modul und elektronisches Gerät
DE102012224361A1 (de) Pegelverschieberschaltung und integrierte Halbleiterschaltung
DE112014005438T5 (de) Halbleitervorrichtung
DE112019002901T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication