TWI672804B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI672804B
TWI672804B TW104115120A TW104115120A TWI672804B TW I672804 B TWI672804 B TW I672804B TW 104115120 A TW104115120 A TW 104115120A TW 104115120 A TW104115120 A TW 104115120A TW I672804 B TWI672804 B TW I672804B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor film
film
transistor
oxide
Prior art date
Application number
TW104115120A
Other languages
English (en)
Other versions
TW201603252A (zh
Inventor
山崎舜平
田中哲弘
坂倉真之
徳丸亮
山根靖正
佐藤裕平
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201603252A publication Critical patent/TW201603252A/zh
Application granted granted Critical
Publication of TWI672804B publication Critical patent/TWI672804B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Abstract

一種半導體裝置的製造方法，包括如下步驟：在設置在基板上的第一閘極電極上邊在450℃以上且低於該基板的應變點的溫度下加熱邊形成第一絕緣膜；在第一絕緣膜上形成第一氧化物半導體膜；在對第一氧化物半導體膜添加氧之後在第一氧化物半導體膜上形成第二氧化物半導體膜；以及進行加熱處理以使第一氧化物半導體膜所包含的氧的一部分移動到第二氧化物半導體膜。

Description

半導體裝置的製造方法
本發明係關於一種物體、程式(包括方法及製造方法)、機械(machine)、產品(manufacture)或者組合物(composition of matter)。尤其是本發明的一個方式係關於一種半導體裝置、顯示裝置、發光裝置、它們的驅動方法或製造方法等。尤其是本發明的一個方式還係關於一種包括氧化物半導體的半導體裝置、顯示裝置、記憶體裝置或發光裝置等。
注意，在本說明書中，半導體裝置在其範疇中包括能夠利用半導體的電工特性而發揮作用的所有裝置。例如，半導體裝置包括半導體電路。另外，電光裝置、顯示裝置或電子裝置等有時包括半導體裝置。
用於以液晶顯示裝置或發光顯示裝置為代表的大多數平板顯示器的電晶體利用在玻璃基板上設置的矽半導體諸如非晶矽、單晶矽或多晶矽而構成。此外，使用該矽半導體的電晶體也用於積體電路(IC)等。
近年來，將呈現半導體特性的金屬氧化物用於電晶體來代替矽半導體的技術受到矚目。注意，在本說明書中，將呈現半導體特性的金屬氧化物稱為氧化物半導體。
例如，已公開了作為氧化物半導體使用氧化鋅或In-Ga-Zn氧化物來製造電晶體並將該電晶體用於顯示裝置的像素的切換元件等的技術(參照專利文獻1及專利文獻2)。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
在使用氧化物半導體的電晶體中，氧化物半導體膜所包含的作為局部能階的原因之一的氧缺損有可能導致電晶體的電特性劣化。
於是，本發明的一個方式的目的之一是提高使用氧化物半導體的半導體裝置的電特性。本發明的另一個方式的目的之一是提高使用氧化物半導體的半導體裝置的可靠性。本發明的另一個方式的目的之一是減少氧化物半導體中的氧缺損。本發明的另一個方式的目的之一是控制電晶體的常開啟化。本發明的另一個方式的目的之一是控制電晶體的臨界電壓的變動、不均勻或下降。本發明的另一個方式的目的之一是提供一種關態電流(off-state current)小的電晶體。本發明的另一個方式的目的之一是提供一種新穎的半導體裝置等。
注意，這些目的的記載不妨礙其他目的的存在。此外，本發明的一個方式並不需要實現所有上述目的。另外，上述以外的目的從說明書、圖式及申請專利範圍等的記載看來顯而易見，並且可以從說明書、圖式及申請專利範圍等的記載中抽出上述以外的目的。
本發明的一個方式是一種電晶體，包括：第一氧化物半導體膜及第二氧化物半導體膜；與該第二氧化物半導體膜接觸的一對電極；以 及與第二氧化物半導體膜及一對電極接觸的第三氧化物半導體膜，在第一氧化物半導體膜或第三氧化物半導體膜中添加有氧，並且氧缺損得到降低。另外，藉由該氧經加熱處理等擴散到第二氧化物半導體膜，第二氧化物半導體膜的氧缺損得到降低。
本發明的一個方式是一種半導體裝置的製造方法，包括如下步驟：在設置在基板上的第一閘極電極上邊在450℃以上且低於所述基板的應變點的溫度下加熱邊形成第一絕緣膜；在第一絕緣膜上形成第一氧化物半導體膜；在對第一氧化物半導體膜添加氧之後在第一氧化物半導體膜上形成第二氧化物半導體膜；以及進行第一加熱處理以使第一氧化物半導體膜所包含的氧的一部分移動到第二氧化物半導體膜。接著，對第一絕緣膜、添加有氧的第一氧化物半導體膜及第二氧化物半導體膜的每一個的一部分進行蝕刻，由此形成具有凸部的第一閘極絕緣膜、被蝕刻的第一氧化物半導體膜及被蝕刻的第二氧化物半導體膜。接著，在被蝕刻的第二氧化物半導體膜上形成一對電極，在被蝕刻的第二氧化物半導體膜及一對電極上形成第三氧化物半導體膜。接著，在第三氧化物半導體膜上形成第二閘極絕緣膜，在第二閘極絕緣膜上形成第二閘極電極。
本發明的一個方式是一種半導體裝置的製造方法，包括如下步驟：在設置在基板上的第一閘極電極上邊在450℃以上且低於所述基板的應變點的溫度下加熱邊形成第一絕緣膜；在第一絕緣膜上形成第一氧化物半導體膜；以及在第一氧化物半導體膜上形成第二氧化物半導體膜。接著，對第一絕緣膜、第一氧化物半導體膜及第二氧化物半導體膜的每一個的一部分進行蝕刻，由此形成具有凸部的第一閘極絕緣膜、被蝕刻的第一氧化物半導體膜及被蝕刻的第二氧化物半導體膜。接著，在被蝕刻的第二氧化物半導體膜上形成一對電極，在被蝕刻的第二氧化物半導體膜及一對電極上形成第三氧化物半導體膜。接著，在對第三氧化物半導體膜添加氧之後進行第一加熱處理以使第三氧化物半導體膜所包含的氧的一部分移動到被蝕刻的第二氧化物半導體膜。接著， 在添加有氧的第三氧化物半導體膜上形成第二閘極絕緣膜，在該第二閘極絕緣膜上形成第二閘極電極。
注意，所述第一加熱處理的溫度較佳為低於形成所述第一絕緣膜的加熱溫度。
另外，藉由對第一氧化物半導體膜或/及第三氧化物半導體膜添加氧且進行加熱，可以減少第一氧化物半導體膜或/及第三氧化物半導體膜中的氧缺損。
第二氧化物半導體膜是包含In或Ga的氧化物半導體膜，典型地為In-Ga氧化物膜、In-Zn氧化物膜、In-Mg氧化物膜、Zn-Mg氧化物膜或In-M-Zn氧化物膜(M為Al、Ti、Ga、Y、Zr、Sn、La、Ce、Mg或Nd)。注意，元素M是與氧的鍵合力比In更強的金屬元素。
另外，第一氧化物半導體膜及第三氧化物半導體膜典型地為In-Ga氧化物膜、In-Zn氧化物膜、In-Mg氧化物膜、Zn-Mg氧化物膜或In-M-Zn氧化物膜(M為Al、Ti、Ga、Y、Zr、Sn、La、Ce、Mg或Nd)，並且其導帶底的能階比第二氧化物半導體膜更接近真空能階，典型地，第一氧化物半導體膜及第三氧化物半導體膜的導帶底的能階與第二氧化物半導體膜的導帶底的能階的差為0.05eV以上、0.07eV以上、0.1eV以上或0.2eV以上且2eV以下、1eV以下、0.5eV以下或0.4eV以下。另外，真空能階與導帶底的能量差也稱為電子親和力。
另外，當第一氧化物半導體膜、第三氧化物半導體膜及第二氧化物半導體膜為In-M-Zn氧化物膜(M為Al、Ti、Ga、Y、Zr、Sn、La、Ce、Mg或Nd)時，與第二氧化物半導體膜相比，第一氧化物半導體膜及第三氧化物半導體膜所包含的M(Al、Ti、Ga、Y、Zr、Sn、La、Ce、Mg或Nd)的原子個數比高，典型地為第二氧化物半導體膜所包含的上述原子的1.5倍以上，較佳為2倍以上，更佳為3倍以上的原子 個數比。
另外，作為對第一氧化物半導體膜或第三氧化物半導體膜添加氧的方法，有離子植入法、離子摻雜法或電漿處理等。作為添加到第一氧化物半導體膜或第三氧化物半導體膜的氧，使用氧自由基、氧原子、氧原子離子和氧分子離子等中的任一個以上。
本發明的一個方式可以提高使用氧化物半導體的半導體裝置的電特性。本發明的一個方式可以提高使用氧化物半導體的半導體裝置的可靠性。或者，本發明的一個方式可以提供一種新穎的半導體裝置等。注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個方式並不一定需要具有所有上述效果。另外，上述以外的效果從說明書、圖式及申請專利範圍等的記載看來顯而易見，並且可以從說明書、圖式及申請專利範圍等的記載中抽出上述以外的效果。
11‧‧‧氧化物半導體膜
17‧‧‧氧化物半導體膜
100‧‧‧電晶體
100a‧‧‧電晶體
100b‧‧‧電晶體
100c‧‧‧電晶體
100d‧‧‧電晶體
100e‧‧‧電晶體
100f‧‧‧電晶體
100g‧‧‧電晶體
100h‧‧‧電晶體
100j‧‧‧電晶體
101‧‧‧基板
103‧‧‧閘極電極
104‧‧‧絕緣膜
105‧‧‧閘極絕緣膜
106‧‧‧氧化物半導體膜
106a‧‧‧氧化物半導體膜
106b‧‧‧氧化物半導體膜
107‧‧‧氧化物半導體膜
108‧‧‧氧
109‧‧‧氧化物半導體膜
109a‧‧‧氧化物半導體膜
110‧‧‧氧化物半導體膜
110a‧‧‧氧化物半導體膜
111‧‧‧氧化物半導體膜
111a‧‧‧氧化物半導體膜
111b‧‧‧氧化物半導體膜
111c‧‧‧氧化物半導體膜
111e‧‧‧雜質區
111f‧‧‧雜質區
112‧‧‧導電膜
113‧‧‧導電膜
113a‧‧‧電極
113b‧‧‧電極
113c‧‧‧電極
113d‧‧‧電極
113g‧‧‧電極
113h‧‧‧電極
114‧‧‧氧化物半導體膜
114a‧‧‧氧化物半導體膜
114b‧‧‧氧化物半導體膜
115‧‧‧氧化物半導體膜
115a‧‧‧氧化物半導體膜
115b‧‧‧氧化物半導體膜
115c‧‧‧氧化物半導體膜
115d‧‧‧氧化物半導體膜
115e‧‧‧氧化物半導體膜
116‧‧‧絕緣膜
116a‧‧‧絕緣膜
116b‧‧‧絕緣膜
117‧‧‧閘極絕緣膜
117a‧‧‧閘極絕緣膜
117b‧‧‧閘極絕緣膜
119‧‧‧閘極電極
119a‧‧‧閘極電極
121‧‧‧絕緣膜
123‧‧‧絕緣膜
125a‧‧‧開口部
125b‧‧‧開口部
127a‧‧‧插頭
127b‧‧‧插頭
133a‧‧‧低電阻區域
133b‧‧‧低電阻區域
134‧‧‧Cu-X合金膜
135‧‧‧覆蓋膜
136‧‧‧導電膜
137‧‧‧Cu-X合金膜
138‧‧‧覆蓋膜
200‧‧‧電晶體
203‧‧‧導電膜
204‧‧‧導電膜
205‧‧‧絕緣膜
206‧‧‧絕緣膜
215‧‧‧絕緣膜
216‧‧‧插頭
230‧‧‧電容元件
301‧‧‧石英基板
303‧‧‧氧化矽膜
305‧‧‧IGZO膜
305a‧‧‧IGZO膜
305b‧‧‧IGZO膜
306‧‧‧氧原子離子
307‧‧‧IGZO膜
307a‧‧‧IGZO膜
311‧‧‧矽晶圓
312‧‧‧氧化矽膜
313‧‧‧氧化矽膜
313a‧‧‧氧化矽膜
313b‧‧‧氧化矽膜
315‧‧‧IGZO膜
315a‧‧‧IGZO膜
316‧‧‧氧原子離子
317‧‧‧IGZO膜
317a‧‧‧IGZO膜
321‧‧‧矽晶圓
322‧‧‧氧化矽膜
323‧‧‧氧化矽膜
324‧‧‧IGZO膜
325‧‧‧IGZO膜
325a‧‧‧IGZO膜
325b‧‧‧IGZO膜
326‧‧‧氧原子離子
327‧‧‧IGZO膜
327a‧‧‧IGZO膜
700‧‧‧基板
701‧‧‧像素部
702‧‧‧掃描線驅動電路
703‧‧‧掃描線驅動電路
704‧‧‧信號線驅動電路
710‧‧‧電容佈線
712‧‧‧閘極佈線
713‧‧‧閘極佈線
714‧‧‧汲極電極
716‧‧‧電晶體
717‧‧‧電晶體
718‧‧‧液晶元件
719‧‧‧液晶元件
720‧‧‧像素
721‧‧‧開關電晶體
722‧‧‧驅動電晶體
723‧‧‧電容元件
724‧‧‧發光元件
725‧‧‧信號線
726‧‧‧掃描線
727‧‧‧電源線
728‧‧‧共用電極
750‧‧‧電晶體
751‧‧‧閘極電極
752‧‧‧閘極絕緣膜
753‧‧‧通道形成區
754‧‧‧p型雜質區
755‧‧‧p型雜質區
756‧‧‧側壁絕緣膜
760‧‧‧記憶單元
770‧‧‧電晶體
789‧‧‧元件分離區
790‧‧‧絕緣膜
791‧‧‧絕緣膜
901‧‧‧外殼
902‧‧‧外殼
903‧‧‧顯示部
904‧‧‧顯示部
905‧‧‧麥克風
906‧‧‧揚聲器
907‧‧‧操作鍵
908‧‧‧觸控筆
911‧‧‧外殼
912‧‧‧外殼
913‧‧‧顯示部
914‧‧‧顯示部
915‧‧‧連接部
916‧‧‧操作鍵
921‧‧‧外殼
922‧‧‧顯示部
923‧‧‧鍵盤
924‧‧‧指向裝置
931‧‧‧外殼
932‧‧‧冷藏室門
933‧‧‧冷凍室門
941‧‧‧外殼
942‧‧‧外殼
943‧‧‧顯示部
944‧‧‧操作鍵
945‧‧‧透鏡
946‧‧‧連接部
951‧‧‧車體
952‧‧‧車輪
953‧‧‧儀表板
954‧‧‧燈
5100‧‧‧顆粒
5120‧‧‧基板
5161‧‧‧區域
8000‧‧‧顯示模組
8001‧‧‧上蓋
8002‧‧‧下蓋
8003‧‧‧FPC
8004‧‧‧觸控面板
8005‧‧‧FPC
8006‧‧‧顯示面板
8007‧‧‧背光單元
8008‧‧‧光源
8009‧‧‧框架
8010‧‧‧印刷基板
8011‧‧‧電池
圖1A至圖1C是說明半導體裝置的一個方式的俯視圖及剖面圖；圖2是說明半導體裝置的電特性的圖；圖3A至圖3D是說明半導體裝置的製造方法的一個方式的剖面圖；圖4A至圖4C是說明半導體裝置的製造方法的一個方式的剖面圖；圖5A和圖5B是說明電晶體的能帶結構的圖；圖6A至圖6C是說明半導體裝置的一個方式的剖面圖；圖7A至圖7D是說明半導體裝置的一個方式的俯視圖及剖面圖；圖8A至圖8C是說明半導體裝置的製造方法的一個方式的剖面圖；圖9是說明半導體裝置的一個方式的剖面圖；圖10A至圖10C是說明半導體裝置的一個方式的俯視圖及剖面 圖；圖11A至圖11C是說明半導體裝置的一個方式的俯視圖及剖面圖；圖12A至圖12D是說明半導體裝置的製造方法的一個方式的剖面圖；圖13A至圖13C是說明半導體裝置的製造方法的一個方式的剖面圖；圖14A至圖14C是說明半導體裝置的製造方法的一個方式的剖面圖；圖15A至圖15C是說明半導體裝置的一個方式的剖面圖；圖16A和圖16B是說明形成能階與遷移能階之間的關係、缺陷的電子配置的圖；圖17是說明費米能階的變化、缺陷的荷電狀態的變化的圖；圖18是說明c-SiO2的結晶模型的圖；圖19是說明將NO2引入了c-SiO2模型的晶格之間的模型的圖；圖20是說明將N2O引入了c-SiO2模型的晶格之間的模型的圖；圖21是說明將NO引入了c-SiO2模型的晶格之間的模型的圖；圖22是說明將N引入了c-SiO2模型的晶格之間的模型的圖；圖23是說明能帶圖的圖；圖24A和圖24B是說明簇結構的模型的圖；圖25是說明電晶體的臨界電壓的正向漂移現象的機制的圖；圖26A和圖26B是說明半導體裝置的一個方式的剖面圖及電路圖；圖27是說明記憶單元的資料的寫入工作及讀出工作的圖；圖28A至圖28C是說明顯示裝置的方塊圖及電路圖；圖29是說明顯示模組的圖；圖30A至圖30F是說明根據本發明的一個方式的電子裝置的圖；圖31是說明氧濃度的計算結果的圖；圖32是說明氧濃度的計算結果的圖；圖33A至圖33I是說明樣本的製造方法的圖； 圖34A和圖34B是說明ESR的測定結果的圖；圖35A至圖35F是說明樣本的製造方法的圖；圖36A和圖36B是說明ESR的測定結果的圖；圖37是說明ESR的測定結果的圖；圖38是說明TDS的分析結果的圖；圖39是說明SIMS的分析結果的圖；圖40是說明電晶體的Vg-Id特性的測定結果的圖；圖41是說明電晶體的Vg-Id特性的測定結果的圖；圖42A和圖42B是說明應力時間與臨界電壓的變動量之間的關係、應力時間和漂移值的變動量之間的關係的圖；圖43是說明半導體裝置的一個方式的剖面圖；圖44A和圖44B是說明半導體裝置的一個方式的剖面圖；圖45A和圖45B是說明NO2及Si-N-Si的ESR譜的圖；圖46是說明SIMS的分析結果的圖；圖47A至圖47D是CAAC-OS的剖面的Cs校正高解析度TEM影像以及CAAC-OS的剖面示意圖；圖48A至圖48D是CAAC-OS的平面的Cs校正高解析度TEM影像；圖49A至圖49C是說明CAAC-OS以及單晶氧化物半導體的XRD結構分析的圖；圖50A和圖50B是示出CAAC-OS的電子繞射圖案的圖；圖51是示出因電子照射導致的In-Ga-Zn氧化物的結晶部的變化的圖。
本發明的選擇圖為圖1B。
下面，參照圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明在不脫離其精神及其範圍的條件下，其方式 及詳細內容可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施方式所記載的內容中。另外，在下面所說明的實施方式及實施例中，在不同的圖式中使用相同的元件符號或相同的陰影線來表示相同部分或具有相同功能的部分，而省略反復說明。
注意，在本說明書所說明的每一個圖式中，有時為了明確起見，誇大地表示各構成要素的大小、膜厚度、區域。因此，本發明並不一定侷限於該尺寸。
在本說明書中使用的“第一”、“第二”、“第三”等序數詞是為了避免構成要素的混同而附加的，而不是為了在數目方面上進行限定的。因此，例如可以將“第一”適當地調換為“第二”或“第三”等而進行說明。
在電路工作中電流方向產生變化的情況等下，“源極”及“汲極”的功能有時被互相調換。因此，在本說明書中，“源極”及“汲極”可以被互相調換。
另外，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。另外，“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。另外，“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
此外，在本說明書中，六方晶系包括三方晶系和菱方晶系。
另外，電壓是指兩點之間的電位差，電位是指某一點的靜電場中的單位電荷所具有的靜電能(電位能量)。注意，一般而言，將某一點 的電位與標準的電位(例如接地電位)之間的電位差簡單地稱為電位或電壓，並且，在許多情況下電位和電壓是同義詞。因此，在本說明書中，除了特別指定的情況以外，既可將“電位”稱為“電壓”，又可將“電壓”稱為“電位”。
此外，因為包括氧化物半導體膜的電晶體是n通道型電晶體，所以在本說明書中在閘極電壓為0V的情況下將可視為汲極電流沒有流動的電晶體定義為具有常關閉(normally-off)特性的電晶體。另外，在閘極電壓為0V的情況下將可視為汲極電流流動的電晶體定義為具有常開啟(normally-on)特性的電晶體。
注意，例如，通道長度是指在電晶體的俯視圖中，氧化物半導體膜(或在電晶體處於開啟狀態時，在氧化物半導體膜中電流流動的部分)與閘極電極重疊的區域或形成有通道的區域中的源極(源極區域或源極電極)與汲極(汲極區域或汲極電極)之間的距離。另外，在一個電晶體中，通道長度不一定在所有的區域中成為相同的值。換言之，一個電晶體的通道長度有時不限於一個值。因此，在本說明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。
例如，通道寬度是指氧化物半導體膜(或在電晶體處於開啟狀態時，在氧化物半導體膜中電流流動的部分)與閘極電極重疊的區域或形成有通道的區域中的源極與汲極相對的部分的長度。另外，在一個電晶體中，通道寬度在所有區域中不一定是相同的。換言之，一個電晶體的通道寬度有時不侷限於一個值。因此，在本說明書中，通道寬度是形成有通道的區域中的任一個值、最大值、最小值或平均值。
另外，根據電晶體的結構，有時實際上形成有通道的區域中的通道寬度(下面稱為實效的通道寬度)不同於電晶體的俯視圖所示的通道寬度(下面稱為外觀上的通道寬度)。例如，在具有立體結構的電晶體中，有時因為實效的通道寬度大於電晶體的俯視圖所示的外觀上的 通道寬度，所以不能忽略其影響。例如，在具有微型且立體結構的電晶體中，有時形成在氧化物半導體膜側面中的通道區域的比例大於形成在氧化物半導體膜頂面中的通道區域的比例。在此情況下，實際上形成有通道的實效的通道寬度大於俯視圖所示的外觀上的通道寬度。
在具有立體結構的電晶體中，有時難以藉由實測來估計實效的通道寬度。例如，為了根據設計值估計實效的通道寬度，需要一個假設，即已知氧化物半導體膜的形狀。因此，當氧化物半導體膜的形狀不確定時，難以正確地測定實效的通道寬度。
於是，在本說明書中，有時在電晶體的俯視圖中將作為氧化物半導體膜與閘極電極重疊的區域中的源極與汲極相對的部分的長度的外觀上的通道寬度稱為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在簡單地表示“通道寬度”時，有時是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在簡單地表示“通道寬度”時，有時表示實效的通道寬度。注意，藉由取得剖面TEM影像等並對該影像進行分析等，可以決定通道長度、通道寬度、實效的通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。
另外，在藉由計算求得電晶體的場效移動率或每個通道寬度的電流值等時，有時使用圍繞通道寬度計算。在此情況下，該求得的值有時不同於使用實效的通道寬度計算來求得的值。
實施方式1
在使用包含氧缺損的氧化物半導體膜形成的電晶體中，臨界電壓容易向負方向變動，而容易成為常開啟特性。這是因為氧化物半導體膜所包含的氧缺損導致電荷產生而導致低電阻化。另外，當氧化物半導體膜包含氧缺損時，有如下問題：電晶體的電特性，典型地為臨界電壓，會因隨時間變化或應力測試(典型地為光照下的閘極偏壓溫度 (Bias-Temperature，BT)應力測試等)變動。於是，在本實施方式中，對臨界電壓的變動少且可靠性高的半導體裝置及其製造方法進行說明。另外，對電特性好的半導體裝置及其製造方法進行說明。
〈半導體裝置的結構例子〉
在本實施方式中，對頂閘極結構的電晶體的製造方法進行說明。
圖1A至圖1C是半導體裝置所包括的電晶體100的俯視圖及剖面圖。圖1A是電晶體100的俯視圖，圖1B是沿圖1A中的點劃線A-B的剖面圖，圖1C是沿圖1A中的點劃線C-D的剖面圖。注意，在圖1A中，為明確起見，例如省略基板101、閘極絕緣膜105、氧化物半導體膜107、氧化物半導體膜115、閘極絕緣膜117、絕緣膜121及絕緣膜123等。
另外，圖1B是電晶體100的通道長度方向上的剖面圖，圖1C是電晶體100的通道寬度方向上的剖面圖。
圖1A至圖1C所示的電晶體100設置在基板101上。電晶體100包括：形成在基板101上的閘極電極103；基板101及閘極電極103上的閘極絕緣膜105；與閘極絕緣膜105接觸的氧化物半導體膜107；與氧化物半導體膜107接觸的氧化物半導體膜111；至少與氧化物半導體膜111的頂面、側面以及氧化物半導體膜107的側面接觸的一對電極113a、113b；與氧化物半導體膜111及一對電極113a、113b接觸的氧化物半導體膜115；隔著氧化物半導體膜115與氧化物半導體膜111重疊的閘極絕緣膜117；以及與閘極絕緣膜117接觸且隔著氧化物半導體膜115及閘極絕緣膜117與氧化物半導體膜111重疊的閘極電極119。另外，也可以包括覆蓋一對電極113a和113b、氧化物半導體膜115、閘極絕緣膜117及閘極電極119的絕緣膜121以及覆蓋絕緣膜121的絕緣膜123。
另外，電極113a(及/或電極113b)的至少一部分(或全部)設置在氧化物半導體膜107(及/或者氧化物半導體膜111)等的表面、側面、頂面及/或底面的至少一部分(或全部)。
或者，電極113a(及/或電極113b)的至少一部分(或全部)與氧化物半導體膜107(及/或者氧化物半導體膜111)等的表面、側面、頂面及/或底面的至少一部分(或全部)接觸。或者，電極113a(及/或電極113b)的至少一部分(或全部)與氧化物半導體膜107(及/或氧化物半導體膜111)等的至少一部分(或全部)接觸。
或者，電極113a(及/或電極113b)的至少一部分(或全部)與氧化物半導體膜107(及/或者氧化物半導體膜111)等的表面、側面、頂面及/或底面的至少一部分(或全部)電連接。或者，電極113a(及/或電極113b)的至少一部分(或全部)與氧化物半導體膜107(及/或氧化物半導體膜111)等的一部分(或全部)電連接。
或者，電極113a(及/或電極113b)的至少一部分(或全部)與氧化物半導體膜107(及/或者氧化物半導體膜111)等的表面、側面、頂面及/或底面的至少一部分(或全部)靠近地配置。或者，電極113a(及/或電極113b)的至少一部分(或全部)與氧化物半導體膜107(及/或氧化物半導體膜111)等的一部分(或全部)靠近地配置。
或者，電極113a(及/或電極113b)的至少一部分(或全部)配置在氧化物半導體膜107(及/或者氧化物半導體膜111)等的表面、側面、頂面及/或底面的至少一部分(或全部)的旁邊。或者，電極113a(及/或電極113b)的至少一部分(或全部)配置在氧化物半導體膜107(及/或氧化物半導體膜111)等的一部分(或全部)的旁邊。
或者，電極113a(及/或電極113b)的至少一部分(或全部)配置在氧化物半導體膜107(及/或者氧化物半導體膜111)等的表面、側面、 頂面及/或底面的至少一部分(或全部)的斜上方。或者，電極113a(及/或電極113b)的至少一部分(或全部)配置在氧化物半導體膜107(及/或氧化物半導體膜111)等的一部分(或全部)的斜上方。
或者，電極113a(及/或電極113b)的至少一部分(或全部)配置在氧化物半導體膜107(及/或者氧化物半導體膜111)等的表面、側面、頂面及/或底面的至少一部分(或全部)的上方。或者，電極113a(及/或電極113b)的至少一部分(或全部)配置在氧化物半導體膜107(及/或氧化物半導體膜111)等的一部分(或全部)的上方。
電晶體100包括兩個閘極電極。一個電極具有控制電晶體100的開啟狀態及關閉狀態的功能。另一個電極具有控制電晶體100的臨界電壓的功能。藉由對電晶體100的閘極電極之一施加臨界電壓為正的電壓，可以使電晶體的電特性成為常關閉特性。
電晶體100所包括的閘極絕緣膜105具有凸部。另外，在該凸部上依次形成氧化物半導體膜107、111。因此，如圖1C所示，在通道寬度方向上，閘極電極119隔著閘極絕緣膜117與氧化物半導體膜107、111的側面相對。也就是說，當電壓施加到閘極電極119時，氧化物半導體膜107、111在通道寬度方向上被閘極電極119的電場包圍。將氧化物半導體膜被閘極電極119的電場包圍的電晶體結構稱為surrounded channel(s-channel：圍繞通道)結構。在s-channel結構的電晶體中，在開啟狀態下通道形成在整個氧化物半導體膜111(塊內)，因此通態電流(on-state current)增大。另一方面，在關閉狀態下，由於在氧化物半導體膜111中形成的通道區域的全區域被空乏，所以可以進一步減小關態電流。
下面，說明電晶體100的各構成要素。
對基板101的材質等沒有特別的限制，但是至少需要具有能夠承 受後面的加熱處理的耐熱性。例如，作為基板101，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，還可以利用使用矽或碳化矽等的單晶半導體基板或多晶半導體基板、使用矽鍺等的化合物半導體基板、SOI(Silicon On Insulator：絕緣層上覆矽)基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板101。或者，也可以將能夠應用於高電子移動率電晶體(HEMT：High Electron Mobility Transistor)的砷化鎵、砷化鋁鎵、砷化銦鎵、氮化鎵、磷化銦、矽鍺等用作基板101。藉由將這些半導體用作基板101，可以製造適應於高速工作的電晶體。也就是說，基板101不僅是支撐基板，也可以是形成有電晶體等其他裝置的基板。此時，也可以使電晶體100的閘極電極、源極電極和汲極電極中的至少一個與上述其它裝置電連接。
另外，作為基板101也可以使用撓性(flexible)基板。當使用撓性基板時，既可以在撓性基板上直接製造如電晶體或電容元件等半導體元件，又可以在其他製造基板上製造半導體元件，然後剝離半導體元件而將它轉置到撓性基板上。另外，較佳為在製造基板與半導體元件之間設置剝離層，以從製造基板剝離半導體元件而將其轉置到撓性基板上。
閘極電極103具有控制電晶體100的臨界電壓的功能。閘極電極103可以使用選自鋁、鉻、銅、鉭、鈦、鉬、錳、鎢中的金屬元素、以上述金屬元素為成分的合金或組合上述金屬元素的合金等而形成。另外，也可以使用選自錳和鋯中的任一種或多種的金屬元素。此外，閘極電極103可以具有單層結構或雙層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、包含錳的銅膜的單層結構、在鋁膜上層疊鈦膜的雙層結構、在銅-鎂合金膜上層疊銅膜的雙層結構、在氮化鈦膜上層疊鈦膜的雙層結構、在氮化鈦膜上層疊鎢膜的雙層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的雙層結構、依次層疊鈦膜、鋁膜以及鈦膜的三層結構、依次層疊銅-鎂合金膜、銅膜以及銅-鎂合金膜的三層結構等。此外，也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹和 鈧中的元素的一種或多種而形成的合金膜或氮化膜。
作為閘極電極103也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等透光導電材料。另外，也可以採用上述透光導電材料與上述金屬元素的疊層結構。
注意，較佳為閘極電極103所包含的元素不擴散到閘極絕緣膜105。例如，作為閘極電極103，藉由使用選自鎢、鉭、鉬、銅、鈦和鋁的元素之一、組合它們中的多個的合金膜或添加有微量元素的合金膜等，可以使閘極電極103所包含的元素不容易擴散到閘極絕緣膜105。
作為閘極電極103，也可以設置In-Ga-Zn氧氮化物膜、In-Sn氧氮化物膜、In-Ga氧氮化物膜、In-Zn氧氮化物膜、金屬氧氮化物膜(SnON、InON等)、金屬氮化膜(InN、ZnN等)等。例如，當使用In-Ga-Zn氧氮化物膜時，使用至少比氧化物半導體膜111的氮濃度高，明確而言為7atomic%以上的In-Ga-Zn氧氮化物膜。另外，當使用上述金屬氧氮化物膜或金屬氮化膜形成閘極電極103時，較佳為在閘極電極103上形成防止金屬、氧或氮的擴散的保護膜。作為保護膜的一個例子，有選自鎢、鉭、鉬、銅、鈦、鋁中的元素之一、組合它們中的多個的合金膜或添加有微量元素的合金膜。
閘極絕緣膜105具有氧化物半導體膜107的基底膜的功能。作為閘極絕緣膜105，例如使用氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化鎵膜或Ga-Zn類金屬氧化物膜等即可，並以疊層或單層設置。注意，作為閘極絕緣膜105，藉由使用缺陷少的膜或雜質少的膜，能夠減少電晶體的電特性變動或臨界電壓的變動等，所以是較佳的。
另外，藉由作為閘極絕緣膜105設置具有阻擋氧、氫、水等的效果的絕緣膜，能夠防止氧從氧化物半導體膜109擴散到外部，並能夠防止氫、水等從外部侵入氧化物半導體膜109。作為具有阻擋氧、氫、水等的效果的絕緣膜，可以舉出氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。
另外，藉由作為閘極絕緣膜105使用矽酸鉿(HfSiOx)、添加有氮的矽酸鉿(HfSixOyNz)、添加有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔、氧化鋁等high-k材料，能夠降低電晶體的閘極漏電流。
閘極絕緣膜105的厚度較佳為5nm以上且400nm以下、5nm以上且300nm以下或10nm以上且50nm以下。藉由減小閘極絕緣膜105的厚度，能夠降低施加到閘極電極103的電壓，從而降低半導體裝置的耗電量。
閘極絕緣膜105可以使用氮氧化物少且缺陷態密度低的氧化物絕緣膜形成。氮氧化物少且缺陷態密度低的氧化物絕緣膜具體是指位於真空能階的4.6eV以上且8eV以下的缺陷態密度較低的氧化物絕緣膜，換言之，起因於氮氧化物的缺陷態密度較低的氧化物膜。作為氮氧化物少且缺陷態密度低的氧化物絕緣膜，可以使用氮氧化物的釋放量少的氧氮化矽膜、氮氧化物的釋放量少的氧化矽膜、氮氧化物的釋放量少的氧氮化鋁膜或氮氧化物的釋放量少的氧化鋁膜等。
氮氧化物(NOx，x為大於0且2以下，較佳為1以上且2以下)，典型的是NO2或NO，在閘極絕緣膜105等中形成能階。該能階位於在氧化物半導體膜107的能隙中。由此，當氮氧化物擴散在閘極絕緣膜105與氧化物半導體膜107的介面，有時該能階在氧化物半導體膜107的閘極絕緣膜105的一側俘獲電子。其結果，被俘獲的電子留在閘極絕緣膜105與氧化物半導體膜107的介面附近，由此使電晶體的臨界電壓向正方向漂移。
作為閘極絕緣膜105，藉由使用氮氧化物少且缺陷態密度低的氧化物絕緣膜，能夠降低電晶體的臨界電壓的漂移，而可以降低電晶體的電特性的變動
藉由電晶體的製程的加熱處理(典型為300℃以上且低於基板應變點的加熱處理)，在對閘極絕緣膜105利用100K以下的ESR(電子自旋共振)進行測量而得到的質譜中觀察不到g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號。在X帶的ESR測定中，第一信號與第二信號之間的分裂寬度(split width)及第二信號與第三信號之間的分裂寬度大約為5mT。另外，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總計小於檢測下限，典型為1×1017spins/cm3以下。注意，ESR的測定溫度為100K以下。
在100K以下的ESR譜中，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號相當於起因於二氧化氮的信號。換言之，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總計越低，氧化物絕緣膜所包含的氮氧化物的含量越少。
另外，在電晶體的製程的加熱處理，典型為300℃以上且低於基板應變點的加熱處理中，氮氧化物少且缺陷態密度低的氧化物絕緣膜的藉由SIMS(Secondary Ion Mass Spectrometry)測定的氮濃度為低於2×1020atoms/cm3，低於7×1019atoms/cm3，或者，低於2×1019atoms/cm3。閘極絕緣膜105的成膜溫度越高，閘極絕緣膜105的氮氧化物含量越低。閘極絕緣膜105的成膜溫度較佳為450℃以上且低於基板應變點，為500℃以上且低於基板應變點，或者為500℃以上且550℃以下。
氧化物半導體膜111是包含In或Ga的氧化物半導體膜，典型地為In-Ga氧化物膜、In-Zn氧化物膜、In-Mg氧化物膜、Zn-Mg氧化物膜或In-M-Zn氧化物膜(M為Al、Ti、Ga、Y、Zr、Sn、La、Ce、Mg或Nd)。
此外，當氧化物半導體膜111是In-M-Zn氧化物膜時，假設為In與M之和為100atomic%的情況下，In和M的原子數比率較佳為In為25atomic%以上且M小於75atomic%，更佳為In為34atomic%以上且M小於66atomic%。
可以藉由飛行時間二次離子質譜分析法(TOF-SIMS)、X射線光電子能譜(XPS)或ICP質量分析(ICP-MS)來對氧化物半導體膜111中的銦或鎵等的含量進行比較。
由於氧化物半導體膜111的能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上，所以可以減少電晶體100的關態電流。
氧化物半導體膜111的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。
氧化物半導體膜107及氧化物半導體膜115是由構成氧化物半導體膜111的元素中的一種以上構成的氧化物半導體膜。因此，在氧化物半導體膜111與氧化物半導體膜107與氧化物半導體膜115的介面不容易發生介面散射。因此，由於在該介面載子的移動不被阻礙，所以電晶體100的場效移動率變高。
氧化物半導體膜107及氧化物半導體膜115典型地為Ga氧化物膜、In-Ga氧化物膜、In-Zn氧化物膜、In-Mg氧化物膜、Zn-Mg氧化物膜或In-M-Zn氧化物膜(M為Al、Ti、Ga、Y、Zr、Sn、La、Ce、Mg或Nd)，並且其導帶底的能階比氧化物半導體膜111更接近真空能階，典型地， 氧化物半導體膜107及氧化物半導體膜115的導帶底的能階與氧化物半導體膜111的導帶底的能階的差為0.05eV以上、0.07eV以上、0.1eV以上或0.2eV以上且2eV以下、1eV以下、0.5eV以下或0.4eV以下。也就是說，氧化物半導體膜107及氧化物半導體膜115的電子親和力與氧化物半導體膜111的電子親和力的差為0.05eV以上、0.07eV以上、0.1eV以上或0.2eV以上且2eV以下、1eV以下、0.5eV以下或0.4eV以下。另外，電子親和力是真空能階與導帶底的能量差。
藉由使氧化物半導體膜107及氧化物半導體膜115包含其原子個數比高於In的Al、Ti、Ga、Y、Zr、Sn、La、Ce、Mg或Nd，有時可以得到如下效果：(1)使氧化物半導體膜107及氧化物半導體膜115的能隙變大；(2)使氧化物半導體膜107及氧化物半導體膜115的電子親和力變小；(3)遮蔽來自外部的雜質；(4)使氧化物半導體膜107及氧化物半導體膜115的絕緣性比氧化物半導體膜111高；(5)由於Al、Ti、Ga、Y、Zr、Sn、La、Ce、Mg或Nd是與氧的鍵合力強的金屬元素，所以不容易產生氧缺損。
當氧化物半導體膜107及氧化物半導體膜115為In-M-Zn氧化物膜時，除了Zn和O以外的In和M的原子個數百分比較佳為In低於50atomic%且M為50atomic%以上，較佳為In低於25atomic%且M為75atomic%以上。
另外，當氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115為In-M-Zn氧化物膜(M為Al、Ti、Ga、Y、Zr、Sn、La、Ce、Mg或Nd)時，與氧化物半導體膜111相比，氧化物半導體膜107及氧化物半導體膜115所包含的M(Al、Ti、Ga、Y、Zr、Sn、La、Ce、Mg或Nd)的原子個數比高，典型地為氧化物半導體膜111所包含的上述原子的1.5倍以上，較佳為2倍以上，更佳為3倍以上的原子個數比。上述由M表示的元素的與氧的鍵合力比銦強，因此具有抑制氧缺損產生在氧化物半導體膜107及氧化物半導體膜115中的功能。也就是說， 氧化物半導體膜107及氧化物半導體膜115是與氧化物半導體膜111相比不容易產生氧缺損的氧化物半導體膜。
當氧化物半導體膜111為In-M-Zn氧化物膜(M為Al、Ti、Ga、Y、Zr、Sn、La、Ce、Mg或Nd)時，在用於形成氧化物半導體膜111的靶材中的金屬元素的原子個數比為In：M：Zn=x1：y1：z1的情況下，x1/y1較佳為1/3以上且6以下，更佳為1以上且6以下，z1/y1較佳為1/3以上且6以下，更佳為1以上且6以下。注意，藉由使z1/y1為1以上且6以下，可以使被用作氧化物半導體膜111的CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)膜容易形成。靶材中的金屬元素的原子個數比的典型例子為In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=2：1：1.5、In：M：Zn=2：1：2.3、In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=4：2：4.1等。
當氧化物半導體膜107及氧化物半導體膜115為In-M-Zn氧化物膜(M為Al、Ti、Ga、Y、Zr、Sn、La、Ce、Mg或Nd)時，在用於形成氧化物半導體膜107及氧化物半導體膜115的靶材中的金屬元素的原子個數比為In：M：Zn=x2：y2：z2的情況下，較佳為x2/y2<x1/y1，並且z2/y2為1/3以上且6以下，更佳為1以上且6以下。注意，藉由使z2/y2為1以上且6以下，可以使被用作氧化物半導體膜107及氧化物半導體膜115的CAAC-OS膜容易形成。靶材中的金屬元素的原子個數比的典型例子為In：M：Zn=1：2：4、In：M：Zn=1.1：2.9：7.5、In：M：Zn=1：3：2、In：M：Zn=1：3：4、In：M：Zn=1：3：6、In：M：Zn=1：3：8、In：M：Zn=1：4：4、In：M：Zn=1：4：5、In：M：Zn=1：4：6、In：M：Zn=1：4：7、In：M：Zn=1：4：8、In：M：Zn=1：5：5、In：M：Zn=1：5：6、In：M：Zn=1：5：7、In：M：Zn=1：5：8、In：M：Zn=1：6：8等。
另外，氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115的原子個數比都包括上述原子個數比的±40%的變動的誤差。
注意，原子個數比並不侷限於此，根據所需要的半導體特性使用適當的原子個數比的材料即可。
氧化物半導體膜107及氧化物半導體膜115的組成也可以相同。例如，作為氧化物半導體膜107及氧化物半導體膜115可以使用原子個數比為In：Ga：Zn=1：3：2、In：Ga：Zn=1：3：4或In：Ga：Zn=1：4：5的In-Ga-Zn氧化物。
或者，氧化物半導體膜107及氧化物半導體膜115的組成也可以不同。例如，可以作為氧化物半導體膜107使用原子個數比為In：Ga：Zn=1：3：2的In-Ga-Zn氧化物，並且作為氧化物半導體膜115使用原子個數比為In：Ga：Zn=1：3：4或In：Ga：Zn=1：4：5的In-Ga-Zn氧化物。
氧化物半導體膜107及氧化物半導體膜115的厚度為3nm以上且100nm以下或3nm以上且50nm以下。
在此，氧化物半導體膜111的厚度較佳為至少比氧化物半導體膜107厚。氧化物半導體膜111越厚，越能夠提高電晶體的通態電流。另外，氧化物半導體膜107的厚度只要能夠抑制氧化物半導體膜111的介面能階形成即可。例如，氧化物半導體膜111的厚度大於氧化物半導體膜107的厚度的1倍，或者氧化物半導體膜111的厚度為氧化物半導體膜107的厚度的2倍以上、4倍以上或6倍以上即可。另外，在不需要提高電晶體的通態電流的情況下不侷限於此，氧化物半導體膜107的厚度也可以為氧化物半導體膜111的厚度以上。此時，能夠對氧化物半導體膜107添加更多的氧，因此藉由加熱處理可以減少氧化物半導體膜111所包含的氧缺損量。
另外，與氧化物半導體膜107同樣地，氧化物半導體膜115的厚度也只要能夠抑制氧化物半導體膜111的介面能階形成即可。例如，氧化物半導體膜115的厚度與氧化物半導體膜107相等或為其以下的厚度即可。當氧化物半導體膜115很厚時，來自閘極電極103的電場恐怕會不容易施加到氧化物半導體膜111，因此較佳為將氧化物半導體膜115 形成得薄。另外，為了防止氧化物半導體膜115所包含的氧擴散到一對電極113a、113b並使一對電極113a、113b氧化，氧化物半導體膜115的膜厚度較佳為較薄。例如，氧化物半導體膜115的厚度比氧化物半導體膜111薄即可。但是並不侷限於此，考慮閘極絕緣膜117的耐壓而根據驅動電晶體的電壓適當地設定氧化物半導體膜115的厚度即可。
當氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115的組成都不同時，有時其介面可以使用STEM(Scanning Transmission Electron Microscopy：掃描穿透式電子顯微鏡)進行觀察。
包含在氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115中的氫與鍵合於金屬原子的氧起反應生成水，與此同時在發生氧脫離的晶格(或氧脫離的部分)中形成氧缺損。當氫進入該氧缺損時，有時會生成作為載子的電子。另外，當氫的一部分與鍵合於金屬原子的氧鍵合時，有時會生成作為載子的電子。因此，使用含有氫的氧化物半導體的電晶體容易具有常開啟特性。
因此，較佳為氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115中的氧缺損和氫都儘可能地被減少。明確而言，在氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115中，利用SIMS分析測得的氫濃度為5×1019atoms/cm3以下、1×1019atoms/cm3以下、5×1018atoms/cm3以下、1×1018atoms/cm3以下、5×1017atoms/cm3以下或1×1015atoms/cm3以下。其結果，電晶體100具有臨界電壓成為正的電特性(也稱為常關閉特性)。
氧化物半導體膜107、111及115中的雜質濃度可以利用SIMS來測定。
另外，當氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115包含第14族元素之一的矽或碳時，氧化物半導體膜107、氧 化物半導體膜111及氧化物半導體膜115中的氧缺損增加而形成n型區域。因此，將氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115中的矽或碳的濃度(利用二次離子質譜分析法測得的濃度)設定為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。其結果，電晶體100具有臨界電壓成為正的電特性(也稱為常關閉特性)。
另外，在氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115中，利用二次離子質譜分析法測得的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。有時在鹼金屬及鹼土金屬與氧化物半導體鍵合時生成載子而使電晶體的關態電流增大。因此，較佳為降低氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115中的鹼金屬或鹼土金屬的濃度。其結果，電晶體100具有臨界電壓成為正的電特性(也稱為常關閉特性)。
另外，當氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115包含氮時，產生作為載子的電子，因此載子密度增加而形成n型區域。其結果，使用包含氮的氧化物半導體膜的電晶體容易具有常開啟特性。因此，在該氧化物半導體膜中，較佳為儘可能地減少氮。例如，利用二次離子質譜分析法測得的氮濃度較佳為5×1018atoms/cm3以下。
藉由減少氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115中的雜質，可以減少氧化物半導體膜的載子密度。因此，氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115的載子密度為1×1017個/cm3以下，較佳為1×1015個/cm3以下，更佳為1×1013個/cm3以下，進一步佳為1×1011個/cm3以下。
藉由作為氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115使用雜質濃度低且缺陷能階密度低的氧化物半導體膜，可以製造電特性更優異的電晶體。在此，將雜質濃度較低且缺陷能階密度 較低(氧缺損少)的狀態稱為高純度本質或實質上高純度本質。因為高純度本質或實質上高純度本質的氧化物半導體的載子發生源較少，所以有時可以降低載子密度。由此，在該氧化物半導體膜中形成有通道區域的電晶體容易具有臨界電壓成為正的電特性(也稱為常關閉特性)。此外，高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷能階密度，因此有時具有較低的陷阱態密度。此外，高純度本質或實質上高純度本質的氧化物半導體膜的關態電流顯著小，在源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍內時，關態電流可以為半導體參數分析儀的測量極限以下，即1×10-13A以下。因此，有時在該氧化物半導體膜中形成有通道區域的電晶體的電特性變動小，從而該電晶體成為可靠性高的電晶體。
氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115例如可以是非單晶結構。非單晶結構例如包括後面說明的CAAC-OS、多晶結構、微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷能階密度最高，CAAC-OS的缺陷能階密度最低。
氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115例如可以是微晶結構。微晶結構的氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115例如包含1nm以上且小於10nm的尺寸的微晶。或者，微晶結構的氧化物膜及氧化物半導體膜例如是在非晶相中具有1nm以上且小於10nm的結晶部的混合相結構。
氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115例如可以是非晶結構。非晶結構的氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115例如原子排列無秩序且不具有結晶成分。或者，非晶結構的氧化物膜例如是完全的非晶結構且不具有結晶部。
另外，氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115也可以是具有CAAC-OS、微晶結構和非晶結構中兩種以上的結 構的區域的混合膜。作為混合膜，例如可以舉出具有非晶結構的區域、微晶結構的區域及CAAC-OS的區域的單層結構。或者，作為混合膜，例如可以舉出非晶結構的區域、微晶結構的區域及CAAC-OS的區域的疊層結構。
氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115例如也可以具有單晶結構。
藉由將與氧化物半導體膜111相比不容易產生氧缺損的氧化物半導體膜以與氧化物半導體膜111接觸的方式設置，可以減少氧化物半導體膜111中的氧缺損。另外，氧化物半導體膜111與包含構成氧化物半導體膜111的金屬元素中的一種以上的氧化物半導體膜107、115接觸，因此氧化物半導體膜107與氧化物半導體膜111的介面以及氧化物半導體膜111與氧化物半導體膜115的介面的介面能階密度極低。因此，雖然在對氧化物半導體膜107或氧化物半導體膜115添加氧之後，該氧藉由加熱處理從氧化物半導體膜107、115向氧化物半導體膜111移動，但是此時氧不容易被介面能階俘獲，從而能夠高效地使氧化物半導體膜107所包含的氧移動到氧化物半導體膜111。其結果，能夠減少氧化物半導體膜111所包含的氧缺損。另外，由於對氧化物半導體膜107、115添加氧，所以能夠減少氧化物半導體膜107、115中的氧缺損。也就是說，可以降低氧化物半導體膜107、115及氧化物半導體膜111的局部能階密度。
另外，當氧化物半導體膜111與構成元素不同的絕緣膜(例如，包含氧化矽膜的閘極絕緣膜)接觸時，有時會形成介面能階，而該介面能階形成通道。在該情況下，有時會出現臨界電壓不同的第二電晶體，而電晶體的外觀上的臨界電壓變動。然而，包含構成氧化物半導體膜111的金屬元素中的一種以上的氧化物半導體膜107及氧化物半導體膜115與氧化物半導體膜111接觸，因此在氧化物半導體膜107與氧化物半導體膜111的介面以及氧化物半導體膜115與氧化物半導體膜 111的介面不容易形成介面能階。
另外，氧化物半導體膜107及氧化物半導體膜115可以被用作障壁膜以用來抑制閘極絕緣膜105、117的構成元素混入到氧化物半導體膜111，而形成起因於雜質的能階。
例如，當作為閘極絕緣膜105、117使用包含矽的絕緣膜時，該閘極絕緣膜105、117中的矽或有可能混入到閘極絕緣膜105、117中的碳有時會混入到氧化物半導體膜107或氧化物半導體膜115中的離介面有幾nm左右的部分。若矽、碳等雜質混入到氧化物半導體膜111中則會形成雜質能階，該雜質能階有時成為施體且生成電子而n型化。
然而，若氧化物半導體膜107及氧化物半導體膜115的膜厚度比幾nm厚，混入的矽、碳等雜質則不會到達氧化物半導體膜111，因此可以減少雜質能階的影響。
也就是說，藉由設置氧化物半導體膜107、115，可以減少電晶體的臨界電壓等電特性的不均勻。
另外，當在閘極絕緣膜105、117與氧化物半導體膜111的介面形成通道時，在該介面發生介面散射，而電晶體的場效移動率變低。然而，以與氧化物半導體膜111接觸的方式設置有包含構成氧化物半導體膜111的金屬元素中的一種以上的氧化物半導體膜107、115，由此在氧化物半導體膜111與氧化物半導體膜107、115的介面不容易發生載子散射，從而可以提高電晶體的場效移動率。
在本實施方式中，不僅能夠減少氧化物半導體膜111的氧缺損量，還能夠減少與氧化物半導體膜111接觸的氧化物半導體膜107的氧缺損量，因此可以降低氧化物半導體膜111的局部能階密度。其結果，本實施方式所示的電晶體100的臨界電壓的變動小且可靠性高。另外， 本實施方式所示的電晶體100具有優良的電特性。
一對電極113a、113b作為導電材料使用鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭、錳或鎢等的金屬或以這些金屬為主要成分的合金的單層結構或疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、包含錳的銅膜的單層結構、在鋁膜上層疊鈦膜的雙層結構、在鎢膜上層疊鈦膜的雙層結構、在銅-鎂合金膜上層疊銅膜的雙層結構、在銅-鎂-鋁合金膜上層疊銅膜的雙層結構、依次層疊鈦膜或氮化鈦膜、鋁膜或銅膜和鈦膜或氮化鈦膜的三層結構、依次層疊鉬膜或氮化鉬膜、鋁膜或銅膜和鉬膜或氮化鉬膜的三層結構、依次層疊銅-鎂合金膜、銅膜和銅-鎂合金膜的三層結構等。另外，也可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。
注意，將在氧化物半導體膜111與閘極電極119重疊且夾在一對電極113a、113b之間的區域稱為通道形成區。另外，將在通道形成區中載子主要流過的區域稱為通道區域。在此，設置在一對電極113a、113b之間的氧化物半導體膜111為通道區域。另外，將一對電極113a、113b之間的距離稱為通道長度。
另外，作為一對電極113a、113b，較佳為使用鎢、鈦、鋁、銅、鉬、鉻或鉭或者其合金等容易與氧鍵合的導電材料。由於可以使後面的處理溫度變得較高，所以較佳為使用熔點較高的鎢或鈦。另外，容易與氧鍵合的導電材料包括氧容易擴散的材料。其結果，氧化物半導體膜111所包含的氧與一對電極113a、113b所包含的導電材料鍵合，在氧化物半導體膜111中形成氧缺損區域。另外，有時形成一對電極113a、113b的導電材料的構成元素的一部分混入到氧化物半導體膜111。其結果，至少在氧化物半導體膜111中，在與一對電極113a、113b接觸的區域形成n型區域(低電阻區域)。n型區域(低電阻區域)被用作源極區域及汲極區域。
另外，在與低電阻區域接觸的一對電極113a、113b的一部分中有可能形成氧濃度高的區域。在與低電阻區域接觸的一對電極113a、113b中，有時會混入氧化物半導體膜111的構成元素。也就是說，有時在與氧化物半導體膜111的一對電極113a、113b接觸的介面附近形成可以稱為該接觸的兩個層的混合區域或混合層的部分。
由於n型區域(低電阻區域)的導電性高，所以能夠降低氧化物半導體膜111與一對電極113a、113b的接觸電阻且增大電晶體的通態電流。
作為閘極絕緣膜117可以適當地使用閘極絕緣膜105的材料。
作為閘極電極119可以適當地使用閘極電極103的材料。
可以使用能夠適用於閘極絕緣膜117的材料及形成方法適當地形成絕緣膜121、123。在此，雖然採用絕緣膜121、123的疊層結構，但是也可以採用單層結構。
作為絕緣膜121或絕緣膜123較佳為使用氧化鋁膜。由於氧化鋁膜具有阻擋氫、水及氧的障壁膜的功能，所以藉由將氧化鋁膜用作絕緣膜121或絕緣膜123，可以抑制氧化物半導體膜111所包含的氧的脫離，與此同時能夠防止水、氫等從外部擴散到氧化物半導體膜111。
當絕緣膜121及絕緣膜123是氧化物絕緣膜時，作為絕緣膜121和絕緣膜123中的一個或兩個可以使用包含超過化學計量組成的氧的氧化物絕緣膜。由此，能夠使絕緣膜所包含的該氧移動到氧化物半導體膜，由該氧填補氧缺損，從而可以進一步減少氧缺損。
作為包含超過化學計量組成的氧的氧化物絕緣膜，較佳為使用在熱脫附譜分析(以下，稱為TDS分析)中，在膜的表面溫度為100℃ 以上且700℃以下或100℃以上且500℃以下的範圍內的氧分子的釋放量為1.0×1018分子/cm3以上的氧化物絕緣膜。
包含超過化學計量組成的氧的氧化物絕緣膜的厚度為可以對氧化物半導體膜111供應氧的厚度。例如可以為50nm以上且500nm以下或50nm以上且400nm以下。
另外，作為絕緣膜121和絕緣膜123中的一個或兩個，可以設置氫含量少的氮化絕緣膜。作為該氮化絕緣膜例如較佳為使用在膜的表面溫度為100℃以上且700℃以下或100℃以上且500℃以下的範圍內進行的TDS分析所測得的氫分子的釋放量小於5.0×1021atoms/cm3、小於3.0×1021atoms/cm3或小於1.0×1021atoms/cm3的氮化絕緣膜。
氮化絕緣膜的厚度為可以抑制氫或水等雜質從外部侵入的厚度。例如可以為50nm以上且200nm以下，較佳為50nm以上且150nm以下，更佳為50nm以上且100nm以下。
圖2示出作為閘極絕緣膜105具有氮氧化物少且缺陷態密度低的氧化物絕緣膜的電晶體在被進行對其閘極施加正電壓或負電壓的閘極BT應力測試前後的相對於應力時間的臨界電壓的變動量(△Vth)。在圖2中，橫軸表示應力時間的對數，縱軸表示臨界電壓的變動量。另外，應力測試可以使用如下條件：最高溫度為150℃；最大驅動電壓為3.3V；以及施加任意時間，例如50小時以上或100小時以上的應力。
在此，說明閘極BT應力測試的測定方法。首先，將基板溫度固定保持為任意溫度(以下稱為應力溫度)，並測定電晶體的初期特性中的Vg-Id特性。
接著，在將基板溫度保持在應力溫度的情況下，將用作電晶體的源極電極及汲極電極的一對電極設定為同一電位，並在一定時間(以下 稱為應力時間)對閘極電極施加不同於該一對電極的電位。接著，在將基板溫度保持在應力溫度的狀態下，測定電晶體的Vg-Id特性。其結果，能夠獲得閘極BT應力測試前後之間的電特性的臨界電壓及漂移值的差異作為變動量。
注意，將對閘極電極施加負電壓的應力測試稱為負閘極BT應力測試(dark negative stress)，將對閘極電極施加正電壓的應力測試稱為正閘極BT應力測試(dark positive stress)。此外，將邊照射光邊對閘極電極施加負電壓的應力測試稱為光負閘極BT應力測試(negative photostress)，將對閘極電極施加正電壓的應力測試稱為光正閘極BT應力測試(positive photostress)。
在圖2中，實線示出相對於應力時間的臨界電壓的變動量。如圖2所示，本實施方式所示的電晶體相對於應力時間的臨界電壓的變動量大於-0.1V且小於0.1V。
本實施方式所示的電晶體的隨時間變化導致的臨界電壓的變動量少，從而為高可靠性電晶體。
藉由在高於氧化物半導體膜的加熱處理溫度的溫度下形成具有氧化物半導體膜的基底膜的功能的絕緣膜，可以降低絕緣膜的氮濃度。由此，即使進行加熱處理，也可以抑制絕緣膜中的氮氧化物的生成及缺陷量的增加。
另外，藉由在對氧化物半導體膜107添加氧之後形成氧化物半導體膜111並進行加熱處理，使包含在氧化物半導體膜107中的氧擴散到氧化物半導體膜111。結果，可以減少氧化物半導體膜111的氧缺損。
接著，參照圖3A至圖4C對半導體裝置的製造方法進行說明。
構成電晶體的膜(絕緣膜、氧化物半導體膜、金屬氧化物膜、導電膜等)可以藉由濺射法、化學氣相沉積(CVD)法、真空蒸鍍法、脈衝雷射沉積(PLD)法形成。或者，可以藉由塗佈法或印刷法形成。作為成膜方法的典型，有濺射法、電漿化學氣相沉積(PECVD)法，但也可以使用熱CVD法。作為熱CVD法的例子，可以使用MOCVD(有機金屬化學氣相沉積)法或ALD(原子層沉積)法。
藉由熱CVD法進行的沉積可以按以如下方式執行：藉由將處理室內的壓力設定為大氣壓或減壓，將源氣體及氧化劑同時供應到處理室內，並使其在基板附近或基板上相互反應而沉積在基板上。如此，由於熱CVD法不發生電漿來形成膜，因此具有不產生起因於電漿損傷的缺陷的優點。
另外，藉由ALD法進行的沉積可以按如下方式執行：將處理室內的壓力設定為大氣壓或減壓，將用於反應的源氣體依次引入處理室內，然後按該順序反復地引入氣體。例如，藉由切換各自的開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到處理室內。在該情況下，以防止多種源氣體混合的方式在將第一源氣體引入的同時或之後將惰性氣體(氬或氮等)等引入，然後將第二源氣體引入。注意，在將第一源氣體和惰性氣體同時引入的情況下，將惰性氣體用作載子氣體，並且，惰性氣體也可以在將第二源氣體引入的同時引入。另外，也可以不引入惰性氣體而藉由真空抽氣將第一源氣體排出，然後引入第二源氣體。第一源氣體吸附於基板表面上，以形成第一層；然後第二源氣體被引入以與第一層起反應；其結果，第二層層疊於第一層上，從而形成薄膜。
藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，由此可以形成步階覆蓋性良好的薄膜。薄膜的厚度可以根據按該順序反復引入氣體的次數來調整，因此ALD法可以準確地調整厚度，因而適用於製造微型電晶體。
圖3A所示，在基板101上形成閘極電極103，然後在基板101及閘極電極103上形成絕緣膜104，在絕緣膜104上形成氧化物半導體膜106。接著，對氧化物半導體膜106添加氧108。
絕緣膜104經後面的加工而成為閘極絕緣膜105。另外，氧化物半導體膜106經後面的加工而成為氧化物半導體膜107。
下面示出閘極電極103的形成方法。首先，藉由濺射法、化學氣相沉積(CVD)法(包括有機金屬化學氣相沉積(MOCVD)法、金屬化學氣相沉積法、原子層沉積(ALD)法或電漿化學氣相沉積(PECVD)法)、蒸鍍法、脈衝雷射沉積(PLD)法等來形成導電膜。接著，在該導電膜上經光微影製程形成遮罩。接著，利用該遮罩對導電膜進行蝕刻來形成閘極電極103。然後去除遮罩。
另外，可以藉由使用利用ALD法的成膜裝置形成鎢膜作為導電膜。此時，依次反復引入WF6氣體和B2H6氣體形成初始鎢膜，然後同時引入WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
在此，作為導電膜，利用濺射法形成厚度為20nm的鎢膜。接著，在導電膜上經光微影製程形成遮罩，利用該遮罩對該導電膜進行濕蝕刻來形成閘極電極103。
可以利用濺射法、化學氣相沉積(CVD)法(包括有機金屬化學氣相沉積(MOCVD)法、原子層沉積(ALD)法或電漿化學氣相沉積(PECVD)法)、脈衝雷射沉積(PLD)法、塗佈法、印刷法等來形成絕緣膜104。
當作為絕緣膜104形成氧化矽膜或氧氮化矽膜時，作為源氣體， 較佳為使用包含矽的沉積氣體及氧化性氣體。作為包含矽的沉積氣體的典型例子，有矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化性氣體，有氧、臭氧、一氧化二氮、二氧化氮等。
在利用使用包含氮的氣體，典型為一氧化二氮、二氧化氮等作為氧化性氣體的CVD法形成絕緣膜104時，藉由將成膜溫度設定為450℃以上且低於基板應變點，設定為500℃以上且低於基板應變點，或者設定為500℃以上550℃以下，可以減少包含在絕緣膜104中的氮量或氮氧化物量。因此，即使在之後的氧化物半導體膜106b的氧添加製程中氧被添加到絕緣膜104，也可以減少之後的加熱處理製程中的氮氧化物的生成量。
此外，當作為絕緣膜104形成氧化鎵膜時，可以藉由MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法形成。
另外，在作為絕緣膜104藉由MOCVD法或ALD法等熱CVD法形成氧化鉿膜時，使用兩種氣體，即被用作氧化劑的臭氧(O3)和藉由使包含溶劑和鉿前體化合物的液體(鉿醇鹽、四二甲基醯胺鉿(TDMAH)等鉿醯胺)氣化而獲得的源氣體。注意，四二甲基醯胺鉿的化學式為Hf[N(CH3)2]4。另外，作為其它材料液，有四(乙基甲基醯胺)鉿等。
例如，在作為絕緣膜104藉由MOCVD法或ALD法等熱CVD法形成氧化鋁膜時，使用兩種氣體，即被用作氧化劑的H2O和藉由使包含溶劑和鋁前體化合物的液體(三甲基鋁(TMA)等)氣化而獲得的源氣體。注意，三甲基鋁的化學式為Al(CH3)3。另外，作為其它材料液有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮)等。
例如，在作為絕緣膜104藉由MOCVD法或ALD法等熱CVD法形成氧化矽膜時，使六氯乙矽烷(hexachlorodisilane)吸附於被成膜面上， 去除吸附物所包含的氯，供應氧化性氣體(O2或一氧化二氮)的自由基使其與吸附物起反應。
在此，作為絕緣膜104利用CVD法形成厚度為100nm的氧化矽膜。作為源氣體使用矽烷及一氧化二氮，且成膜溫度為500℃。
另外，在此之後也可以進行加熱處理來使絕緣膜104所包含的水、氫等脫離。其結果，能夠降低後面形成的閘極絕緣膜105所包含的水、氫等的濃度，藉由加熱處理可以減少該水、氫等對氧化物半導體膜111的擴散量。
可以使用濺射法、塗佈法、脈衝雷射沉積法、雷射燒蝕法、有機金屬化學氣相沉積(MOCVD)法、原子層沉積(ALD)法等形成氧化物半導體膜106。
在藉由濺射法形成氧化物半導體膜106的情況下，作為用來產生電漿的電源裝置，可以適當地使用RF電源裝置、AC電源裝置、DC電源裝置等。
作為濺射氣體，適當地使用稀有氣體(典型的是氬)、氧、稀有氣體和氧的混合氣體。此外，當採用稀有氣體和氧的混合氣體時，較佳為增高相對於稀有氣體的氧的氣體比例。
另外，靶材根據所形成的氧化物半導體膜106的組成適當地選擇即可。
另外，在形成氧化物半導體膜時例如使用濺射法的情況下，藉由將基板溫度設定為150℃以上且750℃以下，較佳為設定為150℃以上且450℃以下，更佳為設定為200℃以上且350℃以下來形成氧化物半導體膜，可以形成CAAC-OS膜。
另外，為了形成CAAC-OS膜，較佳為應用如下條件。
藉由抑制成膜時的雜質的混入，可以抑制雜質所導致的結晶態的損壞。例如，可以降低存在於成膜室內的雜質濃度(氫、水、二氧化碳及氮等)。另外，可以降低成膜氣體中的雜質濃度。明確而言，使用露點為-80℃以下，較佳為-100℃以下的成膜氣體。
例如，當使用利用ALD法的沉積裝置來形成氧化物半導體膜如InGaZnOx(X>0)膜時，依次反復引入In(CH3)3氣體和O3氣體形成InO2層，同時引入Ga(CH3)3氣體和O3氣體形成Ga-O層，然後同時引入Zn(CH3)2氣體和O3氣體形成Zn-O層。注意，這些層的順序不侷限於上述例子。此外，也可以混合這些氣體來形成混合化合物層如InGaO2層、InZnO2層、GaZnO層等。注意，雖然也可以使用利用Ar等惰性氣體使其起泡而得來的H2O氣體來代替O3氣體，但較佳為使用不含有H的O3氣體。還可以使用In(C2H5)3氣體代替In(CH3)3氣體。還可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。
在此，作為氧化物半導體膜106利用濺射法形成厚度為20nm的In-Ga-Zn氧化物膜(In：Ga：Zn=1：3：4)。
作為添加到氧化物半導體膜106的氧108，使用氧自由基、氧原子、氧原子離子、氧分子離子等中的任一個以上。另外，對氧化物半導體膜106添加氧108的方法有離子摻雜法或離子植入法等。
當作為添加氧108的方法使用離子植入法時，若作為添加到氧化物半導體膜106的氧108使用氧分子離子，則能夠減少對氧化物半導體膜106的損傷。氧分子離子在氧化物半導體膜106表面分離而成為氧原子離子被添加到氧化物半導體膜106。由於在從氧分子分離為氧原子時消耗能量，所以對氧化物半導體膜106添加氧分子離子時的每氧原子 離子的能量比對氧化物半導體膜106添加氧原子離子時的小。因此，藉由對氧化物半導體膜106添加氧分子離子，可以減少對氧化物半導體膜106的損傷。
另外，藉由使用氧分子離子，注入到絕緣膜104的氧原子離子的每一個的能量都減少，因此氧原子離子被注入的位置淺。因此，在後面的加熱處理中，氧原子容易移動，並且可以對後面形成的氧化物半導體膜109供應更多的氧。
另外，注入氧分子離子與注入氧原子離子相比，每氧原子離子的能量小。因此，藉由注入氧分子離子，能夠提高加速電壓，從而提高處理量。另外，藉由注入氧分子離子，能夠使劑量為注入氧原子離子時的一半。其結果，可以提高處理量。
在對氧化物半導體膜106添加氧時，較佳為在氧原子離子的濃度分佈的峰值位於氧化物半導體膜106的條件下對氧化物半導體膜106添加氧。其結果，能夠減少對後面形成的閘極絕緣膜105的損傷。也就是說，可以減少閘極絕緣膜105的缺陷量，從而能夠抑制電晶體的電特性的變動。並且，藉由以絕緣膜104與氧化物半導體膜106的介面的氧原子的添加量小於1×1021atoms/cm3、小於1×1020atoms/cm3或小於1×1019atoms/cm3的方式對氧化物半導體膜106添加氧，可以減少添加到後面形成的閘極絕緣膜105的氧。其結果，能夠減少對後面形成的閘極絕緣膜105的損傷，從而抑制電晶體的電特性的變動。
另外，即使在上述氧添加製程中氧被添加到絕緣膜104，由於絕緣膜104的氮濃度低，所以也可以降低之後的加熱處理中的氮氧化物的生成量。也可以減少電晶體的背後通道的缺陷量。因為電晶體的背後通道的載子俘獲少，所以可以減少電晶體的GBT應力測試中的臨界電壓的變動量。
另外，也可以利用將氧化物半導體膜106暴露於在包含氧的氛圍中產生的電漿的電漿處理，對氧化物半導體膜106添加氧。作為包含氧的氛圍，可以舉出包含氧、臭氧、一氧化二氮、二氧化氮等氧化性氣體的氛圍。另外，藉由將氧化物半導體膜106暴露於在對基板101一側施加偏壓的狀態下產生的電漿，能夠增加對氧化物半導體膜106的氧添加量，所以是較佳的。作為進行這樣的電漿處理的裝置的一個例子有灰化裝置。
在此，將加速電壓設定為5kV，利用離子植入法將劑量為1×1016/cm2的氧原子離子添加到氧化物半導體膜106。
藉由上述製程，可以形成圖3B所示的添加有氧的氧化物半導體膜106a。其結果，可以利用後面的加熱處理減少氧化物半導體膜109的氧缺損量。注意，添加有氧的氧化物半導體膜106a的膜密度比添加氧之前的氧化物半導體膜106低。
接著，如圖3B所示，在添加有氧的氧化物半導體膜106a上形成氧化物半導體膜109。
可以使用濺射法、塗佈法、脈衝雷射沉積法、雷射燒蝕法、有機金屬化學氣相沉積(MOCVD)法、原子層沉積(ALD)法形成氧化物半導體膜109。
在形成氧化物半導體膜109的情況下，作為用來產生電漿的電源裝置，可以適當地使用RF電源裝置、AC電源裝置、DC電源裝置等。
作為濺射氣體，適當地使用稀有氣體(典型的是氬)、氧、稀有氣體和氧的混合氣體。此外，當採用稀有氣體和氧的混合氣體時，較佳為增高相對於稀有氣體的氧的氣體比例。
另外，靶材根據氧化物半導體膜109的組成適當地選擇即可。
另外，在形成氧化物半導體膜109時例如使用濺射法的情況下，也可以藉由將基板溫度設定為100℃以上且450℃以下，較佳為設定為170℃以上且350℃以下來一邊加熱一邊形成氧化物半導體膜109。
在此，作為氧化物半導體膜109利用濺射法形成厚度為20nm的In-Ga-Zn氧化物膜(In：Ga：Zn=1：1：1)。
接著，進行加熱處理以使添加有氧的氧化物半導體膜106a中的氧的一部分移動到氧化物半導體膜109，由此可以減少氧化物半導體膜109的氧缺損。作為氧缺損得到減少的氧化物半導體膜，圖3C示出氧化物半導體膜109a。另外，可以減少添加有氧的氧化物半導體膜106a的氧缺損。作為該氧化物半導體膜，圖3C示出氧化物半導體膜106b。還可以使添加有氧的氧化物半導體膜106a及氧化物半導體膜109中的氫、水等脫離。其結果，可以減少添加有氧的氧化物半導體膜106a及氧化物半導體膜109中的雜質的含量。
加熱處理的溫度較佳為在氧從添加有氧的氧化物半導體膜106a移動到氧化物半導體膜109的溫度範圍內。另外，加熱處理的溫度較佳為低於絕緣膜104的成膜溫度。其結果是，不易於因該加熱處理而在絕緣膜104中形成氮氧化物，來可以減少電子俘獲量。加熱處理的溫度典型為250℃以上且低於基板應變點，較佳為300℃以上且550℃以下，更佳為350℃以上且510℃以下，進一步佳為350℃以上且450℃以下。
在包含氦、氖、氬、氙、氪等稀有氣體或包含氮的惰性氣體氛圍中進行加熱處理。或者，在惰性氣體氛圍中進行加熱之後，也可以在氧氛圍或乾燥空氣(露點為-80℃以下，較佳為-100℃以下，更佳為-120℃以下的空氣)氛圍中進行加熱。注意，除了上述乾燥空氣以外，較 佳為惰性氣體及氧不包含氫、水等，典型為露點為-80℃以下，較佳為-100℃以下。處理時間為3分鐘至24小時。
注意，在加熱處理中，可以利用電阻發熱體等發熱體所產生的熱傳導或熱輻射加熱被處理物的裝置來代替電爐。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從燈如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。作為高溫氣體使用氬等稀有氣體或氮那樣的惰性氣體。
在此，在氮氛圍中以450℃進行1小時的加熱處理之後，在氧氛圍中以450℃進行1小時的加熱處理。
藉由上述製程可以減少氧化物半導體膜的氧缺損。另外，可以形成局部能階密度得到減少的氧化物半導體膜。
另外，該加熱處理也可以在後面的製程中進行而不在該製程中進行。也就是說，也可以藉由在後面的製程中進行的加熱製程使添加有氧的氧化物半導體膜106a所包含的氧的一部分移動到氧化物半導體膜109。其結果，能夠減少加熱製程的次數。
接著，在氧化物半導體膜109a上經光微影製程形成遮罩之後，藉由利用該遮罩對氧化物半導體膜106b及氧化物半導體膜109a的每一個的一部分進行蝕刻，由此形成如圖3D所示的氧化物半導體膜107及氧化物半導體膜110。然後去除遮罩。在該蝕刻製程中，較佳為對絕緣膜104的一部分進行蝕刻。其結果，可以製造氧化物半導體膜107及氧化物半導體膜111的側面隔著閘極絕緣膜在通道寬度方向上與閘極電極119相對的s-channel(surrounded channel)結構的電晶體。在此，作為 其一部分被蝕刻的絕緣膜104示出閘極絕緣膜105。
在此，在氧化物半導體膜109a上經光微影製程形成遮罩，利用該遮罩對氧化物半導體膜106b及氧化物半導體膜109a進行濕蝕刻，由此形成氧化物半導體膜107及氧化物半導體膜110。
接著，如圖4A所示，在氧化物半導體膜109上形成一對電極113a、113b。
下面示出一對電極113a、113b的形成方法。藉由濺射法、化學氣相沉積(CVD)法(包括有機金屬化學氣相沉積(MOCVD)法、金屬化學氣相沉積法、原子層沉積(ALD)法或電漿化學氣相沉積(PECVD)法)、蒸鍍法、脈衝雷射沉積(PLD)法等來形成導電膜。接著，在該導電膜上經光微影製程形成遮罩。接著，利用該遮罩對導電膜進行蝕刻來形成一對電極113a、113b。然後去除遮罩。
注意，當形成通道長度極短的電晶體時，至少對切斷將成為一對電極113a、113b的導電膜的區域利用電子束曝光、液浸曝光、EUV(極端遠紫外光)曝光等適應於細線加工的方法進行光阻遮罩加工，並藉由蝕刻製程對該區域進行蝕刻即可。另外，如果作為該光阻遮罩使用正型光阻劑，則可以使曝光區域縮減到最小限度，而可以提高處理量。藉由採用這種方法，可以形成通道長度為100nm以下，進一步為30nm以下的電晶體。或者，也可以藉由使用波長極短的光(例如，極端遠紫外光(EUV：Extreme Ultra-violet))或X射線等的曝光技術進行微細的加工。
在此，作為導電膜利用濺射法形成厚度為10nm鎢膜。接著，在該導電膜上經光微影製程形成遮罩，利用該遮罩對該導電膜進行乾蝕刻，由此形成一對電極113a、113b。
另外，在形成一對電極113a、113b之後，為了去除蝕刻殘渣，較佳為進行洗滌處理。藉由進行該洗滌處理，可以抑制一對電極113a、113b的短路。該洗滌處理可以使用TMAH(Tetramethylammonium Hydroxide：四甲基氫氧化銨)溶液等鹼性溶液、稀氫氟酸、草酸、磷酸等酸性的溶液進行。另外，藉由洗滌處理形成其一部分被蝕刻且具有凹部的氧化物半導體膜111。
接著，如圖4B所示，在氧化物半導體膜109及一對電極113a、113b上形成氧化物半導體膜115，在氧化物半導體膜115上形成閘極絕緣膜117，在閘極絕緣膜117上形成閘極電極119。
下面示出氧化物半導體膜115、閘極絕緣膜117及閘極電極119的形成方法。首先，適當地使用與氧化物半導體膜106同樣的方法形成氧化物半導體膜。接著，適當地使用與絕緣膜116同樣的方法形成絕緣膜。接著，形成導電膜。接著，在該導電膜上經光微影製程形成遮罩。接著，利用該遮罩對氧化物半導體膜、絕緣膜及導電膜進行蝕刻，由此形成氧化物半導體膜115、閘極絕緣膜117及閘極電極119。然後去除遮罩。
在此，作為氧化物半導體膜利用濺射法形成厚度為5nm的In-Ga-Zn氧化物膜(In：Ga：Zn=1：3：2)。接著，作為絕緣膜利用CVD法形成厚度為10nm的氧氮化矽膜。接著，作為導電膜利用濺射法形成厚度為20nm的鎢膜。接著，在該導電膜上經光微影製程形成遮罩。接著，利用該遮罩對氧化物半導體膜、絕緣膜及導電膜進行蝕刻，由此形成氧化物半導體膜115、閘極絕緣膜117及閘極電極119。然後去除遮罩。
藉由在電晶體100中設置不容易產生氧缺損的氧化物半導體膜115，可以抑制氧從通道寬度方向上的氧化物半導體膜109的側面脫離，從而可以抑制氧缺損的產生。其結果，可以實現電特性得到提高且可靠性高的電晶體。
接著，如圖4C所示，在閘極絕緣膜105、一對電極113a、113b、氧化物半導體膜115、閘極絕緣膜117及閘極電極119上依次層疊形成絕緣膜121及絕緣膜123。較佳為此後進行加熱處理。
絕緣膜121及絕緣膜123可以適當地利用濺射法、CVD法等形成。
當作為絕緣膜121及絕緣膜123形成包含超過化學計量組成的氧的氧化絕緣膜時，包含超過化學計量組成的氧的氧化絕緣膜可以利用CVD法或濺射法等形成。另外，在利用CVD法或濺射法等形成氧化絕緣膜之後，也可以利用離子植入法、離子摻雜法、電漿處理等對該氧化絕緣膜添加氧。
加熱處理的溫度較佳為低於絕緣膜104的成膜溫度。其結果是，不易於因該加熱處理而在絕緣膜104中形成氮氧化物。另外，可以減少電晶體的背後通道的載子俘獲量。加熱處理的溫度典型為150℃以上且低於基板應變點，較佳為250℃以上且500℃以下，更佳為300℃以上且450℃以下。
在此，作為絕緣膜121利用濺射法形成厚度為40nm的氧化鋁膜，作為絕緣膜123利用CVD法形成厚度為150nm的氧氮化矽膜。另外，在氧氛圍中以350℃進行1小時的加熱處理。
藉由上述製程，氧化物半導體膜的局部能階密度得到降低，由此可以製造電特性優良的電晶體。此外，還可以製造因時間經過或壓力測試而產生的電特性的變動小的可靠性高的電晶體。
〈能帶結構〉
在此，對能帶結構進行說明。為了便於理解，能帶結構表示閘極絕緣膜105、氧化物半導體膜107、氧化物半導體膜111、氧化物半導 體膜115及閘極絕緣膜117的導帶底的能階(Ec)。
如圖5A及圖5B所示，在氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115中，導帶底的能階連續地變化。這是可以理解的，因為：由於氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115的構成元素相同，所以氧容易互相擴散。因此，雖然氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115是組成不同的膜的疊層體，但是也可以說它們在物性上是連續的。
主要成分相同而層疊的氧化物半導體膜不是簡單地將各層層疊，而是以形成連續結合(在此，尤其是指各層之間的導帶底的能階連續地變化的U型井(U Shape Well)結構)的方式形成的。以在各層的介面之間不存在會形成俘獲中心或再結合中心等缺陷能階的雜質的方式形成疊層結構。如果雜質混入層疊的多層膜的層間，能帶則失去連續性，因此載子在介面被俘獲或者再結合而消失。
注意，圖5A雖然示出氧化物半導體膜107與氧化物半導體膜115的導帶底的能階(Ec)相同的情況，但是也可以彼此不同。例如，當氧化物半導體膜115的導帶底的能階(Ec)比氧化物半導體膜107近於真空能階一側時，能帶結構的一部分則如圖5B所示的那樣表示。
由圖5A及圖5B可知，由於氧化物半導體膜111形成井(well)，在電晶體100中通道形成在氧化物半導體膜111中。另外，也可以將形成在氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115中的導帶底的能階連續地變化的U型井結構的通道稱為埋入通道。
在氧化物半導體膜107、氧化物半導體膜115與氧化矽膜等絕緣膜的介面附近有可能形成起因於雜質或缺陷的陷阱能階。氧化物半導體膜107及氧化物半導體膜115的存在可以使氧化物半導體膜111與該陷阱能階彼此遠離。但是，當氧化物半導體膜107或氧化物半導體膜115 的Ec與氧化物半導體膜111的Ec的能量差小時，有時氧化物半導體膜111的電子越過該能量而到達陷阱能階。成為負電荷的電子被陷阱能階俘獲，使得絕緣膜的介面產生負的固定電荷，這導致電晶體的臨界電壓向正方向漂移。
因此，為了減少電晶體的臨界電壓的變動，需要使氧化物半導體膜107及氧化物半導體膜115的Ec與氧化物半導體膜111的Ec之間產生能量差。該能量差都較佳為0.1eV以上，更佳為0.2eV以上。
另外，較佳的是，氧化物半導體膜107、氧化物半導體膜111及氧化物半導體膜115包含結晶。尤其是使用具有c軸配向的結晶的氧化物半導體膜可以使電晶體的電特性穩定。
另外，在如圖5B所示的能帶結構中，也可以不設置氧化物半導體膜115，而在氧化物半導體膜111與閘極絕緣膜117之間設置In-Ga氧化物膜(例如原子個數比為In：Ga=7：93的In-Ga氧化物膜)。
作為氧化物半導體膜111使用其電子親和力比氧化物半導體膜107及氧化物半導體膜115大的氧化物半導體膜。例如，作為氧化物半導體膜111使用如下氧化物半導體膜，該氧化物半導體膜的電子親和力比氧化物半導體膜107及氧化物半導體膜115大0.07eV以上且1.3eV以下，較佳為大0.1eV以上且0.7eV以下，更佳為大0.2eV以上且0.4eV以下。
本實施方式所示的電晶體具有包含構成氧化物半導體膜111的金屬元素中的一種以上的氧化物半導體膜107、115，因此不容易形成氧化物半導體膜107與氧化物半導體膜111的介面以及氧化物半導體膜115與氧化物半導體膜111的介面的介面能階。換言之，藉由設置氧化物半導體膜107、115，可以減少電晶體的臨界電壓等電特性的不均勻或變動。
另外，當在閘極絕緣膜117與氧化物半導體膜111的介面形成有通道時，有時在該介面發生介面散射而電晶體的場效移動率下降。然而，本結構中的電晶體具有包含構成氧化物半導體膜111的金屬元素中的一種以上的氧化物半導體膜115，因此在氧化物半導體膜111與氧化物半導體膜115的介面不容易發生載子散射。其結果，可以提高電晶體的場效移動率。
〈變形例子1〉
參照圖6A至圖6C說明其氧化物半導體膜115及閘極絕緣膜117的形狀與圖1A至圖1C所示的電晶體100所包括的氧化物半導體膜115及閘極絕緣膜117的形狀不同的電晶體。
圖6A所示的電晶體100a包括與氧化物半導體膜111及一對電極113a、113b接觸的氧化物半導體膜115a以及與該氧化物半導體膜115a接觸的閘極絕緣膜117a。另外，閘極絕緣膜117a與閘極電極119接觸。
電晶體100a所包括的氧化物半導體膜115a及閘極絕緣膜117a的端部位於閘極電極119的外側。
另外，圖6B所示的電晶體100b包括與氧化物半導體膜111及一對電極113a、113b接觸的氧化物半導體膜115b以及與該氧化物半導體膜115b接觸的閘極絕緣膜117b。另外，閘極絕緣膜117b與閘極電極119接觸。
電晶體100b所包括的氧化物半導體膜115b及閘極絕緣膜117b沒有被切斷，並且覆蓋一對電極113a、113b及閘極絕緣膜105。
另外，圖6C所示的電晶體100c包括與氧化物半導體膜111及一對電極113a、113b接觸的氧化物半導體膜115c以及與該氧化物半導體膜 115c接觸的閘極絕緣膜117b。另外，閘極絕緣膜117b與閘極電極119接觸。
電晶體100c所包含的氧化物半導體膜115c位於閘極電極119的端部外側。另外，閘極絕緣膜117b沒有被切斷，並且覆蓋氧化物半導體膜115c、一對電極113a、113b及閘極絕緣膜105。
氧化物半導體膜115a、115b、115c可以適當地使用與氧化物半導體膜115相同的材料形成。閘極絕緣膜117a、117b可以適當地使用與閘極絕緣膜117相同的材料形成。
在此，對電晶體100a、100b、100c的製造方法進行說明。
首先，說明電晶體100a的製造方法。經圖1A至圖1C及圖4A所示的製程在基板101上形成閘極電極103、閘極絕緣膜105、氧化物半導體膜109、氧化物半導體膜111及一對電極113a、113b。
接著，在閘極絕緣膜105、氧化物半導體膜111及一對電極113a、113b上形成將成為氧化物半導體膜115a的氧化物半導體膜，在將成為氧化物半導體膜115a的氧化物半導體膜上形成將成為閘極絕緣膜117a的絕緣膜。接著，在將成為閘極絕緣膜117a的絕緣膜上形成導電膜。接著，在導電膜上經光微影製程形成遮罩之後，利用能夠該遮罩對導電膜進行蝕刻，由此形成閘極電極119。然後去除遮罩。
注意，在該蝕刻製程中，由於一對電極113a、113b被將成為閘極絕緣膜117a的絕緣膜覆蓋，所以一對電極113a、113b的表面不帶電荷。因此，在閘極電極119與一對電極113a、113b之間不容易發生靜電破壞，從而能夠提高良率。
接著，在閘極電極119及將成為閘極絕緣膜117a的絕緣膜上經光 微影製程形成遮罩之後，利用該遮罩對將成為氧化物半導體膜115a的氧化物半導體膜及將成為閘極絕緣膜117a的絕緣膜進行蝕刻，由此形成氧化物半導體膜115a及閘極絕緣膜117a。
注意，在該蝕刻製程中，由於閘極電極119被遮罩覆蓋，所以閘極電極119的表面不帶電荷。因此，即使在形成氧化物半導體膜115a及閘極絕緣膜117a的同時一對電極113a、113b露出，在閘極電極119與一對電極113a、113b之間也不容易發生靜電破壞，從而能夠提高良率。
然後，可以經與實施方式1所示的電晶體100同樣的製程製造電晶體100a。
另外，在電晶體100b中，經圖1A至圖1C及圖4A所示的製程在基板101上形成閘極電極103、閘極絕緣膜105、氧化物半導體膜109、氧化物半導體膜111及一對電極113a、113b。
接著，在閘極絕緣膜105、氧化物半導體膜111及一對電極113a、113b上形成氧化物半導體膜115b，在氧化物半導體膜115b上形成閘極絕緣膜117b。接著，在閘極絕緣膜117b上形成閘極電極119。
然後，可以經與實施方式1所示的電晶體100同樣的製程製造電晶體100b。
另外，在電晶體100c中，經圖1A至圖1C及圖4A所示的製程在基板101上形成閘極電極103、閘極絕緣膜105、氧化物半導體膜109、氧化物半導體膜111及一對電極113a、113b。
接著，在閘極絕緣膜105、氧化物半導體膜111及一對電極113a、113b上形成將成為氧化物半導體膜115c的氧化物半導體膜之後，在氧 化物半導體膜上經光微影製程形成遮罩，然後利用該遮罩對氧化物半導體膜進行蝕刻，由此形成氧化物半導體膜115c。然後去除遮罩。
接著，在氧化物半導體膜115c上形成閘極絕緣膜117b。接著，在閘極絕緣膜117b上形成閘極電極119。
然後，可以經與實施方式1所示的電晶體100同樣的製程製造電晶體100c。
〈變形例子2〉
參照圖7A至圖7D說明其一對電極的形狀與圖1A至圖1C所示的電晶體100所包括的一對電極113a、113b的形狀不同的電晶體。
圖7A至圖7D是半導體裝置所包括的電晶體100d的俯視圖及剖面圖。圖7A是電晶體100d的俯視圖，圖7B是沿圖7A中的點劃線A-B的剖面圖，圖7C是沿圖7A中的點劃線C-D的剖面圖，圖7D是沿圖7A中的點劃線E-F的剖面圖。
另外，圖7B是電晶體100d的通道長度方向上的剖面圖，圖7C是電晶體100d的通道寬度方向上的剖面圖，圖7D是電晶體100d的在通道寬度方向上一對電極與氧化物半導體膜層疊的區域的剖面圖。
注意，在圖7A中，為明確起見，例如省略基板101、閘極絕緣膜105、氧化物半導體膜107、閘極絕緣膜117、絕緣膜121及絕緣膜123等。
圖7A至圖7D所示的電晶體100d包括一對電極113c、113d，該一對電極113c、113d不與氧化物半導體膜107及氧化物半導體膜111的側面接觸且與氧化物半導體膜111的頂面接觸。另外，還包括在設置在絕緣膜121及絕緣膜123的開口部125a、125b與一對電極113c、113d 接觸的插頭127a、127b。
如圖7D所示，在通道寬度方向上，氧化物半導體膜107、111的側面不與一對電極113c、113d接觸，因此閘極電極119的電場不被一對電極113c、113d遮蔽。其結果，能夠提高閘極電極119的電場對氧化物半導體膜107、111的側面的影響。其結果，可以實現次臨界擺幅(下面稱為S值)優異且場效移動率高的電晶體。注意，S值是使通態電流改變一個數量級而所需的閘極電壓，S值越小，電晶體特性越優異。
接著，參照圖3A至圖3D及圖8A至圖8C對電晶體100d的製造方法進行說明。在此，參照沿圖7A中的點劃線A-B及C-D的剖面圖對電晶體100d的製造方法進行說明。
經圖3A至圖3C的製程在基板101上形成閘極電極103、絕緣膜104、氧化物半導體膜106b及氧化物半導體膜109a。接著，在氧化物半導體膜109a上形成導電膜112(參照圖8A)。
可以適當地使用實施方式1所示的一對電極113a、113b的形成方法形成導電膜112。
接著，在導電膜112上經光微影製程形成遮罩之後，利用該遮罩對氧化物半導體膜106b、氧化物半導體膜109a及導電膜112進行蝕刻，由此形成氧化物半導體膜107、氧化物半導體膜110及導電膜113。注意，在該製程中絕緣膜104的一部分也被蝕刻，由此形成閘極絕緣膜105(參照圖8B)。
在蝕刻製程中，由於光阻遮罩的形狀變形，所以若不設置硬遮罩而只利用光阻遮罩進行蝕刻，氧化物半導體膜107及氧化物半導體膜110的形狀則會改變，而成為與所希望的形狀不同的形狀。在電子束曝 光、液浸曝光或EUV曝光等細線加工中，這種問題變得明顯。然而，在此，設置在氧化物半導體膜109a上的導電膜112被用作硬遮罩，因此可以得到所希望的形狀的氧化物半導體膜107及氧化物半導體膜110。
接著，在導電膜113上經光微影製程形成遮罩之後，利用該遮罩對導電膜113進行蝕刻，由此形成一對電極113c、113d。另外，作為遮罩使用正型的光阻劑能夠縮短曝光時間。注意，在該製程中，也可以氧化物半導體膜110的一部分被蝕刻而具有凹部。在此，作為具有凹部的氧化物半導體膜示出氧化物半導體膜111(參照圖7C)。
然後，可以經與圖4B同樣的製程形成氧化物半導體膜115、閘極絕緣膜117及閘極電極119來製造圖7A至圖7D所示的電晶體100d。
另外，如圖9所示，也可以包括一對電極113g、113h，該一對電極113g、113h在一對電極113c、113d上，並且在電晶體的通道長度方向上與氧化物半導體膜107及氧化物半導體膜111的側面接觸。在圖9中，電極113g與電極113c接觸，電極113h與電極113d接觸。
〈變形例子3〉
參照圖10A至圖10C說明包括其形狀與圖1A至圖1C所示的電晶體100所包括的氧化物半導體膜111不同的氧化物半導體膜111a的電晶體。
圖10A至圖10C是半導體裝置所包括的電晶體100e的俯視圖及剖面圖。圖10A是電晶體100e的俯視圖，圖10B是沿圖10A中的點劃線A-B的剖面圖，圖10C是沿圖10A中的點劃線C-D的剖面圖。
另外，圖10B是電晶體100e的通道長度方向上的剖面圖，圖10C是電晶體100e的通道寬度方向上的剖面圖。
注意，在圖10A中，為明確起見，例如省略基板101、閘極絕緣膜105、氧化物半導體膜107、閘極絕緣膜117、絕緣膜121及絕緣膜123等。
如圖10C所示，電晶體100e包括在通道寬度方向上剖面形狀為近似三角形或近似梯形的氧化物半導體膜111a。在此，近似三角形或近似梯形是指在氧化物半導體膜111a中，接觸於氧化物半導體膜107的底面與接觸於氧化物半導體膜115的側面所形成的角度大於0°且為85°以下或為30°以上且80°以下的形狀。另外，與底面相反的面既可以具有角部，又可以是其角部具有圓度的形狀。或者，也可以在與底面相反一側具有頂點。
與通道寬度方向上的剖面形狀為近似矩形的氧化物半導體膜相比，剖面形狀為近似三角形或近似梯形的氧化物半導體膜111a的頂部的剖面積小。因此，在閘極絕緣膜117一側，電流密度高的區域減少。其結果，S值優異且通態電流增加。
下面說明剖面形狀為近似三角形或近似梯形的氧化物半導體膜111的製造方法。在圖3C所示的氧化物半導體膜109a上經光微影製程形成遮罩之後，藉由一邊使遮罩退縮一邊對氧化物半導體膜109a進行蝕刻，可以形成如圖10C所示那樣的在通道寬度方向上剖面形狀為近似三角形或近似梯形的氧化物半導體膜。
〈變形例子4〉
參照圖11A至圖11C說明其閘極電極的形狀與圖1A至圖1C所示的電晶體100所包括的閘極電極的形狀不同的電晶體。
圖11A至圖11C是半導體裝置所包括的電晶體100j的俯視圖及剖面圖。圖11A是電晶體100j的俯視圖，圖11B是沿圖11A中的點劃線 A-B的剖面圖，圖11C是沿圖11A中的點劃線C-D的剖面圖。
另外，圖11B是電晶體100j的通道長度方向上的剖面圖，圖11C是電晶體100j的通道寬度方向上的剖面圖。
注意，在圖11A中，為明確起見，例如省略基板101、閘極絕緣膜105、氧化物半導體膜107、閘極絕緣膜117、絕緣膜121及絕緣膜123等。
如圖11A及圖11B所示，電晶體100j的特徵在於在通道長度方向上一對電極113a、113b不與閘極電極119a重疊。其結果，能夠減少一對電極113a、113b與閘極電極119a之間的寄生電容，從而可以增大電晶體的通態電流。
另外，較佳為在形成閘極電極119a之後，將閘極電極119a及一對電極113a、113b用作遮罩對氧化物半導體膜111添加雜質，由此形成雜質區111e、111f。其結果，能夠增大電晶體的通態電流。另外，作為添加到氧化物半導體膜111的雜質，有氫、氦、氖、氬、氪、氙、硼、氮、磷或砷。
〈變形例子5〉
將參照圖43說明圖1A至圖1C所示的電晶體100的變形例子。
電晶體也可以在氧化物半導體膜107及氧化物半導體膜111與一對電極113a及113b之間具有低電阻區域133a及133b。低電阻區域133a及133b可以使用作為閘極電極103舉出的透光導電材料而形成。或者，低電阻區域133a及133b可以對氧化物半導體膜107及氧化物半導體膜111的表面添加氫或氮而形成。
藉由在氧化物半導體膜107及氧化物半導體膜111與一對電極113a 及113b之間設置低電阻區域133a及133b，可以降低在氧化物半導體膜107及氧化物半導體膜111與一對電極113a及113b之間的接觸電阻。其結果是，可以增大電晶體的通態電流。
〈變形例子6〉
將參照圖44A和圖44B說明包括在電晶體中的一對電極的變形例子。圖44A和圖44B示出圖1B中的由虛線圍繞的區域的放大圖。
一對電極113a較佳為至少包含Cu-X合金膜(X為Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti，以下簡單地記為Cu-X合金膜)，例如，藉由採用Cu-X合金膜的單層結構或包含Cu-X合金膜的疊層結構，可以降低一對電極的電阻值。這裡，以電極113a為電極的一個例子進行說明。
在圖44A所示的電極113a中，層疊有Cu-X合金膜134和形成在Cu-X合金膜134表面的覆蓋膜135。覆蓋膜135使用Cu-X合金膜中的X與包含在氧化物半導體膜111、115或絕緣膜121中的元素起反應而形成的包含X的化合物。作為包含X的化合物，有包含X的氧化物、包含X的氮化物、包含X的矽化物、包含X的碳化物等。作為包含X的氧化物的一個例子，有X的氧化物、In-X氧化物、Ga-X氧化物、In-Ga-X氧化物、In-Ga-Zn-X氧化物等。藉由形成覆蓋膜135並將該覆蓋膜135用作障壁膜，可以抑制Cu-X合金膜中的Cu侵入氧化物半導體膜111、115或絕緣膜121中。
另外，藉由使用Cu-Mn合金膜作為Cu-X合金膜134的一個例子，可以提高氧化物半導體膜111、115或絕緣膜121與電極113a的貼緊性。另外，藉由使用Cu-Mn合金膜，可以實現電極113a與氧化物半導體膜111、115之間的優良的歐姆接觸。
明確而言，在作為Cu-X合金膜134形成Cu-Mn合金膜之後，例如藉由進行150℃以上且450℃以下，較佳為250℃以上且350℃以下的熱 處理，有時在氧化物半導體膜111、115以及絕緣膜121與Cu-X合金膜134之間發生Cu-Mn合金膜中的Mn的偏析，由此形成覆蓋膜135。作為覆蓋膜135，使用使偏析了的Mn氧化的Mn氧化物或者偏析了的Mn與氧化物半導體膜111、115中的構成元素起反應而形成的In-Mn氧化物、Ga-Mn氧化物、In-Ga-Mn氧化物以及In-Ga-Zn-Mn氧化物等。借助於覆蓋膜135，提高氧化物半導體膜111、115與電極113a的貼緊性。另外，由於發生上述Cu-Mn合金膜中的Mn的偏析而使Cu-Mn合金膜中的一部分變成純Cu膜，所以可以獲得導電率高的電極113a。
在圖44B所示的電極113a中，依次層疊有導電膜136、Cu-X合金膜137以及覆蓋膜138。導電膜136可以使用鎢、鈦等或其合金而形成。Cu-X合金膜137及覆蓋膜138可以分別使用與圖44A所示的Cu-X合金膜134及覆蓋膜135相同的材料而形成。藉由使用導電膜136，可以防止包含在Cu-X膜中的Cu擴散到氧化物半導體膜111及115。
本實施方式所示的結構和方法等可以與其他的實施方式及實施例所示的結構和方法等適當地組合而實施。
實施方式2
在本實施方式中，說明與實施方式1不同的減少氧化物半導體膜所包含的氧缺損的方法。在此，與實施方式1的不同之處在於對一對電極113a、113b上的氧化物半導體膜添加氧。
如圖12A所示，在基板101上形成閘極電極103，在閘極電極103上形成絕緣膜104。接著，在絕緣膜104上形成氧化物半導體膜106，在氧化物半導體膜106上形成氧化物半導體膜109。
接著，在氧化物半導體膜109上經光微影製程形成遮罩，利用該遮罩對絕緣膜104、氧化物半導體膜106及氧化物半導體膜109的每一 個的一部分都進行蝕刻，由此形成如圖12B所示的閘極絕緣膜105、氧化物半導體膜107及氧化物半導體膜110a。
接著，可以進行加熱處理來使氧化物半導體膜109所包含的水、氫等脫離。另外，也可以不進行該加熱處理，而在後面的製程中進行的加熱處理中使氧化物半導體膜109所包含的水、氫等脫離。
接著，在氧化物半導體膜110a上形成一對電極113a、113b。另外，在形成一對電極113a、113b之後，為了去除蝕刻殘渣，較佳為進行洗滌處理。藉由進行該洗滌處理，可以抑制一對電極113a、113b的短路。藉由洗滌處理形成其一部分被蝕刻的氧化物半導體膜111b(參照圖12C)。
接著，如圖12D所示，在閘極絕緣膜105、氧化物半導體膜111b及一對電極113a、113b上形成氧化物半導體膜114。接著，對氧化物半導體膜114添加氧108。
作為添加到氧化物半導體膜114的氧108，使用氧自由基、氧原子、氧原子離子及氧分子離子等中的任一個以上。另外，作為對氧化物半導體膜114添加氧108的方法，有離子摻雜法、離子植入法等。
在對氧化物半導體膜114添加氧時，較佳為在氧原子離子的濃度分佈的峰值位於氧化物半導體膜114的條件下對氧化物半導體膜114添加氧。另外，雖然在氧化物半導體膜114的膜厚度薄時，氧有時也添加到氧化物半導體膜111b，但是藉由利用氧原子離子的濃度分佈的峰值位於氧化物半導體膜114的條件，能夠減少對氧化物半導體膜111b的損傷。也就是說，能夠減少氧化物半導體膜111b的缺陷量，從而抑制電晶體的電特性的變動。並且，以絕緣膜104與氧化物半導體膜106的介面的氧原子的添加量小於1×1021atoms/cm3、小於1×1020atoms/cm3或小於1×1019atoms/cm3的方式對氧化物半導體膜114添加氧，由此能夠減 少後面的加熱處理給氧化物半導體膜111b帶來的損傷，從而抑制電晶體的電特性的變動。
另外，當作為添加氧108的方法使用離子植入法時，藉由作為添加到氧化物半導體膜114的氧108使用氧分子離子，能夠減少對氧化物半導體膜114的損傷。
或者，也可以利用將氧化物半導體膜114暴露於在包含氧的氛圍中產生的電漿的電漿處理，對氧化物半導體膜114添加氧。
藉由上述製程，可以形成圖13A所示的添加有氧的氧化物半導體膜114a。
接著，進行加熱處理以使添加有氧的氧化物半導體膜114a中的氧的一部分移動到氧化物半導體膜111b，由此可以減少氧化物半導體膜111b的氧缺損。作為該氧化物半導體膜，圖13B示出氧化物半導體膜111c。另外，可以減少添加有氧的氧化物半導體膜114a的氧缺損。作為該氧化物半導體膜，圖13B示出氧化物半導體膜114b。
藉由上述製程可以減少氧化物半導體膜的氧缺損。另外，可以形成局部能階密度得到減少的氧化物半導體膜。
然後，與實施方式1同樣地對氧化物半導體膜114b的一部分進行蝕刻，由此可以形成氧化物半導體膜115d。另外，可以形成閘極絕緣膜117及閘極電極119(參照圖11C)。另外，可以形成絕緣膜121及絕緣膜123。
藉由上述製程，氧化物半導體膜的局部能階密度得到降低，由此可以製造電特性優良的電晶體。此外，還可以製造因時間經過或壓力測試而產生的電特性的變動小的可靠性高的電晶體。
〈變形例子1〉
參照圖14A至圖14C對與實施方式2不同的對氧化物半導體膜114添加氧的方法進行說明。
與實施方式2同樣地，在基板101上形成閘極電極103、閘極絕緣膜105、氧化物半導體膜107、氧化物半導體膜111b、一對電極113a、113b及氧化物半導體膜114。接著，在氧化物半導體膜114上形成絕緣膜116。接著，隔著絕緣膜116對氧化物半導體膜114添加氧108(參照圖14A)。
或者，也可以利用將絕緣膜116暴露於在包含氧的氛圍中產生的電漿的電漿處理，隔著絕緣膜116對氧化物半導體膜114添加氧。
藉由上述製程，可以形成圖14B所示的添加有氧的氧化物半導體膜114a及添加有氧的絕緣膜116a。
接著，進行加熱處理以使添加有氧的氧化物半導體膜114a及添加有氧的絕緣膜116a中的氧的一部分移動到氧化物半導體膜111b，由此可以減少氧化物半導體膜111b的氧缺損。作為該氧化物半導體膜，圖14C示出氧化物半導體膜111c。另外，可以減少添加有氧的氧化物半導體膜114a的氧缺損。作為該氧化物半導體膜，圖14C示出氧化物半導體膜114b。還可以減少添加有氧的絕緣膜116a的氧缺損。作為該絕緣膜，圖14C示出絕緣膜116b。
藉由上述製程可以減少氧化物半導體膜的氧缺損。另外，可以形成局部能階密度得到減少的氧化物半導體膜。
然後，與實施方式1同樣地對氧化物半導體膜114b的一部分進行蝕刻，由此可以形成氧化物半導體膜115a。另外，藉由對絕緣膜116b 的一部分進行蝕刻，可以形成閘極絕緣膜117。還可以形成閘極電極119。另外，可以形成絕緣膜121及絕緣膜123。
藉由上述製程，氧化物半導體膜的局部能階密度得到降低，由此可以製造電特性優良的電晶體。此外，還可以製造因時間經過或壓力測試而產生的電特性的變動小的可靠性高的電晶體。
本實施方式所示的結構和方法等可以與其他的實施方式及實施例所示的結構和方法等適當地組合而實施。
實施方式3
參照圖15A至圖15C說明其氧化物半導體膜的疊層結構與圖1A至圖1C所示的電晶體100所包括的氧化物半導體膜的疊層結構不同的電晶體。
圖15A所示的電晶體100f與圖1B所示的電晶體100的不同之處在於圖15A所示的電晶體100f不包括氧化物半導體膜115。也就是說，電晶體100f的特徵為包括與氧化物半導體膜111、一對電極113a、113b及閘極電極119接觸的閘極絕緣膜117。
另外，作為圖15A所示的電晶體100f的製造方法，可以適當地採用實施方式1所示的氧化物半導體膜111的製造方法。
圖15B所示的電晶體100g與圖1B所示的電晶體100的不同之處在於圖15B所示的電晶體100g不包括氧化物半導體膜107。也就是說，電晶體100g的特徵為包括與閘極電極103及氧化物半導體膜111接觸的閘極絕緣膜105。
另外，作為圖15B所示的電晶體100g的製造方法，可以適當地採 用實施方式2所示的氧化物半導體膜111c的製造方法。
圖15C所示的電晶體100h與圖1B所示的電晶體100的不同之處在於圖15C所示的電晶體100h包括氧化物半導體膜111與一對電極113a、113b之間的氧化物半導體膜115e。也就是說，電晶體100h包括與氧化物半導體膜111、一對電極113a、113b及閘極絕緣膜117接觸的氧化物半導體膜115e，該氧化物半導體膜115e的特徵為其設置在氧化物半導體膜111與一對電極113a、113b之間。
另外，作為圖15C所示的電晶體100h的製造方法，可以適當地採用實施方式1或/及實施方式2所示的氧化物半導體膜111的製造方法。
本實施方式所示的結構和方法等可以與其他的實施方式及實施例所示的結構和方法等適當地組合而實施。
實施方式4
在本實施方式中，對電晶體所包括的氧化物半導體膜及與該氧化物半導體膜接觸的氧化物絕緣膜中的缺陷以及電晶體特性的劣化進行說明。
〈1.NOx〉
首先，對與氧化物半導體膜接觸的氧化物絕緣膜所包括的氮氧化物(下面，記載為NOx(x=0以上且2以下，較佳為1以上且2以下))進行說明。
〈1-1.氧化物絕緣膜中的NOx的遷移能階〉
首先，說明固體中的點缺陷的遷移能階。遷移能階是說明在能帶間隙中形成能階的雜質或缺陷(下面，記載為缺陷D)的帶電狀態的概念，其藉由缺陷的形成能量算出。也就是說，遷移能階與施體能階 或受體能階是相似的概念。
對缺陷D的帶電狀態的形成能量與遷移能階的關係進行說明。缺陷D因帶電狀態而形成能量不同，也依賴於費米能量。將缺陷釋放一個電子的狀態表示為D+，俘獲一個電子的狀態表示為D-，電子不移動的狀態表示為D0。
圖16A示出缺陷D+、缺陷D0、缺陷D-的每一個的形成能量與遷移能階的關係。另外，圖16B示出在缺陷D在中性態下具有被一個電子佔有的軌域的情況下的缺陷D+、缺陷D0、缺陷D-的電子配置。
在圖16A中，點線表示缺陷D+的形成能量，實線表示缺陷D0的形成能量，虛線表示缺陷D-的形成能量。遷移能階表示缺陷D的不同帶電狀態的形成能量變為相等的費米能階的位置。將缺陷D+與缺陷D0的形成能量變為相等的費米能階的位置(即點線與實線的交點的位置)表示為ε(+/0)，缺陷D0與缺陷D-的形成能量變為相等的費米能階的位置(即實線與虛線的交點的位置)表示為ε(0/-)。
接著，圖17示出使費米能階發生變化時的缺陷的在能量上穩定的帶電狀態的變化的示意圖。在圖17中，雙點劃線表示費米能階。另外，圖17的右圖示出圖17的左圖中的(1)、(2)、(3)為費米能階的情況的帶圖。
藉由得知固體的遷移能階，可以定性地理解在以費米能階為參數時，在每一個費米能階中缺陷在怎樣的帶電狀態下能量性地穩定。
接著，作為與氧化物半導體膜接觸的氧化物絕緣膜的典型例子使用氧氮化矽(SiON)，藉由計算對氧氮化矽中的缺陷能階以及起因於該缺陷能階的ESR信號進行了驗證。明確而言，藉由對向氧化矽(SiO2)中引入了NO2、N2O、NO及N原子的模型進行NO2、N2O、NO及N原 子的遷移能階的調查，驗證了NO2、N2O、NO及N原子是否有可能成為電晶體的電子陷阱。
在計算中，作為模型使用低溫型石英(α-quartz)結晶結構的SiO2(c-SiO2)。圖18示出沒有缺陷的c-SiO2的結晶模型。
首先，對使c-SiO2的單位晶格在所有軸的方向上大了一倍的72原子模型進行了晶格常數以及各原子座標的結構最佳化計算。在計算中，使用第一原理計算軟體的VASP(The Vienna Ab initio simulation package)。另外，利用投影綴加波(PAW：Projector Augmented Wave)法計算內殼層電子的效果，作為泛函使用Heyd-Scuseria-Ernzerhof(HSE)DFT雜化泛函(HSE06)。下面示出計算條件。
最佳化後的c-SiO2模型的能帶間隙為8.97eV，該值接近實驗值的9.0eV。
接著，對在上述c-SiO2模型中的結晶結構內的空間(晶格內的間隙位置)引入了NO2、N2O、NO或N原子的每個模型進行結構的最佳化計算。在此，在如下三種情況下對各模型分別進行最佳化計算：模型整體為+1價的情況(電荷：+1)；模型整體為電中性(0價)的情況(電荷：中性)；以及模型整體為-1價的情況(電荷：-1)。但是，確認到施 加在模型整體的電荷在電子的基態下分別局部存在於包含NO2、N2O、NO及N原子的缺陷。
首先，圖19示出對在c-SiO2模型的晶格內的間隙位置引入了NO2的模型進行最佳化計算之後的結構及NO2分子的結構參數。注意，在圖19中，作為參考例子，也示出氣相狀態下的NO2分子的結構參數。
一般而言，不是電中性的分子大多被稱為分子離子等，但在此論及的是被引入晶格內部的分子，與氣相狀態的情況不同，因此出於難以定量分子的化合價等理由，為了方便起見，將不是電中性的分子也稱為分子。
由圖19觀察到如下傾向：在引入NO2分子時，模型的電荷為+1時的NO2分子幾乎為直線狀，模型的電荷為中性、-1時的O-N-O鍵角按該順序逐漸變小。該NO2分子的結構變化幾乎與改變氣相中的孤立分子的電荷數時的鍵角的變化相等，由此可以推測假設的電荷幾乎都來源於NO2分子，並且SiO2中的NO2分子以接近孤立分子的狀態存在。
接著，圖20示出對在c-SiO2模型的晶格內的間隙位置引入了N2O的模型進行最佳化計算之後的結構及N2O分子的結構參數。注意，在圖20中，作為參考例子，也示出氣相狀態下的N2O分子的結構參數。
由圖20可見，模型的電荷為+1時和為中性時的N2O分子的結構為幾乎相同的直線狀。另一方面，當模型的電荷為-1時，N2O分子為曲折的結構，並且N-O間距離比其他兩個2條件長。可以認為這是因為電子進入了N2O分子的π*軌域的LUMO能階。
接著，圖21示出對在c-SiO2模型的晶格內的間隙位置引入了NO的模型進行最佳化計算之後的結構及NO分子的結構參數。
由圖21可知，模型的電荷為+1時的N-O間距離短，相反地模型的電荷為-1時的N-O間距離長。可以推測這表示：當氣相狀態的NO分子的電荷為+1、0或-1時，N-O鍵合的鍵級分別為3.0、2.5或2.0，在電荷為+1時鍵級最大。由此，可以推測SiO2中的NO分子在接近孤立分子的狀態下穩定地存在。
最後，圖22示出在對c-SiO2模型的晶格內的間隙位置引入了N原子的模型進行最佳化計算之後的結構。
由圖22可知，在任一種帶電狀態下，與作為孤立原子存在於晶格內的間隙位置相比，N原子藉由與SiO2中的原子鍵合而更能夠在能量上穩定。
接著，對各模型進行了遷移能階的計算。
在此，在其結構中具有缺陷D的模型中，在電荷q的狀態與電荷q’的狀態之間遷移的遷移能階ε(q/q’)可以由以下算式1算出。
在此，Etot(Dq)表示具有電荷q的缺陷D的模型的總能量，Etot(bulk)表示沒有缺陷的模型的總能量，ni表示有助於缺陷的原子i的個數，μi表示原子i的化學勢，εVBM表示沒有缺陷的模型中的價帶頂的能量，△Vq表示關於靜電勢的修正項，Ef表示費米能量。
圖23是記載有由上述公式得到的遷移能階的帶圖。作為氧化物半導體膜，使用了利用原子個數比為In：Ga：Zn=1：1：1的金屬氧化物形成的In-Ga-Zn膜(以下，稱為IGZO(111))。另外，除了上述四個模型的帶圖，在圖23中還明確地示出IGZO(111)的帶圖。圖23中的數值單位為eV。
在圖23中，各遷移能階的值都以SiO2的價帶頂為基準(0.0eV)。在此雖然作為SiO2的電子親和力使用參考值，但在接合SiO2與IGZO(111)的情況下的每個能帶的位置關係實際上有時受SiO2的電子親和力的影響。
將在模型的電荷為+1的狀態與模型的電荷為0的狀態之間遷移的遷移能階記載為(+/0)，將在模型的電荷為0的狀態與模型的電荷為-1的狀態之間遷移的遷移能階記載為(0/-)。
由圖23可知，在SiO2內引入了NO2分子的模型中，在相當於IGZO(111)的能帶間隙內的位置存在(+/0)及(0/-)的兩個遷移能階，其有可能與電子的俘獲．解俘獲有關。在SiO2內引入了NO分子的模型以及SiO2內引入了N原子的模型中，都在相當於IGZO(111)的能帶間隙內的位置存在(+/0)的遷移能階。另一方面，可以推測：在SiO2內引入了N2O分子的模型的遷移能階都存在於IGZO(111)的能帶間隙的外側，並且無論費米能階的位置如何都作為中性分子穩定地存在。
由上述結果可知，與電晶體的臨界電壓向正方向漂移的主要原因的電子的俘獲．解俘獲有關的包含氮的晶格內的間隙位置的分子在IGZO(111)的能帶間隙內的導帶一側的位置具有遷移能階。在此，明顯地示出：在IGZO(111)的能帶間隙內的導帶一側的位置具有遷移能階的分子很有可能是NO2分子或NO分子，或者其兩者。
〈1-2.ESR信號的驗證〉
鑒於上述遷移能階的計算結果，下面藉由計算求出NO2分子的ESR信號。在此，對SiO2內的O原子被N原子取代的模型也進行了同樣的驗證。
在此，N原子具有七個電子，O原子具有八個電子，因此NO2分子的電子為開殼層結構。因此，由於中性的NO2分子具有孤立電子，所以能夠利用ESR進行測定。當SiO2中的O原子被N原子取代時，在N原子周圍只有兩個Si，由於N具有懸空鍵，所以同樣能夠利用ESR進行測定。另外，由於14N具有一個核自旋，所以與14N有關的ESR信號的峰值分裂為三個。此時，ESR信號的分裂寬度為超精細耦合常數。
於是，藉由計算驗證了氧化物絕緣膜的ESR信號分裂為三個的原因是在於NO2分子還是在於SiO2內的取代O原子的N原子。由於在使用SiO2的結晶結構作為模型時計算量龐大，所以在此使用如圖24A和圖24B所示的兩種團簇結構(cluster structure)的模型，在對它們進行結構的最佳化之後，計算了g值和超精細耦合常數。圖24A示出中性狀態的NO2分子的模型，圖24B示出具有Si-N-Si鍵合的團簇模型。在圖24B所示的模型中，使用以H原子使Si原子的懸空鍵終止的團簇模型。
在模型的結構最佳化以及其結構被最佳化的模型的g值及超精細耦合常數的計算中使用ADF(Amsterdam Density Functional：阿姆斯特丹密度泛函)軟體。在模型的結構構造最佳化以及其結構被最佳化的模型的g值及超精細耦合常數的計算中，作為泛函使用“GGA：BP”，作為基函數使用“QZ4P”，作為Core Type使用“None”。另外，在計算g值及超精細耦合常數時，將“Spin-Orbit”認作為相對論效應，作為ESR/EPR的計算方法選擇“g & A-Tensor(full SO)”。下面示出計算條件。
作為結構最佳化的結果，首先，圖24A所示的NO2分子的N-O鍵長為0.1205nm，O-N-O鍵角為134.1°。這些值接近於NO2分子的實驗值：鍵長0.1197nm、鍵角134.3°。另外，圖24B所示的Si-N-Si團簇模型的Si-N鍵長為0.172nm，Si-N-Si鍵角為138.3°。這些值接近於藉由第一原理計算使SiO2結晶中的O原子被N原子取代而進行結構最佳化計算之後的結構中的Si-N鍵長0.170nm、Si-N-Si鍵角139.0°的值。
下面示出計算出的g值及超精細耦合常數的值。
如上所述，超精細耦合常數A對應於ESR信號的間隔(也稱為峰值的分裂寬度)。由表3可知，NO2分子的超精細耦合常數A的平均值為5mT左右。另一方面，在Si-N-Si團簇模型的超精細耦合常數A中，只有A_x是正的值，該值為3mT左右。圖45A及圖45B分別示出由g值及超精細耦合常數A求出的NO2及Si-N-Si的ESR譜。
由該結果可知，在X能帶的ESR測定中，具有三個信號、大約為5mT的超精細結構常數及大約為2的g值的ESR譜很有可能起因於SiO2結晶中的NO2分子。在三個信號中，中間的信號的g值大約為2。
〈1-3.電晶體的劣化機制的考察〉
下面，根據上述結果，對在進行正閘極BT應力測試(+GBT)時電晶體的臨界電壓向正方向漂移的現象的機制進行考察。
參照圖25進行機制考察。圖25示出氧氮化矽膜(SiON)、氧化物半導體膜(OS)、閘極絕緣膜(GI)以及閘極(GE)依次層疊的結構。在此，對氧化物半導體膜(OS)的背後通道一側的氧氮化矽膜SiON包含氮氧化物的情況進行說明。
首先，當對電晶體進行正閘極BT應力測試(+GBT)時，氧化物半導體膜OS的閘極絕緣膜GI一側及氧氮化矽膜SiON一側的電子密度變大。另外，氧化物半導體膜OS的氧氮化矽膜SiON一側的電子密度比閘極絕緣膜GI一側小。當氧氮化矽膜SiON所包含的NO2分子或NO分子擴散到閘極絕緣膜GI與氧化物半導體膜OS的介面以及氧化物半導體膜OS與氧氮化矽膜SiON的介面時，被正閘極BT應力測試(+GBT)感應的閘極絕緣膜GI一側及背後通道一側的電子被俘獲。其結果，被俘獲的電子停留在閘極絕緣膜GI與氧化物半導體膜OS的介面以及氧化物半導體膜OS與氧氮化矽膜SiON的介面附近，因此電晶體的臨界電壓向正方向漂移。
也就是說，在與氧化物半導體膜接觸的氧氮化矽膜中，所含的氮氧化物的濃度越低，則越可以抑制電晶體的臨界電壓的變動。在此，作為與氧化物半導體膜接觸的氧氮化矽膜，有與背後通道一側接觸的保護膜及閘極絕緣膜等。藉由以與氧化物半導體膜接觸的方式設置氮氧化物的含量極低的氧氮化矽膜，可以實現可靠性極高的電晶體。
實施方式5
〈氧化物半導體的結構〉
下面，對氧化物半導體的結構進行說明。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶氧化物半導體、nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)、a-like OS(amorphous like Oxide Semiconductor)以及非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
作為非晶結構的定義，一般而言，已知：它處於亞穩態並沒有被固定化，具有各向同性而不具有不均勻結構等。也可以換句話說為非晶結構的鍵角不固定，具有短距離秩序性而不具有長距秩序性。
從相反的觀點來看，不能將實質上穩定的氧化物半導體稱為完全非晶(completely amorphous)氧化物半導體。另外，不能將不具有各向同性(例如，在微小區域中具有週期結構)的氧化物半導體稱為完全非晶氧化物半導體。注意，a-like OS在微小區域中具有週期結構，但是同時具有空洞(也稱為void)，並具有不穩定結構。因此，a-like OS在物性上近乎於非晶氧化物半導體。
〈CAAC-OS〉
首先，對CAAC-OS進行說明。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察所得到的CAAC-OS的明視野影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中，觀察到多個顆粒。然而，在高解析度TEM影像中，觀察不到顆粒與顆粒之間的明確的邊界，即晶界(grain boundary)。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。
下面，對利用TEM觀察的CAAC-OS進行說明。圖47A示出從大致平行於樣本面的方向觀察所得到的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。將利用球面像差校正功能所得到的高解析度TEM影像特別稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等得到Cs校正高解析度TEM影像。
圖47B示出將圖47A中的區域(1)放大的Cs校正高解析度TEM影像。由圖47B可以確認到在顆粒中金屬原子排列為層狀。各金屬原子層具有反映了形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS的頂面的凸凹的配置並以平行於CAAC-OS的被形成面或頂面的方式排列。
如圖47B所示，CAAC-OS具有特有的原子排列。圖47C是以輔助線示出特有的原子排列的圖。由圖47B和圖47C可知，一個顆粒的尺寸為1nm以上，或者為3nm以上，由顆粒與顆粒之間的傾斜產生的空隙的尺寸為0.8nm左右。因此，也可以將顆粒稱為奈米晶(nc：nanocrystal)。注意，也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals：c軸配向奈米晶)的氧化物半導體。
在此，根據Cs校正高解析度TEM影像，將基板5120上的CAAC-OS的顆粒5100的配置示意性地表示為推積磚塊或塊體的結構(參照圖47D)。在圖47C中觀察到的在顆粒與顆粒之間產生傾斜的部分相當於圖47D所示的區域5161。
圖48A示出從大致垂直於樣本面的方向觀察所得到的CAAC-OS的平面的Cs校正高解析度TEM影像。圖48B、圖48C和圖48D分別示出將圖48A中的區域(1)、區域(2)和區域(3)放大的Cs校正高解析度TEM影像。由圖48B、圖48C和圖48D可知在顆粒中金屬原子排列為三角形狀、四角形狀或六角形狀。但是，在不同的顆粒之間金屬原子的排列沒有規律性。
接著，說明使用X射線繞射(XRD：X-Ray Diffraction)裝置進行分析的CAAC-OS。例如，當利用out-of-plane法分析包含InGaZnO4結晶的CAAC-OS的結構時，如圖49A所示，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS中的結晶具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。
注意，當利用out-of-plane法分析CAAC-OS的結構時，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值表示CAAC-OS中的一部分包含不具有c軸配向性的結晶。較佳的是，在利用out-of-plane法分析的CAAC-OS的結構中，在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時，在2θ為56°附近時出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在CAAC-OS中，即使將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件 下進行分析(Φ掃描)，也如圖49B所示的那樣觀察不到明確的峰值。相比之下，在InGaZnO4的單晶氧化物半導體中，在將2θ固定為56°附近來進行Φ掃描時，如圖49C所示的那樣觀察到來源於相等於(110)面的結晶面的六個峰值。因此，由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著，說明利用電子繞射進行分析的CAAC-OS。例如，當對包含InGaZnO4結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子線時，可能會獲得圖50A所示的繞射圖案(也稱為選區穿透式電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4結晶的(009)面的斑點。因此，由電子繞射也可知CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖50B示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子線時的繞射圖案。由圖50B觀察到環狀的繞射圖案。因此，由電子繞射也可知CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為圖50B中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外，可以認為圖50B中的第二環起因於(110)面等。
如上所述，CAAC-OS是結晶性高的氧化物半導體。因為氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，所以從相反的觀點來看，可以說CAAC-OS是雜質或缺陷(氧缺損等)少的氧化物半導體。
此外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打亂氧化物半導體的原子排列，導致結晶性下降。
當氧化物半導體包含雜質或缺陷時，其特性有時因光或熱等會發生變動。包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。另外，氧化物半導體中的氧缺損有時會成為載子陷阱或因俘獲氫而成為載子發生源。
雜質及氧缺損少的CAAC-OS是載子密度低的氧化物半導體。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。CAAC-OS的雜質濃度和缺陷態密度低。即，可以說CAAC-OS是具有穩定特性的氧化物半導體。
〈nc-OS〉
接著說明nc-OS。
在nc-OS的高解析度TEM影像中有能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。nc-OS所包含的結晶部的尺寸大多為1nm以上且10nm以下或1nm以上且3nm以下。注意，有時將其結晶部的尺寸大於10nm且是100nm以下的氧化物半導體稱為微晶氧化物半導體。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結晶部稱為顆粒。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。例如，當利用使用其束徑比顆粒大的X射線的out-of-plane法對nc-OS進行結構分析時，檢測不到表示結晶面的峰值。在使用其束徑比顆粒大(例如，50nm以上)的電子射線對nc-OS進行電子繞射時，觀察到類似光暈圖案的繞射圖案。另一方面，在使用其束徑近於顆粒或者比顆粒小的電子射線對nc-OS進行奈米束電子 繞射時，觀察到斑點。另外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。
如此，由於在顆粒(奈米晶)之間結晶定向都沒有規律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷態密度比a-like OS或非晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以，nc-OS的缺陷態密度比CAAC-OS高。
〈a-like OS〉
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。
在a-like OS的高解析度TEM影像中有時觀察到空洞。另外，在高解析度TEM影像中，有能夠明確地觀察到結晶部的區域和不能觀察到結晶部的區域。
由於a-like OS包含空洞，所以其結構不穩定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構，下面示出電子照射所導致的結構變化。
作為進行電子照射的樣本，準備a-like OS(記載為樣本A)、nc-OS(記載為樣本B)和CAAC-OS(記載為樣本C)。每個樣本都是In-Ga-Zn氧化物。
首先，取得各樣本的高解析度剖面TEM影像。由高解析度剖面TEM影像可知，每個樣本都具有結晶部。
注意，如下那樣決定將哪個部分作為一個結晶部。例如，已知InGaZnO4結晶的單位晶格具有包括三個In-O層和六個Ga-Zn-O層的九個層在c軸方向上以層狀層疊的結構。這些彼此靠近的層的間隔與(009)面的晶格表面間隔(也稱為d值)是幾乎相等的，由結晶結構分析求出其值為0.29nm。由此，可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分作為InGaZnO4結晶部。每個晶格條紋對應於InGaZnO4結晶的a-b面。
圖51示出調查了各樣本的結晶部(22個部分至45個部分)的平均尺寸的例子。注意，結晶部尺寸對應於上述晶格條紋的長度。由圖51可知，在a-like OS中，結晶部根據電子的累積照射量逐漸變大。明確而言，如圖51中的(1)所示，可知在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核)在累積照射量為4.2×108e-/nm2時生長到2.6nm左右。另一方面，可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×108e-/nm2的範圍內，結晶部的尺寸都沒有變化。明確而言，如圖51中的(2)及(3)所示，可知無論電子的累積照射量如何，nc-OS及CAAC-OS的平均結晶部尺寸都分別為1.4nm左右及2.1nm左右。
如此，有時電子照射引起a-like OS中的結晶部的生長。另一方面，可知在nc-OS和CAAC-OS中，幾乎沒有電子照射所引起的結晶部的生長。也就是說，a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
此外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且小於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且小於100%。注意，難以形成 其密度小於單晶氧化物半導體的密度的78%的氧化物半導體。
例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且小於5.9g/cm3。另外，例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且小於6.3g/cm3。
注意，有時不存在相同組成的單晶氧化物半導體。此時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均估計出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為儘可能減少所組合的單晶氧化物半導體的種類來估計密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上的疊層膜。
本實施方式所示的結構和方法等可以與其他的實施方式及實施例所示的結構和方法等適當地組合而實施。
實施方式6
在本實施方式中，參照圖式對一種半導體裝置(記憶體裝置)的一個例子進行說明，該半導體裝置(記憶體裝置)使用本發明的一個方式的電晶體，即使在沒有電力供應的情況下也能夠保持儲存內容，並且對寫入次數也沒有限制。
圖26A示出半導體裝置的剖面圖。另外，圖26B示出半導體裝置所包括的記憶單元760的電路圖。
圖26A及圖26B所示的半導體裝置在其下方包括使用基板700的電晶體750，在其上方包括使用氧化物半導體的電晶體200及電容元件230。
作為基板700，可以採用使用矽或碳化矽等的單晶半導體基板或多晶半導體基板、使用矽鍺等的化合物半導體基板、SOI基板等。使用半導體基板形成的電晶體容易進行高速工作。
在本實施方式中，作為基板700的例子示出n型單晶矽基板。電晶體750是在基板700中形成通道的電晶體。另外，電晶體750包括通道形成區753、用作LDD(Lightly Doped Drain：輕摻雜汲極)區或擴展區(extension region)的p型雜質區754、用作源極區域或汲極區域的p型雜質區755、閘極絕緣膜752、閘極電極751。另外，p型雜質區755的雜質濃度比p型雜質區754高。在閘極電極751的側面設置有側壁絕緣膜756，藉由將閘極電極751及側壁絕緣膜756用作遮罩，可以以自對準的方式形成p型雜質區754及p型雜質區755。
另外，電晶體750與形成在基板700上的其他電晶體被元件分離區789分開。另外，在閘極電極751及側壁絕緣膜756的周圍形成有絕緣膜790及絕緣膜791。
在絕緣膜791上形成閘極電極103、導電膜203及導電膜204。另外，導電膜203與電晶體750的閘極電極751連接。
在閘極電極103、導電膜203和導電膜204之間形成絕緣膜205。作為絕緣膜205可以適當地使用與實施方式1所示的閘極絕緣膜105同樣的材料。
在絕緣膜205上形成使閘極電極103、導電膜203及導電膜204都露出一部分的絕緣膜206。
藉由作為絕緣膜206使用能夠阻擋水及氫的絕緣膜，可以防止基板700與絕緣膜206之間的水及氫擴散到電晶體200所包括的氧化物半導體膜。可以以選自氧化鋁、氧化氮化鋁、氮化矽、氮氧化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鉿、氧化鉭中的材料的單層或疊層來形成絕緣膜206。
在閘極電極103、導電膜203、導電膜204及絕緣膜206上形成閘極絕緣膜105。電晶體200所包括的一對電極中的一個電極113h藉由形成在閘極絕緣膜105的開口與導電膜204電連接。
在絕緣膜791上形成包括閘極電極103、閘極絕緣膜105、一對電極113g、113h及閘極電極119的電晶體200。作為電晶體200可以適當地使用實施方式1至實施方式5所示的電晶體。在此，作為電晶體200使用圖9所示的電晶體。
絕緣膜121形成在電晶體200及絕緣膜206上。作為絕緣膜121可以適當地使用實施方式1所示的絕緣膜121。
在絕緣膜121上形成有絕緣膜123。作為絕緣膜123，可以使用與實施方式1所示的絕緣膜123同樣的材料及方法形成。另外，在形成在絕緣膜123及絕緣膜121的開口處形成有插頭127b。插頭127b與電極113h電連接。
作為平坦化絕緣膜在絕緣膜123及插頭127b上形成有絕緣膜215。作為絕緣膜215，可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸樹脂、苯并環丁烯類樹脂、聚醯胺或環氧樹脂等。此外，除了上述有 機材料以外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，還可以藉由層疊多個由這些材料形成的絕緣膜來形成絕緣膜215。
矽氧烷類樹脂相當於以矽氧烷類材料為起始材料而形成的包含Si-O-Si鍵的樹脂。矽氧烷類樹脂還可以使用有機基(例如烷基或芳基)或氟基作為取代基。此外，有機基也可以包括氟基團。
對絕緣膜215的形成方法沒有特別的限制，根據其材料利用濺射法、SOG法、旋塗、浸塗、噴塗、液滴噴射法(噴墨法)、印刷法(網版印刷、平板印刷等)等形成即可。藉由將絕緣膜215的焙燒製程兼作其他加熱處理製程，能夠高效地製造半導體裝置。
另外，也可以利用與實施方式1所示的絕緣膜123同樣的材料及方法形成絕緣膜215，然後對絕緣膜215進行CMP處理。
另外，插頭216形成在絕緣膜215上且藉由形成在絕緣膜215的開口與插頭127b電連接。
閘極電極751與導電膜203電連接。另外，電晶體750所包括的p型雜質區755之一與電晶體770(參照圖26B)電連接，p型雜質區755的另一個與佈線SL(參照圖26B)電連接。另外，電極113h與佈線BL(參照圖26B)電連接，電極113g與節點FN(參照圖26B)電連接，閘極電極119與佈線WWL(參照圖26B)電連接，閘極電極103與佈線BGL(參照圖26B)電連接。
在此，電晶體750的通道區域形成於其中的區域的半導體材料與電晶體200的通道區域形成於其中的區域的半導體材料較佳為具有不同的禁止帶寬度。例如，當將氧化物半導體用於電晶體200的通道區域形成於其中的區域的半導體材料時，較佳為將除了氧化物半導體以 外的半導體材料用於電晶體750的通道區域形成於其中的區域的半導體材料。例如，使用結晶矽等氧化物半導體以外的半導體材料的電晶體比使用氧化物半導體的電晶體容易進行高速工作。使用氧化物半導體的電晶體的關態電流小，因此能夠長時間保持電荷。
例如，與將氧化物半導體用於通道區域形成於其中的區域的半導體材料的電晶體相比，將結晶矽用於電晶體的通道區域形成於其中的區域的半導體材料的電晶體更能夠高速工作。因此，藉由將該電晶體用作讀出用電晶體，可以進行資料的高速讀出。
另外，雖然在上述說明中上述電晶體都是p通道型電晶體，但是當然也可以使用n通道型電晶體。只要沒有特別說明，用於半導體裝置的材料或半導體裝置的結構等半導體裝置的具體構成要素就不必侷限於此。
電晶體200是將氧化物半導體用於通道區域形成於其中的區域的半導體材料的電晶體。由於電晶體200的關態電流小，所以能夠利用該特性長期保持儲存內容。也就是說，能夠實現不需要更新工作或更新工作的頻率極低的半導體記憶體裝置，因此可以充分地降低耗電量。
另外，如圖26A所示，可以在形成電晶體750的基板上形成電晶體200及電容元件230，因此可以提高半導體裝置的集成度。
圖26B示出記憶單元760的電路圖。記憶單元760包括電晶體200、電晶體750、電容元件230及電晶體770。
電晶體200的通道形成於其中的區域包括氧化物半導體膜。因此，電晶體200的關態電流極小(關態電阻極高)。由於電晶體200在寫入資料時開啟，所以也稱為寫入電晶體。電晶體200是n型或p型的電晶 體，下面說明電晶體為n型的情況。
電晶體200是雙閘極結構，閘極中的一個與佈線WWL電連接。佈線WWL可以用作寫入字線。此外，另一個閘極與佈線BGL電連接。另一個閘極也可以是一直保持固定的電位的結構。
電晶體200的源極和汲極中的一個與佈線BL電連接。佈線BL可以用作位元線。
電晶體200的源極和汲極中的另一個與電容元件230的一個電極電連接。電容元件230的另一個電極與佈線CL電連接。另外，電晶體200的源極和汲極中的另一個與電晶體750的閘極電連接。
此外，藉由使佈線CL的電位變動，電晶體750的閘極(節點FN)的電位變動。佈線CL也稱為電容線。
電晶體750是p通道電晶體。電晶體750的通道形成區可以使用氧化物半導體、矽等各種材料形成。電晶體750的源極和汲極中的一個與電晶體770的源極和汲極中的一個連接。電晶體750的源極和汲極中的另一個與佈線SL電連接。
電晶體770的源極和汲極中的另一個與佈線BL電連接。電晶體770的閘極與佈線RWL電連接。電晶體770用來在讀出資料時使電晶體750與佈線BL導通，也稱為選擇電晶體。
佈線SL能夠用作源極線或電源線。佈線SL較佳為保持為固定的電位。注意，也可以在開啟/關閉電源時變動電位。
在圖26B所示的記憶單元760中，資料作為節點FN的電位被保持。若電晶體200的關態電阻充分高，則可以在長期間保持資料。在理論 上來看，資料的保持期間取決於節點FN與其他節點之間的所有電容(包括電容元件230)以及節點FN與其他節點之間的所有電阻(包括電晶體200的關態電阻)。
例如，當電容為30fF、電阻為1×1022Ω時，時間常數為9.5年，因此10年後，節點FN的電位(與參考電位的差)會降低到最初的35%左右。需要即使在電位如此下降的情況下也正確地讀出資料的讀出方法。
下面，參照圖27說明對記憶單元760寫入資料的工作以及從記憶單元760讀出資料的工作。此外，電晶體750及電晶體770的臨界值低於0且高於-VDD。
〈寫入工作〉
在電晶體200開啟時，按照資料設定作為位元線的佈線BL的電位來進行資料的寫入。這基本上與對DRAM的資料的寫入方法相同。電晶體200由於其臨界值等與電晶體750及電晶體770不同，所以這裡當使電晶體200開啟時，將其閘極的電位(佈線WWL的電位)設定為VOS_H，當使電晶體200關閉時，將其閘極的電位設定為VOS_L。此外，也可以滿足VOS_L=GND(<VDD)。
這裡，當寫入資料“0”(二值之一)時將佈線BL的電位設定為GND，而當寫入資料“1”(二值的另一個)時將佈線BL的電位設定為VDD。佈線WWL的電位在圖27所示的時間T1開始上升，電晶體200成為開啟狀態。其結果是，節點FN的電位對應於資料。例如，當寫入資料“0”時，節點FN的電位成為GND，當寫入資料“1”時成為VDD。佈線WWL的電位在時間T2開始下降，電晶體200成為關閉狀態，寫入結束。注意，當電晶體200成為關閉狀態時，因電晶體200的閘極(及佈線WWL)與節點FN之間的電容耦合而使節點FN的電位稍微降低。
注意，較佳為在寫入時在佈線BL與佈線SL之間不使電流流過。例如，也可以消除佈線BL與佈線SL之間的電位差。就是說，較佳為與佈線BL同樣地使佈線SL的電位根據資料變動。
更有效的方法是將佈線RWL的電位設定為使電晶體770成為關閉狀態的電位。這裡，將佈線BL、佈線SL的電位設定為GND以上且VDD以下。因此，當將佈線RWL的電位設定為VDD時，電晶體770成為關閉狀態。注意，在本實施方式中，佈線SL的電位在準備期間以外保持為VDD，但也可以成為其他電位。
〈保持工作〉
當保持資料時，使電晶體200成為關閉狀態。圖27中的時間T3至時間T4示出關閉電源狀態下的保持資料的期間(待命期間)。此外，在待命期間所有佈線的電位變為相同(這裡為GND)。在此，當節點FN的電位比GND高時，節點FN的電位逐漸降低。
當寫入有資料“0”時，由於節點FN的電位近於GND，所以變動不成問題。但是，當寫入有資料“1”時，最初節點FN的電位值近於VDD，但隨著時間經過該電位會降低。將電位的降低量稱為△V。也就是說，資料保持期間後的節點FN的電位(電晶體750的閘極的電位)是(VDD-△V)。在上述條件中，若保持期間是一年左右，電位的降低量則為10%左右，但在10年之後，如上述那樣會降低到最初的35%。也就是說，△V=0.65×VDD。這裡，在保證資料保持的期間過後，在節點FN的電位值成為最低值的情況下，成為(VDD-△VMAX)。
〈讀出工作〉
作為讀出資料的工作，使佈線BL與佈線SL的電位不同，然後使電晶體770成為開啟狀態，由此判斷在電晶體750的源極與汲極之間電流是否流過。電晶體750的開啟狀態因節點FN的電位而不同，由此可 以判斷被寫入的資料。
明確而言，將佈線RWL的電位設定為適當的值(這裡，VDD)，使電晶體770成為關閉狀態，且將佈線SL的電位設定為VDD。將佈線BL預充電為適當的電位(這裡，GND)，然後使其處於浮動狀態。並且，在將佈線CL的電位設定為適當的值(這裡為α，且GND<α<VDD)。
直到此前，當寫入有資料“0”時，節點FN的電位近於GND，佈線CL的電位從GND上升到α，利用藉由電容元件230的電容耦合，電位幾乎成為α。此外，當寫入有資料“1”時，節點FN的電位幾乎成為(VDD-△V+α-GND)。然後，在時間T5將佈線RWL的電位設定為適當的值(這裡，GND)，由此使電晶體770成為開啟狀態。
這裡，為了正確地讀出資料，當寫入有資料“0”時，電晶體750處於開啟狀態，需要佈線BL的電位從GND上升到VDD，當寫入有資料“1”時，處於關閉狀態，需要佈線BL的電位仍是GND。
由此，當將電晶體750的臨界值設定為Vth時，需要滿足α<VDD+Vth及VDD-△V+α-GNDVDD+Vth的兩個不等式。就是說，GND+△V+VthGND+△VMAX+Vthα<VDD+Vth。
例如，當VDD=+1.8[V]、GND=0[V]、Vth=-0.5[V]、△VMAX=1.2[V]時，0.7[V]α<1.3[V]即可。或者，當VDD=+0.9[V]、GND=0[V]、Vth=-0.4[V]、△VMAX=0.6[V]時，0.2[V]α<0.5[V]即可。
此外，α是被要求的範圍內的任意值，也可以使用VDD與GND的平均值(也稱為VDD/2)或者將VDD與GND之差分成N等份的值與GND相加的總和(也稱為VDD/N，注意N=3、4、5、…)。在前者的例子中，VDD/2是0.9[V]，在後者的例子中VDD/3是0.3[V]。這些值都在所要求的數值範圍內。
像這樣，在待命期間中，當節點FN的電位比最初的電位降低了60%以上時(成為最初的電位的40%以下時)，較佳為藉由當讀出時適當地提高佈線CL的電位，以提高節點FN的電位。
此外，當資料為“1”時最初寫入的電位是VDD，但輸出到佈線CL的電位卻是GND。需要注意如上述那樣使資料反轉而輸出。
在本實施方式所示的半導體裝置中，藉由使用其通道形成區域包含氧化物半導體的關態電流極小的電晶體，可以極長期地保持儲存內容。換言之，因為不需要進行更新工作，或者，可以使更新工作的頻率變得極低，所以可以充分降低功耗。另外，即使在沒有電力供給的情況下(注意，較佳為固定電位)，也可以長期保持儲存內容。
另外，在本實施方式所示的半導體裝置中，資料的寫入不需要高電壓，而且也沒有元件劣化的問題。由於例如不需要如習知的非揮發性記憶體那樣地對浮動閘極注入電子或從浮動閘極抽出電子，因此不發生如閘極絕緣膜的劣化等的問題。換言之，在根據所公開的發明的半導體裝置中，對重寫的次數沒有限制，這限制是習知的非揮發性記憶體所具有的問題，所以可靠性得到極大提高。再者，根據電晶體的開啟狀態或關閉狀態而進行資料寫入，而可以容易實現高速工作。
如上所述，能夠提供實現了微型化及高集成化且電特性好的半導體裝置。
本實施方式所示的結構和方法等可以與其他的實施方式及實施例所示的結構和方法等適當地組合而實施。
實施方式7
在本實施方式中，說明本發明的一個方式的顯示裝置的結構例子。
〈結構例子〉
圖28A是本發明的一個方式的顯示裝置的俯視圖，圖28B是用來說明在將液晶元件用於本發明的一個方式的顯示裝置的像素時可以使用的像素電路的電路圖，並且圖28C是用來說明在將有機EL元件用於本發明的一個方式的顯示裝置的像素時可以使用的像素電路的電路圖。
可以根據上述實施方式形成配置在像素部的電晶體。此外，因為該電晶體容易形成為n通道型電晶體，所以將驅動電路中的可以由n通道型電晶體構成的驅動電路的一部分與像素部的電晶體形成在同一基板上。如上所述，藉由將上述實施方式所示的電晶體用於像素部或驅動電路，可以提供可靠性高的顯示裝置。
圖28A示出主動矩陣型顯示裝置的俯視圖的一個例子。在顯示裝置的基板700上包括：像素部701；第一掃描線驅動電路702；第二掃描線驅動電路703；以及信號線驅動電路704。在像素部701中配置有從信號線驅動電路704延伸的多個信號線以及從第一掃描線驅動電路702及第二掃描線驅動電路703延伸的多個掃描線。此外，在掃描線與信號線的交叉區中以矩陣狀設置有分別具有顯示元件的像素。另外，顯示裝置的基板700藉由FPC(Flexible Printed Circuit：撓性印刷電路)等的連接部連接到時序控制電路(也稱為控制器、控制IC)。
在圖28A中，在與像素部701同一基板700上形成第一掃描線驅動電路702、第二掃描線驅動電路703、信號線驅動電路704。由此，設置在外部的驅動電路等的構件的數量減少，從而能夠實現成本的降低。另外，當在基板700的外部設置驅動電路時，需要使佈線延伸，且佈線之間的連接數量增加。當在同一基板700上設置驅動電路時， 可以減少該佈線之間的連接數，從而可以實現提高可靠性或良率。
〈液晶顯示裝置〉
另外，圖28B示出像素部的電路結構的一個例子。在此，示出可以用於VA方式的液晶顯示裝置的像素的像素電路。
可以將該像素電路應用於一個像素具有多個像素電極的結構。各像素電極分別與不同的電晶體連接，以藉由不同閘極信號驅動各電晶體。由此，在以多域設計的像素中，可以獨立地控制施加到各像素電極的信號。
電晶體716的閘極佈線712和電晶體717的閘極佈線713彼此分離，以便能夠被提供不同的閘極信號。另一方面，電晶體716和電晶體717共同使用被用作資料線的源極電極或汲極電極714。作為電晶體716及電晶體717，可以適當地利用上述實施方式所示的電晶體。由此可以提供可靠性高的液晶顯示裝置。
以下說明與電晶體716電連接的第一像素電極及與電晶體717電連接的第二像素電極的形狀。第一像素電極和第二像素電極彼此分離。對第一像素電極和第二像素電極的形狀沒有特別的限制。例如，第一像素電極可以呈V字型的形狀。
電晶體716的閘極電極連接到閘極佈線712，而電晶體717的閘極電極連接到閘極佈線713。藉由對閘極佈線712和閘極佈線713施加不同的閘極信號，可以使電晶體716及電晶體717的工作時序互不相同來控制液晶配向。
另外，也可以由電容佈線710、被用作電介質的閘極絕緣膜以及與第一像素電極或第二像素電極電連接的電容電極形成儲存電容器。
多域結構在一個像素中設置有第一液晶元件718和第二液晶元件719。第一液晶元件718由第一像素電極、相對電極以及它們之間的液晶層構成，而第二液晶元件719由第二像素電極、相對電極以及它們之間的液晶層構成。
此外，圖28B所示的像素電路不侷限於此。例如，也可以還對圖28B所示的像素追加開關、電阻元件、電容元件、電晶體、感測器或邏輯電路等。
〈有機EL顯示裝置〉
另外，圖28C示出像素的電路結構的其他例子。在此，示出使用有機EL元件的顯示裝置的像素結構。
在有機EL元件中，藉由對發光元件施加電壓，電子和電洞從一對電極分別注入到包含發光有機化合物的層，而產生電流。然後，藉由使電子和電洞再結合，發光有機化合物達到激發態，並且當該激發態恢復到基態時，獲得發光。根據這種機制，該發光元件被稱為電流激發型發光元件。
圖28C是示出可以應用的像素電路的一個例子的圖。這裡示出在一個像素中使用兩個n通道型電晶體的例子。本發明的一個方式的氧化物半導體膜可以用於n通道型電晶體的通道形成區域。另外，該像素電路可以採用數位時間灰階驅動。
以下說明可以應用的像素電路的結構及採用數位時間灰階驅動時的像素的工作。
像素720包括開關電晶體721、驅動電晶體722、發光元件724以及電容元件723。在開關電晶體721中，閘極電極與掃描線726連接，第一電極(源極電極和汲極電極中的一個)與信號線725連接，並且 第二電極(源極電極和汲極電極的另一個)與驅動電晶體722的閘極電極連接。在驅動電晶體722中，閘極電極藉由電容元件723與電源線727連接，第一電極與電源線727連接，第二電極與發光元件724的第一電極(像素電極)連接。發光元件724的第二電極相當於共用電極728。共用電極728與形成在同一基板上的共用電位線電連接。
作為開關電晶體721及驅動電晶體722，可以適當地利用上述實施方式所示的電晶體。由此可以提供可靠性高的有機EL顯示裝置。
另外，將發光元件724的第二電極(共用電極728)的電位設定為低電源電位。注意，低電源電位是指低於供應到電源線727的高電源電位的電位，例如可以將GND、0V等設定為低電源電位。將高電源電位與低電源電位的電位差設定為發光元件724的正向臨界電壓以上，將該電位差施加到發光元件724上來使電流流過發光元件724，以使發光元件724發光。發光元件724的正向電壓是指設定為所希望的亮度時的電壓，至少包含正向臨界電壓。
另外，還可以使用驅動電晶體722的閘極電容代替電容元件723而省略電容元件723。至於驅動電晶體722的閘極電容，也可以在通道形成區域和閘極電極之間形成電容。
接著，說明輸入到驅動電晶體722的信號。當採用電壓輸入電壓驅動方式時，對驅動電晶體722輸入使驅動電晶體722充分處於導電或關斷的兩個狀態的視訊信號。為了使驅動電晶體722在線性區中工作，所以將比電源線727的電壓高的電壓施加到驅動電晶體722的閘極電極。另外，對信號線725施加電源線電壓+驅動電晶體722的Vth以上的電壓。
當進行類比灰階驅動時，對驅動電晶體722的閘極電極施加發光元件724的正向電壓+驅動電晶體722的Vth以上的電壓。另外，藉由 輸入使驅動電晶體722在飽和區域中工作的視訊信號，使電流流過發光元件724。為了使驅動電晶體722在飽和區域中工作，使電源線727的電位高於驅動電晶體722的閘極電位。藉由採用類比方式的視訊信號，可以在發光元件724中使與視訊信號對應的電流流過，而進行類比灰階驅動。
此外，像素電路的結構不侷限於圖28C所示的像素結構。例如，還可以對圖28C所示的像素電路追加開關、電阻元件、電容元件、感測器、電晶體或邏輯電路等。
當對圖28A至圖28C所例示的電路應用上述實施方式所例示的電晶體時，源極電極(第一電極)及汲極電極(第二電極)分別電連接到低電位一側及高電位一側。再者，可以採用能夠由控制電路等控制第一閘極電極的電位，且對第二閘極電極藉由未圖示的佈線輸入低於供應到源極電極的電位的電位等如上所例示的電位的結構。
例如，在本說明書等中，顯示元件、作為具有顯示元件的裝置的顯示裝置、發光元件以及作為具有發光元件的裝置的發光裝置可以採用各種方式或各種元件。作為顯示元件、顯示裝置、發光元件或發光裝置，例如包括EL(電致發光)元件(包含有機物及無機物的EL元件、有機EL元件、無機EL元件)、LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流發光的電晶體)、電子發射元件、液晶元件、電子墨水、電泳元件、柵光閥(GLV)、電漿顯示器(PDP)、使用MEMS(微機電系統)的顯示元件、數位微鏡裝置(DMD)、DMS(數位微快門)、MIRASOL(在日本註冊的商標)、IMOD(干涉調變)元件、快門方式的MEMS顯示元件、光干涉方式的MEMS顯示元件、電濕潤(electrowetting)元件、壓電陶瓷顯示器、使用碳奈米管的顯示元件等中的至少一個。除此以外，還可以包括其對比度、亮度、反射率、透射率等因電作用或磁作用而變化的顯示媒體。作為使用EL元件的顯示裝置的一個例子，有EL顯示器等。作為使用電子發射元件的顯 示裝置的一個例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display：表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子，有液晶顯示器(透過型液晶顯示器、半透過型液晶顯示器、反射型液晶顯示器、直觀型液晶顯示器、投射型液晶顯示器)等。作為使用電子墨水、電子粉流體(註冊商標)或電泳元件的顯示裝置的一個例子，有電子紙等。注意，當實現半透過型液晶顯示器或反射式液晶顯示器時，使像素電極的一部分或全部具有反射電極的功能即可。例如，像素電極的一部分或全部具有鋁、銀等即可。並且，此時也可以將SRAM等記憶體電路設置在反射電極下。由此可以進一步降低功耗。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式8
在本實施方式中，參照圖29說明應用根據本發明的一個方式的半導體裝置的顯示模組。
在圖29所示的顯示模組8000中，在上蓋8001與下蓋8002之間包括與FPC8003連接的觸控面板8004、與FPC8005連接的顯示面板8006、背光單元8007、框架8009、印刷電路板8010和電池8011。另外，有時不設置背光單元8007、電池8011、觸控面板8004等。
例如，可以將根據本發明的一個方式的半導體裝置用於顯示面板8006。
上蓋8001及下蓋8002根據觸控面板8004及顯示面板8006的尺寸可以適當地改變形狀或尺寸。
觸控面板8004是能夠將電阻膜式或靜電電容式觸控面板重疊在顯示面板8006而使用的。此外，也可以使顯示面板8006的相對基板(密封基板)具有觸控面板功能。或者，也可以在顯示面板8006的每個像素中設置光感測器，以製成光觸控面板。或者，也可以在顯示面板8006的每個像素中設置觸控感測器用電極，以製成靜電容量式觸控面板。
背光單元8007包括光源8008。也可以採用將光源8008設置於背光單元8007的端部，且使用光擴散板的結構。
除了顯示面板8006的保護功能之外，框架8009還具有用來阻擋因印刷電路板8010的工作而產生的電磁波的電磁屏蔽的功能。此外，框架8009也可以具有散熱板的功能。
印刷電路板8010包括電源電路以及用來輸出視訊信號和時脈信號的信號處理電路。作為用來給電源電路供應電力的電源，既可以使用外部的商用電源，又可以使用另外設置的電池8011的電源。在使用商用電源的情況下，可以省略電池8011。
此外，在顯示模組8000中還可以設置偏光板、相位差板、稜鏡片等構件。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式9
在本實施方式中，對使用根據本發明的一個方式的半導體裝置的電子裝置的一個例子進行說明。
作為根據本發明的一個方式的半導體裝置的電子裝置的具體例子， 可以舉出電視機、顯示器等顯示裝置、照明設備、臺式或膝上型個人電腦、文字處理機、再現儲存在DVD(Digital Versatile Disc：數位影音光碟)等儲存介質中的靜態影像或動態影像的影像再現裝置、可攜式CD播放機、收音機、磁帶錄音機、頭戴式耳機音響、音響、臺鐘、掛鐘、無線電話子機、步話機、行動電話機、車載電話、可攜式遊戲機、平板終端、彈珠機等大型遊戲機、計算器、可攜式資訊終端、電子筆記本、電子書閱讀器、電子翻譯器、聲音輸入器、攝影機、數位靜態照相機、電動剃鬚刀、微波爐等高頻加熱裝置、電鍋、洗衣機、吸塵器、熱水器、電扇、吹風機、空調設備諸如空調器、加濕器、除濕器等、洗碗機、烘碗機、乾衣機、烘被機、電冰箱、電冷凍箱、電冷藏冷凍箱、DNA保存用冰凍器、手電筒、鏈鋸等工具、煙探測器、透析裝置等醫療設備等。再者，還可以舉出工業設備諸如引導燈、信號機、傳送帶、電梯、自動扶梯、工業機器人、蓄電系統、用於使電力均勻化或智慧電網的蓄電裝置。另外，利用來自使用燃料的發動機或來自非水類二次電池的電力藉由電動機推進的移動體等也包括在電子裝置的範疇內。作為上述移動體，例如可以舉出電動汽車(EV)、兼具內燃機和電動機的混合動力汽車(HEV)、插電式混合動力汽車(PHEV)、使用履帶代替這些的車輪的履帶式車輛、包括電動輔助自行車的電動自行車、摩托車、電動輪椅、高爾夫球車、小型或大型船舶、潛水艇、直升機、飛機、火箭、人造衛星、太空探測器、行星探測器、太空船等。
圖30A是可攜式遊戲機的一個例子，該可攜式遊戲機包括外殼901、外殼902、顯示部903、顯示部904、麥克風905、揚聲器906、操作鍵907以及觸控筆908等。注意，雖然圖30A所示的可攜式遊戲機包括兩個顯示部903和顯示部904，但是可攜式遊戲機所包括的顯示部的個數不限於此。可以將實施方式1至實施方式4所示的電晶體用於顯示部903、904等所包括的電晶體。另外，可以將實施方式1至實施方式4所示的電晶體用於未圖示的CPU、記憶體裝置等。
圖30B是可攜式資料終端的一個例子，該可攜式資料終端包括第一外殼911、第二外殼912、第一顯示部913、第二顯示部914、連接部915、操作鍵916等。第一顯示部913設置在第一外殼911中，第二顯示部914設置在第二外殼912中。而且，第一外殼911和第二外殼912由連接部915連接，由連接部915可以改變第一外殼911和第二外殼912之間的角度。第一顯示部913的影像也可以根據連接部915所形成的第一外殼911和第二外殼912之間的角度切換。另外，也可以對第一顯示部913和第二顯示部914中的至少一個使用附加有位置輸入功能的顯示裝置。另外，可以藉由在顯示裝置中設置觸控面板來附加位置輸入功能。或者，也可以藉由在顯示裝置的像素部中設置被稱為光感測器的光電轉換元件來附加位置輸入功能。可以將實施方式1至實施方式4所示的電晶體用於第一顯示部913、第二顯示部914等所包括的電晶體。另外，可以將實施方式1至實施方式4所示的電晶體用於未圖示的CPU、記憶體裝置等。
圖30C是膝上型個人電腦的一個例子，該膝上型個人電腦包括外殼921、顯示部922、鍵盤923以及指向裝置924等。可以將實施方式1至實施方式4所示的電晶體用於顯示部922等所包括的電晶體。另外，可以將實施方式1至實施方式4所示的電晶體用於未圖示的CPU、記憶體裝置等。
圖30D是電冷藏冷凍箱的一個例子，該電冷藏冷凍箱包括外殼931、冷藏室門932、冷凍室門933等。可以將實施方式1至實施方式4所示的電晶體用於未圖示的CPU、記憶體裝置等。
圖30E是視頻攝影機的一個例子，該視頻攝影機包括第一外殼941、第二外殼942、顯示部943、操作鍵944、透鏡945、連接部946等。操作鍵944及透鏡945設置在第一外殼941中，顯示部943設置在第二外殼942中。而且，第一外殼941和第二外殼942由連接部946連接，由連接部946可以改變第一外殼941和第二外殼942之間的角度。顯示部 943的影像也可以根據連接部946所形成的第一外殼941和第二外殼942之間的角度切換。可以將實施方式1至實施方式4所示的電晶體用於顯示部943等所包括的電晶體。另外，可以將實施方式1至實施方式4所示的電晶體用於未圖示的CPU、記憶體裝置等。
圖30F是汽車的一個例子，該汽車包括車體951、車輪952、儀表板953及燈954等。可以將實施方式1至實施方式4所示的電晶體用於未圖示的CPU、記憶體裝置等。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施例1
在本實施例中，計算對氧化物半導體膜注入氧離子時的在深度方向上被注入的氧濃度，並示出其結果。另外，在本實施例中，將被注入氧離子的氧化物半導體膜假設為圖1A至圖1C所示的接觸閘極絕緣膜105的氧化物半導體膜107。
在計算中使用TRIM(Transport of Ion in Matter：物質中的離子輸送)。
在計算中使用的樣本具有在矽晶圓上依次層疊氧化矽膜及氧化物半導體膜的結構。
氧化矽膜的元素的原子個數比為Si：O=1：2，膜厚度為100nm，密度為2.2g/cm3。氧化物半導體膜是元素的原子個數比為In：Ga：Zn：O=1：3：4：10的IGZO膜，其膜厚度為20nm，密度為5.91g/cm3。另外，作為離子種(ion species)使用分子量為16的氧原子離子，劑量為1×1016ions/cm2。
圖31示出將注入離子種時的加速電壓分別設定為2.5kV、5kV、7.5kV來進行計算的結果。在圖31中，將氧化矽膜示為SiO2，將氧化物半導體膜示為IGZO(134)。
在圖31中，橫軸表示深度方向，縱軸表示氧濃度。另外，實線表示加速電壓為2.5kV時的計算結果，虛線表示加速電壓為5kV時的計算結果，點劃線表示加速電壓為7.5kV時的計算結果。
由該結果可知，藉由控制離子種的加速電壓和氧化物半導體膜的膜厚度，可以控制氧化矽膜與氧化物半導體膜的介面的被注入的氧濃度。另外，可以控制氧化矽膜中的氧的注入量。
實施例2
在本實施例中，計算對氧化物半導體膜注入氧離子時的在深度方向上被注入的氧濃度，並示出其結果。另外，在本實施例中，將被注入氧離子的氧化物半導體膜假設為圖1A至圖1C所示的接觸閘極絕緣膜117的氧化物半導體膜115。
在計算中使用TRIM。
在計算中使用的樣本具有在矽晶圓上依次層疊氧化矽膜、第一氧化物半導體膜、第二氧化物半導體膜及第三氧化物半導體膜的結構。
氧化矽膜的元素的原子個數比為Si：O=1：2，膜厚度為100nm，密度為2.2g/cm3。第一氧化物半導體膜是元素的原子個數比為In：Ga：Zn：O=1：3：4：10的IGZO膜，其膜厚度為20nm，密度為5.91g/cm3。第二氧化物半導體膜是元素的原子個數比為In：Ga：Zn：O=1：1：1：4的IGZO膜，其膜厚度為15nm，密度為6.24g/cm3。第三氧化物半導體膜是元素的原子個數比為In：Ga：Zn：O=1：3：2：8的IGZO膜，其膜厚度為5nm，密度為 5.71g/cm3。另外，作為離子種使用分子量為16的氧原子離子，劑量為1×1016ions/cm2。
圖32示出將注入離子種時的加速電壓分別設定為2.5kV、5kV、7.5kV、10kV、15kV來進行計算的結果。在圖32中，將氧化矽膜示為SiO2，將第一氧化物半導體膜示為IGZO(134)，將第二氧化物半導體膜示為IGZO(111)，將第三氧化物半導體膜示為IGZO(132)。
在圖32中，橫軸表示深度方向，縱軸表示氧濃度。另外，細實線表示加速電壓為2.5kV時的計算結果，細虛線表示加速電壓為5kV時的計算結果，細點劃線表示加速電壓為7.5kV時的計算結果，粗實線表示加速電壓為10kV時的計算結果，粗虛線表示加速電壓為15kV時的計算結果。
由該結果可知，藉由控制離子種的加速電壓和氧化物半導體膜的膜厚度，可以控制氧化矽膜與氧化物半導體膜的介面的被注入的氧濃度。另外，可以控制氧化矽膜中的氧的注入量。
實施例3
在本實施例中，測定接觸於氧化物半導體膜的氧化物絕緣膜的缺陷量，並示出其結果。
〈樣本的製造方法〉
在本實施例中，分別製造樣本A1及樣本A2。
〈樣本A1〉
以下參照圖33A至圖33D說明樣本A1的製造方法。
如圖33A所示，在石英基板301上形成厚度為100nm的氧化矽膜 303，在氧化矽膜303上形成厚度為40nm的第一IGZO膜305。接著，對第一IGZO膜305注入氧原子離子306。其結果是，如圖33B所示，形成添加有氧原子離子的第一IGZO膜305a。
這裡，氧化矽膜303藉由利用如下電漿CVD法而形成：作為源氣體使用流量為1sccm的矽烷及流量為800sccm的一氧化二氮，將反應室內的壓力設定為40Pa，將基板溫度設定為500℃，並供應150W的電力。
這裡，第一IGZO膜305a藉由利用如下濺射法而形成：將原子個數比為In：Ga：Zn=1：3：4的In-Ga-Zn氧化物靶材用作濺射靶材，作為濺射氣體使用流量比為11%的氧(氬稀釋)，將反應室內的壓力設定為0.7Pa，將基板溫度設定為200℃，並供應0.5kW的直流電力。
這裡，利用加速電壓為5kV且劑量為1×1016ions/cm2的離子植入法對第一IGZO膜305添加氧原子離子306。
接著，如圖33C所示，在添加有氧原子離子的第一IGZO膜305a上形成厚度為50nm的第二IGZO膜307。
這裡，第二IGZO膜307藉由利用如下濺射法而形成：將原子個數比為In：Ga：Zn=1：1：1的In-Ga-Zn氧化物靶材用作濺射靶材，作為濺射氣體使用流量比為33%的氧(氬稀釋)，將反應室內的壓力設定為0.7Pa，將基板溫度設定為300℃，並供應0.5kW的直流電力。
接著，如圖33D所示，進行加熱處理。其結果是，包含在第一IGZO膜305a中的氧的一部分擴散到第二IGZO膜307。在圖33D中，第一IGZO膜305b表示被加熱之後的第一IGZO膜，而第二IGZO膜307a表示被加熱之後的第二IGZO膜。
這裡，在450℃的氮氛圍中進行1小時的加熱，然後在450℃的氧 氛圍中進行1小時的加熱處理。
經上述製程，製造樣本A1。
〈樣本A2〉
以下參照圖33E至圖33I說明樣本A2的製造方法。樣本A2與樣本A1的不同之處為：樣本A2的基板材料與樣本A1不同；樣本A2的氧化矽膜的成膜溫度與樣本A1不同；以及在樣本A2中，對氧化矽膜添加氧原子離子。
如圖33E所示，藉由對矽晶圓311加熱，在矽晶圓311的表面形成厚度為100nm的氧化矽膜312。接著，在氧化矽膜312上形成厚度為300nm的氧化矽膜313。然後，對氧化矽膜313注入氧原子離子316。其結果是，如圖33F所示，形成添加有氧原子離子的氧化矽膜313a。
這裡，在水蒸氣氛圍中以950℃對矽晶圓311加熱，以在矽晶圓311的表面形成氧化矽膜312。
這裡，氧化矽膜313藉由利用如下電漿CVD法而形成：作為源氣體使用流量為2.3sccm的矽烷及流量為800sccm的一氧化二氮，將反應室內的壓力設定為40Pa，將基板溫度設定為400℃，並供應50W的電力。
這裡，利用加速電壓為60kV且劑量為2×1016ions/cm2的離子植入法對氧化矽膜313添加氧原子離子316。
接著，如圖33G所示，在氧化矽膜313a上形成厚度為80nm的第一IGZO膜315。接著，在第一IGZO膜315上形成厚度為15nm的第二IGZO膜317。
這裡，第一IGZO膜315藉由利用如下濺射法而形成：將原子個數比為In：Ga：Zn=1：3：2的In-Ga-Zn氧化物靶材用作濺射靶材，作為濺射氣體使用流量比為11%的氧(氬稀釋)，將反應室內的壓力設定為0.7Pa，將基板溫度設定為200℃，並供應0.5kW的直流電力。
這裡，第二IGZO膜317藉由利用如下濺射法而形成：將原子個數比為In：Ga：Zn=1：1：1的In-Ga-Zn氧化物靶材用作濺射靶材，作為濺射氣體使用流量比為33%的氧(氬稀釋)，將反應室內的壓力設定為0.7Pa，將基板溫度設定為300℃，並供應0.5kW的直流電力。
接著，進行加熱處理。其結果是，包含在氧化矽膜313a中的氧的一部分擴散到第一IGZO膜315及第二IGZO膜317。在圖33H中，氧化矽膜313b表示被加熱之後的氧化矽膜，第一IGZO膜315a表示被加熱之後的第一IGZO膜，並且第二IGZO膜317a表示被加熱之後的第二IGZO膜。
這裡，在450℃的氮氛圍中進行1小時的加熱，然後在450℃的氧氛圍中進行1小時的加熱處理。
接著，如圖33I所示，去除第一IGZO膜315a及第二IGZO膜317a。
經上述製程，製造樣本A2。
〈ESR測定〉
接著，對樣本A1及樣本A2進行ESR測定。在此，在如下條件下進行ESR測定：對於樣本A1，測定溫度為10K，9.45GHz的高頻電功率為0.05mW，並且磁場的方向平行於所製造的樣本的膜表面；對於樣本A2，測定溫度為100K，9.15GHz的高頻電功率為4mW，並且磁場的方向平行於所製造的樣本的膜表面。注意，測定溫度為100K時的起因於NOx的信號的自旋密度的檢測下限為1.0×1017spins/cm3。可以說：自 旋個數越小，膜中的缺損越少。
圖34A示出樣本A1的測定結果，而圖34B示出樣本A2的測定結果。在樣本A1中，自旋密度低於檢測下限。在樣本A2中，觀察到g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號。可知該三個信號起因於NOx，並且具有N的核自旋所引起的超微細結構。另外，由於自旋種類具有各向異性，起因於NOx的信號為非對稱性的波形。在樣本A2中，自旋密度為5.5×1017spins/cm3。
由圖34A和圖34B可知，在對被用作氧化物半導體膜的基底膜的氧化矽膜添加氧原子離子並進行加熱處理時，該氧化矽膜成為缺陷量多的膜。另一方面，在對氧化物半導體膜添加氧原子離子時，被用作氧化物半導體膜的基底膜的氧化矽膜成為缺陷量少的膜。
接著，說明被用作氧化物半導體膜的基底膜的氧化矽膜的成膜溫度和缺陷量之間的關係。另外，還說明對氧化物半導體膜的氧原子離子添加的有無與氧化矽膜的缺陷量之間的關係。
〈樣本A3〉
以下參照圖35A和圖35B說明樣本A3的製造方法。
如圖35A所示，藉由對矽晶圓321加熱，在矽晶圓321的表面形成厚度為400nm的氧化矽膜322。接著，在氧化矽膜322上形成厚度為100nm的氧化矽膜323。然後，在氧化矽膜323上形成厚度為20nm的第一IGZO膜325。接著，在第一IGZO膜325上形成厚度為20nm的第二IGZO膜327。
這裡，在水蒸氣氛圍中以950℃對矽晶圓321加熱，以在矽晶圓321的表面形成氧化矽膜322。
這裡，氧化矽膜323藉由利用如下電漿CVD法而形成：作為源氣體使用流量為1sccm的矽烷及流量為800sccm的一氧化二氮，將反應室內的壓力設定為40Pa，將基板溫度設定為500℃，並供應150W的電力。
這裡，第一IGZO膜325藉由利用如下濺射法而形成：將原子個數比為In：Ga：Zn=1：3：4的In-Ga-Zn氧化物靶材用作濺射靶材，作為濺射氣體使用流量比為11%的氧(氬稀釋)，將反應室內的壓力設定為0.7Pa，將基板溫度設定為200℃，並供應0.5kW的直流電力。
這裡，第二IGZO膜327藉由利用如下濺射法而形成：將原子個數比為In：Ga：Zn=1：1：1的In-Ga-Zn氧化物靶材用作濺射靶材，作為濺射氣體使用流量比為33%的氧(氬稀釋)，將反應室內的壓力設定為0.7Pa，將基板溫度設定為300℃，並供應0.5kW的直流電力。
接著，進行加熱處理。在圖35B中，第一IGZO膜325a表示被加熱之後的第一IGZO膜，而第二IGZO膜327a表示被加熱之後的第二IGZO膜。
這裡，在450℃的氮氛圍中進行1小時的加熱，然後在450℃的氧氛圍中進行1小時的加熱處理。
經上述製程，製造樣本A3。
〈樣本A4〉
在樣本A4中，在與樣本A3不同的成膜溫度的條件下形成氧化矽膜323。
這裡，氧化矽膜323藉由利用如下電漿CVD法而形成：作為源氣體使用流量為1sccm的矽烷及流量為800sccm的一氧化二氮，將反應室 內的壓力設定為40Pa，將基板溫度設定為400℃，並供應150W的電力。
〈樣本A5〉
以下參照圖35C至圖35F說明樣本A5的製造方法。樣本A5與樣本A3的不同之處為：在樣本A5中，對第一IGZO膜添加氧原子離子。
如圖35C所示，藉由對矽晶圓321加熱，在矽晶圓321的表面形成厚度為400nm的氧化矽膜322。接著，在氧化矽膜322上形成厚度為100nm的氧化矽膜323。然後，在氧化矽膜323上形成厚度為20nm的第一IGZO膜325。然後，對第一IGZO膜325添加氧原子離子326。其結果是，如圖35D所示，形成添加有氧原子離子的第一IGZO膜325a。
這裡，在與樣本A3相同的條件下形成氧化矽膜322、氧化矽膜323以及第一IGZO膜325。就是說，在樣本A5中，在500℃的基板溫度下形成氧化矽膜323。
這裡，利用加速電壓為5kV且劑量為1×1016ions/cm2的離子植入法對第一IGZO膜325添加氧原子離子326。
接著，如圖35E所示，在第一IGZO膜325a上形成厚度為20nm的第二IGZO膜327。
這裡，第二IGZO膜327藉由利用如下濺射法而形成：將原子個數比為In：Ga：Zn=1：1：1的In-Ga-Zn氧化物靶材用作濺射靶材，作為濺射氣體使用流量比為33%的氧(氬稀釋)，將反應室內的壓力設定為0.7Pa，將基板溫度設定為300℃，並供應0.5kW的直流電力。
接著，進行加熱處理。其結果是，包含在第一IGZO膜325a中的氧的一部分擴散到第二IGZO膜327。在圖35F中，第一IGZO膜325b表示被加熱之後的第一IGZO膜325a，而第二IGZO膜327a表示被加 熱之後的第二IGZO膜。
這裡，在450℃的氮氛圍中進行1小時的加熱，然後在450℃的氧氛圍中進行1小時的加熱處理。
經上述製程，製造樣本A5。
〈樣本A6〉
在樣本A6中，在與樣本A5不同的成膜溫度的條件下形成氧化矽膜323。
這裡，氧化矽膜323藉由利用如下電漿CVD法而形成：作為源氣體使用流量為1sccm的矽烷及流量為800sccm的一氧化二氮，將反應室內的壓力設定為40Pa，將基板溫度設定為400℃，並供應150W的電力。
〈ESR測定〉
對樣本A3至A6進行ESR測定。在此，在如下條件下進行ESR測定：測定溫度為10K，9.55GHz的高頻電功率為0.1mW，並且磁場的方向平行於所製造的樣本的膜表面。注意，測定溫度為10K時的起因於NOx的信號的自旋密度的檢測下限為8.7×1015spins/cm3。
圖36A示出樣本A3及A4的測定結果，而圖36B示出樣本A5及A6的測定結果。在圖式中，示出樣本A3至A6的起因於NOx的三個信號的自旋密度。如圖36A所示，在樣本A3中，自旋密度低於檢測下限。在樣本A4中，自旋密度為8.7×1015spins/cm3。在樣本A5中，自旋密度為7.2×1016spins/cm3。在樣本A6中，自旋密度為1.6×1017spins/cm3。另外，如圖36B所示，在樣本A5及A6中，觀察到起因於NOx的三個信號。
圖37示出樣本A3至A6的起因於NOx的三個信號的自旋密度。
由圖36A至圖37可知，藉由提高被用作第一IGZO膜的基底膜的氧化矽膜的成膜溫度，可以減少包含在氧化矽膜中的缺陷量。
另外，由圖36A至圖37可知，由於對氧化物半導體膜添加氧原子離子，導致在被用作基底膜的氧化矽膜中生成缺陷。
實施例4
在本實施例中，說明氧化物絕緣膜的成膜溫度與伴隨加熱處理的水釋放量之間的關係、氧化物絕緣膜的成膜溫度與膜中的氮濃度之間的關係。
〈樣本的製造方法〉
在本實施例中，分別製造樣本B1至B5。
〈樣本B1〉
藉由對矽晶圓加熱，在矽晶圓的表面形成厚度為100nm的氧化矽膜。接著，在氧化矽膜上形成厚度為100nm的氧化矽膜。
這裡，在添加有HCl的氧氛圍中以950℃對矽晶圓加熱，以在矽晶圓的表面形成氧化矽膜。
這裡，氧化矽膜藉由利用如下電漿CVD法而形成：作為源氣體使用流量為1sccm的矽烷及流量為800sccm的一氧化二氮，將反應室內的壓力設定為40Pa，將基板溫度設定為350℃，並供應150W的電力。
經上述製程，製造樣本B1。
〈樣本B2〉
在將樣本B1的氧化矽膜的成膜溫度改變成400℃的條件下製造樣 本B2。
〈樣本B3〉
在將樣本B1的氧化矽膜的成膜溫度改變成450℃的條件下製造樣本B3。
〈樣本B4〉
在將樣本B1的氧化矽膜的成膜溫度改變成500℃的條件下製造樣本B4。
〈樣本B5〉
在將樣本B1的氧化矽膜的成膜溫度改變成550℃的條件下製造樣本B5。
〈TDS測定〉
接著，對樣本B1至樣本B5進行TDS分析。
示出TDS分析結果的曲線中的峰值為當包含在被分析的樣本(本實施例中的樣本B1至樣本B5)中的原子或分子釋放到外部時出現的峰值。另外，釋放到外部的原子或分子的總量相當於該峰值的積分值。因此，可以根據該峰值強度的高低評價包含在氧化矽膜中的原子或分子的總量。
圖38示出樣本B1至樣本B5的TDS分析結果。圖38是示出相對於基板溫度的水釋放量的圖表。
由圖38可知，即使氧化矽膜的成膜溫度高，也隨著加熱處理溫度的上升水釋放量增加。尤其是，當在高於氧化矽膜的成膜溫度的溫度下進行加熱處理時，水釋放量會增加。
〈SIMS分析〉
接著，對包含在樣本B1至樣本B5中的氧化矽膜進行SIMS分析。這裡，不對矽晶圓加熱以形成氧化矽膜，只在樣本B1至樣本B5中的任一條件下在矽晶圓上形成厚度為100nm的氧化矽膜。將在樣本B1、B2、B3、B4、B5的條件下形成氧化矽膜而成的樣本分別稱為樣本B1a、B2a、B3a、B4a、B5a。在各樣本中，測定從矽晶圓(Si)向氧化矽膜(SiON)的氮濃度。圖39示出樣本B1a至B5a的測定結果。
在圖39中，橫軸示出深度方向的距離，縱軸示出氮的濃度。
樣本B1a的氮濃度為6×1020atoms/cm3，樣本B2a的氮濃度為4×1020atoms/cm3，樣本B3a的氮濃度為2×1020atoms/cm3，樣本B4a的氮濃度為7×1019atoms/cm3，並且樣本B5a的氮濃度為2×1019atoms/cm3。
另外，測定樣本B1a、B2a、B3a、B4a、B5a的氫濃度。在各樣本中，測定從矽晶圓(Si)向氧化矽膜(SiON)的氫濃度。圖46示出樣本B1a至B5a的測定結果。
在圖46中，橫軸示出深度方向的距離，縱軸示出氫的濃度。
樣本B1a的氫濃度為7×1020atoms/cm3，樣本B2a的氫濃度為6×1020atoms/cm3，樣本B3a的氫濃度為5×1020atoms/cm3，樣本B4a的氫濃度為4×1019atoms/cm3，並且樣本B5a的氫濃度為3×1019atoms/cm3。
另外，已知：在SIMS分析中，由於其測量原理而難以獲得樣本表面附近或與材質不同的膜之間的疊層介面附近的準確資料。由此，在藉由SIMS來分析這些膜中的氮濃度在厚度方向上的分佈時，採用在目標膜存在的範圍內沒有極端的變動而能夠得到幾乎固定的強度的區域中的平均值。
由圖39可知，隨著氧化矽膜的成膜溫度的提高，氮濃度下降。另外，由圖46可知，隨著氧化矽膜的成膜溫度的提高，氫濃度下降。由圖39和圖46之間的比較可知，提高成膜溫度時的氮濃度的減少比大於氫濃度的減少比。
實施例5
在本實施例中，在製造電晶體之後，測定電晶體的電特性，並示出其結果。
〈樣本C1的製造方法〉
首先，對包括電晶體的樣本C1的製程進行說明。在本實施例中，參照圖3A至圖3D、圖6A至圖6C、圖7A至圖7D對電晶體的製造方法進行說明。
如圖3A所示，在基板101上形成絕緣膜(未圖示)，在該絕緣膜上形成閘極電極103。接著，在絕緣膜及閘極電極103上形成絕緣膜104，在絕緣膜104上形成氧化物半導體膜106。接著，對氧化物半導體膜106添加氧108，由此形成如圖3B所示的添加有氧的氧化物半導體膜106a。
作為基板101使用矽晶圓。
另外，在水蒸氣氛圍中，以950℃對基板101進行加熱，以在基板101表面形成厚度為400nm的氧化矽膜作為絕緣膜。
另外，在絕緣膜上利用濺射法形成厚度為50nm的鎢膜，然後在鎢膜上經光微影製程形成遮罩，對鎢膜選擇性地進行蝕刻，由此形成閘極電極103。然後去除遮罩。
作為絕緣膜104，利用電漿CVD法形成厚度為100nm的氧化矽膜。
氧化矽膜的成膜條件如下：作為源氣體使用流量為1sccm的矽烷及流量為800sccm的一氧化二氮，將反應室內的壓力設定為40Pa，將基板溫度設定為500℃，並供應150W的電力。
作為氧化物半導體膜106，利用濺射法形成厚度為40nm的In-Ga-Zn氧化物膜。此時的濺射條件如下：使用In：Ga：Zn=1：3：4的靶材，作為濺射氣體將11%的氧引入壓力為0.7Pa的處理室內，將基板溫度設定為200℃，所供應的電功率為0.5kW。
利用劑量為1×1016ions/cm2且加速電壓為5kV的離子植入法添加作為氧108的氧分子離子。
接著，如圖3B所示，在添加有氧的氧化物半導體膜106a上形成氧化物半導體膜109。
作為氧化物半導體膜109，利用濺射法形成厚度為20nm的In-Ga-Zn氧化物膜。此時的濺射條件如下：使用In：Ga：Zn=1：1：1的靶材，作為濺射氣體將33%的氧引入壓力為0.7Pa的處理室內，將基板溫度設定為300℃，所供應的電功率為0.5kW。
接著，進行加熱處理，使得氧化物半導體膜106a所包含的氧的一部分移動到氧化物半導體膜109，由此形成如圖3C所示的氧缺損得到減少的氧化物半導體膜106b及氧化物半導體膜109a。在樣本C1中，在低於絕緣膜104的成膜溫度的溫度下進行加熱處理。
在此，在450℃的氮氛圍中進行1小時的加熱處理之後，在450℃的氧氛圍中進行1小時的加熱處理。
接著，如圖8A所示，在氧化物半導體膜109a上形成導電膜112。
在此，作為導電膜112利用濺射法形成厚度為100nm的鎢膜。
接著，在導電膜112上經光微影製程形成遮罩之後，對絕緣膜104、氧化物半導體膜106a、氧化物半導體膜109a及導電膜112進行蝕刻，由此形成如圖8B所示的閘極絕緣膜105、氧化物半導體膜107、氧化物半導體膜110及導電膜113。
接著，在一對電極113a、113b及氧化物半導體膜111上層疊氧化物半導體膜、絕緣膜及導電膜之後，在導電膜上經光微影製程形成遮罩，然後對氧化物半導體膜、絕緣膜及導電膜進行蝕刻，由此形成如圖7A至圖7D所示的氧化物半導體膜115、閘極絕緣膜117及閘極電極119。
作為成為氧化物半導體膜115的氧化物半導體膜，利用濺射法形成厚度為5nm的In-Ga-Zn氧化物膜。此時的濺射條件如下：使用In：Ga：Zn=1：3：2的靶材，作為濺射氣體將33%的氧引入壓力為0.4Pa的處理室內，將基板溫度設定為200℃，所供應的電功率為0.5kW。
作為成為閘極絕緣膜117的絕緣膜，利用電漿CVD法形成厚度為20nm的氧化矽膜。
作為成為閘極電極119的導電膜，利用濺射法形成厚度為30nm的氮化鈦膜和厚度為135nm的鎢膜的疊層。
接著，在形成絕緣膜121之後，進行加熱處理來形成絕緣膜123。
作為絕緣膜121，利用濺射法形成厚度為140nm的氧化鋁膜。
作為加熱處理的條件，在400℃的氧氛圍中進行1小時的加熱。
作為絕緣膜123，利用電漿CVD法形成厚度為300nm的氧化矽膜。
接著，在絕緣膜121及絕緣膜123上經光微影製程形成遮罩之後，分別對絕緣膜121及絕緣膜123的一部分進行蝕刻來使一對電極113a、113b的一部分露出，由此形成圖7A至圖7D所示的插頭127a、127b。
在此，作為插頭127a、127b，利用濺射法形成厚度為50nm的鈦膜、厚度為300nm的鋁膜、厚度為5nm的鈦膜的疊層。
藉由上述製程製造電晶體。在通道長度為0.8μm且通道寬度為0.8μm的條件下設計電晶體。
〈樣本C2的製造方法〉
作為樣本C2，在將樣本C1的形成氧化物半導體膜109之後的加熱處理溫度改變成550℃的條件下製造電晶體。就是說，在樣本C2中，在高於絕緣膜104的成膜溫度的溫度下進行加熱處理。
〈電特性的測定結果〉
接著，測定電晶體的電特性。首先，測定進行應力測試之前的電特性(下面稱為初始特性)。在此，測定將源極與汲極之間的電壓(下面稱為汲極電壓)設定為0.1V或1.8V，且使源極與閘極之間的電壓(下面稱為閘極電壓)從-3V變化到+3V時的源極與汲極之間的電流(下面稱為汲極電流)的變化特性，即Vg-Id特性。
接著，進行電晶體的應力測試。在此，進行BT應力測試。
在如下條件下進行+GBT的應力測試：閘極電極119的電壓(Vg)為+3.3V，電極113c的電壓(Vd)為0V，電極113d的電壓(Vs)為0V，閘極電極103的電壓(Vbg)為0V，將基板溫度設定為150℃，並 且應力時間為1小時。然後，測定電晶體的Vg-Id特性。
在如下條件下進行-GBT的應力測試：閘極電極119的電壓(Vg)為-1.8V，電極113c的電壓(Vd)為0V，電極113d的電壓(Vs)為0V，閘極電極103的電壓(Vbg)為0V，將基板溫度設定為85℃，並且應力時間為1小時。然後，測定電晶體的Vg-Id特性。
另外，對本說明書中的臨界電壓及漂移值進行說明。將臨界電壓(Vth)定義為：在以閘極電壓(Vg[V])為橫軸且以汲極電流的平方根(Id1/2[A1/2])為縱軸而畫的Vg-Id曲線中，位於曲線上的斜度最大的點處的切線與Id1/2=0的直線(即Vg軸)的交點的閘極電壓。在此，以汲極電壓Vd為1.8V來計算出臨界電壓。
另外，將本說明書中的漂移值(Shift)定義為：在以閘極電壓(Vg[V])為橫軸且以汲極電流(Id[A])的對數為縱軸而畫的Vg-Id曲線中，位於曲線上的斜度最大的點處的切線與Id=1.0×10-12[A]的直線的交點的閘極電壓。在此，以汲極電壓Vd為1.8V來計算出漂移值。
圖40示出樣本C1在被進行+GBT的應力測試及-GBT的應力測試之前及之後的電晶體的Vg-Id特性的測定結果。圖41示出樣本C2在被進行+GBT的應力測試及-GBT的應力測試之前及之後的電晶體的Vg-Id特性的測定結果。
另外，在圖40和圖41中，橫軸表示閘極電極119的電壓，縱軸表示汲極電流。另外，虛線表示其初始特性，實線表示各應力測試後的Vg-Id特性。
由圖40可知，包括在樣本C1中的電晶體得到了常關閉特性。另外，被進行+GBT的應力測試及-GBT的應力測試之前及之後的臨界電壓的變動量及漂移值的變動量都很小。
另一方面，由圖41可知，包括在樣本C2中的電晶體得到了常關閉特性，但是被進行+GBT的應力測試之前及之後的臨界電壓的變動量大。
圖42A和圖42B示出樣本C1在其應力時間被延長到60小時的情況下的被進行+GBT的應力測試之前及之後的臨界電壓的變動量(△Vth)及漂移值的變動量(△Shift)。
即使包括在樣本C1中的電晶體被進行長時間的+GBT的應力測試，其臨界電壓及漂移值的變動也少，典型為-0.1V以上且0.1V以下。由此，藉由在高溫下形成被用作氧化物半導體膜的基底膜的氧化矽膜並對氧化物半導體膜添加氧，可以抑制電晶體的電特性的變動。
另外，藉由在高於氧化物半導體膜的加熱處理溫度的溫度下形成被用作氧化物半導體膜的基底膜的氧化矽膜並對氧化物半導體膜添加氧，可以抑制電晶體的電特性的變動。
另外，根據實施例3可知，藉由在高溫下形成被用作氧化物半導體膜的基底膜的氧化矽膜，可以降低包含在氧化矽膜中的氮濃度。另外，即使在對被用作基底膜的氧化矽膜上的氧化物半導體膜添加氧之後進行加熱處理，可以抑制氧化矽膜中的NOx的生成及缺陷量的增加。
藉由在高溫下形成氧化矽膜，可以降低氮濃度。由此即使在對氧化物半導體膜添加氧時氧被添加到被用作氧化物半導體膜的基底膜的氧化矽膜，也不容易發生氧化矽膜中的氮與氧的鍵合。其結果是，在電晶體的背後通道中不容易生成起因於NOx的電子俘獲，從而可以降低電晶體在被進行GBT應力測試時的臨界電壓的變動量。
另外，根據實施例4可知，被用作氧化物半導體膜的基底膜的氧 化矽膜在被進行550℃的加熱處理時的水釋放量比在被進行450℃的加熱處理時多。另外，當在高於氧化矽膜的成膜溫度的溫度下進行加熱處理時，水釋放量會增多。其結果是，在對氧化物半導體膜的加熱處理溫度為550℃時，水有可能從氧化矽膜擴散到氧化物半導體膜或者在氧化矽膜中生成水。或者，當在高於氧化矽膜的成膜溫度的溫度下進行加熱處理時，水有可能從氧化矽膜擴散到氧化物半導體膜或者在氧化矽膜中生成水。
在本實施例中，關於樣本C1，在低於被用作氧化物半導體膜的基底膜的氧化矽膜的成膜溫度的溫度下進行加熱處理。另外，電晶體在被進行GBT應力測試時的臨界電壓的變動量小。由此，藉由在低於被用作氧化物半導體膜的基底膜的氧化矽膜的成膜溫度的溫度下進行加熱處理，不容易生成起因於水的電子俘獲，從而可以降低電晶體在被進行GBT應力測試時的臨界電壓的變動量。

Claims (15)

  1. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成第一閘極電極；邊在450℃以上且低於該基板的應變點的溫度下加熱該基板邊形成接觸於該第一閘極電極的第一絕緣膜；形成接觸於該第一絕緣膜的第一氧化物半導體膜；對該第一氧化物半導體膜添加氧；在對該第一氧化物半導體膜添加該氧之後，形成接觸於該第一氧化物半導體膜的第二氧化物半導體膜；在形成該第二氧化物半導體膜之後，進行第一加熱處理；對該第一絕緣膜的一部分、該第一氧化物半導體膜的一部分以及該第二氧化物半導體膜的一部分進行蝕刻，由此形成具有凸部的第一閘極絕緣膜、被蝕刻的第一氧化物半導體膜以及被蝕刻的第二氧化物半導體膜；形成接觸於該被蝕刻的第二氧化物半導體膜的一對電極；形成接觸於該被蝕刻的第二氧化物半導體膜及該一對電極的第三氧化物半導體膜；形成接觸於該第三氧化物半導體膜的第二閘極絕緣膜；以及形成接觸於該第二閘極絕緣膜的第二閘極電極。
  2. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成第一閘極電極；邊在450℃以上且低於該基板的應變點的溫度下加熱該基板邊形成接觸於該第一閘極電極的第一絕緣膜；形成接觸於該第一絕緣膜的第一氧化物半導體膜；對該第一氧化物半導體膜添加氧；在對該第一氧化物半導體膜添加該氧之後，形成接觸於該第一氧化物半導體膜的第二氧化物半導體膜；在形成該第二氧化物半導體膜之後，進行第一加熱處理；在進行該第一加熱處理之後，在該第二氧化物半導體膜上形成導 電膜；對該第一絕緣膜的一部分、該第一氧化物半導體膜的一部分、該第二氧化物半導體膜的一部分以及該導電膜的一部分進行蝕刻，由此形成具有凸部的第一閘極絕緣膜、被蝕刻的第一氧化物半導體膜、被蝕刻的第二氧化物半導體膜以及被蝕刻的導電膜；藉由對該被蝕刻的導電膜進行蝕刻，形成一對電極；形成接觸於該被蝕刻的第二氧化物半導體膜及該一對電極的第三氧化物半導體膜；形成接觸於該第三氧化物半導體膜的第二閘極絕緣膜；以及形成接觸於該第二閘極絕緣膜的第二閘極電極。
  3. 根據申請專利範圍第1項或第2項之半導體裝置的製造方法，其中藉由離子植入法、離子摻雜法或電漿處理對該第一氧化物半導體膜添加該氧。
  4. 根據申請專利範圍第1項或第2項之半導體裝置的製造方法，其中在形成該第三氧化物半導體膜之後，對該第三氧化物半導體膜添加氧並進行第二加熱處理，並且形成接觸於被加熱的該第三氧化物半導體膜的該第二閘極絕緣膜。
  5. 根據申請專利範圍第1項或第2項之半導體裝置的製造方法，其中該第一加熱處理的溫度低於形成該第一絕緣膜的溫度。
  6. 根據申請專利範圍第4項之半導體裝置的製造方法，其中該第二加熱處理的溫度低於形成該第一絕緣膜的溫度。
  7. 根據申請專利範圍第1項或第2項之半導體裝置的製造方法，其中該第一氧化物半導體膜、該第二氧化物半導體膜以及該第三氧化物半導體膜均包含In或Ga。
  8. 根據申請專利範圍第1項或第2項之半導體裝置的製造方法，其中該第一氧化物半導體膜及該第三氧化物半導體膜的每一個的導帶底的能階比該第二氧化物半導體膜更接近真空能階。
  9. 根據申請專利範圍第1項或第2項之半導體裝置的製造方法，其中該第二氧化物半導體膜的導帶底的能階與該第一氧化物半導體膜及該第三氧化物半導體膜的每一個的導帶底的能階之差為0.05eV以上且 2eV以下。
  10. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極；邊加熱該基板邊在該第一閘極電極上形成第一絕緣膜；在該第一絕緣膜上形成第一氧化物半導體膜；在該第一氧化物半導體膜上形成第二氧化物半導體膜；在形成該第二氧化物半導體膜之後，進行第一加熱處理；對該第一絕緣膜的一部分、該第一氧化物半導體膜的一部分以及該第二氧化物半導體膜的一部分進行蝕刻，由此形成具有凸部的第一閘極絕緣膜、被蝕刻的第一氧化物半導體膜以及被蝕刻的第二氧化物半導體膜；在該被蝕刻的第二氧化物半導體膜上形成一對電極；其中該第一加熱處理的溫度低於形成該第一絕緣膜的溫度。
  11. 根據申請專利範圍第10項之方法，進一步包含在形成該第一氧化物半導體膜之後對該第一氧化物半導體膜添加氧的步驟；其中藉由離子植入法、離子摻雜法或電漿處理對該第一氧化物半導體膜添加該氧。
  12. 根據申請專利範圍第10項之方法，進一步包含在該一對電極上形成第三氧化物半導體膜的步驟；其中在形成該第三氧化物半導體膜之後，對該第三氧化物半導體膜添加氧，而後進行第二加熱處理。
  13. 根據申請專利範圍第10項之方法，其中該第一加熱處理的溫度在250℃以上且低於該基板的應變點的溫度。
  14. 根據申請專利範圍第10項之方法，進一步包含在該第二氧化物半導體膜上形成導電膜的步驟；其中該導電膜在該第一絕緣膜的一部分、該第一氧化物半導體膜的一部分以及該第二氧化物半導體膜的一部分被蝕刻的同時被蝕刻；以及其中該一對電極被形成在該被蝕刻的導電膜上。
  15. 根據申請專利範圍第10項之方法，進一步包含在該一對電極上 形成第三氧化物半導體膜的步驟。
TW104115120A 2014-05-23 2015-05-12 半導體裝置的製造方法 TWI672804B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-107570 2014-05-23
JP2014107570 2014-05-23

Publications (2)

Publication Number Publication Date
TW201603252A TW201603252A (zh) 2016-01-16
TWI672804B true TWI672804B (zh) 2019-09-21

Family

ID=54553493

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104115120A TWI672804B (zh) 2014-05-23 2015-05-12 半導體裝置的製造方法

Country Status (6)

Country Link
US (2) US9496411B2 (zh)
JP (3) JP6577240B2 (zh)
KR (2) KR102267384B1 (zh)
DE (1) DE112015002423T5 (zh)
TW (1) TWI672804B (zh)
WO (1) WO2015177685A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI672804B (zh) * 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
KR20160034200A (ko) 2014-09-19 2016-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP6436531B2 (ja) * 2015-01-30 2018-12-12 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
TWI718125B (zh) 2015-03-03 2021-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US10115741B2 (en) 2016-02-05 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR101795212B1 (ko) * 2016-02-19 2017-12-01 동국대학교 산학협력단 다층의 반도체층을 포함하는 듀얼게이트 박막트랜지스터
CN108780819B (zh) 2016-03-11 2022-06-14 株式会社半导体能源研究所 复合体及晶体管
WO2017153882A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
KR102320483B1 (ko) * 2016-04-08 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6968567B2 (ja) * 2016-04-22 2021-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20190139783A1 (en) * 2016-04-22 2019-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating semiconductor device
US10504925B2 (en) 2016-08-08 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10957801B2 (en) * 2017-02-07 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI778959B (zh) * 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2018206828A (ja) * 2017-05-31 2018-12-27 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN112335024A (zh) * 2018-07-06 2021-02-05 株式会社半导体能源研究所 金属氧氮化物膜的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW201220409A (en) * 2010-08-18 2012-05-16 Semiconductor Energy Lab Film formation apparatus and film formation method
TW201411848A (zh) * 2012-08-10 2014-03-16 Semiconductor Energy Lab 半導體裝置及半導體裝置的製造方法

Family Cites Families (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
GB0501733D0 (en) 2005-01-27 2005-03-02 British American Tobacco Co Packages
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI469354B (zh) 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI487104B (zh) 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法
WO2010058746A1 (en) * 2008-11-21 2010-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102304078B1 (ko) * 2009-11-28 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN109390215B (zh) 2009-12-28 2023-08-15 株式会社半导体能源研究所 制造半导体装置的方法
WO2011105268A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101929190B1 (ko) 2010-03-05 2018-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102141064B1 (ko) * 2010-04-02 2020-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011152286A1 (en) 2010-06-04 2011-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20120032172A1 (en) 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130007426A (ko) * 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
US8748886B2 (en) * 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP4982620B1 (ja) 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
US9082861B2 (en) * 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer
KR102084274B1 (ko) 2011-12-15 2020-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI569446B (zh) * 2011-12-23 2017-02-01 半導體能源研究所股份有限公司 半導體元件、半導體元件的製造方法、及包含半導體元件的半導體裝置
JP2013229453A (ja) * 2012-04-26 2013-11-07 Sony Corp 半導体装置、表示装置及び半導体装置の製造方法
US9190525B2 (en) * 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
JP6306832B2 (ja) * 2012-07-06 2018-04-04 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
SG10201700805WA (en) * 2012-08-03 2017-02-27 Semiconductor Energy Lab Co Ltd Oxide semiconductor stacked film and semiconductor device
US9929276B2 (en) * 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102099261B1 (ko) * 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2014042433A (ja) 2012-08-23 2014-03-06 Toyota Motor Corp 平均電流モード制御によるブリッジレスｐｆｃコンバータ
TWI644437B (zh) * 2012-09-14 2018-12-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6018873B2 (ja) * 2012-10-17 2016-11-02 株式会社半導体エネルギー研究所 半導体装置
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
JP6444714B2 (ja) * 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102283814B1 (ko) 2013-12-25 2021-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI672804B (zh) * 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW201220409A (en) * 2010-08-18 2012-05-16 Semiconductor Energy Lab Film formation apparatus and film formation method
TW201411848A (zh) * 2012-08-10 2014-03-16 Semiconductor Energy Lab 半導體裝置及半導體裝置的製造方法

Also Published As

Publication number Publication date
DE112015002423T5 (de) 2017-03-16
KR102546516B1 (ko) 2023-06-23
JP6775654B2 (ja) 2020-10-28
JP6577240B2 (ja) 2019-09-18
US20170125553A1 (en) 2017-05-04
WO2015177685A1 (en) 2015-11-26
JP2021007170A (ja) 2021-01-21
KR20170004994A (ko) 2017-01-11
KR20210076178A (ko) 2021-06-23
TW201603252A (zh) 2016-01-16
US20150340505A1 (en) 2015-11-26
JP6975830B2 (ja) 2021-12-01
US9831326B2 (en) 2017-11-28
JP2019216262A (ja) 2019-12-19
KR102267384B1 (ko) 2021-06-21
JP2016001736A (ja) 2016-01-07
US9496411B2 (en) 2016-11-15

Similar Documents

Publication Publication Date Title
JP6975830B2 (ja) 半導体装置
JP7442579B2 (ja) 半導体装置
US10229906B2 (en) Semiconductor device including insulating film having opening portion and conductive film in the opening portion
TWI644365B (zh) 半導體裝置的製造方法
US9502434B2 (en) Semiconductor device and electronic device
JP6401483B2 (ja) 半導体装置の作製方法
TWI741298B (zh) 半導體裝置
US20170018631A1 (en) Semiconductor device
US20170141130A1 (en) Semiconductor device and method for manufacturing the same
WO2020084400A1 (ja) 金属酸化物の作製方法、半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees