JP6436531B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6436531B2
JP6436531B2 JP2015017416A JP2015017416A JP6436531B2 JP 6436531 B2 JP6436531 B2 JP 6436531B2 JP 2015017416 A JP2015017416 A JP 2015017416A JP 2015017416 A JP2015017416 A JP 2015017416A JP 6436531 B2 JP6436531 B2 JP 6436531B2
Authority
JP
Japan
Prior art keywords
electrode
insulating film
opening
layer
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015017416A
Other languages
English (en)
Other versions
JP2016143723A (ja
Inventor
憲 菊池
憲 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2015017416A priority Critical patent/JP6436531B2/ja
Priority to US15/010,559 priority patent/US10199467B2/en
Publication of JP2016143723A publication Critical patent/JP2016143723A/ja
Application granted granted Critical
Publication of JP6436531B2 publication Critical patent/JP6436531B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Description

本発明は、半導体装置の製造方法に関し、例えば半導体層上に形成された電極を有する半導体装置の製造方法に関する。
トランジスタ等の半導体装置においては、半導体層上にオーミック電極等の電極が形成される。特許文献１には、半導体層上に、オーミック電極等の電極を形成し、オーミック電極上に開口を有する絶縁膜を形成し、開口を介しオーミック電極に接続するめっき電極等の電極を形成することが記載されている。このとき、めっき電極等の電極は絶縁膜の開口より大きく形成される。
特開平５−２７５３７３号公報
めっき電極等の電極の底面の縁領域（めっき電極の底面とオーミック電極とが接触する領域の周縁）が逆テーパ形状であると、その後、めっき電極等の電極を被覆する絶縁膜を形成したときに、めっき電極等の電極の底面が絶縁膜に被覆されにくくなる。このため、絶縁膜のめっき電極等の電極の保護が不十分となることがある。
本発明は、上記課題に鑑みなされたものであり、絶縁膜の被覆性を向上させることを目的とする。
本発明は、半導体層上に第１電極を形成する工程と、前記第１電極の上に、前記第１電極の一部が露出する開口部を有する第１絶縁膜を形成する工程と、前記開口部上および前記第１絶縁膜上に第２電極を形成する工程と、前記第２電極の側面を被覆し、前記第２電極の表面を露出する開口部を有するマスク層を形成する工程と、前記マスク層から露出した前記第２電極上に、第３電極を形成する工程と、前記マスク層を除去して、前記第２電極の側面を露出する工程と、前記第２電極および前記第３電極を被覆する第２絶縁膜を形成する工程と、を含む半導体装置の製造方法である。
本発明によれば、絶縁膜の被覆性を向上させることができる。
図１Ａは、実施例１に係る半導体装置の製造方法を示す断面図（その１）である。 図１Ｂは、実施例１に係る半導体装置の製造方法を示す断面図（その２）である。 図１Ｃは、実施例１に係る半導体装置の製造方法を示す断面図（その３）である。 図１Ｄは、実施例１に係る半導体装置の製造方法を示す断面図（その４）である。 図１Ｅは、実施例１に係る半導体装置の製造方法を示す断面図（その５）である。 図２Ａは、実施例１に係る半導体装置の製造方法を示す断面図（その６）である。 図２Ｂは、実施例１に係る半導体装置の製造方法を示す断面図（その７）である。 図２Ｃは、実施例１に係る半導体装置の製造方法を示す断面図（その８）である。 図３Ａは、実施例１に係る半導体装置の製造方法を示す断面図（その９）である。 図３Ｂは、実施例１に係る半導体装置の製造方法を示す断面図（その１０）である。 図４Ａは、実施例１に係る半導体装置の製造方法を示す断面図（その１１）である。 図４Ｂは、実施例１に係る半導体装置の製造方法を示す断面図（その１２）である。 図５Ａは、実施例１に係る半導体装置の製造方法を示す断面図（その１３）である。 図５Ｂは、実施例１に係る半導体装置の製造方法を示す断面図（その１４）である。 図６Ａは、実施例１に係る半導体装置の製造方法を示す断面図（その１５）である。 図６Ｂは、実施例１に係る半導体装置の製造方法を示す断面図（その１６）である。 図７は、実施例１に係る半導体装置の断面図である。 図８は、実施例１の別の例に係る半導体装置の断面図である。 図９Ａは、比較例１に係る半導体装置の製造方法を示す断面図（その１）である。 図９Ｂは、比較例１に係る半導体装置の製造方法を示す断面図（その２）である。 図９Ｃは、比較例１に係る半導体装置の製造方法を示す断面図（その３）である。 図１０Ａは、比較例１に係る半導体装置の製造方法を示す断面図（その４）である。 図１０Ｂは、比較例１に係る半導体装置の製造方法を示す断面図（その５）である。 図１１は、比較例１に係る半導体装置の製造方法を示す断面図（その６）である。 図１２Ａは、比較例１における半導体装置の製造方法の断面図（その１）である。 図１２Ｂは、比較例１における半導体装置の製造方法の断面図（その２）である。 図１２Ｃは、比較例１における半導体装置の製造方法の断面図（その３）である。 図１３は、図１１の拡大図である。
［本願発明の実施形態の説明］
最初に本願発明の実施形態の内容を列記して説明する。
本願発明は、半導体層上に第１電極を形成する工程と、前記第１電極の上に、前記第１電極の一部が露出する開口部を有する第１絶縁膜を形成する工程と、前記開口部上および前記第１絶縁膜上に第２電極を形成する工程と、前記第２電極の側面を被覆し、前記第２電極の表面を露出する開口部を有するマスク層を形成する工程と、前記マスク層から露出した前記第２電極上に、第３電極を形成する工程と、前記マスク層を除去して、前記第２電極の側面を露出する工程と、前記第２電極および前記第３電極を被覆する第２絶縁膜を形成する工程と、を含む半導体装置の製造方法である。マスク層が第２電極の側面を被覆しているので、後に、このマスク層を除去すると、その下側の空間のアスペクト比の抑制された、第３電極を得ることができる。これにより、第２絶縁膜を形成したときに、第２電極と第３電極との間の空間における第２絶縁膜の薄膜化、膜質の劣化、および／または亀裂等の形成が抑制される。よって、水分の浸入が抑制され、半導体装置の信頼性が向上する。
また、さらに、前記マスク層および前記マスク層の開口部に露出した前記第２電極の上面に、シード層を形成する工程と、前記シード層に通電しためっき法により、前記第３電極を形成する工程と、前記第３電極をマスクとして、前記第３電極に被覆されない前記シード層を除去する工程と、前記シード層を除去する工程の後、前記マスク層を除去する工程と、を含むことが好ましい。めっき法により第３電極を形成することは、第３電極の厚膜化を容易にする。
前記マスク層の開口部は、前記第２電極の幅よりも狭いことが好ましい。これにより、第２電極の両側面は、確実に、マスク層によって被覆できる。
前記第２電極は、蒸着法によって形成されることが好ましい。これにより、第２電極の側面にはテーパ形状が得られる。
前記第２電極は、前記第１絶縁膜の開口部よりも広い幅で形成されることが好ましい。これにより、第１絶縁膜の開口の内部に露出する第１電極の全てが、第２電極によって被覆される。
［本願発明の実施形態の詳細］
本発明の実施形態にかかる半導体装置およびその製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
図１Ａから図６Ｂは、実施例１に係る半導体装置の製造方法を示す断面図である。図１Ａに示すように、半導体層１０上に絶縁膜１２を形成する。絶縁膜１２に開口を形成する。半導体層１０は、例えばＳｉＣ基板またはＳｉ基板上に積層されたＡｌＮバッファ層、ＧａＮ電子走行層およびＡｌＧａＮ電子供給層を含む。このように、半導体層１０は、例えばＧａＮ層、ＡｌＧａＮ層、ＩｎＧａＮ層、ＩｎＡｌＮ層およびＩｎＡｌＧａＮ層の少なくとも１つを含む窒化物半導体層である。半導体層１０はＧａＡｓ系半導体層でもよい。絶縁膜１２は、例えば膜厚が２０ｎｍから８０ｎｍの窒化シリコン膜である。絶縁膜１２は、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用い形成し、開口は例えばドライエッチング法を用い形成する。
図１Ｂに示すように、開口内の半導体層１０上にオーミック電極１６を形成する。オーミック電極１６は、例えば、半導体層１０側から膜厚が２０ｎｍのＴｉ層および膜厚が５００ｎｍのＡｌ層である。オーミック電極１６の材料および膜厚は、半導体層１０の組成により適宜設定することができる。
図１Ｃに示すように、半導体層１０上にオーミック電極１６を覆うように絶縁膜１４を形成する。絶縁膜１４は、例えば膜厚が２０ｎｍから８０ｎｍの窒化シリコン膜であり、ＣＶＤ法を用い形成する。
図１Ｄに示すように、オーミック電極１６上にバリア層１８を形成する。バリア層１８は、オーミック電極１６と上方の電極との原子の相互拡散を抑制するためのバリア金属であり、例えばＴｉ層、ＴｉＷ層、ＴｉＮ層およびＴｉＷＮ層の少なくとも１層を含む。例えばバリア層１８は、オーミック電極１６側から膜厚が２０ｎｍのＴｉ層および膜厚が３０ｎｍのＴｉＮ層である。バリア層１８は、例えばスパッタ法およびドライエッチング法を用い形成する。バリア層１８は、オーミック電極１６の中央領域上に形成され、オーミック電極１６の縁領域上には形成されていない。これは、オーミック電極１６の周縁を覆う絶縁膜１４と、バリア層１８とが重ならないようにするためである。絶縁膜１４とバリア層１８とが重なると、バリア層１８の応力によって、絶縁膜１４にクラックが入る場合がある。また、絶縁膜１４とバリア層１８が重なると、オーミック電極１６の周縁が高くなるので、後に形成される、絶縁膜２１、２２などの第１絶縁膜２１の段差が大きくなってしまう。このようにして形成されたバリア層１８は、絶縁膜１４から離間している。また、バリア層１８と絶縁膜１４の間には、オーミック電極１６が露出する。オーミック電極１６の露出は、バリア層１８が絶縁膜１４と重ならないようにパターンニングするために設けられた、位置合わせ余裕に由来する。オーミック電極１６およびバリア層１８により第１電極１７が形成される。第１電極１７に、バリア層１８を形成しなくともよい。
図１Ｅに示すように、半導体層１０上に、第１電極１７を覆うように絶縁膜２０を形成する。絶縁膜２０は、例えば膜厚が２００ｎｍから６００ｎｍの窒化シリコン膜であり、ＣＶＤ法を用い形成する。
図２Ａに示すように、絶縁膜２０上に絶縁膜２２を形成する。絶縁膜２２は、例えば膜厚が１００ｎｍから４００ｎｍの窒化シリコン膜であり、ＣＶＤ法を用い形成する。絶縁膜２０と絶縁膜２２との間には、例えばソースウォールまたはフィールドプレート等の電極を形成してもよい。絶縁膜２０および２２から第１絶縁膜２１が形成される。第１絶縁膜２１として、絶縁膜２０上に絶縁膜２２を形成しなくともよい。なお、第１絶縁膜２１は、オーミック電極の表面を覆う絶縁膜１４よりも大きい厚みを有する。絶縁膜１４は、図示しないゲート電極を形成するための、ゲート窓が開口される。ゲート電極は微細化が求められるため、絶縁膜１４の膜厚は小さく設計し、ゲート窓を開口する際のエッチングが横方向に広がることを抑制することが求められる。すなわち、絶縁膜１４は、比較的薄く形成される。いっぽう、第１絶縁膜２１は、このように比較的薄い絶縁膜１４に代わり、デバイス表面の保護効果を高めるために、絶縁膜１４よりも厚く形成される。
図２Ｂに示すように、第１絶縁膜２１に開口部２４を形成する。開口部２４は、例えばドライエッチング法を用い形成する。開口部２４は、バリア層１８を含むように形成される。また、開口部２４は、第１絶縁膜２１が、バリア層１８と絶縁膜１４との間に露出するオーミック電極１６を被覆するパターンで形成される。前述したような、オーミック電極１６がバリア層１８から露出してしまう場合であっても、第１絶縁膜２１によって、露出したオーミック電極１６が被覆されるので、この上に形成される電極（電極２９）がオーミック電極１６に直接に接触することが防止できる。これは、デバイスの信頼性向上に寄与する。ただし、第１絶縁膜２１によってオーミック電極１６を被覆するためには、開口部２４のパターンは、バリア層１８のパターンの内側に形成されることになる。これにより、絶縁膜１４よりも厚い第１絶縁膜２１が、バリア層１８の周縁に乗り上げる構造になる。第１絶縁膜２１は、前述したように、絶縁膜１４よりも大きな厚みを有している。このため、バリア層１８の周縁には、第１絶縁膜２１による、大きな段差が生じることになる。以上により、第１絶縁膜２１は、バリア層１８の縁領域上に形成され、縁領域以外の領域（中央領域）が開口部２４となる。バリア層１８上に形成された第１絶縁膜２１の上面には前述のように、大きな段差からなる凸部６６が形成される。第１電極１７にバリア層１８が形成されない場合でであっても、第１絶縁膜２１が第１電極１７の縁領域上に形成されるため、第１絶縁膜２１の上面に凸部６６が形成される。
図２Ｃに示すように、開口部２４上に電極２６を形成する。電極２６は、例えば膜厚が１μｍから３μｍのＡｕ層であり、真空蒸着法およびリフトオフ法を用い形成する。電極２６はＡｕ層の下にＴｉ層等の下地層を含んでもよい。電極２６の側面は、電極２６の上面が下面より小さくなるようなテーパ形状である。電極２６は、開口部２４の外側の領域の第１絶縁膜２１上にも形成されている。これにより、電極２６の上面は、開口部２４の外側の領域の第１絶縁膜２１の上面に対しＨ高くなる。電極２６の中央領域における高さが約１μｍのとき、高さＨは、例えば１μｍである。
図３Ａに示すように、第１絶縁膜２１上にマスク層５０を形成する。マスク層５０は、電極２６の上面が露出するように開口部５２を有する。また、マスク層５０は、電極２６の側面の少なくとも一部を被覆する。本実施例では、マスク層５０は、電極２６の側面の全部と、電極２６の上面周縁を被覆している。開口部５２は傾斜した内側面を有する。マスク層５０は、例えばフォトレジストであり、塗布、露光および現像により形成する。開口部５２は範囲７２よりも内側に形成され、電極２６の側面の少なくとも一部をマスク層５０が被覆するように形成することが求められる。（詳細は後述する）。
図３Ｂに示すように、マスク層５０上開口部５２から露出する電極２６上にシード層２８を形成する。シード層２８は、例えば電極２６側から膜厚が１０ｎｍのＴｉ膜および膜厚が２０ｎｍのＡｕ膜であり、真空蒸着法またはスパッタ法を用い形成する。
図４Ａに示すように、シード層２８上にマスク層５４を形成する。マスク層５４は開口部５２から露出する電極２６より大きな開口部５６を有する。開口部５６の側面は、開口部５２の側面より垂直に近い。マスク層５４は、例えばフォトレジストであり、塗布、露光および現像により形成する。開口部５６は開口部５２より大きく、開口部５２を含むように形成される。
図４Ｂに示すように、マスク層５０の開口部５２およびマスク層５４の開口部５６内にめっき電極３０を形成する。めっき電極３０は、例えば膜厚が２μｍから４μｍのＡｕ層であり、電解めっき法を用い形成する。シード層２８は、めっき電極３０のシードであるとともに、電解めっきのための電流を供給する層である。
図５Ａに示すように、マスク層５４を除去する。図５Ｂに示すように、めっき電極３０をマスクにシード層２８を除去する。シード層８の除去は例えばドライエッチング法またはイオンミリング法を用い行なう。これにより、シード層２８およびめっき電極３０から第３電極２９が形成される。図４Ａにおいて、開口部５６を開口部５２より大きく形成しているため、シード層２８を除去するときに、第１絶縁膜２１が露出しない。これにより、シード層２８の除去のときに第１絶縁膜２１等がエッチングされることを抑制できる。
図６Ａに示すように、マスク層５０を除去する。開口部５６が開口部５２より大きいため、第３電極２９の底面のうち縁領域６２は、第３電極２９の上方の幅が下方の幅より広くなるような逆テーパ形状となる。第２電極２６の順テーパ状の側面６０が露出する。電極２６の側面６０と第３電極２９の底面の縁領域６２との間に空間７０が形成される。
図６Ｂに示すように、電極２６および第３電極２９を被覆する絶縁膜３２を形成する。絶縁膜３２は、電極２６の側面６０と第３電極２９の底面の縁領域６２とを被覆する。絶縁膜３２は、例えば膜厚が２００ｎｍから８００ｎｍの窒化シリコン膜であり、ＣＶＤ法を用い形成する。
図７は、実施例１に係る半導体装置の断面図である。図７に示すように、図１Ａから図６Ｂの方法で作製したオーミック電極１６は、ソース電極３４およびドレイン電極３６として機能する。半導体層１０上のソース電極３４とドレイン電極３６との間にゲート電極３８が形成されている。ゲート電極３８は、例えば半導体層１０側からＮｉ層およびＡｕ層であり、絶縁膜１２および１４に形成された開口を介し半導体層１０に接触している。ゲート電極３８を覆うように、第１絶縁膜２１および絶縁膜３２が形成されている。その他の構成は、図１Ａから図６Ｂと同じであり説明を省略する。
図８は、実施例１の別の例に係る半導体装置の断面図である。図８に示すように、ゲート電極３８上からドレイン電極３６にかけての絶縁膜２０と２２との間にソースウォールまたはフィールドプレート等の電極３９が形成されている。その他の構成は図７と同じであり説明を省略する。
実施例１の効果を説明するため、比較例１について説明する。図９Ａから図１１は、比較例１に係る半導体装置の製造方法を示す断面図である。図９Ａに示すように、実施例１の図２Ｂの工程の後、図３Ａと同様に第１絶縁膜２１上にマスク層５０を形成する。マスク層５０は、開口部２４上に開口部５２を有する。図９Ｂに示すように、図３Ｂと同様にマスク層５０および開口部２４から露出するバリア層１８および第１絶縁膜２１上にシード層２８を形成する。図９Ｃに示すように、図４Ａと同様にシード層２８上にマスク層５４を形成する。マスク層５４は、開口部５２と重なる開口部５６を有する。
図１０Ａに示すように、図４Ｂと同様に開口部５６内にめっき電極３０を形成する。図１０Ｂに示すように、図５Ａから図６Ａと同様に、マスク層５０を除去し、第３電極２９をマスクにシード層２８を除去する。マスク層５４を除去する。図１１に示すように、図６Ｂと同様に第３電極２９を被覆する絶縁膜３２を形成する。
図９Ａにおいて、開口部５２が、その内側に第１絶縁膜２１の凸部６６が包含されるように形成される理由について説明する。図１２Ａから図１２Ｃは、比較例１における半導体装置の製造方法の断面図である。図１２Ａに示すように、マスク層５０の開口部５２が開口部２４の内側に形成される場合、バリア層１８の一部がマスク層５０で覆われる。図１０Ａから理解できるように、マスク層５０で覆われた領域にはめっき電極３０が形成されない。すなわち、図１２Ａの場合は、めっき電極３０と第１絶縁膜２１との間に隙間ができる。この隙間から水分が浸入すると半導体装置の信頼性が低下してしまう。
図１２Ａの状態を避けるためには、少なくとも、図１２Ｂに示すように、第１絶縁膜２１の凸部６６上に開口部５２の周縁が位置するように、バリア層１８のパターンを設計することがある。
しかしながら、図１２Ｂの場合、マスク層５０の開口部５２は、第１絶縁膜２１の開口部２４の端部に位置合わせして形成されることになる。このため、開口部５２を形成するための位置合わせ精度が悪いと、図１２Ｃに示すように、開口部２４内に開口部５２の周縁が位置する場合がある。この場合、図１２Ａの場合と同様に、めっき電極３０と第１絶縁膜２１との間に隙間ができ、信頼性が低下してしまう。
このように、マスク層５０が第１絶縁膜２１から露出する第１電極１７上に形成されないようにするため、図９Ａのように、開口部５２は第１絶縁膜２１の凸部６６を含む、位置合わせ余裕の大きなパターンにせざるを得ない。このため、図１０Ｂのように、第３電極２９の底面のうち縁領域６２はほぼ平坦な第１絶縁膜２２上に位置する。
図１３は、図１１の拡大図である。第３電極２９の底面の縁領域６２と第１絶縁膜２１の上面との間には、アスペクト比の大きなアンダーカット６８が形成される。このアスペクト比は、マスク層５０の端部の傾斜形状によって決定される。マスク層５０の端部の傾斜は、シード層２８を確実にマスク層５０に被着させるための要件である。またマスク層５０は比較的薄く形成される。その理由は、マスク層５０の膜厚を大きくして、例えば後に形成されるマスク層５４の厚みに達するように構成すると、マスク層５０の傾斜の存在により、非常に幅の大きな電極になり、微細化の障害になる。このため、マスク層５０の端部は、傾斜形状を持っているのみならず、比較的薄いため、後に出現するアンダーカット６８のアスペクト比が非常に大きくなってしまう。このようなアンダーカット６８が生じると、絶縁膜３２を形成するときに、アンダーカット６８における絶縁膜３２は、薄くなる、および／または膜質が劣化する。また、絶縁膜３２の成長界面にスリップまたは亀裂６４が形成される。絶縁膜３２が薄い箇所、絶縁膜３２の膜質が劣化した箇所、および／または亀裂６４等から水分が浸入しやすくなり、半導体装置の信頼性が低下する。
いっぽう、実施例１によれば、第２電極２６を設けること、そして、マスク層５０の開口部５２を形成する際に、マスク層５０が第２電極２６の側面を覆う製法を採用している。これにより、第３電極の形成後に、マスク層５０を除去すれば、第３電極の周縁の下部における空間７０は、第２電極２６の側面をマスク層５０が覆っていた分だけ広がり、アスペクト比が緩和される。このため、図６Ｂにおいて、絶縁膜３２を形成したときに、空間７０における絶縁膜３２の薄膜化、膜質の劣化、および／または亀裂等の形成が抑制される。よって、水分の浸入が抑制され、半導体装置の信頼性が向上する。
また、図２Ｃのように、第２電極２６の側面は、第１絶縁膜２１の上面より高い位置に設けられている（高さＨ）。このような第２電極２６の側面をマスク層５０によって覆った状態で、第３電極を形成するので、空間７０は、第１絶縁膜２１の上面より高い領域に形成される。このため、図６Ａのように、第３電極２９を形成したときに、空間７０のアスペクト比を小さくできる。
図３Ａに示すように、マスク層５０の開口部５２の幅は、第２電極２６の幅よりも狭い。これにより、第２電極２６の側面は、マスク層５０によって被覆することができる。また、第２電極２６は、第１絶縁膜２１の開口部２４を幅方向に埋め込んでいる。すなわち、開口部２４に露出する第１電極１７は、第２電極２６によって被覆されている。このため、マスク層５０の開口部５２の幅が、第１絶縁膜の開口部２４よりも狭く設計されていても、開口部５２の位置ずれによって、第１電極１７が露出することは無い。マスク層５０の開口部５２の幅は、接触抵抗や強度などの要求を満たす範囲で狭い方が好ましい側面がある。すなわち、開口部５２が狭いと、第２電極２６に対する位置ずれの許容範囲が拡大する。
第２電極２６を、蒸着法、例えば真空蒸着法を用い形成することで、第２電極２６の側面６０をテーパ形状とすることができる。第２電極２６の側面がテーパ形状であると、それが垂直な場合と比較して、絶縁膜３２のカバレッジが向上する。
半導体層１０上に形成される電極として、オーミック電極１６を例に説明したが、他の電極でもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１０ 半導体層
１２、１４、２０、２２、３２ 絶縁膜
１６ オーミック電極
１７ 第１電極
１８ バリア層
２１ 第１絶縁膜
２４、５２、５６ 開口部
２６ 電極
２８ シード層
２９ 第３電極
３０ めっき電極
３４ ソース電極
３６ ゲート電極
３８ ドレイン電極
３９ 電極
５０、５４ マスク層
６０ 側面
６２ 縁領域
６４ 亀裂
６６ 凸部
６８ アンダーカット
７０ 空間

Claims (5)

  1. 半導体層上に第１電極を形成する工程と、
    前記第１電極の上に、前記第１電極の一部が露出する開口部を有する第１絶縁膜を形成する工程と、
    前記開口部内の前記第１電極上から前記開口部の外縁の前記第１絶縁膜上にかけて、前記開口部の外縁における前記第１絶縁膜の上面よりも高い上面を有し、順テーパ状の側面を有する第２電極を形成する工程と、
    前記第２電極の順テーパ状の側面を被覆し、前記第２電極の表面を露出する開口部を有するマスク層を形成する工程と、
    前記マスク層から露出した前記第２電極上に、第３電極を形成する工程と、
    前記マスク層を除去して、前記第２電極の順テーパ状の側面を露出する工程と、
    前記第２電極および前記第３電極を被覆する第２絶縁膜を形成する工程と、
    を含む半導体装置の製造方法。
  2. さらに、前記マスク層および前記マスク層の開口部に露出した前記第２電極の上面に、シード層を形成する工程と、
    前記シード層に通電しためっき法により、前記第３電極を形成する工程と、
    前記第３電極をマスクとして、前記第３電極に被覆されない前記シード層を除去する工程と、
    前記シード層を除去する工程の後、前記マスク層を除去する工程と、
    を含む請求項１に記載の半導体装置の製造方法。
  3. 前記マスク層の開口部は、前記第２電極の幅よりも狭い請求項１または２に記載の半導体装置の製造方法。
  4. 前記第２電極は、蒸着法によって形成される請求項１乃至３記載のいずれか一項に記載の半導体装置の製造方法。
  5. 前記第２電極は、前記第１絶縁膜の開口部よりも広い幅で形成される請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
JP2015017416A 2015-01-30 2015-01-30 半導体装置の製造方法 Active JP6436531B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015017416A JP6436531B2 (ja) 2015-01-30 2015-01-30 半導体装置の製造方法
US15/010,559 US10199467B2 (en) 2015-01-30 2016-01-29 Semiconductor device having plated metal in electrode and process to form the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015017416A JP6436531B2 (ja) 2015-01-30 2015-01-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016143723A JP2016143723A (ja) 2016-08-08
JP6436531B2 true JP6436531B2 (ja) 2018-12-12

Family

ID=56553337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015017416A Active JP6436531B2 (ja) 2015-01-30 2015-01-30 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10199467B2 (ja)
JP (1) JP6436531B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7255397B2 (ja) * 2019-07-10 2023-04-11 株式会社デンソー 電子装置

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150333A (ja) * 1984-08-18 1986-03-12 Matsushita Electric Ind Co Ltd 半導体集積回路の製造方法
JP2731040B2 (ja) * 1991-02-05 1998-03-25 三菱電機株式会社 半導体装置の製造方法
JPH05275373A (ja) 1992-03-25 1993-10-22 Sanyo Electric Co Ltd 化合物半導体装置の製造方法
CA2089791C (en) * 1992-04-24 1998-11-24 Michael J. Brady Electronic devices having metallurgies containing copper-semiconductor compounds
JPH06151355A (ja) * 1992-10-30 1994-05-31 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR950004464A (ko) * 1993-07-15 1995-02-18 김광호 칩 범프의 제조방법
US6111317A (en) * 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
US6724084B1 (en) * 1999-02-08 2004-04-20 Rohm Co., Ltd. Semiconductor chip and production thereof, and semiconductor device having semiconductor chip bonded to solid device
US6465879B1 (en) * 1999-10-19 2002-10-15 Citizen Watch Co., Ltd. Structure for mounting semiconductor device, method of mounting same, semiconductor device, and method of fabricating same
US6426281B1 (en) * 2001-01-16 2002-07-30 Taiwan Semiconductor Manufacturing Company Method to form bump in bumping technology
JP2002334897A (ja) * 2001-05-09 2002-11-22 Seiko Epson Corp 半導体装置のバンプ構造及びその製造方法
JP4058619B2 (ja) * 2001-10-25 2008-03-12 セイコーエプソン株式会社 半導体ウエハ
JP2003203940A (ja) * 2001-10-25 2003-07-18 Seiko Epson Corp 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器
US6622907B2 (en) * 2002-02-19 2003-09-23 International Business Machines Corporation Sacrificial seed layer process for forming C4 solder bumps
US6596619B1 (en) * 2002-05-17 2003-07-22 Taiwan Semiconductor Manufacturing Company Method for fabricating an under bump metallization structure
US20040007779A1 (en) * 2002-07-15 2004-01-15 Diane Arbuthnot Wafer-level method for fine-pitch, high aspect ratio chip interconnect
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
JP2007531247A (ja) * 2003-07-16 2007-11-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 側壁用絶縁体を有する金属バンプ及びこのような金属バンプを有するチップを製造する方法
US7176583B2 (en) * 2004-07-21 2007-02-13 International Business Machines Corporation Damascene patterning of barrier layer metal for C4 solder bumps
DE102004047730B4 (de) * 2004-09-30 2017-06-22 Advanced Micro Devices, Inc. Ein Verfahren zum Dünnen von Halbleitersubstraten zur Herstellung von dünnen Halbleiterplättchen
TWI261330B (en) * 2005-05-06 2006-09-01 Via Tech Inc Contact structure on chip and package thereof
US7518211B2 (en) * 2005-11-11 2009-04-14 United Microelectronics Corp. Chip and package structure
US8592977B2 (en) * 2006-06-28 2013-11-26 Megit Acquisition Corp. Integrated circuit (IC) chip and method for fabricating the same
US7662698B2 (en) * 2006-11-07 2010-02-16 Raytheon Company Transistor having field plate
CN101681859B (zh) * 2007-06-15 2011-10-19 罗姆股份有限公司 半导体器件
WO2009012423A1 (en) * 2007-07-17 2009-01-22 Kovio, Inc. Printing of contact metal and interconnect metal via seed printing and plating
US7667335B2 (en) * 2007-09-20 2010-02-23 Stats Chippac, Ltd. Semiconductor package with passivation island for reducing stress on solder bumps
US7800132B2 (en) * 2007-10-25 2010-09-21 Northrop Grumman Systems Corporation High electron mobility transistor semiconductor device having field mitigating plate and fabrication method thereof
US7935408B2 (en) * 2007-10-26 2011-05-03 International Business Machines Corporation Substrate anchor structure and method
JP5331610B2 (ja) * 2008-12-03 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP5308145B2 (ja) * 2008-12-19 2013-10-09 ルネサスエレクトロニクス株式会社 半導体装置
US9583678B2 (en) * 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
WO2011062041A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Transistor
US8563095B2 (en) * 2010-03-15 2013-10-22 Applied Materials, Inc. Silicon nitride passivation layer for covering high aspect ratio features
KR101332374B1 (ko) * 2010-04-23 2013-11-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2012038965A (ja) * 2010-08-09 2012-02-23 Lapis Semiconductor Co Ltd 半導体装置及びその製造方法
US8293636B2 (en) * 2010-08-24 2012-10-23 GlobalFoundries, Inc. Conductive connection structure with stress reduction arrangement for a semiconductor device, and related fabrication method
JP2012054359A (ja) * 2010-08-31 2012-03-15 Toshiba Corp 半導体装置および半導体装置の製造方法
US10026706B2 (en) * 2010-11-11 2018-07-17 Texas Instruments Incorporated Adding cap to copper passivation flow for electroless plating
US20170236954A1 (en) * 2011-08-05 2017-08-17 Beamreach High efficiency solar cell structures and manufacturing methods
US8569886B2 (en) * 2011-11-22 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of under bump metallization in packaging semiconductor devices
KR101863294B1 (ko) * 2011-11-25 2018-05-31 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 태양전지 및 그 제조 방법
JP6003213B2 (ja) * 2012-05-17 2016-10-05 住友電気工業株式会社 半導体装置の製造方法
US9305788B2 (en) * 2012-10-29 2016-04-05 Sumitomo Electric Device Innovations, Inc. Method of fabricating semiconductor device
US9224678B2 (en) * 2013-03-07 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for connecting packages onto printed circuit boards
US10204876B2 (en) * 2013-03-07 2019-02-12 Maxim Integrated Products, Inc. Pad defined contact for wafer level package
US9355906B2 (en) * 2013-03-12 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods of manufacture thereof
US9082870B2 (en) * 2013-03-13 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of packaging semiconductor devices
JP6376788B2 (ja) * 2013-03-26 2018-08-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2014241320A (ja) * 2013-06-11 2014-12-25 ソニー株式会社 半導体装置、半導体装置の製造方法
US20150008428A1 (en) * 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9123685B2 (en) * 2013-07-15 2015-09-01 Freescale Semiconductor Inc. Microelectronic packages having frontside thermal contacts and methods for the fabrication thereof
US9673093B2 (en) * 2013-08-06 2017-06-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of making wafer level chip scale package
US9449853B2 (en) * 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
US9620580B2 (en) * 2013-10-25 2017-04-11 Mediatek Inc. Semiconductor structure
JP6362337B2 (ja) * 2014-01-21 2018-07-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9484318B2 (en) * 2014-02-17 2016-11-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
JP2015195288A (ja) * 2014-03-31 2015-11-05 住友電工デバイス・イノベーション株式会社 半導体装置及び半導体装置の製造方法
TWI672804B (zh) * 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US10141721B2 (en) * 2014-06-17 2018-11-27 Sony Corporation Light-emitting element and manufacturing method thereof
KR20150146409A (ko) * 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
JP6385202B2 (ja) * 2014-08-28 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10283685B2 (en) * 2014-09-26 2019-05-07 Seoul Viosys Co., Ltd. Light emitting device and method of fabricating the same
JP6635328B2 (ja) * 2014-11-10 2020-01-22 ローム株式会社 半導体装置およびその製造方法
US10396210B2 (en) * 2014-12-26 2019-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with stacked metal oxide and oxide semiconductor layers and display device including the semiconductor device
TWI685113B (zh) * 2015-02-11 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6300236B2 (ja) * 2015-02-26 2018-03-28 株式会社日立製作所 半導体装置、半導体装置の製造方法および電力変換装置
JP6502751B2 (ja) * 2015-05-29 2019-04-17 東芝メモリ株式会社 半導体装置および半導体装置の製造方法
US9559075B1 (en) * 2016-01-06 2017-01-31 Amkor Technology, Inc. Semiconductor product with interlocking metal-to-metal bonds and method for manufacturing thereof
JP6705592B2 (ja) * 2016-06-20 2020-06-03 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
KR102601553B1 (ko) * 2016-12-08 2023-11-15 삼성전자주식회사 반도체 발광 소자
US10748863B2 (en) * 2016-12-30 2020-08-18 Texas Instruments Incorporated Semiconductor devices having metal posts for stress relief at flatness discontinuities
WO2018187124A1 (en) * 2017-04-07 2018-10-11 Microchip Technology Incorporated A semiconductor package having exposed redistribution layer features and related methods of packaging and testing

Also Published As

Publication number Publication date
US20160225888A1 (en) 2016-08-04
JP2016143723A (ja) 2016-08-08
US10199467B2 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
JP2018037497A (ja) 半導体装置
JP6372524B2 (ja) 半導体装置及びその製造方法
TWI776061B (zh) 半導體裝置之製造方法
JP5649357B2 (ja) 半導体装置及び製造方法
TWI772545B (zh) 半導體裝置
US11476110B2 (en) Semiconductor device
JP6436531B2 (ja) 半導体装置の製造方法
TWI775953B (zh) 半導體裝置及其形成方法
JP2024504693A (ja) 横方向電界効果トランジスタ及びその製造方法
US11171005B2 (en) Semiconductor device manufacturing method
US9991160B2 (en) Process of forming semiconductor device having interconnection formed by electro-plating
JP2017208379A (ja) 窒化物半導体装置
US20230369437A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2013211484A (ja) 半導体装置の製造方法
JP2021044357A (ja) 高電子移動度トランジスタの製造方法
JP2019179857A (ja) 半導体装置および半導体装置の製造方法
JP2010067691A (ja) 化合物半導体装置およびその製造方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20170828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181109

R150 Certificate of patent or registration of utility model

Ref document number: 6436531

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250