JP2731040B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2731040B2 JP2731040B2 JP3038086A JP3808691A JP2731040B2 JP 2731040 B2 JP2731040 B2 JP 2731040B2 JP 3038086 A JP3038086 A JP 3038086A JP 3808691 A JP3808691 A JP 3808691A JP 2731040 B2 JP2731040 B2 JP 2731040B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating
- forming
- metal layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 38
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 238000007747 plating Methods 0.000 claims description 113
- 229910052751 metal Inorganic materials 0.000 claims description 55
- 239000002184 metal Substances 0.000 claims description 55
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 50
- 238000009713 electroplating Methods 0.000 claims description 26
- 239000010953 base metal Substances 0.000 claims description 24
- 238000004544 sputter deposition Methods 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 17
- 230000008021 deposition Effects 0.000 claims description 17
- 238000007772 electroless plating Methods 0.000 claims description 17
- 238000000059 patterning Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 17
- 230000004913 activation Effects 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 238000007654 immersion Methods 0.000 claims description 15
- 101150003085 Pdcl gene Proteins 0.000 claims description 12
- 239000003054 catalyst Substances 0.000 claims description 10
- 229910052763 palladium Inorganic materials 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims 1
- 238000005498 polishing Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 14
- 229910018104 Ni-P Inorganic materials 0.000 description 13
- 229910018536 Ni—P Inorganic materials 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 229910000808 amorphous metal alloy Inorganic materials 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 6
- 239000010419 fine particle Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 239000003638 chemical reducing agent Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- KWSLGOVYXMQPPX-UHFFFAOYSA-N 5-[3-(trifluoromethyl)phenyl]-2h-tetrazole Chemical compound FC(F)(F)C1=CC=CC(C2=NNN=N2)=C1 KWSLGOVYXMQPPX-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910020630 Co Ni Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002440 Co–Ni Inorganic materials 0.000 description 1
- 229910020515 Co—W Inorganic materials 0.000 description 1
- 229910017116 Fe—Mo Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000005300 metallic glass Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007086 side reaction Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000033 sodium borohydride Inorganic materials 0.000 description 1
- 229910001379 sodium hypophosphite Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/0347—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/036—Manufacturing methods by patterning a pre-deposited material
- H01L2224/0361—Physical or chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05575—Plural external layers
- H01L2224/05576—Plural external layers being mutually engaged together, e.g. through inserts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01011—Sodium [Na]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01056—Barium [Ba]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemically Coating (AREA)
- Electroplating Methods And Accessories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【0001】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関し、特に高周波GaAsIC,高出力ICにおけ
る電解Auメッキパターンの形成方法に関するものであ
る。
法に関し、特に高周波GaAsIC,高出力ICにおけ
る電解Auメッキパターンの形成方法に関するものであ
る。
【0002】
【従来の技術】図8は従来のモノリシックマイクロ波I
C(MMIC)の構成を示す斜視図であり、図において
100はMMICチップ、1はそのガリウム砒素基板
で、該基板1上には、電界効果トランジスタ(FET)
で構成された第1,第2の能動素子部101,102、
容量素子103、誘導素子104、抵抗素子105等が
設けられている。また、131〜135は上記半導体基
板1の周縁部に配設されたボンディングパッド、111
〜113は上記各素子間あるいは素子と所定のボンディ
ングパッド間を接続する信号伝送線路である。また12
1,122はそれぞれ第1,第2の能動素子部101,
102を跨いでその間側のボンディングパッド同士を接
続する第1,第2のエアーブリッジ配線、106は所定
のボンディングパッドと裏面電極130とを接続するた
めのバイアホールである。
C(MMIC)の構成を示す斜視図であり、図において
100はMMICチップ、1はそのガリウム砒素基板
で、該基板1上には、電界効果トランジスタ(FET)
で構成された第1,第2の能動素子部101,102、
容量素子103、誘導素子104、抵抗素子105等が
設けられている。また、131〜135は上記半導体基
板1の周縁部に配設されたボンディングパッド、111
〜113は上記各素子間あるいは素子と所定のボンディ
ングパッド間を接続する信号伝送線路である。また12
1,122はそれぞれ第1,第2の能動素子部101,
102を跨いでその間側のボンディングパッド同士を接
続する第1,第2のエアーブリッジ配線、106は所定
のボンディングパッドと裏面電極130とを接続するた
めのバイアホールである。
【0003】このようなMMIC等のデバイスでは、マ
イクロ波帯の高い周波数領域において優れた動作特性を
得るため、FETの電極やボンディングパッド部、さら
には誘導素子等の導電体層上にさらに低抵抗の金属層を
形成しており、本件出願人はこのようなマイクロ波帯デ
バイスに適用可能な技術の一例として、下地ゲート電極
上に低抵抗の上部ゲート電極を形成する方法(特開昭62
−274673号公報)をすでに出願している。
イクロ波帯の高い周波数領域において優れた動作特性を
得るため、FETの電極やボンディングパッド部、さら
には誘導素子等の導電体層上にさらに低抵抗の金属層を
形成しており、本件出願人はこのようなマイクロ波帯デ
バイスに適用可能な技術の一例として、下地ゲート電極
上に低抵抗の上部ゲート電極を形成する方法(特開昭62
−274673号公報)をすでに出願している。
【0004】図9(d) は図8のIXd−IXd線断面図であ
り、FET素子に接続されたボンディングパッド133
部分の断面構造を詳しく示している。図において、2は
上記半導体基板1上に形成されたFET電極、3は基板
表面を保護するパッシベーション膜、9はFET電極2
上に金属密着層5及び給電用Au層6を介して形成され
た電解Auメッキ層である。ここで上記金属密着層5に
はTi層あるいはCr層などを用いており、また上記給
電用Au層6は、電解メッキ時通電用のカソード電極と
して機能するものである。また9aは上記電解Auメッ
キ層9のモフォロジー荒れ部である。
り、FET素子に接続されたボンディングパッド133
部分の断面構造を詳しく示している。図において、2は
上記半導体基板1上に形成されたFET電極、3は基板
表面を保護するパッシベーション膜、9はFET電極2
上に金属密着層5及び給電用Au層6を介して形成され
た電解Auメッキ層である。ここで上記金属密着層5に
はTi層あるいはCr層などを用いており、また上記給
電用Au層6は、電解メッキ時通電用のカソード電極と
して機能するものである。また9aは上記電解Auメッ
キ層9のモフォロジー荒れ部である。
【0005】次に製造方法について説明する。上記MM
ICの各素子を半導体基板上に形成し、さらに上記ボン
ディングパッドや信号伝送線路の下地金属層及びその上
の電解Auメッキ層を順次形成する。
ICの各素子を半導体基板上に形成し、さらに上記ボン
ディングパッドや信号伝送線路の下地金属層及びその上
の電解Auメッキ層を順次形成する。
【0006】以下該電解Auメッキ層の形成方法をボン
ディングパッド部分について詳しく説明する。上記FE
T電極の形成後、半導体基板1全面にパッシベーション
膜3を成長し、これを反応性イオンエッチングあるいは
プラズマエッチングによって選択的に除去して上記FE
T電極2の表面を露出させる。続いて第1のレジスト層
4を塗布し、パターニングにより上記FET電極2部分
に開口部4aを形成する。その後、Ti密着層5及び給
電用Au層6をスパッタリングデポジションにより順次
形成する(図9(a) )。
ディングパッド部分について詳しく説明する。上記FE
T電極の形成後、半導体基板1全面にパッシベーション
膜3を成長し、これを反応性イオンエッチングあるいは
プラズマエッチングによって選択的に除去して上記FE
T電極2の表面を露出させる。続いて第1のレジスト層
4を塗布し、パターニングにより上記FET電極2部分
に開口部4aを形成する。その後、Ti密着層5及び給
電用Au層6をスパッタリングデポジションにより順次
形成する(図9(a) )。
【0007】次に、第2のレジスト層8を塗布し、その
パターニングを行って、上記FET電極2の配置部分に
開口部8aを形成する(図9(b) )。続いて上記基板を
メッキ液中に浸け、上記給電用Au層6をカソードとし
て通電し、上記第2のレジスト層8の開口部8a内に電
解Auメッキ層9を形成する(図9(c) )。そして上記
第2のレジスト層8、給電用Au層6、密着層5、及び
第1のレジスト層4を順次除去し、図9(d) に示すよう
な断面構造のボンディングパッドを得る。
パターニングを行って、上記FET電極2の配置部分に
開口部8aを形成する(図9(b) )。続いて上記基板を
メッキ液中に浸け、上記給電用Au層6をカソードとし
て通電し、上記第2のレジスト層8の開口部8a内に電
解Auメッキ層9を形成する(図9(c) )。そして上記
第2のレジスト層8、給電用Au層6、密着層5、及び
第1のレジスト層4を順次除去し、図9(d) に示すよう
な断面構造のボンディングパッドを得る。
【0008】
【発明が解決しようとする課題】ところが、上述のメッ
キ方法では、下地金属層と接触している電解Auメッキ
層の表面の荒れがひどく、光沢ムラが外観劣化を引き起
こしたり、オートボンディング時におけるパッド部検出
の障害となったりするという問題があった。なお図8の
ボンディングパッド部のドット表示は表面荒れを起こし
ていることを示している。
キ方法では、下地金属層と接触している電解Auメッキ
層の表面の荒れがひどく、光沢ムラが外観劣化を引き起
こしたり、オートボンディング時におけるパッド部検出
の障害となったりするという問題があった。なお図8の
ボンディングパッド部のドット表示は表面荒れを起こし
ていることを示している。
【0009】すなわち、パッシベーション膜3の形成等
の熱処理工程では、図10(a) ,(b) に示すように、蒸
着により形成したFET電極部等の下地金属層2の結晶
化が進み、その結晶グレインのサイズが大型化する。言
い換えると下地金属層2の表面のきめが粗くなる。この
ため電解Auメッキ層9は、その下地金属層2との間に
Ti密着層や給電用Au層6が介在していても、成長初
期にはそのグレインが大型化した下地金属層2の表面状
態を反映しながら成長する(図10(c) )。またその後
は電解Auメッキ層9の〈111〉面に対するメッキの
優先配向を伴った結晶成長や下地金属層2の表面状態に
起因して結晶グレインサイズが不均一に変化する。この
ため電解Auメッキ9は粗大な結晶粒の荒れたモフォロ
ジー9aを呈することとなる。
の熱処理工程では、図10(a) ,(b) に示すように、蒸
着により形成したFET電極部等の下地金属層2の結晶
化が進み、その結晶グレインのサイズが大型化する。言
い換えると下地金属層2の表面のきめが粗くなる。この
ため電解Auメッキ層9は、その下地金属層2との間に
Ti密着層や給電用Au層6が介在していても、成長初
期にはそのグレインが大型化した下地金属層2の表面状
態を反映しながら成長する(図10(c) )。またその後
は電解Auメッキ層9の〈111〉面に対するメッキの
優先配向を伴った結晶成長や下地金属層2の表面状態に
起因して結晶グレインサイズが不均一に変化する。この
ため電解Auメッキ9は粗大な結晶粒の荒れたモフォロ
ジー9aを呈することとなる。
【0010】またこの結果パターン間やパターン内,例
えば異なる信号伝送線路間や1つの信号伝送線路内で光
沢が変わり、前記光沢ムラがメッキ外観劣化の問題のみ
ならず、実装工程においてオートボンディングなどを使
った自動化の障害となるという問題を引き起こしてい
た。
えば異なる信号伝送線路間や1つの信号伝送線路内で光
沢が変わり、前記光沢ムラがメッキ外観劣化の問題のみ
ならず、実装工程においてオートボンディングなどを使
った自動化の障害となるという問題を引き起こしてい
た。
【0011】なお、従来上記のような電極形成方法にお
いて、Ti密着層5や給電用Au層6をウェットエッチ
ングにより除去する場合、電解Auメッキ層9も同時に
蝕刻され、該メッキ層9の表面に凹凸が生じるという問
題があったが、本件出願人はこの問題の解決方法とし
て、上記電解Auメッキ層9の表面をTi層で被覆した
状態で下側のTi密着層や給電用Au層をエッチングす
る方法(特開昭63−318145号公報)をすでに出願してい
る。
いて、Ti密着層5や給電用Au層6をウェットエッチ
ングにより除去する場合、電解Auメッキ層9も同時に
蝕刻され、該メッキ層9の表面に凹凸が生じるという問
題があったが、本件出願人はこの問題の解決方法とし
て、上記電解Auメッキ層9の表面をTi層で被覆した
状態で下側のTi密着層や給電用Au層をエッチングす
る方法(特開昭63−318145号公報)をすでに出願してい
る。
【0012】この発明は、上記のような問題点を解決す
るためになされたもので、電解メッキ層の光沢ムラを大
きく改善することができ、これにより電極パッド位置の
機械的な検出が容易になり、実装工程におけるオートボ
ンディングなどを使った自動化の障害を排除でき、しか
も外観の美観を向上することができ、MMIC等のデバ
イスの商品価値を高めることができる半導体装置の製造
方法を得ることを目的とする。
るためになされたもので、電解メッキ層の光沢ムラを大
きく改善することができ、これにより電極パッド位置の
機械的な検出が容易になり、実装工程におけるオートボ
ンディングなどを使った自動化の障害を排除でき、しか
も外観の美観を向上することができ、MMIC等のデバ
イスの商品価値を高めることができる半導体装置の製造
方法を得ることを目的とする。
【0013】
【課題を解決するための手段】この発明(請求項1)に
係る半導体装置の製造方法は、下地金属層上に金属メッ
キ層を形成するメッキ工程を、その下層の結晶性をキャ
ンセルする導電性バッファ層を下地金属層上に形成する
メッキ前工程と、該導電性バッファ層上に金属メッキ層
を電解メッキにより選択的に形成するメッキ主工程とか
ら構成し、上記導電性バッファ層として、その所定の平
面パターンを有する表面領域内あるいは全表面領域にわ
たって表面のきめの粗さが0.3μm以下に一様に小さ
く制御された層を用いるものである。
係る半導体装置の製造方法は、下地金属層上に金属メッ
キ層を形成するメッキ工程を、その下層の結晶性をキャ
ンセルする導電性バッファ層を下地金属層上に形成する
メッキ前工程と、該導電性バッファ層上に金属メッキ層
を電解メッキにより選択的に形成するメッキ主工程とか
ら構成し、上記導電性バッファ層として、その所定の平
面パターンを有する表面領域内あるいは全表面領域にわ
たって表面のきめの粗さが0.3μm以下に一様に小さ
く制御された層を用いるものである。
【0014】そして、上記メッキ前工程では、その第1
の工程で半導体基板上に第1のレジスト膜を塗布し、パ
ターニングにより上記下地金属層上に開口部を形成し、
第2の工程で、全面に、上記下地金属層との密着性の高
い金属密着層、電解メッキの際通電用カソード電極とな
るメッキ給電用金属層、及び無電解メッキの際触媒とし
て機能するPd活性化層を順次スパッタリングデポジシ
ョンによって積層し、第3の工程で、上記Pd活性化層
上に第2のレジスト膜を塗布し、パターニングにより上
記下地金属層上に開口部を形成し、第4の工程で、無電
解メッキにより第2のレジスト膜の開口部に上記導電性
バッファ層としての非晶質メッキ膜を形成し、上記メッ
キ主工程では、電解メッキにより上記第2のレジスト膜
の開口部にAuメッキ層を形成するようにしている。
の工程で半導体基板上に第1のレジスト膜を塗布し、パ
ターニングにより上記下地金属層上に開口部を形成し、
第2の工程で、全面に、上記下地金属層との密着性の高
い金属密着層、電解メッキの際通電用カソード電極とな
るメッキ給電用金属層、及び無電解メッキの際触媒とし
て機能するPd活性化層を順次スパッタリングデポジシ
ョンによって積層し、第3の工程で、上記Pd活性化層
上に第2のレジスト膜を塗布し、パターニングにより上
記下地金属層上に開口部を形成し、第4の工程で、無電
解メッキにより第2のレジスト膜の開口部に上記導電性
バッファ層としての非晶質メッキ膜を形成し、上記メッ
キ主工程では、電解メッキにより上記第2のレジスト膜
の開口部にAuメッキ層を形成するようにしている。
【0015】この発明(請求項2)は、請求項1記載の
半導体装置の製造方法において、上記第2,第3,第4
の工程に代わる第6,第7の工程で、全面に、上記下地
金属層との密着性の高い金属密着層、上記導電性バッフ
ァ層としての非晶質合金層、及び電解メッキの際通電用
カソード電極となるメッキ給電用金属層を順次スパッタ
リングデポジションによって積層し(第6の工程)、続
いて該メッキ給電用金属層上に第2のレジスト膜を塗布
し、パターニングにより上記下地金属層上に開口部を形
成する(第7の工程)ものである。
半導体装置の製造方法において、上記第2,第3,第4
の工程に代わる第6,第7の工程で、全面に、上記下地
金属層との密着性の高い金属密着層、上記導電性バッフ
ァ層としての非晶質合金層、及び電解メッキの際通電用
カソード電極となるメッキ給電用金属層を順次スパッタ
リングデポジションによって積層し(第6の工程)、続
いて該メッキ給電用金属層上に第2のレジスト膜を塗布
し、パターニングにより上記下地金属層上に開口部を形
成する(第7の工程)ものである。
【0016】この発明(請求項3)は、請求項1記載の
半導体装置の製造方法において、上記第2,第3,第4
の工程に代わる第8,第9,第10の工程で、まず全面
に、上記下地金属層との密着性の高い金属密着層、及び
電解メッキの際通電用カソード電極となるメッキ給電用
金属層を順次スパッタリングデポジションにより積層し
(第8の工程)、次に該メッキ給電用金属層上に第2の
レジスト膜を塗布し、パターニングにより上記下地金属
層上に開口部を形成し(第9の工程)、さらに電解メッ
キにより上記第2のレジスト膜の開口部に上記導電性バ
ッファ層としての非晶質メッキ層を形成する(第10の
工程)ものである。
半導体装置の製造方法において、上記第2,第3,第4
の工程に代わる第8,第9,第10の工程で、まず全面
に、上記下地金属層との密着性の高い金属密着層、及び
電解メッキの際通電用カソード電極となるメッキ給電用
金属層を順次スパッタリングデポジションにより積層し
(第8の工程)、次に該メッキ給電用金属層上に第2の
レジスト膜を塗布し、パターニングにより上記下地金属
層上に開口部を形成し(第9の工程)、さらに電解メッ
キにより上記第2のレジスト膜の開口部に上記導電性バ
ッファ層としての非晶質メッキ層を形成する(第10の
工程)ものである。
【0017】この発明(請求項4)は、請求項3記載の
半導体装置の製造方法において、上記第9,第10の工
程に代わる第11,第12の工程で、PdCl2 液への
浸漬処理、スパッタリングデポジション、あるいは蒸着
により上記メッキ給電用金属層上に、表面のグレインサ
イズを一様に0.3μm以下に抑制したパラジウム膜を形
成し(第11の工程)、該パラジウム層上に第2のレジ
スト膜を塗布し、パターニングにより上記下地金属層上
に開口部を形成する(第12の工程)ものである。
半導体装置の製造方法において、上記第9,第10の工
程に代わる第11,第12の工程で、PdCl2 液への
浸漬処理、スパッタリングデポジション、あるいは蒸着
により上記メッキ給電用金属層上に、表面のグレインサ
イズを一様に0.3μm以下に抑制したパラジウム膜を形
成し(第11の工程)、該パラジウム層上に第2のレジ
スト膜を塗布し、パターニングにより上記下地金属層上
に開口部を形成する(第12の工程)ものである。
【0018】この発明(請求項5)は、請求項3記載の
半導体装置の製造方法において、上記第10の工程に代
わる第13の工程で、上記第2のレジスト膜の開口部
に、表面のグレインサイズを一様に0.3μm以下に抑制
したパラジウム膜をPdCl2液への浸漬処理により形
成するものである。
半導体装置の製造方法において、上記第10の工程に代
わる第13の工程で、上記第2のレジスト膜の開口部
に、表面のグレインサイズを一様に0.3μm以下に抑制
したパラジウム膜をPdCl2液への浸漬処理により形
成するものである。
【0019】この発明(請求項6)は、請求項3記載の
半導体装置の製造方法において、上記第9,第10の工
程に代わる第14,第15,第16の工程で、付加レジ
スト膜を塗布し、これを格子状に配列された一辺1μm
程度の矩形部が残るようパターニングし(第14の工
程)、上記付加レジスト膜をマスクとしてイオン注入を
行い、その後該付加レジスト膜を除去し(第15の工
程)、上記メッキ給電用金属層上に第2のレジスト膜を
塗布し、パターニングにより上記下地金属層上に開口部
を形成する(第16の工程)ものである。
半導体装置の製造方法において、上記第9,第10の工
程に代わる第14,第15,第16の工程で、付加レジ
スト膜を塗布し、これを格子状に配列された一辺1μm
程度の矩形部が残るようパターニングし(第14の工
程)、上記付加レジスト膜をマスクとしてイオン注入を
行い、その後該付加レジスト膜を除去し(第15の工
程)、上記メッキ給電用金属層上に第2のレジスト膜を
塗布し、パターニングにより上記下地金属層上に開口部
を形成する(第16の工程)ものである。
【0020】
【作用】この発明(請求項1)においては、その下層の
結晶性をキャンセルする導電性バッファ層を下地金属層
上に形成し、その上に金属メッキ層を選択的に形成し、
しかもこの際上記導電性バッファ層として、その所定の
平面パターンを有する表面領域内であるいは全表面領域
にわたって表面のきめの粗さが0.3μm以下に一様に
小さく制御された層を用いるようにしたから、上記金属
メッキ層の成長時、そのグレインサイズの大型化や不均
一化を招くことなく緻密な結晶が均一に成長することと
なり、これによって金属メッキ層の光沢ムラを大きく改
善することができる。この結果電極パッド位置の機械的
な検出が容易になり、実装工程におけるオートボンディ
ングなどを使った自動化の障害を排除でき、しかも外観
の美観を向上することができ、MMIC等のデバイスの
商品価値を高めることができる。
結晶性をキャンセルする導電性バッファ層を下地金属層
上に形成し、その上に金属メッキ層を選択的に形成し、
しかもこの際上記導電性バッファ層として、その所定の
平面パターンを有する表面領域内であるいは全表面領域
にわたって表面のきめの粗さが0.3μm以下に一様に
小さく制御された層を用いるようにしたから、上記金属
メッキ層の成長時、そのグレインサイズの大型化や不均
一化を招くことなく緻密な結晶が均一に成長することと
なり、これによって金属メッキ層の光沢ムラを大きく改
善することができる。この結果電極パッド位置の機械的
な検出が容易になり、実装工程におけるオートボンディ
ングなどを使った自動化の障害を排除でき、しかも外観
の美観を向上することができ、MMIC等のデバイスの
商品価値を高めることができる。
【0021】またこの発明では、上記導電性バッファ層
として非晶質層を無電解メッキによって形成するので、
導電性バッファ層の形成をメッキ液への浸漬のみで簡単
に行うことができる。
として非晶質層を無電解メッキによって形成するので、
導電性バッファ層の形成をメッキ液への浸漬のみで簡単
に行うことができる。
【0022】この発明(請求項2)においては、上記非
晶質合金層をスパッタリングデポジションにより形成す
るので、無電解メッキのための触媒層が不要となり、し
かも金属密着層及びメッキ給電用金属層の形成もスパッ
タリングデポジションであるため、これらの金属層を連
続的に作業性よく形成できる。
晶質合金層をスパッタリングデポジションにより形成す
るので、無電解メッキのための触媒層が不要となり、し
かも金属密着層及びメッキ給電用金属層の形成もスパッ
タリングデポジションであるため、これらの金属層を連
続的に作業性よく形成できる。
【0023】この発明(請求項3)においては、上記非
晶質層を電解メッキにより形成するので、無電解メッキ
の触媒としてのPd活性化層が不要となり、しかも電解
Auメッキ層の形成工程へのプロセスの移行をスムース
に行うことができる。
晶質層を電解メッキにより形成するので、無電解メッキ
の触媒としてのPd活性化層が不要となり、しかも電解
Auメッキ層の形成工程へのプロセスの移行をスムース
に行うことができる。
【0024】この発明(請求項4)においては、上記導
電性バッファ層として、表面のグレインサイズを一様に
0.3μm以下に抑制したパラジウム膜を形成するので、
導電性バッファ層の形成をPdCl2 液への浸漬、スパ
ッタリングデポジション、あるいは蒸着の何れか1つの
処理のみで簡単に行うことができる。この発明(請求項
5)においては、上記導電性バッファ層として、表面の
グレインサイズを一様に0.3μm以下に抑制したパラジ
ウム膜を、PdCl 2 液への浸漬処理により形成するの
で、浸漬処理時間の制御によりPd結晶核の成長を回避
でき、これにより、表面の光沢ムラがなく、粒径の小さ
い金属メッキ層を形成することが可能となる。
電性バッファ層として、表面のグレインサイズを一様に
0.3μm以下に抑制したパラジウム膜を形成するので、
導電性バッファ層の形成をPdCl2 液への浸漬、スパ
ッタリングデポジション、あるいは蒸着の何れか1つの
処理のみで簡単に行うことができる。この発明(請求項
5)においては、上記導電性バッファ層として、表面の
グレインサイズを一様に0.3μm以下に抑制したパラジ
ウム膜を、PdCl 2 液への浸漬処理により形成するの
で、浸漬処理時間の制御によりPd結晶核の成長を回避
でき、これにより、表面の光沢ムラがなく、粒径の小さ
い金属メッキ層を形成することが可能となる。
【0025】この発明(請求項6)においては、下地金
属層上に形成したメッキ給電用金属層に、格子状の開口
パターンを有するマスクを用いてイオン注入することに
より上記導電性バッファ層を形成するので、導電性バッ
ファ層がメッキ給電用金属層を兼ねることとなり、成膜
工程を簡略化することができる。
属層上に形成したメッキ給電用金属層に、格子状の開口
パターンを有するマスクを用いてイオン注入することに
より上記導電性バッファ層を形成するので、導電性バッ
ファ層がメッキ給電用金属層を兼ねることとなり、成膜
工程を簡略化することができる。
【0026】
【実施例】図1はこの発明の第1の実施例における半導
体装置の製造方法を説明するための断面図で、図1(a)
〜図1(e) は各主要工程を示している。図1(e) におい
て、図9(d) と同一符号は同一または相当部分を示し、
10は上記電解Auメッキ層9と給電用Au層6との間
に介在する非晶質Ni−P層で、無電解メッキにより形
成したものである。この非晶質Ni−P層10は、その
表面のグレインサイズが一様に0.3μm以下と下地金属
層(FET電極)2のグレインサイズに対し無視しうる
大きさとなっており、またエピタキシャル成長を起こさ
ないという性質を持っている。また7は該非晶質Ni−
P層10と給電用Au層6との間に介在するPd活性化
層で、上記非晶質Ni−P層10の無電解メッキの際、
そのメッキ触媒となるものである。
体装置の製造方法を説明するための断面図で、図1(a)
〜図1(e) は各主要工程を示している。図1(e) におい
て、図9(d) と同一符号は同一または相当部分を示し、
10は上記電解Auメッキ層9と給電用Au層6との間
に介在する非晶質Ni−P層で、無電解メッキにより形
成したものである。この非晶質Ni−P層10は、その
表面のグレインサイズが一様に0.3μm以下と下地金属
層(FET電極)2のグレインサイズに対し無視しうる
大きさとなっており、またエピタキシャル成長を起こさ
ないという性質を持っている。また7は該非晶質Ni−
P層10と給電用Au層6との間に介在するPd活性化
層で、上記非晶質Ni−P層10の無電解メッキの際、
そのメッキ触媒となるものである。
【0027】次に製造方法について説明する。半導体基
板1上にFET電極2を形成するまでの工程は従来と同
一である。その後、シリコン酸化膜あるいは窒化膜など
のパッシベーション膜3を化学的気相成長法(CVD
法)によって成長し、上記下地金属膜2を露出するよう
にエッチングする。続いて第1のレジスト層4を塗布
し、パターニングを行って上記FET電極2上の部分に
開口部4aを形成する(図1(a) )。
板1上にFET電極2を形成するまでの工程は従来と同
一である。その後、シリコン酸化膜あるいは窒化膜など
のパッシベーション膜3を化学的気相成長法(CVD
法)によって成長し、上記下地金属膜2を露出するよう
にエッチングする。続いて第1のレジスト層4を塗布
し、パターニングを行って上記FET電極2上の部分に
開口部4aを形成する(図1(a) )。
【0028】この状態で、Ti密着層5、給電用Au層
6、及びPd活性化層7を順次スパッタリングデポジシ
ョンによって積層形成し、次に第2のレジスト層8の塗
布し、さらにパターニングして上記FET電極2上の部
分に開口部8aを形成する(図1(b) )。
6、及びPd活性化層7を順次スパッタリングデポジシ
ョンによって積層形成し、次に第2のレジスト層8の塗
布し、さらにパターニングして上記FET電極2上の部
分に開口部8aを形成する(図1(b) )。
【0029】その後上記第2レジスト層8をマスクと
し、上記Pd活性化層7を触媒として無電解Niメッキ
を行い、上記開口部内のPd活性化層7露出面上に非晶
質Ni−P層10を形成する(図1(c) )。このとき、
Niメッキ浴中には還元剤として次亜リン酸ナトリウム
またはホウ水素化物が混合されているため、副反応とし
て上記還元剤の分解が起こり、この結果メッキ膜はNi
−PあるいはNi−Bの非晶質膜となる。なおここでは
非晶質Ni−P膜10を形成するようにしている。
し、上記Pd活性化層7を触媒として無電解Niメッキ
を行い、上記開口部内のPd活性化層7露出面上に非晶
質Ni−P層10を形成する(図1(c) )。このとき、
Niメッキ浴中には還元剤として次亜リン酸ナトリウム
またはホウ水素化物が混合されているため、副反応とし
て上記還元剤の分解が起こり、この結果メッキ膜はNi
−PあるいはNi−Bの非晶質膜となる。なおここでは
非晶質Ni−P膜10を形成するようにしている。
【0030】この後、基板をAuメッキ液中に浸し、上
記給電用Au層6にこれをカソードとして通電して、上
記無電解メッキ層10上に電解Auメッキ層9を形成す
る(図1(d) )。そして第2のレジスト層8、給電用A
u層6、密着層5、及び第1のレジスト層4を順次除去
して、図1(e) に示すような断面構造のボンディングパ
ッドを得る。
記給電用Au層6にこれをカソードとして通電して、上
記無電解メッキ層10上に電解Auメッキ層9を形成す
る(図1(d) )。そして第2のレジスト層8、給電用A
u層6、密着層5、及び第1のレジスト層4を順次除去
して、図1(e) に示すような断面構造のボンディングパ
ッドを得る。
【0031】なおここで、上記レジスト層4,8は剥離
剤や有機溶剤処理あるいはO2 アッシングによって、ま
た上記Ti密着層5,給電用Au層6などのスパッタ膜
はイオンミリング,反応性イオンエッチングあるいはこ
れらの併用によってそれぞれ除去できる。
剤や有機溶剤処理あるいはO2 アッシングによって、ま
た上記Ti密着層5,給電用Au層6などのスパッタ膜
はイオンミリング,反応性イオンエッチングあるいはこ
れらの併用によってそれぞれ除去できる。
【0032】このように本実施例では、FET電極2と
その上の電解Auメッキ層9との間に非晶質Ni−P層
10を形成しているため、上記FET電極2の結晶グレ
インサイズが大型化していても、その結晶性はグレイン
が緻密な非晶質Ni−P層10によりキャンセルされる
こととなる。このため電解Auメッキ層9の成長時、そ
のグレインサイズの大型化や不均一化を招くことなく、
緻密な結晶が均一に成長することとなり、電解Auメッ
キ層の表面の光沢ムラを低減することができる。これに
より電極パッド位置の機械的な検出が容易になり、実装
工程におけるオートボンディングなどを使った自動化の
障害を排除でき、しかも外観の美観を向上することがで
き、MMIC等のデバイスの商品価値を高めることがで
きる。
その上の電解Auメッキ層9との間に非晶質Ni−P層
10を形成しているため、上記FET電極2の結晶グレ
インサイズが大型化していても、その結晶性はグレイン
が緻密な非晶質Ni−P層10によりキャンセルされる
こととなる。このため電解Auメッキ層9の成長時、そ
のグレインサイズの大型化や不均一化を招くことなく、
緻密な結晶が均一に成長することとなり、電解Auメッ
キ層の表面の光沢ムラを低減することができる。これに
より電極パッド位置の機械的な検出が容易になり、実装
工程におけるオートボンディングなどを使った自動化の
障害を排除でき、しかも外観の美観を向上することがで
き、MMIC等のデバイスの商品価値を高めることがで
きる。
【0033】なお、上記実施例では非晶質無電解メッキ
膜の材料としてNi−Pを用いたが、これはメッキ浴を
適当に選択してNi−B,Co−Pなど無電解メッキ可
能な他の非晶質金属材料を用いてもよい。
膜の材料としてNi−Pを用いたが、これはメッキ浴を
適当に選択してNi−B,Co−Pなど無電解メッキ可
能な他の非晶質金属材料を用いてもよい。
【0034】また、上記実施例では、非晶質Ni−P層
10を無電解メッキにより形成しているが、このような
非晶質層の形成方法はこれに限るものではなく、例えば
スパッタ法や電解メッキ法でもよい。
10を無電解メッキにより形成しているが、このような
非晶質層の形成方法はこれに限るものではなく、例えば
スパッタ法や電解メッキ法でもよい。
【0035】図2は、非晶質層の形成にスパッタ法を用
いた本発明の第2の実施例を説明するための断面図であ
り、図2(a) 〜図2(d) は各主要工程を示している。図
2(d) において、図1(d) と同一符号は同一のものを示
し、20はTi密着層5とその上の給電用Au層6との
間に形成された非晶質合金スパッタ層であり、グレイン
サイズが0.3μm以下で、エピタキシャル成長を起こさ
ない点は上記非晶質Ni−P層と同一である。またここ
ではPd活性化層7は用いていない。
いた本発明の第2の実施例を説明するための断面図であ
り、図2(a) 〜図2(d) は各主要工程を示している。図
2(d) において、図1(d) と同一符号は同一のものを示
し、20はTi密着層5とその上の給電用Au層6との
間に形成された非晶質合金スパッタ層であり、グレイン
サイズが0.3μm以下で、エピタキシャル成長を起こさ
ない点は上記非晶質Ni−P層と同一である。またここ
ではPd活性化層7は用いていない。
【0036】次に製造方法について説明する。上記実施
例と同様第1のレジスト膜4に開口部4aを形成した
(図2(a) )後、Ti密着層5、非晶質合金層20、及
び給電用Au層6を順次スパッタ法により積層形成し、
続いて第2のレジスト層8を塗布し、パターニングによ
り開口部8aを形成する(図2(b) )。続いて、上記第
2レジスト層8をマスクとして電解メッキを行い電解A
uメッキ層9を形成する(図2(c) )。そして上記第2
のレジスト層8、給電用Au層6、非晶質合金層20、
密着層5、及び第1のレジスト層4を順次除去して、図
2(d) にその断面構造を示すようなボンディングパッド
を得る。
例と同様第1のレジスト膜4に開口部4aを形成した
(図2(a) )後、Ti密着層5、非晶質合金層20、及
び給電用Au層6を順次スパッタ法により積層形成し、
続いて第2のレジスト層8を塗布し、パターニングによ
り開口部8aを形成する(図2(b) )。続いて、上記第
2レジスト層8をマスクとして電解メッキを行い電解A
uメッキ層9を形成する(図2(c) )。そして上記第2
のレジスト層8、給電用Au層6、非晶質合金層20、
密着層5、及び第1のレジスト層4を順次除去して、図
2(d) にその断面構造を示すようなボンディングパッド
を得る。
【0037】この実施例では、結晶粒界が緻密な、つま
り結晶グレインが一様に小さい非晶質合金層20をスパ
ッタ法により形成しているため、上記実施例の効果に加
えて、無電解メッキの触媒としてのPd活性化層が不要
となり、しかもTi密着層5や給電用Au層6とともに
連続的に形成でき、作業性もよいという効果がある。
り結晶グレインが一様に小さい非晶質合金層20をスパ
ッタ法により形成しているため、上記実施例の効果に加
えて、無電解メッキの触媒としてのPd活性化層が不要
となり、しかもTi密着層5や給電用Au層6とともに
連続的に形成でき、作業性もよいという効果がある。
【0038】また図3は、非晶質層の形成に電解メッキ
法を用いた本発明の第3の実施例を説明するための断面
図であり、図3(a) 〜図3(d) は主要工程を示してい
る。図3(d) において、30は給電用Au層6とその上
の電解Auメッキ層9との間に形成された、グレインサ
イズが0.3μm以下の非晶質電解メッキ層であり、エピ
タキシャル成長しないものである。またここでもPd活
性化層7は用いていない。その他の点は上記第1の実施
例と同一である。
法を用いた本発明の第3の実施例を説明するための断面
図であり、図3(a) 〜図3(d) は主要工程を示してい
る。図3(d) において、30は給電用Au層6とその上
の電解Auメッキ層9との間に形成された、グレインサ
イズが0.3μm以下の非晶質電解メッキ層であり、エピ
タキシャル成長しないものである。またここでもPd活
性化層7は用いていない。その他の点は上記第1の実施
例と同一である。
【0039】次に製造方法について説明する。上記給電
用Au層6を形成するまでの工程(図3(a) )は、上記
第1の実施例と同一であるので、その説明を省略する。
図3(a) の工程を経た後、第2のレジスト層8を塗布し
パターニングし、その後基板をNi等のメッキ浴内に浸
け、給電用Au層6に通電を行って非晶質電解メッキ層
30を形成する。その後、さらに基板1をAuメッキ浴
内に浸け、電解Auメッキ層9を形成する(図3(c)
)。ここで上記電解メッキにより形成できる非晶質膜
としては、Ni−P,Co−P,Fe−P,Co−Ni
−P,Co−W,Fe−W,Cr−W,Fe−Mo,C
r−Feなどが知られている。そして上記第2のレジス
ト層8、給電用Au層6、密着層5、及び第1のレジス
ト層4を順次除去して、図3(d) にその断面構造を示す
ようなボンディングパッドを得る。
用Au層6を形成するまでの工程(図3(a) )は、上記
第1の実施例と同一であるので、その説明を省略する。
図3(a) の工程を経た後、第2のレジスト層8を塗布し
パターニングし、その後基板をNi等のメッキ浴内に浸
け、給電用Au層6に通電を行って非晶質電解メッキ層
30を形成する。その後、さらに基板1をAuメッキ浴
内に浸け、電解Auメッキ層9を形成する(図3(c)
)。ここで上記電解メッキにより形成できる非晶質膜
としては、Ni−P,Co−P,Fe−P,Co−Ni
−P,Co−W,Fe−W,Cr−W,Fe−Mo,C
r−Feなどが知られている。そして上記第2のレジス
ト層8、給電用Au層6、密着層5、及び第1のレジス
ト層4を順次除去して、図3(d) にその断面構造を示す
ようなボンディングパッドを得る。
【0040】この実施例では、結晶粒界が緻密な非晶質
層30を電解メッキ法により形成しているため、上記第
1の実施例の効果に加えて、無電解メッキの触媒として
のPd活性化層が不要となり、しかも電解Auメッキ層
9の形成工程への移行がスムースに行うことができ、作
業性がよいという効果がある。
層30を電解メッキ法により形成しているため、上記第
1の実施例の効果に加えて、無電解メッキの触媒として
のPd活性化層が不要となり、しかも電解Auメッキ層
9の形成工程への移行がスムースに行うことができ、作
業性がよいという効果がある。
【0041】なお、上記各実施例では、FET電極2と
電解Auメッキ層9との間に導電性バッファ層として非
晶質層を形成する方法について示したが、Pd(パラジ
ウム)膜を導電性バッファ層して用いてもよい。
電解Auメッキ層9との間に導電性バッファ層として非
晶質層を形成する方法について示したが、Pd(パラジ
ウム)膜を導電性バッファ層して用いてもよい。
【0042】次に、このようにPd層を導電性バッファ
層として用いた第4及び第5の実施例について説明す
る。
層として用いた第4及び第5の実施例について説明す
る。
【0043】図4(a) 及び(b) は本発明の第4の実施例
による半導体装置の製造方法の主要工程を説明するため
の断面図であり、図4(d) において、40はエピタキシ
ャル成長しないグレインサイズが一様に0.3μm以下で
あるPd微粒子膜で、該Pd微粒子膜40上に電解Au
メッキ層9が直接形成されている。その他の点は上記第
1の実施例と同一である。
による半導体装置の製造方法の主要工程を説明するため
の断面図であり、図4(d) において、40はエピタキシ
ャル成長しないグレインサイズが一様に0.3μm以下で
あるPd微粒子膜で、該Pd微粒子膜40上に電解Au
メッキ層9が直接形成されている。その他の点は上記第
1の実施例と同一である。
【0044】すなわち図1(a) に示す工程を経た後、全
面にTi密着層5、給電用Au層6を順次スパッタ法に
より形成し、その後基板をPdCl2 液に約2分程度浸
漬してPd微粒子膜40を形成する(図4(a) )。ここ
ではPdCl2 液としてレッドシューマ(日本カニゼン
株式会社商品名)を純粋で5倍に希釈したものを用いて
いる。またPd微粒子膜40の形成はPdCl2 液への
浸漬処理に限るものではなく、Pdのスパッタや蒸着法
により行ってもよい。その後上記第2のレジスト層8の
塗布及びパターニングを行い、これをマスクとして上記
実施例と同様にして電解Auメッキ層9を形成する(図
4(b) )。
面にTi密着層5、給電用Au層6を順次スパッタ法に
より形成し、その後基板をPdCl2 液に約2分程度浸
漬してPd微粒子膜40を形成する(図4(a) )。ここ
ではPdCl2 液としてレッドシューマ(日本カニゼン
株式会社商品名)を純粋で5倍に希釈したものを用いて
いる。またPd微粒子膜40の形成はPdCl2 液への
浸漬処理に限るものではなく、Pdのスパッタや蒸着法
により行ってもよい。その後上記第2のレジスト層8の
塗布及びパターニングを行い、これをマスクとして上記
実施例と同様にして電解Auメッキ層9を形成する(図
4(b) )。
【0045】このように第4の実施例では、粒径の小さ
いPd微粒子膜40上に電解Auメッキ層9を直接形成
したので、非晶質Ni−P層を形成する工程を省略する
ことができ、このため第1実施例の効果に加えて生産性
の向上を図ることができる。またPdCl2 液への浸漬
時間を2分程度として、Pd結晶核が成長しないように
しているため、表面の光沢ムラがなく、しかも粒径の小
さい電解Auメッキ層9を形成することができる。
いPd微粒子膜40上に電解Auメッキ層9を直接形成
したので、非晶質Ni−P層を形成する工程を省略する
ことができ、このため第1実施例の効果に加えて生産性
の向上を図ることができる。またPdCl2 液への浸漬
時間を2分程度として、Pd結晶核が成長しないように
しているため、表面の光沢ムラがなく、しかも粒径の小
さい電解Auメッキ層9を形成することができる。
【0046】なお、上記第4の実施例では、PdCl2
液への浸漬時間を2分程度としたが、これは5分以上で
あってもそれほど問題はなく、つまり浸漬時間を長くす
ると、粒径が一様に大きくなるだけであり、光沢ムラの
発生は防止することができる。
液への浸漬時間を2分程度としたが、これは5分以上で
あってもそれほど問題はなく、つまり浸漬時間を長くす
ると、粒径が一様に大きくなるだけであり、光沢ムラの
発生は防止することができる。
【0047】図5は本発明の第5の実施例を示し、ここ
では、給電用Au層6を形成した後、続いて第2のレジ
スト層8の塗布及びパターニングを行い、その後PdC
l2 液への浸漬処理を行っている(図5(a) )点のみ上
記第4の実施例と異なっており、その後の電解Auメッ
キ層9の形成は図5(b) に示すように上記第4実施例と
同様に行っている。この場合も上記第4の実施例と同様
の効果がある。
では、給電用Au層6を形成した後、続いて第2のレジ
スト層8の塗布及びパターニングを行い、その後PdC
l2 液への浸漬処理を行っている(図5(a) )点のみ上
記第4の実施例と異なっており、その後の電解Auメッ
キ層9の形成は図5(b) に示すように上記第4実施例と
同様に行っている。この場合も上記第4の実施例と同様
の効果がある。
【0048】図6及び図7は本発明の第6の実施例を説
明するための図であり、図6(a) 〜図6(d) はイオン注
入により導電性バッファ層を形成するまでの工程、図7
(a)〜図7(c) はその後の工程を示している。図7(c)
において、60はTi密着層5と電解Auメッキ層9と
の間に形成された導電性バッファ層で、給電用Au層6
に部分的にイオン注入してその結晶性を乱したものであ
る。6aは上記給電用Au層6に格子状に形成されたイ
オン注入部分であり、この部分6aの結晶のグレインサ
イズは一様に0.3μm以下となっている。
明するための図であり、図6(a) 〜図6(d) はイオン注
入により導電性バッファ層を形成するまでの工程、図7
(a)〜図7(c) はその後の工程を示している。図7(c)
において、60はTi密着層5と電解Auメッキ層9と
の間に形成された導電性バッファ層で、給電用Au層6
に部分的にイオン注入してその結晶性を乱したものであ
る。6aは上記給電用Au層6に格子状に形成されたイ
オン注入部分であり、この部分6aの結晶のグレインサ
イズは一様に0.3μm以下となっている。
【0049】次に製造方法について説明する。上記給電
用Au層6を形成するまでの工程(図6(a) )は、上記
第1の実施例と同一であるので、その説明を省略する。
図6(a) の工程を経た後、全面に付加レジスト層11を
塗布し、露光現像してレジストパターンを形成する(図
6(b) )。ここで、上記付加レジスト層11は約1μm
角の矩形のレジスト残部が連続的に格子状に並ぶように
パターニングしている。続いて上記付加レジスト層11
をマスクとして上記給電用Au層6に対してSiなどの
イオン12を注入して格子状のイオン注入部6aを形成
し、これにより導電性バッファ層60を形成する(図6
(c) )。その後上記付加レジスト層11を除去する(図
6(d) )。
用Au層6を形成するまでの工程(図6(a) )は、上記
第1の実施例と同一であるので、その説明を省略する。
図6(a) の工程を経た後、全面に付加レジスト層11を
塗布し、露光現像してレジストパターンを形成する(図
6(b) )。ここで、上記付加レジスト層11は約1μm
角の矩形のレジスト残部が連続的に格子状に並ぶように
パターニングしている。続いて上記付加レジスト層11
をマスクとして上記給電用Au層6に対してSiなどの
イオン12を注入して格子状のイオン注入部6aを形成
し、これにより導電性バッファ層60を形成する(図6
(c) )。その後上記付加レジスト層11を除去する(図
6(d) )。
【0050】次に第2のレジスト層8の塗布及びパター
ニングをしてレジストパターンを形成し(図7(a) )、
これをマスクとした電解メッキにより電解Auメッキ層
9を形成する(図7(b) )。そして上記第2のレジスト
層8、導電性バッファ層60、密着層5、及び第1のレ
ジスト層4を順次除去して、図7(c) にその断面構造を
示すようなボンディングパッドを得る。
ニングをしてレジストパターンを形成し(図7(a) )、
これをマスクとした電解メッキにより電解Auメッキ層
9を形成する(図7(b) )。そして上記第2のレジスト
層8、導電性バッファ層60、密着層5、及び第1のレ
ジスト層4を順次除去して、図7(c) にその断面構造を
示すようなボンディングパッドを得る。
【0051】このように本実施例では、電解Auメッキ
層の下地層である給電用Au層6上の、約1μm角の矩
形のレジスト残部を除く格子状の部分に選択的にイオン
注入を行っているので、電解Auメッキ層9のグレイン
は成長初期において1μm以下であり、さらに隣接する
結晶粒間で結晶粒の成長は抑制し合うこととなり、この
ため2〜3μm厚程度のメッキ成長後でも結晶粒の粗大
化は起こらず、一様なメッキモフォロジーが得られる。
なお、上記各実施例では、低抵抗の金属メッキ層として
Auメッキ層を例に挙げて説明したが、上記低抵抗金属
メッキ層はこれに限るものではなく、例えば銀メッキ層
や銅メッキ層でもよい。
層の下地層である給電用Au層6上の、約1μm角の矩
形のレジスト残部を除く格子状の部分に選択的にイオン
注入を行っているので、電解Auメッキ層9のグレイン
は成長初期において1μm以下であり、さらに隣接する
結晶粒間で結晶粒の成長は抑制し合うこととなり、この
ため2〜3μm厚程度のメッキ成長後でも結晶粒の粗大
化は起こらず、一様なメッキモフォロジーが得られる。
なお、上記各実施例では、低抵抗の金属メッキ層として
Auメッキ層を例に挙げて説明したが、上記低抵抗金属
メッキ層はこれに限るものではなく、例えば銀メッキ層
や銅メッキ層でもよい。
【0052】
【発明の効果】以上のように本発明(請求項1)に係る
半導体装置の製造方法によれば、その下層の結晶性をキ
ャンセルする導電性バッファ層を下地金属層上に形成
し、該導電性バッファ層上に金属メッキ層を選択的に形
成し、しかもこの際上記導電性バッファ層として、その
所定の平面パターンを有する表面領域内あるいは全表面
領域にわたって表面のきめの粗さが0.3μm以下に一
様に小さく制御された層を用いるようにしたので、電解
メッキ層の光沢ムラを大きく改善することができ、これ
により電極パッド位置の機械的な検出が容易になり、実
装工程におけるオートボンディングなどを使った自動化
の障害を排除でき、しかも外観の美観を向上することが
でき、MMIC等のデバイスの商品価値を高めることが
できる効果がある。
半導体装置の製造方法によれば、その下層の結晶性をキ
ャンセルする導電性バッファ層を下地金属層上に形成
し、該導電性バッファ層上に金属メッキ層を選択的に形
成し、しかもこの際上記導電性バッファ層として、その
所定の平面パターンを有する表面領域内あるいは全表面
領域にわたって表面のきめの粗さが0.3μm以下に一
様に小さく制御された層を用いるようにしたので、電解
メッキ層の光沢ムラを大きく改善することができ、これ
により電極パッド位置の機械的な検出が容易になり、実
装工程におけるオートボンディングなどを使った自動化
の障害を排除でき、しかも外観の美観を向上することが
でき、MMIC等のデバイスの商品価値を高めることが
できる効果がある。
【0053】またこの発明では、上記導電性バッファ層
として非晶質層を無電解メッキによって形成するので、
上記効果に加えて導電性バッファ層の形成をメッキ液へ
の浸漬のみで簡単に行うことができる効果もある。
として非晶質層を無電解メッキによって形成するので、
上記効果に加えて導電性バッファ層の形成をメッキ液へ
の浸漬のみで簡単に行うことができる効果もある。
【0054】この発明(請求項2)によれば、上記非晶
質合金層をスパッタリングデポジションにより形成する
ので、無電解メッキのための触媒層が不要となり、しか
も金属密着層、メッキ給電用金属層の形成もスパッタリ
ングデポジションであるため、これらの金属層を連続的
に作業性よく形成できる効果もある。
質合金層をスパッタリングデポジションにより形成する
ので、無電解メッキのための触媒層が不要となり、しか
も金属密着層、メッキ給電用金属層の形成もスパッタリ
ングデポジションであるため、これらの金属層を連続的
に作業性よく形成できる効果もある。
【0055】この発明(請求項3)によれば、上記非晶
質層を電解メッキにより形成するので、無電解メッキの
触媒としてのPd活性化層が不要となり、しかも電解A
uメッキ層の形成工程へのプロセスの移行をスムースに
行うことができる効果もある。
質層を電解メッキにより形成するので、無電解メッキの
触媒としてのPd活性化層が不要となり、しかも電解A
uメッキ層の形成工程へのプロセスの移行をスムースに
行うことができる効果もある。
【0056】この発明(請求項4)によれば、上記導電
性バッファ層として、表面のグレインサイズを一様に0.
3μm以下に抑制したパラジウム膜を形成するので、導
電性バッファ層の形成をPdCl2 液への浸漬、スパッ
タリングデポジション、及び蒸着の何れか1の処理のみ
で簡単に行うことができる効果もある。この発明(請求
項5)によれば、上記導電性バッファ層として、表面の
グレインサイズを一様に0.3μm以下に抑制したパラジ
ウム膜を、PdCl 2 液への浸漬処理により形成するの
で、浸漬処理時間の制御によりPd結晶核の成長を回避
でき、これにより、表面の光沢ムラがなく、粒径の小さ
い金属メッキ層を形成することが可能となるという効果
もある。
性バッファ層として、表面のグレインサイズを一様に0.
3μm以下に抑制したパラジウム膜を形成するので、導
電性バッファ層の形成をPdCl2 液への浸漬、スパッ
タリングデポジション、及び蒸着の何れか1の処理のみ
で簡単に行うことができる効果もある。この発明(請求
項5)によれば、上記導電性バッファ層として、表面の
グレインサイズを一様に0.3μm以下に抑制したパラジ
ウム膜を、PdCl 2 液への浸漬処理により形成するの
で、浸漬処理時間の制御によりPd結晶核の成長を回避
でき、これにより、表面の光沢ムラがなく、粒径の小さ
い金属メッキ層を形成することが可能となるという効果
もある。
【0057】この発明(請求項6)によれば、下地金属
層上に形成したメッキ給電用金属層に、格子状の開口パ
ターンを有するマスクを用いてイオン注入することによ
り上記導電性バッファ層を形成するので、導電性バッフ
ァ層がメッキ給電用金属層を兼ねることとなり、成膜工
程を簡略化することができる効果もある。
層上に形成したメッキ給電用金属層に、格子状の開口パ
ターンを有するマスクを用いてイオン注入することによ
り上記導電性バッファ層を形成するので、導電性バッフ
ァ層がメッキ給電用金属層を兼ねることとなり、成膜工
程を簡略化することができる効果もある。
【図1】この発明の第1の実施例による半導体装置の製
造方法におけるメッキ電極の形成工程を説明するための
断面図である。
造方法におけるメッキ電極の形成工程を説明するための
断面図である。
【図2】上記メッキ電極形成工程において非晶質層の形
成を、無電解メッキに代えてスパッタリングデポジショ
ンにより行う本発明の第2の実施例を説明する断面図で
ある。
成を、無電解メッキに代えてスパッタリングデポジショ
ンにより行う本発明の第2の実施例を説明する断面図で
ある。
【図3】上記非晶質層の形成を、スパッタリングデポジ
ションに代えて電解メッキにより行う本発明の第3の実
施例を説明する断面図である。
ションに代えて電解メッキにより行う本発明の第3の実
施例を説明する断面図である。
【図4】図1のメッキ電極形成工程において非晶質層に
代えて、表面のきめが緻密なPd膜を用いた本発明の第
4の実施例を説明する断面図である。
代えて、表面のきめが緻密なPd膜を用いた本発明の第
4の実施例を説明する断面図である。
【図5】上記第4実施例において、上記Pd層とメッキ
マスクとの形成順序を変更した本発明の第5の実施例を
説明する断面図である。
マスクとの形成順序を変更した本発明の第5の実施例を
説明する断面図である。
【図6】図1のメッキ電極形成工程において非晶質層に
代えて、部分的にイオン注入を施したメッキ給電用金属
層を用いた本発明の第6の実施例を説明する断面図であ
る。
代えて、部分的にイオン注入を施したメッキ給電用金属
層を用いた本発明の第6の実施例を説明する断面図であ
る。
【図7】上記本発明の第6の実施例における電解Auメ
ッキ層の形成工程を示す断面図である。
ッキ層の形成工程を示す断面図である。
【図8】従来のMMICの概略構成を示す斜視図であ
る。
る。
【図9】従来のMMICの製造方法における電解Auメ
ッキ層の形成工程を説明する断面図である。
ッキ層の形成工程を説明する断面図である。
【図10】上記従来の電解Auメッキ層の形成工程にお
いてメッキ面荒れが生ずるメカニズムを説明する模式図
である。
いてメッキ面荒れが生ずるメカニズムを説明する模式図
である。
1 半導体基板 2 FET電極 3 パッシベーション膜 4 第1のレジスト層 4a 開口部 5 Ti密着層 6 給電用Au層 6a イオン注入部 7 Pd活性化層 8 第2のレジスト層 8a 開口部 9 Au電解メッキ層 9a 表面荒れ部 10 Ni−P非晶質層 11 付加レジスト層 12 注入イオン 20 非晶質合金スパッタ層 30 非晶質電解メッキ層 40,50 Pd膜 60 イオン注入層 100 MMIC
Claims (6)
- 【請求項1】 下地金属層上に低抵抗の金属メッキ層を
形成するメッキ工程を有する半導体装置の製造方法にお
いて、 上記メッキ工程は、その下層の結晶性をキャンセルする
導電性バッファ層を上記下地金属層上に形成するメッキ
前工程と、該導電性バッファ層上に上記金属メッキ層を
電解メッキにより選択的に形成するメッキ主工程とを含
んでおり、 上記導電性バッファ層は、その所定の平面パターンを有
する表面領域内で、あるいは全表面領域にわたって表面
のきめの粗さが0.3μm以下に一様に小さく制御され
たものであり、 上記メッキ前工程は、 半導体基板上に第1のレジスト膜を塗布し、パターニン
グにより上記下地金属層上に開口部を形成する第1の工
程と、 全面に、上記下地金属層との密着性の高い金属密着層、
電解メッキの際通電用カソード電極となるメッキ給電用
金属層、及び無電解メッキの際触媒として機能するPd
活性化層を順次スパッタリングデポジションによって積
層する第2の工程と、 上記Pd活性化層上に第2のレジスト膜を塗布し、パタ
ーニングにより上記下地金属層上に開口部を形成する第
3の工程と、 無電解メッキにより第2のレジスト膜の開口部に上記導
電性バッファ層として非晶質メッキ膜を形成する第4の
工程とを含み、 上記メッキ主工程は、 電解メッキにより上記第2のレジスト膜の開口部にAu
メッキ層を形成する第5の工程を含む ことを特徴とする
半導体装置の製造方法。 - 【請求項2】 請求項1記載の半導体装置の製造方法に
おいて、 上記メッキ前工程は、上記第2,第3,第4の工程に代
えて、 全面に、上記下地金属層との密着性の高い金属密着層、
上記導電性バッファ層としての非晶質層、及び電解メッ
キの際通電用カソード電極となるメッキ給電用金属層を
順次スパッタリングデポジションによって積層する第6
の工程と、 該メッキ給電用金属層上に第2のレジスト膜を塗布し、
パターニングにより上 記下地金属層上に開口部を形成す
る第7の工程と を含むことを特徴とする半導体装置の製
造方法。 - 【請求項3】 請求項1記載の半導体装置の製造方法に
おいて、 上記メッキ前工程は、上記第2,第3,第4の工程に代
えて、 全面に、上記下地金属層との密着性の高い金属密着層、
及び電解メッキの際通電用カソード電極となるメッキ給
電用金属層を順次スパッタリングデポジションにより積
層する第8の工程と、 該メッキ給電用金属層上に第2のレジスト膜を塗布し、
パターニングにより上記下地金属層上に開口部を形成す
る第9の工程と、 電解メッキにより上記第2のレジスト膜の開口部に上記
導電性バッファ層としての非晶質メッキ層を形成する第
10の工程 とを含むことを特徴とする半導体装置の製造
方法。 - 【請求項4】 請求項3記載の半導体装置の製造方法に
おいて、 上記メッキ前工程は、上記第9,第10の工程に代え
て、PdCl 2 液への浸漬処理、スパッタリングデポジショ
ン、あるいは蒸着により上記メッキ給電用金属層上に、
表面のグレインサイズを一様に0.3μm以下に抑制した
パラジウム膜を形成する第11の工程と、 該パラジウム膜上に第2のレジスト膜を塗布し、パター
ニングにより上記下地金属層上に開口部を形成する第1
2の工程 とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項5】 請求項3記載の半導体装置の製造方法に
おいて、 上記メッキ前工程は、上記第10の工程に代えて、上記第2のレジスト膜の開口部に、表面のグレインサイ
ズを一様に0.3μm以下に抑制したパラジウム膜をPd
Cl 2 液への浸漬処理により形成する第13の工程 を含
むことを特徴とする半導体装置の製造方法。 - 【請求項6】 請求項3記載囲の半導体装置の製造方法
において、 上記メッキ前工程は、上記第9,第10の工程に代え
て、付加レジスト膜を塗布し、これを格子状に配列された一
辺1μm程度の矩形部が残るようパターニングする第1
4の工程と、 上記付加レジスト膜をマスクとしてイオン注入を行い、
その後該付加レジスト膜を除去する第15の工程と、 上記メッキ給電用金属層上に第2のレジスト膜を塗布
し、パターニングにより上記下地金属層上に開口部を形
成する第16の工程と を含むことを特徴とする半導体装
置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3038086A JP2731040B2 (ja) | 1991-02-05 | 1991-02-05 | 半導体装置の製造方法 |
GB9120937A GB2252669B (en) | 1991-02-05 | 1991-10-02 | Method for manufacturing a semiconductor device having gilded contact pads |
US07/780,065 US5272111A (en) | 1991-02-05 | 1991-10-21 | Method for manufacturing semiconductor device contact |
KR1019920001339A KR100225111B1 (ko) | 1991-02-05 | 1992-01-30 | 열접착성 직물카버링 및 그 제조방법 |
FR9201287A FR2672426A1 (fr) | 1991-02-05 | 1992-02-05 | Procede de fabrication d'un dispositif a semiconducteurs comprenant un processus de depot de metal. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3038086A JP2731040B2 (ja) | 1991-02-05 | 1991-02-05 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04249326A JPH04249326A (ja) | 1992-09-04 |
JP2731040B2 true JP2731040B2 (ja) | 1998-03-25 |
Family
ID=12515666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3038086A Expired - Lifetime JP2731040B2 (ja) | 1991-02-05 | 1991-02-05 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5272111A (ja) |
JP (1) | JP2731040B2 (ja) |
FR (1) | FR2672426A1 (ja) |
GB (1) | GB2252669B (ja) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5550068A (en) * | 1990-11-05 | 1996-08-27 | Nippon Telegraph And Telephone Corporation | Process of fabricating a circuit element for transmitting microwave signals |
US5820770A (en) | 1992-07-21 | 1998-10-13 | Seagate Technology, Inc. | Thin film magnetic head including vias formed in alumina layer and process for making the same |
US5326429A (en) * | 1992-07-21 | 1994-07-05 | Seagate Technology, Inc. | Process for making studless thin film magnetic head |
JP2606547B2 (ja) * | 1993-04-14 | 1997-05-07 | 日本電気株式会社 | 半導体装置の製造方法 |
US5665996A (en) * | 1994-12-30 | 1997-09-09 | Siliconix Incorporated | Vertical power mosfet having thick metal layer to reduce distributed resistance |
US5767546A (en) * | 1994-12-30 | 1998-06-16 | Siliconix Incorporated | Laternal power mosfet having metal strap layer to reduce distributed resistance |
US5707902A (en) * | 1995-02-13 | 1998-01-13 | Industrial Technology Research Institute | Composite bump structure and methods of fabrication |
EP1441388A3 (en) | 1995-03-20 | 2004-09-22 | Unitive International Limited | Solder bump fabrication methods and structure including a titanium barrier layer |
TW318321B (ja) | 1995-07-14 | 1997-10-21 | Matsushita Electric Ind Co Ltd | |
US6111317A (en) * | 1996-01-18 | 2000-08-29 | Kabushiki Kaisha Toshiba | Flip-chip connection type semiconductor integrated circuit device |
DE19640242C2 (de) * | 1996-09-30 | 2002-01-10 | Infineon Technologies Ag | Kathodenanordnung für GTO-Thyristor |
US5795818A (en) * | 1996-12-06 | 1998-08-18 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection and method |
US6037248A (en) * | 1997-06-13 | 2000-03-14 | Micron Technology, Inc. | Method of fabricating integrated circuit wiring with low RC time delay |
US6211078B1 (en) | 1997-08-18 | 2001-04-03 | Micron Technology, Inc. | Method of improving resist adhesion for use in patterning conductive layers |
US6030877A (en) * | 1997-10-06 | 2000-02-29 | Industrial Technology Research Institute | Electroless gold plating method for forming inductor structures |
US6157079A (en) * | 1997-11-10 | 2000-12-05 | Citizen Watch Co., Ltd | Semiconductor device with a bump including a bump electrode film covering a projecting photoresist |
US6409904B1 (en) * | 1998-12-01 | 2002-06-25 | Nutool, Inc. | Method and apparatus for depositing and controlling the texture of a thin film |
US7204917B2 (en) | 1998-12-01 | 2007-04-17 | Novellus Systems, Inc. | Workpiece surface influencing device designs for electrochemical mechanical processing and method of using the same |
US8021976B2 (en) | 2002-10-15 | 2011-09-20 | Megica Corporation | Method of wire bonding over active area of a semiconductor circuit |
US6936531B2 (en) | 1998-12-21 | 2005-08-30 | Megic Corporation | Process of fabricating a chip structure |
US6245380B1 (en) * | 1999-02-11 | 2001-06-12 | United Microelectronics Corp | Method of forming bonding pad |
US6457234B1 (en) * | 1999-05-14 | 2002-10-01 | International Business Machines Corporation | Process for manufacturing self-aligned corrosion stop for copper C4 and wirebond |
US6259161B1 (en) * | 1999-06-18 | 2001-07-10 | Mitsubishi Denki Kabushiki Kaisha | Circuit electrode connected to a pattern formed on an organic substrate and method of forming the same |
JP4055319B2 (ja) * | 2000-02-18 | 2008-03-05 | ソニー株式会社 | 半導体装置の製造方法 |
US6335104B1 (en) * | 2000-02-22 | 2002-01-01 | International Business Machines Corporation | Method for preparing a conductive pad for electrical connection and conductive pad formed |
US20090020437A1 (en) * | 2000-02-23 | 2009-01-22 | Basol Bulent M | Method and system for controlled material removal by electrochemical polishing |
US7932603B2 (en) | 2001-12-13 | 2011-04-26 | Megica Corporation | Chip structure and process for forming the same |
US7265045B2 (en) | 2002-10-24 | 2007-09-04 | Megica Corporation | Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging |
KR20060063778A (ko) * | 2003-10-03 | 2006-06-12 | 신꼬오덴기 고교 가부시키가이샤 | 배선 기판의 패드 구조 및 배선 기판 |
US20060154084A1 (en) * | 2005-01-10 | 2006-07-13 | Massachusetts Institute Of Technology | Production of metal glass in bulk form |
DE102005032115A1 (de) * | 2005-07-07 | 2007-01-11 | Atotech Deutschland Gmbh | Verfahren zum Fügen von Werkstücken und mikrostrukturiertes Bauteil |
KR100605613B1 (ko) * | 2005-07-14 | 2006-08-01 | 학교법인 포항공과대학교 | 소수성 표면을 갖는 고분자 기재 제조용 몰드의 제조 방법 |
TWI264788B (en) * | 2005-12-22 | 2006-10-21 | Advanced Semiconductor Eng | Chip structure and chip manufacturing process |
US7582966B2 (en) | 2006-09-06 | 2009-09-01 | Megica Corporation | Semiconductor chip and method for fabricating the same |
US20090091028A1 (en) * | 2007-10-03 | 2009-04-09 | Himax Technologies Limited | Semiconductor device and method of bump formation |
US8513534B2 (en) * | 2008-03-31 | 2013-08-20 | Hitachi, Ltd. | Semiconductor device and bonding material |
US8652649B2 (en) | 2009-07-10 | 2014-02-18 | Xtalic Corporation | Coated articles and methods |
CN102412361B (zh) * | 2010-09-21 | 2016-06-08 | 佳胜科技股份有限公司 | 层叠散热基板以及使用此层叠散热基板的电子组装结构 |
US9609752B1 (en) | 2013-03-15 | 2017-03-28 | Lockheed Martin Corporation | Interconnect structure configured to control solder flow and method of manufacturing of same |
JP6436531B2 (ja) * | 2015-01-30 | 2018-12-12 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
JP7011142B2 (ja) | 2016-09-30 | 2022-01-26 | 日亜化学工業株式会社 | 発光装置、発光装置用パッケージ及び発光装置の製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4871975A (ja) * | 1971-12-28 | 1973-09-28 | ||
NL8004139A (nl) * | 1980-07-18 | 1982-02-16 | Philips Nv | Halfgeleiderinrichting. |
JPS61163664A (ja) * | 1985-01-11 | 1986-07-24 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPS62210649A (ja) * | 1986-03-12 | 1987-09-16 | Toshiba Corp | 半導体装置 |
JPS62274673A (ja) * | 1986-05-22 | 1987-11-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPS63318145A (ja) * | 1987-06-19 | 1988-12-27 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH01132072A (ja) * | 1987-11-18 | 1989-05-24 | Yazaki Corp | 端子、接点等の金メッキ部品 |
JPH02198141A (ja) * | 1989-01-27 | 1990-08-06 | Nec Corp | 半導体装置のバンプ電極の製造方法 |
NL8900305A (nl) * | 1989-02-08 | 1990-09-03 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
JPH0312933A (ja) * | 1989-06-12 | 1991-01-21 | Nec Corp | 半導体装置の製造方法 |
-
1991
- 1991-02-05 JP JP3038086A patent/JP2731040B2/ja not_active Expired - Lifetime
- 1991-10-02 GB GB9120937A patent/GB2252669B/en not_active Expired - Fee Related
- 1991-10-21 US US07/780,065 patent/US5272111A/en not_active Expired - Fee Related
-
1992
- 1992-02-05 FR FR9201287A patent/FR2672426A1/fr active Pending
Also Published As
Publication number | Publication date |
---|---|
GB2252669B (en) | 1995-03-22 |
FR2672426A1 (fr) | 1992-08-07 |
US5272111A (en) | 1993-12-21 |
JPH04249326A (ja) | 1992-09-04 |
GB2252669A (en) | 1992-08-12 |
GB9120937D0 (en) | 1991-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2731040B2 (ja) | 半導体装置の製造方法 | |
US5450263A (en) | Thin film inductors, inductor network and integration with other passive and active devices | |
JPH07273118A (ja) | 配線、電極の形成方法 | |
JPH07193214A (ja) | バイアホール及びその形成方法 | |
JPH11168104A (ja) | 電子装置及びその製造方法 | |
JPH10150274A (ja) | 可撓性膜層の上に受動素子を集積化するための方法および構造 | |
CA2391218A1 (en) | Cicuit board, method for manufacturing same, and high-output module | |
JP2000036496A (ja) | マイクロストリップ線路、半導体装置、およびその製造方法 | |
US6967163B2 (en) | Metal film and manufacturing method therefor, and laminated ceramic electronic component and manufacturing method therefor | |
KR101339605B1 (ko) | GaAs 집적 회로 장치 및 그의 부착 방법 | |
JPH04249321A (ja) | 半導体装置の製造方法 | |
JPH07321111A (ja) | 無電解メッキによる集積回路の配線方法 | |
JP2003023224A (ja) | 回路基板とその製造方法及び高出力モジュール | |
JPH04302436A (ja) | 薄膜半導体素子及びその製造方法 | |
US7164200B2 (en) | Techniques for reducing bowing in power transistor devices | |
JP3765366B2 (ja) | 平面型磁気素子一体型半導体デバイス | |
JP2891488B2 (ja) | 半導体装置及びその製造方法 | |
JPH10116746A (ja) | 薄膜インダクタ素子の製造方法 | |
CN115188678B (zh) | 一种微波集成电路导电互联的制造方法 | |
JP3057832B2 (ja) | 半導体装置 | |
JP2936680B2 (ja) | 半導体装置の製造方法 | |
JPH04307956A (ja) | 集積回路の多層配線構造 | |
CN102696104A (zh) | 用于制造电子构件的方法以及按照所述方法制造的电子构件 | |
JP2842528B2 (ja) | 半導体装置の製造方法 | |
JPH02214127A (ja) | 半導体装置およびその製造方法 |