NL8004139A - Halfgeleiderinrichting. - Google Patents

Halfgeleiderinrichting. Download PDF

Info

Publication number
NL8004139A
NL8004139A NL8004139A NL8004139A NL8004139A NL 8004139 A NL8004139 A NL 8004139A NL 8004139 A NL8004139 A NL 8004139A NL 8004139 A NL8004139 A NL 8004139A NL 8004139 A NL8004139 A NL 8004139A
Authority
NL
Netherlands
Prior art keywords
semiconductor device
layer
amorphous silicon
conductivity type
semiconductor body
Prior art date
Application number
NL8004139A
Other languages
English (en)
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Priority to NL8004139A priority Critical patent/NL8004139A/nl
Priority to DE19813124879 priority patent/DE3124879A1/de
Priority to US06/281,760 priority patent/US4476483A/en
Priority to GB8121778A priority patent/GB2080028B/en
Priority to JP56110631A priority patent/JPS5752144A/ja
Priority to CA000381832A priority patent/CA1176764A/en
Priority to IE1621/81A priority patent/IE51997B1/en
Priority to FR8114001A priority patent/FR2487123B1/fr
Publication of NL8004139A publication Critical patent/NL8004139A/nl

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • H01L23/4924Bases or plates or solder therefor characterised by the materials
    • H01L23/4926Bases or plates or solder therefor characterised by the materials the materials containing semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

' s β.»·1 -*Γ * ΡΗΝ 9801 1 N.V. Philips’ Gloeilampenfabrieken te Eindhoven.
Halfgeleiderinrichting.
De uitvinding heeft betrekking op een halfgeleiderinrichting net een schijfvormig halfgeleiderlichaam, waarin aan de zijde van een eerste hoofdvlak tenminste een schakelingselement is gevormd en waarvan een tegenover het eerste hoofdvlak gelegen tweede hoofdvlak is bedekt 5 met een hechtlaag waarop tenminste een metaallaag is aangebracht, die met een drager is verbonden en op een werkwijze voor het vervaardigen van de halfgeleiderinrichting.
Bekende uit silicium bestaande halfgeleiderlichamen zijn aan de zijde van het tweede hoofdvlak bijvoorbeeld bedekt met een 10 hechtlaag bestaande uit titaan, chroom of nikkelchroon. Op de hechtlaag zijn bijvoorbeeld metaallagen uit platina en goud of nikkel en goud aangebracht. In plaats van goud wordt ook zilver toegepast.
De buitenste metaallaag is via een lijm- of een drukverbinding met een drager verbonden, die een elektrische aansluiting voor het half-15 geleiderlichaam vormt. Ook worden soldeerverbindingen toegepast, welke tevens dienen voor de af voer van warmte, die in de halfgeleiderinrichting wordt gegenereerd.
In de praktijk blijkt het aanbrengen van metaallagen op een halfgeleiderlichaam kostbaar te zijn, terwijl regelmatig problemen qp-20 treden ten gevolge van een onvoldoende hechting en kontaktering door de hechtlaag.
Met de uitvinding wordt onder meer beoogd de genoemde problemen althans in belangrijke mate te vermijden. Zij berust onder meer op het inzicht dat hechtlagen ook uit niet-metallische materialen kunnen 25 worden vervaardigd.
De in de aanhef genoemde halfgeleiderinrichting wordt volgens de uitvinding derhalve daardoor gekenmerkt, dat de hechtlaag bestaat uit gedoteerd amorf silicium van hetzelfde geleidingstype als het halfgeleiderlichaam aan de zijde van het tweede hoofdvlak.
30 Het genoemde amorfe silicium geeft een goede hechting en kontaktering. Door toepassing van amorf silicium als hechtlaag kunnen verder eenvoudiger systemen van metaallagen worden toegepast. Ter verbinding van het halfgeleiderlichaam aan de drager bestaat de metaallaag 8004138 PHN 9801 2 « ** * s ...... bij voorkeur uit soldeermateriaal.
Door de goede hechting van het amorfe silicium kunnen voorheen toegepaste behandelingen van het halfgeleiderlichaam ter verbetering van de hechting, zoals ionenimplantatie en mechanische behandelingen ter ver-5 ruwing van het tweede hoofdvlak achterwege blijven. Door vermindering van het aantal uiteenlopende en vaak produktafhankelijke bewerkingen is meer standaardisatie in de fabrikage mogelijk.
Toepassing van relatief laag gedoteerde halfgeleiderlichamen met behoud van ohmse kontakten is mogelijk indien de concentratie van een 10 het geleidingstype bepalende doteringsstof in de amorfe siliciumlaag groter is dan de concentratie van een het geleidingstype bepalende doteringsstof in het halfgeleiderlichaam aan de zijde van het tweede hoofdvlak.
Een doteringsstof laat zich bijzonder goed en goedkoop bij lage temperatuur in de amorfe siliciumlaag inbouwen wanneer de laag van gedo-15 teerd amorf silicium met behulp van een plasma wordt aangebracht. Hierbij wordt bij voorkeur een plasma gevormd in een gasmengsel bevattende een siliciumverbinding en een verbinding van een het geleidingstype bepalende doteringsstof.
De uitvinding zal nu worden toegelicht aan de hand van enige 20 voorbeelden en van bijgaande tekening.
In de tekening stelt figuur 1 schematisch en in doorsnede een deel voor van een halfgeleiderinrichting volgens de uitvinding en figuur 2 schematisch en in doorsnede een deel van een andere halfgeleiderinrichting volgens de uitvinding.
25 Het eerste voorbeeld betreft een diode (zie figuur 1) waarbij in een schijf vormig halfgeleiderlichaam 1 aan de zijde van een eerste hoofdvlak 2 een diode 1,3 is gevormd. Een tegenover het eerste hoofdvlak 2 gelegen hoofdvlak 4 is bedekt met een hechtlaag 5 waarop metaallagen 6 en 7 zijn aangebracht, die met een drager 8 zijn verbonden.
30 Volgens de uitvinding bestaat de hechtlaag 5 uit gedoteerd amorf silicium van hetzelfde geleidingstype als het halfgeleiderlichaam aan de zijde van het tweede hoofdvlak 4.
Bij de vervaardiging wordt uitgegaan van een ca. 200 ^um dik schijf vormig siliciumlichaam 1 van het n-geleidingstype met een dotering 18 3 35 van 5.10 atomen antimoon per cm . Het siliciumlichaam 1 is op een gebruikelijke wijze van een p-type epitaxiale laag 3 voorzien, waardoor de diode 1,3 wordt gevormd.
Op het hoofdvlak 4 wordt met behulp van een plasma een 100 nm.
800 4139 ΓΗΝ 9801 3 r^i
♦ V
dikke laag 5 van gedoteerd amorf silicium aangebracht. Het gasmengsel waarin het plasma wordt gevormd bevat als s ilicimrverbinding silaan (SiH4) en als verbinding van de doteringsstof fosfine (PH^). De depositie wordt uitgevoerd bij 300°C met behulp van gebruikelijke apparatuur.
20 5 De fosforconcentratie in de amorfe siliciumlaag bedraagt ca. 4.10 atomen per cm^.
Aansluitend aan de depositie van laag 5 vindt een warmtebehandeling gedurende 30 minuten bij 650°C plaats, waarbij fosfor vanuit de laag 5 in het lichaam 1 diffundeert.
10 Na een dipets gedurende 15 sekonden in verdunde fluorwaterstof worden metaallagen 6 en 7 van respektievelijk palladium en zilver aangebracht waarna laag 7 met de drager 8 van molybdeen door uitoefening van druk wordt verbonden.
Laag 3 wordt op een gebruikelijke wijze van een kontakt en het 15 geheel van een omhulling voorzien.
Voordelen van de beschreven halfgeleiderinrichting ten opzichte van bekende dioden zijn dat toepassing van duurdere hoog met arseen gedoteerde siliciumlichamen, dat opruwende bewerkingen, zoals zandstralen, en dat dure bewerkingen, zoals ionenimplantatie, ter verbetering van de 2o hechting, kunnen worden vermeden.
Bij een ander voorbeeld (zie figuur 2) is een schijfvormig siliciumlichaam 21, voorzien van een epitaxiale laag 23, waarin een qp een gebruikelijke wijze transistor met emitter 24 en basis 25 is gevormd. De hechtlaag 26 bestaat in plaats van uit het gebruikelijke nikkelchrocm 25 uit gedoteerd amorf silicium, aangebracht zoals in het vorige voorbeeld is beschreven. Op de siliciumlaag 26 zijn gebruikelijke nikkel- en goudlagen 27 respectievelijk 28 aangebracht, die met een van een goudlaag 29 voorzien rooster 30 zijn verbonden.
Cp een gebruikelijke wijze is de halfgeleiderinrichting afge-30 werkt. De amorfe siliciumlaag 26 vertoont ten opzichte van een nikkel-chroanlaag een betere hechting en kan ook goedkoper worden aangebracht.
Het zal duidelijk zijn dat de uitvinding niet is beperkt tot de beschreven voorbeelden, maar dat binnen het kader van de uitvinding de vakman vele variaties ten dienste staan.
35 Zo kunnen in plaats van halfgeleiderlichamen uit silicium ook halfgeleiderlichamen uit III V- of II VImaterialen worden toegepast.
Indien het halfgeleiderlichaam van het p-geleidingstype is kan de amorfe siliciumlaag het p-geleidingstype worden gegeven door het 8004139 PHN 9801 4
•ï- V
plasma te genereren in een gasmengsel dat als verbinding van de doterings-stof diboraan (¾¾) bevat.
Ook kan de amorfe siliciumlaag direkt door handsolderen met de drager worden verbonden.
5 10 15 20 25 30 35 800 4 1 39

Claims (5)

1. Half geleider inrichting met een schijf vormig halfgeleider-lichaam waarin aan de zijde van een eerste hoofdvlak tenminste een scha-kelingselement is gevormd en waarvan een tegenover het eerste hoofdvlak gelegen tweede hoofdvlak is bedekt met een hechtlaag waarop tenminste 5 een metaallaag is aangebracht, die met een drager is verbanden, met het kenmerk, dat de hechtlaag bestaat uit gedoteerd amorf silicium van hetzelfde geleidingstype als het halfgeleiderlichaam aan de zijde van het tweede hoofdvlak.
2. Halfgeleider inrichting volgens conclusie 1, met het kenmerk, TO dat de metaallaag uit soldeermateriaal bestaat.
3. Halfgeleiderinrichting volgens conclusie 1 of 2, met het kenmerk, dat de concentratie van een het geleidingstype bepalende doterings-stof in de amorfe siliciumlaag groter is dan de concentratie van een het geleidingstype bepalende doteringsstof in het halfgeleiderlichaam aan de 15 zijde van het tweede hoofdvlak.
4. Werkwijze voor het vervaardigen van een halfgeleiderinrichting volgens een van de voorgaande conclusies, met het kenmerk, dat de laag van gedoteerd amorf silicium met behulp van een plasma wordt aangebracht.
5. Werkwijze volgens conclusie 4, met het kenmerk, dat een plasma 20 wordt gevormd in een gasmengsel bevattende een siliciumverbinding en een verbinding van een het geleidingstype bepalende doteringsstof. 25 30 8004139 35
NL8004139A 1980-07-18 1980-07-18 Halfgeleiderinrichting. NL8004139A (nl)

Priority Applications (8)

Application Number Priority Date Filing Date Title
NL8004139A NL8004139A (nl) 1980-07-18 1980-07-18 Halfgeleiderinrichting.
DE19813124879 DE3124879A1 (de) 1980-07-18 1981-06-25 "halbleiteranordnung"
US06/281,760 US4476483A (en) 1980-07-18 1981-07-09 Semiconductor device having a doped amorphous silicon adhesive layer
GB8121778A GB2080028B (en) 1980-07-18 1981-07-15 Adhesive layers for bonding metal layers to semiconductor
JP56110631A JPS5752144A (en) 1980-07-18 1981-07-15 Semiconductor device
CA000381832A CA1176764A (en) 1980-07-18 1981-07-16 Semiconductor device
IE1621/81A IE51997B1 (en) 1980-07-18 1981-07-17 Semiconductor device
FR8114001A FR2487123B1 (fr) 1980-07-18 1981-07-17 Dispositif semi-conducteur et procede pour relier celui-ci a un support

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8004139 1980-07-18
NL8004139A NL8004139A (nl) 1980-07-18 1980-07-18 Halfgeleiderinrichting.

Publications (1)

Publication Number Publication Date
NL8004139A true NL8004139A (nl) 1982-02-16

Family

ID=19835640

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8004139A NL8004139A (nl) 1980-07-18 1980-07-18 Halfgeleiderinrichting.

Country Status (8)

Country Link
US (1) US4476483A (nl)
JP (1) JPS5752144A (nl)
CA (1) CA1176764A (nl)
DE (1) DE3124879A1 (nl)
FR (1) FR2487123B1 (nl)
GB (1) GB2080028B (nl)
IE (1) IE51997B1 (nl)
NL (1) NL8004139A (nl)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3335184A1 (de) * 1983-09-28 1985-04-04 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleiterbausteinen
US4905075A (en) * 1986-05-05 1990-02-27 General Electric Company Hermetic semiconductor enclosure
DE3823347A1 (de) * 1988-07-09 1990-01-11 Semikron Elektronik Gmbh Leistungs-halbleiterelement
JP2731040B2 (ja) * 1991-02-05 1998-03-25 三菱電機株式会社 半導体装置の製造方法
US5441914A (en) * 1994-05-02 1995-08-15 Motorola Inc. Method of forming conductive interconnect structure
US5998237A (en) * 1996-09-17 1999-12-07 Enthone-Omi, Inc. Method for adding layers to a PWB which yields high levels of copper to dielectric adhesion
US7635635B2 (en) * 2006-04-06 2009-12-22 Fairchild Semiconductor Corporation Method for bonding a semiconductor substrate to a metal substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1514111C3 (de) * 1965-01-29 1973-09-20 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur Verlotung von Halbleiterscheiben mit ihren Anschluß elektroden
GB1039257A (en) * 1965-05-21 1966-08-17 Standard Telephones Cables Ltd Semiconductor devices
DE1283970B (de) * 1966-03-19 1968-11-28 Siemens Ag Metallischer Kontakt an einem Halbleiterbauelement
DE1806980A1 (de) * 1967-11-15 1969-06-19 Fairchild Camera Instr Co Halbleiter-Bauelement
DE1614668B2 (de) * 1967-12-01 1974-08-29 Semikron Gesellschaft Fuer Gleichrichterbau Und Elektronik Mbh, 8500 Nuernberg Halbleiter-Anordnung mit Großflächigen, gut lötbaren Kontaktelektroden und Verfahren zu ihrer Herstellung
DE1803489A1 (de) * 1968-10-17 1970-05-27 Siemens Ag Verfahren zum Herstellen eines Halbleiterbauelementes
FR2085358A1 (nl) * 1970-04-13 1971-12-24 Comp Generale Electricite
DE2031078A1 (en) * 1970-06-24 1971-12-30 Licentia Gmbh Semiconductor diode - with migration - inhibiting intermediate contact layers
DE2109508C2 (de) * 1971-03-01 1985-04-04 General Electric Co., Schenectady, N.Y. Thyristor
DE7216704U (de) * 1971-05-03 1972-08-10 Motorola Inc Halbleiteranordnung mit flachliegender grenzschicht
US4106051A (en) * 1972-11-08 1978-08-08 Ferranti Limited Semiconductor devices
DE2930779C2 (de) * 1978-07-28 1983-08-04 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Halbleitervorrichtung
US4251287A (en) * 1979-10-01 1981-02-17 The University Of Delaware Amorphous semiconductor solar cell

Also Published As

Publication number Publication date
DE3124879A1 (de) 1982-03-18
GB2080028B (en) 1984-03-28
FR2487123A1 (fr) 1982-01-22
FR2487123B1 (fr) 1986-06-20
IE811621L (en) 1982-01-18
DE3124879C2 (nl) 1991-01-31
CA1176764A (en) 1984-10-23
US4476483A (en) 1984-10-09
IE51997B1 (en) 1987-05-13
GB2080028A (en) 1982-01-27
JPS5752144A (en) 1982-03-27
JPS6322458B2 (nl) 1988-05-12

Similar Documents

Publication Publication Date Title
NL8004139A (nl) Halfgeleiderinrichting.
US3728784A (en) Fabrication of semiconductor devices
EP0217405A1 (en) Transparent conductive film and method of fabricating the same
US3298093A (en) Bonding process
US4301592A (en) Method of fabricating semiconductor junction device employing separate metallization
US3293509A (en) Semiconductor devices with terminal contacts and method of their production
US3638301A (en) Method for manufacturing a variable capacitance diode
US3480841A (en) Solderable backside ohmic contact metal system for semiconductor devices and fabrication process therefor
US3650826A (en) Method for producing metal contacts for mounting semiconductor components in housings
US3728785A (en) Fabrication of semiconductor devices
US3349296A (en) Electronic semiconductor device
US3963523A (en) Method of manufacturing semiconductor devices
NL8006827A (nl) Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4007297A (en) Method of treating semiconductor device to improve its electrical characteristics
US3443175A (en) Pn-junction semiconductor with polycrystalline layer on one region
US3636418A (en) Epitaxial semiconductor device having adherent bonding pads
US3768151A (en) Method of forming ohmic contacts to semiconductors
US6281039B1 (en) Hybrid device and a method of producing electrically active components by an assembly operation
JPS6024074A (ja) ヒ化ガリウム半導体デバイスおよびその製造方法
US4142202A (en) Multi-layer metal connecting contact and method for making it
US3942243A (en) Ohmic contact for semiconductor devices
US3798083A (en) Fabrication of semiconductor devices
JPH0555100A (ja) 半導体基板の製造方法
JP2000506685A (ja) ガラス被覆半導体装置の製造方法及びガラス被覆半導体装置
JPS613469A (ja) 双方向性ツエナ−ダイオ−ド

Legal Events

Date Code Title Description
A1B A search report has been drawn up
A85 Still pending on 85-01-01
BV The patent application has lapsed