JPS613469A - 双方向性ツエナ−ダイオ−ド - Google Patents
双方向性ツエナ−ダイオ−ドInfo
- Publication number
- JPS613469A JPS613469A JP12402284A JP12402284A JPS613469A JP S613469 A JPS613469 A JP S613469A JP 12402284 A JP12402284 A JP 12402284A JP 12402284 A JP12402284 A JP 12402284A JP S613469 A JPS613469 A JP S613469A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- layer
- diffused
- diffusion
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 74
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000002457 bidirectional effect Effects 0.000 claims description 9
- 239000008188 pellet Substances 0.000 abstract description 15
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 239000002184 metal Substances 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 6
- 150000002739 metals Chemical class 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000002161 passivation Methods 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、双方向性ツェナーダイオードに関する。
〈従来の技術〉
従来、双方向性ツェナーダイオードは、第３図に示され
るように、通常の単方向性ツ、エナーダイオードの半導
体ペレット１，１を２つ背中合わせにしてガラス管２内
にデュメット線３，３にて封入して製作するか、あるい
は、第４図に示されるように、ウェーハ両面に同一の拡
散深さ、濃度、即ち、同一のパターンの拡散層を形成し
て双方向性ツェナーダイオードの半導体ペレット５を製
造し、この半導体ペレット５をガラス管内にデュメット
線で封入して製作している。ところが、前者は、１つの
双方向性ツェナーダイオードを製作するために、２つの
半導体ペレットを必要とするために、製造コストが高く
なる等の難点があり、一方、後者はウェーハの両面に同
一のパターンを精度よく形成しなければならず、特殊な
製造装置および工程を要する等の難点があった。なお、
第４図において４は半導体基板、６は酸化膜、７はＰＮ
接合用拡散層、８は電極用メタル、９はバンプである。
るように、通常の単方向性ツ、エナーダイオードの半導
体ペレット１，１を２つ背中合わせにしてガラス管２内
にデュメット線３，３にて封入して製作するか、あるい
は、第４図に示されるように、ウェーハ両面に同一の拡
散深さ、濃度、即ち、同一のパターンの拡散層を形成し
て双方向性ツェナーダイオードの半導体ペレット５を製
造し、この半導体ペレット５をガラス管内にデュメット
線で封入して製作している。ところが、前者は、１つの
双方向性ツェナーダイオードを製作するために、２つの
半導体ペレットを必要とするために、製造コストが高く
なる等の難点があり、一方、後者はウェーハの両面に同
一のパターンを精度よく形成しなければならず、特殊な
製造装置および工程を要する等の難点があった。なお、
第４図において４は半導体基板、６は酸化膜、７はＰＮ
接合用拡散層、８は電極用メタル、９はバンプである。
〈発明が解決しようとする問題点〉
本発明は、上述の点に鑑みて成されたものであって、特
殊な゛製造装置および製造工程等を必要とせず、製造コ
ストの低い双方向性ツェナーダイオードを提供すること
を目的とする。
殊な゛製造装置および製造工程等を必要とせず、製造コ
ストの低い双方向性ツェナーダイオードを提供すること
を目的とする。
く問題点を解決するための手段〉
本発明は上述の目的を達成するために、半導体基板上に
、該半導体基板と同導電型のエピタキシやル層が形成さ
れ、該エピタキシャル層上に前記半導体基板と異なる導
電型の第１拡散層が形成され、この第１拡散層上に、該
第１拡散層との間でＰＮ接合を形成するための第２拡散
層が形成されるとともに、エピタキシャル層と前記第１
拡散層との両層にまたがって第１拡散層との間でＰＮ接
合を形成するための第３拡散層が形成されている。
、該半導体基板と同導電型のエピタキシやル層が形成さ
れ、該エピタキシャル層上に前記半導体基板と異なる導
電型の第１拡散層が形成され、この第１拡散層上に、該
第１拡散層との間でＰＮ接合を形成するための第２拡散
層が形成されるとともに、エピタキシャル層と前記第１
拡散層との両層にまたがって第１拡散層との間でＰＮ接
合を形成するための第３拡散層が形成されている。
〈実施例〉
以下、図面によって本発明の実施例について詳細に説明
する。第１図は本発明の一実施例の構造断面図である。
する。第１図は本発明の一実施例の構造断面図である。
この実施例の双方向性ツェナーダイオードの半導体ペレ
ッ）１０は、Ｐ型のシリコン基板のような半導体基板１
１上に、この半導体基板１１と同導電型、即ちＰ型のエ
ピタキシャル層１２を成長させ、さらに、エピタキシャ
ル層１２の中央部付近には、半導体基板１１と異なる導
電型であるＮ型の第１拡散層１３が形成される。
ッ）１０は、Ｐ型のシリコン基板のような半導体基板１
１上に、この半導体基板１１と同導電型、即ちＰ型のエ
ピタキシャル層１２を成長させ、さらに、エピタキシャ
ル層１２の中央部付近には、半導体基板１１と異なる導
電型であるＮ型の第１拡散層１３が形成される。
この第１拡散層１３上には、該第１拡散層１３との間で
ＰＮ接合を形成するために、その中央付近にＰ型の第２
拡散層１４が形成され、さらに、エピタキシャル層１２
と第１拡散層１３との両層にまたがって第１拡散層１３
との間でＰＮ接合を形成するためにＰ型の第３拡散層１
５が形成される。エピタキシャル層１２と第１拡散層１
３との間のＰＮ接合の濃度勾配は、第３拡散層１５と第
１拡散層１３の濃度勾配よりも大きくしている。
ＰＮ接合を形成するために、その中央付近にＰ型の第２
拡散層１４が形成され、さらに、エピタキシャル層１２
と第１拡散層１３との両層にまたがって第１拡散層１３
との間でＰＮ接合を形成するためにＰ型の第３拡散層１
５が形成される。エピタキシャル層１２と第１拡散層１
３との間のＰＮ接合の濃度勾配は、第３拡散層１５と第
１拡散層１３の濃度勾配よりも大きくしている。
これは、後述のように第１拡散層１３と第３拡散層１５
との間でブレークダウンを生じさせるためである。なお
、１６は酸化膜、１７．１８は電極用メタル、１９はバ
ンプである。
との間でブレークダウンを生じさせるためである。なお
、１６は酸化膜、１７．１８は電極用メタル、１９はバ
ンプである。
上記構成を有することにより、バンブ１９がら電極用メ
タル１８へ電流が流れると外には、第２拡散層１４と第
１１散層１３とは順方向バイアスとなり、第１拡散層１
３と第３拡散層１５とは逆方向バイアスとなり、ブレー
クダウンを生しる。゛また、電極用メタル１８からバン
ブ１９へｉｌｌが流れるときには、第３拡散層１５と第
１拡散層１３とは順方向バイアスとなり、第１拡散層１
３と第２拡散層１４とは逆方向バイアスとなり、ブレー
クダウンを生じる。なお、ツェナー電圧は、第１拡散層
１３の濃度および第３拡散層１５の拡散条件によって定
まる。
タル１８へ電流が流れると外には、第２拡散層１４と第
１１散層１３とは順方向バイアスとなり、第１拡散層１
３と第３拡散層１５とは逆方向バイアスとなり、ブレー
クダウンを生しる。゛また、電極用メタル１８からバン
ブ１９へｉｌｌが流れるときには、第３拡散層１５と第
１拡散層１３とは順方向バイアスとなり、第１拡散層１
３と第２拡散層１４とは逆方向バイアスとなり、ブレー
クダウンを生じる。なお、ツェナー電圧は、第１拡散層
１３の濃度および第３拡散層１５の拡散条件によって定
まる。
第２図は半導体ペレット１０の製造手順を説明するため
の断面図である。まず、Ｐ型の半導体基板１１上にＰ型
のエピタキシャル層１２を成長させ、その表面に酸化膜
１６を形成する。次に７オトエツチングによって第２図
（Ａ）に示されるように、エピタキシャル層１２の中央
部に拡散窓を形成する。この拡散窓からＮ型の第１拡散
層１３を形成し、第２図（Ｂ）に示されるように再び酸
化膜１６を形成する。
の断面図である。まず、Ｐ型の半導体基板１１上にＰ型
のエピタキシャル層１２を成長させ、その表面に酸化膜
１６を形成する。次に７オトエツチングによって第２図
（Ａ）に示されるように、エピタキシャル層１２の中央
部に拡散窓を形成する。この拡散窓からＮ型の第１拡散
層１３を形成し、第２図（Ｂ）に示されるように再び酸
化膜１６を形成する。
さらに、第２図（Ｃ）に示されるように７オトエ・チッ
グによって第２．第３拡散層１４．１５の形成領域に対
応する箇所に拡散窓を形成する。これらの拡散窓から第
１拡散層１３との間でＰＮ接合を形成するためのＰ型の
第２．第３拡散層１４．１５を第２図（Ｄ）に示される
ように形成し、さらに、必要に応じてパンベーション膜
を形成する。このように本発明では、第２．第３拡散層
１４．１５を同時に拡散形成するので、拡散濃度および
深さ等を同一にすることが可能である。その後、電極部
分の窓開けを行ない、電極用メタル１７．１８を形成し
、さらに、バンプ１９を形成して第２図（Ｅ）に示され
るように半導体ペレット１０が製造される。このような
構成の半導体ペレッ）１０を通常の半導体ペレットと同
様にデュメット線によりガラス管内に封入して双方向性
ツェナーダイオードが得られる。
グによって第２．第３拡散層１４．１５の形成領域に対
応する箇所に拡散窓を形成する。これらの拡散窓から第
１拡散層１３との間でＰＮ接合を形成するためのＰ型の
第２．第３拡散層１４．１５を第２図（Ｄ）に示される
ように形成し、さらに、必要に応じてパンベーション膜
を形成する。このように本発明では、第２．第３拡散層
１４．１５を同時に拡散形成するので、拡散濃度および
深さ等を同一にすることが可能である。その後、電極部
分の窓開けを行ない、電極用メタル１７．１８を形成し
、さらに、バンプ１９を形成して第２図（Ｅ）に示され
るように半導体ペレット１０が製造される。このような
構成の半導体ペレッ）１０を通常の半導体ペレットと同
様にデュメット線によりガラス管内に封入して双方向性
ツェナーダイオードが得られる。
このように本発明のツェナーダイオードは、第３図で図
示の従来例のように半導体ペレット１゜１を２つ用いる
必要がなく、さらに、第４図で図示の従来例のように特
別の製造工程や装置を要せ・ず、通常の半導体ペレット
と同様な工程で製造でき、製造コストを低減することが
可能となる。
示の従来例のように半導体ペレット１゜１を２つ用いる
必要がなく、さらに、第４図で図示の従来例のように特
別の製造工程や装置を要せ・ず、通常の半導体ペレット
と同様な工程で製造でき、製造コストを低減することが
可能となる。
本発明の双方向性ツェナーダイオードは、上述のように
第１拡散層１３と第２拡散層１４、第１拡散層１３と第
３＃、散Ｍ１５とのツェナー降伏を用いているが、さら
に、第１拡散層１３と第２拡散層１４とに逆方向電圧を
かけた場合に、ＰＮ接合部の空乏層が広がって第２．第
３拡散層１４，１５がつながってショート状態となる、
いわゆるパンチスルーとして使用することも可能である
。このパンチスルーの場合には、第２１第３拡散層１４
．１５の間隔、第１拡散層１３の濃度および第３拡散層
１５の拡散条件によってツェナー電圧が定まる。
第１拡散層１３と第２拡散層１４、第１拡散層１３と第
３＃、散Ｍ１５とのツェナー降伏を用いているが、さら
に、第１拡散層１３と第２拡散層１４とに逆方向電圧を
かけた場合に、ＰＮ接合部の空乏層が広がって第２．第
３拡散層１４，１５がつながってショート状態となる、
いわゆるパンチスルーとして使用することも可能である
。このパンチスルーの場合には、第２１第３拡散層１４
．１５の間隔、第１拡散層１３の濃度および第３拡散層
１５の拡散条件によってツェナー電圧が定まる。
〈発明の効果〉
以上のように本発明によれば、半導体基板上に、該半導
体基板と同導電型のエピタキシャル層が形成され、該エ
ピタキシャル層上に前記半導体基板と異なる導電型の第
１拡散層が形成され、この第１゛拡散層上に、該第１拡
散層との間でＰＮ接合を形成するための第２拡散層が形
成されるとともに、エピタキシャル層と前記第、１拡散
層との両層にまたがって第１＃、散層との間でＰＮ接合
を形成するための第３拡散層が形成されてたので、特殊
な製造装置および製造工程等を必要とせず、製造コスＦ
の低い双方向性ツェナーダイオードを得ることが可能と
なる。
体基板と同導電型のエピタキシャル層が形成され、該エ
ピタキシャル層上に前記半導体基板と異なる導電型の第
１拡散層が形成され、この第１゛拡散層上に、該第１拡
散層との間でＰＮ接合を形成するための第２拡散層が形
成されるとともに、エピタキシャル層と前記第、１拡散
層との両層にまたがって第１＃、散層との間でＰＮ接合
を形成するための第３拡散層が形成されてたので、特殊
な製造装置および製造工程等を必要とせず、製造コスＦ
の低い双方向性ツェナーダイオードを得ることが可能と
なる。
第１図は本発明の一実施例の構造断面図、第２図は第１
図の半導体ベレットの製造手順を説明するための断面図
、第３図は従来例の簡略化した断面図、第４図は他の従
来例の半導体ベレットの構造断面図である。 １０・・・半導体ベレット、１１・・・半導体基板、１
２・・・エピタキシャル層、１３．１４．’１５・・・
第１゜第２．第３拡散層。
図の半導体ベレットの製造手順を説明するための断面図
、第３図は従来例の簡略化した断面図、第４図は他の従
来例の半導体ベレットの構造断面図である。 １０・・・半導体ベレット、１１・・・半導体基板、１
２・・・エピタキシャル層、１３．１４．’１５・・・
第１゜第２．第３拡散層。
Claims (1)
- （１）半導体基板上に、該半導体基板と同導電型のエピ
タキシャル層が形成され、該エピタキシャル層上に前記
半導体基板と異なる導電型の第１拡散層が形成され、こ
の第１拡散層上に、該第１拡散層との間でＰＮ接合を形
成するための第２拡散層が形成されるとともに、エピタ
キシャル層と前記第１拡散層との両層にまたがって第１
拡散層との間でＰＮ接合を形成するための第３拡散層が
形成されてなる双方向性ツェナーダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12402284A JPS613469A (ja) | 1984-06-15 | 1984-06-15 | 双方向性ツエナ−ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12402284A JPS613469A (ja) | 1984-06-15 | 1984-06-15 | 双方向性ツエナ−ダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS613469A true JPS613469A (ja) | 1986-01-09 |
Family
ID=14875091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12402284A Pending JPS613469A (ja) | 1984-06-15 | 1984-06-15 | 双方向性ツエナ−ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS613469A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4990976A (en) * | 1987-11-24 | 1991-02-05 | Nec Corporation | Semiconductor device including a field effect transistor having a protective diode between source and drain thereof |
| JPH04115895U (ja) * | 1991-03-27 | 1992-10-15 | 株式会社アイチコーポレーシヨン | 高所作業車の安全装置 |
| JP2004335758A (ja) * | 2003-05-08 | 2004-11-25 | Sanken Electric Co Ltd | ダイオード素子及びその製法 |
| EP1742272A1 (en) * | 2005-07-08 | 2007-01-10 | STMicroelectronics S.r.l. | Power device having monolithic cascode structure and integrated Zener diode |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5326684A (en) * | 1976-08-25 | 1978-03-11 | Hitachi Ltd | Two-way zener diode |
-
1984
- 1984-06-15 JP JP12402284A patent/JPS613469A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5326684A (en) * | 1976-08-25 | 1978-03-11 | Hitachi Ltd | Two-way zener diode |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4990976A (en) * | 1987-11-24 | 1991-02-05 | Nec Corporation | Semiconductor device including a field effect transistor having a protective diode between source and drain thereof |
| JPH04115895U (ja) * | 1991-03-27 | 1992-10-15 | 株式会社アイチコーポレーシヨン | 高所作業車の安全装置 |
| JP2004335758A (ja) * | 2003-05-08 | 2004-11-25 | Sanken Electric Co Ltd | ダイオード素子及びその製法 |
| EP1742272A1 (en) * | 2005-07-08 | 2007-01-10 | STMicroelectronics S.r.l. | Power device having monolithic cascode structure and integrated Zener diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3293087A (en) | Method of making isolated epitaxial field-effect device | |
| EP0323856A2 (en) | Substrate structure for composite semiconductor device | |
| US3275910A (en) | Planar transistor with a relative higher-resistivity base region | |
| JPH04225285A (ja) | モノリシック集積回路用シリコン フォトダイオードとその作製法 | |
| US3338758A (en) | Surface gradient protected high breakdown junctions | |
| JPH02137368A (ja) | 半導体整流装置 | |
| JPS613469A (ja) | 双方向性ツエナ−ダイオ−ド | |
| JPS6126267A (ja) | 双方向性ツエナ−ダイオ−ド | |
| JPS613468A (ja) | 双方向性ツエナ−ダイオ−ド | |
| JP4808044B2 (ja) | 半導体バルク抵抗素子および半導体バルク抵抗素子を有するモジュール | |
| JPH01169963A (ja) | 半導体装置の製造方法 | |
| JPS61134036A (ja) | 半導体集積回路の製造方法 | |
| US3476618A (en) | Semiconductor device | |
| US3298082A (en) | Method of making semiconductors and diffusion thereof | |
| JPS59198768A (ja) | ツエナ−ダイオ−ド | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JPH0855999A (ja) | 半導体装置 | |
| JPH09181335A (ja) | 半導体装置 | |
| JP3938261B2 (ja) | 半導体抵抗素子及びその製造方法 | |
| CN110581057A (zh) | 一种单一芯片双信道保护组件的制造方法 | |
| JPS59150471A (ja) | 半導体装置 | |
| JPS60219776A (ja) | シリ−ズダイオ−ド | |
| JPS6046820B2 (ja) | 半導体装置の製法 | |
| JPS60117681A (ja) | 半導体装置 | |
| JPS6294924A (ja) | 半導体装置の製造方法 |