JP2004335758A

JP2004335758A - ダイオード素子及びその製法

Info

Publication number: JP2004335758A
Application number: JP2003130021A
Authority: JP
Inventors: Hiromi Hasegawa; 博美長谷川
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2003-05-08
Filing date: 2003-05-08
Publication date: 2004-11-25

Abstract

【課題】ブレークダウンによりダイオード素子に逆方向電流が流れる際に発生するスナップバックを低減する。
【解決手段】第１導電型の第１の半導体領域（１）と、第１の半導体領域（１）に隣接してエピタキシャル成長層により形成される第１の半導体領域（１）より不純物濃度の低い第１導電型の第２の半導体領域（２）と、第１導電型と反対の第２導電型の不純物と第１導電型の不純物とを順次導入して第２の半導体領域（２）に形成される第３の半導体領域（３）及び第４の半導体領域（４）とをダイオード素子に設ける。第３の半導体領域（３）の抵抗値制御を行って、電流増幅率の制御によりダイオード素子（１０）のスナップバックを低減できる。第１の半導体領域（１）を高不純物濃度にしてダイオード素子の大電流領域の耐圧変化を小さくできる。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、ダイオード素子及びその製法、特に電流増幅率を良好に制御でき、ブレークダウンによりダイオード素子に逆方向電流が流れた際に発生するダイオード素子のスナップバックを低減できるダイオード素子及びその製法に関する。
【０００２】
【従来の技術】
下記特許文献１は、比較的低電圧のサージ吸収に用いられ且つｎ＋ｐ＋ｐ−ｎ＋型の半導体構造によって、ダイオード素子の逆方向漏れ電流レベル及びキャパシタンスを減少でき、急峻な立ち上がり特性が得られるパンチスルーダイオードを開示する。特許文献１のパンチスルーダイオードは、図３に示すように、半導体基板（３１）から形成され且つエミッタ領域として機能するｎ＋型半導体領域（２１）と、エピタキシャル成長法によりｎ＋型半導体領域（２１）上に形成され且つベース領域として機能するｐ−型半導体領域（２２）と、ｐ−型半導体領域（２２）上にｐ型不純物とｎ型不純物とを順次ドーピングして形成され且つベース領域として機能するｐ＋型半導体領域（２３）とコレクタ領域として機能するｎ＋型半導体領域（２４）とを有するダブルベースダイオードを構成する。ダイオード素子（３０）の外側面（３０ａ）には、ｐｎ接合部を被覆してｎ＋型半導体領域から形成される分離領域（２８）が形成される。
【０００３】
【特許文献１】
特表平１１−５０９０４１号公報（図９）
【０００４】
【発明が解決しようとする課題】
エピタキシャル成長により形成されるベース領域を有する図３のダイオード素子（３０）では、サージ電圧が印加されたとき、コレクタ・ベース間にブレークダウンが発生して、ダイオード素子（３０）に逆方向電流が流れ、その後、図４に示すように、逆方向電流が増加するにつれてダイオード素子（３０）のコレクタ・エミッタ間耐圧が更に低下する耐圧変化現象（スナップバック）が発生することがある。電流増幅率（ｈ_ＦＥ）で制御されるスナップバックは、電流増幅率が大きいと増大する。図３のダイオード素子（３０）では、コレクタ・ベース間耐圧のスナップバック制御が難しく、更にブレークダウン後の大電流での耐圧変化が増大する欠点があった。
【０００５】
また、ｎ＋ｐ＋ｐ−ｎ＋型パンチスルーダイオードでは、電流増幅率を決定するベース領域の抵抗となるｐ−型半導体領域（２２）の抵抗値を制御する必要がある。しかしながら、ｐ−型半導体領域（２２）がエピタキシャル成長により形成される図３のダイオード素子（３０）では、ウエハの製造ばらつきを厳格に抑えてｐ−型半導体領域（２２）の比抵抗又は厚みを正確に制御する必要があり、製造が困難で且つ生産管理も煩雑となる。更に、半導体基板（３１）のｎ＋型半導体領域（２１）とエピタキシャル成長によるｐ−型半導体領域（２２）との界面にｐｎ接合を形成しても、半導体基板（３１）のｎ＋型半導体領域（２１）の不純物濃度が比較的低いため、動作抵抗が大きくなり、ブレークダウン後の大電流での耐圧変化が大きくなる。
【０００６】
そこで本発明は、電流増幅率を良好に制御でき、ブレークダウンによりダイオード素子に逆方向電流が流れる際に発生するダイオード素子のスナップバックを低減できるダイオード素子及びその製法を提供することを目的とする。また、本発明は、動作抵抗が小さく、大電流領域の耐圧変化も小さいダイオード素子及びその製法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明によるダイオード素子は、第１導電型を有する第１の半導体領域（１）と、第１の半導体領域（１）よりも不純物濃度の低い第１導電型を有し且つ第１の半導体領域（１）に隣接してエピタキシャル成長層により形成された第２の半導体領域（２）と、第１導電型とは反対の第２導電型の不純物と第１導電型の不純物とを順次導入して第２の半導体領域（２）の上面側に形成された第３の半導体領域（３）及び第４の半導体領域（４）と、第４の半導体領域（４）に電気的に接続された第１の電極（５）と、第１の半導体領域（１）に電気的に接続された第２の電極（６）とを備える。
【０００８】
第１の半導体領域（１）上に同じ導電型の第２の半導体領域（２）をエピタキシャル成長させるので、反対導電型の半導体領域をエピタキシャル成長させる場合に問題となる外方拡散（ｏｕｔｄｉｆｆｕｓｉｏｎ）による特性変動を抑制して、安定な電気的特性を備えたダイオード素子を得ることができる。また、第２の半導体領域（２）に第１導電型とは反対の第２導電型の不純物を導入してベース領域を構成する第３の半導体領域（３）を形成するので、ベース領域を構成する第３の半導体領域（３）の不純物濃度及び抵抗値を高精度に且つ容易に制御できる。この結果、電流増幅率を良好に制御でき、ブレークダウンによりダイオード素子（１０）に逆方向電流が流れる際に発生するダイオード素子（１０）のスナップバックを低減できる。また、第２の半導体領域（２）と同一の導電型を有する第１の半導体領域（１）に高不純物濃度を付与するので、ダイオード素子の動作抵抗及び大電流領域の耐圧変化を共に減少することができる。更に、第２の半導体領域（２）に不純物を順次導入して第３の半導体領域（３）及び第４の半導体領域（４）を形成すれば、ダイオード素子（１０）の外側面（１０ａ）に異なる導電型領域の接合面を露出させず、分離領域を省略することができる。
【０００９】
本発明によるダイオード素子の製法は、第１導電型の第１の半導体領域（１）を有する半導体基板（１１）を用意する工程と、第１の半導体領域（１）よりも不純物濃度の低い第１導電型を有する第２の半導体領域（２）を半導体基板（１１）上に第１の半導体領域（１）に隣接してエピタキシャル成長法により形成する工程と、イオン注入法又は熱拡散法により第１導電型とは反対の第２導電型の不純物と第１導電型の不純物とを第２の半導体領域（２）に順次導入して第３の半導体領域（３）及び第４の半導体領域（４）を形成する工程と、第４の半導体領域（４）に電気的に接続される第１の電極（５）を形成する工程と、第１の半導体領域（１）に電気的に接続される第２の電極（６）を形成する工程とを含む。
【００１０】
【発明の実施の形態】
以下、本発明によるダイオード素子及びその製法の実施の形態を図１及び図２について説明する。
【００１１】
本発明のダイオード素子は、図１に示すように、第１導電型を有する第１の半導体領域（１）と、第１の半導体領域（１）よりも不純物濃度の低い第１導電型を有し且つ第１の半導体領域（１）に隣接して形成されたエピタキシャル成長層から成る第２の半導体領域（２）と、第１導電型とは反対の第２導電型の不純物と第１導電型の不純物とを順次導入して第２の半導体領域（２）の上面側に形成された第３の半導体領域（３）及び第４の半導体領域（４）と、第４の半導体領域（４）に電気的に接続された第１の電極（５）と、第１の半導体領域（１）に電気的に接続された第２の電極（６）とを備える。第１の半導体領域（１）及び第２の半導体領域（２）は、エミッタ領域を形成し、第３の半導体領域（３）は、ベース領域を形成し、第４の半導体領域（４）は、コレクタ領域を形成する。本実施の形態では、第１の半導体領域（１）及び第４の半導体領域（４）は、ｎ＋型半導体領域に形成され、第２の半導体領域（２）は、第１の半導体領域（１）よりもｎ型の不純物濃度の低いｎ−型半導体領域に形成され、第３の半導体領域（３）は、ｐ＋型半導体領域に形成される。
【００１２】
第１の半導体領域（１）の下面（１ｂ）は、半導体基板（１１）の下面（１１ｂ）に露出し、第２の半導体領域（２）、第３の半導体領域（３）及び第４の半導体領域（４）の上面（２ａ，３ａ，４ａ）は、半導体基板（１１）の上面（１１ａ）に露出する。第１の半導体領域（１）の下面（１ｂ）には、半導体基板（１１）の下面（１１ｂ）に周知の金属蒸着等の方法により形成された第２の電極（６）が低抵抗性接触して固定される。第２の半導体領域（２）、第３の半導体領域（３）及び第４の半導体領域（４）の上面（２ａ，３ａ，４ａ）は、例えば、熱酸化により形成されたシリコン酸化膜から成る絶縁層（７）により被覆される。絶縁層（７）は、開口部（７ａ）を有し、第２の電極（６）と同様の方法により形成された第１の電極（５）が絶縁層（７）を被覆すると共に、開口部（７ａ）を通じて第４の半導体領域（４）に電気的に接続される。
【００１３】
ダイオード素子（１０）を製造する際に、まず、ｎ＋導電型を有する第１の半導体領域（１）を備えるシリコンウエハから成る半導体基板（１１）を用意し、第１の半導体領域（１）よりも不純物濃度の低いｎ−導電型を有する第２の半導体領域（２）を第１の半導体領域（１）に隣接して周知のエピタキシャル成長法により形成する。ｎ＋型半導体領域の上にこれと反対導電型のｐ型半導体領域をエピタキシャル成長させる場合、半導体基板を構成するｎ＋型半導体領域の不純物濃度を高く設定すると、ｐ型半導体領域をエピタキシャル成長させるときに基板のｎ型不純物が外方拡散（ｏｕｔｄｉｆｆｕｓｉｏｎ）によりエピタキシャル成長層に導入されて、ｎ＋型半導体領域とｐ型半導体領域との界面に形成されるｐｎ接合を所望の位置に形成することが困難となる。このため、半導体基板の上に反対導電型の半導体層をエピタキシャル成長させるとき、半導体基板の不純物濃度を比較的低めに設定する必要がある。本発明では、第１の半導体領域（１）上に同じ導電型の第２の半導体領域（２）をエピタキシャル成長させるので、反対導電型の半導体領域をエピタキシャル成長させる場合に問題となる外方拡散による特性変動を抑制でき、半導体基板の不純物濃度を比較的高めに設定しても安定な電気的特性を備えたダイオード素子を得ることができる。
【００１４】
その後、周知のイオン注入法又は熱拡散法等のドーピング法により第１導電型とは反対のｐ導電型の不純物とｎ導電型の不純物とを第２の半導体領域（２）に順次導入して、図１に示すように、第３の半導体領域（３）及び第４の半導体領域（４）を形成する。例示するイオン注入法は、不純物をイオン化し電圧で加速してウエハ上に注入するドーピング法を示す。また、熱拡散法は、ヒータによって高温加熱されたウエハに不純物ガスを吸着させるドーピング法を示す。半導体の性質をｐ型に制御する不純物には、例えば、ホウ素が挙げられ、ｎ型に制御する不純物には、例えば、リン、ヒ素又はアンチモンが挙げられる。
【００１５】
図１に示すように、第３の半導体領域（３）は、第２の半導体領域（２）の上面に沿って中央側に形成され、第４の半導体領域（４）は、第３の半導体領域（３）の上面に沿って中央側に形成される。よって、ダイオード素子（１０）の外側面（１０ａ）には、第２の半導体領域（２）と第３の半導体領域（３）との界面及び第３の半導体領域（３）と第４の半導体領域（４）との界面にそれぞれ形成されるｐｎ型領域の接合面が露出せず、分離領域を省略することができる。
【００１６】
ダイオード素子（１０）のシリコン内深さとドーピング濃度との関係を図２に示す。第１のエミッタ領域として機能する第１の半導体領域（１）は、例えば、３×１０^１９ａｔｍ／ｃｍ^３程度の高いｎ＋型の不純物濃度を有し、半導体基板（１１）の下面（１１ｂ）側からの深さは、２００μｍ程度に設定される。第２のエミッタ領域として機能する第２の半導体領域（２）は、例えば、３×１０^１４ａｔｍ／ｃｍ^３〜９×１０^１４ａｔｍ／ｃｍ^３範囲のｎ−型の不純物濃度を有し、２〜３μｍ範囲の厚みに設定される。ベース領域として機能する第３の半導体領域（３）は、例えば、３×１０^１６ａｔｍ／ｃｍ^３〜９×１０^１６ａｔｍ／ｃｍ^３範囲のｐ＋型の不純物濃度を有し、２〜３μｍ範囲の厚みに設定される。コレクタ領域として機能する第４の半導体領域（４）は、例えば、１×１０^１９ａｔｍ／ｃｍ^３〜１×１０^２０ａｔｍ／ｃｍ^３範囲のｎ＋型の不純物濃度を有し、半導体基板（１１）の上面（１１ａ）側からの深さは、１〜３μｍ範囲の厚みに設定される。
【００１７】
本実施の形態のダイオード素子（１０）は、ｎ＋ｐ＋ｎ−ｎ＋型のダブルエミッタ構造を有するパンチスルーダイオードを示し、図３に示す従来のダイオード素子と同様に、逆方向漏れ電流レベル及びキャパシタンスを小さくでき、急峻な立ち上がり特性を備える上、例えば、サージ吸収用ダイオードとして使用することができる。また、ダイオード素子（１０）では、ｎ−導電型とは反対のｐ＋導電型の不純物を第２の半導体領域（２）に導入して第３の半導体領域（３）を形成する際に、第３の半導体領域（３）の不純物濃度及び抵抗値を高精度に且つ容易に制御できる。この結果、電流増幅率を良好に制御でき、ブレークダウンによりダイオード素子（１０）に逆方向電流が流れる際に発生するダイオード素子（１０）のスナップバックを低減できる。また、第２の半導体領域（２）と同一の導電型を有する第１の半導体領域（１）は、高不純物濃度を付与できるので、ダイオード素子（１０）の動作抵抗及び大電流領域の耐圧変化を何れも低減できる。
【００１８】
本発明は、図１及び図２に示す本実施の形態に限定されず、他の形態又は他の方法により実施可能であり、特許請求の範囲に該当する全ての変更を包含する。例えば、図示しないが、ｐ＋型半導体領域と、ｐ＋半導体領域よりも不純物濃度の低い導電型を有し且つｐ＋型半導体領域に隣接して形成されたエピタキシャル成長層から成るｐ−型半導体領域と、ｐ型とは反対のｎ型の不純物とｐ型の不純物とを順次導入してｐ−型半導体領域の上面側に形成されたｎ＋半導体領域及びｐ＋半導体領域とを備えるダイオード素子も本発明の範囲に含まれる。
【００１９】
本実施の形態のダイオード素子では、下記の作用効果が得られる。
［１］第１の半導体領域（１）上に同一の導電型の第２の半導体領域（２）をエピタキシャル成長させるので、外方拡散による特性変動を防止して、安定な電気的特性を備えたダイオード素子（１０）を得ることができる。
［２］ジャンクションエピウエハを使用する特許文献１のダイオードとは異なり、ｎ＋型半導体領域上に同じ導電型のｎ−型半導体領域をエピタキシャル成長させたノーマルなウエハを使用できる。
［３］第１導電型とは反対の第２導電型の不純物を第２の半導体領域（２）に導入してベース領域を構成する第３の半導体領域（３）を形成するので、第３の半導体領域（３）の不純物濃度及び抵抗値を高精度に且つ容易に制御できる。
［４］電流増幅率を良好に制御できるので、ブレークダウンによりダイオード素子（１０）に逆方向電流が流れる際に発生するダイオード素子（１０）のスナップバックを低減できる。
［５］第２の半導体領域（２）と同じ導電型を有する第１の半導体領域（１）に高不純物濃度を付与するので、ダイオード素子（１０）の動作抵抗及び大電流領域の耐圧変化を小さくできる。
［６］第３の半導体領域（３）及び第４の半導体領域（４）を第２の半導体領域（２）に不純物を順次導入して形成するので、ダイオード素子（１０）の外側面（１０ａ）に異なる導電型領域の接合面を露出させず、分離領域を省略することができる。
【００２０】
【発明の効果】
このように、本発明では、電流増幅率を良好に制御でき、ブレークダウンによりダイオード素子に逆方向電流が流れた際に発生するダイオード素子のスナップバックを低減できると共に、動作抵抗が小さく、大電流領域の耐圧変化も小さいダイオード素子を形成できる。
【図面の簡単な説明】
【図１】本発明が適用されたダイオード素子の断面図
【図２】図１のダイオード素子の不純物濃度プロファイルを示すグラフ
【図３】従来のダイオード素子の断面図
【図４】ダイオード素子のコレクタ・エミッタ間に発生するスナップバックを示すグラフ
【符号の説明】
（１）・・第１の半導体領域、（２）・・第２の半導体領域、（３）・・第３の半導体領域、（４）・・第４の半導体領域、（５）・・第１の電極、（６）・・第２の電極、（１０）・・ダイオード素子、（１０ａ）・・外側面、

Claims

第１導電型を有する第１の半導体領域と、該第１の半導体領域よりも不純物濃度の低い第１導電型を有し且つ前記第１の半導体領域に隣接してエピタキシャル成長層により形成された第２の半導体領域と、第１導電型とは反対の第２導電型の不純物と第１導電型の不純物とを順次導入して前記第２の半導体領域の上面側に形成された第３の半導体領域及び第４の半導体領域と、該第４の半導体領域に電気的に接続された第１の電極と、前記第１の半導体領域に電気的に接続された第２の電極とを備えることを特徴とするダイオード素子。
イオン注入法又は熱拡散法により前記第２の半導体領域に不純物を導入して前記第３の半導体領域及び第４の半導体領域を形成した請求項１に記載のダイオード素子。
前記第１の半導体領域及び第２の半導体領域は、エミッタ領域を形成し、
前記第３の半導体領域は、ベース領域を形成し、
前記第４の半導体領域は、コレクタ領域を形成する請求項１又は２に記載のダイオード素子。
前記第１の半導体領域及び第４の半導体領域は、ｎ＋型半導体領域に形成され、
前記第２の半導体領域は、ｎ−型半導体領域に形成され、
前記第３の半導体領域は、ｐ＋型半導体領域に形成される請求項１〜３の何れか１項に記載のダイオード素子。
第１導電型の第１の半導体領域を有する半導体基板を用意する工程と、
前記第１の半導体領域よりも不純物濃度の低い第１導電型を有する第２の半導体領域を前記半導体基板上に前記第１の半導体領域に隣接してエピタキシャル成長法により形成する工程と、
イオン注入法又は熱拡散法により第１導電型とは反対の第２導電型の不純物と第１導電型の不純物とを前記第２の半導体領域に順次導入して第３の半導体領域及び第４の半導体領域を形成する工程と、
前記第４の半導体領域に電気的に接続される第１の電極を形成する工程と、
前記第１の半導体領域に電気的に接続される第２の電極を形成する工程とを含むことを特徴とするダイオード素子の製法。