JPH0729914A - バイポーラ電力トランジスタ及びその製造方法 - Google Patents
バイポーラ電力トランジスタ及びその製造方法Info
- Publication number
- JPH0729914A JPH0729914A JP6140126A JP14012694A JPH0729914A JP H0729914 A JPH0729914 A JP H0729914A JP 6140126 A JP6140126 A JP 6140126A JP 14012694 A JP14012694 A JP 14012694A JP H0729914 A JPH0729914 A JP H0729914A
- Authority
- JP
- Japan
- Prior art keywords
- doped
- conductivity type
- region
- power transistor
- bipolar power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002019 doping agent Substances 0.000 claims abstract description 33
- 230000015556 catabolic process Effects 0.000 claims abstract description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 7
- 238000009792 diffusion process Methods 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 10
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 239000000370 acceptor Substances 0.000 claims 6
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000005684 electric field Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66295—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/965—Shaped junction formation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 メサ技術の電界分布に類似する電界分布をベ
ース領域に有し、ベース−コレクタ降服電圧を高くした
バイポーラ電力トランジスタをプレーナ製造処理で形成
する。 【構成】 高降服電圧を有するバイポーラ電力トランジ
スタであってＮ導電型の高ドープ半導体基板１上に前記
トランジスタのコレクタ領域を構成する低ドープＮ導電
型層２が重畳され、前記トランジスタが、頂面から前記
低ドープＮ導電型層２内に延在する高ドープＰ導電型拡
散領域４を有するベース領域と、前記頂面からこの高ド
ープＰ導電型拡散領域４内に延在する高ドープＮ導電型
拡散領域１１を以って構成されるエミッタ領域とを具え
ている当該バイポーラ電力トランジスタにおいて、アル
ミニウム原子より成るアクセプタドーパントにより形成
され前記頂面から前記低ドープＮ導電型層２中に延在す
る深い低ドープＰ導電型拡散領域３内に前記高ドープＰ
導電型層４を形成する。
ース領域に有し、ベース−コレクタ降服電圧を高くした
バイポーラ電力トランジスタをプレーナ製造処理で形成
する。 【構成】 高降服電圧を有するバイポーラ電力トランジ
スタであってＮ導電型の高ドープ半導体基板１上に前記
トランジスタのコレクタ領域を構成する低ドープＮ導電
型層２が重畳され、前記トランジスタが、頂面から前記
低ドープＮ導電型層２内に延在する高ドープＰ導電型拡
散領域４を有するベース領域と、前記頂面からこの高ド
ープＰ導電型拡散領域４内に延在する高ドープＮ導電型
拡散領域１１を以って構成されるエミッタ領域とを具え
ている当該バイポーラ電力トランジスタにおいて、アル
ミニウム原子より成るアクセプタドーパントにより形成
され前記頂面から前記低ドープＮ導電型層２中に延在す
る深い低ドープＰ導電型拡散領域３内に前記高ドープＰ
導電型層４を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、高コレクタ降服電圧を
有するバイポーラ電力トランジスタ及びその製造方法に
関するものである。
有するバイポーラ電力トランジスタ及びその製造方法に
関するものである。
【０００２】
【従来の技術】プレーナ技術により製造されたバイポー
ラ電力トランジスタにおいては、コレクタ領域がベース
−コレクタ接合に印加される逆電圧の殆どすべてを受け
ることが知られている。このことは、ベース−コレクタ
接合にまたがる電界分布が、ＮＰＮトランジスタの場合
トランジスタのコレクタ領域を構成する低ドープＮ- 型
エピタキシアル層中に高濃度の硼素を拡散することによ
り得られるトランジスタのベース領域のドーピング濃度
分布に依存している結果によるものである。
ラ電力トランジスタにおいては、コレクタ領域がベース
−コレクタ接合に印加される逆電圧の殆どすべてを受け
ることが知られている。このことは、ベース−コレクタ
接合にまたがる電界分布が、ＮＰＮトランジスタの場合
トランジスタのコレクタ領域を構成する低ドープＮ- 型
エピタキシアル層中に高濃度の硼素を拡散することによ
り得られるトランジスタのベース領域のドーピング濃度
分布に依存している結果によるものである。
【０００３】このような制限の為に、最近の高電圧バイ
ポーラトランジスタに用いられる構造はプレーナ構造で
はなくいわゆる“メサ”構造である。このメサの名称
は、各トランジスタが小さな台地に似ていることに由来
するものであり、この台地の縦方向の壁部でベース−コ
レクタ接合が終端している。
ポーラトランジスタに用いられる構造はプレーナ構造で
はなくいわゆる“メサ”構造である。このメサの名称
は、各トランジスタが小さな台地に似ていることに由来
するものであり、この台地の縦方向の壁部でベース−コ
レクタ接合が終端している。
【０００４】メサトランジスタを製造する基本的な技術
の１つは多重エピタキシアルメサ（Multi-Epitaxial Me
sa :ＭＥＭ）として知られており、例えば１９７６年３
月に発行された本“Solid State Technology”の第２９
〜３２頁に記載されたＭＥＭ技術では、ベース領域がＮ
- 型エピタキシアル層上に成長された低ドープＰ- 型エ
ピタキシアル層を有し、この低ドープＰ- 型エピタキシ
アル層中にＰ+ 型領域が拡散され、ベースのドーピング
濃度分布をコレクタのドーピング濃度分布に対応させる
ことによりベース−コレクタ接合に印加される全逆電圧
をＮ- 型エピタキシアル層のコレクタによってのみ受け
るようにするのではなくこの全逆電圧の可成りの割合を
ベース領域のＰ- 型エピタキシアル層部分によって受け
るようにしている。ベース及びコレクタ領域の双方にお
ける電界分布が、コレクタ電流に対する利得の依存性
や、二次降服及び直接降服特性のようなトランジスタの
電気特性の幾つかを決定する。
の１つは多重エピタキシアルメサ（Multi-Epitaxial Me
sa :ＭＥＭ）として知られており、例えば１９７６年３
月に発行された本“Solid State Technology”の第２９
〜３２頁に記載されたＭＥＭ技術では、ベース領域がＮ
- 型エピタキシアル層上に成長された低ドープＰ- 型エ
ピタキシアル層を有し、この低ドープＰ- 型エピタキシ
アル層中にＰ+ 型領域が拡散され、ベースのドーピング
濃度分布をコレクタのドーピング濃度分布に対応させる
ことによりベース−コレクタ接合に印加される全逆電圧
をＮ- 型エピタキシアル層のコレクタによってのみ受け
るようにするのではなくこの全逆電圧の可成りの割合を
ベース領域のＰ- 型エピタキシアル層部分によって受け
るようにしている。ベース及びコレクタ領域の双方にお
ける電界分布が、コレクタ電流に対する利得の依存性
や、二次降服及び直接降服特性のようなトランジスタの
電気特性の幾つかを決定する。
【０００５】上述した技術は２０００Ｖまでのコレクタ
降服電圧を有するトランジスタを製造しうるも、この技
術には、Ｎ- 型エピタキシアル層に至るまで珪素を下方
にエッチングすることにより得た堀内に複雑で高価な処
理により堆積するガラスでベース−コレクタ接合を不活
性化する処理を含むものである。各トランジスタのベー
スを他のトランジスタのベースから分離するために各ト
ランジスタを囲むこのような堀がトランジスタをメサ構
造とする。従って、メサトランジスタの信頼性は、ベー
ス−コレクタ接合が熱酸化物により不活性化されるプレ
ーナ技術により得られるトランジスタに比べ低くなる。
降服電圧を有するトランジスタを製造しうるも、この技
術には、Ｎ- 型エピタキシアル層に至るまで珪素を下方
にエッチングすることにより得た堀内に複雑で高価な処
理により堆積するガラスでベース−コレクタ接合を不活
性化する処理を含むものである。各トランジスタのベー
スを他のトランジスタのベースから分離するために各ト
ランジスタを囲むこのような堀がトランジスタをメサ構
造とする。従って、メサトランジスタの信頼性は、ベー
ス−コレクタ接合が熱酸化物により不活性化されるプレ
ーナ技術により得られるトランジスタに比べ低くなる。
【０００６】
【発明が解決しようとする課題】本発明の目的は、プレ
ーナ製造処理によって得るも、ベース−コレクタ降服電
圧が高く、ベース領域における電界分布をメサ技術の電
界分布と同様にしたバイポーラ電力トランジスタを提供
せんとするにある。
ーナ製造処理によって得るも、ベース−コレクタ降服電
圧が高く、ベース領域における電界分布をメサ技術の電
界分布と同様にしたバイポーラ電力トランジスタを提供
せんとするにある。
【０００７】
【課題を解決するための手段】本発明は、高降服電圧を
有するバイポーラ電力トランジスタであって、Ｎ導電型
の高ドープ半導体基板上に前記トランジスタのコレクタ
領域を構成する低ドープＮ導電型層が重畳され、前記ト
ランジスタが、頂面から前記低ドープＮ導電型層内に延
在する高ドープＰ導電型拡散領域を有するベース領域
と、前記頂面からこの高ドープＰ導電型拡散領域内に延
在する高ドープＮ導電型拡散領域を以って構成されるエ
ミッタ領域とを具えている当該バイポーラ電力トランジ
スタにおいて、アルミニウム原子より成るアクセプタド
ーパントにより形成され前記頂面から前記低ドープＮ導
電型層中に延在する深い低ドープＰ導電型拡散領域内に
前記高ドープＰ導電型層が形成されていることを特徴と
する。
有するバイポーラ電力トランジスタであって、Ｎ導電型
の高ドープ半導体基板上に前記トランジスタのコレクタ
領域を構成する低ドープＮ導電型層が重畳され、前記ト
ランジスタが、頂面から前記低ドープＮ導電型層内に延
在する高ドープＰ導電型拡散領域を有するベース領域
と、前記頂面からこの高ドープＰ導電型拡散領域内に延
在する高ドープＮ導電型拡散領域を以って構成されるエ
ミッタ領域とを具えている当該バイポーラ電力トランジ
スタにおいて、アルミニウム原子より成るアクセプタド
ーパントにより形成され前記頂面から前記低ドープＮ導
電型層中に延在する深い低ドープＰ導電型拡散領域内に
前記高ドープＰ導電型層が形成されていることを特徴と
する。
【０００８】本発明の好適例では、前記の深い低ドープ
Ｐ導電型拡散領域を囲んで、複数個の併合する同心リン
グが設けられ、これらの各リングは、前記頂面から前記
低ドープＮ導電型層中に延在しアルミニウム原子より成
るアクセプタドーパントにより形成された環状Ｐ導電型
領域を以って構成され、各リングのドーパント濃度はそ
の内方に隣接するリングのドーパメント濃度よりも低
く、外方に隣接するリングのドーパメント濃度よりも高
くなっているようにする。
Ｐ導電型拡散領域を囲んで、複数個の併合する同心リン
グが設けられ、これらの各リングは、前記頂面から前記
低ドープＮ導電型層中に延在しアルミニウム原子より成
るアクセプタドーパントにより形成された環状Ｐ導電型
領域を以って構成され、各リングのドーパント濃度はそ
の内方に隣接するリングのドーパメント濃度よりも低
く、外方に隣接するリングのドーパメント濃度よりも高
くなっているようにする。
【０００９】本発明のバイポーラ電力トランジスタの製
造方法は、高降服電圧を有するバイポーラ電力トランジ
スタを製造するに当り、 ａ） Ｎ導電型の高ドープ半導体基板上に低ドープＮ導
電型エピタキシアル層を成長させる工程と、 ｂ） 前記エピタキシアル層の頂面上に酸化物を成長さ
せる工程と、 ｃ） 前記エピタキシアル層中にアルミニウム原子をマ
スク注入する工程と、 ｄ） 前記エピタキシアル層中に前記アルミニウム原子
をドライブイン拡散して深い低ドープＰ導電型ベース領
域を形成する工程と、 ｅ） この深い低ドープＰ導電型ベース領域中に高濃度
のアクセプタドーパントをマスク注入する工程と、 ｆ） 前記アクセプタドーパントを前記の深い低ドープ
Ｐ導電型ベース領域中にドライブイン拡散してこの深い
低ドープＰ導電型ベース領域内に高ドープＰ導電型ベー
ス領域を得る工程と、 ｇ） 前記高ドープＰ導電型ベース領域中に高濃度のド
ナードーパントをマスク注入する工程と、 ｈ） 前記ドナードーパントを前記高ドープＰ導電型ベ
ース領域中にドライブイン拡散して拡散高ドープエミッ
タ領域を得る工程とを順次に有していることを特徴とす
る。
造方法は、高降服電圧を有するバイポーラ電力トランジ
スタを製造するに当り、 ａ） Ｎ導電型の高ドープ半導体基板上に低ドープＮ導
電型エピタキシアル層を成長させる工程と、 ｂ） 前記エピタキシアル層の頂面上に酸化物を成長さ
せる工程と、 ｃ） 前記エピタキシアル層中にアルミニウム原子をマ
スク注入する工程と、 ｄ） 前記エピタキシアル層中に前記アルミニウム原子
をドライブイン拡散して深い低ドープＰ導電型ベース領
域を形成する工程と、 ｅ） この深い低ドープＰ導電型ベース領域中に高濃度
のアクセプタドーパントをマスク注入する工程と、 ｆ） 前記アクセプタドーパントを前記の深い低ドープ
Ｐ導電型ベース領域中にドライブイン拡散してこの深い
低ドープＰ導電型ベース領域内に高ドープＰ導電型ベー
ス領域を得る工程と、 ｇ） 前記高ドープＰ導電型ベース領域中に高濃度のド
ナードーパントをマスク注入する工程と、 ｈ） 前記ドナードーパントを前記高ドープＰ導電型ベ
ース領域中にドライブイン拡散して拡散高ドープエミッ
タ領域を得る工程とを順次に有していることを特徴とす
る。
【００１０】本発明によれば、ＭＥＭ技術で得られるメ
サトランジスタのベースドーピング分布に類似するベー
スドーピング分布を有し、降服電圧を高くしたバイポー
ラ電力トランジスタをプレーナ構造で形成しうる。
サトランジスタのベースドーピング分布に類似するベー
スドーピング分布を有し、降服電圧を高くしたバイポー
ラ電力トランジスタをプレーナ構造で形成しうる。
【００１１】
【実施例】図１を参照するに、一般に（１１１）結晶配
向を有するＮ+ 型の半導体基板１内に本発明によりバイ
ポーラ電力トランジスタを得るものであり、この基板１
上に、ドーパント濃度が１０3 〜１０4 原子／cm3 の範
囲にあり厚さが１００〜１５０μm の低ドープのＮ- 型
エピタキシアル層２を重畳する。このエピタキシアル層
２は半導体基板１と相俟ってバイポーラ電力トランジス
タのコレクタ領域を構成する。
向を有するＮ+ 型の半導体基板１内に本発明によりバイ
ポーラ電力トランジスタを得るものであり、この基板１
上に、ドーパント濃度が１０3 〜１０4 原子／cm3 の範
囲にあり厚さが１００〜１５０μm の低ドープのＮ- 型
エピタキシアル層２を重畳する。このエピタキシアル層
２は半導体基板１と相俟ってバイポーラ電力トランジス
タのコレクタ領域を構成する。
【００１２】アルミニウムをドーピングした深いＰ型領
域３を頂面からエピタキシアル層２内に約３０〜４０μ
m の深さまで延在させ、例えば硼素がドーピングされた
高ドープＰ+ 型領域４を前記の頂面から深いＰ型領域３
内に約１０μm の深さまで延在させ、このＰ+ 型領域４
がＰ型領域３と相俟ってバイポーラ電力トランジスタの
ベース領域を構成するようにする。
域３を頂面からエピタキシアル層２内に約３０〜４０μ
m の深さまで延在させ、例えば硼素がドーピングされた
高ドープＰ+ 型領域４を前記の頂面から深いＰ型領域３
内に約１０μm の深さまで延在させ、このＰ+ 型領域４
がＰ型領域３と相俟ってバイポーラ電力トランジスタの
ベース領域を構成するようにする。
【００１３】Ｐ+ 型領域４内に頂面から高ドープＮ+ 型
領域１１を延在させ、このＮ+ 型領域を以ってバイポー
ラ電力トランジスタのエミッタ領域を構成する。
領域１１を延在させ、このＮ+ 型領域を以ってバイポー
ラ電力トランジスタのエミッタ領域を構成する。
【００１４】深いＰ型領域３を囲んで、頂面からエピタ
キシアル層２内に延在する低ドープＰ型アルミニウムド
ープ領域より成る３つの同心リング５，６及び７を設
け、リング５のドーパント濃度はリング６のドーパント
濃度よりも高く、リング６のドーパント濃度はリング７
のドーパント濃度よりも高くする。
キシアル層２内に延在する低ドープＰ型アルミニウムド
ープ領域より成る３つの同心リング５，６及び７を設
け、リング５のドーパント濃度はリング６のドーパント
濃度よりも高く、リング６のドーパント濃度はリング７
のドーパント濃度よりも高くする。
【００１５】頂面上には絶縁酸化物層８を重畳させ、Ｐ
+ 型領域４及びＮ+ 型領域１１にそれぞれ導電層の細条
９及び１０を接触させて接点領域を設ける。細条９はベ
ース端子Ｂに接続し、細条１０はエミッタ端子Ｅに接続
する。基板１はコレクタ端子Ｃに接続する。
+ 型領域４及びＮ+ 型領域１１にそれぞれ導電層の細条
９及び１０を接触させて接点領域を設ける。細条９はベ
ース端子Ｂに接続し、細条１０はエミッタ端子Ｅに接続
する。基板１はコレクタ端子Ｃに接続する。
【００１６】珪素中のアルミニウムはアクセプタドーパ
ントとして機能し且つその拡散係数は大きい（硼素の拡
散係数の約１０倍である）という事実の為に、図２
（ａ）に示すドーパント濃度分布を有する深いベース−
コレクタ接合を得ることができる。図２（ａ）から明ら
かなように、ベース領域はエミッタ−ベース接合付近
（領域４）で、ベース抵抗を低くするのに適した高いド
ーパント濃度を有し、ベース−コレクタ接合付近（領域
３）でベースドーパント濃度は著しく低く、エピタキシ
アル層２のドーパント濃度に匹敵する。これによりベー
ス領域がベース−コレクタ接合に印加される全逆電圧の
うちの可成の部分を受けるようにし、従って降服電圧を
高くする。その理由は、金属冶金学上の接合における電
界のピーク値が減少する為である。このことを図２
（ｂ）に示す。図２（ｂ）において、Ｖp 及びＶn はベ
ース−コレクタ接合に印加される全逆電圧のうちベース
及びコレクタ領域によりそれぞれ受けられる部分であ
り、これら２つの領域中の電界分布が占める面積によっ
て与えられる。
ントとして機能し且つその拡散係数は大きい（硼素の拡
散係数の約１０倍である）という事実の為に、図２
（ａ）に示すドーパント濃度分布を有する深いベース−
コレクタ接合を得ることができる。図２（ａ）から明ら
かなように、ベース領域はエミッタ−ベース接合付近
（領域４）で、ベース抵抗を低くするのに適した高いド
ーパント濃度を有し、ベース−コレクタ接合付近（領域
３）でベースドーパント濃度は著しく低く、エピタキシ
アル層２のドーパント濃度に匹敵する。これによりベー
ス領域がベース−コレクタ接合に印加される全逆電圧の
うちの可成の部分を受けるようにし、従って降服電圧を
高くする。その理由は、金属冶金学上の接合における電
界のピーク値が減少する為である。このことを図２
（ｂ）に示す。図２（ｂ）において、Ｖp 及びＶn はベ
ース−コレクタ接合に印加される全逆電圧のうちベース
及びコレクタ領域によりそれぞれ受けられる部分であ
り、これら２つの領域中の電界分布が占める面積によっ
て与えられる。
【００１７】拡散係数が高い他の元素に比べたアルミニ
ウムの顕著な特性は、アルミニウムが、漏洩電流を増大
させ従ってトランジスタの電流利得を減少させる原因と
なる深い状態を導入しないということである。
ウムの顕著な特性は、アルミニウムが、漏洩電流を増大
させ従ってトランジスタの電流利得を減少させる原因と
なる深い状態を導入しないということである。
【００１８】低ドープ領域５，６及び７を存在させるこ
とによりベース−コレクタ降服電圧を更に増大させる。
その理由は、これらの低ドープ領域がＰ型領域３の隅部
を平滑にすることにより電界に及ぼすエッジ効果を減少
させる為である。
とによりベース−コレクタ降服電圧を更に増大させる。
その理由は、これらの低ドープ領域がＰ型領域３の隅部
を平滑にすることにより電界に及ぼすエッジ効果を減少
させる為である。
【００１９】本発明による製造処理はＮ+ 半導体基板１
上にＮ- エピタキシアル層２を成長させることから開始
し、エピタキシアル層２の全頂面を酸化し（図３）、そ
の後、形成された酸化物層１２を選択的にエッチング
し、エピタキシアル層２の選択領域内にアルミニウム原
子を注入し、これに続くドライブイン拡散工程により深
いＰ型領域３とリング５，６及び７とを同時に形成す
る。環状の窓１３，１４及び１５をこれらの面積が順次
小さくなるように形成するエッチングを酸化物層１２に
行なうことにより、リング６に比べてリング５のドーピ
ング濃度を高く、リング７に比べてリング６のドーピン
グ濃度を高くし、珪素中に注入されるアルミニウムドー
ズ量を減少させる（図４）。
上にＮ- エピタキシアル層２を成長させることから開始
し、エピタキシアル層２の全頂面を酸化し（図３）、そ
の後、形成された酸化物層１２を選択的にエッチング
し、エピタキシアル層２の選択領域内にアルミニウム原
子を注入し、これに続くドライブイン拡散工程により深
いＰ型領域３とリング５，６及び７とを同時に形成す
る。環状の窓１３，１４及び１５をこれらの面積が順次
小さくなるように形成するエッチングを酸化物層１２に
行なうことにより、リング６に比べてリング５のドーピ
ング濃度を高く、リング７に比べてリング６のドーピン
グ濃度を高くし、珪素中に注入されるアルミニウムドー
ズ量を減少させる（図４）。
【００２０】これからの処理は、従来のプレーナ処理に
類似する。頂面の酸化後、深いＰ型領域３中への高ドー
ズ量の硼素の選択注入を行ない、これに続くドライブイ
ン拡散により高ドープＰ+ 型領域４を形成し、これと同
時に領域３のアルミニウム原子が更に拡散することによ
り約３０〜４０μm のベース−コレクタ接合深さを達成
しうるようになる（図５）。
類似する。頂面の酸化後、深いＰ型領域３中への高ドー
ズ量の硼素の選択注入を行ない、これに続くドライブイ
ン拡散により高ドープＰ+ 型領域４を形成し、これと同
時に領域３のアルミニウム原子が更に拡散することによ
り約３０〜４０μm のベース−コレクタ接合深さを達成
しうるようになる（図５）。
【００２１】次に、頂面を更に酸化し、Ｐ+ 型領域４中
にドナー不純物を選択的に注入し、ドライブイン拡散後
高ドープＮ+ エミッタ領域１１を形成する（図６）。
にドナー不純物を選択的に注入し、ドライブイン拡散後
高ドープＮ+ エミッタ領域１１を形成する（図６）。
【００２２】接点領域を規定した後、表面全体に亘って
導電層を堆積し、この導電層を選択的に除去して細条９
及び１０を形成し、基板１の底面に対する電気接点も設
ける。チップには最終的に例えば窒化珪素により表面安
定化を行なう。
導電層を堆積し、この導電層を選択的に除去して細条９
及び１０を形成し、基板１の底面に対する電気接点も設
ける。チップには最終的に例えば窒化珪素により表面安
定化を行なう。
【図１】本発明の好適実施例によるバイポーラ電力トラ
ンジスタを示す断面図である。
ンジスタを示す断面図である。
【図２】本発明のバイポーラ電力トランジスタのドーピ
ング濃度分布（深さに対する濃度）を示す線図（図２
（ａ））及び逆バイアスされたベース・コレクタ接合に
またがる電界分布（ベース−コレクタ接合からの距離に
対する電界）を示す線図（図２（ｂ））である。
ング濃度分布（深さに対する濃度）を示す線図（図２
（ａ））及び逆バイアスされたベース・コレクタ接合に
またがる電界分布（ベース−コレクタ接合からの距離に
対する電界）を示す線図（図２（ｂ））である。
【図３】本発明による製造処理の一中間工程におけるバ
イポーラ電力トランジスタを示す断面図である。
イポーラ電力トランジスタを示す断面図である。
【図４】図３の後の一中間工程を示す断面図である。
【図５】図４の後の一中間工程を示す断面図である。
【図６】図５の後の一中間工程を示す断面図である。
１ 基板 ２ エピタキシアル層 ３ Ｐ型領域 ４ Ｐ+ 型領域 ５〜７ リング ８ 絶縁酸化物層 9, 10 導電層の細条 11 Ｎ+ 型領域 12 酸化物層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フェルッチオ フリシナ イタリア国 カターニア 95030 サンタ ガタ リ バッティアーティ ヴィア ト レ トリー（番地なし) (72)発明者 サルヴァトーレ コッファ イタリア国 カターニア 95030 トレメ スティエーリ エトネオ ヴィア チニレ ーラ ９
Claims (8)
- 【請求項１】 高降服電圧を有するバイポーラ電力トラ
ンジスタであって、Ｎ導電型の高ドープ半導体基板
（１）上に前記トランジスタのコレクタ領域を構成する
低ドープＮ導電型層（２）が重畳され、前記トランジス
タが、頂面から前記低ドープＮ導電型層（２）内に延在
する高ドープＰ導電型拡散領域（４）を有するベース領
域と、前記頂面からこの高ドープＰ導電型拡散領域
（４）内に延在する高ドープＮ導電型拡散領域（１１）
を以って構成されるエミッタ領域とを具えている当該バ
イポーラ電力トランジスタにおいて、 アルミニウム原子より成るアクセプタドーパントにより
形成され前記頂面から前記低ドープＮ導電型層（２）中
に延在する深い低ドープＰ導電型拡散領域（３）内に前
記高ドープＰ導電型層（４）が形成されていることを特
徴とするバイポーラ電力トランジスタ。 - 【請求項２】 請求項１に記載のバイポーラ電力トラン
ジスタにおいて、前記の深い低ドープＰ導電型拡散領域
を囲んで、複数個の併合する同心リング（５，６，７）
が設けられ、これらの各リングは、前記頂面から前記低
ドープＮ導電型層（２）中に延在しアルミニウム原子よ
り成るアクセプタドーパントにより形成された環状Ｐ導
電型領域を以って構成され、各リングのドーパント濃度
はその内方に隣接するリングのドーパメント濃度よりも
低く、外方に隣接するリングのドーパメント濃度よりも
高くなっていることを特徴とするバイポーラ電力トラン
ジスタ。 - 【請求項３】 請求項１に記載のバイポーラ電力トラン
ジスタにおいて、前記低ドープＮ導電型層（２）がエピ
タキシアル層を以って構成されていることを特徴とする
バイポーラ電力トランジスタ。 - 【請求項４】 請求項１に記載のバイポーラ電力トラン
ジスタにおいて、前記高ドープＰ導電型拡散領域（４）
が硼素原子より成るアクセプタドーパメントを含んでい
ることを特徴とするバイポーラ電力トランジスタ。 - 【請求項５】 高降服電圧を有するバイポーラ電力トラ
ンジスタを製造するに当り、 ａ） Ｎ導電型の高ドープ半導体基板（１）上に低ドー
プＮ導電型エピタキシアル層（２）を成長させる工程
と、 ｂ） 前記エピタキシアル層（２）の頂面上に酸化物を
成長させる工程と、 ｃ） 前記エピタキシアル層（２）中にアルミニウム原
子をマスク注入する工程と、 ｄ） 前記エピタキシアル層（２）中に前記アルミニウ
ム原子をドライブイン拡散して深い低ドープＰ導電型ベ
ース領域（３）を形成する工程と、 ｅ） この深い低ドープＰ導電型ベース領域（３）中に
高濃度のアクセプタドーパントをマスク注入する工程
と、 ｆ） 前記アクセプタドーパントを前記の深い低ドープ
Ｐ導電型ベース領域（３）中にドライブイン拡散してこ
の深い低ドープＰ導電型ベース領域（３）内に高ドープ
Ｐ導電型ベース領域（４）を得る工程と、 ｇ） 前記高ドープＰ導電型ベース領域（４）中に高濃
度のドナードーパントをマスク注入する工程と、 ｈ） 前記ドナードーパントを前記高ドープＰ導電型ベ
ース領域（４）中にドライブイン拡散して拡散高ドープ
エミッタ領域（１１）を得る工程とを順次に有している
ことを特徴とするバイポーラ電力トランジスタの製造方
法。 - 【請求項６】 請求項５に記載のバイポーラ電力トラン
ジスタの製造方法において、前記の深い低ドープＰ導電
型ベース領域（３）と同時にこの回りにアルミニウムが
ドーピングされた複数個のＰ導電型同心リング（５，
６，７）を形成することを特徴とするバイポーラ電力ト
ランジスタの製造方法。 - 【請求項７】 請求項６に記載のバイポーラ電力トラン
ジスタの製造方法において、前記のリング（５，６，
７）は最も内側のリング（５）から最も外側のリング
（７）に向って減少するドーパント濃度を有するように
することを特徴とするバイポーラ電力トランジスタの製
造方法。 - 【請求項８】 請求項５に記載のバイポーラ電力トラン
ジスタの製造方法において、前記のアクセプタドーパメ
ントを硼素イオンとすることを特徴とするバイポーラ電
力トランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP93830276A EP0632502B1 (en) | 1993-06-28 | 1993-06-28 | Bipolar power transistor with high collector breakdown voltage and related manufacturing process |
| IT93830276:7 | 1993-06-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0729914A true JPH0729914A (ja) | 1995-01-31 |
Family
ID=8215188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6140126A Pending JPH0729914A (ja) | 1993-06-28 | 1994-06-22 | バイポーラ電力トランジスタ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5569612A (ja) |
| EP (1) | EP0632502B1 (ja) |
| JP (1) | JPH0729914A (ja) |
| DE (1) | DE69324003T2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3008154B2 (ja) * | 1994-12-19 | 2000-02-14 | セイコーインスツルメンツ株式会社 | 半導体装置の製造方法 |
| KR970024275A (ko) * | 1995-10-10 | 1997-05-30 | 김광호 | 안전 동작 영역을 증가시킨 트랜지스터 및 그 제조 방법 |
| DE19741167C2 (de) * | 1997-09-18 | 1999-08-12 | Siemens Ag | Randstruktur für ein Halbleiterbauelement |
| GB9804177D0 (en) * | 1998-02-28 | 1998-04-22 | Philips Electronics Nv | Semiconductor switch devices and their manufacture |
| US6211028B1 (en) | 1999-02-05 | 2001-04-03 | Taiwan Semiconductor Manufacturing Company | Twin current bipolar device with hi-lo base profile |
| US6437421B1 (en) * | 1999-12-03 | 2002-08-20 | Legerity, Inc. | Self-aligned dual-base semiconductor process and structure incorporating multiple bipolar device types |
| US6506656B2 (en) | 2001-03-19 | 2003-01-14 | International Business Machines Corporation | Stepped collector implant and method for fabrication |
| FR2828767B1 (fr) * | 2001-08-14 | 2003-12-12 | Thales Sa | Transistor bipolaire a tension de claquage elevee |
| US7037799B2 (en) * | 2002-10-24 | 2006-05-02 | Texas Instruments Incorporated | Breakdown voltage adjustment for bipolar transistors |
| DE10302632B4 (de) * | 2003-01-23 | 2004-11-11 | Austriamicrosystems Ag | Verfahren zum Erzeugen eines definierten Dotierungsgebietes in einem Halbleitermaterial |
| US20060049464A1 (en) | 2004-09-03 | 2006-03-09 | Rao G R Mohan | Semiconductor devices with graded dopant regions |
| EP1635397A1 (en) | 2004-09-14 | 2006-03-15 | STMicroelectronics S.r.l. | Integrated high voltage power device having an edge termination of enhanced effectiveness |
| DE102007001108B4 (de) * | 2007-01-04 | 2012-03-22 | Infineon Technologies Ag | Diode und Verfahren zu ihrer Herstellung |
| CN113437133B (zh) * | 2021-06-22 | 2022-07-22 | 弘大芯源(深圳)半导体有限公司 | 一种耐二次击穿的功率双极晶体管 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2241600A1 (de) * | 1971-08-26 | 1973-03-01 | Dionics Inc | Hochspannungs-p-n-uebergang und seine anwendung in halbleiterschaltelementen, sowie verfahren zu seiner herstellung |
| IN141922B (ja) * | 1974-08-19 | 1977-05-07 | Rca Corp | |
| JPS5833693B2 (ja) * | 1977-08-12 | 1983-07-21 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US4416708A (en) * | 1982-01-15 | 1983-11-22 | International Rectifier Corporation | Method of manufacture of high speed, high power bipolar transistor |
| US4559696A (en) * | 1984-07-11 | 1985-12-24 | Fairchild Camera & Instrument Corporation | Ion implantation to increase emitter energy gap in bipolar transistors |
| IT1214805B (it) * | 1984-08-21 | 1990-01-18 | Ates Componenti Elettron | Spositivi a semiconduttore con giunprocesso per la fabbricazione di dizioni planari a concentrazione di carica variabile e ad altissima tensione di breakdown |
| IT1202311B (it) * | 1985-12-11 | 1989-02-02 | Sgs Microelettronica Spa | Dispositivo a semiconduttore con una giunzione piana a terminazione auto passivante |
| DE3782608D1 (de) * | 1986-09-30 | 1992-12-17 | Siemens Ag | Verfahren zum erzeugen eines p-dotierten halbleitergebiets in einem n-leitenden halbleiterkoerper. |
| IT1215024B (it) * | 1986-10-01 | 1990-01-31 | Sgs Microelettronica Spa | Processo per la formazione di un dispositivo monolitico a semiconduttore di alta tensione |
| JPH0744186B2 (ja) * | 1989-03-13 | 1995-05-15 | 株式会社東芝 | 半導体装置の製造方法 |
| EP0439753A1 (en) * | 1990-01-31 | 1991-08-07 | International Business Machines Corporation | Bipolar transistor with improved low temperature current gain |
| US4999309A (en) * | 1990-07-12 | 1991-03-12 | National Semiconductor Corporation | Aluminum-implant leakage reduction |
| WO1993019490A1 (en) * | 1992-03-23 | 1993-09-30 | Rohm Co., Ltd. | Voltage regulating diode |
| US5192712A (en) * | 1992-04-15 | 1993-03-09 | National Semiconductor Corporation | Control and moderation of aluminum in silicon using germanium and germanium with boron |
| US5436179A (en) * | 1994-01-05 | 1995-07-25 | Texas Instruments Incorporated | Semiconductor process for manufacturing semiconductor devices with increased operating voltages |
-
1993
- 1993-06-28 EP EP93830276A patent/EP0632502B1/en not_active Expired - Lifetime
- 1993-06-28 DE DE69324003T patent/DE69324003T2/de not_active Expired - Fee Related
-
1994
- 1994-06-22 JP JP6140126A patent/JPH0729914A/ja active Pending
-
1995
- 1995-06-07 US US08/481,890 patent/US5569612A/en not_active Expired - Lifetime
-
1997
- 1997-07-31 US US08/904,257 patent/US5939769A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0632502A1 (en) | 1995-01-04 |
| EP0632502B1 (en) | 1999-03-17 |
| US5569612A (en) | 1996-10-29 |
| DE69324003T2 (de) | 1999-07-15 |
| DE69324003D1 (de) | 1999-04-22 |
| US5939769A (en) | 1999-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4916083A (en) | High performance sidewall emitter transistor | |
| JPH07312372A (ja) | 高電圧半導体装置のための集積エッジ構造及びその製造方法 | |
| US4652895A (en) | Zener structures with connections to buried layer | |
| JP2703798B2 (ja) | Ｎ形半導体材料の基板上に互に絶縁され且つ垂直方向の電流の流れを有するｐｎｐおよびｎｐｎトランジスタを有する集積回路を形成する方法 | |
| JPH0729914A (ja) | バイポーラ電力トランジスタ及びその製造方法 | |
| JP2003509848A (ja) | サイリスタおよびその製造方法 | |
| EP0290763B1 (en) | High performance sidewall emitter transistor | |
| US4717677A (en) | Fabricating a semiconductor device with buried oxide | |
| JP3302403B2 (ja) | アバランシェダイオード | |
| EP0166923A2 (en) | High performance bipolar transistor having a lightly doped guard ring disposed between the emitter and the extrinsic base region | |
| EP0401354B1 (en) | Semiconductor device comprising an integrated circuit having a vertical transistor | |
| US5925923A (en) | Merged single polysilicon bipolar NPN transistor | |
| JPS61245573A (ja) | 半導体装置 | |
| JPH0582534A (ja) | 半導体装置 | |
| KR100200058B1 (ko) | 반전 주입물을 분리시키는 방법 | |
| JP2004335758A (ja) | ダイオード素子及びその製法 | |
| JP2729870B2 (ja) | 可変容量ダイオードとその製造方法 | |
| KR940010913B1 (ko) | 고내압 바이폴라 트랜지스터 및 그 제조방법 | |
| KR19990002164A (ko) | 바이폴라 트랜지스터 및 그 제조 방법 | |
| JPH05259177A (ja) | バイポーラトランジスタ | |
| JPH05259176A (ja) | バイポーラトランジスタ | |
| JPS584454B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS6118867B2 (ja) | ||
| JPH02304933A (ja) | 半導体装置 | |
| JPH0123950B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040702 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041029 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041104 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050301 |