JPH0729914A - バイポーラ電力トランジスタ及びその製造方法 - Google Patents

バイポーラ電力トランジスタ及びその製造方法

Info

Publication number
JPH0729914A
JPH0729914A JP6140126A JP14012694A JPH0729914A JP H0729914 A JPH0729914 A JP H0729914A JP 6140126 A JP6140126 A JP 6140126A JP 14012694 A JP14012694 A JP 14012694A JP H0729914 A JPH0729914 A JP H0729914A
Authority
JP
Japan
Prior art keywords
doped
conductivity type
region
power transistor
bipolar power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6140126A
Other languages
English (en)
Inventor
Ferruccio Frisina
フリシナ フェルッチオ
Salvatore Coffa
コッファ サルヴァトーレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Original Assignee
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno filed Critical CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Publication of JPH0729914A publication Critical patent/JPH0729914A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66272Silicon vertical transistors
    • H01L29/66295Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/01Bipolar transistors-ion implantation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/965Shaped junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【目的】 メサ技術の電界分布に類似する電界分布をベ
ース領域に有し、ベース−コレクタ降服電圧を高くした
バイポーラ電力トランジスタをプレーナ製造処理で形成
する。 【構成】 高降服電圧を有するバイポーラ電力トランジ
スタであってN導電型の高ドープ半導体基板1上に前記
トランジスタのコレクタ領域を構成する低ドープN導電
型層2が重畳され、前記トランジスタが、頂面から前記
低ドープN導電型層2内に延在する高ドープP導電型拡
散領域4を有するベース領域と、前記頂面からこの高ド
ープP導電型拡散領域4内に延在する高ドープN導電型
拡散領域11を以って構成されるエミッタ領域とを具え
ている当該バイポーラ電力トランジスタにおいて、アル
ミニウム原子より成るアクセプタドーパントにより形成
され前記頂面から前記低ドープN導電型層2中に延在す
る深い低ドープP導電型拡散領域3内に前記高ドープP
導電型層4を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高コレクタ降服電圧を
有するバイポーラ電力トランジスタ及びその製造方法に
関するものである。
【0002】
【従来の技術】プレーナ技術により製造されたバイポー
ラ電力トランジスタにおいては、コレクタ領域がベース
−コレクタ接合に印加される逆電圧の殆どすべてを受け
ることが知られている。このことは、ベース−コレクタ
接合にまたがる電界分布が、NPNトランジスタの場合
トランジスタのコレクタ領域を構成する低ドープN-
エピタキシアル層中に高濃度の硼素を拡散することによ
り得られるトランジスタのベース領域のドーピング濃度
分布に依存している結果によるものである。
【0003】このような制限の為に、最近の高電圧バイ
ポーラトランジスタに用いられる構造はプレーナ構造で
はなくいわゆる“メサ”構造である。このメサの名称
は、各トランジスタが小さな台地に似ていることに由来
するものであり、この台地の縦方向の壁部でベース−コ
レクタ接合が終端している。
【0004】メサトランジスタを製造する基本的な技術
の1つは多重エピタキシアルメサ(Multi-Epitaxial Me
sa :MEM)として知られており、例えば1976年3
月に発行された本“Solid State Technology”の第29
〜32頁に記載されたMEM技術では、ベース領域がN
- 型エピタキシアル層上に成長された低ドープP- 型エ
ピタキシアル層を有し、この低ドープP- 型エピタキシ
アル層中にP+ 型領域が拡散され、ベースのドーピング
濃度分布をコレクタのドーピング濃度分布に対応させる
ことによりベース−コレクタ接合に印加される全逆電圧
をN- 型エピタキシアル層のコレクタによってのみ受け
るようにするのではなくこの全逆電圧の可成りの割合を
ベース領域のP- 型エピタキシアル層部分によって受け
るようにしている。ベース及びコレクタ領域の双方にお
ける電界分布が、コレクタ電流に対する利得の依存性
や、二次降服及び直接降服特性のようなトランジスタの
電気特性の幾つかを決定する。
【0005】上述した技術は2000Vまでのコレクタ
降服電圧を有するトランジスタを製造しうるも、この技
術には、N- 型エピタキシアル層に至るまで珪素を下方
にエッチングすることにより得た堀内に複雑で高価な処
理により堆積するガラスでベース−コレクタ接合を不活
性化する処理を含むものである。各トランジスタのベー
スを他のトランジスタのベースから分離するために各ト
ランジスタを囲むこのような堀がトランジスタをメサ構
造とする。従って、メサトランジスタの信頼性は、ベー
ス−コレクタ接合が熱酸化物により不活性化されるプレ
ーナ技術により得られるトランジスタに比べ低くなる。
【0006】
【発明が解決しようとする課題】本発明の目的は、プレ
ーナ製造処理によって得るも、ベース−コレクタ降服電
圧が高く、ベース領域における電界分布をメサ技術の電
界分布と同様にしたバイポーラ電力トランジスタを提供
せんとするにある。
【0007】
【課題を解決するための手段】本発明は、高降服電圧を
有するバイポーラ電力トランジスタであって、N導電型
の高ドープ半導体基板上に前記トランジスタのコレクタ
領域を構成する低ドープN導電型層が重畳され、前記ト
ランジスタが、頂面から前記低ドープN導電型層内に延
在する高ドープP導電型拡散領域を有するベース領域
と、前記頂面からこの高ドープP導電型拡散領域内に延
在する高ドープN導電型拡散領域を以って構成されるエ
ミッタ領域とを具えている当該バイポーラ電力トランジ
スタにおいて、アルミニウム原子より成るアクセプタド
ーパントにより形成され前記頂面から前記低ドープN導
電型層中に延在する深い低ドープP導電型拡散領域内に
前記高ドープP導電型層が形成されていることを特徴と
する。
【0008】本発明の好適例では、前記の深い低ドープ
P導電型拡散領域を囲んで、複数個の併合する同心リン
グが設けられ、これらの各リングは、前記頂面から前記
低ドープN導電型層中に延在しアルミニウム原子より成
るアクセプタドーパントにより形成された環状P導電型
領域を以って構成され、各リングのドーパント濃度はそ
の内方に隣接するリングのドーパメント濃度よりも低
く、外方に隣接するリングのドーパメント濃度よりも高
くなっているようにする。
【0009】本発明のバイポーラ電力トランジスタの製
造方法は、高降服電圧を有するバイポーラ電力トランジ
スタを製造するに当り、 a) N導電型の高ドープ半導体基板上に低ドープN導
電型エピタキシアル層を成長させる工程と、 b) 前記エピタキシアル層の頂面上に酸化物を成長さ
せる工程と、 c) 前記エピタキシアル層中にアルミニウム原子をマ
スク注入する工程と、 d) 前記エピタキシアル層中に前記アルミニウム原子
をドライブイン拡散して深い低ドープP導電型ベース領
域を形成する工程と、 e) この深い低ドープP導電型ベース領域中に高濃度
のアクセプタドーパントをマスク注入する工程と、 f) 前記アクセプタドーパントを前記の深い低ドープ
P導電型ベース領域中にドライブイン拡散してこの深い
低ドープP導電型ベース領域内に高ドープP導電型ベー
ス領域を得る工程と、 g) 前記高ドープP導電型ベース領域中に高濃度のド
ナードーパントをマスク注入する工程と、 h) 前記ドナードーパントを前記高ドープP導電型ベ
ース領域中にドライブイン拡散して拡散高ドープエミッ
タ領域を得る工程とを順次に有していることを特徴とす
る。
【0010】本発明によれば、MEM技術で得られるメ
サトランジスタのベースドーピング分布に類似するベー
スドーピング分布を有し、降服電圧を高くしたバイポー
ラ電力トランジスタをプレーナ構造で形成しうる。
【0011】
【実施例】図1を参照するに、一般に(111)結晶配
向を有するN+ 型の半導体基板1内に本発明によりバイ
ポーラ電力トランジスタを得るものであり、この基板1
上に、ドーパント濃度が103 〜104 原子/cm3 の範
囲にあり厚さが100〜150μm の低ドープのN-
エピタキシアル層2を重畳する。このエピタキシアル層
2は半導体基板1と相俟ってバイポーラ電力トランジス
タのコレクタ領域を構成する。
【0012】アルミニウムをドーピングした深いP型領
域3を頂面からエピタキシアル層2内に約30〜40μ
m の深さまで延在させ、例えば硼素がドーピングされた
高ドープP+ 型領域4を前記の頂面から深いP型領域3
内に約10μm の深さまで延在させ、このP+ 型領域4
がP型領域3と相俟ってバイポーラ電力トランジスタの
ベース領域を構成するようにする。
【0013】P+ 型領域4内に頂面から高ドープN+
領域11を延在させ、このN+ 型領域を以ってバイポー
ラ電力トランジスタのエミッタ領域を構成する。
【0014】深いP型領域3を囲んで、頂面からエピタ
キシアル層2内に延在する低ドープP型アルミニウムド
ープ領域より成る3つの同心リング5,6及び7を設
け、リング5のドーパント濃度はリング6のドーパント
濃度よりも高く、リング6のドーパント濃度はリング7
のドーパント濃度よりも高くする。
【0015】頂面上には絶縁酸化物層8を重畳させ、P
+ 型領域4及びN+ 型領域11にそれぞれ導電層の細条
9及び10を接触させて接点領域を設ける。細条9はベ
ース端子Bに接続し、細条10はエミッタ端子Eに接続
する。基板1はコレクタ端子Cに接続する。
【0016】珪素中のアルミニウムはアクセプタドーパ
ントとして機能し且つその拡散係数は大きい(硼素の拡
散係数の約10倍である)という事実の為に、図2
(a)に示すドーパント濃度分布を有する深いベース−
コレクタ接合を得ることができる。図2(a)から明ら
かなように、ベース領域はエミッタ−ベース接合付近
(領域4)で、ベース抵抗を低くするのに適した高いド
ーパント濃度を有し、ベース−コレクタ接合付近(領域
3)でベースドーパント濃度は著しく低く、エピタキシ
アル層2のドーパント濃度に匹敵する。これによりベー
ス領域がベース−コレクタ接合に印加される全逆電圧の
うちの可成の部分を受けるようにし、従って降服電圧を
高くする。その理由は、金属冶金学上の接合における電
界のピーク値が減少する為である。このことを図2
(b)に示す。図2(b)において、Vp 及びVn はベ
ース−コレクタ接合に印加される全逆電圧のうちベース
及びコレクタ領域によりそれぞれ受けられる部分であ
り、これら2つの領域中の電界分布が占める面積によっ
て与えられる。
【0017】拡散係数が高い他の元素に比べたアルミニ
ウムの顕著な特性は、アルミニウムが、漏洩電流を増大
させ従ってトランジスタの電流利得を減少させる原因と
なる深い状態を導入しないということである。
【0018】低ドープ領域5,6及び7を存在させるこ
とによりベース−コレクタ降服電圧を更に増大させる。
その理由は、これらの低ドープ領域がP型領域3の隅部
を平滑にすることにより電界に及ぼすエッジ効果を減少
させる為である。
【0019】本発明による製造処理はN+ 半導体基板1
上にN- エピタキシアル層2を成長させることから開始
し、エピタキシアル層2の全頂面を酸化し(図3)、そ
の後、形成された酸化物層12を選択的にエッチング
し、エピタキシアル層2の選択領域内にアルミニウム原
子を注入し、これに続くドライブイン拡散工程により深
いP型領域3とリング5,6及び7とを同時に形成す
る。環状の窓13,14及び15をこれらの面積が順次
小さくなるように形成するエッチングを酸化物層12に
行なうことにより、リング6に比べてリング5のドーピ
ング濃度を高く、リング7に比べてリング6のドーピン
グ濃度を高くし、珪素中に注入されるアルミニウムドー
ズ量を減少させる(図4)。
【0020】これからの処理は、従来のプレーナ処理に
類似する。頂面の酸化後、深いP型領域3中への高ドー
ズ量の硼素の選択注入を行ない、これに続くドライブイ
ン拡散により高ドープP+ 型領域4を形成し、これと同
時に領域3のアルミニウム原子が更に拡散することによ
り約30〜40μm のベース−コレクタ接合深さを達成
しうるようになる(図5)。
【0021】次に、頂面を更に酸化し、P+ 型領域4中
にドナー不純物を選択的に注入し、ドライブイン拡散後
高ドープN+ エミッタ領域11を形成する(図6)。
【0022】接点領域を規定した後、表面全体に亘って
導電層を堆積し、この導電層を選択的に除去して細条9
及び10を形成し、基板1の底面に対する電気接点も設
ける。チップには最終的に例えば窒化珪素により表面安
定化を行なう。
【図面の簡単な説明】
【図1】本発明の好適実施例によるバイポーラ電力トラ
ンジスタを示す断面図である。
【図2】本発明のバイポーラ電力トランジスタのドーピ
ング濃度分布(深さに対する濃度)を示す線図(図2
(a))及び逆バイアスされたベース・コレクタ接合に
またがる電界分布(ベース−コレクタ接合からの距離に
対する電界)を示す線図(図2(b))である。
【図3】本発明による製造処理の一中間工程におけるバ
イポーラ電力トランジスタを示す断面図である。
【図4】図3の後の一中間工程を示す断面図である。
【図5】図4の後の一中間工程を示す断面図である。
【図6】図5の後の一中間工程を示す断面図である。
【符号の説明】
1 基板 2 エピタキシアル層 3 P型領域 4 P+ 型領域 5〜7 リング 8 絶縁酸化物層 9, 10 導電層の細条 11 N+ 型領域 12 酸化物層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フェルッチオ フリシナ イタリア国 カターニア 95030 サンタ ガタ リ バッティアーティ ヴィア ト レ トリー(番地なし) (72)発明者 サルヴァトーレ コッファ イタリア国 カターニア 95030 トレメ スティエーリ エトネオ ヴィア チニレ ーラ 9

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 高降服電圧を有するバイポーラ電力トラ
    ンジスタであって、N導電型の高ドープ半導体基板
    (1)上に前記トランジスタのコレクタ領域を構成する
    低ドープN導電型層(2)が重畳され、前記トランジス
    タが、頂面から前記低ドープN導電型層(2)内に延在
    する高ドープP導電型拡散領域(4)を有するベース領
    域と、前記頂面からこの高ドープP導電型拡散領域
    (4)内に延在する高ドープN導電型拡散領域(11)
    を以って構成されるエミッタ領域とを具えている当該バ
    イポーラ電力トランジスタにおいて、 アルミニウム原子より成るアクセプタドーパントにより
    形成され前記頂面から前記低ドープN導電型層(2)中
    に延在する深い低ドープP導電型拡散領域(3)内に前
    記高ドープP導電型層(4)が形成されていることを特
    徴とするバイポーラ電力トランジスタ。
  2. 【請求項2】 請求項1に記載のバイポーラ電力トラン
    ジスタにおいて、前記の深い低ドープP導電型拡散領域
    を囲んで、複数個の併合する同心リング(5,6,7)
    が設けられ、これらの各リングは、前記頂面から前記低
    ドープN導電型層(2)中に延在しアルミニウム原子よ
    り成るアクセプタドーパントにより形成された環状P導
    電型領域を以って構成され、各リングのドーパント濃度
    はその内方に隣接するリングのドーパメント濃度よりも
    低く、外方に隣接するリングのドーパメント濃度よりも
    高くなっていることを特徴とするバイポーラ電力トラン
    ジスタ。
  3. 【請求項3】 請求項1に記載のバイポーラ電力トラン
    ジスタにおいて、前記低ドープN導電型層(2)がエピ
    タキシアル層を以って構成されていることを特徴とする
    バイポーラ電力トランジスタ。
  4. 【請求項4】 請求項1に記載のバイポーラ電力トラン
    ジスタにおいて、前記高ドープP導電型拡散領域(4)
    が硼素原子より成るアクセプタドーパメントを含んでい
    ることを特徴とするバイポーラ電力トランジスタ。
  5. 【請求項5】 高降服電圧を有するバイポーラ電力トラ
    ンジスタを製造するに当り、 a) N導電型の高ドープ半導体基板(1)上に低ドー
    プN導電型エピタキシアル層(2)を成長させる工程
    と、 b) 前記エピタキシアル層(2)の頂面上に酸化物を
    成長させる工程と、 c) 前記エピタキシアル層(2)中にアルミニウム原
    子をマスク注入する工程と、 d) 前記エピタキシアル層(2)中に前記アルミニウ
    ム原子をドライブイン拡散して深い低ドープP導電型ベ
    ース領域(3)を形成する工程と、 e) この深い低ドープP導電型ベース領域(3)中に
    高濃度のアクセプタドーパントをマスク注入する工程
    と、 f) 前記アクセプタドーパントを前記の深い低ドープ
    P導電型ベース領域(3)中にドライブイン拡散してこ
    の深い低ドープP導電型ベース領域(3)内に高ドープ
    P導電型ベース領域(4)を得る工程と、 g) 前記高ドープP導電型ベース領域(4)中に高濃
    度のドナードーパントをマスク注入する工程と、 h) 前記ドナードーパントを前記高ドープP導電型ベ
    ース領域(4)中にドライブイン拡散して拡散高ドープ
    エミッタ領域(11)を得る工程とを順次に有している
    ことを特徴とするバイポーラ電力トランジスタの製造方
    法。
  6. 【請求項6】 請求項5に記載のバイポーラ電力トラン
    ジスタの製造方法において、前記の深い低ドープP導電
    型ベース領域(3)と同時にこの回りにアルミニウムが
    ドーピングされた複数個のP導電型同心リング(5,
    6,7)を形成することを特徴とするバイポーラ電力ト
    ランジスタの製造方法。
  7. 【請求項7】 請求項6に記載のバイポーラ電力トラン
    ジスタの製造方法において、前記のリング(5,6,
    7)は最も内側のリング(5)から最も外側のリング
    (7)に向って減少するドーパント濃度を有するように
    することを特徴とするバイポーラ電力トランジスタの製
    造方法。
  8. 【請求項8】 請求項5に記載のバイポーラ電力トラン
    ジスタの製造方法において、前記のアクセプタドーパメ
    ントを硼素イオンとすることを特徴とするバイポーラ電
    力トランジスタの製造方法。
JP6140126A 1993-06-28 1994-06-22 バイポーラ電力トランジスタ及びその製造方法 Pending JPH0729914A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP93830276A EP0632502B1 (en) 1993-06-28 1993-06-28 Bipolar power transistor with high collector breakdown voltage and related manufacturing process
IT93830276:7 1993-06-28

Publications (1)

Publication Number Publication Date
JPH0729914A true JPH0729914A (ja) 1995-01-31

Family

ID=8215188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6140126A Pending JPH0729914A (ja) 1993-06-28 1994-06-22 バイポーラ電力トランジスタ及びその製造方法

Country Status (4)

Country Link
US (2) US5569612A (ja)
EP (1) EP0632502B1 (ja)
JP (1) JPH0729914A (ja)
DE (1) DE69324003T2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3008154B2 (ja) * 1994-12-19 2000-02-14 セイコーインスツルメンツ株式会社 半導体装置の製造方法
KR970024275A (ko) * 1995-10-10 1997-05-30 김광호 안전 동작 영역을 증가시킨 트랜지스터 및 그 제조 방법
DE19741167C2 (de) * 1997-09-18 1999-08-12 Siemens Ag Randstruktur für ein Halbleiterbauelement
GB9804177D0 (en) * 1998-02-28 1998-04-22 Philips Electronics Nv Semiconductor switch devices and their manufacture
US6211028B1 (en) 1999-02-05 2001-04-03 Taiwan Semiconductor Manufacturing Company Twin current bipolar device with hi-lo base profile
US6437421B1 (en) * 1999-12-03 2002-08-20 Legerity, Inc. Self-aligned dual-base semiconductor process and structure incorporating multiple bipolar device types
US6506656B2 (en) 2001-03-19 2003-01-14 International Business Machines Corporation Stepped collector implant and method for fabrication
FR2828767B1 (fr) * 2001-08-14 2003-12-12 Thales Sa Transistor bipolaire a tension de claquage elevee
US7037799B2 (en) * 2002-10-24 2006-05-02 Texas Instruments Incorporated Breakdown voltage adjustment for bipolar transistors
DE10302632B4 (de) * 2003-01-23 2004-11-11 Austriamicrosystems Ag Verfahren zum Erzeugen eines definierten Dotierungsgebietes in einem Halbleitermaterial
US20060049464A1 (en) 2004-09-03 2006-03-09 Rao G R Mohan Semiconductor devices with graded dopant regions
EP1635397A1 (en) 2004-09-14 2006-03-15 STMicroelectronics S.r.l. Integrated high voltage power device having an edge termination of enhanced effectiveness
DE102007001108B4 (de) * 2007-01-04 2012-03-22 Infineon Technologies Ag Diode und Verfahren zu ihrer Herstellung
CN113437133B (zh) * 2021-06-22 2022-07-22 弘大芯源(深圳)半导体有限公司 一种耐二次击穿的功率双极晶体管

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2241600A1 (de) * 1971-08-26 1973-03-01 Dionics Inc Hochspannungs-p-n-uebergang und seine anwendung in halbleiterschaltelementen, sowie verfahren zu seiner herstellung
IN141922B (ja) * 1974-08-19 1977-05-07 Rca Corp
JPS5833693B2 (ja) * 1977-08-12 1983-07-21 株式会社日立製作所 半導体装置の製造方法
US4416708A (en) * 1982-01-15 1983-11-22 International Rectifier Corporation Method of manufacture of high speed, high power bipolar transistor
US4559696A (en) * 1984-07-11 1985-12-24 Fairchild Camera & Instrument Corporation Ion implantation to increase emitter energy gap in bipolar transistors
IT1214805B (it) * 1984-08-21 1990-01-18 Ates Componenti Elettron Spositivi a semiconduttore con giunprocesso per la fabbricazione di dizioni planari a concentrazione di carica variabile e ad altissima tensione di breakdown
IT1202311B (it) * 1985-12-11 1989-02-02 Sgs Microelettronica Spa Dispositivo a semiconduttore con una giunzione piana a terminazione auto passivante
DE3782608D1 (de) * 1986-09-30 1992-12-17 Siemens Ag Verfahren zum erzeugen eines p-dotierten halbleitergebiets in einem n-leitenden halbleiterkoerper.
IT1215024B (it) * 1986-10-01 1990-01-31 Sgs Microelettronica Spa Processo per la formazione di un dispositivo monolitico a semiconduttore di alta tensione
JPH0744186B2 (ja) * 1989-03-13 1995-05-15 株式会社東芝 半導体装置の製造方法
EP0439753A1 (en) * 1990-01-31 1991-08-07 International Business Machines Corporation Bipolar transistor with improved low temperature current gain
US4999309A (en) * 1990-07-12 1991-03-12 National Semiconductor Corporation Aluminum-implant leakage reduction
WO1993019490A1 (en) * 1992-03-23 1993-09-30 Rohm Co., Ltd. Voltage regulating diode
US5192712A (en) * 1992-04-15 1993-03-09 National Semiconductor Corporation Control and moderation of aluminum in silicon using germanium and germanium with boron
US5436179A (en) * 1994-01-05 1995-07-25 Texas Instruments Incorporated Semiconductor process for manufacturing semiconductor devices with increased operating voltages

Also Published As

Publication number Publication date
EP0632502A1 (en) 1995-01-04
EP0632502B1 (en) 1999-03-17
US5569612A (en) 1996-10-29
DE69324003T2 (de) 1999-07-15
DE69324003D1 (de) 1999-04-22
US5939769A (en) 1999-08-17

Similar Documents

Publication Publication Date Title
US4916083A (en) High performance sidewall emitter transistor
JPH07312372A (ja) 高電圧半導体装置のための集積エッジ構造及びその製造方法
US4652895A (en) Zener structures with connections to buried layer
JP2703798B2 (ja) N形半導体材料の基板上に互に絶縁され且つ垂直方向の電流の流れを有するpnpおよびnpnトランジスタを有する集積回路を形成する方法
JPH0729914A (ja) バイポーラ電力トランジスタ及びその製造方法
JP2003509848A (ja) サイリスタおよびその製造方法
EP0290763B1 (en) High performance sidewall emitter transistor
US4717677A (en) Fabricating a semiconductor device with buried oxide
JP3302403B2 (ja) アバランシェダイオード
EP0166923A2 (en) High performance bipolar transistor having a lightly doped guard ring disposed between the emitter and the extrinsic base region
EP0401354B1 (en) Semiconductor device comprising an integrated circuit having a vertical transistor
US5925923A (en) Merged single polysilicon bipolar NPN transistor
JPS61245573A (ja) 半導体装置
JPH0582534A (ja) 半導体装置
KR100200058B1 (ko) 반전 주입물을 분리시키는 방법
JP2004335758A (ja) ダイオード素子及びその製法
JP2729870B2 (ja) 可変容量ダイオードとその製造方法
KR940010913B1 (ko) 고내압 바이폴라 트랜지스터 및 그 제조방법
KR19990002164A (ko) 바이폴라 트랜지스터 및 그 제조 방법
JPH05259177A (ja) バイポーラトランジスタ
JPH05259176A (ja) バイポーラトランジスタ
JPS584454B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPS6118867B2 (ja)
JPH02304933A (ja) 半導体装置
JPH0123950B2 (ja)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041029

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050301