JP2703798B2 - Ｎ形半導体材料の基板上に互に絶縁され且つ垂直方向の電流の流れを有するｐｎｐおよびｎｐｎトランジスタを有する集積回路を形成する方法 - Google Patents

Ｎ形半導体材料の基板上に互に絶縁され且つ垂直方向の電流の流れを有するｐｎｐおよびｎｐｎトランジスタを有する集積回路を形成する方法

Info

Publication number
JP2703798B2
JP2703798B2 JP1106088A JP10608889A JP2703798B2 JP 2703798 B2 JP2703798 B2 JP 2703798B2 JP 1106088 A JP1106088 A JP 1106088A JP 10608889 A JP10608889 A JP 10608889A JP 2703798 B2 JP2703798 B2 JP 2703798B2
Authority
JP
Japan
Prior art keywords
region
type
regions
collector
pnp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1106088A
Other languages
English (en)
Other versions
JPH0212926A (ja
Inventor
ラファエレ・ザンブラーノ
サルバトーレ・ムスメチ
Original Assignee
エスジーエス―トムソン・マイクロエレクトロニクス・エッセ・エッレ・エーレ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エスジーエス―トムソン・マイクロエレクトロニクス・エッセ・エッレ・エーレ filed Critical エスジーエス―トムソン・マイクロエレクトロニクス・エッセ・エッレ・エーレ
Publication of JPH0212926A publication Critical patent/JPH0212926A/ja
Application granted granted Critical
Publication of JP2703798B2 publication Critical patent/JP2703798B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors
    • H01L21/82285—Complementary vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、Ｎ形半導体基板上に、互に絶縁され且つ垂
直方向の電流の流れを有するPNPおよびNPNトランジスタ
を有する集積回路を形成する方法に関するものである。
（従来の技術） 前記のタイプの集積回路をつくる公知の方法では、N+
形領域がＰ形基板上に拡散され、前記領域の或るものは
NPNトランジスタの埋込コレクタ領域として用いられ、
他のものはPNPトランジスタの埋込隔離領域として用い
られる。次いでＰ形領域が拡散によりつくられ、このＰ
形領域の或るものはPNPトランジスタを隔離する前記の
埋込領域の上にあって該トランジスタの埋込コレクタ領
域を形成すべくされ、他のものは基板上に直接つくら
れ、隔離領域を形成するのに用いられる。次いでＮ形エ
ピタキシャル層が成長され、隔離領域が形成され、ベー
スとエミッタ領域が拡散によりつくられ、接点があけら
れ、関係の領域が金属化される。これ等すべては第１図
の（ａ）から（ｇ）に示した工程に従って行われる。
ベース濃度にくらべて大きなコレクタの不純物濃度に
基因するPNPトランジスタのパンチスルー（punch throu
gh）問題を克服するためにベースのドーピング濃度を増
すのが得策である、すなわちこの目的のためにPNPトラ
ンジスタのエミッタの拡散の前に第２図に示したような
構造をつくるN+形領域の打込み（implantation）が行わ
れる。
けれども、このようにして得られたPNPトランジスタ
は、電流処理（高いベース抵抗率のため、周波数応答
（ベースが厚すぎる）および飽和電圧（高いコレクタ直
列抵抗のため）に関して低レベルの効率を有する。
欧州特許出願EP 0093304号および「テクニカル・ダイ
ジェスト1980アイ・イー・イー・イー（Tech.Dig.1980
IEEE）」の第65頁（特に第３図に示された工程参照）に
見られる他の方法は、３重拡散（tiple diffused）構造
によって方法の改善に役立てゝいる。それにも拘らず次
のような幾つかの欠点が依然としてこれ等の構造に存す
る。
−PNPトランジスタの高いコレクタ直列抵抗、 −低いドーピング濃度を有するコレクタ領域の厚さはPN
PトランジスタにおけるよりもNPNトランジスタにおいて
大きいことが見出される、 −方法に要する時間が相当に長く、より高価につく。
英国特許第1,193,692号や特公昭59−194465号公報に
見られるような他の方法でも方法の改善に役立つが、PN
PトランジスタとNPNトランジスタの低濃度コレクタの厚
さの大きな相違のために幾つかの欠点が残る。
（発明が解決しようとする課題） 本発明は、PNPおよびNPNトランジスタのコレクタ直列
抵抗を低減し、実質的に同じ低濃度コレクタ厚を得るこ
とにより前記の欠点を除くことを可能にし、最大動作電
圧を控えることなしに優れた動特性を保証する方法を得
ることを目的とするものである。
（課題を解決するための手段） 本発明は次のようにすることにより前記の目的を達成
したものである、すなわち、 次の工程より成り、 （イ）Ｎ形基板上に、NPNトランジスタの水平の隔離領
域とPNPトランジスタの低抵抗率コレクタ領域を形成す
るP+形領域を拡散する工程。
（ロ）前記の隔離領域内に、NPNトランジスタの低抵抗
率のコレクタ領域として働く高濃度N+形領域を拡散する
工程。
（ハ）次いでデバイスの表面全体にわたってＮ形エピタ
キシャル層を成長させる工程。
（ニ）次いでP+形領域をこれ等領域が前記の隔離領域と
接して内側にＮ形領域を形成し、また別のP+形領域をこ
れ等領域が前記の低抵抗率コレクタを形成するP+形領域
と接して内側にＮ形領域を形成する迄拡散し、前記の前
者のP+形領域と前記の隔離領域が一緒にNPNトランジス
タの隔離領域として働きまたは前記の低抵抗率コレクタ
を形成するP+形領域と前記の別のP+形領域が一緒にPNP
トランジスタのコレクタ領域として働くようにする工
程。
（ホ）前記（ニ）の工程で形成された後者のＮ形領域内
に、PNPトランジスタの低濃度コレクタ領域として働く
ようにＰ形領域を拡散する工程。
（ヘ）このＰ形領域内に、PNPトランジスタのベースと
して働くようにＮ形領域を拡散する工程。
（ト）前記（ニ）の工程で形成された前者のＮ形領域と
前記のＮ形領域内に、夫々NPNトランジスタのベースお
よびPNPトランジスタのエミッタとして働くようにP+形
領域を夫々拡散する工程。
（チ）NPNトランジスタのベースとして働く前記のP+形
領域内に、NPNトランジスタのエミッタとして働くよう
にN+形領域を拡散する工程。
（イ）の工程の隔離領域と（ロ）の工程のN+形領域の拡
散は、この隔離領域にこのN+形領域よりも低い表面濃度
を与えるようにされた、Ｎ形半導体材料の基板上に互に
絶縁され且つ垂直方向の電流の流れを有するPNPおよびN
PNトランジスタを有する集積回路を形成する方法におい
て、NPNトランジスタのベースとして働く前記のP+形領
域を、NPNトランジスタの低濃度コレクタの厚さがPNPト
ランジスタの低濃度コレクタの厚さと実質的に等しいこ
とを保証するように設ける。
（実施例） 以下に本発明の方法を図の実施例によって説明する。
第４図において、Ｎ形単結晶シリコン基板１上に、夫
々NPNトランジスタに対する水平の隔離領域とPNPトラン
ジスタに対する低抵抗率コレクタ領域を形成する２つの
P+形領域２と３が通常のようにしてつくられる。領域２
内には、次いで、NPNトランジスタに対する低抵抗率コ
レクタ領域として役立つN+形領域４が形成される。
次いで第５図に示すようにＮ形エピタキシャル層５が
成長される、すなわちその導電形は基板のそれと同じで
ある。
次いでP+形領域6,7,8および９が、これ等領域が前記
の領域２および３と接する迄拡散される（第６図）。領
域2,6および７は一緒になって、次ぎにNPNトランジスタ
のベースとエミッタ領域がその中に拡散されるＮ形領域
10を完全に取囲み、一方領域3,8および９が一緒にPNPト
ランジスタのコレクタ領域として働くことがわかるであ
ろう。
Ｎ形領域11内にはＰ形領域12が拡散されてPNPトラン
ジスタの低濃度コレクタ領域として働く。前記のトラン
ジスタのベースは公知の方法で形成され、領域12の内側
に位置する、すなわち、Ｎ形領域で、第７図に符号13で
示されている。夫々NPNトランジスタのベースとPNPトラ
ンジスタのエミッタを形成するP+形領域14と15が次いで
つくられ、この場合領域14は、NPNトランジスタの低濃
度コレクタの厚さ（第８図の厚さS1参照）がPNPトラン
ジスタの低濃度コレクタの厚さ（第８図の厚さS2参照）
と実質的に等しいように設けられる。
次いで４つの領域16,17,18,19が拡散され、これ等は
夫々、NPNトランジスタのエミッタ、NPNトランジスタの
コレクタとPNPトランジスタのベースと基板１およびＮ
形エピタキシャル層５で形成されたＮ形隔離領域の接点
領域とに対する濃縮である（第８図）。
Ｎ形隔離領域は、種々の素子を互に電気的に絶縁させ
るために、デバイスに存するあらゆる電位の中で最も高
い電位の点で接続されねばならないことは明らかであ
る。
最後に、接点領域が形成され、金属化プロセスが行わ
れ、かくして集積回路の種々の素子の相互接続を保証す
る。
第９図の（ａ）と（ｂ）は本発明の方法によってつく
られたNPNとPNPトランジスタの断面に沿ったドーピング
濃度の代表的な形を夫々示す。この形は、ドーパントの
濃度ｃ（atoms/cm3）の対数と断面の幾つかの点の深さ
ｐの関係を表わす（断面における種々の深さの領域は座
標の横軸上に示されている）。
既に述べたように、公知の方法は２つの形のトランジ
スタに対して著しく相違する低濃度コレクタ厚を与え
る、すなわちNPNトランジスタに対する厚さが常に大き
い。このことは、最大動作電圧はPNPトランジスタによ
り固定され、NPNの電流処理（コレクタの厚さの二乗に
反比例する）は結果として不利な立場に置かれることを
意味する。同様に、コレクタ直列抵抗も増加する。
けれども、本発明の方法は前記の相違を除き、そして
次の条件が満足される。
１）P+形埋込層の拡散はN+形埋込層の拡散の前に生じ
る； ２）N+形埋込層の表面濃度は反対形埋込層の表面濃度よ
りも大きい。
これ等の２つの条件の最初は、隔離領域２内の著しい
量のドーパントの存在を含み、この領域に対して高いパ
ンチスルー電圧を保証する。
けれども２番目は、前記の厚さを同じにするのに必要
な条件である。硼素（Ｐ形ドーパント不純物）は砒素ま
たはアンチモン（領域４をつくるのに用いることのでき
るＮ形ドーパント不純物）よりも大きな拡散係数を有す
ることは事実知られている。この結果、等しい表面濃度
は異なる外方拡散を生じる。したがって層２の表面濃度
は層４の表面濃度よりも低くなければならない（第５図
の工程において）。
この表面濃度の相違を異なる量のドーパント（例えば
５・1013atoms/cm2の硼素と1015atoms/cm2のアンチモ
ン）の打込みによって得ることも可能であろうが、その
ようにすることは寧ろ高い抵抗率のP+埋込層を与えるこ
とになろう。したがって、本発明に従って、異なる接合
深さを得るように、匹敵する量のドーパント（例えば５
・1014atoms/cm2の硼素と1015atoms/cm2のアンチモン）
を２つの層に対して夫々異なる拡散サイクル（硼素に対
しては長い、高温の拡散、アンチモンに対しては短か
い、低温の拡散）を伴って打込むことにより進めるのが
好ましい。
最後に、シート抵抗Rsは材料の抵抗率“r"に正比例し
また接合深さXjに反比例すること、そしてまたN+形埋込
層内では材料の抵抗率“r"の値は低いがP+形埋込層内の
接合深さXjはその拡散時間が長いために大きいことを思
い起こせば、領域３と４のシート抵抗値はピーク濃度の
著しい相違に拘らず極めて類似することに留意さるべき
である。
【図面の簡単な説明】
第１図（ａ）から（ｇ）は公知の方法の各工程における
集積回路の一部の略断面図、 第２図は別の公知の方法を説明するための集積回路の一
部の略断面図、 第３図（ａ）から（ｉ）は更に別の公知の方法の各工程
における集積回路の一部の略断面図、 第４図から第８図は本発明の方法を説明するための各工
程における集積回路の一部の略断面図 第９図（ａ）は本発明により得られたPNPトランジスタ
の断面に沿った深さとドーパント濃度の対数との関係を
示すグラフ 第９図（ｂ）は本発明により得られたNPNトランジスタ
の同様の関係を示すグラフである。 １…Ｎ形基板 2,6,7…隔離領域 3,8,9…コレクタ領域 ４…低抵抗率コレクタ領域 ５…Ｎ形エピタキシャル層 12…低濃度コレクタ領域
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−194465（ＪＰ，Ａ) 特公 昭46−11611（ＪＰ，Ｂ１)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】次の工程より成り、 （イ）Ｎ形基板上に、NPNトランジスタの水平の隔離領
    域（２）とPNPトランジスタの低抵抗率コレクタ領域
    （３）を形成するP+形領域を拡散する工程。 （ロ）前記の隔離領域（２）内に、NPNトランジスタの
    低抵抗率のコレクタ領域として働く高濃度N+形領域
    （４）を拡散する工程。 （ハ）次いでデバイスの表面全体にわたってＮ形エピタ
    キシャル層（５）を成長させる工程。 （ニ）次いでP+形領域（６）と（７）をこれ等領域が領
    域（２）と接して内側に領域（10）を形成し、P+形領域
    （８）と（９）をこれ等領域が領域（３）と接して内側
    に領域（11）を形成する迄拡散し、前記領域（６），
    （２）および（７）が一緒にNPNトランジスタの隔離領
    域として働きまた前記領域（３），（８）および（９）
    が一緒にPNPトランジスタのコレクタ領域として働くよ
    うにする工程。 （ホ）Ｎ形領域（11）内に、PNPトランジスタの低濃度
    コレクタ領域として働くようにＰ形領域（12）を拡散す
    る工程。 （ヘ）Ｐ形領域（12）内に、PNPトランジスタのベース
    として働くようにＮ形領域（13）を拡散する工程。 （ト）Ｎ形領域（10）と（13）内に、夫々NPNトランジ
    スタのベースとPNPトランジスタのエミッタとして働く
    ようにP+形領域（14）と（15）を夫々拡散する工程。 （チ）P+形領域（14）内に、NPNトランジスタのエミッ
    タとして働くようにN+形領域（16）を拡散する工程。 領域（２）と（４）の拡散は、領域（２）に領域（４）
    よりも低い表面濃度を与えるようにされた、Ｎ形半導体
    材料の基板上に互に絶縁され且つ垂直方向の電流の流れ
    を有するPNPおよびNPNトランジスタを有する集積回路を
    形成する方法において、前記の領域（14）を、NPNトラ
    ンジスタの低濃度コレクタの厚さ（S1）がPNPトランジ
    スタの低濃度コレクタの厚さ（S2）と実質的に等しいこ
    とを保証するように設けることを特徴とする方法。
  2. 【請求項２】拡散を伴うドーパントの匹敵する量の打込
    みによって、ドーパントの異なる表面濃度を有する領域
    （２）と（４）を夫々得、領域（２）の場合には、拡散
    を領域（４）に対するよりも長く且つ高い温度で続ける
    請求項１記載の方法。
JP1106088A 1988-04-28 1989-04-27 Ｎ形半導体材料の基板上に互に絶縁され且つ垂直方向の電流の流れを有するｐｎｐおよびｎｐｎトランジスタを有する集積回路を形成する方法 Expired - Fee Related JP2703798B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT20357/88A IT1218230B (it) 1988-04-28 1988-04-28 Procedimento per la formazione di un circuito integrato su un substrato di tipo n,comprendente transistori pnp e npn verticali e isolati fra loro
IT20357A/88 1988-04-28

Publications (2)

Publication Number Publication Date
JPH0212926A JPH0212926A (ja) 1990-01-17
JP2703798B2 true JP2703798B2 (ja) 1998-01-26

Family

ID=11166004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1106088A Expired - Fee Related JP2703798B2 (ja) 1988-04-28 1989-04-27 Ｎ形半導体材料の基板上に互に絶縁され且つ垂直方向の電流の流れを有するｐｎｐおよびｎｐｎトランジスタを有する集積回路を形成する方法

Country Status (5)

Country Link
US (1) US4898836A (ja)
EP (1) EP0339732B1 (ja)
JP (1) JP2703798B2 (ja)
DE (1) DE68910169T2 (ja)
IT (1) IT1218230B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529939A (en) * 1986-09-26 1996-06-25 Analog Devices, Incorporated Method of making an integrated circuit with complementary isolated bipolar transistors
IT1215024B (it) * 1986-10-01 1990-01-31 Sgs Microelettronica Spa Processo per la formazione di un dispositivo monolitico a semiconduttore di alta tensione
IT1217323B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Struttura integrata di transistor bipolare di potenza di alta tensione e di transistor mos di potenza di bassa tensione nella configurazione"emitter switching"e relativo processo di fabbricazione
USRE35642E (en) * 1987-12-22 1997-10-28 Sgs-Thomson Microelectronics, S.R.L. Integrated high-voltage bipolar power transistor and low voltage MOS power transistor structure in the emitter switching configuration and relative manufacturing process
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
US5286986A (en) * 1989-04-13 1994-02-15 Kabushiki Kaisha Toshiba Semiconductor device having CCD and its peripheral bipolar transistors
JPH07105458B2 (ja) * 1989-11-21 1995-11-13 株式会社東芝 複合型集積回路素子
EP0439899A3 (en) * 1990-01-25 1991-11-06 Precision Monolithics Inc. Complementary bipolar transistors compatible with cmos process
GB2248142A (en) * 1990-09-19 1992-03-25 Koninkl Philips Electronics Nv A method of manufacturing a semiconductor device
JP2748988B2 (ja) * 1991-03-13 1998-05-13 三菱電機株式会社 半導体装置とその製造方法
US5597742A (en) * 1991-04-17 1997-01-28 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Semiconductor device and method
EP0555496B1 (en) * 1991-07-03 1997-03-26 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Lateral bipolar transistor structure including an integrated control circuit and integrated power transistor and associated manufacturing process
US5702959A (en) * 1995-05-31 1997-12-30 Texas Instruments Incorporated Method for making an isolated vertical transistor
EP0756329B1 (en) * 1995-07-27 2002-01-16 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Vertical PNP transistor and relative fabrication method
JP3409548B2 (ja) 1995-12-12 2003-05-26 ソニー株式会社 半導体装置の製造方法
EP0809294B1 (en) * 1996-05-21 2002-01-02 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Power semiconductor device structure with vertical PNP transistor
JP3529549B2 (ja) 1996-05-23 2004-05-24 東芝マイクロエレクトロニクス株式会社 半導体装置の製造方法
JPH104142A (ja) * 1996-06-18 1998-01-06 Sony Corp 半導体装置の製造方法
EP0915508A1 (en) * 1997-10-10 1999-05-12 STMicroelectronics S.r.l. Integrated circuit with highly efficient junction insulation
US6815801B2 (en) * 2003-02-28 2004-11-09 Texas Instrument Incorporated Vertical bipolar transistor and a method of manufacture therefor including two epitaxial layers and a buried layer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3079287A (en) * 1959-09-01 1963-02-26 Texas Instruments Inc Improved grown junction transistor and method of making same
NL145396B (nl) * 1966-10-21 1975-03-17 Philips Nv Werkwijze ter vervaardiging van een geintegreerde halfgeleiderinrichting en geintegreerde halfgeleiderinrichting, vervaardigd volgens de werkwijze.
US3930909A (en) * 1966-10-21 1976-01-06 U.S. Philips Corporation Method of manufacturing a semiconductor device utilizing simultaneous outdiffusion during epitaxial growth
US3474308A (en) * 1966-12-13 1969-10-21 Texas Instruments Inc Monolithic circuits having matched complementary transistors,sub-epitaxial and surface resistors,and n and p channel field effect transistors
NL7009089A (ja) * 1970-06-20 1971-12-22
US4054899A (en) * 1970-09-03 1977-10-18 Texas Instruments Incorporated Process for fabricating monolithic circuits having matched complementary transistors and product
US3793088A (en) * 1972-11-15 1974-02-19 Bell Telephone Labor Inc Compatible pnp and npn devices in an integrated circuit
US4038680A (en) * 1972-12-29 1977-07-26 Sony Corporation Semiconductor integrated circuit device
DE2351985A1 (de) * 1973-10-17 1975-04-30 Itt Ind Gmbh Deutsche Planardiffusionsverfahren zum herstellen einer monolithisch integrierten festkoerperschaltung
US3971059A (en) * 1974-09-23 1976-07-20 National Semiconductor Corporation Complementary bipolar transistors having collector diffused isolation
JPS54136281A (en) * 1978-04-14 1979-10-23 Toko Inc Semiconductor device and method of fabricating same
DE3361832D1 (en) * 1982-04-19 1986-02-27 Matsushita Electric Ind Co Ltd Semiconductor ic and method of making the same
JPS59194465A (ja) * 1983-04-19 1984-11-05 Sanken Electric Co Ltd 半導体集積回路の製造方法

Also Published As

Publication number Publication date
IT8820357A0 (it) 1988-04-28
DE68910169T2 (de) 1994-04-07
US4898836A (en) 1990-02-06
JPH0212926A (ja) 1990-01-17
IT1218230B (it) 1990-04-12
DE68910169D1 (de) 1993-12-02
EP0339732B1 (en) 1993-10-27
EP0339732A1 (en) 1989-11-02

Similar Documents

Publication Publication Date Title
JP2703798B2 (ja) Ｎ形半導体材料の基板上に互に絶縁され且つ垂直方向の電流の流れを有するｐｎｐおよびｎｐｎトランジスタを有する集積回路を形成する方法
US5698459A (en) Fabrication of bipolar transistors using selective doping to improve performance characteristics
US4780430A (en) Process for the formation of a monolithic high voltage semiconductor device
KR0171128B1 (ko) 수직형 바이폴라 트랜지스터
JPH0729914A (ja) バイポーラ電力トランジスタ及びその製造方法
US5837590A (en) Isolated vertical PNP transistor without required buried layer
EP0328286B1 (en) Method of manufacturing a multicollector vertical PNP transistor
US4669179A (en) Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions
WO1997017726A1 (en) Low collector resistance bipolar transistor compatible with high voltage integrated circuits
US4819049A (en) Method of fabricating high voltage and low voltage transistors using an epitaxial layer of uniform thickness
US5001538A (en) Bipolar sinker structure and process for forming same
US5760459A (en) High performance, high voltage non-epibipolar transistor
US5188971A (en) Process for making a self-aligned bipolar sinker structure
US5506156A (en) Method of fabricating bipolar transistor having high speed and MOS transistor having small size
EP0562217B1 (en) Lateral bipolar transistor with a low current leakage toward the substrate, corresponding integrated circuit and method of making such an integrated circuit
US5925923A (en) Merged single polysilicon bipolar NPN transistor
US5175117A (en) Method for making buried isolation
NL194711C (nl) Halfgeleiderinrichting met een laterale pnp-transistor en een verticale pnp-transistor.
KR0154850B1 (ko) 바이씨모스 및 그의 제조방법
JPH0713971B2 (ja) バイポーラトランジスタの製造方法
KR890004423B1 (ko) Pnp형 바이폴라 트랜지스터 장치 및 그 제조방법
JP3135615B2 (ja) 半導体装置及びその製造方法
JPH07273127A (ja) 半導体装置
JPH0834244B2 (ja) 半導体集積回路装置
JP2910453B2 (ja) バイポーラ型半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees