DE2351985A1 - Planardiffusionsverfahren zum herstellen einer monolithisch integrierten festkoerperschaltung - Google Patents

Planardiffusionsverfahren zum herstellen einer monolithisch integrierten festkoerperschaltung

Info

Publication number
DE2351985A1
DE2351985A1 DE19732351985 DE2351985A DE2351985A1 DE 2351985 A1 DE2351985 A1 DE 2351985A1 DE 19732351985 DE19732351985 DE 19732351985 DE 2351985 A DE2351985 A DE 2351985A DE 2351985 A1 DE2351985 A1 DE 2351985A1
Authority
DE
Germany
Prior art keywords
zone
sub
transistor element
diffusion
planar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19732351985
Other languages
English (en)
Inventor
Hans Dipl Ing Herrmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE19732351985 priority Critical patent/DE2351985A1/de
Priority to US05/510,929 priority patent/US3956035A/en
Priority to NL7413266A priority patent/NL7413266A/xx
Priority to FR7434912A priority patent/FR2248613B1/fr
Priority to GB45043/74A priority patent/GB1483801A/en
Priority to JP49118749A priority patent/JPS50106592A/ja
Priority to IT28513/74A priority patent/IT1022944B/it
Publication of DE2351985A1 publication Critical patent/DE2351985A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

Deutsche ITT Industries GmbH H. Herrmann - 2
78 Freiburg, Hans-Bunte-Str. 19 Go/ra
16. Oktober 1973
DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG
FREIBURG I. BR.
Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung
Die Erfindung beschäftigt sich mit einem Planardiffusionsverfahren zum Herstellen von monolithisch integrierten Festkörperschaltungen mit mindestens einem komplementären Paar von bipolaren Planartransistorelementen, d. h. mit mindestens einem planaren PNP-Transistor und mindestens einem NPN-Transistor.
Aus der Zeitschrift "IEEE Journal of Solid-state Circuits" (April 1972), Seiten 170/171, sind in Verbindung mit Fig. 1 auf Seite 170 zwei unterschiedliche Prozesse zum Herstellen solcher bipolaren Komplementärstrukturen mit jeweils einem Paar von nichtlateralen Planartransistorelementen beschrieben. Die Erfindung geht aus von solchen bipolaren Komplementärstrukturen
509818/0444
Fl 776 H. Herrmann - 2
mit nichtlateralen Planartransistorelementen, da deren elektrische Eigenschaften aneinander besser angepaßt werden können, als es bei einer bipolaren Komplementärstruktur mit einem lateralen Planartransistor gemäß der Fig. la der genannten Literaturstelle der Fall ist. Bei der Beschreibung der Erfindung wird auf die Planardiffusionsverfahren der beiden Prozesse, des komplementären Standard-Prozesses und des komplementären Stanford-Prozesses, kurz eingegangen.
Die Nachteile der Planardiffusionsverfahren der oben erwähnten Prozesse werden zum Teil durch ein von R.G. Donald in der Zeitschrift "Solid-State Electronics" Band 13, (19#0), Seiten 815 bis 82^, beschriebenes Planardiffusionsverfahren weitgehend behoben, welches im folgenden kurz als Donald-Prozeß bezeichnet wird. Auch dieses Planardiffusionsverfahren hat gewisse Nachteile im Hinblick auf die Durchbruchspannungen der Planartransistorelemente und der Toleranzen von diffundierten Widerstandselementen mit eingeschnürten Widerstandszonen, welche zumeist zur Realisierung einer Schaltung in Form einer monolithisch integrierten Festkörperschaltung erforderlich sind. Auf diese Nachteile wird im folgenden noch näher eingegangen. Die Erfindung geht von dem Planardiffusionsverfahren dieses Donald-Prozesses aus.
Die Erfindung betrifft somit ein Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung .mit hochdotierten η-leitenden Zwischenschichten zwischen einer aus zwei nacheinander auf einem p-leitenden Substrat aufgebrachten Teilschichten bestehenden η-leitenden Epitaxschicht und dem Substrat unter mindestens einem bipolaren PNP-Transistorelement und mindestens einem bipolaren NPN-Transistorelement innerhalb der Epitaxschicht, die zwischen den Transistor-
509818/04A4
Fl 776 H. Herrmann - 2
elementen von einer p-leitenden Isolierzone durchdrungen ist, die durch Ausdiffusion aus einer in die Oberfläche der ersten Teilschicht gleichzeitig mit einer zur Herstellung einer Subkollektorzone des PNP-Transistors dienenden Subkollektordiffusionszone aus einer Subisolierdiffusionszone diffundiert wird.
Die Nachteile des vorstehend erwähnten Diffusionsverfahrens des Donald-Prozesses werden erfindungsgemäß dadurch behoben, daß die Dicke der oberflächlich angeordneten zweiten Teilschicht der Epitaxschicht derart bemessen wird, daß eine im Leitungstyp unverändert bleibende Schicht der zweiten Teilschicht in einer Dicke entsprechend der gewünschten Basiszonentiefe der Basiszone des PNP-Transistorelements nach Durchführung sämtlicher mit Diffusionen von Dotierungen verbundenen Temperaturbehandlungen verbleibt und daß nach Aufbringen der zweiten Teilschicht gleichzeitig mit einer Teilzone der Isolierzone eine Kontaktierungszone an der Subkollektorζone des PNP-Transistorelements und die Basiszone des NPN-Transistorelements vor dem Diffundieren der Emitterzonen der beiden Transistorelemente hergestellt werden.
Die Erfindung wird im folgenden anhand der Zeichnung erläutert, deren Figuren ausschnittsweise je ein komplementäres Paar von bipolaren Planartransistoreleiaenten in Querschnittsansicht senkrecht zur Oberflächenseite eines plattenförmigen Halbleiterkörpers je einer monolithisch, integrierten Festkörperschaltung mit einem Paar von komplementären Planartransistorelementen schematisch zeigen. Dabei betreffen
die Fig. 1 den erwähnten komplementären Standard-Prozeß, die Fig. 2 den bekannten Stanford-Prozeß, die Fig. 3 den Donald-Prozeß und
die Fig. 4 den Prozeß nach dem Planardiffusionsverfahren der Erfindung.
5 0 9818/0444
776 H. Herrmann - 2 "
Die Fig. 1 zeigt schematisch die Querschnittsansicht des komplementären Paares von Planartransistorelementen, welche nach dem erwähnten Standard-Prozeß hergestellt wurden. Dabei wird von einem p-leitenden Halbleiterkörper ausgegangen, auf den nach Planardiffusion der "vergrabenen" Zwischenschichten 5 und 5 ' eine η-leitende Epitaxschicht 10 aufgebracht wurde. Durch diese Epitaxschicht 10 werden in bekannter Weise durch Anwendung eines zweiten Planardiffusionsprozesses die Isolierzonen 3 eingetrieben. Durch Anwendung von weiteren vier Planardiffusions-Prozessen werden die Basiszonen 2 und 6 und die Emitterzonen 7 und 8 hergestellt. Gleichzeitig mit der Emitterzone 7 des NPN-Planartransistorelements werden die relativ hoch dotierten Kontaktierungszonen 13 hergestellt, an denen die schematisch angedeuteten Kontakte angebracht werden.
Es ist festzustellen, daß bei diesem Standard-Prozeß zur Diffusion der Zonen· sechs Planardiffusionsprozesse mit je einem photolithographischen Ätzmaskierungsprozeß in bekannter Weise erforderlich sind. Da die Sicherheitsabstände bzw. die Ausbeuten von der Anzahl der erforderlichen photolithographischen Ätzmaskierungsprozesse abhängig ist, wäre eine Verminderung deren Anzahl wünschenswert. Das Planardiffusionsverfahren dieses Standard-Prozesses hat ferner die Nachteile, daß aufgrund der 3-fachen Diffusion ies PNP-Transistorelements dieses eine relativ kleine Oberflächendurchbruchspannung des Kollektor-pn-übergangs aufweist und das Fehlen einer "vergrabenen" Zwischenschicht vom Leitungstyp der Kollektorzone einen erhöhten Kollektorbahnwiderstand zur Folge hat, der weitere davon abhängige elektrische Werte des PNP-Transistorelements ungünstig beeinflußt.
Eine Verbesserung bezüglich der Anzahl der erforderlichen photolithographischen Ätzmaskierungsprozesse erbringt der Stanford-Prozeß, der eine Festkörperschaltung gemäß der Fig. 2 ergibt. Dabei wird zunächst in gleicher Weise wie beim komplementären
509818/0444 "5
Fl 776 H. Herrmann - 2
Standard-Prozeß vorgegangen und es werden die beiden "vergrabenen" Zwischenschichten 5' und 5 hergestellt. Dann werden jedoch durch einen zweiten Planarprozeß die Subkollektorzone des -PNP-Planartransistorelements und eine Teilzone 32 der Isolierzone 3 angebracht. Nun wird die Epitaxschicht 10 aufgebracht. Anschließend werden durch einen Planarprozeß unter Anwendung eines dritten photolithographischen Ätzprozesses die Basiszone 6 des NPN-Transi.storelements, unter Abgrenzung der Basiszone 2 des PNP-Transistorelements rahmenförmig an der Subkollektorzone 42 eine Kontaktierungszone 41 und die Teilzone der Isolierzone diffundiert. Ein vierter Planardiffusionsprozeß ergibt die Kontaktierungszonen 13 und die Emitterzone 7 des NPN-Planartransistorelements. Durch einen weiteren Planardiffusionsprozeß wird schließlich die Emitterzone 8 des PNP-Planartransistorelements hergestellt.
Somit ist hinsichtlich des an Fig. 2 erläuterten Planardiffusionsverfahrens festzustellen, daß der Stanford-Prozeß gegenüber dem Planarprozeß der Fig. 1 einen photolithographischen Ätzprozeß weniger benötigt und daß ein niedriger Bahnwiderstand des PNP-Planartransistorelements durch die Subkollektorzone gewährleistet ist. Es liegen zwar die Oberflächendurchbruchspannungen der Kollektor-pn-Übergänge der Planartransistorelemente höher als beim Standard-Prozeß. Dieser Vorteil kann aber nicht ausgenutzt werden, da die hochdotierte Subkollektorzone mit einer Durchbruchspannung von nur einigen Volt verbunden ist. Die Herstellung von integrierten Widerständen, deren Widerstandszone durch Isolierzonen eingerahmt sind, welche gleichzeitig mit der Kontaktierungszone 41 diffundiert werden, und die zur Erhöhung der Widerstandswerte mit Zonen eingeengt sind, welche gleichzeitig mit der Emitterzone 8 des PNP-Transistorelements diffundiert werden, wird wesentlich begünstigt, perartige Widerstände sind aus der Zeitschrift "Scientia Electrica", Band 9 (Juni 1963) , Seiten 79 bis 81, bekannt.
509818/0 4A4
Fl 776 H. Herrmann - 2
Die Nachteile des vorstehend erläuterten Stanford-Prozesses werden durch das einleitend bereits erwähnte Planardiffusionsverfahren des Donald-Prozesses behoben, welches anhand der Fig.' 3 erläutert wird. Bei diesem Prozeß werden wie beim Standard-Prozeß der Fig. 1 zunächst die "vergrabenen" Zwischenschichten 5 und 5"' erhöhter Dotierungskonzentration planardiffundiert, anschließend jedoch zunächst eine Teilschicht 12 der Epitaxschicht IO aufgebracht. In die freiliegende-Oberfläche dieser Epitaxschicht 12 werden anschließend gleichzeitig an der Stelle der zu erzeugenden Isolierzone und der Subkollektorzone des PNP-Transistorelements eine Subisolierdiffusionszone und eine Subkollektordiffusionszone eingebracht. Die Dicke der anschließend aufgebrachten zweiten Teilschicht 11 der Epitaxschicht und die weiteren Temperäturprozesse werden derartig gewählt, daß aus der Subkollektordiffusionszone und der Subisolierdiff usionszone p-leitende Dotierungen ausdiffundieren, welche sowohl eine durch die Teilschichten 11 und 12 reichende Isolierzone 3, als auch eine Kollektorzone 4 ergibt, welche an der Halbleiteroberfläche begrenzt ist. Dritte und vierte Planardiffusionsprozesse lassen die Basiszonen 2 und 6 entstehen. Da die Emitterzonen der komplementären Planartransistorstrukturen unterschiedlichen Leitungstyps sind, sind anschließend zwei weitere Planardiffusionsprozesse erforderlich.
Der anhand der Fig. 3 erläuterte Donald-Prozeß erfordert somit einen photolithographischen Ätzprozeß mehr als der Stanford-Prozeß der Fig. 2. Da die Dotierungen der Kollektorzone 4 und der "vergrabenen"Zwischenschicht nur wenig ineinanderdiffundieren, wie durch den Abstand zwischen der "vergrabenen" Zwischenschicht 5 und der Kollektorzone 4 in Fig. 3 angedeutet ist, werden im Vergleich zum Stanford-Prozeß der Fig. 2 erhöhte Abbruchspannungen zwischen diesen beiden Zonen 4 und 5 erhalten. Es wurde jedoch festgestellt, daß die Toleranzwerte bei erschwer-
509818/044
Fl 776 H. Herrmann - 2
ter Herstellung von diffundierten Widerständen mit relativ großen Werten im Vergleich zum Stanford-Prozeß der Fig. 2 relativ groß sind.
Durch das Planardiffusionsverfahren des Prozesses nach der Erfindung, der anhand der Fig. 4 erläutert wird, werden diese Nachteile überwunden.
Beim Planardiffusionsverfahren nach der Erfindung wird zunächst wie beim Donald-Prozeß vorgegangen, die "Zwischenschichten 5 und 51 hergestellt,· die erste Teilschicht 12 der Epitaxschicht aufgebracht und in diese oberflächlich durch einen zweiten Planar-, diffusionsprozeß gleichzeitig die Subkollektordiffusionszone und die Subisolierdiffusionszone hergestellt. Anschließend wird dagegen die zweite Teilschicht. 11 in einer solchen Dicke epitaxial aufgebracht, daß bei den noch erforderlichen Wärmeprozessen eine Ausdiffusion aus diesen Diffusionszonen nur bis zu einer solchen Tiefe, gerechnet von der Halbleiteroberfläche, erfolgt, daß eine unverändert bleibende Schicht der zweiten Teilschicht 11 in.einer Dicke entsprechend der gewünschten Basiszonentiefe der Basiszone 2 des PNP-Transistors verbleibt» Nach Aufbringen der zweiten Teilschicht 11 werden anschließend gleichzeitig eine Teilzone 31 der Isolierzone, eine rahmenförmige, die Basiszone 2 des PNP-Transistorelements eingrenzende Kontaktierungszone 41 an der Subkollektorzone 42 und die Basiszone 6 des NPN-Transistorelements hergestellt. Anschließend sind noch ein vierter und fünfter Planardiffusionsprozeß zur Herstellung der Emitterzonen 7 und 8 der beiden Planartransistorelemente erforderlich. Die KoIlektorkontaktierungszone 14 des PNP-Planartransistorelements kann gleichzeitig mit der Emitterzone 8 dies.es Planartransistorelements hergestellt werden.
1 Patentanspruch
1 Blatt Zeichnung mit 4 Figuren
5098 18/0444

Claims (1)

  1. Fl 776 H. Herrmann - 2
    PATENTANSPRUCH
    Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit hochdotierten n-leitenden Zwischenschichten" zwischen einer aus zwei nacheinander auf einem p-leitenden Substrat aufgebrachten Teilschichten bestehenden η-leitenden Epitaxschicht und dem Substrat unter mindestens einem bipolaren PNP-Transistorelement und mindestens einem bipolaren NPN-Transistorelement innerhalb der Epitaxschicht, die zwischen den Transistorelementen von einer p-leitenden Isolierzone durchdrungen ist, die durch Ausdiffusion aus einer in die Oberfläche der ersten Teilschicht gleichzeitig mit einer zur Herstellung einer Subkollektorzone des PNP-Transistorelements dienenden Subkollektordiffusionszone aus einer Subisolierdiffusionszone diffundiert wird, dadurch gekennzeichnet,
    daß die Dicke (D) der oberflächlich angeordneten zweiten Teilschicht (11) der Epitaxschicht derart bemessen wird, daß eine im Leitungstyp unverändert bleibende Schicht der zweiten Teilschicht (11) in einer Dicke entsprechend der gewünschten Basiszonentiefe der Basiszone (2) des PNP-Transistorelements nach Durchführung sämtlicher mit Diffusionen von Dotierungen verbundenen Temperaturbehandlungen verbleibt und
    daß nach Aufbringen der zweiten Teilschicht (11) gleichzeitig mit einer Teilzone (31) der Isolierzone eine Kontaktierungszone (41) an der Subkollektorzone (42) des PNP-Transistorelements und die Basiszone (6) des NPN-Transistorelements vor dem Diffundieren der Emitterzonen (7, 8) der beiden Transistorelemente hergestellt werden.
    S09818/0444
DE19732351985 1973-10-17 1973-10-17 Planardiffusionsverfahren zum herstellen einer monolithisch integrierten festkoerperschaltung Pending DE2351985A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19732351985 DE2351985A1 (de) 1973-10-17 1973-10-17 Planardiffusionsverfahren zum herstellen einer monolithisch integrierten festkoerperschaltung
US05/510,929 US3956035A (en) 1973-10-17 1974-10-01 Planar diffusion process for manufacturing monolithic integrated circuits
NL7413266A NL7413266A (nl) 1973-10-17 1974-10-09 Werkwijze met planar-diffusie voor de vervaar- diging van een monolytisch geintegreerde vaste-stof-schakeling.
FR7434912A FR2248613B1 (de) 1973-10-17 1974-10-17
GB45043/74A GB1483801A (en) 1973-10-17 1974-10-17 Planar diffusion process for manufacturing monolithic integrated circuits
JP49118749A JPS50106592A (de) 1973-10-17 1974-10-17
IT28513/74A IT1022944B (it) 1973-10-17 1974-10-17 Processo di diffusione planare per la fabbricazione di circuiti integrati monolitici

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19732351985 DE2351985A1 (de) 1973-10-17 1973-10-17 Planardiffusionsverfahren zum herstellen einer monolithisch integrierten festkoerperschaltung

Publications (1)

Publication Number Publication Date
DE2351985A1 true DE2351985A1 (de) 1975-04-30

Family

ID=5895613

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732351985 Pending DE2351985A1 (de) 1973-10-17 1973-10-17 Planardiffusionsverfahren zum herstellen einer monolithisch integrierten festkoerperschaltung

Country Status (7)

Country Link
US (1) US3956035A (de)
JP (1) JPS50106592A (de)
DE (1) DE2351985A1 (de)
FR (1) FR2248613B1 (de)
GB (1) GB1483801A (de)
IT (1) IT1022944B (de)
NL (1) NL7413266A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3725429A1 (de) * 1987-07-31 1989-02-09 Bosch Gmbh Robert Monolithisch integrierte schaltungsanordnung

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54136281A (en) * 1978-04-14 1979-10-23 Toko Inc Semiconductor device and method of fabricating same
JPS56126960A (en) * 1980-03-11 1981-10-05 Nec Corp Manufacture of semiconductor device
JPS56129338A (en) * 1980-03-14 1981-10-09 Nec Corp Semiconductor device
JPS5750473A (en) * 1980-09-11 1982-03-24 Nec Corp Semiconductor integrated circuit device
NL8104862A (nl) * 1981-10-28 1983-05-16 Philips Nv Halfgeleiderinrichting, en werkwijze ter vervaardiging daarvan.
US4613885A (en) * 1982-02-01 1986-09-23 Texas Instruments Incorporated High-voltage CMOS process
US4442591A (en) * 1982-02-01 1984-04-17 Texas Instruments Incorporated High-voltage CMOS process
DE3361832D1 (en) * 1982-04-19 1986-02-27 Matsushita Electric Ind Co Ltd Semiconductor ic and method of making the same
EP0117867A4 (de) * 1982-08-26 1985-04-23 Mitsubishi Electric Corp Halbleitervorrichtung.
JPS60194558A (ja) * 1984-03-16 1985-10-03 Hitachi Ltd 半導体装置の製造方法
US6005282A (en) * 1986-09-26 1999-12-21 Analog Devices, Inc. Integrated circuit with complementary isolated bipolar transistors
IT1217322B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Procedimento di fabbricazione di un dispositivo nonolitico a semiconduttope comprendente almeno un transistor di un circuito integrato di comando e un transistor di rotenza in tegrato nella stessa piastrina
USRE38510E1 (en) * 1987-12-22 2004-05-04 Stmicroelectronics Srl Manufacturing process for a monolithic semiconductor device comprising at least one transistor of an integrated control circuit and one power transistor integrated on the same chip
IT1218230B (it) * 1988-04-28 1990-04-12 Sgs Thomson Microelectronics Procedimento per la formazione di un circuito integrato su un substrato di tipo n,comprendente transistori pnp e npn verticali e isolati fra loro
US4910160A (en) * 1989-06-06 1990-03-20 National Semiconductor Corporation High voltage complementary NPN/PNP process
EP0451423A1 (de) * 1990-04-10 1991-10-16 International Business Machines Corporation Vertikale PNP-Transistorstruktur mit isoliertem Kollektor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3449643A (en) * 1966-09-09 1969-06-10 Hitachi Ltd Semiconductor integrated circuit device
FR1510057A (fr) * 1966-12-06 1968-01-19 Csf Transistors intégrés complémentaires npn et pnp à collecteurs isolés
FR1559607A (de) * 1967-06-30 1969-03-14
FR1559611A (de) * 1967-06-30 1969-03-14
FR1559608A (de) * 1967-06-30 1969-03-14
US3622842A (en) * 1969-12-29 1971-11-23 Ibm Semiconductor device having high-switching speed and method of making

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3725429A1 (de) * 1987-07-31 1989-02-09 Bosch Gmbh Robert Monolithisch integrierte schaltungsanordnung

Also Published As

Publication number Publication date
GB1483801A (en) 1977-08-24
FR2248613B1 (de) 1978-12-08
FR2248613A1 (de) 1975-05-16
JPS50106592A (de) 1975-08-22
IT1022944B (it) 1978-04-20
US3956035A (en) 1976-05-11
NL7413266A (nl) 1975-04-21

Similar Documents

Publication Publication Date Title
DE2351985A1 (de) Planardiffusionsverfahren zum herstellen einer monolithisch integrierten festkoerperschaltung
DE2529598C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung mit bipolaren Transistoren
DE2823967C2 (de)
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2612667A1 (de) Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche
DE2048945A1 (de) Verfahren zur Herstellung integrier ter Schaltungen
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE3042100A1 (de) Halbleitervorrichtung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
EP0000909B1 (de) Lateraler Transistor
DE1813130C3 (de) Verfahren zur Herstellung einer Zenerdiode
DE2261541B2 (de) Verfahren zur Herstellung einer linearen integrierten Halbleiterschaltung für hohe Leistungen
DE1639549B1 (de) Integrierte Halbleiterschaltung
DE2136195A1 (de)
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE2101278C2 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2527076A1 (de) Integriertes schaltungsbauteil
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE3539208C2 (de) Halbleitereinrichtung mit einem lateralen und einem vertikalen pnp-Transistor
DE2602395C3 (de) Monolithisch integrierter I2 L-Planartransistor und Verfahren zu seiner Herstellung
DE2855768C3 (de) Monolithisch integrierte Schaltung

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee