DE2136195A1 - - Google Patents

Info

Publication number
DE2136195A1
DE2136195A1 DE19712136195 DE2136195A DE2136195A1 DE 2136195 A1 DE2136195 A1 DE 2136195A1 DE 19712136195 DE19712136195 DE 19712136195 DE 2136195 A DE2136195 A DE 2136195A DE 2136195 A1 DE2136195 A1 DE 2136195A1
Authority
DE
Germany
Prior art keywords
zone
transistor
collector
base
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712136195
Other languages
English (en)
Inventor
Hitendra Nath Poughkeepsie N Y Ghosh (V St A )
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2136195A1 publication Critical patent/DE2136195A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors
    • H01L21/82285—Complementary vertical transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/157—Special diffusion and profiles

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Böblingen, 12. Juli 1971 gg-fr
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
Amtl. Aktenzeichen: Neunameldung
Aktenzeichen der Anmelderin: Docket FI 970 022
Verfahren zur Herstellung komplementärer Transistoren
Die Erfindung betrifft ein Verfahren zur Herstellung komplementärer Transistoren mit aneinander angeglichenen Eigenschaften innerhalb eines gemeinsamen Halbleiterkörpers.
Es sind bereits vielfältige Anstrengungen unternommen worden, integrierte, komplementäre Transistoren mit vergleichbaren Eigenschaften herzustellen. Die dabei erzielten Ergebnisse sind nicht zufriedenstellend. Die Eigenschaften von pnp-Transistoren sind insbesondere aufgrund der geringeren Beweglichkeit der Löcher im Vergleich zu den Elektronen um einiges schlechter als die Eigenschaften der bekannten npn-Transistoren. Obgleich Methoden zur Verfügung stehen, mit denen sich die Störstellenprofile in den Emitter-, Basis- und Kollektorzonen von Transistoren beeinflussen und somit gewünschte Eigenschaften dieser Transistoren einstellen lassen, sind diese Methoden doch nicht ohne weiteres dann anwendbar, wenn die komplementären Transistoren auf demselben monolithischen Halbleiterkörper hergestellt werden sollen. Um gleiche Eigenschaften bei derartigen komplementären Transistoren zu erzielen, müssen die bekannten Methoden in geeigneter Kombination angewandt werden, da unerwünschte gegenseitige Beeinflussungen verhindert werden müssen. Außerdem ist es natürlich von Wichtigkeit, daß die zur Herstellung derartiger komplementärer Transistoren angewandten Prozesse möglichst vollständig mit der bestehenden Technologie verträglich sind, und zwar ohne bezüglich der erreichbaren Eigenschaften im Vergleich zu unabhängig voneinander hergestellten komplementären Transistoren Kompromisse
209811/1096
zu schließen wären. Ebenfalls ist es von Bedeutung, die Anzahl der erforderlichen Diffusionsprozesse nicht zu erhöhen, um höhere Herstellungskosten zu vermeiden.
Es ist demzufolge die wesentliche, der Erfindung zugrundeliegende Aufgabe, eingangs erwähnte komplementäre Transistoren mit vergleichbaren Eigenschaften unter Anwendung konventioneller Technologien herzustellen.
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß in dem gemeinsamen Halbleiterkörper eine Kollektorzone eines ersten Lei-.tungstyps für einen ersten und eine dagegen isolierte Kollektorzone des zweiten Leitungstyps für einen zweiten Transistor eingebracht werden, daß in die Kollektorzone des ersten Transistors ' eine Basiszone des zweiten Leitungstyps eingebracht wird, daß eine Maske mit je einem Maskenfenster über der Basiszone des ersten und der Kollektorzone des zweiten Transistors aufgebracht wird, daß aus einer auf die Maske aufgebrachten dotierten Schicht des ersten Leitungstyps im Bereich der Maskenfenster die Emitterzone des ersten und die Basiszone des zweiten Transistors eindiffundiert werden, daß die dotierte Schicht im Bereich der gebildeten Basiszone des zweiten Transistors entfernt wird und daß in diese Basiszone die Emitterzone des zweiten Leitungstyps eingebracht wird, während im Bereich der Emitterzone des ersten Transistors weiterhin Störstellen aus der dotierten Schicht eindiffundiert werden.
Weitere Einzelheiten und Vorteile ergeben sich aus der nachstehenden Beschreibung und der Zeichnung. In der Zeichnung ist dargestellt in
Fig. 1-6 vereinfachte Querschnitte einer Halbleiterstruktur mit einem aus komplementären Transistoren bestehenden Transistorpaar in aufeinanderfolgenden Herstellungsstufen,
Fig. 7 ein typisches StorStellenprofil des npn-Tran-
209 811/1096
Docket FI 970 022
sistors gemäß Fig. 6 und in
Fig. 8 ein typisches Störstellenprofil des pnp-Transi-
stors gemäß Fig. 6.
Zum Zwecke der Beschreibung der Halbleiterstrukturen werden Prozeßparameter angenommen, die typischen Störstellenprofilen, wie sie in den Fign. 7 und 8 dargestellt sind, zugrundeliegen. Fig. 1 zeigt ein P-Substrat 1 mit einem spezifischen Widerstand in der Größenordnung von 10 bis 20 Ohm/cm. Durch Oxydation wird auf dem Substrat 1 eine nicht dargestellte Siliziumoxydschicht mit einer Dicke von 5000 A erzeugt, die in bekannter Weise als Maske für die P-Diffusionen 4 und 5 verwendet wird. Die P-Diffusion wird als Kapseldiffusion mit Bor bei einer Temperatur von 1000 0C und einer Dauer von 120 Minuten durchgeführt, so daß eine Oberflächenkonzentration von C =2 χ 10 Atomen/cm und eine Schichtwiderstand von 12,7 Ω/q entsteht und die anfängliche Tiefe 1,1 Mikron beträgt, Nach der Bordiffusion wiivl i"? einer zweiten Oxydation eine weitere Maske aufgebracht. Dies geschieht beispielsweise bei einer Temperatur von 970 C während einer Dauer von 5 Minuten in einer trockenen Sauerstoffatmosphäre, während einer Dauer von 60 Minuten in einer Wasserdampfatmosphäre und während einer Dauer von 5 Minuten wiederum in einer trockenen Sauerstoffatmosphäre. Bei diesem Oxydationsschritt erhöht sich der Schichtwiderstand in den Zonen 4 und 5 auf 25,5 Ω/q, die Diffusionstiefe erhöht sich auf 1,035 Mikron und die Oberflächenkonzentration
19 3
wird auf 4,84 χ 10 Atome/cm reduziert. Unter den angenommenen Bedingungen entsteht auf dem Substrat 1 eine Siliziumdioxydschicht mit einer Dicke von etwa 4800 8.
In dieser nicht dargestellten Oxydschicht werden die Diffusionsfenster für N+-DIffusionen 2 und 3 freigelegt. Die Diffusion 2 bildet den Subkollektor des herzustellenden npn-Transistors, während Diffusion 3 die Isolation ler Kollektorzone des herzustellenden pnp-Transistors bewirkt. Die N -Diffusionen in den Zonen 2 und 3 können beispielsweise durch eine Kapseldiffusion von Arsen bei einer Temperatur von 1050 C und einer Dauer von
209811/1096
Docket FI 970 022
215 Minuten erfolgen. Dabei bildet sich eine Oberflächenkonzen-
20 3
tration von 2,5 χ 10 Atomen/cm , ein Schichtwiderstand von 9,83 Ω/ο und eine anfängliche Übergangstiefe von einem Mikron. Während der Diffusion erfolgt eine Neuverteilung der im vorausgegangenen Prozeß diffundierten Bor-Störstellen, so daß sich ein entsprechender Schichtwiderstand von 24,7 Ω/ρ und eine Tiefe des Überganges von 2,2 Mikron einstellt. Die Bordiffusion in der Zone 5 vermindert die Konzentration der überlappenden Arsendiffusionenzone 6 nur sehr geringfügig.
Anschließend wird Substrat 1 erneut oxydiert, indem beispielsweise ein Sauerstoff-Wasserdampf-Sauerstoff-Zyklus mit einer Dauer von 5-60 und wiederum 5 Minuten durchgeführt wird. Durch diese Oxydation wird eine nicht dargestellte Abstufung in den Arsendiffusionszonen zum Zwecke der Maskenausrichtung erzeugt. Die Bor- und Arsenstörstellenprofile werden bei dieser Wärmebehandlung weiter umverteilt.
Die nicht dargestellten Oxydschichten werden dann entfernt und bei einer Temperatur von 1210 0C und einer Dauer von 3,6 Minutep eine 2,36 Mikron dicke N-Epitaxieschicht 7 (Fig. 2) auf das Substrat 1 aufgebracht. Diese Epitaxieschicht weist einen spezifischen Widerstand von 0,5 0hm/cm auf. Auf die Epitaxieschicht wird wiederum eine Oxydschicht aufgebracht, die nicht dargestellt ist. Die Oxydation erfolgt bei einer Temperatur von 970 °C in einem 5-60-5 Minuten dauernden Zyklus in einer Sauerstoff-Wasserdampf-Sauerstoff-Atmosphäre. Die erreichte Oxyddicke beträgt 4800 £. In diese Oxydschicht werden die .Maskenfenster für die Isolationszone 9 und die Basiszone 8 des npn-Transistors und die Kollektorkontaktzone 10 des pnp-Transistors erzeugt. In einem typischen Fall erfolgen die P-Diffusionen von Bor bei einer Temperatur von 1000 °C und einer Dauer von 30 Minuten. Dabei erzielt man eine Oberflächenstörstellenkonzentration von
19 3
5 χ 10 Atomen/cm , einen Schichtwiderstand von 112 Ω/g und eine anfängliche Übergangstiefe von 0,54 Mikron. Die Isolationsdiffusion 9 geht in die ausdiffundierte Zone 4 über und bildet damit eine durch die Epitaxieschicht 7 bis in das Substrat 1
Docket FI 970 022 209811/1096
reichende Isolationszone. Auch die P-dotierte Zone 5 der Fig. 1 diffundiert während der Wärmebehandlungen in die Epitaxieschicht aus und bildet die Kollektorzone 11 des pnp-Transistors, die sich über die gesamte Dicke der Epitaxieschicht 7 erstreckt. Infolge der relativ geringen Diffusionsgeschwindigkeit von Arsen verbleiben die Zonen 2 und 3 (Fig. 1) etwa in derselben Lage.
Durch Anwendung des erfindungsgemäßen Verfahrens werden die Kenndaten des pnp-Transistors so angehoben, daß sie mit denen des vorteilhaftere Werte aufweisenden npn-Transistors vergleichbar werden. Zu diesem Zweck wird in die Basiszone des pnp-Transistors eine maximale Anzahl von Störstellen eingebracht und im an den Basis-Kollektorübergang angrenzenden Teil der Basiszone ein steiler Störstellengradient erzeugt. Dies geschieht dadurch, daß gleichzeitig mit der Diffusion der Emitterzone des npn-Transistors eine mit Arsen dotierte Oxydschicht auf die Siliziumdioxyd-Maske 13 aufgebracht wird (Fig. 3).
Diese Maske 13 wird im betrachteten Beispiel bei einer Temperatur von 970 0C während einer Dauer von 4 Minuten in Sauerstoff und ebenfalls während einer Dauer von 4 Minuten in Wasserdampf zu einer Dicke von 433 S aufgewachsen. Auf diesem thermischen Oxyd wird anschließend pyrolytisches Oxyd mit einer Dicke von 4000 δ aufgebracht. In dieser zusammengesetzten Maske 13 werden Fenster 14, 15 und 30 für den Emitter des npn-Transistors, die Basis des pnp-Transistors und die Kollektorzone des npn-Transistors freigelegt. Die mit Arsen dotierte Oxydschicht 12 wird aufgebracht, so daß das Arsen bei einer Temperatur von 1000 0C und einer Dauer von 10 Minuten eingetrieben wird und eine Oberflächenkonzentration
2O 3
von 1,75 χ 10 Atomen/cm bildet. Der Schichtwiderstand, beträgt 115 Ω/Q.Die anfänglichen Emitter-Basisübergangstiefen betragen 0,2 Mikron.
Die mit Arsen dotierte Oxydschicht 12 wird dann im Bereich oberhalb der zu bildenden B? 53 is zone des pnp-Transistors entfernt (Fig. 4). über dem Basiszonenbereich des pnp-Transistors wird, wie in Fig. 5 dargestellt, als Maske 17 eine weitere Oxydschicht
Docket FI 970 022 209811/1096
aufgebracht. Diese Maske wird bei der Diffusion des Emitters des pnp-Transistors verwendet. Die Oxydschicht 17 kann dadurch gebildet werden, daß zunächst jeweils während einer Dauer von 4 Minuten in einer Sauerstoffatmosphäre und in einer Wasserdampfatmosphäre bei einer Temperatur von 970 °C eine Schicht von 433 8 Dicke erzeugt wird. Auf diese Schicht wird dann eine pyrolytische Oxydschicht mit einer Dicke von etwa 4000 S niedergeschlagen. Während des nachfolgenden Eintreibens der Störstellen werden die bereits in der Basiszone 18 des pnp-Transistors vorhandenen Arsen—Störstellen umverteilt, so daß die Oberflächenkonzentration verringert und der Störstellengradient am Basis-Kollektorübergang 19 vergrößert wird. Dies geschieht, während gleichzeitig die mit Arsen dotierte OxydsdKicht 12 als Störstellenquelle für die Emitterzone wirkt. Es wird eine Emitter-Oberflächenkonzentration von etwa
20 3
1,75 χ 10 Atomen/cm aufrechterhalten. Das erwähnte Eintreiben der Störstellen wird in einer inerten Atmosphäre bei 1000 C und während einer Dauer von 600 Minuten durchgeführt.
Nach der Umverteilung der Basis-Störstellen im pnp-Transistor und nach der Anreicherung der Emitter-Störstellen im pnp-Transistor erhält man. folgende Transistorparameters
pnp npn
Arsendotierte Arsendotierter
Basis Emitter
Oberflächen-Störstellen- „ 3 20 3 konzentration 3 χ 10 Atome/cm 1,74 χ 10 Atome/cm
Schichtwiderstand 91 Ω/α 15,7 Ω/q
Übergangstiefe 0,6 Mikron 0,8 Mikron
Wie aus Fig. 6 zu ersehen ist, wird in der Oxydschicht 17 ein Fenster 20 freigelegt für die Diffusion der Emitterzone des pnp-Transistors. Zu diesem Zweck wird eine Diffusion von Bor bei einer Temperatur von 1000 0C und einer Dauer von 12 Minuten durchgeführt. Die entstehende Oberflächenkonzentration beträgt 3 χ 10 Atome/cm . Der Schichtwiderstand beträgt 22 Ω/q. Die
Docket FI 970 022 209811/1096
Tiefe des Überganges ergibt sich zu 0,45 Mikron. Die komplementären npn- und pnp-Transistoren werden schließlich durch Anwendung konventioneller Techniken mit den erforderlichen Kontakten versehen.
Bei den angegebenen typischen Prozeßparametern ergeben sich mit Hilfe des erfindungsgemäßen Verfahrens npn- und pnp-Transistoren mit Störstellenprofilen wie sie in den Fig. 7 und 8 angegeben sind. Diese Profile können durch geeignete Einstellung der Prozeßparameter etwas variiert und umgestaltet werden. Aus dem Emitterprofil 22 der Fig. 7 und dem Basisprofil 23 der Fig. 8 ist zu ersehen, daß relativ flache und steile Profile entstehen, wenn Arsen als Störstellenmaterial verwendet wird. Das relativ steile Basisprofil 23 ergibt eine relativ dünne Basiszone des pnp-Transistors. Dadurch wird die geringere Beweglichkeit der Löcher-Minoritätsladungsträger kompensiert, die die Basiszone durchwandern. Wie bereits erwähnt, kann bei Verwendung von Arsen als Störstellenmaterial in Verbindung mit Silizium als Halbleitermaterial eine maximale Anzahl von Störstellen in die Basiszone des pnp-Transistors eingebracht werden. Dadurch kann bei einem gegebenen Basiswiderstand die Basisweite weiter verringert werden. Diese Charakteristiken zusammengenommen gewährleisten eine Verbesserung der Kenndaten des pnp-Transistors, so daß diese an die Kenndaten des npn-Transistors, dessen Diffusionsprofile in Fig. 7 dargestellt sind, angeglichen wird. Dieser Sachverhalt ergibt sich aus aus der nachstehenden Zusammenstellung der Parameter der kompleinentären Transistoren, die nach dem erfindungsgemäßen Verfahren hergestellt sind.
Docket FI 970 022 209811/1096
Tiefe des Emitterübergangs (ymm)
Tiefe des Kollektorüberganges (ymm)
Durchschlagspannung Kollektor-Lawinendurchbruchspannung Basis-Schichtwiderstand
(ß/α)
Dumbbell Widerstand (Ω)
fT (bei 5 mA, Vc in GHz
rb Cc (bei 5 mA,
= 0)
in (psek)
Emitterübergangs-Kapazität (pF/cnT)
Kollektorübergangs-Kapazität (pF)cm2)
NPN PNP 91
650,2 365,7 2500
1026,2 525,8
192 68,1
12 8,4
240
2270
1,37 25,6
1,63
21,6
2,74 χ 105 3,6 χ 1,17 x 105 1,28 x
Es sei darauf hingewiesen, daß die bei den angegebenen Prozeßparametern erhaltenen pn- und pnp-Transistoren eine begrenzte Lawinendurchbruchsspannung aufweisen. Demzufolge kann es angebracht sein, die in der Tabelle angegebenen Durchschlagsspannungen zu reduzieren, indem durch Änderung der Diffusionsparameter für eine Reduzierung der Basisweite der Transistoren gesorgt wird. Eine reduzierte Basisweite bedeutet aber auch eine Erhöhung der Grenzfrequenz und eine Verbesserung der Eigenschaften beider Transistoren.
20981 1/1096
Docket FI 970 022

Claims (5)

  1. P A T E N T A H S P H tf C H E
    Verfahren zur Herstellung komplementärer Transistoren mit aneinander angeglichenen Eigenschaften innerhalb eines gemeinsamen Halbleiterkörpers, dadurch gekennzeichnet, daß in den Halbleiterkörper eine Kollektorzone eines ersten Leitungstyps für einen ersten und eine dagegen isolierte Kollektorzone des zweiten Leitungstyps für einen zweiten Transistor eingebracht werden, daß in die Kollektorzone des ersten Transistors eine Basiszone des zweiten Leitungstyps eingebracht wird, daß eine Maske mit je einem Maskenfenster über der Basiszone des ersten und der Kollektorzone des zweiten Transistors aufgebracht wird, daß aus einer auf die Maske aufgebrachten dotierten Schicht des ersten Leitungstyps im Bereich der Maskenfenster die Emitterzone des ersten und die Basiszone des zweiten Transistors eindiffundiert werden, daß die dotierte Schicht im Bereich der gebildeten Basiszone des zweiten Transistors entfernt wird und daß in diese Basiszone die Emitterzone des zweiten Leitungstyps eingebracht wird, während im Bereich der Emitterzone des ersten Transistors weiterhin Störstellen aus der dotierten Schicht eindiffundiert werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper aus einer auf einem Halbleitersubstrat aufgebrachten Epitaxieschicht gebildet wird.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Epitaxieschicht dem ersten und das Halbleitersubstrat dem zweiten Leitungstyp angehört und daß die Epitaxieschicht gleichzeitig den Kollektor des ersten Transistors bildet.
  4. 4. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Isolation der komplementären Transistoren durch sich durch die Epitaxieschicht erstreckende Isolationszonen des zweiten Leitungstyps gebildet wird.
    209811 /1096
    Docket FI 970 022
  5. 5. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß als Halbleitermaterial Silizium und als Dotierungsstoff für die dotierte Schicht Arsen verwendet wird.
    2098 11/1096
    Docket FI 970 022
    Leerseite
DE19712136195 1970-09-03 1971-07-20 Pending DE2136195A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US6920570A 1970-09-03 1970-09-03

Publications (1)

Publication Number Publication Date
DE2136195A1 true DE2136195A1 (de) 1972-03-09

Family

ID=22087408

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712136195 Pending DE2136195A1 (de) 1970-09-03 1971-07-20

Country Status (5)

Country Link
US (1) US3730786A (de)
JP (1) JPS5217719B1 (de)
DE (1) DE2136195A1 (de)
FR (1) FR2105174B1 (de)
GB (1) GB1303236A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0032550A1 (de) * 1980-01-18 1981-07-29 International Business Machines Corporation Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5392392U (de) * 1977-12-22 1978-07-28
US4485552A (en) * 1980-01-18 1984-12-04 International Business Machines Corporation Complementary transistor structure and method for manufacture
US4339767A (en) * 1980-05-05 1982-07-13 International Business Machines Corporation High performance PNP and NPN transistor structure
EP0093304B1 (de) * 1982-04-19 1986-01-15 Matsushita Electric Industrial Co., Ltd. Integrierte Halbleiterschaltung und Verfahren zur Herstellung derselben
US4719185A (en) * 1986-04-28 1988-01-12 International Business Machines Corporation Method of making shallow junction complementary vertical bipolar transistor pair
US4951115A (en) * 1989-03-06 1990-08-21 International Business Machines Corp. Complementary transistor structure and method for manufacture
US5141881A (en) * 1989-04-20 1992-08-25 Sanyo Electric Co., Ltd. Method for manufacturing a semiconductor integrated circuit
US4997775A (en) * 1990-02-26 1991-03-05 Cook Robert K Method for forming a complementary bipolar transistor structure including a self-aligned vertical PNP transistor
KR100331296B1 (ko) * 1995-12-20 2002-06-20 클라크 3세 존 엠. 에피택셜 핀치 저항기 및 그 형성 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1529175A (fr) * 1966-06-24 1968-06-14 Philips Nv Procédé pour introduire par diffusion de l'arsenic dans des corps de silicium
US3502951A (en) * 1968-01-02 1970-03-24 Singer Co Monolithic complementary semiconductor device
FR1583864A (de) * 1968-05-14 1969-12-05

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0032550A1 (de) * 1980-01-18 1981-07-29 International Business Machines Corporation Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur

Also Published As

Publication number Publication date
FR2105174B1 (de) 1974-04-26
JPS5217719B1 (de) 1977-05-17
GB1303236A (de) 1973-01-17
US3730786A (en) 1973-05-01
FR2105174A1 (de) 1972-04-28

Similar Documents

Publication Publication Date Title
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
EP0007923B1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE2823967C2 (de)
DE2048945A1 (de) Verfahren zur Herstellung integrier ter Schaltungen
DE2223699A1 (de) Dielektrisch isolierte Halbleiteranordnung und Verfahren zur Herstellung
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2136195A1 (de)
DE19615324A1 (de) Verfahren zum Herstellen eines vertikalen bipolaren Transistors
DE2351985A1 (de) Planardiffusionsverfahren zum herstellen einer monolithisch integrierten festkoerperschaltung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2109352A1 (de) Laterales Halbleiter Bauelement und Verfahren zur Herstellung
DE2063952A1 (de) Bipolartransistor
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
DE2813154A1 (de) Mtl-grundschaltung und verfahren zu deren herstellung
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
EP0029887B1 (de) Verfahren zum Herstellen eines vertikalen PNP-Transistors und so hergestellter Transistor
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE2246147A1 (de) Verfahren zur herstellung integrierter halbleiteranordnungen
DE2507038B2 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
WO2000019535A1 (de) Halbleiterstruktur für halbleiterbauelemente
DE2541161A1 (de) Verfahren zur herstellung monolithischer komplementaerer transistoren
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2651449A1 (de) Verfahren zur herstellung komplementaerer transistoren in integrierter halbleitertechnik
DE2120832A1 (de) Verfahren zum Herstellen von integrierte Schaltkreise bildenden Halbleiterbauteilen
DE3129755C2 (de) Verfahren zur Herstellung einer I↑2↑L-Halbleiterschaltungsanordnung