DE2120832A1 - Verfahren zum Herstellen von integrierte Schaltkreise bildenden Halbleiterbauteilen - Google Patents

Verfahren zum Herstellen von integrierte Schaltkreise bildenden Halbleiterbauteilen

Info

Publication number
DE2120832A1
DE2120832A1 DE19712120832 DE2120832A DE2120832A1 DE 2120832 A1 DE2120832 A1 DE 2120832A1 DE 19712120832 DE19712120832 DE 19712120832 DE 2120832 A DE2120832 A DE 2120832A DE 2120832 A1 DE2120832 A1 DE 2120832A1
Authority
DE
Germany
Prior art keywords
source
drain regions
gate electrode
conductivity type
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712120832
Other languages
English (en)
Other versions
DE2120832B2 (de
DE2120832C3 (de
Inventor
Murray Arthur Somerville N.J. Polinsky (V.StA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2120832A1 publication Critical patent/DE2120832A1/de
Publication of DE2120832B2 publication Critical patent/DE2120832B2/de
Application granted granted Critical
Publication of DE2120832C3 publication Critical patent/DE2120832C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor

Description

Dipl.-Ing. H. Sauenland ■ Dn.-Ing. R. König
Dipl.—Ing. K, Bergen
Patentanwälte · ^ddo Düsseldonr · Cecilienalfee vb -Telefon 43273s
Unsere Akte: 26 618 27» April 1971
Be/Sch.
RCA Corporation, 30 Rockefeller Plaza, New York, N.Y. 10020 (V.St.A.)
"Verfahren zum Herstellen von integrierte Schaltkreise
bildenden Halbleiterbauteilen" g
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von integrierte Schaltkreise bildenden Halbleiterbauteilen mit mehreren aktiven Elementen unterschiedlicher Art, die in einem einzigen monokristallinen Halbleiterkörper ausgebildet sind. Durch den Ausdruck "aktive Bauelemente unterschiedlicher Art" sollen Transistoren^ Dioden usw. bezeichnet werden, welche sich in ihrem allgemeinen Aufbau unterscheiden. Z.B. unterscheidet sich ein NPN-Transistor von einem PNP-Transistör. Der obengenannte Ausdruck umfaßt nicht solche Elemente, welche denselben Aufbau haben und sich nur durch unterschiedliche Betriebsparameter unterscheiden, z.B. zwei NPN-Transistpren mit unterschiedlichen Basisdicken.
Die meisten integrierte Schaltkreise bildenden Halbleiterbauteile verwenden nur eine Art von aktiven Elementen, d.h. z.B. NPN-Bipolar-Transistoren oder P-Zwischenbereichs-Feldeffekttransistören mit isolierter Gate-Elektrode. Versuche, andere Arten von Elementen auf denselben Plättchen aufzubauen, waren bisher nur begrenzt erfolgreich. Dabei waren gewöhnlich zusätzliche Behandlungsschritte erforderlich, und es ergaben sich beträchtliche Ausbeuteverluste.
109U8/17U
Einige Kombinationen unterschiedlicher Bauteilarten wurden auf einem einen integrierten Schaltkreis bildenden monokristallinen Plättchen aufgebaut. So wurden z.B. NPN-PNP-Bipolarkombinationen realisiert. Kombinationen von bipolaren Bauelementen mit Feldeffekt-Transistoren mit isolierter Gate-Elektrode konnten jedoch nicht mit für die Praxis brauchbarem Erfolg hergestellt werden, da die für den Feldeffekt-Transistor mit isolierter Gate-Elektrode erforderlichen Herstellungsschritte die bipolaren Diffusionen ungünstig beeinflußten.
Es wurden P-Zwischenbereichs-Feldeffekt-Transistoren mit isolierter Gats-Elektrode mit N-Zwischenbereichs-Feldeffekt-Transistoren mit isolierter Gate-Elektrode kombiniert; dabei waren die Gate-Isolatoren kompliziert und schwierig zu steuern, und zwar bezüglich Reinheit, fester positiver Ladung und Dicke«
Das erfindungsgemäße Verfahren ist ein Herstellungsverfahren für ein einen integrierten Schaltkreis bildendes monokristallines Halbleiterbauteil mit wenigstens zwei aktiven Elementen, von denen x^enigstens eines ein Feldeffekt-Transistor mit isolierter Gate-Elektrode ist. Der Feldeffekt-Transistor mit isolierter Gate-Elektrode wird herstellungstechnisch dadurch mit anderen Elementen in Einklang gebracht j daß sein Isolator durch Oxidieren des Halbleiterkörpers in einer nassen, ein Wasserstoffhalogen enthaltenden Atmosphäre und nachfolgendes Tempern des Körpers bei einer Temperatur zwischen etwa 90O0C und 12000C in einer nicht-oxydierenden Atmosphäre gebildet wird. Die Diffusionsbereiche eines auf demselben Plättchen befindlichen Bipolar-Transistors werden durch diesen Vorgang nicht ungünstig beeinflußt«, Die Isolatoren sind bezüglich Reinheit, fester Ladung und Dicke leicht zu steuern.
10 9 8 4 8/ 17.1
In den Zeichnungen zeigen:
Fig. 1 Ms 6 eine Reihe von Querschnitten, welche die Aufeinanderfolge der Verfahrensschritte des erfindungsgemäßen Verfahrens zeigen.
Beispiel
Figur 6 zeigt einen Querschnitt durch ein einen integrierten Schaltkreis bildendes Bauteil 10, das mit dem neuen Verfahren herstellbar ist«, Bei dem in Fig. 6 dargestellten Ausführungsbeispiel weist das Bauteil 10 ein Substrat 12 des P-Leitfähigkeitstyps auf, auf dessen oberer Grenzflä- % ehe 14 ein schichtartiger Körper 16 aus einem Halbleitermaterial des N-Leitfähigkeitstyps angeordnet ist. Die Oberfläche 17 des Körpers 16 verläuft im wesentlichen parallel zu der Grenzfläche 14 des Substrats 12. Der Körper 16 kann beispielsweise eine epitaktische Schicht auf der Grenzfläche 14 des Substrats 12 sein.
Im Bauteil 10 sind, wie dargestellt ist, drei verschiedene aktive Elemente vorgesehen«, Auf der linken Seite der Figur ist ein P-Zwischenbereichs-Feldeffekt-Transistor 18 mit isolierter Gate-Elektrode und rechts ein N-Zwischenbereichs-Feldeffekt-Transistor 20 mit isolierter Gate-Elek- ^ trode gezeigt. Zwischen den Transistoren 18 und 20 befindet sich ein Bipolar-Transistor.
Der Bipolar-Transistor 22 ist in herkömmlicher ¥eise aufgebaut. Er umfaßt ein eingebettetes Gebiet 24, das im vorliegenden Fall vom N+ Leitfähigkeitstyp ist, ein Basisgebiet 26 des P-Leitfähigkeitstyps, das durch Eindiffundieren von Akzeptor-Dotierstoffen in den Körper 16 durch dessen Oberfläche 17 gebildet ist, und ein N+ Emittergebiet 28, das durch Eindiffundieren von Donator-Dotierstoffen in den Körper 16 gebildet ist. Das ursprüngliche N-leitende
1 09 84 8/ 1 7U
Material der Schicht 16 bildet das Kollektorgebiet des Transistors 22. Gegebenenfalls kann eine Kollektoranschlußdiffusion, die als Gebiet 30 gezeigt ist, vorgesehen werden. Über Emitter-, Basis- und Kollektoranschlüsse 32, 33, 34 kann der Transistor 22 mit anderen Elementen des Bauteils verbunden werden,, Der Transistor 22 ist durch Diffusionsgebiete 35 des P+ Typs von den Transistoren 18 und isoliert.
Der P-Zwischenbereichs-Feldeffekt-Transistor 18 mit isolierter Gate-Elektrode besitzt in gegenseitigem Abstand angeordnete Source- und Drain-Gebiete 36 und 38, die an der Oberfläche 17 des Körpers 16 ausgebildet sind und die Enden eines Ladungsträgerzwischenbereichs definieren. Ein Gate-Elektroden-Bauteil 40 überdeckt den Zwischenraum zwischen den Source- und Drain-Gebieten 36 und 38. Der Gate-Elektroden-Bauteil 40 weist eine Gate-Elektrode 42, beispielsweise aus Aluminium oder Silizium auf, die an dem Zwischenraum zwischen den Source- und Drain-Gebieten 36 und 38 angeordnet und von diesen durch einen Isolator 44 getrennt ist.
Der N-Zwischenbereichs-Feldeffekt-Transistor 20 mit isolierter Gate-Elektrode ist ähnlich dem Transistor 18 aufgebaut. Seine Unterlage bzw. sein Substrat ist jedoch ein Diffusionsbereich 46, der im Körper 16 gebildet ist. Innerhalb des Bereichs 46 sind in gegenseitigem Abstand Source- bzw, Drain-Gebiete 48 bzw. 50 vorgesehen, und über dem Zwischenraum zwischen diesen Gebieten liegt ein Gate-Elektroden-Bauteil 52 mit einer Gate-Elektrode 54, die vom Halbleiterkörper 16 durch einen Isolator 56 getrennt ist.
Die in Figur 6 dargestellten unterschiedlichen Bauelemente können in einer beliebigen Kombination in einem einen integrierten Schaltkreis bildenden Bauteil vorgesehen werden,
1098A8/17U
d.h. ein P- oder N-Zwischenbereichs-Feldeffekt-Transistor mit isolierter Gate-Elektrode kann mit einem Bipolar-Transistor und/oder einem Feldeffekt-Transistor mit isolierter Gate-Elektrode des entgegengesetzten Leitfähigkeitstyps kombiniert werden. Das Material, aus welchem die Elemente gebildet sind, kann ein epitaktisches Material gemäß Figur 6 oder Dickfilm-Halbleitermaterial sein. Die epitaktische Ausbildung ist vorzuziehen, da sie anderen integrierte Schaltkreise bildenden Bauteilen bekannter Art ähnlich ist und in geeigneter Weise bestehenden Herstellungsanlagen zugeordnet werden kann.
Das erfindungsgemäße Verfahren geht von dem Substrat 12 aus, das bei dem gezeigten Ausführungsbeispiel P-leitend ist und einen spezifischen Widerstand zwischen 0,5 und etwa 100 β cm besitzt. Ein N+ Gebiet 24s (Fig.1) wird zunächst im Substrat 12 in der Nähe der Grenzfläche 14 durch bekannte Fotolithografie und Diffusionstechniken ausgebildet.
Der nächste Schritt des am dargestellten Ausführungsbeispiel beschriebenen Verfahrens besteht im Aufwachsen einer epitaktischen Schicht des N-Leitfähigkeitstyps auf der Grenzfläche 14 des Substrats 12 zum Bilden des Körpers 16, g Während des epitaktischen Aufwachsprozesses diffundieren Donator-Dotierstoffe aus dem Gebiet 24s nach oben in den Körper 16 und bilden das eingebettete Gebiet 24 der in Figur 2 gezeigten Konfiguration. Bei diesem Ausführungsbeispiel wird das epitaktische Aufwachsen in bekannter Weise so eingestellt, daß ein spezifischer Widerstand von etwa 0,2 bis 40 β cm im Körper 16 erreicht wird.
Figur 3 zeigt die nächsten beiden Schritte des Verfahrens, Der erste Schritt besteht im Eindiffundieren des P-Typ-Substratgebiets 46 für den N-Zwischenbereichs-Feldeffekt-
109848/17U
Transistor 20 mit isolierter Gate-Elektrode, Nach der Beendigung dieses Schritts werden Akzeptoren eindiffundiert, um die P+ Typ Isolationszonen 35 herzustellen.
Die Source- und Drain-Gebiete 36 und 38 und das Basisgebiet 26 des Bipolar-Transistors 22 werden als nächstes durch ein gleichzeitiges Diffusionsverfahren ausgebildet. Das Ergebnis ist in Fig. 4 gezeigt. Obwohl diese Gebiete ähnlich dem Gebiet 46 und den Isolationszonen 35 vom P-Leitfähigkeitstyp sind, sollten sie nicht gleichzeitig mit den zuletzt genannten Gebieten gebildet werden. Das Gebiet 46 sollte eine vergleichsweise geringere Akzeptorkonzentration an der Oberfläche haben, um die Schwellenspannung des Peldeffekt-Transistors 20 mit isolierter Gate-Elektrode zu verringern. Die Isolationszonen sind andererseits tiefer, um eine geeignete Isolation aufrecht zu erhalten. Die Oberflächenkonzentration an Akzeptoren in dem Gebiet 46 sollte den Wert 5 x 10 /car nicht wesentlich überschreiten. Diese Dotierung kann erreicht werden, indem man beispielsweise die Diffusion dieses Gebietes sorgsam kontrolliert.
Der nächste Schritt des neuen Verfahrens besteht in der gleichzeitigen Bildung des Emitters 28 des Bipolar-Transistors 22, des Kollektor-Anschlusses 30 und der Source- und Drain-Gebiete 48 bzw. 50 des N-Zwischenbereichs-Transistors 20, wobei bekannte Diffusionsverfahren Anwendung finden. Das Ergebnis dieses Schritts ist in Fig. 5 dargestellt.
Der nächste Schritt nach der N+ Diffusion ist die Bildung ■ der Gate-Isolatoren 44 und 56 für die beiden Feldeffekt-Transistoren 18 und 20 mit isolierter Gate-Elektrode. Diese Isolatoren sind ebenfalls in Fig. 5 gezeigt.
109848/ 17U
Die Isolatoren 44 und 56 sollten so gebildet werden, daß die Dichte der in ihnen enthaltenen wirksamen festen Ladungsträger auf einen relativ niedrigen Wert verringert wird«, Um dies zu erreichen, wird die gesamte Oberfläche 17 des epitaktischen Körpers 16 mit einer Siliziumdioxid-Maskenschicht 60 (Fig,5) überzogen, wobei Öffnungen 62 an den Zwischenbereichen der beiden Transistoren vorgesehen werden. Das Bauteil 10 wird sodann auf eine Temperatur von etwa 875°C in einer nassen, oxidierenden und ein Wasserstoffhalogen enthaltenden Atmosphäre, z.B. einer Atmosphäre aus Wasserdampf und gasförmigem Chlorwasserstoff, die durch Verdampfen aus einem azeotrop!sehen Gemisch aus Was- ä ser und Salzsäure hergestellt ist, erwärmt. Das Halogen geht eine chemische Reaktion mit den Fremdatomen in den Isolatoren 44 und 56 ein und bildet leicht flüchtige Chloride dieser Fremdatome.
Nachdem die Isolatoren 44 und 56 gezüchtet worden sind, sollten sie in einer nicht-oxidierenden Atmosphäre bei einer relativ hohen Temperatur, d.h. zwischen etwa 9000C und etwa 12000C getempert werden. Geeignete Atmosphären sind Wasserstoff, Reformiergas, Helium u.dgl. Diese Temperbehandlung bewirkt eine Verringerung der Dichte der festen Ladungsträger. Es sollte dafür Sorge getragen werden, daß die Akzeptorkonzentration an der Oberfläche im P-lei- f tenden Gebiet 46 genügend gering ist, und daß die Schwellenspannung des N-Zwischenbereichs-Transistors 20 durch die Oxidations- und Tempervorgänge nicht übermäßig erhöht wird. Wenn ein Bipolar-Transistor, wie der Transistor 22, auf dem Scheibchen vorhanden ist, sollte die Tempertemperatur unterhalb von etwa 10000C gehalten werden, um eine unerwünschte Diffusion des Emittergebiets zu verhindern.
Von nun an entspricht die Behandlung der herkömmlicher Art und ist in Fig. 6 dargestellt. Es werden AnschlußÖffnungen
1 0 9 8 4 8 / 1 7 1 U
ausgebildet, eine Metallschicht wird auf die Oberfläche aufgedampft, und das Verbindungsmuster des Bauteils wird in der Metallschicht ausgebildet, um den in Fig. 6 dargestellten Anschluß herzustellen. Eine abschließende Temperbehandlung kann für etwa 15 Minuten bei einer Temperatur von etwa 45O0C durchgeführt werden, worauf das Bauteil in bekannter Weise mit Halterungs- bzw, Anschlußteilen versehen werden kann.
Die Halogen-Oxidation und die Hochtemperatur-Temperbehandlung führen zusammen mit der niedrigen Störstellenkonzentration an der Oberfläche des Zwischenbereichs 46 zu einer Verbesserung der Schwellenspannung beider Feldeffekt-Transistoren mit isolierten Gate-Elektroden, wenn diese beiden Elemente auf demselben Plättchen vorgesehen sind. Wenn ein Feldeffekt-Transistor mit isolierter Gate-Elektrode mit einem Bipolar-Transistor kombiniert wird, erlauben die Halogen-Oxidations- und Hochtemperatur-Temperbehandlungen die Herstellung des Feldeffekt-Transistors mit isolierter Gate-Elektrode ohne ungünstige Beeinflussung der Diffusionen für den Bipolar-Transistor, da die Behandlungsschritte bei relativ niedrigen Temperaturen oder mit relativ kurzer Behandlungsdauer durchgeführt werden.
1098A8/17U

Claims (1)

  1. RCA Corporation, 30 Rockefeller Plaza,
    New York, N.Y. 10020 (V0St.A0)
    Patentansprüche:
    'Verfahren zum Herstellen eines monolithischen, einen inte-* grierten Schaltkreis bildenden Bauteils mit einem Körper aus Halbleitermaterial, der wenigstens zwei aktive Elemente unterschiedlicher Art enthält, von denen wenigstens
    eines ein Feldeffekt-Transistor mit isolierter Gate-Elektrode ist, dessen in gegenseitigem Abstand angeordneten Source- und Drain-Gebiete den gleichen Leitfähigkeitstyp haben und einen Ladungsträger-Zwischenbereich bilden und dessen Gate-Elektrode nahe dieses Zwischenbereichs, von dem Zwischenbereich durch einen Isolator getrennt, angeordnet ist, dadurch gekennzeichnet, daß der Körper in einer nassen, oxidierenden und ein Wasserstoffhalogenid enthaltenden Atmosphäre erwärmt und dann bei einer Temperatur zwischen etwa 9000C und 12000C in
    einer nicht-oxidierenden Atmosphäre erhitzt wird.
    2„ Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß wenigstens ein anderes der aktiven Elemente ein Feldeffekt-Transistor mit isolierter Gate- ^ Elektrode ist, dessen in gegenseitigem Abstand angeordne- ™ ten Source- und Drain-Gebiete einen Leitfähigkeitstyp haben, der demjenigen der Source- und Drain-Gebiete des ersten Feldeffekt-Transistors mit isolierter Gate-Elektrode entgegengesetzt ist.
    3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die nasse, oxidierende
    Atmosphäre von einem azeotropischen Gemisch aus Wasser und
    10 9 8 4 8/ 1 /H
    Salzsäure erhalten wird.
    4. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als nicht-oxidierende Atmosphäre ein Wasserstoff enthaltendes Gas verwendet wird.
    5. Verfahren nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß wenigstens ein weiteres aktives Element ein bipolarer Transistor mit Emitter-, Basis- und Kollektorgebieten ist.
    6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß in einem weiteren Verfahrensschritt wenigstens ein Gebiet des Bipolar-Transistors gleichzeitig mit den Source- und Drain-Gebieten d.es Feldeffekt-Transistors mit isolierter Gate-Elektrode im Diffusionsverfahren hergestellt wird.
    7. Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem Körper aus einem Halbleitermaterial eines Leitfähigkeitstyps, an dessen Oberfläche ein Gebiet des entgegengesetzten Leitfähigkeitstyps angrenzt, wobei in gegenseitigem Abstand angeordnete Source- und Drain-Gebiete des einen Leitfähigkeitstyps innerhalb des an den Körper angrenzenden Gebiets und in gegenseitigem Abstand angeordnete Source- und Drain-Gebiete des entgegengesetzten Leitfähigkeitstyps außerhalb des diffundierten Bereichs nahe der Körperoberfläche und eine Gate-Elektrode über den Zwischenraum zwischen jedem Paar von Source- und Drain-Gebieten vorgesehen sind, und wobei die Gate-Elektrode jeweils von den zugehörigen Source- und Drain-Gebieten durch einen Isolator getrennt ist, dadurch gekennzeichnet, daß der Isolator durch Erwärmen des Körpers in einer nassen,
    1 09 8Λ 8 / 1 7U
    oxidierenden und ein Wasserstoffhalogenid enthaltenden Atmosphäre gebildet wird.
    8, Verfahren nach Anspruch 7, dadurch gekennzeichnet , daß als oxidierende Atmosphäre eine Mischung aus Wasserdampf und gasförmigem Chlorwasserstoff verwendet wird.
    9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Körper außerdem bei einer Temperatur zwischen etwa 9000C und 12000C in einer nichtoxidierenden Atmosphäre wiedererwärmt wird.
    10. Verfahren nach den Ansprüchen 7 bis 9, dadurch ™ gekennzeichnet , daß der Körper eine epitaktische Schicht ist, die auf einem Substrat- des entgegengesetzten Leitfähigkeitstyps aufgebaut wird«
    11. Verfahren nach einem oder mehreren der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß das einen integrierten Schaltkreis bildende Bauteil zusätzlich diffundierte Bereiche in der epitaktischen Schicht aufweist, welche einen bipolaren Transistor bilden, wobei wenigstens einer dieser Bereiche gleichzeitig mit einem Paar der Source- und Drain-Gebiete diffundiert wird.
    12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß ein anderes Gebiet des bipolaren Transistors gleichzeitig mit einem anderen Paar der Source- und Drain-Gebiete im Diffusionsverfahren hergestellt wird.
    109848/ 17U
DE2120832A 1970-05-04 1971-04-28 Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem Halbleiterkörper Expired DE2120832C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US3413770A 1970-05-04 1970-05-04

Publications (3)

Publication Number Publication Date
DE2120832A1 true DE2120832A1 (de) 1971-11-25
DE2120832B2 DE2120832B2 (de) 1978-11-30
DE2120832C3 DE2120832C3 (de) 1982-06-03

Family

ID=21874544

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2120832A Expired DE2120832C3 (de) 1970-05-04 1971-04-28 Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem Halbleiterkörper

Country Status (7)

Country Link
JP (1) JPS4913909B1 (de)
BE (1) BE766651A (de)
CA (1) CA921617A (de)
DE (1) DE2120832C3 (de)
FR (1) FR2088302B1 (de)
GB (1) GB1299811A (de)
MY (1) MY7400018A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3005384A1 (de) * 1979-02-15 1980-08-28 Texas Instruments Inc Verfahren zum herstellen einer monolithischen integrierten halbleiterschaltung

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5739058B2 (de) * 1973-05-07 1982-08-19
IN145547B (de) * 1976-01-12 1978-11-04 Rca Corp
JPS5299538U (de) * 1976-01-26 1977-07-27
JPS6118348U (ja) * 1984-07-04 1986-02-03 シャープ株式会社 石油燃焼器具

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB809644A (en) * 1955-12-02 1959-02-25 Western Electric Co Improvements in or relating to the manufacture of semi-conductor bodies
GB882076A (en) * 1956-12-06 1961-11-08 Rca Corp Semiconductor devices

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3556879A (en) * 1968-03-20 1971-01-19 Rca Corp Method of treating semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB809644A (en) * 1955-12-02 1959-02-25 Western Electric Co Improvements in or relating to the manufacture of semi-conductor bodies
GB882076A (en) * 1956-12-06 1961-11-08 Rca Corp Semiconductor devices

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Electronics, Vol. 41, Oktober 1968, Nr. 22, S. 49 bis 54 *
Journal of the Electrochemical Society, Band. 113,Nr. 4, S. 399 bis 401 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3005384A1 (de) * 1979-02-15 1980-08-28 Texas Instruments Inc Verfahren zum herstellen einer monolithischen integrierten halbleiterschaltung

Also Published As

Publication number Publication date
GB1299811A (en) 1972-12-13
BE766651A (fr) 1971-10-01
DE2120832B2 (de) 1978-11-30
MY7400018A (en) 1974-12-31
DE2120832C3 (de) 1982-06-03
FR2088302B1 (de) 1976-12-03
CA921617A (en) 1973-02-20
JPS4913909B1 (de) 1974-04-03
FR2088302A1 (de) 1972-01-07

Similar Documents

Publication Publication Date Title
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE2125303A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung
DE2745857A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2055162A1 (de) Verfahren zur Isolationsbereichbil dung im Halbleitersubstrat einer monohthi sehen Halbleitervorrichtung
DE3002051A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen
DE1926884A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
DE1614852A1 (de) Verfahren zur Herstellung integrierter Schaltkreise
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE2422120B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1964979B2 (de) Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE2904480B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrem Herstellen
DE2120832C3 (de) Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem Halbleiterkörper
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE2527076A1 (de) Integriertes schaltungsbauteil
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
EP0002797A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit aktiven Bauelementen und Widerstandsgebieten
DE2027588A1 (de) Verfahren zur Herstellung von mit Phosphorsihkatglas passivierten Transistoren
DE2419817A1 (de) Verfahren zur herstellung bipolarer transistoren
DE2600375A1 (de) Komplementaere transistorstruktur und verfahren zu deren herstellung
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)