DE2904480B2 - Integrierte Halbleiterschaltung und Verfahren zu ihrem Herstellen - Google Patents
Integrierte Halbleiterschaltung und Verfahren zu ihrem HerstellenInfo
- Publication number
- DE2904480B2 DE2904480B2 DE2904480A DE2904480A DE2904480B2 DE 2904480 B2 DE2904480 B2 DE 2904480B2 DE 2904480 A DE2904480 A DE 2904480A DE 2904480 A DE2904480 A DE 2904480A DE 2904480 B2 DE2904480 B2 DE 2904480B2
- Authority
- DE
- Germany
- Prior art keywords
- epitaxial layer
- zone
- localized
- substrate
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
- H01L27/0244—I2L structures integrated in combination with analog structures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/916—Autodoping control or utilization
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
Die Erfindung betrifft eine integrierte Halbleiterschaltung mit einem ein Substrat des einen Leitungstyps
und eine Epitaxialschicht des anderen Leitungstyps enthaltenden Halbleiterkörper, in welchem sich an der
Grenzfläche zwischen dem Substrat und der Epitaxial-
schicht mit Abstand voneinander eine erste und eine zweite örtlich begrenzte vergrabene Zone des zweiten
Leitungstyps befinden, wobei die den Leitungstyp bestimmenden Störstellen der ersten örtlich begrenzten
vergrabenen Zone im wesentlichen aus einem ersten chemischen Element und diejenigen (fsr zweiten örtlich
begrenzten vergrabenen Zone im wesentlichen aus einem zweiten chemischen Element bestehen. Die
Erfindung betrifft ferner ein Verfahren zum Herstellen einer solchen Schaltung.
Bipolare digitale und analoge integrierte Schaltungen (IC) werden oft in einer normalerweise als Epitaxialschicht
auf einem Substrat gebildeten Halbleiterschicht hergestellt, welche vergrabene Zonen mit dem Leitungstyp
der Schicht, aber mit relativ niedrigem
spezifischen Widersiand enthält Wenn Niederspannungs-Schnellschaltelemente
hergestellt werden sollen, wie sie zum Beispiel in digitalen, die integrierte Injektions·Logik anwendenden Schaltungen (PL-Schaltungen)
gebraucht werden, ist eine relativ dünne und relativ hochdotierte, d.h. einen relativ niedrigen
spezifischen Widerstand aufweisende Epitaxialschicht erwünscht Wenn andererseits Hochspannungs-Schaltelemente
hergestellt werden sollen, ist eine relativ dicke Schicht mit relativ hohem spezifischen Widerstand
erwünscht
Ein den vorgenannten Forderungen in etwa entsprechend aufgebautes integriertes Halbleiterbauelement ist
aus der DE-OS 26 55 400 bekannt Hierbei wird der Bereich mit relativ dicker hochohmiger Schicht dadurch
hergestellt daß in das Substrat vor dem Einbringen der Dotierstoffe zunächst nach entsprechender Maskierung
eine napfförmige Vertiefung eingeätzt und nach dem Bilden der Epitaxialschicht diese mit Hilfe einer
wetteren Maskierung und Ätzung eingeebnet wird.
Wenn demgemäß bei relativ niedriger Spannung und bei relativ hoher Spannung arbeitende Schaltelemente
auf ein und demselben Halbleitersubstrat zu kombinieren sind, müssen entweder ein unverhältnismäßig hoher
Aufwand oder Kompromisse betreffend den spezifisehen
Widerstand der Epitaxialschicbt ra Kauf genommen werden.
Hersteller, die die übliche, im allgemeinen bei Hochspannungs-SohaJtelementen angewendete Technologie
zum Herstellen bipolarer integrierter Schaltungen benutzen, sind auf Schwierigkeiten bei dem Versuch
gestoßen, in ihren Bauelementen mit Niederspannung arbeitende I2L-Schaltungen zu integrieren. Wenn
Modifikationen des Verfahrens nicht vorgenommen werden, ist bei den entstehenden IZL-Schalte:ementen
das Verhältnis der Stromverstärkung bei inversem Betrieb zur Stromverstärkung im Normalbetrieb
ungünstig; das entstandene I2L-Schaltelement weist nämlich nur einen kleinen Emitter-Wirkungsgrad
(Ergiebigkeit) auf. Zum Verbessern der Stromverstärkung bei inversem Betrieb diesser Bauelemente ä«
versucht worden, die Stromverstärkung im Nffsnalbetrieb
zu vergrößern; hierbei ergaben sich aber schlechte Ausbeuten.
Der Erfindung liegt die Aufgabe zugrunde, die integrierte Halbleiterschaltung der eingangs genannten
Art so weiterzubilden, daß die Anbringung eines bei relativ hoher und eines bei relativ niedriger Spannung
arbeitenden Bauelements ohne besonderen Herstellungsaufwand mit hoher Ausbeute möglich ist, ohne daß
wesentliche Einbußen hinsichtlich der Qualität und Einsatzfähigkeit der in der integrierten Schaltung
vereinigten Bauelemente hingenommen werden müssen. Mit der Erfindung soll ferner ein Verfahren zum
Herstellen einer derartigen integrierten Halbleiterschaltung angegeben werden.
Die erfindungsgemäße Lösung der Aufgabe besteht darin, daß die beiden chemischen Elemente nahezu
gleiche Diffusionskoeffizienten in dem Halbleiterkörper, aber erheb'ich voneinander abweichende Dampfdrücke
bei der Aufwachstemperatur der Epitaxialschicht aufweisen und daß der Bereich der Eoitaxialschicht
der an die zweite örtlich begrenzte vergrabene Zone, die das zweite chemische Element mit dem
höheren Dampfdruck enthält, angrenzt, eine größere Zahl aus der zweiten örtlich begrenzton vergrabenen
Zone ausgetretener selbstdotierender Atome des zweiten Elements aufweist als der Bereich der
Epitaxialschicht, der sich an die erste örtlich begrenzte vergrabene Zone anschließt, aus der ersten Örtlich
begrenzten vergrabenen Zone ausgetretene selbstdotierende Atome des ersten Elements enthält
Die erfindungsgemäße integrierte Halbleiterschaltung kann also Schaltelemente mit sehr verschiedenen
Leistungskennwerten enthalten. In den einzelnen Schaltelementen sind dabei verschiedene chemische
Elemente als Dotierstoffe enthaltende vergrabene Zonen vorgesehen, aus denen heraus der jeweils
angrenzende Bereich der Epitaxialschicht in voneinander abweichender Weise beim Aufwachsen der
Epitaxialschicht selbstdötiöft Worden ist Vorzugsweise
sind als Substrat des Halbleiterkörpers P-Ieitendes Silizium und als Epitaxialschicht N-leitendes Silizium
vorgesehen. Eine vorteilhafte Kombination von chemischen Elementen zum Dotieren der ersten und zweiten
örtlich begrenzten vergrabenen Zone des erfindungsgemäßen Halbleiterkörpers ;?t die Kombination von
Antimon, das einen relativ niedrigen Dampfdruck und
Arsen, das einen relativ hohen Dampfdruck bei der Aufwachstemperatur der Epitaxialschicht hat,
Zum Herstellen einer integrierten Halbleiterschaltung der eingangs genannten Art werden folgende
Schritte angewandt:
a) Herstellen einer ersten örtlich begrenzten Zone mit
den zweiten Leitungstyp hervorrufenden Störstellen in einem ersten Teil der Oberfläche des
»° Substrats,
b) Herstellen einer zweiten örtlich begrenzten Zone mit den zweiten Leitungstyp hervorrufenden
Störstellen in einem zweiten Teil der Oberfläche des Substrats,
c) Aufwachsen einer Epitaxialschicht des zweiten Leitungstyps auf der die örtlich begrenzten Zonen
enthaltenden Oberfläche des Substrats.
zur Bildung der Störstellen in den örtlich begrenzten Zonen im wesentlichen zwei verschic'äne chemische
Elemente verwendet, die bei der Aufwtsbstemperatur
der Epitaxialschicht nahezu den gleichen Diffusionskoeffizienten, aber erheblich voneinander abweichenden
Dampfdruck aufweisen, so daß der der zweiten örtlich begrenzten vergrabenen Zone benachbarte Bereich der
Epitaxialschicht eine größere Zahl selbstdotierender Atome des zweiten chemischen Elements aufnimmt als
der an die erste örtlich begrenzte vergrabene Zone angrenzende Bereich der Epitaxialschicht selbstdotierende
Atome des ersten chemischen Elements.
Das Halbleiterbauelement kann während des Aufwachsens der Epitaxialschicht auch von einer äußeren
Quelle her mit den zweiten Leitungstyp hervorrufenden
Störstellen dotiert werden. Die Zahl solcher Störstellen
in einem bestimmten Bereich der Epitaxialschicht wird dann durch die Summe aus von der äußeren Quelle und
von der zweiten örtlich begrenzten vergrabenen Zone stammenden Dotierstoffatome bestimmt
Durch das Verfahren nach der Erfindung ist es möglich, daß in einer integrierten Halbleiterschaltung
zusammenzufassende Hochspannungs- und Niederspannungs-Schaltelemente
jedes für sich in der günstigsten Weise hergestellt werden, wobei die aufwachsende
Epitaxialschicht in den verschiedenen Bereichen durch Elemente mit demselben Leitungscharakter, aber
abweichendem Dampfdruck bei der Aufwachstemperatur mit voneinander entsprechend abweichender Konzentration
selbstdotiert wird.
Anhand von Ausführungsbeispielen und der Zeichnung wird im folgenden die Erfindung näher erläutert
Es zeigt
F i g. 1 einen Schnitt durch einen Teil einer integrierten
Halbleiterschaltung und
F i g. 2 bis 4 Verfahrensstadien beim Herstellen der
integrierten Halbleiterschaltung.
Die integrierte Schaltung v/ird am Beispiel eines Bauelemente 10 anhand von F i g. 1 beschrieben. Zu dem
Bauelement 10 gehören ein normalerweise aus Silizium bestehender, ein Subs'rat 14 des einen Leitungstyps und
eine Epitaxialschicht 16 des anderen Leitungstyps enthaltender Halbleiterkörper 12 In der Praxis ist das
Substrat 14 P-Ieitend und die EpitaxiaL'-chicht 16
N-Ieitend.
An der zwischen der Epitaxialschicht 16 und dem Substrat 14 definierten 3renzfiäche 18 befindet sich im
letzteren eine erste örtlich begrenzte vergrabene Zone
20, welche mit den zweiten Leitungstyp herrufendem
Dotierstoff relativ hoch dotiert ist. Wie F i g. 1 zeigt, erstreckt sich die vergrabene Zone 20 etwas über die
Grenzfläche 18 hinaus in die Epitaxialschicht 16 hinein. Obwohl die Zeichnung schematisch ist, zeigt sie doch
grundsätzlich den Zustand bei fertigen Bauelementen, -, der sich durch Ausdiffusion von Dotierstoffen aus der
vergrabenen Zone 20 heraus beim Aufwachsen der Epitaxialschicht in diese hinein einstellt.
Mit Abstand von der ersten vergrabenen Zone 20 ist im Substrat 14 an der Oberflache 18 eine zweite örtlich i<>
begrenzte vergrabene Zone 22 des zweiten Leitungstyps vorgesehen. Auch die zweite vergrabene Zone 22
erstreckt sich gemäß Fig. I in die Epitaxialschicht 16
hinein. Hierbei ist jedoch zu beachten, daß die zweite vergraoene Zone 22 weiter in die Epitaxialschicht 16 ι-,
hineinreicht als die erste vergrabene Zone 20. Natürlich gibt die Zeichnung nicht die genaue räumliche Struktur
im Bauelement wieder, zumal es keine exakt bestimmbare Grenze zwischen den vergrabenen Zonen 20 oder
22 einerseits und der Epitaxialschicht 16 andererseits ;..
gibt. Es sind jedoch in dem Bereich 28 der Epitaxialschicht 16, der an die Zone 22 angrenzt, mehr Störstellen
durch Ausdiffusion und Selbstdotierung aus der zweiten vergrabenen Zone 22 gebildet worden als in dem
Bereich 26 der Epitaxialschicht 16, der an die Zone 20 _··, angrenzt.
Zum Erreichen der zuvor erläuterten Ergebnisse werden die beiden vergrabenen Zonen 20 und 22 durch
Dotieren des Substrats 14 mit voneinander unterschiedlichen Dotierstoffen gebildet. Es werden dabei verschie- in
dene Elemente benutzt, bei denen es sich zum Beispiel im Falle der ersten vergrabenen Zone 20 um Antimon
und im Falle der zweiten vergrabenen Zone 22 um Arsen handeln kann. Kennzeichen dieser beiden
Elemente ist es, im wesentlichen denselben Diffusions- r> koeffizienten in Silizium zu besitzen, aber erheblich
unterschiedliche Dampfdrücke bei der Auf wachs temperatur der Epitaxialschicht 16 aufzuweisen. Hierbei ist es
das zweite chemische Element, nämlich Arsen, das den relativ höheren Dampfdruck bei der Aufwachstempera- 4n
tür hat Das hat zur Folge, daß in dem an die zweite vergrabene Zone 22 angrenzenden Bereich der
aufwachsenden Epitaxialschicht 16 mehr selbstdotierende Arsen-Atome eingebaut sind als in dem an die erste
Zone 20 angrenzenden Teil der Epitaxialschicht 16 bei 4i
deren Aufwachsen selbstdotierende Antimon-Atome enthalten sind. Es gibt auch andere Kombinationen
chemischer Elemente mit Hilfe deren versucht werden kann, in den genannten Bereichen der Epitaxialschicht
voneinander abweichende Dotierstoffkonzentrationen ,o
zu erzeugen.
Wie sich aus der Beschreibung des Verfahrens zur Herstellung der integrierten Halbleiterschaltung noch
ergeben wird, ist ein zusätzlicher Unterschied zwischen
der vergrabenen Zone 20 und der vergrabenen Zone 22 durch die höhere Oberflächenkonzentration des zum
Bilden der zweiten Zone 22 benutzten Arsens als des zum Bilden der vergrabenen Zone 20 benutzten
Antimons gegeben. Dieser Effekt kommt zu dem vorbeschriebenen Selbstdotier-Effekt noch hinzu.
In F i g. 1 sind folgende weitere Teile der integrierten Halbleiterschaltung gezeigt:
Zunächst sind übliche, die Epitaxialschicht 16 in getrennte Inseln teilende P+-leitende Isolierzonen 24
gebildet Die durch die Isolierzonen 24 getrennten Bereiche sind im Ausführungsbeispiel mit 26 und 28
bezeichnet. Der an die erste vergrabene Zone 20 angrenzende Bereich 26 der Epitaxialschicht 16 ist als
bipolarer Transistor, d. h. als Schaltelement mit Hochspannungscharakteristik ausgestaltet. Es ist daher
eine P-Ieiitende Zone 30, angrenzend an eine Oberfläche
32 der Epitaxialschicht 16 und innerhalb der P-Ieitenden Zone 30 eine N + -leitende Zone 34 angebracht. Diese
Zonen 30 und 34 dienen als Basis- bzw. Emitterzone, wobei der verbleibende Teil de; Bereiches 26 als
Kollektorzone des Transistors dient. Falls erwünscht, kann eine Kollektor-Kontaktzone 36 mit Abstand von
der P-Ieitenden Zone 30 angrenzend an die Oberfläche 32 eingebaut werden.
In dem Bereich 28 ist ein Schaltelement mit einer vergleichsweise Niederspannungs-Charakteristik ausgebildet
Im Ausfuhrungsbeispiel handelt es sich um eine I2L-Struktur mit zwei Kollektoren. Angrenzend an die
Oberfläche 32 der Epitaxialschicht 16 befinden sich daher eine zweite P-Ieitende Zone 38 innerhalb des
Bereichs 28 und zwei N + -leitende Zonen 40 und 42 innerhalb der P-Ieitenden Zone 38 sowie eine dritte
P-leitenHe Zonp λλ mit A.bstsnd von der zwsiten
P-Ieitenden Zone 38 in dem Bereich 28. Funktionell stellen diese Zonen einen Lateraltransistor mit der Zone
44 als Emitter, einem Teil des Bereichs 28 als Basis und der zweiten P-Ieitenden Zone 38 als Kollektor dar. Der
Schalt-Transistor der PL-Struktur ist durch den Bereich 28 als Emitter, durch die zweite P-Ieitende Zone 38 als
Basis und durch die Zonen 40 und 42 als Kollektor gebildet. Es ist eine Emitter-Kontaktzone 46 vorgesehen,
d'* sich von der Oberfläche 32 der Epitaxialschicht
16 in die vergrabene Zone 22 hinein erstreckt. Diese PL-Schaltung hat einen üblichen Aufbau, unterscheidet
sich aber von den bekannten integrierten Schaltungen dadurch, daß sie einen besseret? Emitter-Wirkungsgrad
aufweist weil der Bereich 28 infolge der Verwendung von Arsen als Dotiermittel für die vergrabene Zone 22
und dem oben beschriebenen Selbstdotiereffekt höher doJert ist als der Bereich 26.
Anhand der F i g. 2 bis 4 sind einige Schritte des Verfahrens zur Herstellung der integrierten Halbleiterschaltung
erläutert Es sind jedoch zum Beispiel übliche Ätz- und Reinigungsschritte zur Vereinfachung der
Erläuterung weggelassen worden.
Das Verfahren zur Herstellung der integrierten Schaltung geht von einem herkömmlichen, mit einer
Oberflächenmaske 48, zum Beispiel aus Siliziumdioxid, versehenen Substrat 14 aus. Mit Hilfe üblicher
fotolithografischer Verfahren wird in der Maske 48 eine Öffnung 50 als Ort für die erste vergrabene Zone 20
gebildet Das Substrat 14 wird dann in einen Standard-Diffusionsofen gesetzt Dort wird durch die
Öffnung 50 Antimon in das Substrat 14 eindiffundiert so daß eine relativ hoch dotierte, N-Ieitende Diffuskaszone
205 entsteht, die in F i g. 2 mit N+ + bezeichnet ist
Die Diffusionsbedingungen sollen so ausgewählt werden,
daß die Diffusionszone 205 einen spezifischen Flächenwiderstand von 25 bis 30 Ohm/Quadrat erhält
Im Anschluß an das Herstellen der Diffusionszone 20S wird die Maske 48 abgetragen und durch eine neue
auf die Oberfläche des Substrats 14 aufgebrachte Maske 52 ersetzt Durch eine fotolithografisch an der für die
zweite vergrabene Zone 22 vorgesehenen Stelle begrenzten Öffnung 54 in der Maske 52 wird dann
Arsen in das Substrat 14 eindiffundiert und damit eine Diffusionszone 225 hergestellt Die Diffusionsbedingungen
bei diesem Verfahrensschritt sollen so ausgewählt werden, daß die Zone 225 höher dotiert wird als die
Zone 205. Ein spezifischer Flächenwiderstand von etwa 10 Ohm/Quadrat ist relativ leicht zu erhalten, da das
Kristallgitter des Arsens relativ gut mit demjenigen des Siliziums zusammenpaßt
Die nächsten Verfahrensschritte bestehen darin, das Substrat 14 in üblicher Weise für das Aufwachsen der
Epitaxialschicht 16 vorzubereiten und diese Schicht aufwachsen zu lassen. Das Ergebnis ist in Fig.4
dargestellt Aus F i g. 4 ergeben sich auch schematisch die unterschiedlichen Ausdehnungen der Zonen 20 und
22. Weil im vorliegenden Fall der Vorteil des Selbsttiotier-Phänomens ausgenutzt wird, müssen Vorsichtsmaßnahmen
beim Aufwachsen der Epitaxialschicht 16 ergriffen werden. Eine wichtige Vorsichtsmaßnahme
besteht darin, für das epitaxiale Abscheiden einen Reaktionsofen zu verwenden, in dem ein relativ
geringer seitlicher Gasfluß über die Oberfläche des Substrats auftritt Ein bekannter Flach- oder Scheiben-Ofen
als Horizontal-Reaktor ist für diesen Zweck gut
geeignet. Des weiteren sollen die Aufwachszeit und -temperatur so gesteuert werden, daß eine Epitaxialschicht
16 mit einer Dicke im Bereich von 6 bis ö Mikrometern entsteht. Das ist relativ dünn im
Vergleich zur bisherigen Praxis, ermöglicht aber ein relativ schnelles Wachsen und führt zu einer insbesondere
für den PL-Abschnitt des Bauelements vorteilhaften Dicke. Natürlich kann die Epitaxialschicht 16
während ihres Aufwachsens von einer äußeren Quelle her dotiert werden; dadurch wird ein Bereich mit einem
spezifischen Widerstand von etwa 0,5 bis etwa 0,8 Ohm cm Der tatsächliche spezifische Widerstand der
Epitaxialschicht 16 ist an verschiedenen Stellen der Epitaxialschicht verschieden, da dieser sich aus der
Wirkung der von einer äußeren Dotierstoffquelle stammenden und der durch Selbstdotierung in die
Epitaxialschicht eingebauten Störstellen ergibt
Durch das vorstehend beschriebene Verfahren können Hochspannungs- und Niederspannungs-Bauelemente
— insbesondere für den Fall einer 12L-Schaltung
als Niederspannungs-Bauelement — auf ein und demselben Substrat vereinigt werden. Durch die
vergrabene Zone mit der hohen Arsen-Konzentration wird der für das I2L-Bauelement vorgesehene epitaxiale
Bereich selbstdotiert, was einen besseren Emitter-Wirkungsgrad und eine höhere inverse Stromverstärkung
bedingt. Die niedrige Durchbruchspannung ist kein den PL-Abschnitt betreffendes Problem, da dieser Teil der
integrierten Halbleiterschaltung im allgemeinen nur bei Versorgungsspannungen von weniger als t Volt betrieben
wird. Der bei relativ hohen Spannungen arbeitende Abschnitt der integrierten Halbleiterschaltung, der z. B.
wie oben beschrieben als Transistor ausgebildet ist, kann mit herkömmlichen Spannungen betrieben werden.
Claims (6)
- Patentansprüche;1, Integrierte Halbleiterschaltung mit einem ein Substrat des einen Leitungstyps und eine Epitaxialschicht des anderen Leitungstyps enthaltenden Halbleiterkörper, in welchem sich an der Grenzfläche zwischen dem Substrat und der Epitaxialschicht mit Abstand voneinander eine erste und eine zweite örtlich begrenzte vergrabene Zone des zweiten Leitungstyps befinden, wobei die den Leitungstyp bestimmenden Störstellen der ersten örtlich begrenzten vergrabenen Zone im wesentlichen aus einem ersten chemischen Element und diejenigen der zweiten örtlich begrenzten vergrabenen Zone im wesentlichen aus einem zweiten chemischen Element bestehen, dadurch gekennzeichnet, daß die beiden chemischen Elemente nahezu gleiche Diffusionskoeffizienten in dem Halbleiterkörper (12), aber erheblich voneinander abweichende Dampfdrücke bei der Aufwachstemperatur der EpitaxialschkAt (16) aufweisen und daß der Bereich (28) der Epitaxialschicht (16), der an die zweite örtlich begrenzte vergrabene Zone (22), die das zweite chemische Element mit dem höheren Dampfdruck enthält, angrenzt, eine größere Zahl aus der zweiten örtlich begrenzten vergrabenen Zone (22) ausgetretener selbsulotierender Atome des zweiten Elements aufweist als der Bereich (26) der Epitaxialschicht (16), der sich an die erste örtlich begrenzte vergrabene Zone (20) anschließt, aus der ersten örtlich begrenzten vergrabenen Zone (20) ausgetretene selbstdotierende Atome des ersten Elements enthält
- 2. Halbleiterschaltung noch Anspruch 1, bei der als Halbleitermaterial Silizium, als vster Leitungstyp die P-Leitung und als zweiter Leitungstyp die N-Leitung vorgesehen sind, dadurch gekennzeichnet, daß das erste chemische Element Antimon und das zweite chemische Element Arsen ist
- 3. Verfahren zum Herstellen einer integrierten Halbleiterschaltung nach Anspruch 1, bei dem folgende Schritte durchgeführt werden:a) Herstellen einer ersten örtlich begrenzten Zone mit den zweiten Leitungstyp hervorrufenden Störstellen in einem ersten Teil der Oberfläche des Substrats,b) Herstellen einer zweiten örtlich begrenzten Zone mit den zweiten Leitungstyp hervorrufenden Störstellen in einem zweiten Teil der Oberfläche des Substrats,c) Aufwachsen einer Epitaxialschicht des zweiten Leitungstyps auf der die örtlich begrenzten Zonen enthaltenden Oberfläche des Substrats,dadurch gekennzeichnet, daß zur Bildung d:r Störstellen in den örtlich begrenzten Zonen (205, 225; im wesentlichen zwei verschiedene chemische Elemente verwendet werden, die bei der Aufwachstemperatur der Epitaxialschicht (16) nahezu den gleichen Diffusionskoeffizienten, aber erheblich voneinander abweichenden Dampfdruck aufweisen, so daß der der zweiten örtlich begrenzten vergrabenen Zone (22) benachbarte Bereich (28) der Epitaxialschicht (16) eine größere Zahl selbstdotierender Atome des zweiten chemischen Elements aufnimmt als der an die erste örtlich begrenzte vergrabene Zone (20) angrenzende Bereich (26) der Epitaxialschicht (16) selbstdotierende Atome des ersten chemischen Elements,
- 4. Verfahren nach Anspruch 3, bei dem das Halbleitermaterial Silizium, der erste Leitungstypdie P-Leitung und der zweite Leitungstyp die N-Leitung ist, dadurch gekennzeichnet, daß die erste örtlich begrenzte Zone (20SJ durch Diffusion von Antimon bis zu einer vorbestimmten Oberflächenkonzentration in das Substrat (14) und die zweiteίο örtlich begrenzte Zone (22SJ durch Diffusion von Arsen bis zu einer vorbestimmten Oberflächenkonzentration in das Substrat (14) gebildet werden.
- 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß Arsen bis zu einer höheren Oberflächenkonzentration als Antimon diffundiert wird.
- 6. Verfahren nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet daß die Epitaxialschicht (16) während ihres Aufwachsens auch von einer äußeren, den zweiten Leitungstyp hervorrrJenden Dotierstoff enthaltenden Quelle derart dotiert wird, daß die Zahl der Störstellen des zweiten Leitungstyps in einem vorgegebenen Bereich der Epitaxialschicht (16) die Summe der Dotierstoffatome aus der äußeren Quelle und der selbstdotierenden Atome darstellt
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/877,856 US4170501A (en) | 1978-02-15 | 1978-02-15 | Method of making a semiconductor integrated circuit device utilizing simultaneous outdiffusion and autodoping during epitaxial deposition |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2904480A1 DE2904480A1 (de) | 1979-08-16 |
DE2904480B2 true DE2904480B2 (de) | 1981-02-19 |
Family
ID=25370869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2904480A Withdrawn DE2904480B2 (de) | 1978-02-15 | 1979-02-07 | Integrierte Halbleiterschaltung und Verfahren zu ihrem Herstellen |
Country Status (5)
Country | Link |
---|---|
US (1) | US4170501A (de) |
JP (1) | JPS5585052A (de) |
DE (1) | DE2904480B2 (de) |
IT (1) | IT7919362A0 (de) |
SE (1) | SE7900229L (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS567463A (en) * | 1979-06-29 | 1981-01-26 | Hitachi Ltd | Semiconductor device and its manufacture |
JPS5676560A (en) * | 1979-11-28 | 1981-06-24 | Hitachi Ltd | Semiconductor device |
JPS57136342A (en) * | 1981-02-17 | 1982-08-23 | Fujitsu Ltd | Manufacture of semiconductor device |
US4487653A (en) * | 1984-03-19 | 1984-12-11 | Advanced Micro Devices, Inc. | Process for forming and locating buried layers |
US5055417A (en) * | 1987-06-11 | 1991-10-08 | National Semiconductor Corporation | Process for fabricating self-aligned high performance lateral action silicon-controlled rectifier and static random access memory cells |
US5243214A (en) * | 1992-04-14 | 1993-09-07 | North American Philips Corp. | Power integrated circuit with latch-up prevention |
JP3353277B2 (ja) * | 1992-09-25 | 2002-12-03 | ソニー株式会社 | エピタキシャルウェハの製造方法 |
JP2647057B2 (ja) * | 1995-06-02 | 1997-08-27 | 日本電気株式会社 | 半導体装置 |
JP3409548B2 (ja) * | 1995-12-12 | 2003-05-26 | ソニー株式会社 | 半導体装置の製造方法 |
US5731619A (en) * | 1996-05-22 | 1998-03-24 | International Business Machines Corporation | CMOS structure with FETS having isolated wells with merged depletions and methods of making same |
DE102017121693B4 (de) | 2017-09-19 | 2022-12-08 | Infineon Technologies Ag | Dotierungsverfahren |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL273009A (de) * | 1960-12-29 | |||
NL297821A (de) * | 1962-10-08 | |||
US3479233A (en) * | 1967-01-16 | 1969-11-18 | Ibm | Method for simultaneously forming a buried layer and surface connection in semiconductor devices |
US3591430A (en) * | 1968-11-14 | 1971-07-06 | Philco Ford Corp | Method for fabricating bipolar planar transistor having reduced minority carrier fringing |
FR2041710B1 (de) * | 1969-05-08 | 1974-06-14 | Radiotechnique Compelec | |
US3582725A (en) * | 1969-08-21 | 1971-06-01 | Nippon Electric Co | Semiconductor integrated circuit device and the method of manufacturing the same |
BE758683A (fr) * | 1969-11-10 | 1971-05-10 | Ibm | Procede de fabrication d'un dispositif monolithique auto-isolant et structure de transistor a socle |
US3885998A (en) * | 1969-12-05 | 1975-05-27 | Siemens Ag | Method for the simultaneous formation of semiconductor components with individually tailored isolation regions |
DE2044863A1 (de) * | 1970-09-10 | 1972-03-23 | Siemens Ag | Verfahren zur Herstellung von Schottkydioden |
US4032372A (en) * | 1971-04-28 | 1977-06-28 | International Business Machines Corporation | Epitaxial outdiffusion technique for integrated bipolar and field effect transistors |
US3961340A (en) * | 1971-11-22 | 1976-06-01 | U.S. Philips Corporation | Integrated circuit having bipolar transistors and method of manufacturing said circuit |
JPS51116687A (en) * | 1975-04-07 | 1976-10-14 | Hitachi Ltd | Semiconductor integrated circuit device |
JPS51132784A (en) * | 1975-05-14 | 1976-11-18 | Hitachi Ltd | Production method of semiconductor device |
JPS5261976A (en) * | 1975-11-18 | 1977-05-21 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit device and its production |
-
1978
- 1978-02-15 US US05/877,856 patent/US4170501A/en not_active Expired - Lifetime
-
1979
- 1979-01-10 SE SE7900229A patent/SE7900229L/xx unknown
- 1979-01-17 IT IT7919362A patent/IT7919362A0/it unknown
- 1979-02-07 DE DE2904480A patent/DE2904480B2/de not_active Withdrawn
- 1979-02-09 JP JP1490379A patent/JPS5585052A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
DE2904480A1 (de) | 1979-08-16 |
JPS5585052A (en) | 1980-06-26 |
US4170501A (en) | 1979-10-09 |
IT7919362A0 (it) | 1979-01-17 |
SE7900229L (sv) | 1979-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2745857C2 (de) | ||
EP0001574B1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
EP0032550A1 (de) | Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur | |
DE3002051A1 (de) | Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen | |
DE3205022A1 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung | |
DE1926884A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
EP0001586A1 (de) | Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung | |
DE2223699A1 (de) | Dielektrisch isolierte Halbleiteranordnung und Verfahren zur Herstellung | |
DE2605830A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE2133184A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
DE3312720A1 (de) | Verfahren zur herstellung von komplementaeren mos-transistoren in hochintegrierten schaltungen fuer hohe spannungen | |
DE1789024A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE2904480B2 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrem Herstellen | |
DE2109352C2 (de) | Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements | |
DE3340143A1 (de) | Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben | |
DE3022122C2 (de) | ||
DE1764570B2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren | |
DE2155816A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung | |
DE2256447A1 (de) | Integrierte halbleiteranordnung und verfahren zur herstellung | |
DE3039009C2 (de) | Sperrschicht-Feldeffekttransistor | |
DE2247911C2 (de) | Monolithisch integrierte Schaltungsanordnung | |
DE2219696C3 (de) | Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung | |
DE2527076B2 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2600375C3 (de) | Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
8230 | Patent withdrawn |