DE2633714C2 - Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung - Google Patents

Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung

Info

Publication number
DE2633714C2
DE2633714C2 DE2633714A DE2633714A DE2633714C2 DE 2633714 C2 DE2633714 C2 DE 2633714C2 DE 2633714 A DE2633714 A DE 2633714A DE 2633714 A DE2633714 A DE 2633714A DE 2633714 C2 DE2633714 C2 DE 2633714C2
Authority
DE
Germany
Prior art keywords
zone
collector
layer
base
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2633714A
Other languages
English (en)
Other versions
DE2633714A1 (de
Inventor
Tetsushi Tachikawa Tokio/Tokyo Sakai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of DE2633714A1 publication Critical patent/DE2633714A1/de
Application granted granted Critical
Publication of DE2633714C2 publication Critical patent/DE2633714C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

— Aufbringen einer Maskierungsschicht eines vorbestimmten Musters, die Bereiche aufweist, in denen die KoUnktor- und Emitteranschlußelektroden (39,40) auf der zweiten polykristallinen Halbleiterschicht (69) ausgebildet werden sollen (F ig. 3C), und
— Verwendung einer Ätzlösung, bei der die Ätzgeschwindigkeit mit zunehmender Fremdstoffkonzentration im polykristallinen Halbleitermaterial zunimmt
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die erste polykristalline Halbleiterschicht (68) in einer Atmosphäre, die Silan, Arsen und Wasserstoff enthält, ausgebildet wird
und daß die zweite polykristalline Halbleiterschicht (69) in einer Atmosphäre, die Silan und Wasserstoff enthält, ausgebildet wird.
5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die erste und die zweite poiykristalline Halbleiterschicht (68, 69) mit einer Ätzlösung, die HF, HNO3 und H2O in einem Verhältnis von 1 :60 :60 enthält, geätzt wird.
6. Verfahren nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß zum Ausbilden der Abschnitte (36a, 366, 37a, 37b) der zweiten Isolierschicht (78) von oben Ionen in die zweite Isolierschicht (78) eingeschossen werden und daß derjenige Bereich der Isolierschicht (78), der die eingeschossenen Ionen enthält, entfernt wird.
Die Erfindung bezieht sich auf eine integrierte HaIb-
leiter-Schaltungsanordnung entsprechend dem Oberbegriff des Patentanspruchs 1 sowie auf ein Verfahren zu ihrer Herstellung. Eine solche Halbleiter-Schaltungsanordnung ist aus der DE-OS 19 03 961 bekannt
F i g. 1 zeigt einen bekannten Aufbau einer integrier-
ten Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor. Diese Schaltungsanordnung 10 besitzt eine Kollektorzone 12, eine Basiszone 13 und eine Emitterzone 14. Diese Zonen sind in bekannter Weise nacheinander in ein Silizium-Halbleitersubstrat 11 vom Typ P eindiffundiert worden. Auf den zugehörigen Zonen sitzen Kollektor-, Basis und Emitter-Elektroden 15, 16, 17. Ferner sind eine Oxidschicht 18 sowie eine eingebettete Schicht 19 vorgesehen. Wie sich aus Fig. 1 ergibt, sind bei dem bipolaren Transistor dieser Art die Kollektor-, Basis- und Emitter-Elektroden in einer gemeinsamen Ebene angeordnet. Um diese Elektroden elektrisch gegeneinander zu isolieren, muß man sie also um einen bestimmten Abstand
voneinander entfernt anordnen. Bei der üblichen Arbeitsgenauigkeit liegt der Abstand zwischen den Elektroden in der Größenordnung von 2—5 μΐη. Dabei ist zu berücksichtigen, daß der Abstand zwischen den jeweiligen Elektroden einen wesentlichen Faktor für den Flächenbedarf des bipolaren Transistors darstellt Es ist daher schwierig, die Integrationsdichte zu erhöhen, solange die Elektroden in der gleichen Ebene liegen. Wird der Elektrodenabstand vergrößert, so steigen außerdem parasitäre Kapazitäten sowie der Basiswiderstand an. Die Begrenjsaig des Elektrodenabstands stellt somit ein beträchtliches Problem bei der Erzielung einer integrierten Hochgeschwindigkeitsschaltung dar. Außerdem erfordert ein grc3er Abstand zwischen den Elektroden entsprechend lange Verbindungen zwischen den Elementen der integrierten Schaltung.
Da es schwierig ist, eine Selbstausrichtung der Maskenfenster zum Diffundieren der Emitterzone und zum Erzeugen zugehöriger Kontakte im Photoätzverfahren zu erzielen, muß man bei der bekannten Bauweise eine hohe Arbeitsgenauigkeit in der Größenordnung von 0,3 μπι anwenden. Die Ausbildung zugehöriger Elektroden und Verbindungen erfordert eine gleichhohe Arbeitgenauigkeit. Die Anwendung einer Anzahl von Arbeitsschriften, die einer derart hohen Arbeitsgenauigkeit bedürfen, steigert jedoch die Herstellungskosten der integrierten Halbleiter-Bausteine.
In der DE-OS 19 03 961,Fi g. 1, ist ein Anschlußkörper aus polykristallinem Halbmaterial lediglich auf der Emitterzone vorgesehen, und ist kegelförmig ausgebildet, wobei seine größere Grundfläche mit der Emitterzone verbunden is*. Weiterhin wird in dieser Druckschrift in F i g. 3 ein auf der Emitterzone aufgebrachter polykristalliner Halbleiterkörper gezeigt, der in se'nem oberen Bereich eine Kondensatorplatte bildet, derart, daß die horizontale Projektion des Halbleiterkörpers den Kollektorbereich völlig überragt.
Der Erfindung liegt die Aufgabe zugrunde, die integrierte Halbleiter-Schaltungsanordnung so auszubilden, daß zur Ermöglichung einer hohen Integrationsdichte ein möglichst geringer Elektrodenabstand erzielt werden kann.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst
Bei der erfindungsgemäßen Halbleiter-Schaltungsanordnung können die horizontalen Projektionen der Kollektor- und Emitter-Anschlußelektroden nicht nur in direkter Nachbarschaft der Begrenzungslinien der Basiselektrode liegen, sondern diese sogar überlappen, ohne daß die Gefahr eines galvanischen Kontakts gegeben ist. Hieraus resultiert eine wesentlich erhöhte Integrationsdichte.
Die Erfindung wird nachstehend im Zusammenhang mit den Zeichnungen näher erläutert. In den Zeichnungen zeigt
F i g. 1 einen Längsschnitt durch eine oben bereits erläuterte integrierte Halbieiter-Schaltungsanordnung bekannter Art;
F i g. 2 einen Längsschnitt einer erfindungsgemäßen Ausführungsform der integrierten Halbleiter-Schaltungsanordnung; u'id
Fig. 3A—31 Längsschnitte, die die einzelnen Schritte eines erfindungsg^mäßen Verfahrens zur Herstellung der integrierten Halbleiter-Schaltungsanordnung veranschaulichen.
Fig. 2 zeigt dert aus einem bipolaren Transistor bestehenden Abschnitt einer integrierten Halbleiter-Schaltungsanordnung 20. Ein P-Halbleitersubstrat 21 trägt auf seiner oberen Fläche eine epitaxiale Siliziumschicht vom Typ N. Ein P-Fremdstoff ist in einen Bereich der epitaxialen Schicht eindiffundiert und erreicht das Halbleitersubstrat 21, um den bipolaren Transistor von anderen Elementen zu trennen und eine Kollektorzone 23 zu bilden. Ferner ist ein P-Fremdstoff in einen Bereich der Kollektorzone 23 eindiffundiert, um eine Basiszone 24 zu bilden. Ein N-Fremdstoff ist in einen
ίο Bereich der Basiszone 24 eindiffundiert, um eine Emitterzone 25 vom Typ N+ zu bilden. Zwischen dem Halbleitersubstrat 21 und der Kollektorzone 23 liegt eine eingebettete Schicht 27, die innerhalb der Kollektorzone 23 einen Kontaktbereich 28 vom Typ N+ bildet In der Basiszone 24 sind Kontaktbereiche 30 und 31 vom Typ P+ vorgesehen. Ferner ist eine Isolierschicht 33 vorhanden, die beispielsweise aus S1O2 besteht Ein polykristalliner Anschlußkörper 34 vom Typ N+ ragt nach oben durch eine öffnung der Isolierschicht 33 hindurch und schließt sich an den Kontaktbereich 28 an. Außerdem ist ein polykristalliner Anschlußkörper 35 vom Typ N+ vorgesehen, der ebenfalls durch eine öffnung der Isolierschicht 33 nach oben ragt und sich an die Emitterzone 25 anschließt Diese polykristallinen Anschlußkörper 34 und 35 besitzen die Form umgedrehter Kegeistümpfe, deren obere Flächen größer als die Bodenflächen sind. Die Seitenflächen der Bereiche 34 und 35 sind mit Isolierschichten 36 und 37 beispielsweise aus S1O2 bedeckt. Der untere Abschnitt der Isolierschicht 36 erstreckt sich seitlich über die Fläche der Isolierschicht 33, wobei dieser Bereich innerhalb der horizontalen Projektion des polykristallinen Anschlußkörpers 34 liegt In gleicher Weise erstreckt sich der untere Abschnitt der Isolierschicht 37 in seitlicher Richtung über die Fläche des Halbleitersubstrats 21, wobei dieser untere Bereich ebenfalls innerhalb der horizontalen Projektion des polykristallinen Anschlußkörpers 35 liegt Elektrisch leitfähige Schichten bilden die Kollektor- und Emitteranschlußelektroden 39 und 40, und zwar jeweils zusammen mit den polykristallinen Anschlußkörpern 34 und 35. Elektrisch leitfähige Schichten bedecken die Kontaktbereiche 30 und 31 der Basiszone 24, um Basisanschlußelektroden 41 und 42 zu bilden. Abschnitte der Anschlußelektroden 41 und 42 erstrecken sich über die Isolierschicht 33 und bedecken diese.
Diese Bauweise bringt eine Anzahl von Vorteilen mit sich.
Aufgrund der kegelstumpfförmigen Ausbildung der Anschlußkörper 34 und 35 kann man die horizontalen Abstände zwischen den Kollektor- und Basiselektroden sowie zwischen den Emitter- und Basiselektroden praktisch auf Null reduzieren. Dies ermöglicht es, die Basis- und Kollektorzonen des Transistors sehr klein zu halten und somit den vom Transistor eingenommenen Bereich zu vermindern. Folglich kann man die Integrationsdichte einer solchen integrierten Halbleiter-Schaltungsanordnung erhöhen. Hinzu kommt, daß die Verkleinerung der Basiszone des bipolaren Transistors zu einer Verringerung der Kollektor-Basis-Kapazität führt. Der Transistör kann daher mit hoher Geschwindigkeit arbeiten.
Auch führt die Verminderung im Flächenbedarf des bipolaren Transistors zu einer entsprechenden Verringerung der zwischen den einzelnen Elementen der integrierten Schaltungsanordnung bestehenden Kapazitäten, was ebenfalls zur Ermöglichung einer hohen Arbeitsgeschwindigkeit der integrierten Schaltungsanordnung beiträgt.
Weiterhin besieht die Möglichkeit, den Basiswider-
stand des bipolaren Transistors um eine Größenordnung zu vermindern. Und zwar läßt sich dies dadurch erreichen, daß der Abstand zwischen der Emitterzone und dem Basis-Kontaktbereich kleiner gemacht wird, als es bei bekannten Konstruktionen der Fall ist
Da außerdem die Seitenabschnitte der polykristallinen Anschlußkörper von Isolierschicht überdeckt sind, bietet die Isolierung zwischen diesen polykristallinen Anschlußkörpern und in ihrer Nähe vorgesehenen Zwischenverbindungen keinerlei Probleme.
Im folgenden werden die Schritte bei der Herstellung der integrierten Halbleiter-Schaltungsanordnung im Zusammenhang mit den F i g. 3A bis 31 erläutert.
A) Es wird ein Silizium-Halbleitersubstrat 21 vom Typ P hergestellt, und zwar mit einer Dicke von etwa 200 μπι und einem spezifischen Widerstand von 5 bis 50 Ωαη. Sodann wird Arsen in eine Fläche des Substrats eindiffundiert, um eine eingebettete Schicht 27 mit einem Schichtwiderstand von etwa 5 20 C) bis 15Ω/α zu bilden. Sodann läßt man auf dem Halbleitersubstrat 21 eine Siliziumschicht vom Typ N mit einem spezifischen Widerstand von 0,2 bis 1 Ω epitaxial bis zu einer Höhe von 2 bis 3 μπι aufwachsen. Anschließend bildet man eine Schicht aus Siliziumdioxid in einer Dicke von etwa 0,4 bis 0,6 μίτι. Diese Schicht wird nach einem vorbestimmten Muster mit Öffnungen versehen. Anschließend läßt man durch diese Öffnungen einen Fremdstoff D) vom Typ P, beispielsweise Bor, hindurchdiffundieren, und zwar bis zu einer Tiefe von etwa 3,5 μπι, wobei sich eine Oberflächenkonzentration von 1 · 1020/cm3 ergibt. Auch entstehen auf diese Weise Schaltungselementen-Trennbereiche 62 und 63. Wieder wird eine Oxidschicht ausgebildet, um die gesamte Oberfläche der N-Siliziumschicht zu überdecken. Ein Teil der Oxidschicht wird entsprechend einem vorbestimmten Muster entfernt Sodann wird ein N-Fremdstoff, beispielsweise Arsen oder Phosphor, durch den entfernten Bereich in einen Abschnitt der Kollektorzone 23, die durch die oben beschriebene Trenndiffusion entstanden ist, eindiffundiert, und zwar bis zu einer Tiefe von etwa 2 bis 2,5 μπι und bis zu einer Oberflächenkonzentration von 1020/cm3. Auf diese Weise entsteht der Kontaktbereich 28. Ein weiterer Abschnitt der Oxidschicht wird nach einem vorbestimmten Muster entfernt, und Bor wird in die freigelegte Oberfläche der Kollektorzone 23 bis zu einer Oberflächenkon- E) zentration von 5 · 1018 bis 1 · lO'Vcm3 eindiffundiert wobei sich die Basiszone 24 ergibt Anschließend entfernt man die Oxidschicht auf der Küüektorzone 23 und dem Kontaktbereich 28. Dieser Zustand ist in F i g. 3A dargestellt, wobei verbleibende Teile der Oxidschicht das Bezugszeichen 33 tragen.
B) Sodann wird das Halbleitersubstrat 21 gemäß Fig.3A erwärmt Der Einfachheit halber ist in F i g. 3B und in den folgenden Figuren die Kombination der Teile 21, 62 und 63 mit dem Bezugszeichen 21 versehen. Das Erwärmen erfolgt in einer Atmosphäre, die Silan und einen Fremdstoff vom Typ N, beispielsweise Arsen, enthält Die Erwärmung geht in bekannter Weise vor sich, um eine erste polykristalline Siliziumschicht 68 auf der Oberfläche des Halbleitersubstrats 21 auszubilden. Die Siliziumschicht 68 ist mit Arsen hoher Konzentration dotiert, und zwar liegt die Konzentration überl · 1020ZCm3. Die Dicke der Siliziumschicht beträgt etwa 0,4 μίτι. Anschließend wird eine zweite polykristalline Siliziumschicht 69 mit einer Dicke von etwa 0,15 bis 0,2 μιτι ausgebildet, und zwar in einer Atmosphäre, die lediglich Silan enthält das heißt unter nichtdotierenden Bedingungen. Allerdings kann es sich auch um eine Atmosphäre handeln, die nicht absolut fremdstofffrei ist. Sie kann vielmehr Arsen in einer Menge enthalten, die zu einer Oberflächenkonzentration von weniger als 10l8/cm3 führt. Dementsprechend wird der Begriff »nichtdotierend« hier in dem Sinne verwendet, daß auch solche Atmosphären umfaßt werden, die einen geringen Anteil an Fremdstoffen enthalten. Als Ergebnis wird eine polykristalline Siliziumschicht 70 mit einer Gesamtdicke von etwa 0,55 bis 0,6 μπι ausgebildet. Diese Dicke stellt die Summe der Dikken der beiden polykristallinen Siliziumschichten 68 und 69 dar. Dieser Zustand ist in F i g. 3B wiedergegeben.
Anschließend wird ein Oxidfilm, beispielsweise ein Film aus SiO2, auf der polykristallinen Siliziumschicht 70 ausgebildet. Dieser Oxidfilm wird entsprechend einem vorbestimmten Muster geätzt. F i g. 3C zeigt diesen Zustand, wobei die Bezugszeichen 72 und 73 die als Masken verwendeten Schichtabschnitte aus SiO2 bezeichnen. Anstelle der SiOrSchichtabschnitte kann auch eine Photolack-Maskierung verwendet werden.
Die polykristalline Siliziumschicht 70 wird sodann mit einer Ätzflüssigkeit geätzt die HF, HNO2 und H2O in einem Verhältnis von 1 :60 :60 enthält Diese Ätzflüssigkeit besitzt die Eigenschaft daß die Ätzgeschwindigkeit anwächst wenn die Menge an Fremdstoff, die in der polykristallinen Siliziumschicht vorhanden ist, zunimmt Beispielsweise ist die Ätzgeschwindigkeit bei einer polykristallinen Siliziumschicht, die einen Fremdstoff mit einer Konzentration von mehr als 1020 Atome pro cm3 enthält um eine Größenordnung höher als bei einer polykristallinen Siliziumschicht die einen Fremdstoff mit einer Konzentration von 1017 bis 1018 Atome pro cm3 enthält Folglich entstehen bei dem Ätzen zwei umgekehrt kegelstumpfförmige Anschlußkörper 34 und 35 aus der polykristallinen Siliziumschicht 70. Diese Anschlußkörper besitzen, wie in Fig.3D gezeigt wird, oben eine größere Fläche als unten. Vorzugsweise liegt die Ätzzeit in der Größenordnung von 5 bis 5,5 Minuten.
Die Oberfläche des Halbleitersubstrats 21 wird mit erhitzter Salpetersäure gesäubert und man bildet darauf eine dünne Oxidschicht aus, die durch eine Äiziösung aus HF entfernt wird. Mit diesem Schritt werden Verunreinigungen vollständig von der Oberfläche des Halbleitersubstrats 21 entfernt Anschließend bildet man auf der gereinigten Fläche des Substrats 21 eine SiOrSchicht in bekannter Weise aus. Auf der SKVSchicht wird eine Schicht aus S13N4 aufgebracht die als schützende Isolierschicht 78 wirkt
Anstelle eines Aufbringens der Si3N4-Schicht kann man auch die SiOrSchicht als schützende Isolierschicht 78 verwenden.
Sodann wird die Anordnung in einer Atmosphäre, die N2 oder O2 enthält wärmebehandelt und zwar beispielsweise 10 Minuten lang bei einer Temperatur von 10000C Dies dient dazu, den Fremdstoff (Arsen), der in der polykristallinen Siliziumschicht enthalten ist in die Basiszone 24 einzu-
diffundieren und auf diese Weise eine diffundierte Emitterzone 25 zu schaffen. Sofern die Isolierschicht 78 Bor enthält, wird das Bor in den entsprechenden Basisbereich eindiffundiert. Gleichzeitig wird der Fremdstoff (Arsen) in den verbleibenden Abschnitten der polykristallinen Siliziumschicht 68 in die verbliebenen Abschnitte der nichtdotierten polykristallinen Siliziumschicht 69 eindiffundiert. Diese Schichtabschnitte bilden die polykristallinen Anschlußkörper 34 und 35. Durch diese Verfahrensweise werden die Fremdstoffkonzentrationen in den dotierten und in den nichtdotierten polykristallinen Siliziumschichtabschnitten einander angeglichen, so daß beide zu einer einheitlichen Schicht integriert werden. Gleichzeitig wird eine eindiffundiene Schicht 81 von der gleichen Tiefe wie die Emitterzone 25 im Kontaktbereich 28 der Kollektorzone ausgebildet. F i g. 3E zeigt diesen Zustand.
F) Sodann werden Bor-, Argon- oder Phosphorionen von oben eingeschossen. Es ist vorteilhaft, die Beschleunigungsspannung der Ionen so zu wählen, daß die Fremdstoffkonzentration ein Maximum in der Isolierschicht 78 oder in der Zwischenfläche zwischen der Isolierschicht 78 und dem Halbleitersubstrat 21 erreicht Die Menge der eingeschossenen Ionen wird derart bestimmt, daß beim späteren chemischen Ätzen die Differenz zwischen der Ätzgeschwindigkeit in den mit eingeschossenen Ionen versehenen Isolierschichtbereichen und der Ätzgeschwindigkeit in den nicht mit eingeschossenen Ionen versehenen Isolierschichtbereichen ein Maximum wird. Werden die Borionen beispielsweise bei einer Spannung von 40 kV beschleunigt, so ergibt sich eine Dosierung von etwa 1 · lO'Vcm2. In diesem Fall werden keine Ionen in die Isolierschichtabschnitte 36a und 37a an den Seiten der kegelstumpfförmigen Anschlußkörper 34 und 35 eingeschossen. Auch gelangen keine Ionen in die Isolierschichtabschnitte 36b und 37b, die sich jeweils an die Isolierschichtabschnitte 36a und 37a anschließen und innerhalb der Projektionen der kegelstumpfförmigen Anschlußkörper 34 und 35 auf der Fläche des Halbleitersubstrats 21 liegen.
Wenn Bor mit einer Dosis von 1 ■ lO'Vcm2 implantiert wird, so betragen die Ätzgeschwindigkeiten in den mit eingeschossenen Borionen versehenen Bereichen das Zwei- bis Dreifache gegenüber der Ätzgeschwindigkeit in den Bereichen ohne Borionen, und zwar für eine SiOrSchicht unter Verwendung einer gepufferten Fluorwasserstoffsäure-Lösung. Für eine SiaN^Schicht bei Verwendung einer auf den Siedepunkt erhitzten Phosphorsäure bei einer Temperatur von 160 bis 170° C beträgt der Wert der erstgenannten Ätzgeschwindigkeit das Drei- bis Vierfache des Wertes der zweitgenannten Ätzgeschwindigkeit Dementsprechend kann man durch Verwendung einer geeigneten Ätzlösung selektiv Isolierschichtabschnitte, in welche Ionen eingeschossen sind, abätzen, während die ionenfreien Abschnitte 36a, 36b, 37a und 37b stehen bleiben. Da die Schichtabschnitte 72 und 73, die als Maskierung zur Ausbildung der polykristallinen Anschlußkörper verwendet wurden, nicht oder nur mit einer geringen Anzahl von Ionen implantiert sind, werden sie durch den Ätzvorgang nicht entfernt Diesen Zustand stellt F i g. 3F dar.
G) Will man eine diffundierte Schicht des Typs P+ in denjenigen Abschnitt ausbilden, in dem in der Basiszone 24 der Basiskontakt gebildet wird, so wird ein P-Fremdstoff, beispielsweise Bor, nach dem bekannten Verfahren der Diffusion aus der Gasphase eindiffundiert, wodurch die eindiffundierten Schichten 88 und 89 des Typs P+ von gewünschter Tiefe entstehen. Diesen Zustand stellt F i g. 3G dar.
H) Sodann werden die Isolierschichtabschnitte 72 und 73 durch chemisches Ätzen entfernt. Diesen Zustand zeigt F i g. 3H.
I) Sodann wird ein Metall, wie' etwa Aluminium, Molybdän oder Wolfram von oben her aus der Dampfphase abgeschieden, und zwar bis zu einer Dicke von etwa 0,3 μπι. Die Abscheidung erfolgt auf den polykristallinen Anschlußkörpern 34 und 35, den als Basiskontaktbereichen dienenden Schichten 88 und 89 sowie anderen vorbestimmten Abschnitten. Dadurch daß die aus der Dampfphase abgeschiedene Metallschicht dünner als die kegelstumpfförmigen polykristallinen Anschlußkörper 34 und 35 gewählt wird, sind die Seitenflächen dieser polykristallinen Anschlußkörper 34 und 35 während des Abscheidevorganges abgeschirmt, so daß sich das Metall an diesen Seitenflächen nicht ablagert. Folglich sind die Kollektor-Anschlußelektrode 39 und die Basis-Anschlußelektrode 41, 42 sowie ferner die Basis-Anschlußelektrode 41, 42 und die Emitter-Anschlußelektrode 40 in vertikaler Richtung mit Abstand zueinander angeordnet Diese Abstände werden automatisch bestimmt durch den Höhenunterschied der Schultern, die rings um die Kollektor- und Emitter-Anschlußelektroden 39 und 40 ausgebildet worden sind. Aus diesem Grunde kann die Arbeitsgenauigkeit bei der Bildung der Elektroden um eine Größenordnung niedriger als bei bekannten Bauweisen sein. Die nicht erwünschten Metallschichtabschnitte werden durch bekanntes Photoätzen entfernt. Es entsteht somit eine integrierte Schaltungsanordnung mit einem bipolaren Transistor, wie in F i g. 31 dargestellt ist. Anstatt die elektrisch leitfähigen Schichten aus Metall auszubilden, können andere elektrisch leitfähige Substanzen von oben aufgesprüht werden, um eine leitfähige Schicht auf dem polykristallinen Silizium zu bilden.
Beim vorstehend beschriebenen Ausführungsbeispiel wurde ein Silizium-Halbleiter als Substrat verwendet. Hingegen kann das Substrat auch aus anderen Halbleitern bestehen, wie etwa aus Germanium oder Galliumarsenid. Ferner kann man anstelie eines P-Substrates ein N-Substrat verwenden. Außerdem kann die in Fig.3E gezeigte schützende Isolierschicht 78 ausgebildet werden, nachdem man die Emitterdiffusion durchgeführt hat
Hierzu 4 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Integrierte Halbleiter-Schaltungsanordnung mit einem in einem monokristallinen Halbleitersubstrat (21) angeordneten bipolaren Transistor mit einer Kollektor- (23), einer Basis- (24) und einer Emitterzone (25), die durch Eindiffundieren von Fremdstoffen in eine Oberfläche des Halbleitersubstrats (21) gebildet sind, mit kegelstumpfförmigen Anschlußkörpern (34,35) aus polykristallinem Halbleitermaterial, die auf wenigstens einer der Transistorzonen (23, 25) aufsitzen und durch entsprechende Ausnehmungen einer die genannte Oberfläche des Halbleitersubstrats bedeckenden ersten Isolierschicht (33) hindurchragen und auf deren nach außen ragenden Grenzflächen Anschlußelektroden (39,40) zur elektrischen Kontaktierung der betreffenden Transistorzonen (23, 25) gebildet sind, dadurch gekennzeichnet,
daß die kegelstumpfförmigen Anschlußkörper (34, 35) mit ihren kleineren Grundflächen auf der Kollektorzone (23) bzw. der Emitterzone (25) aufsitzen, daß die Mantelflächen der kegelstumpfförmigen Anschlußkörper (34, 35) von einer zweiten Isolierschicht (36 bzw. 37) bedeckt sind und daß die Höhe der mit der Kollektorzone (23) bzw. der Emitterzone (25) verbundenen kegelstumpfförmigen Anschlußkörper (34 bzw. 35) größer ist als die Dicke der zur Kontaktierung der Basiszone (24) dienenden Anschlußelektrode (41,42) derart, daß die Anschlußelektroden (39, 40) der Kollektorbzw. Emitterzone (23, 25) einerseits und die Anschlußelektrode (41,42) der Basiszone (24) andererseits in vertikaler Richtung mit Abstand zueinander angeordnet sind.
2. Verfahren zum Herstellen einer integrierten Halbleiter-Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
daß die Kollektorzone (23) und die Basiszone (24) durch Diffusion mit Fremdstoffen nach vorbestimmten Mustern ausgebildet werden, daß die erste Isolierschicht (33) auf der Oberfläche des Halbleitersubstrats (21) mit Ausnahme derjenigen Abschnitte ausgebildet wird, auf welchen die Emitteranschlußelektrode (40) und die Kollektoranschlußelektrode (39) angeordnet werden sollen, daß auf der ersten Isolierschicht (33) eine erste polykristalline Halbleiterschicht (68) ausgebildet wird, die mit einem Fremdstoff mit hoher Konzentration dotiert ist, daß auf der ersten polykristallinen Halbleiterschicht (68) eine zweite poiykristalline Halbleiterschicht (69) ausgebildet wird, die nicht mit Fremdstoffen dotiert ist, daß die erste und die zweite polykristalline Halbleiterschicht (68, 69) nach vorbestimmten Mustern geätzt werden, um erste und zweite umgekehrt kegelstumpfförmige Anschlußkörper (34, 35) auf der Kollektorzone (23) bzw. auf der Basiszone (24) auszubilden, daß der Fremdstoff in der ersten polykristallinen Halbleiterschicht (68) in die zweite poiykristalline Halbleiterschicht (69) diffundiert wird, um die erste und die zweite polykristalline Halbleiterschicht zu einer gleichförmigen Schicht zu integrieren, wobei außerdem der Fremdstoff in die Basiszone (24) zur Erzeugung einer Emitterzone (25) diffundiert wird, daß Abschnitte (36a, 366, 37a, 37 b) der zweiten Isolierschicht (78) auf den Seitenflächen der ersten und zweiten Anschlußkörper (34,35) und den innerhalb deren horizontaler Projektion liegenden Bereichen der Oberfläche des Halbleitersubstrats (21) ausgebildet werden, daß die Kollektoranschlußelektrode (39) und die Emitteranschlußelektrode (40) auf den ersten bzw. zweiten Anschlußkörpern (34, 35) ausgebildet werden,
und daß die Basis-Anschlußelektrode (41,42) auf der Basiszone (24) ausgebildet wird
ίο 3. Verfahren nach Anspruch 2, gekennzeichnet
durch folgende Verfahrensschritte zum Ausbilden der umgekehrt kegelstumpfförmigen polykristallinen Anschlußkörper (34,35):
DE2633714A 1975-07-28 1976-07-27 Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung Expired DE2633714C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50091090A JPS5215262A (en) 1975-07-28 1975-07-28 Semiconductor device and its manufacturing method

Publications (2)

Publication Number Publication Date
DE2633714A1 DE2633714A1 (de) 1977-02-03
DE2633714C2 true DE2633714C2 (de) 1984-12-06

Family

ID=14016812

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2633714A Expired DE2633714C2 (de) 1975-07-28 1976-07-27 Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung

Country Status (7)

Country Link
US (1) US4128845A (de)
JP (1) JPS5215262A (de)
CA (1) CA1042559A (de)
DE (1) DE2633714C2 (de)
FR (1) FR2319978A1 (de)
GB (1) GB1514370A (de)
NL (1) NL180264C (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5351985A (en) * 1976-10-22 1978-05-11 Hitachi Ltd Semiconductor wiring constitution
NL7703941A (nl) * 1977-04-12 1978-10-16 Philips Nv Werkwijze ter vervaardiging van een halfgelei- derinrichting en inrichting, vervaardigd door toepassing van de werkwijze.
US4160991A (en) * 1977-10-25 1979-07-10 International Business Machines Corporation High performance bipolar device and method for making same
US4190466A (en) * 1977-12-22 1980-02-26 International Business Machines Corporation Method for making a bipolar transistor structure utilizing self-passivating diffusion sources
NL190710C (nl) * 1978-02-10 1994-07-01 Nec Corp Geintegreerde halfgeleiderketen.
US4236122A (en) * 1978-04-26 1980-11-25 Bell Telephone Laboratories, Incorporated Mesa devices fabricated on channeled substrates
JPS577959A (en) * 1980-06-19 1982-01-16 Toshiba Corp Semiconductor device
US4446613A (en) * 1981-10-19 1984-05-08 Intel Corporation Integrated circuit resistor and method of fabrication
JPS6080267A (ja) * 1983-10-07 1985-05-08 Toshiba Corp 半導体集積回路装置の製造方法
JPH0719838B2 (ja) * 1985-07-19 1995-03-06 松下電器産業株式会社 半導体装置およびその製造方法
US4922318A (en) * 1985-09-18 1990-05-01 Advanced Micro Devices, Inc. Bipolar and MOS devices fabricated on same integrated circuit substrate
US4883772A (en) * 1986-09-11 1989-11-28 National Semiconductor Corporation Process for making a self-aligned silicide shunt
US4904980A (en) * 1988-08-19 1990-02-27 Westinghouse Electric Corp. Refractory resistors with etch stop for superconductor integrated circuits
US6060375A (en) * 1996-07-31 2000-05-09 Lsi Logic Corporation Process for forming re-entrant geometry for gate electrode of integrated circuit structure
US5895960A (en) * 1996-09-03 1999-04-20 Lucent Technologies Inc. Thin oxide mask level defined resistor
US7208361B2 (en) * 2004-03-24 2007-04-24 Intel Corporation Replacement gate process for making a semiconductor device that includes a metal gate electrode

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1154201B (de) * 1960-06-28 1963-09-12 Intermetall Verfahren zur gleichzeitigen Kontaktierung von zahlreichen Halbleiterbauelementen
US3519901A (en) * 1968-01-29 1970-07-07 Texas Instruments Inc Bi-layer insulation structure including polycrystalline semiconductor material for integrated circuit isolation
US3756877A (en) * 1970-10-05 1973-09-04 Tokyo Shibaura Electric Co By dielectric material method for manufacturing a semiconductor integrated circuit isolated
US3738880A (en) * 1971-06-23 1973-06-12 Rca Corp Method of making a semiconductor device
US3780359A (en) * 1971-12-20 1973-12-18 Ibm Bipolar transistor with a heterojunction emitter and a method fabricating the same
US3860836A (en) * 1972-12-01 1975-01-14 Honeywell Inc Stabilization of emitter followers
JPS5513426B2 (de) * 1974-06-18 1980-04-09

Also Published As

Publication number Publication date
US4128845A (en) 1978-12-05
FR2319978A1 (fr) 1977-02-25
FR2319978B1 (de) 1978-12-15
DE2633714A1 (de) 1977-02-03
JPS5215262A (en) 1977-02-04
NL7608309A (nl) 1977-02-01
NL180264C (nl) 1987-01-16
CA1042559A (en) 1978-11-14
NL180264B (nl) 1986-08-18
GB1514370A (en) 1978-06-14

Similar Documents

Publication Publication Date Title
DE2745857C2 (de)
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2618445C2 (de) Verfahren zum Herstellen eines bipolaren Transistors
DE2615754C2 (de)
DE2928923C2 (de)
DE2125303A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2449012C2 (de) Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE2617482A1 (de) Verfahren zur dielektrischen isolation integrierter halbleiteranordnungen
EP0028786B1 (de) Ionenimplantationsverfahren
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE2752335B2 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE2930780C2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
DE2532608A1 (de) Monolithisch integrierte schaltung und planardiffusionsverfahren zur herstellung
DE2657822C2 (de)
DE1927645A1 (de) Verfahren zur Herstellung eines Halbleiterelements
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE2139631B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist

Legal Events

Date Code Title Description
D2 Grant after examination
8363 Opposition against the patent
8327 Change in the person/name/address of the patent owner

Owner name: NIPPON TELEGRAPH AND TELEPHONE CORP., TOKIO/TOKYO,

8328 Change in the person/name/address of the agent

Free format text: WENZEL, H., DIPL.-ING., 2000 HAMBURG KALKOFF, H., DIPL.-ING. WREDE, H., DIPL.-ING., PAT.-ANW., 5810WITTEN

8365 Fully valid after opposition proceedings