DE2532608A1 - Monolithisch integrierte schaltung und planardiffusionsverfahren zur herstellung - Google Patents

Monolithisch integrierte schaltung und planardiffusionsverfahren zur herstellung

Info

Publication number
DE2532608A1
DE2532608A1 DE19752532608 DE2532608A DE2532608A1 DE 2532608 A1 DE2532608 A1 DE 2532608A1 DE 19752532608 DE19752532608 DE 19752532608 DE 2532608 A DE2532608 A DE 2532608A DE 2532608 A1 DE2532608 A1 DE 2532608A1
Authority
DE
Germany
Prior art keywords
diffusion
base
planar
circuit part
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752532608
Other languages
English (en)
Other versions
DE2532608C2 (de
Inventor
Lothar Dipl Phys Blossfeld
Wolfgang Kraft
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE19752532608 priority Critical patent/DE2532608C2/de
Priority to NL7607540A priority patent/NL7607540A/xx
Priority to IT2524276A priority patent/IT1068568B/it
Priority to FR7621825A priority patent/FR2319197A1/fr
Priority to JP8771876A priority patent/JPS52115673A/ja
Publication of DE2532608A1 publication Critical patent/DE2532608A1/de
Application granted granted Critical
Publication of DE2532608C2 publication Critical patent/DE2532608C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H01L27/0244—I2L structures integrated in combination with analog structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate

Description

Deutsche ITT Industries GmbH W. Kraft et al 15-11
78 Freiburg, Hans-Bunte-Str. 19 Go/kn
21. Juli 1975
DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG
FREIBURG I. BR.
Monolithisch integrierte Schaltung und Planardiffusionsverfahren zur Herstellung
Die Erfindung beschäftigt sich mit der monolithischen Integration
2
einer I L-Schaltung mit mindestens einem bipolaren Analogschaltungsteil, wie sie aus der Zeitschrift "Valvo-Berichte", Band XVIII, Heft 1/2 (April 1974), Seiten 215 bis 216, bekannt war. Eine solche Integration wird bekanntlich durch das Planardiffusionsverfahren mit sechs Maskierungsscnritten vorgenommen.
Da Analogschaltungen bekanntlich mit relativ hohen Versorgungsspannungen betrieben werden, sind epitaktische Schichten hohen spezifischen Widerstandes (beispielsweise 2 bis 3 XLcm) und relativ großer Dicke (ca. 15 ,um) erforderlich. Dabei sind aber die für
2 '
die I L-Schaltung erforderlichen Stromverstärkungen der Transistoren, deren Kollektoren bekanntlich an der Halbleiteroberfläche liegen, schwer zu realisieren.
609884/0634
857 W. Kraft et al 15-11
Der Erfindung liegt die Aufgabe zugrunde, im I L-Teil eine relativ hohe Stromverstärkung (B = —c = 20 bis 200) bei hoher
1B
Grenzfrequenz ohne Verminderung der Spannungsfestigkeit im Analogschaltungsteil zu realisieren.
Diese Aufgabe wird er findung s gemäß durch die im kennzeichnenden Teil des anliegenden Anspruchs 1 genannte Ausbildung gelöst.
Das Planardiffusionsverfahren zum Herstellen der monolithisch integrierten Schaltung nach der Erfindung zeichnet sich erfindungsgemäß durch die im kennzeichnenden Teil des anliegenden Anspruchs genannten Verfahrensmaßnahmen aus. Vorteilhafte Weiterbildungen finden sich in den übrigen Unteransprächen.
Bei dem Planardiffusionsverfahren mach der Erfindung kann beispielsweise das Dotierungsmaterial des anderen Leitungstyps nach dem Aufbringen vordiffundiert werden oder auch durch eine Ionenimplantation eingebracht werden.
Beim Planardiffusionsverfahren zum Herstellen der monolithisch integrierten Schaltung nach der Erfindung werden die Diffusionen entsprechend der geforderten Spannungsfestigkeit der Transistoren des bipolaren Analogschaltungsteils in eine Epitaxschicht entsprechender Dicke und Störstellenkonzentration eingebracht. Vorzugsweise wird eine Dicke der Epitaxschicht von größer als 5 ,um, beispielsweise im Bereich von 5 ,um bis etwa 2O ,um, gewählt. Im allgemeinen ist ein spezifischer Widerstand der Epitaxschicht von mehr als 1_0.cm erforderlich.
Durch das Planardiffusionsverfahrert nach der Erfindung werden entsprechend den unterschiedlichen Dotiertmgskonzentrationen der Flächenteile innerhalb der Berandungen. der noch zu diffundierenden Kollektoren und der Flächenteile neben diesen noch zu diffundieren-
2
den Kollektoren im I L·
licher Dicke erhalten.
den Kollektoren im I L-Schaltungsteil Basiszonenteile unterschied-
609884/0634
857 W. Kraft et al 15-11
Die Merkmale der monolithisch integrierten Schaltung nach der Erfindung ergeben sich aus der folgenden Beschreibung eines Ausführungsbeispiels des Planardiffusionsverfahrens nach der Erfindung, welches anhand der Zeichnung erläutert wird, deren Fig. 1 bis 9 ausschnittsweise Ansichten senkrecht zur Oberflächenseite
2 eines plattenförmigen Halbleiterkörpers mit einem I L-Schaltungsteil A und einem bipolaren Analogschaltungsteil B und die aufeinanderfolgenden Arbeitsprozesse des Planardiffusionsverfahrens nach der Erfindung betreffen. Beide Schaltungsteile können eine beliebige Anzahl von Planartransistoren enthalten.
Das Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung nach der Erfindung geht aus von einer Anordnung gemäß der Fig. 1 mit einer Epitaxschicht 6 des einen Leitungstpys auf einem Substrat 13, vorzugsweise in Form einer Halbleiterplatte, des anderen Leitungstpys. In das Halbleitersubstrat 13 können vor dem Aufbringen der Epitaxschicht 6 relativ hoch dotierte Zwischenschichten 14 vom Leitungstyp der Epitaxschicht 6 in bekannter Weise eindiffundiert werden.. Durch die
Epitaxschicht 6 ist eine den Teil A der I L-Schaltung und den bipolaren Analogschaltungsteil B trennende Isolationszone 1 eingebracht worden. Auf der Halbleiteroberfläche befindet sich eine geschlossene Schicht aus einem für die Diffusionsmaskierungsschicht 2 des Planardiffusionsverfahrens geeigneten Material, beispielsweise aus Siliciumdioxid. Vorzugsweise wird Silicium als Material für das Substrat 13 und die Epitaxschicht 6 gewählt.
Anschließend werden gemäß der Fig. 2 entsprechend dem Planardiffusionsverfahren nach der Erfindung in der Diffusionsmaskierungsschicht 2 die Öffnungen 10 und 12 für die Diffusion sämtlicher weiteren Basiszonen 3 mit 3a und 4 (vgl. Fig. 7 und 9) des anderen Leitungstyps hergestellt.
6 09884/0634
Fl 857 W. Kraft et al 15-11
2 Danach werden die Basisdiffusionsöffnungen 10 des I L-Schaltungsteils A bis auf die Flächenteile der noch zu diffundierenden Kollektoren 22 (Vgl. Fig. 9) mit einer Maskierungsschicht 5 solcher Dicke geschlossen, daß während einer folgenden Behandlung mit einem Ätzmittel zum Entfernen überschüssigen Dotierungsmaterials nach dem Aufbringen von Dotierungen des anderen Leitungstyps zum Herstellen der Basiszonen das Halbleitermaterial innerhalb der
Basisdiffusionsöffnungen 10 des I L-Schaltungsteils A wieder freigelegt werden kann. Dies erfolgt beim Planardiffusionsverfahren nach der Erfindung dadurch, daß zunächst gemäß der Fig. 3 sämtliche Öffnungen 10, 11 und 12 beispielsweise durch thermische Oxydation wieder mit einer Maskierungsschicht 5 der genannten Dicke geschlossen werden. Danach wird die Maskierungsschicht 5 innerhalb der für die Diffusion der Basiszonen 4 des bipolaren Analogschaltungsteils vorgesehenen Öffnungen 12 beseitigt, die für die Diffusion der Injektorzonen vorgesehenenen Diffusionsöffnungen 11 geöffnet und die Diffusionsöffnungen der Basisteilzonen 3a neben den Flächenteilen
2 der noch zu diffundierenden Kollektorzonen 22 im I L-Schaltungsteil A innerhalb der Basisdiffusionsöffnungen 10 durch Anwendung der allgemein bekannten photolithographischen Ätzprozesse hergestellt. Damit wird die Struktur gemäß der Fig. 4 erhalten.
Anschließend wird Dotierungsmaterial des anderen Leitungstyps mit einer ersten Konzentration über die gesamte freiliegende Oberfläche der Anordnung aufgebracht, vordiffundiert und danach die gesamte Anordnung mit einem Ätzmittel zum Entfernen des überschüssigen Dotierungsmaterials auf der Diffusionsiaaskierungsschicht 2 behandelt, beispielsweise durch Eintauchen in ein flüssiges Ätzmittel. Aufgrund .der besonders gewählten Dicke der Maskierungsschicht 5 werden dabei gleichzeitig die in der Dxffusionsmaskierungsschicht 2 vorhandenen Öffnungen 10 im Teil des I L-Schaltungsteils A unter Freilegung der gesamten innerhalb der Bewandung der Öffnungen 10 befindlichen Halbleiteroberfläche geöffnet. Danach ergibt sich eine Anordnung
609884/0634 - 5 -
Fl 857 W. Kraft et al 15-11
gemäß der Fig. 5 mit freiliegenden Ha IbI? Λ-ΐ erober flächen innerhalb der Öffnungen 10, 11 and. \2 sowie Vcräifrusionsschichten ".". im bipolaren Analogschaltungsteil B. Außerdem werden Vordiff\s ionsschichten 15a neben den F'.ächenteilen der noch herzustellenden Kollektorzonen 22 und innerhalb der für die Diffusion:- der Injektorzone vorgesehenen Öffnungen 11 erhalten.
Anschließend wird Dotierungsmaterial des anderen Leitungst-'ps mit einer zweiten kleineren Konzentration als die erste Konzentration auf die obere freiliegende Oberfläche ausgebracht. Dies ka:m aus der Gasphase oder durch Ionenimplantation erfolgen. Dann fc-.:m auch dieses Dotierungsmaterial des ar;5e-en Leitern ,-^typs ve diffundiert worden, so daß eine Anordnung gamä,3 dar Fig. 6 mit v-iter expandierten Vordiffusionsschichten 15, 15a und 15b und wf-vteren Vordiffusionsschichten 16 innerhalb der Perandung der roch zu diffundierenden Koliektorzonen 22 zur Herstellung der Basisteilzonen erhalten wird.
Besonders günstige Dotierungskonzentrationen ergeben sich, wenn das Dotierungsmaterial des anderen Leitungstyps mit einer solchen ersten Konzentration aufgebracht wird, daß nach der zweiten Aufbringung mit der zweiten geringeren Konzentration und Vordiffusion des Dotierungsmaterials ein Flächenvriderstand von 30 bis 50 SX/ Q erhalten wird. Besonders günstige B-Werte werden erhalten, wenn das Dotierungsmaterial des anderen Leitungstyps mit einer solchen zweiten Konzentration aufgebracht wird, daß nach der Vordiffusion sich ein Flächenwiderstand von 65 bis 10O_d/O ohne Berücksichtigung des mit der ersten Konzentration aufgebrachten Dotierungsmaterials ergbit.
Anschließend erfolgt beim Planardiffusionsverfahren nach der Er-
findung die eigentliche Basisdiffusion sowohl im I L-Schaltungsteil A als auch im bipolaren Analogschaltungsteil B gleichzeitig, wobei eine Anordnung gemäß der Fig. 7 mit den Basisteilzonen 3a und
609884/0634
Fl 857 W. Kraft et al 15-11
3b, den Injektorzonen 16 im I L-Schaltungsteil A und den Basiszonen 4 im bipolaren Analogschaltungsteil B erhalten wird. Dabei werden die öffnungen 10, 11 und 12 in der Diffusionsmaskierungsschicht 2 wieder geschlossen. Die dickeren Basiszonenteile 3a erstrecken sich danach in die Epitaxschicht 6 von der oberen Oberflächenseite her in eine solche Tiefe wie die Tiefe der Basiszone 4 des Planartransistors bzw. der Basiszonen der Planartransistoren im bipolaren Analogschaltungsteil B beträgt.
In bekannter Weise wird danach die sogenannte Emitter-Diffusion durchgeführt, während der gleichzeitig die Emitterzonen 21 mit den Kollektoranschlußzonen 23 im bipolaren Analogschaltungsteil B sowie die Kollektorzonen 22 mit den Emitteranschlußzonen 26 im
2
I L-Schaltungsteil gemäß der Fig. 9 diffundiert werden. Zu diesem Zweck werden vorher, wie die Fig. 8 veranschaulicht, unter Anwendung des bekannten photo lithographischen Ätzverfahrens in der Diffusionsmaskierungsschicht 2 die Diffusionsöffnungen 18, 19, 20, und 25 hergestellt.
Es wurde festgestellt, daß beim Verfahren nach der Erfindung zur Erzielung besonders günstiger Werte der Unterschied der Basiszonenkonzentrationen zwischen dem bipolaren Analogschaltungsteil B
2
und dem I L-Schaltungsteil A so einzustellen ist, daß nach der
2 Emitterdiffusion die Transistoren des Teils der I L-Schaltung A ein ü_„„ von mindestens 0,7 V besitzen bzw. der U_,„ -Wert dieser
Ibo ChO
Planartransistoren deutlich kleiner ist als der entsprechende Wert des bipolaren Analogschaltungsteils B. Dabei bedeutet U_ die
VXjO
Knickspannung in der ü„„ /I -Kennlinie. Diese Regel dient zur Ein-
ChO C
,stellung und zur Kontrolle der beiden Konzentrationen des einzubringenden Dotierungsmaterials.
Das Planardiffusionsverfahren nach der Erfindung ist naturgemäß
2 anwendbar zur monolithischen Integration einer I L-Schaltung mit jeder beliebigen Anzahl von Transistoren, sowohl im Teil der
2
I L-Schaltung A als auch im bipolaren Analogschaltungsteil B.
809884/0634

Claims (11)

mm J mm FI 857 W. Kraft et al 15-11 Patentansprüche r 2
1. j Monolithisch integrierte Schaltung mit einem I L-Schaltungs-
—"^ teil und einem bipolaren Analogschaltungsteil/ der einschließ-
2 lieh der Zonen der Planartransistoren des I L-Schaltungsteils in einer von mindestens einer Isolationszone durchdrungenen Epitaxschicht des einen Leitungstyps auf einem Substrat des anderen Leitungstyps angeordnet ist, dadurch gekennzeichnet, daß die sich in die Epitaxschiciit (6) erstreckende Basiszone des anderen Leitungstyps mindestens eines der Planartransi-
stören des I L-Schaltungsteils (A) aus einem dünneren Basiszonenteil (3) unter den Kollektorzonen (22) und einem sich neben den Kollektorzonen (22) in die Epitaxschicht (6) erstreckenden dickeren Basiszonenteil (3a) besteht.
2. Monolithisch integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der dickere Basiszonenteil (3a) sich in eine Tiefe der Epitaxschicht (6) entsprechend der Basiszone (4) des Planartransistors bzw. der Basiszonen der Planartransistoren im Analogschaltungsteil (B) erstreckt.
3. Monolithisch integrierte Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Dicke der Epitaxschicht (6) mehr als 5 ,um beträgt.
4. Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,
daß nach der Diffusion der Isolationszone (1) in der Diffusionsmaskierungsschicht (2) die Öffnungen (1O7 12) für
609884/0634
_ R —
Fl 857 W. Kraft et al 15-11
sämtliche weiteren Basiszonen (3, 3a; 4) hergestellt werden,
2 daß danach die Basisdiffusionsöffnungen (10) des I L-Schaltungsteils (A) bis auf die Tlächenteile der noch zu diffundierenden Kollektoren mit einer Maskierungsschicht (5) solcher Dicke geschlossen werden, daß während einer Behandlung mit einem Ätzmittel zum Entfernen überschüssigen Dotierungsmaterials nach dem Aufbringen von Dotierungen des anderen Leitungstpys das Ha3JbIeitermaterial innerhalb der Basisdiffusionsöffm
freigelegt werden kann,
der Basisdiffusionsöffnungen (10) des I L-Schaltungsteils (A)
daß Dotierungsmaterial des anderen Leitungstyps mit einer ersten Konzentration aufgebracht und vordiffundiert wird,
daß dann die Basisdiffusionsöffnimgen (10) des I L-Schaltungsteils (A) durch Behandlung mit dem Ätzmittel geöffnet werden,
daß danach Dotierungsmaterial des anderen Leitungstyps mit einer zweiten kleineren Konzentration als die erste Konzentration aufgebracht wird
und daß schließlich die Basiscliffusion des I L-Schaltungsteils (A) gleichzeitig mit der des bipolaren Analogschaltungsteils (B) vor der Emitterdiffusion durchgeführt wird.
5. Planardiffusionsverfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Dotierungsmaterial des anderen Leitungstyps mit einer zweiten kleineren Konzentration als die erste Konzentration durch Ionenimplantation aufgebracht wird.
609884/0634
Fl 857 W. Kraft et al 15-11
6. Planardiffusionsverfahren nach den Ansprüchen 4 oder 5, dadurch gekennzeichnet, daß Dotierungsmaterial des anderen Leitungstyps mit einer solchen ersten Konzentration aufgebracht wird, daß nach der zweiten Aufbringung mit der zweiten geringeren Konzentration und Vordiffusion ein Flächenwiderstand von 30 bis 50 SX / Q erhalten wird.
7. Planardiffusionsverfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß Dotierungsmaterial des anderen Leitungstyps mit einer solchen zweiten Konzentration aufgebracht wird, daß nach einer Vordiffusion ohne Berücksichtigung des mit der ersten Konzentration aufgebrachten Diffusionsmaterials ein Flächenwiderstand von 65 bis 110i"l/ D erhalten wird.
8. Planardiffusionsverfahren nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß die Diffusionen in eine Epitaxschicht mit einer Dicke und Störstellenkonzentration entsprechend der geforderten Spannungsfestigkeit der Transistoren des bipolaren Analogschaltungsteils (B) eingebracht werden.
9. Planardiffusionsverfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Diffusionen in eine Epitaxschicht mit einem spezifischen Widerstand von mehr als iXXcm eingebracht werden.
10. Planardiffusionsverfahren nach einem der Ansprüche 4 bis 9, dadurch gekennzeichnet, daß der Unterschied der Basiskonzentrationen zwischen dem Analogschaltungsteil (B) und dem Teil der
2
I L-Schaltung (A) so gewählt wird, daß nach der Emitterdiffu-
2
sion der Transistor des Teils der I L-Schaltung (A) ein zwischen 0,7 und dem U -Wert des Transistors des Analogschaltungsteils (B) besitzt.
- 10 -
609884/0634
Fl 857 W. Kraft et al 15-11
11. Planardiffusionsverfahren nach einem der Ansprüche 4 bis 10, dadurch gekennzeichnet, daß nach Durchführung der Diffusionen von Basiszonen und Emitterzonen im Bipolarteil (B) ein Flächenwiderstand von 120 bis 180 TL/ Q und in den Basiszonen
2
des I L-Schaltungsteils (A) ein Flächenwiderstand von 220 bis 300Sl/O erhalten wird.
609884/0634
Leerseite
DE19752532608 1975-07-22 1975-07-22 Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung Expired DE2532608C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19752532608 DE2532608C2 (de) 1975-07-22 1975-07-22 Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung
NL7607540A NL7607540A (nl) 1975-07-22 1976-07-08 Monolithisch geintegreerde schakeling en werkwijze voor de vervaardiging daarvan.
IT2524276A IT1068568B (it) 1975-07-22 1976-07-13 Circuito integrato monolitico e procedimento di diffusione planare per la produzione dello stesso
FR7621825A FR2319197A1 (fr) 1975-07-22 1976-07-16 Circuit integre en logique a injection
JP8771876A JPS52115673A (en) 1975-07-22 1976-07-22 Monolithic ic and method of producing same by planar diffusion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752532608 DE2532608C2 (de) 1975-07-22 1975-07-22 Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung

Publications (2)

Publication Number Publication Date
DE2532608A1 true DE2532608A1 (de) 1977-01-27
DE2532608C2 DE2532608C2 (de) 1982-09-02

Family

ID=5952083

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752532608 Expired DE2532608C2 (de) 1975-07-22 1975-07-22 Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung

Country Status (4)

Country Link
DE (1) DE2532608C2 (de)
FR (1) FR2319197A1 (de)
IT (1) IT1068568B (de)
NL (1) NL7607540A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0008043A1 (de) * 1978-08-11 1980-02-20 Siemens Aktiengesellschaft Integrierter bipolarer Halbleiterschaltkreis
DE3137813A1 (de) * 1981-09-23 1983-03-31 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer halbleiteranordnung

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2710878A1 (de) * 1977-03-12 1978-09-14 Itt Ind Gmbh Deutsche Verfahren zum herstellen einer an der oberflaeche eines halbleiterkoerpers aus silicium liegenden zone einer monolithisch integrierten i hoch 2 l-schaltung
DE2715158A1 (de) * 1977-04-05 1978-10-19 Licentia Gmbh Verfahren zur herstellung mindestens einer mit mindestens einer i hoch 2 l-schaltung integrierten analogschaltung
US4157268A (en) * 1977-06-16 1979-06-05 International Business Machines Corporation Localized oxidation enhancement for an integrated injection logic circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1388169A (fr) * 1963-01-28 1965-02-05 Rca Corp Dispositifs semiconducteurs
DE2236897A1 (de) * 1971-08-02 1973-02-15 Western Electric Co Verfahren zur herstellung von halbleiterbauteilen

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1241809A (en) * 1967-11-06 1971-08-04 Hitachi Ltd A method for manufacturing a semiconductor device
US3962717A (en) * 1974-10-29 1976-06-08 Fairchild Camera And Instrument Corporation Oxide isolated integrated injection logic with selective guard ring
DE2453134C3 (de) * 1974-11-08 1983-02-10 Deutsche Itt Industries Gmbh, 7800 Freiburg Planardiffusionsverfahren
DE2507038C3 (de) * 1975-02-19 1980-01-24 Siemens Ag, 1000 Berlin Und 8000 Muenchen Inverser Planartransistor und Verfahren zu seiner Herstellung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1388169A (fr) * 1963-01-28 1965-02-05 Rca Corp Dispositifs semiconducteurs
DE2236897A1 (de) * 1971-08-02 1973-02-15 Western Electric Co Verfahren zur herstellung von halbleiterbauteilen

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Electronics vom 13. Dez. 1965, S. 81 bis 98 *
Valvo-Berichte, Bd. XVIII, H. 1/2 (April 1974), S. 215 bis 226 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0008043A1 (de) * 1978-08-11 1980-02-20 Siemens Aktiengesellschaft Integrierter bipolarer Halbleiterschaltkreis
DE3137813A1 (de) * 1981-09-23 1983-03-31 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer halbleiteranordnung

Also Published As

Publication number Publication date
FR2319197B1 (de) 1982-10-22
IT1068568B (it) 1985-03-21
DE2532608C2 (de) 1982-09-02
FR2319197A1 (fr) 1977-02-18
NL7607540A (nl) 1977-01-25

Similar Documents

Publication Publication Date Title
DE3841588C2 (de)
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE2414033C3 (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit selektiv auf einer Oberfläche eines Halbleitersubstrats angeordneten Schichten aus einem Oxid des Substratmaterials
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE2453134C3 (de) Planardiffusionsverfahren
DE2615754C2 (de)
DE2449012C2 (de) Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2265257C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2704647A1 (de) Widerstand mit gesteuert einstellbarer groesse
DE2422120B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0129045A1 (de) Verfahren zum Herstellen eines integrierten Isolierschicht-Feldeffekttransistors mit zur Gateelektrode selbstausgerichteten Kontakten
DE3012119A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
EP0028786B1 (de) Ionenimplantationsverfahren
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2532608A1 (de) Monolithisch integrierte schaltung und planardiffusionsverfahren zur herstellung
DE2157633A1 (de) Verfahren zur planaren diffusion von zonen einer monolithisch integrierten festkoerperschaltung
DE2139631C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2453528C2 (de) Maskierungsverfahren
DE3411960A1 (de) Verfahren zur selbstausrichtung einer doppelten schicht aus polykristallinem silicium mittels oxydation in einer integrierten schaltung
DE2419817A1 (de) Verfahren zur herstellung bipolarer transistoren

Legal Events

Date Code Title Description
D2 Grant after examination
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee