DE2422120B2 - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents
Verfahren zur Herstellung einer HalbleiteranordnungInfo
- Publication number
- DE2422120B2 DE2422120B2 DE2422120A DE2422120A DE2422120B2 DE 2422120 B2 DE2422120 B2 DE 2422120B2 DE 2422120 A DE2422120 A DE 2422120A DE 2422120 A DE2422120 A DE 2422120A DE 2422120 B2 DE2422120 B2 DE 2422120B2
- Authority
- DE
- Germany
- Prior art keywords
- metal layer
- silicon
- aluminum
- ions
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 238000000034 method Methods 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 60
- 239000002184 metal Substances 0.000 claims description 60
- 229910052710 silicon Inorganic materials 0.000 claims description 44
- 239000010703 silicon Substances 0.000 claims description 44
- 229910052782 aluminium Inorganic materials 0.000 claims description 29
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 29
- 150000002500 ions Chemical class 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 7
- JRBRVDCKNXZZGH-UHFFFAOYSA-N alumane;copper Chemical compound [AlH3].[Cu] JRBRVDCKNXZZGH-UHFFFAOYSA-N 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 235000012431 wafers Nutrition 0.000 description 15
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- -1 silicon ions Chemical class 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- 238000001704 evaporation Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052756 noble gas Inorganic materials 0.000 description 2
- 229910001415 sodium ion Inorganic materials 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/91—Controlling charging state at semiconductor-insulator interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung, bei dem auf ein Halbleiterplättchen
eine öffnungen aufweisende Isolationsschicht aufgebracht ist und sich auf dieser Isolationsschicht eine
Metallschicht befindet, die im Bereich der Öffnungen das Halbleitermaterial kontaktierende Elektroden bildet,
und bei dem durch Ionenimplantation Ionen in die Metallschicht implantiert werden, wobei die Ionenenergie
so gewählt wird, daß das Konzentrationsmaximum der implantierten Ionen in der Metallschicht zu liegen
kommt.
Aus der US-PS 36 82 729 ist bereits ein entsprechendes Verfahren bekannt, bei dem durch Implantation von
Edelgasionen die Fließspannung in der Metallschicht herabgesetzt wird. Bei einem anderen, aus der DE-OS
56 124 bekannten Verfahren werden Edelgasionen in eine Metallschicht implantiert, um durch Energieübertragung
Atome eines Elementes der Metallschicht in die darunterliegende Halbleiteroberfläche einzutreiben, mit
dem Ziel, die elektrischen Eigenschaften der Halbleiter-
■5 oberfläche zu ändern.
Das der Erfindung zugrundeliegende und bei der Herstellung von Halbleiteranordnungen häufig auftretende
Problem besteht darin, daß das Halbleitermaterial des Halbleiterplättchens in eine darauf aufgebrachte
ίο Metallschicht bzw. daß das Metall der Metallschicht in
das Halbleiterplättchen diffundiert, wenn die Halbleiteranordnung im weiteren Herstellungsverfahren
einer Wärmebehandlung auszusetzen ist Dieses Problem tritt also beispielsweise bei der Herstellung der
ι > ohmschen Kontakte mit dem Halbleiterplättchen auf. Ist beispielsweise ein in dem Halbleiterplättchen erzeugter
flacher Emitter-Basis-Obergang zu kontaktieren, so kann durch die genannten Diffusionsvorgänge dieser
Halbleiterübergang kurzgeschlossen werden. Derartige
2(1 Probleme wurden beispielsweise bei Halbleiteranordnungen
festgestellt, bei denen das Halbleiterplättchen aus Silizium und die Metallschicht aus Aluminium
besteht.
Es ist bereits aus dem US-Patent 33 82 568 ein
2> Verfahren bekannt, das der Lösung dieses Problems dient. Dabei wird Silizium auf eine Aluminium
enthaltende Metallschicht aufgedampft. Das Aufdampfen muß vcr der Ätzung der Metallschicht zur Bildung
der Elektroden erfolgen, da das Silizium nur auf die
in Oberfläche der Metallschicht aufgedampft werden
kann, um zu verhindern, daß es auf die Siliziumdioxidschicht aufgebracht wird, auf der sich die Metallschicht
befindet. Da es also erforderlich ist, dat5 das Silizium auf die Metallschicht aufgebracht wird, bevor die Metall-
ii schicht geätzt wird, muß zur Bildung der metallischen
Leitungen bzw. Elektroden eine aus dem Silizium und der Aluminium enthaltenden Metallschicht bestehende
Verbindung geätzt werden. Es hat sich gezeigt, daß die Kontrolle der Ätzung einer Verbindung aus Silizium und
in Aluminium oder aus Silizium und Aluminiiim-Kupfer
schwierig ist. In manchen Fällen ist es hierbei sogar erforderlich, ein zweistufiges Ätzverfahren anzuwenden.
Außerdem ist festzustellen, daß beim Aufdampfen
ti von Silizium auf eine Metallschicht, die Aluminium oder
Aluminium-Kupfer enthält, das Silizium im Vergleich zu Aluminium einen sehr niedrigen Dampfdruck aufweist.
Um also eine brauchbare Aufdampfrate für Silizium zu erhalten, ist es erforderlich, die Aufdampfquelle auf eine
in viel höhere Temperatur zu erhitzen als dies zum
Aufdampfen von Aluminium erforderlich ist. Als Folge dieser höheren Temperaturen ergibt sich eine Entgasung,
so daß Natriumionen in die Metallschicht und in die Siliziumdioxidschicht eindringen können. Bewegli-
vi ehe Ionen, wie beispielsweise Natriumionen, stellen
zwar bei bipolaren Transistorstrukturen kein wesentliches Problem dar, sie erzeugen jedoch bei Feldeffekt-Transistoren
Instabilitäten der Schwellspannung und parasitäre Leckströme zwischen einzelnen Elementen
Wi auf einem Halbleiterplättchen. Das Aufdampfen von
Silizium bringt aber auch die Nachteile mit sich, die aus Tiegelbrüchen, einer Reaktion des Siliziums mit
Sauerstoff und beispielsweise aus Heizdrahtbrüchen entstehen können. Diese Schwierigkeiten bringen in
hi jedem Falle eine Erhöhung der Kosten des Herstellungsverfahrens.
Bei dem letztgenannten Verfahren liegt der prozentuale Gewichtsanteil des Siliziums im Aluminium in der
Größenordnung von 2 bis 3%. Die Sättigungslöslichkeit des Siliziums im Aluminium ist jedoch 0,3% bei 4000C,
0,6% bei 4500C und 03% bei 500° C. Da die maximale,
realistische Prozeßtemperatur bei Halbleiteranordnungen nach dem Aufbringen des Siliziums auf die
Metallschicht bei 400° C liegt, ist lediglich ein prozentualer
Gewichtsanteil von 03% Silizium im Aluminium erforderlich. Bei Anwendung der bekannten Aufdampftechnik
bei dünnen Aluminiumschichten in der Größenordnung von 1 μιτι wären nur Siliziumschichten in einer
Dicke von stwa 3 nm erforderlich, um den erforderlichen
prozentualen Gewichtsanteil von 0,3% zu erhalten. Derartig dünne Siliziumschichten lassen sich jedoch
nicht kontrolliert aufdampfen.
Nachteilig beim Aufdampfen von Silizium auf Aluminium oder Aluminium-Kupfer ist, daß das
Kornwachstum der Schicht beeinflußt werden kann. Schließlich sei auf einen weiteren Nachteil hingewiesen,
den das bekannte Verfahren aufweist, wenn die Herstellung der Leiterzüge und Elektroden unter
Anwendung eines Elektronenstrahls in der sogenannten Abhebtechnik erfolgt. Dabei wird nach Belichtung und
Entwicklung des Fotolacks auf den Fotolack und die entwickelten Bereiche Aluminium aufgedampft. Aufgrund
der flächenmäßigen Ausbildung der entwickelten Gebiete des Fotolacks wird beim Aufdampfen der
Metallschicht das Metall im Bereich der entwickelten Gebiete vom Metallbereich des unentwickelte η Fotolacks
getrennt. Bei der Entfernung des Fotolacks wird damit das nicht benötigte Metall entfernt. Dabei
entstehen Leiterzüge mit sehr scharfen Abgrenzungen.
Wird nun dabei das bekannte Verfahren durch Aufdampfen von Silizium auf die Aluminiumschicht im
Bereich der entwickelten Gebiete angewandt, so kann infolge der beim Aufdampfen erforderlichen hohen
Temperatur der Fotolack schmelzen, was bereits bei einer Temperatur von etwa 1000C eintritt. Das würde
aber bedeuten, daß keine scharfen Abgrenzungen der erzeugten Leiterzüge erreicht werden könnten.
Es ist die der Erfindung zugrundeliegende Aufgabe, ein Verfahren anzugeben, das ein Eindringep eines
Metalls aus der Metallschicht in das Halbleiterplättchen verhindert und dabei die beschriebenen Nachteile des
bekannten Verfahrens nicht aufweist.
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß in die Metallschicht Ionen des Halbleitermaterials
in einer solchen Dosierung implantiert werden, daß der prozentuale Ge-vichtsanteil der implantierten
Ionen bei der maximalen Temperatur, der die Halbleiteranordnung während weiterer Verfahrensschritte auszusetzen ist, größer ist als der Gewichisanteil,
der der Sättigungslöslichkeit der implantierten Ionen im Material der Metallschicht entspricht.
Ein besonders vorteilhaftes Ausführungsbeispiel des Verfahrens besteht darin, daß das Konzentrat:onsmaximum
der implantierten Ionen an der Grenzfläche zwischen Metallschicht und Isolationsschicht und/oder
an der Grenzfläche zwischen Metallschicht und Halbleitermaterial erzeugt wird.
Weitere vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfahrens sind in den Unteransprüchen
niedergelegt.
Das erfindungsgemäße Verführen weist gegenüber dem in der Beschreibungseinleitung angegebenen
bekannten Verfahren mehrere beträchtliche Vorteile auf. Da eine selektiv maskierte lonenimplantataiion
durchgeführt werden kai.n, !■ .inn die Metallschicht
bereits vor der Durchführung der implantation ge:it/i
werden. Es werden also die mit dem Ätzen einer Verbindung aus beispielsweise Silizium und Aluminium
auftretenden Probleme vermieden. Durch Ionenimplantation läßt sich eine genaue bestimmbare Menge von
Silizium aufbringen, so daß dar Verfahren auch in Verbindung mit extrem dünnen Schichten durchführbar
ist. Mit Hilfe des erfindungsgemäßen Verfahrens läßt sich der Konzentrationsverlauf der implantierten Ionen
so festlegen, daß das Konzentrationsmaximum im für die Effektivität maßgeblichen Gebiet entsteht. Die
Erfindung wird anhand eines in der Zeichnung dargestellten Ausfuhrungsbeispiels im folgenden näher
erläutert. Es zeigt
F i g. 1 eine schematische Darstellung des Verlaufs der Siliziumkonzentration in einer Halbleiteranordnung,
F i g. 2 bis 4 einzelne Verfahrensschritte zur Herstellung eines Feldeffekt-Transistors.
Die Halbleiteranordnung 11 in Fig.! besteht aus einem Substrat 10 aus Silizium. Das Substrat 10 gehört
einem ersten Leitungstyp an, so daß es beispielsweise als Basis eines Transistors dienen kann. In dieses Substrat
ist eine als Emitter dienende Zone 12 des zweiten Leitungstyps eingebracht. Das Einbringen der Emitierzone
12 erfolgt beispielsweise durch Diffusion von Störstellen durch eine Öffnung in einer maskierenden
Isolationsschicht 14, die vorzugsweise aus Siliziumdioxid besteht. Die Oberfläche dieser Anordnung is! mit
einer Metallschicht 15 aus Aluminium oder Aluminium-Kupfer bedeckt.
Die schematisch eingezeichnete Kurve 16 zeigt den Konzentrationsverlauf über der Tiefe, der in diese
Anordnung mittels Ionenimplantation eingebrachten Siliziumionen, wobei der durch die Kurve 16 definierte
Konzentrationsverlauf durch die Energie bestimmt ist. mit der die Siliziumionen implantiert werden. Die
höchste Konzentration liegt vorzugsweise am Übergang zwischen der Metallschicht 15 und der Siliziumdioxidschicht
14. In dem Teil der Halbleiteranordnung 11.
in dem die Metallschicht 15 die Emitterzone 12 kontaktiert, liegt die maximale Konzentration in der
Grenzfläche zwischen der Metallschicht 15 und der Emitterzone 12. Auf diese Weise kann verhindert
werden, daß Aluminium aus der Schicht 15 in das Siliziumsubstrat 10 eindringt, denn aufgrund der in die
Metallschicnt 15 implantierten Siliziumionen zieht das Aluminium der Metallschicht 15 oberhalb der Siliziumdioxidschicht
14 keine Siliziumatome aus dem Substrat 10.
Die Konzentration der implantierten Siliziumionen in der Metallschicht 15 ist durch die Dosierung bestimmt.
Das heißt, wird bei einer gegebenen Schichtdicke die Dosierung erhöht, so erhöht sich der prozentuale
Gewichtsanteil von Silizium in der Me'allschicht 15.
Deshalb ist es lediglich erforderlich, die Dosierung so zu wählen, daß unter Berücksichtigung der Dicke der
Metallschicht 15 der angestrebte prozentuale Gewichtsanteil von Silizium in der Metallschicht 15 erzeugt wird.
Die Dosierung muß also mit größer werdender Dicke der Metallschicht 15 angehoben werden um den
gleichen Gewichtsanteil sicherzustellen. Der Gewichtsprozentanteil des Siliziums im Aluminium der Schicht 15
wird so festgelegt, daß er größer ist als der Gewichtsprozentanteil, der der Sättigungslöslichkeit
des Siliziums in Aluminium entspricht bei der maximalen Temperatur, der üe Halbleiteranordnung während
des Herstellungspr· . es ausgesetzt wird.
Die Anwendung des erfindungsgemäßen Verfahrens
bei der Herstellung eines Feldeffekttransistors 17 ist aus den P i g. 2 bis 4 zu ersehen. Der Feldeffekttransistor 17
weist ein Substrat 18 aus Silizium auf, in das als Source
und Drain zwei gegenüber dem Substrat entgegengcseut
dotierte Gebiete 19 eingebracht sind. Wie Fig. 2 zeigt, befindet sich auf dem Substrat 18 eine
Siliziumdioxidschicht 21, auf der wiederum eine Metallschicht 20 aus Aluminium oder Aluminium-Kupfer
aufgebracht ist.
Nach dem Aufbringen der Metallschicht 20 auf die Siliziumdioxidschicht 21 wird in einem Ätzpro.'.cß die
Metallschicht 20 an bestimmten Stellen entfernt, so daß lediglich die Elektroden 22, wie in Fig. 3 dargestellt,
erhalten bleiben. Anschließend werden, was durch die Pfeile 23 in Fig.4 angedeutet ist, durch implantation
Siliziumionen in die Metallelektroden 22 eingebracht. Dabei ist es erforderlich, eine entsprechende Maske
vorzusehen, mit deren Hilfe die Gebiete ausgewählt werden können, in denen Ionen implantiert werden
sollen.
Die folgenden, im einzelnen beschriebenen Herstellungsbeispiele dienen der Feststellung-der Brauchbarkeit
des erfindungsgemäßen Verfahrens.
In einem Halbleiterplättchen werden durch Diffusion von Arsen mit einer Oberflächenkonzentration von
1 χ 102n Atome/cmJ einzelne Emitter-Basis-Übergänge
mit einer Tiefe von etwa 0,5 μίτι hergestellt. Anschließend
wird auf die Oberfläche des Halbleiterplättchens eine Siliziumdioxidschicht mit einer Dicke von etwa
500 nm thermisch aufgewachsen. In den Bereichen der darunterliegenden Emitterzonen werden in dieser
Siliziumdioxidschicht Öffnungen freigelegt. Eine die Siliziumdioxidschicht und die darin befindlichen Löcher
überdeckende Aluminiumschicht mit einer Dicke von 500 nm stellt im Bereich der Löcher den leitenden
Kontakt zu den einzelnen Emitterzonen her. Zur Bildung entsprechender Elektroden wird die Aluminiumschicht
geätzt. Schließlich erfolgt die Implantation von Siliziumionen. Bei dem beispielsweise betrachteten
Versuch sind auf dem Halbleiterplättchen vier verschiedene Typen von Metallschichten vorgesehen, jeder der
vier unterschiedlichen Typen ist eine bestimmte Elementnummer zugeordnet, wobei jede Elementnummer
25 Elemente umfaßt.
Die Implantation der Siliziumionen in die Aluminiurnschicht
erfolgt mit einer Dosierung von 1.5x10'·"
Atomen/cm: bei einer Energie von 180 keV. Dabei erreicht man einen prozentualen Gewichtsanteil des
Sili7iumsvonO,5%.
Da die Sättigungslöslichkeit von Silizium in Aluminium 0.3 Gewichtsprozent bei 400°C, 0,6 Gewichtsprozent
bei 450°C und 0.8% bei 500°C beträgt, ist zu
erwarten, daß keines der Elemente Kurzschlüsse aufweist, wenn sie Temperaturen von nur 400° C
ausgesetzt werden. Bei Temperaturen von 450° C sind einige Kurzschlüsse zu erwarten, während bei 500° C zu
erwarten ist, daß sämtliche Elemente unbrauchbar werden.
Wie nachstehend gezeigt wird, ergeben die Prüfungen diese Ergebnisse. Dabei wird das Halbleiterplättchen
nach Durchführung der Implantation in einzelne Teile zerschnitten und während unterschiedlichen Zeiten
unterschiedlichen Temperaturen ausgesetzt Die Ergebnisse sind in der Tabelle I zusammengefaßt. Alle
Elemente, die einer Temperatur von 400° C bei einer Einwirkzeit von 1 Stunde und bei einer Einwirkzeit von
3 Stunden ausgesetzt waren, erwiesen sich als funktionstüchtig. Von den Elementen, die 1 Stunde lang
und 3 Stunden lang einer Temperatur von 450"C ausgesetzt waren, waren zwar die meisten, aber nicht
alle gut. Alle Elemente, die während einer Dauer von 1 Stunde einer Temperatur von 5000C ausgesetzt wurden,
waren nicht mehr funktionsfähig.
Die Tatsache, daß bei einzelnen Elementnummern die
Gesamtzahl der Elemente weniger als 25 ist, ist darauf zurückzuführen, daß die Elemente schon vor der
Wärmebehandlung geprüft wurden und daß dabei einige bereits Kurzschlüsse zeigten. Es wurden also nur
die vor der Wärmebehandlung funktionstüchtigen Elemente nach Durchführung der Ionenimplantation
geprüft.
Die Vorteile des erfindungsgemäßen Verfahrens ergeben sich aus einem Vergleich mit den Ergebnissen,
die erzielt werden, wenn ein identisch aufgebautes und vorbehandeltes Halbleiterplättchen in derselben Weise
g;eprüft wird, ohne daß jedoch der beschriebene Verfahrensschritt der Ionenimplantation vorgenommen
wird. Geprüft wurden zwei Halbleiterplättchen, wobei beim einen der Emitter-Basis-Übergang eine Tiefe von
Ό,5 μΐη und beim anderen eine Tiefe von 1,2 μιτι aufwies.
Eiine Ionenimplantation wurde bei diesen beiden Halbleiterplättchen also nicht vorgenommen. Wie sich
aus der Tabelle 11 ergibt, zeigten bereits sämtliche Elemente Kurzschlüsse, wenn sie während der Dauer
von 1 Stunde einer Temperatur von 4000C ausgesetzt
wurden. Durch Vergrößerung der Übergangstiefe auf 1,2 μιη konnte erreicht werden, daß bei einer Temperatur
von 400°C während einer Dauer von 1 Stunde nicht immer Kurzschlüsse auftraten. Das Element Nr. 1 war
sogar in allen Fällen funktionsfähig. Auch bei einer Temperatur von 400°C und einer Einwirkzeit von 3
Stunden waren einige gute Elemente festzustellen.
Auch bei den Vergleichs-Halbleiterplättchcn zeigten einige bereits Kurzschlüsse vor der Wärmebehandlung.
Halbleiterplättchen mit implantierten Silizium-Ionen
| I !le | Tide | Temp. | Zeil | Λη/iihl | (ie- | ClLlI |
| nient | des | C | (Std.) | Ci Ul | sailit- | |
| .. No. | C'ber- | iiiiAihl | ||||
| < /JIl) | 100 | |||||
| 1 | 0.5 | 41)0 | 1 | 23 | 23 | K)O |
| "■Μ 2 | 0.5 | 400 | I | 25 | 25 | K)O |
| Jl | 0.5 | 400 | 1 | 24 | 24 | K)O |
| 4 | 0.5 | 400 | 1 | 24 | 24 | K)O |
| 1 | 0.5 | 400 | 3 | 23 | 23 | 100 |
| 2 | 0,5 | 400 | 3 | 25 | 25 | 100 |
| ν-, 3 | 0.5 | 400 | 3 | 24 | 24 | Kit) |
| 4 | 0.5 | 400 | 3 | 24 | 24 | 92 |
| 1 | 0.5 | 450 | 1 | 23 | 25 | 88 |
| -ι | 0.5 | 450 | 1 | 21 | 24 | 96 |
| y, | 0,5 | 450 | 1 | 23 | 24 | 84 |
| hO 4 | 0.5 | 450 | I | 21 | 25 | 92 |
| I | 0,5 | 450 | 3 | 23 | 25 | 88 |
| 2 | 0.5 | 450 | 3 | 2! | 24 | 96 |
| Jl | 0,5 | 450 | 3 | 23 | 24 | 84 |
| 4 | 0,5 | 450 | 3 | 21 | 25 | O |
| ηϊ 1 | 0.5 | 500 | I | 0 | 24 | 0 |
| 2 | 0.5 | 500 | I | 0 | 25 | 0 |
| -ι Jt |
0.5 | 500 | I | 0 | 25 | 0 |
| 4 | 0.5 | 500 | 1 | 0 | 25 | |
| Tabelle | II | ( | Tiefe | Temp. | i | ohne implantierte | samt- | SiIi- | Il | 0 |
| 1 ( | Jes | c· | i | anzahl | 0 | |||||
| 2 ( | Über | ) | % | 0 | ||||||
| Vergleichs-Halbleiterplüttchen | 3 ( | ganges | Anzahl Ge- | Gut | 0 15 | |||||
| zium-lonen | 4 ( | μ/η) | Gut | 20 | 100 | |||||
| Ele | 1 | D,5 | 400 | 21 | 96 | |||||
| ment | 2 | ),5 | 400 | 22 | 30 | |||||
| No. | 3 | ),5 | 400 | 23 | 32 | |||||
| 4 | ),5 | 400 | 0 | 23 | 74 20 | |||||
| 1 | ,2 | 400 | 0 | 23 | 35 | |||||
| 2 | ,2 | 400 | 0 | 23 | 0 | |||||
| 3 | ,2 | 400 | 0 | 25 | 0 | |||||
| 4 | ,2 | 400 | 23 | 23 | ||||||
| ,2 | 400 | 22 | 23 | |||||||
| ,2 | 400 | 7 | 23 | |||||||
| ,2 | 400 : | 8 | 25 | |||||||
| ,2 | 4OO : | 17 | ||||||||
| 8 | ||||||||||
| Zeit | 0 | |||||||||
| Std.) | 0 | |||||||||
Als Ergebnis ist festzuhalten, daß durch die Implantation von Siüziumionen in die Metallschicht
auch bei sehr flachen Halbleiterübergängen Halbleiteranordnungen mit höchster Ausbeute erzielbar sind.
Außerdem zeigt sich, daß die Anwendung des erfindungsgemäßen Verfahrens bei Halbleiteranordnungen
mit relativ tiefen Halbleiterübergängen zwar nicht in jedem Falle erforderlich wäre, aber doch
sicherstellt, daß eine 100%ige Funktionssicherheit der entsprechend behandelten Halbleiteranordnungen gewährleistet
ist.
Bei den beschriebenen Verfahren wurden Siliziumionen in eine Aluminiumschicht implantiert. Es sei
jedoch darauf hingewiesen, daß man entsprechende Ergebnisse erhält, wenn die implantation in eine
Aluminium-Kupferschicht erfolgt, solange der prozentuale Gewichtsanteil des Siliziums in Aluminium
entsprechend festgelegt wird. Entsprechende Ergebnisse lassen sich auch erzielen, wenn anstelle des Siliziums
ein anderes Halbleitermaterial für das Halbleiterplättchen verwendet wird und dieses Halbleitermaterial die
Sättigungslösüchkeit mit der Metallschicht erreicht.
Hierzu 1 Blatt Zeichnungen
Claims (6)
1. Verfahren zur Herstellung einer Halbleiteranordnung, bei dem auf ein Halbleiterplättchen eine
öffnungen aufweisende Isolationsschicht aufgebracht ist und sich auf dieser Isolationsschicht eine
Metallschicht befindet, die im Bereich der Öffnungen das Halbleitermaterial kontaktierende Elektroden
bildet, und bei dem durch Ionenimplantation Ionen in die Metallschicht implantiert werden, wobei die
Ionenenergie so gewählt wird, daß das Konzentrationsmaximum der implantierten Ionen in der
Metallschicht zu liegen kommt, dadurch gekennzeichnet, daß in die Metallschicht (15; 22)
Ionen des Halbleitermaterials in einer solchen Dosierung implantiert werden, daß der prozentuale
Gewichtsariteil der implantierten Ionen bei der maximalen Temperatur, der die Halbleiteranordnung
(11; 17) während weiterer Verfahrensschritte
auszusetzen ist, größer ist als der Gewichtsanteil, der der Sättigungslöslichkeit der implantierten Ionen im
Material der Metallschicht (15; 22) entspricht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor der Durchführung der Ionenimplantation
zur Bildung der Elektroden (22) Teilbereiche der Metallschicht (20) entfernt werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Konzentrationsmaximum der
implantierten Ionen an der Grenzfläche zwischen Metallschicht (15) und Isolationsschicht (14) und/
oder an der Grenzfläche zwischen Metallschicht (15) und Halbleitermaterial (12) erzeugt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Halbleitermaterial
(10; 18) Silizium ist und daß die Metallschicht (15; 20) als das für die Wahl der Gewichtsanteile maßgebende
Metall Aluminium enthält.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Metallschicht (15; 20) aus
Kupfer-Aluminium besteht.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Metallschicht (15; 20) aus
Aluminium besteht.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US375278A US3871067A (en) | 1973-06-29 | 1973-06-29 | Method of manufacturing a semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2422120A1 DE2422120A1 (de) | 1975-01-23 |
| DE2422120B2 true DE2422120B2 (de) | 1981-07-02 |
| DE2422120C3 DE2422120C3 (de) | 1982-03-25 |
Family
ID=23480240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2422120A Expired DE2422120C3 (de) | 1973-06-29 | 1974-05-08 | Verfahren zur Herstellung einer Halbleiteranordnung |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US3871067A (de) |
| JP (1) | JPS5324300B2 (de) |
| CA (1) | CA1007763A (de) |
| DE (1) | DE2422120C3 (de) |
| FR (1) | FR2235483B1 (de) |
| GB (1) | GB1424959A (de) |
| IT (1) | IT1012364B (de) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51123562A (en) * | 1975-04-21 | 1976-10-28 | Sony Corp | Production method of semiconductor device |
| US4062720A (en) * | 1976-08-23 | 1977-12-13 | International Business Machines Corporation | Process for forming a ledge-free aluminum-copper-silicon conductor structure |
| US4402002A (en) * | 1978-04-06 | 1983-08-30 | Harris Corporation | Radiation hardened-self aligned CMOS and method of fabrication |
| US4313768A (en) * | 1978-04-06 | 1982-02-02 | Harris Corporation | Method of fabricating improved radiation hardened self-aligned CMOS having Si doped Al field gate |
| US4263605A (en) * | 1979-01-04 | 1981-04-21 | The United States Of America As Represented By The Secretary Of The Navy | Ion-implanted, improved ohmic contacts for GaAs semiconductor devices |
| US4412376A (en) * | 1979-03-30 | 1983-11-01 | Ibm Corporation | Fabrication method for vertical PNP structure with Schottky barrier diode emitter utilizing ion implantation |
| JPS5723221A (en) * | 1980-07-16 | 1982-02-06 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| US4373966A (en) * | 1981-04-30 | 1983-02-15 | International Business Machines Corporation | Forming Schottky barrier diodes by depositing aluminum silicon and copper or binary alloys thereof and alloy-sintering |
| GB2107744B (en) * | 1981-10-06 | 1985-07-24 | Itt Ind Ltd | Making al/si films by ion implantation; integrated circuits |
| JPS58186967A (ja) * | 1982-04-26 | 1983-11-01 | Toshiba Corp | 薄膜半導体装置の製造方法 |
| JPH0750696B2 (ja) * | 1987-12-14 | 1995-05-31 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JPH0750697B2 (ja) * | 1989-02-20 | 1995-05-31 | 株式会社東芝 | 半導体装置の製造方法 |
| KR0161116B1 (ko) * | 1995-01-06 | 1999-02-01 | 문정환 | 반도체 장치의 금속층 형성방법 |
| WO2008073400A1 (en) | 2006-12-11 | 2008-06-19 | The Regents Of The University Of California | Transparent light emitting diodes |
| US11738813B2 (en) | 2016-11-01 | 2023-08-29 | Loc Performance Products, Llc | Urethane hybrid agricultural vehicle track |
| US11592166B2 (en) | 2020-05-12 | 2023-02-28 | Feit Electric Company, Inc. | Light emitting device having improved illumination and manufacturing flexibility |
| US11876042B2 (en) | 2020-08-03 | 2024-01-16 | Feit Electric Company, Inc. | Omnidirectional flexible light emitting device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3382568A (en) * | 1965-07-22 | 1968-05-14 | Ibm | Method for providing electrical connections to semiconductor devices |
| US3600797A (en) * | 1967-12-26 | 1971-08-24 | Hughes Aircraft Co | Method of making ohmic contacts to semiconductor bodies by indirect ion implantation |
| BE759057A (de) * | 1969-11-19 | 1971-05-17 | Philips Nv | |
| US3620851A (en) * | 1969-12-04 | 1971-11-16 | William J King | Method for making a buried layer semiconductor device |
| US3682729A (en) * | 1969-12-30 | 1972-08-08 | Ibm | Method of changing the physical properties of a metallic film by ion beam formation and devices produced thereby |
-
1973
- 1973-06-29 US US375278A patent/US3871067A/en not_active Expired - Lifetime
-
1974
- 1974-04-24 GB GB1799074A patent/GB1424959A/en not_active Expired
- 1974-05-08 DE DE2422120A patent/DE2422120C3/de not_active Expired
- 1974-05-15 IT IT22719/74A patent/IT1012364B/it active
- 1974-05-15 FR FR7417747A patent/FR2235483B1/fr not_active Expired
- 1974-05-17 JP JP5462774A patent/JPS5324300B2/ja not_active Expired
- 1974-06-12 CA CA202,285A patent/CA1007763A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE2422120C3 (de) | 1982-03-25 |
| GB1424959A (en) | 1976-02-11 |
| DE2422120A1 (de) | 1975-01-23 |
| US3871067A (en) | 1975-03-18 |
| JPS5324300B2 (de) | 1978-07-20 |
| FR2235483A1 (de) | 1975-01-24 |
| CA1007763A (en) | 1977-03-29 |
| FR2235483B1 (de) | 1978-11-17 |
| IT1012364B (it) | 1977-03-10 |
| JPS5024080A (de) | 1975-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1589810C3 (de) | Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE1614283C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE3012363C2 (de) | Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen | |
| DE2056220C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2422120C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2718894C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2160450C3 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes | |
| DE2160427C3 (de) | ||
| DE2060333C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode | |
| DE2553838B2 (de) | Verfahren zur herstellung von anreicherungs-feldeffektransistoren | |
| DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
| DE2404184A1 (de) | Mis-halbleitervorrichtung und verfahren zu deren herstellung | |
| DE2641752B2 (de) | Verfahren zur Herstellung eines Feldeffekttransistors | |
| DE2019655C2 (de) | Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers | |
| DE2160462C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE2249832C3 (de) | Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen | |
| DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
| DE2357376B2 (de) | Mesa-thyristor und verfahren zu seiner herstellung | |
| DE2621165A1 (de) | Verfahren zum herstellen eines metallkontaktes | |
| DE1814747C2 (de) | Verfahren zum Herstellen von Feldefekttransistoren | |
| DE2628406A1 (de) | Verfahren zum herstellen einer halbleitervorrichtung | |
| DE2058442C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2162219A1 (de) | Verfahren zum Herstellen eines Feldeffekttransistors | |
| DE1564136C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
| DE2120832C3 (de) | Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem Halbleiterkörper |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OD | Request for examination | ||
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |