JPH0750696B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0750696B2 JPH0750696B2 JP62317808A JP31780887A JPH0750696B2 JP H0750696 B2 JPH0750696 B2 JP H0750696B2 JP 62317808 A JP62317808 A JP 62317808A JP 31780887 A JP31780887 A JP 31780887A JP H0750696 B2 JPH0750696 B2 JP H0750696B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon layer
- region
- ions
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 238000000034 method Methods 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000012535 impurity Substances 0.000 claims description 99
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 57
- 150000002500 ions Chemical class 0.000 claims description 48
- 238000009792 diffusion process Methods 0.000 claims description 43
- 238000009826 distribution Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 20
- 229910052785 arsenic Inorganic materials 0.000 claims description 13
- -1 arsenic ions Chemical class 0.000 claims description 6
- 229910015900 BF3 Inorganic materials 0.000 claims description 3
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 91
- 238000002513 implantation Methods 0.000 description 20
- 238000005468 ion implantation Methods 0.000 description 19
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 7
- 239000003870 refractory metal Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/02—Contacts, special
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置の製造方法に関し、特に半導体
集積回路装置において、半導体基板に形成された不純物
拡散層からなるトランジスタのソース領域またはドレイ
ン領域と、多結晶シリコンからなる配線層との直接の電
気的接触部（以下、コンタクトと呼ぶ。）を形成するた
めの製造方法の改良に関するものである。
集積回路装置において、半導体基板に形成された不純物
拡散層からなるトランジスタのソース領域またはドレイ
ン領域と、多結晶シリコンからなる配線層との直接の電
気的接触部（以下、コンタクトと呼ぶ。）を形成するた
めの製造方法の改良に関するものである。
［従来の技術］ 従来、半導体装置においてコンタクトを形成する方法と
しては、たとえば、特開昭55−165681号公報に示された
方法がある。第7A図、第7B図は、従来の半導体装置の製
造方法において、特にコンタクトの形成方法を工程順に
示す部分断面図である。
しては、たとえば、特開昭55−165681号公報に示された
方法がある。第7A図、第7B図は、従来の半導体装置の製
造方法において、特にコンタクトの形成方法を工程順に
示す部分断面図である。
まず、第7A図を参照して、Ｐ型の半導体基板１の上に熱
酸化法等により、ゲート絶縁膜７が形成される。このゲ
ート絶縁膜７の上には化学的気相成長法等により多結晶
シリコン単層膜、あるいは多結晶シリコンと高融点金属
シリサイドとの２層膜が堆積される。その後、フォトリ
ソグラフィ技術によってこれらの膜が選択的に除去さ
れ、ゲート電極８が間隔を隔てて形成される。ゲート電
極８の間の半導体基板１にはイオン注入法等によりＮ型
の不純物であるヒ素イオンが注入され、その後、熱処理
が行なわれることによって、トランジスタ等のソースま
たはドレイン領域としてのＮ型不純物拡散層９が形成さ
れる。その後、全面に層間絶縁膜10が化学的気相成長法
等によって堆積された後、フォトリソグラフィ技術を用
いて選択的にこの層間絶縁膜10が除去されることによっ
て、コンタクト11が形成される領域としてのＮ型不純物
拡散層９の表面が露出される。この露出された領域に
は、Ｎ型不純物としてヒ素等の質量数の比較的大きい元
素のイオンが、レジスト膜15をマスクとして矢印Ａで示
される方向に注入される。その結果、Ｎ型不純物拡散層
12が形成される。
酸化法等により、ゲート絶縁膜７が形成される。このゲ
ート絶縁膜７の上には化学的気相成長法等により多結晶
シリコン単層膜、あるいは多結晶シリコンと高融点金属
シリサイドとの２層膜が堆積される。その後、フォトリ
ソグラフィ技術によってこれらの膜が選択的に除去さ
れ、ゲート電極８が間隔を隔てて形成される。ゲート電
極８の間の半導体基板１にはイオン注入法等によりＮ型
の不純物であるヒ素イオンが注入され、その後、熱処理
が行なわれることによって、トランジスタ等のソースま
たはドレイン領域としてのＮ型不純物拡散層９が形成さ
れる。その後、全面に層間絶縁膜10が化学的気相成長法
等によって堆積された後、フォトリソグラフィ技術を用
いて選択的にこの層間絶縁膜10が除去されることによっ
て、コンタクト11が形成される領域としてのＮ型不純物
拡散層９の表面が露出される。この露出された領域に
は、Ｎ型不純物としてヒ素等の質量数の比較的大きい元
素のイオンが、レジスト膜15をマスクとして矢印Ａで示
される方向に注入される。その結果、Ｎ型不純物拡散層
12が形成される。
次に、第7B図を参照して、レジスト膜15を除去後、コン
タクト11が形成される領域の表面と層間絶縁膜10の上に
多結晶シリコン層13が化学的気相成長法等により堆積さ
れる。その後、この多結晶シリコン層13に熱処理が施さ
れ、Ｎ型不純物拡散層12がコンタクト11を形成するとと
もに、Ｎ型不純物拡散層12に含まれる不純物が多結晶シ
リコン層13に逆拡散する。このようにして、多結晶シリ
コン層13とＮ型不純物拡散層９との電気的接触部として
コンタクト11が形成される。
タクト11が形成される領域の表面と層間絶縁膜10の上に
多結晶シリコン層13が化学的気相成長法等により堆積さ
れる。その後、この多結晶シリコン層13に熱処理が施さ
れ、Ｎ型不純物拡散層12がコンタクト11を形成するとと
もに、Ｎ型不純物拡散層12に含まれる不純物が多結晶シ
リコン層13に逆拡散する。このようにして、多結晶シリ
コン層13とＮ型不純物拡散層９との電気的接触部として
コンタクト11が形成される。
［発明が解決しようとする問題点］ しかしながら、従来のコンタクトの形成方法は以上のよ
うに行なわれるので、半導体チップ内において製造され
る複数個のコンタクトの間での、コンタクト抵抗の平均
値とその標準偏差とが大きく、配線抵抗として無視でき
ないものであるという問題点があった。このコンタクト
抵抗の平均値とその標準偏差とが大きくなることの原因
として以下に述べることが考えられる。
うに行なわれるので、半導体チップ内において製造され
る複数個のコンタクトの間での、コンタクト抵抗の平均
値とその標準偏差とが大きく、配線抵抗として無視でき
ないものであるという問題点があった。このコンタクト
抵抗の平均値とその標準偏差とが大きくなることの原因
として以下に述べることが考えられる。
（ａ） 多結晶シリコン層13の堆積前に自然に生成して
しまう薄い酸化膜が、上層配線の形成後においても除去
されず、多結晶シリコン層13とＮ型不純物拡散層９との
コンタクト11の表面にごく薄い自然酸化膜が存在してし
まう。
しまう薄い酸化膜が、上層配線の形成後においても除去
されず、多結晶シリコン層13とＮ型不純物拡散層９との
コンタクト11の表面にごく薄い自然酸化膜が存在してし
まう。
（ｂ） 不純物を多結晶シリコン層13中に逆拡散させて
も、多結晶シリコン層13中には十分均一に不純物が拡散
し得ない。
も、多結晶シリコン層13中には十分均一に不純物が拡散
し得ない。
そこで、この発明は上記の問題点を解消するためになさ
れたもので、コンタクト抵抗の平均値とその標準偏差を
小さくすることができるとともに、半導体装置の高集積
化、高密度化に適した、多結晶シリコン層と不純物拡散
層からなるトランジスタのソース領域またはドレイン領
域とのコンタクトを形成することが可能な半導体装置の
製造方法を提供することを目的とする。
れたもので、コンタクト抵抗の平均値とその標準偏差を
小さくすることができるとともに、半導体装置の高集積
化、高密度化に適した、多結晶シリコン層と不純物拡散
層からなるトランジスタのソース領域またはドレイン領
域とのコンタクトを形成することが可能な半導体装置の
製造方法を提供することを目的とする。
［問題点を解決するための手段］ この発明に従った半導体装置の製造方法によれば、ま
ず、第１導電型の半導体基板の主表面に、第２導電型の
不純物拡散層からなるトランジスタのソース領域および
ドレイン領域を、それぞれの一部がトランジスタのゲー
ト電極の端部と重なるように、かつ互いに所定の間隔を
有するように、形成する。トランジスタのソース領域お
よびドレイン領域とゲート電極との上に絶縁膜を形成す
る。そのソース領域およびドレイン領域の一方の領域の
上に位置する絶縁膜に、ゲート電極より所定の間隔離れ
た、かつその一方の領域の表面積より小さい露出面を半
導体基板の主表面に有する、コンタクトホールを形成す
る。絶縁膜のコンタクトホールを介して第２電極型の不
純物を一方の領域の露出面にイオン注入し、第２導電型
の不純物拡散層を形成する。その一方の領域の露出面の
上に形成される自然酸化膜の上と、絶縁膜の表面の上と
に多結晶シリコン層を形成する。主表面に垂直な方向の
不純物イオンの濃度分布の最大点が、一方の領域の露出
面から多結晶シリコン層側へ、不純物イオンの濃度分布
の標準偏差に相当する距離離れた位置に存在するよう
に、第２導電型の不純物イオンを多結晶シリコン層に注
入する。不順物イオンが注入された多結晶シリコン層と
不純物拡散層とを熱処理する。
ず、第１導電型の半導体基板の主表面に、第２導電型の
不純物拡散層からなるトランジスタのソース領域および
ドレイン領域を、それぞれの一部がトランジスタのゲー
ト電極の端部と重なるように、かつ互いに所定の間隔を
有するように、形成する。トランジスタのソース領域お
よびドレイン領域とゲート電極との上に絶縁膜を形成す
る。そのソース領域およびドレイン領域の一方の領域の
上に位置する絶縁膜に、ゲート電極より所定の間隔離れ
た、かつその一方の領域の表面積より小さい露出面を半
導体基板の主表面に有する、コンタクトホールを形成す
る。絶縁膜のコンタクトホールを介して第２電極型の不
純物を一方の領域の露出面にイオン注入し、第２導電型
の不純物拡散層を形成する。その一方の領域の露出面の
上に形成される自然酸化膜の上と、絶縁膜の表面の上と
に多結晶シリコン層を形成する。主表面に垂直な方向の
不純物イオンの濃度分布の最大点が、一方の領域の露出
面から多結晶シリコン層側へ、不純物イオンの濃度分布
の標準偏差に相当する距離離れた位置に存在するよう
に、第２導電型の不純物イオンを多結晶シリコン層に注
入する。不順物イオンが注入された多結晶シリコン層と
不純物拡散層とを熱処理する。
［作用］ この発明における多結晶シリコン層への不純物イオン注
入は、ソース領域およびドレイン領域の一方の領域の露
出面の上に形成される自然酸化膜を十分に破壊できる。
また、不純物イオンが注入された多結晶シリコン層およ
び不純物拡散層を熱処理することによって、ソース領域
およびドレイン領域の一方の領域の露出面の位置に形成
された不純物拡散層から多結晶シリコン層に逆拡散させ
た不純物が不十分であっても、多結晶シリコン層に十分
な不純物イオンが含まれることになる。
入は、ソース領域およびドレイン領域の一方の領域の露
出面の上に形成される自然酸化膜を十分に破壊できる。
また、不純物イオンが注入された多結晶シリコン層およ
び不純物拡散層を熱処理することによって、ソース領域
およびドレイン領域の一方の領域の露出面の位置に形成
された不純物拡散層から多結晶シリコン層に逆拡散させ
た不純物が不十分であっても、多結晶シリコン層に十分
な不純物イオンが含まれることになる。
［発明の実施例］ 以下、この発明の一実施例を図について説明する。
第1A図、第1B図はこの発明に従った半導体装置の製造方
法の一例を、特にコンタクト形成方法を工程順に示す部
分断面図である。
法の一例を、特にコンタクト形成方法を工程順に示す部
分断面図である。
まず、第1A図を参照して、Ｐ型の半導体基板１の上に熱
酸化法等によりゲート絶縁膜７が形成される。ゲート絶
縁膜７の上には化学的気相成長法等により多結晶シリコ
ンの単層膜、あるいは多結晶シリコン層と高融点金属シ
リサイドの２層膜が堆積され、フォトリソグラフィ技術
によって選択的に除去されることによりゲート電極８が
形成される。その後、ゲート電極８の間の半導体基板１
にはイオン注入法等によってＮ型の不純物であるヒ素イ
オンが注入され、トランジスタ等のソースまたはドレイ
ン領域としてのＮ型不純物拡散層９が形成される。全面
に層間絶縁膜10が化学的気相成長法等により堆積された
後、フォトリソグラフィ技術を用いて選択的に除去され
ることによって、Ｎ型不純物拡散層９の表面がコンタク
ト11を形成する部分として露出される。そして、ヒ素な
どの質量数の比較的大きい元素の不純物イオンが、レジ
スト膜15をマスクとして矢印Ａで示す方向にＮ型不純物
拡散層９の露出された表面上に注入される。
酸化法等によりゲート絶縁膜７が形成される。ゲート絶
縁膜７の上には化学的気相成長法等により多結晶シリコ
ンの単層膜、あるいは多結晶シリコン層と高融点金属シ
リサイドの２層膜が堆積され、フォトリソグラフィ技術
によって選択的に除去されることによりゲート電極８が
形成される。その後、ゲート電極８の間の半導体基板１
にはイオン注入法等によってＮ型の不純物であるヒ素イ
オンが注入され、トランジスタ等のソースまたはドレイ
ン領域としてのＮ型不純物拡散層９が形成される。全面
に層間絶縁膜10が化学的気相成長法等により堆積された
後、フォトリソグラフィ技術を用いて選択的に除去され
ることによって、Ｎ型不純物拡散層９の表面がコンタク
ト11を形成する部分として露出される。そして、ヒ素な
どの質量数の比較的大きい元素の不純物イオンが、レジ
スト膜15をマスクとして矢印Ａで示す方向にＮ型不純物
拡散層９の露出された表面上に注入される。
次に、第1B図を参照して、露出された半導体基板１の表
面と層間絶縁膜10の上に導電性不純物を含まない多結晶
シリコン層13が化学的気相成長法等によって堆積され
る。その後、再び、ヒ素などの質量数の比較的大きい元
素の不純物イオンが多結晶シリコン層13の全面に注入さ
れる。さらに、高融点金属膜、または高融点金属シリサ
イド膜14が化学的気相成長法やスパッタ法等により堆積
され、フォトリソグラフィ技術を用いて選択的に除去さ
れることによって多結晶シリコン層13と高融点金属膜、
または高融点金属シリサイド膜14とからなる上層配線、
たとえば、半導体記憶装置のメモリセル部においてはビ
ット線が形成される。その後、熱処理が施されることに
よりコンタクト11においてＮ型不純物拡散層12が形成さ
れ、これによって多結晶シリコン層13とＮ型不純物拡散
層９との電気的接続がとられる。このようにして形成さ
れたコンタクトの完成図は第1C図に示される。
面と層間絶縁膜10の上に導電性不純物を含まない多結晶
シリコン層13が化学的気相成長法等によって堆積され
る。その後、再び、ヒ素などの質量数の比較的大きい元
素の不純物イオンが多結晶シリコン層13の全面に注入さ
れる。さらに、高融点金属膜、または高融点金属シリサ
イド膜14が化学的気相成長法やスパッタ法等により堆積
され、フォトリソグラフィ技術を用いて選択的に除去さ
れることによって多結晶シリコン層13と高融点金属膜、
または高融点金属シリサイド膜14とからなる上層配線、
たとえば、半導体記憶装置のメモリセル部においてはビ
ット線が形成される。その後、熱処理が施されることに
よりコンタクト11においてＮ型不純物拡散層12が形成さ
れ、これによって多結晶シリコン層13とＮ型不純物拡散
層９との電気的接続がとられる。このようにして形成さ
れたコンタクトの完成図は第1C図に示される。
ここで、本発明で用いられるイオン注入の条件の決定方
法について説明する。
法について説明する。
一般的に非晶質性物質の表面に加速したイオンを照射す
ると、イオン注入現象が起こる。イオン流の方向は非晶
質性物質からなるターゲットの面方位と一致していると
し、その方向をＺ方向とすると、注入イオンのＺ方向
（深さ方向）分布Ｎ（Ｚ）はほぼ、ガウス分布となり、 によって記述される。ここで、RP,ΔRP,およびN0は、 RP:投影飛程 ΔRP:投影標準偏差 N0:注入イオンの総数 であり、RP,ΔRPはそれぞれ、 によって定義される量である。
ると、イオン注入現象が起こる。イオン流の方向は非晶
質性物質からなるターゲットの面方位と一致していると
し、その方向をＺ方向とすると、注入イオンのＺ方向
（深さ方向）分布Ｎ（Ｚ）はほぼ、ガウス分布となり、 によって記述される。ここで、RP,ΔRP,およびN0は、 RP:投影飛程 ΔRP:投影標準偏差 N0:注入イオンの総数 であり、RP,ΔRPはそれぞれ、 によって定義される量である。
ターゲット表面からの距離をＺとし、注入イオンの深さ
方向の分布をＮ（Ｚ）とすると、以上の式で表わされる
ガウス分布は第2A図に示される。ターゲットがSi単結晶
のような結晶構造を有する場合、チャンネリング効果に
より、異常に深い分布をとる入射イオンが存在するよう
になり、Ｎ（Ｚ）はガウス分布から逸脱してくる現象が
みられる。しかし、この場合にはイオン流の方向をター
ゲットの面方位とある程度の傾き（８゜程度）を持たせ
ることによって、入射イオンの分布が比較的表面近くに
分布し、Ｎ（Ｚ）がガウス分布となるようにすることが
できる。したがって、ターゲットが非晶質性物質であろ
うが、結晶性物質であろうが、適当な処置をすればＮ
（Ｚ）をガウス分布に近似することができ、このガウス
分布に従ってイオン注入現象を論ずることができる。
方向の分布をＮ（Ｚ）とすると、以上の式で表わされる
ガウス分布は第2A図に示される。ターゲットがSi単結晶
のような結晶構造を有する場合、チャンネリング効果に
より、異常に深い分布をとる入射イオンが存在するよう
になり、Ｎ（Ｚ）はガウス分布から逸脱してくる現象が
みられる。しかし、この場合にはイオン流の方向をター
ゲットの面方位とある程度の傾き（８゜程度）を持たせ
ることによって、入射イオンの分布が比較的表面近くに
分布し、Ｎ（Ｚ）がガウス分布となるようにすることが
できる。したがって、ターゲットが非晶質性物質であろ
うが、結晶性物質であろうが、適当な処置をすればＮ
（Ｚ）をガウス分布に近似することができ、このガウス
分布に従ってイオン注入現象を論ずることができる。
なお、RP、ΔRPは、注入エネルギ（Ｅ）、注入イオンの
種類（Ｍ）および、イオンが注入される物質（ｍ）によ
って決定される定数である。
種類（Ｍ）および、イオンが注入される物質（ｍ）によ
って決定される定数である。
RP＝RP（E,M,m） ΔRP＝ΔRP（E,M,m） 今、多結晶シリコン層と半導体基板に形成された不純物
拡散層との接続系を考え、多結晶シリコン層の膜厚をT0
とする。この場合のＮ（Ｚ）で表わされる注入イオンの
Ｚ方向の分布は第2B図に示される。図において、多結晶
シリコン層と不純物拡散層との界面から、多結晶シリコ
ン層側へxPだけ離れたところに投影飛程RPに対応するＮ
（Ｚ）の最大点が存在する。したがって、多結晶シリコ
ン層の膜厚T0と投影飛程RPとの関係は次の式で表わされ
る。
拡散層との接続系を考え、多結晶シリコン層の膜厚をT0
とする。この場合のＮ（Ｚ）で表わされる注入イオンの
Ｚ方向の分布は第2B図に示される。図において、多結晶
シリコン層と不純物拡散層との界面から、多結晶シリコ
ン層側へxPだけ離れたところに投影飛程RPに対応するＮ
（Ｚ）の最大点が存在する。したがって、多結晶シリコ
ン層の膜厚T0と投影飛程RPとの関係は次の式で表わされ
る。
xP＝T0−RP ここで、多結晶シリコン層とＮ型不純物拡散層との界面
を原点とし、多結晶シリコン層側を正の向きとし、ｘを
半導体基板に垂直な方向に関する位置座標とする。NSi
は半導体基板の不純物濃度である。このように位置座標
を設定した場合において、多結晶シリコン層中に不純物
イオンとしてヒ素イオンを注入した直後の濃度分布は第
３図に示される。図において、xP＝600ÅとxP＝０Åの
条件でイオン注入したときの不純物イオンの濃度分布が
示されている。この２つの注入条件においては以下のよ
うな問題が発生する。
を原点とし、多結晶シリコン層側を正の向きとし、ｘを
半導体基板に垂直な方向に関する位置座標とする。NSi
は半導体基板の不純物濃度である。このように位置座標
を設定した場合において、多結晶シリコン層中に不純物
イオンとしてヒ素イオンを注入した直後の濃度分布は第
３図に示される。図において、xP＝600ÅとxP＝０Åの
条件でイオン注入したときの不純物イオンの濃度分布が
示されている。この２つの注入条件においては以下のよ
うな問題が発生する。
xP＝600Åの注入条件においては、不純物イオン注入直
後の濃度分布の最大値を示す点が半導体基板と多結晶シ
リコン層との界面から600Å離れているので、ほとんど
の不純物イオンがその界面まで到達し得ず、界面の上に
存在しているごく薄い自然酸化膜を破壊することができ
ない。そのため、製造される半導体チップ内において複
数個のコンタクト間におけるコンタクト抵抗の平均値も
その標準偏差も大きくなり、好ましいコンタクトが形成
され得ない。
後の濃度分布の最大値を示す点が半導体基板と多結晶シ
リコン層との界面から600Å離れているので、ほとんど
の不純物イオンがその界面まで到達し得ず、界面の上に
存在しているごく薄い自然酸化膜を破壊することができ
ない。そのため、製造される半導体チップ内において複
数個のコンタクト間におけるコンタクト抵抗の平均値も
その標準偏差も大きくなり、好ましいコンタクトが形成
され得ない。
また、xP＝０Åの注入条件においては、不純物イオン注
入直後の濃度分布の最大値を示す点がコンタクト界面に
存在し、相当数の不純物がコンタクト界面に到達してお
り、その界面に存在しているごく薄い自然酸化膜は十分
破壊されている。したがって、コンタクト抵抗の標準偏
差はかなり低減される。しかしながら、この注入条件に
おいては相当数の不純物イオンが不純物拡散層に入って
しまい、多結晶シリコン層中に存在する不純物イオンが
少なすぎるため、コンタクト抵抗の平均値は低くならな
い。
入直後の濃度分布の最大値を示す点がコンタクト界面に
存在し、相当数の不純物がコンタクト界面に到達してお
り、その界面に存在しているごく薄い自然酸化膜は十分
破壊されている。したがって、コンタクト抵抗の標準偏
差はかなり低減される。しかしながら、この注入条件に
おいては相当数の不純物イオンが不純物拡散層に入って
しまい、多結晶シリコン層中に存在する不純物イオンが
少なすぎるため、コンタクト抵抗の平均値は低くならな
い。
以上のように、上述のような注入条件でイオン注入を行
なうと、コンタクト抵抗の平均値とその標準偏差が共に
低減するような安定したコンタクトを形成することがで
きない。
なうと、コンタクト抵抗の平均値とその標準偏差が共に
低減するような安定したコンタクトを形成することがで
きない。
そこで、本発明において設定されるイオン注入の条件
は、xPが投影標準偏差ΔRPに等しくなるようにすること
である。この注入条件に設定すると、多結晶シリコン層
と不純物拡散層とのコンタクト抵抗を低減化、安定化す
ることが可能である。そのための注入エネルギＥは方程
式 xP＝ΔRP ΔRP＝T0−RP ΔRP（E,M,m）＝T0−RP（E,M,m） によって決定される。この実施例においては、Ｍはヒ素
であり、ｍは多結晶シリコンであるので、注入エネルギ
Ｅは多結晶シリコンの膜厚T0のみの関数となり、 Ｅ＝Ｅ（T0） によってその注入条件における注入エネルギを求めるこ
とができる。
は、xPが投影標準偏差ΔRPに等しくなるようにすること
である。この注入条件に設定すると、多結晶シリコン層
と不純物拡散層とのコンタクト抵抗を低減化、安定化す
ることが可能である。そのための注入エネルギＥは方程
式 xP＝ΔRP ΔRP＝T0−RP ΔRP（E,M,m）＝T0−RP（E,M,m） によって決定される。この実施例においては、Ｍはヒ素
であり、ｍは多結晶シリコンであるので、注入エネルギ
Ｅは多結晶シリコンの膜厚T0のみの関数となり、 Ｅ＝Ｅ（T0） によってその注入条件における注入エネルギを求めるこ
とができる。
第４図は上述の注入条件を具体的に示した不純物イオン
の濃度分布を示す。不純物イオンとしてヒ素イオンを注
入したときの濃度分布が示されている。図によれば不純
物イオンの濃度分布の最大点は、多結晶シリコン層と不
純物拡散層とのコンタクトから300Åだけ多結晶シリコ
ン層側へ入り込んだ位置にあり、この距離はイオン注入
時の投影標準偏差に相当する距離である。この条件にお
いては、コンタクト表面に到達する不純物イオンは注入
イオンの20％程度もあり、コンタクト表面に存在してい
るごく薄い自然酸化膜は十分に破壊され、コンタクト抵
抗の標準偏差を小さくすることができる。つまり、コン
タクト抵抗のばらつきを低減することができる。さら
に、多結晶シリコン層中にはイオン注入された不純物イ
オンの80％が含まれているため、コンタクト抵抗の平均
値自体も低くすることができる。
の濃度分布を示す。不純物イオンとしてヒ素イオンを注
入したときの濃度分布が示されている。図によれば不純
物イオンの濃度分布の最大点は、多結晶シリコン層と不
純物拡散層とのコンタクトから300Åだけ多結晶シリコ
ン層側へ入り込んだ位置にあり、この距離はイオン注入
時の投影標準偏差に相当する距離である。この条件にお
いては、コンタクト表面に到達する不純物イオンは注入
イオンの20％程度もあり、コンタクト表面に存在してい
るごく薄い自然酸化膜は十分に破壊され、コンタクト抵
抗の標準偏差を小さくすることができる。つまり、コン
タクト抵抗のばらつきを低減することができる。さら
に、多結晶シリコン層中にはイオン注入された不純物イ
オンの80％が含まれているため、コンタクト抵抗の平均
値自体も低くすることができる。
実際、コンタクト抵抗の平均値RC（実線）とその標準偏
差σ（破線）とをxPの関数として表現したものを第５図
に示す。RC,0は従来の注入条件xP＝600Åでのコンタク
ト抵抗の平均値を示し、σ０は従来の注入条件xP＝600
Åでのコンタクト抵抗の標準偏差を示す。この図によれ
ば、xP＝600Åの注入条件ではコンタクト抵抗の平均値
も標準偏差も大きく、また、xP＝０Åの注入条件ではコ
ンタクト抵抗の標準偏差は小さくなるが、コンタクト抵
抗の平均値は依然として大きいことが示されている。本
発明に従った注入条件であるxP＝300Åでは、上述の理
由により、実際のコンタクト抵抗も、その平均値、標準
偏差共に小さくなることがこの図によって理解され得
る。それのみならず、本発明の注入条件を用いると、コ
ンタクト抵抗の平均値も標準偏差も最小にして極小とな
ることがこの図に示されている。つまり、本発明の注入
条件はコンタクト抵抗の最適値を与える条件となってい
る。
差σ（破線）とをxPの関数として表現したものを第５図
に示す。RC,0は従来の注入条件xP＝600Åでのコンタク
ト抵抗の平均値を示し、σ０は従来の注入条件xP＝600
Åでのコンタクト抵抗の標準偏差を示す。この図によれ
ば、xP＝600Åの注入条件ではコンタクト抵抗の平均値
も標準偏差も大きく、また、xP＝０Åの注入条件ではコ
ンタクト抵抗の標準偏差は小さくなるが、コンタクト抵
抗の平均値は依然として大きいことが示されている。本
発明に従った注入条件であるxP＝300Åでは、上述の理
由により、実際のコンタクト抵抗も、その平均値、標準
偏差共に小さくなることがこの図によって理解され得
る。それのみならず、本発明の注入条件を用いると、コ
ンタクト抵抗の平均値も標準偏差も最小にして極小とな
ることがこの図に示されている。つまり、本発明の注入
条件はコンタクト抵抗の最適値を与える条件となってい
る。
この実施例において、注入される不純物イオンとしてヒ
素イオンを用いている理由は以下の理由による。
素イオンを用いている理由は以下の理由による。
半導体装置が高集積化、高密度化していくにつれて、ゲ
ート電極８とコンタクト11との間の寸法が小さくなる。
もし、このとき多結晶シリコン層13と不純物拡散層９と
の電気的接続をとるための不純物拡散層12の接合深さが
深くなると、半導体基板１の主表面に平行な方向への不
純物拡散層12の広がりも大きくなり、ゲートトランジス
タのチャネル領域がこの不純物拡散層12によって侵され
ることになる。そのため、ゲートトランジスタが破壊さ
れ、パンチスルーによるトランジスタのしきい値電圧の
低下やソース・ドレイン間耐圧の低下を引き起こしてし
まう。したがって、高集積化、高密度化に適した浅い接
合を備えた不純物拡散層12を形成して、多結晶シリコン
層13と不純物拡散層９との電気的接続を果たす必要があ
る。そのために、上述で説明したように、不純物拡散層
12を形成する不純物としてヒ素などの質量数の大きい元
素の不純物を用いる。このような質量数の大きい元素の
イオンは熱処理が施されてもその拡散層はあまり広がら
ず、浅い接合を形成することができ、半導体装置の高集
積化、高密度化を実現することができるという効果があ
る。なお、本実施例ではＰ型の半導体基板におけるＮ型
の不純物の例としてヒ素を示したが、Ｎ型の半導体基板
におけるＰ型の不純物としてはフッ化ホウ素などが挙げ
られる。また、使用される不純物イオンはＮ型の不純物
としてのヒ素、Ｐ型の不純物としてのフッ化ホウ素に限
定される必要は全くなく、上記で述べたような効果をも
たらす不純物元素のイオンであるならば、いかなる元素
の不純物イオンでもよいことは言うまでもない。
ート電極８とコンタクト11との間の寸法が小さくなる。
もし、このとき多結晶シリコン層13と不純物拡散層９と
の電気的接続をとるための不純物拡散層12の接合深さが
深くなると、半導体基板１の主表面に平行な方向への不
純物拡散層12の広がりも大きくなり、ゲートトランジス
タのチャネル領域がこの不純物拡散層12によって侵され
ることになる。そのため、ゲートトランジスタが破壊さ
れ、パンチスルーによるトランジスタのしきい値電圧の
低下やソース・ドレイン間耐圧の低下を引き起こしてし
まう。したがって、高集積化、高密度化に適した浅い接
合を備えた不純物拡散層12を形成して、多結晶シリコン
層13と不純物拡散層９との電気的接続を果たす必要があ
る。そのために、上述で説明したように、不純物拡散層
12を形成する不純物としてヒ素などの質量数の大きい元
素の不純物を用いる。このような質量数の大きい元素の
イオンは熱処理が施されてもその拡散層はあまり広がら
ず、浅い接合を形成することができ、半導体装置の高集
積化、高密度化を実現することができるという効果があ
る。なお、本実施例ではＰ型の半導体基板におけるＮ型
の不純物の例としてヒ素を示したが、Ｎ型の半導体基板
におけるＰ型の不純物としてはフッ化ホウ素などが挙げ
られる。また、使用される不純物イオンはＮ型の不純物
としてのヒ素、Ｐ型の不純物としてのフッ化ホウ素に限
定される必要は全くなく、上記で述べたような効果をも
たらす不純物元素のイオンであるならば、いかなる元素
の不純物イオンでもよいことは言うまでもない。
次に、本発明に従ってコンタクトが形成された半導体領
域が電荷蓄積用のキャパシタのために利用される半導体
装置の一例について説明する。第６図はこの発明に従っ
た半導体装置の製造方法を利用して形成された半導体記
憶装置の部分断面図を示す。図において、Ｐ型の半導体
基板１の上に選択的に、Ｐ型不純物としてホウ素などの
イオンが注入された後、熱酸化されることにより、Ｐ型
不純物拡散層２と厚い分離酸化膜３が形成される。次
に、イオン注入法等によりＮ型の不純物イオンが注入さ
れ、熱処理が施されることによりＮ型不純物拡散層４が
形成される。そして、熱酸化法、あるいは、化学的気相
成長法によって薄いキャパシタゲート絶縁膜５が形成さ
れる。キャパシタゲート絶縁膜５の上には導電性不純物
を含んだ多結晶シリコンが化学的気相成長法等により堆
積され、フォトリソグラフィ技術によって選択的に除去
されることによりセルプレート６が形成される。このよ
うにして、Ｎ型不純物拡散層４とセルプレート６とから
なるキャパシタが形成される。この場合、８はトランス
ファゲート電極（ワード線）であり、多結晶シリコン層
13と高融点金属膜または高融点金属シリサイド膜14はビ
ット線として形成される。多結晶シリコン層13とＮ型不
純物拡散層９との電気的接続は、コンタクト11において
本発明の方法に従ってＮ型不純物拡散層12が形成される
ことにより行なわれる。Ｎ型不純物拡散層９の上方には
トランスファゲート電極８が形成されている。
域が電荷蓄積用のキャパシタのために利用される半導体
装置の一例について説明する。第６図はこの発明に従っ
た半導体装置の製造方法を利用して形成された半導体記
憶装置の部分断面図を示す。図において、Ｐ型の半導体
基板１の上に選択的に、Ｐ型不純物としてホウ素などの
イオンが注入された後、熱酸化されることにより、Ｐ型
不純物拡散層２と厚い分離酸化膜３が形成される。次
に、イオン注入法等によりＮ型の不純物イオンが注入さ
れ、熱処理が施されることによりＮ型不純物拡散層４が
形成される。そして、熱酸化法、あるいは、化学的気相
成長法によって薄いキャパシタゲート絶縁膜５が形成さ
れる。キャパシタゲート絶縁膜５の上には導電性不純物
を含んだ多結晶シリコンが化学的気相成長法等により堆
積され、フォトリソグラフィ技術によって選択的に除去
されることによりセルプレート６が形成される。このよ
うにして、Ｎ型不純物拡散層４とセルプレート６とから
なるキャパシタが形成される。この場合、８はトランス
ファゲート電極（ワード線）であり、多結晶シリコン層
13と高融点金属膜または高融点金属シリサイド膜14はビ
ット線として形成される。多結晶シリコン層13とＮ型不
純物拡散層９との電気的接続は、コンタクト11において
本発明の方法に従ってＮ型不純物拡散層12が形成される
ことにより行なわれる。Ｎ型不純物拡散層９の上方には
トランスファゲート電極８が形成されている。
上述では、本発明に従って形成されたコンタクトが半導
体記憶装置に利用される例を示したが、半導体記憶装置
に限定されることはなく、少なくともコンタクトを有す
る種々の半導体装置に利用され得る。
体記憶装置に利用される例を示したが、半導体記憶装置
に限定されることはなく、少なくともコンタクトを有す
る種々の半導体装置に利用され得る。
［発明の効果］ 以上のように、この発明によれば、多結晶シリコン層へ
の不純物イオンの注入条件を、主表面に垂直な方向の不
純物イオンの濃度分布の最大点が、一方の領域の露出面
から多結晶シリコン層側へ、不純物イオンの濃度分布の
標準偏差に相当する距離離れた位置に存在するように、
設定している。そのため、ソース領域およびドレイン領
域の一方の領域の露出面上に形成される自然酸化膜を十
分に破壊することができる。また、上記の注入条件で不
純物イオンが注入された多結晶シリコン層と不純物拡散
層とを熱処理することによって、多結晶シリコン層に十
分な不純物イオンが含まれることになる。したがって、
製造される半導体チップ内において複数個のコンタクト
間のコンタクト抵抗の平均値とその標準偏差を小さくす
ることができる。
の不純物イオンの注入条件を、主表面に垂直な方向の不
純物イオンの濃度分布の最大点が、一方の領域の露出面
から多結晶シリコン層側へ、不純物イオンの濃度分布の
標準偏差に相当する距離離れた位置に存在するように、
設定している。そのため、ソース領域およびドレイン領
域の一方の領域の露出面上に形成される自然酸化膜を十
分に破壊することができる。また、上記の注入条件で不
純物イオンが注入された多結晶シリコン層と不純物拡散
層とを熱処理することによって、多結晶シリコン層に十
分な不純物イオンが含まれることになる。したがって、
製造される半導体チップ内において複数個のコンタクト
間のコンタクト抵抗の平均値とその標準偏差を小さくす
ることができる。
第1A図、第1B図、第1C図はこの発明に従った半導体装置
の製造方法を、特にコンタクト形成方法について工程順
に示した部分断面図、第2A図、第2B図はこの発明に従っ
たイオン注入の条件を説明するための図、第３図はこの
発明に従ったイオン注入方法において好ましくないイオ
ン注入条件を濃度分布として示す図、第４図はこの発明
に従ったイオン注入条件を具体的に濃度分布として示す
図、第５図はこの発明に従ったイオン注入条件によって
もたらされるコンタクト抵抗の平均値と標準偏差の削減
効果を示す図、第６図はこの発明に従った半導体装置の
製造方法を利用することができる半導体記憶装置の部分
断面図、第7A図、第7B図は従来の半導体装置の製造方法
を工程順に示す部分断面図である。 図において、１は半導体基板、７はゲート絶縁膜、9,12
はＮ型不純物拡散層、10は層間絶縁膜、11はコンタク
ト、13は多結晶シリコン層である。 なお、各図中、同一符号は同一または相当部分を示す。
の製造方法を、特にコンタクト形成方法について工程順
に示した部分断面図、第2A図、第2B図はこの発明に従っ
たイオン注入の条件を説明するための図、第３図はこの
発明に従ったイオン注入方法において好ましくないイオ
ン注入条件を濃度分布として示す図、第４図はこの発明
に従ったイオン注入条件を具体的に濃度分布として示す
図、第５図はこの発明に従ったイオン注入条件によって
もたらされるコンタクト抵抗の平均値と標準偏差の削減
効果を示す図、第６図はこの発明に従った半導体装置の
製造方法を利用することができる半導体記憶装置の部分
断面図、第7A図、第7B図は従来の半導体装置の製造方法
を工程順に示す部分断面図である。 図において、１は半導体基板、７はゲート絶縁膜、9,12
はＮ型不純物拡散層、10は層間絶縁膜、11はコンタク
ト、13は多結晶シリコン層である。 なお、各図中、同一符号は同一または相当部分を示す。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 21/8242 27/108 29/78 7210−4Ｍ Ｈ０１Ｌ 27/10 ３２５ Ｐ
Claims (3)
- 【請求項１】第１導電型の半導体基板の主表面に、第２
導電型の不純物拡散層からなるトランジスタのソース領
域およびドレイン領域を、それぞれの一部が前記トラン
ジスタのゲート電極の端部と重なるように、かつ互いに
所定の間隔を有するように、形成するステップと、 前記トランジスタのソース領域およびドレイン領域とゲ
ート電極との上に絶縁膜を形成するステップと、 前記ソース領域および前記ドレイン領域の一方の領域の
上に位置する前記絶縁膜に、前記ゲート電極より所定の
間隔離れた、かつ前記一方の領域の表面積より小さい露
出面を前記半導体基板の主表面に有する、コンタクトホ
ールを形成するステップと、 前記絶縁膜のコンタクトホールを介して第２導電型の不
純物を前記一方の領域の露出面にイオン注入し、第２導
電型の不純物拡散層を形成するステップと、 前記一方の領域の露出面の上に形成される自然酸化膜の
上と、前記絶縁膜の表面の上とに多結晶シリコン層を形
成するステップと、 前記主表面に垂直な方向の不純物イオンの濃度分布の最
大点が、前記一方の領域の露出面から前記多結晶シリコ
ン層側へ、前記不純物イオンの濃度分布の標準偏差に相
当する距離離れた位置に存在するように、前記多結晶シ
リコン層に第２導電型の不純物イオンを注入するステッ
プと、 前記不純物イオンが注入された多結晶シリコン層と不純
物拡散層とを熱処理するステップとを備えた、半導体装
置の製造方法。 - 【請求項２】前記不純物イオンを注入するステップは、
ヒ素イオンを注入するステップを含む、特許請求の範囲
第１項に記載の半導体装置の製造方法。 - 【請求項３】前記不純物イオンを注入するステップは、
フッ化ホウ素を注入するステップを含む、特許請求の範
囲第１項に記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62317808A JPH0750696B2 (ja) | 1987-12-14 | 1987-12-14 | 半導体装置の製造方法 |
| US07/283,804 US4906591A (en) | 1987-12-14 | 1988-12-06 | Method of manufacturing a semiconductor device having an electric contact portion |
| KR1019880016517A KR920004175B1 (ko) | 1987-12-14 | 1988-12-12 | 반도체장치의 제조방법 |
| DE3841927A DE3841927A1 (de) | 1987-12-14 | 1988-12-13 | Verfahren zur herstellung einer halbleitervorrichtung mit einem elektrischen kontakt |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62317808A JPH0750696B2 (ja) | 1987-12-14 | 1987-12-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01157522A JPH01157522A (ja) | 1989-06-20 |
| JPH0750696B2 true JPH0750696B2 (ja) | 1995-05-31 |
Family
ID=18092271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62317808A Expired - Lifetime JPH0750696B2 (ja) | 1987-12-14 | 1987-12-14 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4906591A (ja) |
| JP (1) | JPH0750696B2 (ja) |
| KR (1) | KR920004175B1 (ja) |
| DE (1) | DE3841927A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2954263B2 (ja) * | 1990-03-22 | 1999-09-27 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| KR930000581B1 (ko) * | 1990-04-04 | 1993-01-25 | 금성일렉트론 주식회사 | 자기 정렬된 캐패시터 콘택을 갖는 셀 제조방법 및 구조 |
| JP2720592B2 (ja) * | 1990-09-25 | 1998-03-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| DE4331549A1 (de) * | 1993-09-16 | 1995-04-13 | Gold Star Electronics | Verfahren zur Herstellung einer ULSI-Halbleitereinrichtung |
| KR0166824B1 (ko) * | 1995-12-19 | 1999-02-01 | 문정환 | 반도체 소자의 제조방법 |
| US6017829A (en) | 1997-04-01 | 2000-01-25 | Micron Technology, Inc. | Implanted conductor and methods of making |
| US5998294A (en) * | 1998-04-29 | 1999-12-07 | The United States Of America As Represented By The Secretary Of The Navy | Method for forming improved electrical contacts on non-planar structures |
| US6300017B1 (en) * | 1998-08-20 | 2001-10-09 | Micron Technology, Inc. | Stencil masks and methods of manufacturing stencil masks |
| US6187481B1 (en) | 1998-08-20 | 2001-02-13 | Micron Technology, Inc. | Semiconductive material stencil mask and methods of manufacturing stencil masks from semiconductive material, utilizing different dopants |
| DE10149199B4 (de) * | 2001-10-05 | 2006-05-18 | Infineon Technologies Ag | Speicherzellenfeld und Verfahren zu seiner Herstellung |
| KR100905872B1 (ko) * | 2007-08-24 | 2009-07-03 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성 방법 |
| JP2017168698A (ja) * | 2016-03-17 | 2017-09-21 | 東芝メモリ株式会社 | 半導体記憶装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3871067A (en) * | 1973-06-29 | 1975-03-18 | Ibm | Method of manufacturing a semiconductor device |
| JPS54128668A (en) * | 1978-03-30 | 1979-10-05 | Toshiba Corp | Manufacture for electronic component device |
| US4502206A (en) * | 1983-11-18 | 1985-03-05 | Rca Corporation | Method of forming semiconductor contacts by implanting ions of neutral species at the interfacial region |
| US4693925A (en) * | 1984-03-01 | 1987-09-15 | Advanced Micro Devices, Inc. | Integrated circuit structure having intermediate metal silicide layer |
| JPS6246575A (ja) * | 1985-08-23 | 1987-02-28 | Sharp Corp | 薄膜半導体装置 |
-
1987
- 1987-12-14 JP JP62317808A patent/JPH0750696B2/ja not_active Expired - Lifetime
-
1988
- 1988-12-06 US US07/283,804 patent/US4906591A/en not_active Expired - Fee Related
- 1988-12-12 KR KR1019880016517A patent/KR920004175B1/ko not_active IP Right Cessation
- 1988-12-13 DE DE3841927A patent/DE3841927A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3841927C2 (ja) | 1991-11-21 |
| KR890011033A (ko) | 1989-08-12 |
| JPH01157522A (ja) | 1989-06-20 |
| KR920004175B1 (ko) | 1992-05-30 |
| DE3841927A1 (de) | 1989-06-22 |
| US4906591A (en) | 1990-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008207B1 (ko) | 반도체기억장치 | |
| US5872382A (en) | Low junction leakage mosfets with particular sidewall spacer structure | |
| JPH0754825B2 (ja) | 部分的誘電体分離半導体装置 | |
| US4577396A (en) | Method of forming electrical contact to a semiconductor substrate via a metallic silicide or silicon alloy layer formed in the substrate | |
| US4354307A (en) | Method for mass producing miniature field effect transistors in high density LSI/VLSI chips | |
| EP0051500B1 (en) | Semiconductor devices | |
| JPH0750696B2 (ja) | 半導体装置の製造方法 | |
| US5982017A (en) | Recessed structure for shallow trench isolation and salicide processes | |
| US5426327A (en) | MOS semiconductor with LDD structure having gate electrode and side spacers of polysilicon with different impurity concentrations | |
| US4642880A (en) | Method for manufacturing a recessed semiconductor device | |
| US4076557A (en) | Method for providing semiconductor devices | |
| US5801086A (en) | Process for formation of contact conductive layer in a semiconductor device | |
| EP0497596B1 (en) | Method for fabricating integrated circuit structures | |
| US5106782A (en) | Method of manufacturing a semiconductor device | |
| US5834811A (en) | Salicide process for FETs | |
| US6426533B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2876716B2 (ja) | 半導体装置 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| KR920010202B1 (ko) | 반도체 소자의 컨택 형성 방법 및 그 구조. | |
| JP2876741B2 (ja) | 半導体装置 | |
| TW457649B (en) | Method for fabricating a flat-cell semiconductor memory device | |
| KR0151039B1 (ko) | 폴리사이드 배선 구조를 가지는 반도체 장치 및 그 제조방법 | |
| JP2855684B2 (ja) | 半導体装置の製造方法 | |
| JP3489232B2 (ja) | 半導体記憶装置の製造方法 | |
| KR930008076B1 (ko) | 스태틱램의 제조방법 |