JP2017168698A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2017168698A
JP2017168698A JP2016053250A JP2016053250A JP2017168698A JP 2017168698 A JP2017168698 A JP 2017168698A JP 2016053250 A JP2016053250 A JP 2016053250A JP 2016053250 A JP2016053250 A JP 2016053250A JP 2017168698 A JP2017168698 A JP 2017168698A
Authority
JP
Japan
Prior art keywords
impurity concentration
semiconductor layer
wiring
memory cell
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016053250A
Other languages
English (en)
Inventor
周一 鳥山
Shuichi Toriyama
周一 鳥山
智紀 黒沢
Tomoki Kurosawa
智紀 黒沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2016053250A priority Critical patent/JP2017168698A/ja
Priority to US15/388,376 priority patent/US9997570B2/en
Publication of JP2017168698A publication Critical patent/JP2017168698A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/823Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】選択メモリセルに流れるオン電流を大きくする一方、非選択メモリセルに流れるオフ電流を小さくすることを可能にする。【解決手段】この実施の形態に係る不揮発性半導体記憶装置は、第1方向を長手方向として延びる第1の配線と、第1方向と交差する第2方向を長手方向として延びる第2の配線と、第1及び第2の配線の交差部に配置され、可変抵抗素子を含むメモリセルと、第2の配線に一端を接続される選択トランジスタと、選択トランジスタの他端に接続される第3の配線とを備える。選択トランジスタ中の半導体層は、第2の端部側において半導体層と第3の配線との間でオーミック接触を生じさせる第1の不純物濃度を有し、第1の端部に向かうに従って不純物濃度が前記第1の不純物濃度から第2の不純物濃度に向けて低下する。【選択図】図6

Description

以下に記載された実施の形態は、半導体記憶装置に関する。
近年、抵抗値を可逆的に変化させる可変抵抗素子をメモリとして利用した半導体記憶装置が提案されている。このような半導体記憶装置では、選択メモリセルに流れるオン電流を大きくする一方、非選択メモリセルに流れるオフ電流を小さくすることが求められる。
特開2015−76118号公報
以下に記載の実施の形態に係る不揮発性半導体記憶装置は、選択メモリセルに流れるオン電流を大きくする一方、非選択メモリセルに流れるオフ電流を小さくすることを可能にするものである。
一の実施の形態に係る不揮発性半導体記憶装置は、第1方向を長手方向として延びる第1の配線と、第1方向と交差する第2方向を長手方向として延びる第2の配線と、第1及び第2の配線の交差部に配置され、可変抵抗素子を含むメモリセルと、第2の配線に一端を接続される選択トランジスタと、選択トランジスタの他端に接続される第3の配線とを備える。選択トランジスタは、半導体層と、ゲート絶縁膜と、選択ゲート線とを有する。半導体層は、第2の配線に第1の端部を接続され第2の端部を前記第3の配線に接続されその内部に不純物を含む。ゲート絶縁膜は、半導体層の側面に配置される。選択ゲート線は、ゲート絶縁膜を介して半導体層と対向する。半導体層は、第2の端部側において半導体層と第3の配線との間でオーミック接触を生じさせる第1の不純物濃度を有し、第1の端部に向かうに従って不純物濃度が前記第1の不純物濃度から第2の不純物濃度に向けて低下する。
第1の実施の形態に係る半導体記憶装置のブロック図の一例である。 第1の実施の形態のメモリセルアレイ11の回路図の一例である。 メモリセルアレイ11の積層構造を示す斜視図の一例である。 図3のF4−F4線に沿った断面図である。 図3の上面図である。 第1の実施の形態の柱状半導体層の不純物濃度分布を示すグラフである(オフセット距離Lofs=45nmの場合)。 非選択の選択トランジスタSTrに印加されるゲート電圧VSGと、選択トランジスタSTrに流れる電流の大きさとの関係を示すグラフである(オフセット距離Lofs=45nmの場合)。 減衰定数xと、選択された選択トランジスタSTrを流れるオン電流Ionとの関係を示すグラフである(オフセット距離Lofs=45nmの場合)。 非選択の選択トランジスタSTrに印加されるゲート電圧VSGと、選択トランジスタSTrに流れる電流の大きさとの関係を示すグラフである(オフセット距離Lofs=60nmの場合)。 減衰定数xと、選択された選択トランジスタSTrを流れるオン電流Ionとの関係を示すグラフである(オフセット距離Lofs=60nmの場合)。 非選択の選択トランジスタSTrに印加されるゲート電圧VSGと、選択トランジスタSTrに流れる電流の大きさとの関係を示すグラフである(オフセット距離Lofs=75nmの場合)。 減衰定数xと、選択された選択トランジスタSTrを流れるオン電流Ionとの関係を示すグラフである(オフセット距離Lofs=75nmの場合)。 第2の実施の形態のメモリセルアレイ11の回路図の一例である。 第2の実施の形態のメモリセルアレイ11の積層構造を示す斜視図の一例である。 図9の上面図である。 図9のA−A’線に沿った断面図である。 第2の実施の形態のメモリセルアレイ11の1つの柱状半導体層43Aの断面図である。
以下、図面を参照して、不揮発性半導体記憶装置の実施の形態について説明する。
[第1の実施の形態]
[構成]
先ず、第1の実施の形態に係る半導体記憶装置の全体構成について説明する。図1は、第1の実施の形態に係る半導体記憶装置のブロック図の一例である。図1に示す通り、半導体記憶装置は、メモリセルアレイ11、行デコーダ12、列デコーダ13、上位ブロック14、電源15及び制御回路16を有する。メモリセルアレイ11は、互いに交差する複数のワード線WL及びビット線BL、並びに、これらの各交差部に配置されたメモリセルMCを有する。行デコーダ12は、アクセス(書き込み/読み出し)時にワード線WLを選択する。列デコーダ13は、アクセス時にビット線BLを選択し、アクセス動作を制御するドライバを含む。
上位ブロック14は、メモリセルアレイ11中のアクセス対象となるメモリセルMCを選択する。上位ブロック14は、行デコーダ12、列デコーダ13に対して、それぞれ行アドレス、列アドレスを与える。電源15は、データ消去/書き込み/読み出しの、それぞれの動作に対応した所定の電圧の組み合わせを生成し、行デコーダ12及び列デコーダ13に供給する。
制御回路16は、外部からのコマンドに従い、上位ブロック14にアドレスを送付するなどの制御を行い、また、電源15の制御を行う。その他、制御回路16は、セット動作やリセット動作等の書き込み動作を行う際、メモリセルMCに流れる電流(以下、「セル電流」と呼ぶ。)Icellがコンプライアンス電流Icompより小さくなるように、電圧値等を制御する機能や、メモリセルアレイ11から読み出したデータのエラー検出/訂正を行う機能などを有していてもよい。
次に、図2及び図3を参照して、第1の実施の形態に係るメモリセルアレイ11について詳しく説明する。図2は、メモリセルアレイ11の回路図の一例である。図3はメモリセルアレイ11の積層構造を示す斜視図の一例である。なお、図2において、X方向、Y方向及びZ方向は互いに直交し、X方向は紙面垂直方向である。また、図2に示す構造は、X方向に繰り返し設けられている。また、図3においては、各配線の間には実際には層間絶縁層が形成されているが、図示の簡単化のため、図3では層間絶縁層の図示は省略されている。
メモリセルアレイ11は、図2に示すように、上述したワード線WL、ビット線BL、及びメモリセルMC以外に、選択トランジスタSTr、グローバルビット線GBL、及び選択ゲート線SGを有する。
ワード線WL1〜WL4は、図2及び図3に示すように、所定ピッチをもってZ方向に配列され、X方向を長手方向として延びるように形成されている。ビット線BLは、X方向及びY方向にマトリクス状に配列され、Z方向を長手方向として延びるように形成されている。メモリセルMCは、これらワード線WLとビット線BLが交差する箇所に配置される。したがって、メモリセルMCは、メモリセルアレイ11においてX方向、Y方向、及びZ方向に3次元マトリクス状に配列される。
メモリセルMCは、図2に示すように、可変抵抗素子VRを含む。可変抵抗素子VRを含むメモリセルMCは電気的に書き換え可能で、その可変抵抗素子VRに与えられた抵抗値に基づいてデータを不揮発に記憶する。可変抵抗素子VRは、ある一定以上の電圧をその両端に印加するセット動作によって高抵抗状態(リセット状態)から低抵抗状態(セット状態)に変化し、ある一定以上の電圧をその両端に印加するリセット動作によって低抵抗状態(セット状態)から高抵抗状態(リセット状態)に変化する。
また、可変抵抗素子VRは、製造直後においては容易に抵抗状態を変化させない状態にあり且つ高抵抗状態にある。そこで、可変抵抗素子VRの両端にセット動作及びリセット動作以上の高電圧を印加するフォーミング動作が実行される。このフォーミング動作により、可変抵抗素子VR内に局所的に電流が流れ易い領域(フィラメントパス)が形成され、可変抵抗素子VRは容易に抵抗状態を変化させることができ、記憶素子として動作可能な状態となる。
選択トランジスタSTrは、図2に示すように、その一端をビット線BLの一端に接続される一方、他端をグローバルビット線GBLに接続される。グローバルビット線GBLは、X方向に所定ピッチをもって並び、Y方向を長手方向として延びるように形成されている。1本のグローバルビット線GBLは、Y方向に一列に配列された複数の選択トランジスタSTrの一端に共通接続されている。また、Y方向に隣接して配列された2つの選択トランジスタSTrは、1つのゲート電極に共通接続されている。
選択ゲート線SGは、Y方向に所定ピッチをもって並び、X方向を長手方向として延びるように形成されている。1本の選択ゲート線SGは、X方向に一列に配列された複数の選択トランジスタSTrのゲートに共通接続されている。なお、Y方向に隣接して配列された2つの選択トランジスタSTrのゲート電極を分離して、2つの選択トランジスタSTrをそれぞれ独立に動作させることもできる。
次に、図3、図4及び図5を参照して、第1の実施の形態に係るメモリセルアレイ11の積層構造について説明する。図4は図3のF4−F4線に沿った断面図であり、図5は図3の上面図である。なお、図3及び図5において層間絶縁層の図示は省略している。
メモリセルアレイ11は、図3及び図4に示すように、基板20上に積層された選択トランジスタ層30及びメモリ層40を有する。選択トランジスタ層30は選択トランジスタSTrとして機能し、メモリ層40はメモリセルMCとして機能する。
選択トランジスタ層30は、図3及び図4に示すように、導電層31、層間絶縁層32、導電層33、及び層間絶縁層34を有する。これら導電層31、層間絶縁層32、導電層33、及び層間絶縁層34は、基板20に対して垂直なZ方向に積層されている。導電層31はグローバルビット線GBLとして機能し、導電層33は選択ゲート線SG及び選択トランジスタSTrのゲートとして機能する。選択された選択トランジスタSTrは、選択ゲート線SGに正の電圧を印加されることにより導通し、対応するメモリセルMCを選択状態に設定する。このとき、非選択の選択トランジスタSTrは、選択ゲート線SGに負の電圧を印加されることにより非導通状態とされ、対応するメモリセルMCを非選択状態に維持する。
導電層31は、基板20に層間絶縁層29を介して、平行なX方向に所定ピッチをもって並び、Y方向を長手方向として延びるように形成されている(図4参照)。層間絶縁層32は、導電層31の上面を覆う。導電層33は、Y方向に所定ピッチをもって並び、X方向を長手方向として延びるように形成されている(図4参照)。層間絶縁層34は、導電層33の上面を覆う。導電層31及び33は例えばポリシリコンにより構成され得る。層間絶縁層32及び34は酸化シリコン(SiO)により構成され得る。
また、選択トランジスタ層30は、図3及び図4に示すように、柱状半導体層35、及びゲート絶縁層36を有する。柱状半導体層35は選択トランジスタSTrのボディ(チャネル)として機能し、ゲート絶縁層36は選択トランジスタSTrのゲート絶縁膜として機能する。
柱状半導体層35は、不純物としてリン(P)、砒素(As)などの5価元素を不純物として含むn型半導体であり、X及びY方向にマトリクス状に配置され、Z方向を長手方向とする柱状の形状を有する。また、柱状半導体層35は、導電層31の上面に接し、ゲート絶縁層36を介して導電層33のY方向の側面に接する。柱状半導体層35は、n型の半導体層であり、そのドナー(リン等)に関し後述する不純物濃度分布を与えられている。
なお、図3及び図4では、選択トランジスタ層30がメモリ層40の下層に形成される例を示したが、これに代えて、選択トランジスタ層30をメモリ層40の上層に配置してもよい。すなわち、選択トランジスタSTrは、柱状導電層43の上端側に接続されていてもよい。
メモリ層40は、図3及び図4に示すように、Z方向に交互に積層された層間絶縁層41a〜41d、及び導電層42a〜42dを有する。導電層42a〜42dは、それぞれワード線WL1〜WL4として機能する。導電層42a〜42dは、Z方向から見た場合、それぞれX方向に対向する一対の櫛歯形状を有する(図5参照)。層間絶縁層41a〜41dは例えば酸化シリコン(SiO)にて構成され、導電層42a〜42dは例えばポリシリコンや窒化チタン(TiN)にて構成される。また、メモリ層40は、図3及び図4に示すように、柱状導電層43、及び可変抵抗層44を有する。柱状導電層43はビット線BLとして機能する。可変抵抗層44は、例えば酸化ハフニウム(HfOx)などの材料から構成され、可変抵抗素子VRとして機能する。その厚さは例えば5nm程度であるが、2〜10nm程度の範囲で適宜変更可能である。HfOx以外の材料としては、クロム(Cr)、タングステン(W)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、チタン(Ti)、ジルコニウム(Zr)、スカンジウム(Sc)、イットリウム(Y)、トリウム(Tr)、マンガン(Mn)、鉄(Fe)、ルテニウム(Ru)、オスミウム(Os)、コバルト(Co)、ニッケル(Ni)、銅(Cu)、亜鉛(Zn)、カドミウム(Cd)、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)、スズ(Sn)、鉛(Pb)、ビスマス(Bi)等の遷移金属酸化物、あるいはランタン(La)からルテチウム(Lu)までのいわゆる希土類元素等の酸化物を用いることができる。
柱状導電層43は、X及びY方向にマトリクス状に配置され、その下端において柱状半導体層35の上面に接すると共にZ方向に柱状に延びる。可変抵抗層44は、柱状導電層43の側面に配置され、前述のメモリセルMCを構成する。この図示の例では、可変抵抗層44は柱状導電層43の全周囲に亘り、閉ループ状に形成されている。すなわち、可変抵抗層44は、図4に示すように、柱状導電層43のY方向の両側面に沿って設けられると共に、図5に示すように柱状導電層43のX方向の両側面に沿っても設けられ(すなわち、柱状導電層43と層間絶縁層51との間の位置にも設けられ)、柱状導電層43の全周囲に亘って閉ループ状に形成されている。ただし、これはあくまで一例であり、柱状導電層43のY方向の側面にのみ可変抵抗層44が設けられる構成も採用可能である。
また、可変抵抗層44は、柱状導電層43の底面と柱状半導体層35との間の位置においては、少なくとも一部除去されており、これにより、柱状導電層43と柱状半導体層35とは、可変抵抗層44を介さずに直接接続される部分を有している。柱状導電層43は例えばポリシリコン、窒化タングステン(WN)、タングステン(W)、ルテニウム(Ru)などの導電材料、又はこれら複数種類の材料の積層体により構成される。
次に、柱状半導体層35の不純物濃度分布に関し、図6及び図7を参照して説明する。図6は、柱状半導体層35の不純物濃度分布を示すグラフであり、図7は、非選択の選択トランジスタSTrに印加されるゲート電圧VSGと、選択トランジスタSTrに流れる電流の大きさとの関係を示すグラフである。なお、図6は、グローバルビット線GBLの上端から選択ゲート線SG下端までのZ方向の距離(以下、オフセット距離Lofsという)が45nmに設定された場合を示している。
選択トランジスタSTrは、選択時において大きなオン電流Ionを流す一方で、非選択時においてそのオフ電流Ioffを小さくする必要がある。オン電流Ionとオフ電流Ioffの大きさの差(マージン)が小さいと、メモリセルMCのデータを正確に判定することが困難になる。しかし、前述したように、非選択の選択トランジスタSTrに負のゲート電圧を印加する場合、その非選択の選択トランジスタSTrの近傍でいわゆるGIDL(Gate Induced Drain Leakage)電流が発生し、これにより非選択トランジスタSTrにおけるリーク特性が悪化するという問題がある。これにより、選択メモリセルに流れるオン電流Ionと非選択メモリセルに流れるオフ電流Ioffとの差が小さくなり、メモリセルの保持データの正確な読み出しが困難になる。
このため、本実施の形態の半導体記憶装置は、柱状半導体層35に含まれる不純物(リン等)の不純物濃度ρを、グローバルビット線GBL側において高くし、ビット線BL側に向かうに従って小さくなるような濃度分布に設定している。例えば、グローバルビット線GBL側の柱状半導体層35の端部における不純物濃度ρを5×1019[cm−3]以上とし、当該端部からビット線BL側に少なくとも30nm離れた位置における不純物濃度ρを、その1/100以下に設定する。これにより、グローバルビット線GBLと柱状半導体層35と間のオーミック接触を維持しつつ、GIDL電流を有効に抑制し、リーク特性を良好に維持することができる。
より具体的には、グローバルビット線GBL側の柱状半導体層35の端部から距離Zの位置における柱状半導体層35の不純物濃度ρ(Z)は、以下の式で表される。ここで、ρoはグローバルビット線GBL側の柱状半導体層35の端部の不純物濃度であり、Zoはグローバルビット線GBL側の柱状半導体層35の端部のZ軸座標であり、xは減衰定数であり、NBGは半導体層35のビット線BL側での減衰後の不純物濃度、換言すれば、半導体層35内の意図しない背景ドナーの濃度を表している。なお、図6は、ρoを5×1020[cm−3]に、NBGを1×1017[cm−3]に設定した場合のグラフである。
Figure 2017168698
ここで、Aは次の式で示される定数である。また、不純物濃度ρ(z)は、NBGを最小値として設定される。
Figure 2017168698
[数1]のAに[数2]を代入し、更に不純物濃度ρ(z)がNBGを最小値として設定されることを考慮すると、次の式[数3]が導かれる。
Figure 2017168698
図6に示すように、減衰定数xを変化させると、柱状半導体層35における不純物濃度分布の減衰カーブの減衰の度合を変化させることができる。xを40より小さい値に設定すると、グローバルビット線GBLから30nmの位置における不純物濃度を、グローバルビット線GBL側の端部に比べ1/100以下とすることができる。
また、図7に示す通り、非選択の選択トランジスタSTrに印加するゲート電圧VSGを、負の値、例えば−2V前後に設定すると、非選択の選択トランジスタSTrに流れるオフ電流Ioffを最小にすることができる(Ioffが最小となるゲート電圧VSGは、xの値によって異なる)。なお、ゲート電圧VSGが負の値であっても、その絶対値が大きくなると却ってGIDL電流が増加し、オフ電流Ioffは増加する。
そして、図7に示すように、減衰定数xの値が小さいほど、非選択の選択トランジスタにおけるオフ電流Ioffを小さくすることができる。1つの選択トランジスタSTrにおいて許容できるオフ電流Ioffの上限値が例えば1×10−11[A]である場合、減衰定数xはx≦40に設定するのが好ましい。ただし、xが5[nm]よりも小さいと、グローバルビット線GBLと柱状半導体層35のオーミック接触が得られなくなるので、xはx≧5に設定するのが好ましい。ただし、図8に示すように、xが小さくなるほど、選択メモリセルにおけるオン電流Ionが低下する。したがって、xの値は、求められるオン電流Ionの値と、オフ電流Ioffの上限値とを考慮して最適な値に決定されることが望ましい。
上述の図6、及び図7のグラフは、オフセット距離Lofsが45nmに設定された場合を示している。
図9、及び図10は、このオフセット距離Lofsを60nmに設定した場合のグラフである。Lofs=60nmの場合、図9に示すように、xの値に関わらず、非選択の選択トランジスタSTrを流れる電流は、ゲート電圧VSGが−2V前後において最小値となる。ただし、xの値が40未満(例えばx=20、10、又は5)で、ゲート電圧VSGが−2V未満であると、非選択の選択トランジスタSTrを流れる電流は収束せず、ある電圧値を境に振動する(僅かなゲート電圧VSGの変化で、非選択の選択トランジスタSTrを流れる電流が大きく変動する)ことが確認された。また、図10に示すように、xが40未満に低下すると、選択された選択トランジスタSTrにおけるオン電流Ionも大幅に低下してしまい、その低下の割合はLofsが45nmの場合に比べ顕著であることが確認された。
図11、及び図12は、このオフセット距離Lofsを75nmに設定した場合のグラフである。Lofs=75nmの場合、図11に示すように、xの値に関わらず、非選択の選択トランジスタSTrを流れる電流は、ゲート電圧VSGが−2V前後において最小値となるが、xの値が40未満で、ゲート電圧VSGが−2V未満であると、非選択の選択トランジスタSTrを流れる電流は収束せず、ある電圧値を境に振動することが確認された。また、図12に示すように、xが40未満に低下すると、選択された選択トランジスタSTrにおけるオン電流も大幅に低下してしまい、その低下の割合はLofsが60nmの場合に比べても更に顕著であることが確認された。
以上の結果から、オフセット距離Lofsはできるだけ短く設定することが好適であり、また、xの値も、設定されたオフセット距離Lofsに応じて、最適なオン電流Ionとオフ電流Ioffが得られる範囲において設定されることが好ましい。
以上説明したように、この第1の実施の形態では、選択トランジスタSTr中の柱状半導体層35の不純物濃度分布が上記のように設定される。これにより、選択メモリセルに流れるオン電流を大きくする一方、非選択メモリセルに流れるオフ電流を小さくすることができる。
[第2の実施の形態]
次に、第2の実施の形態に係る半導体記憶装置を、図13〜図17を参照して説明する。
この第2の実施の形態の半導体記憶装置の概略構成は第1の実施の形態(図1)と同様であるが、メモリセルアレイの構成が第1の実施の形態とは異なっている。なお、第1の実施の形態のメモリセルアレイと同一の構成要素については、図13〜図17において同一の符号を付している。
図13に示すように、第2の実施の形態におけるメモリセルアレイ11においては、複数のメモリセルMCが、ワード線WLとローカルビット線LBLの交差部に設けられている。ローカルビット線LBLは、複数の直列接続された選択トランジスタSTrを備えている。そして、この選択トランジスタSTrは、そのゲートに接続されるゲート電極GEを備えており、ゲート電極GEはゲート線GLに接続されている。なお、本実施の形態の不揮発性半導体記憶装置は、図13で示した構成が紙面水平方向及び紙面垂直方向にも複数配設された構成を有している。
メモリセルMCは、可変抵抗素子VRを含んでいる。可変抵抗素子VRは電気的に書き換え可能で抵抗値に基づいてデータを不揮発に記憶する。
選択した一つのメモリセルMCにアクセスする際には、選択メモリセルMCに接続されたローカルビット線LBLを列デコーダ13によって選択する。つまり、選択するローカルビット線LBLに対応するゲート線GLに所定の電圧を印加する。同時に、選択したメモリセルMCに対応するグローバルビット線GBLに、ゲート線GLに印加した電圧とは異なる値の電圧を印加する。すると、ゲート線GLに電気的に接続されたゲート電極GEとグローバルビット線GBLとの電位差によってローカルビット線LBLに反転層が生じる。これにより、チャネル(電流経路)がローカルビット線LBL中に形成される。即ち図13に示す選択トランジスタSTrが導通状態となる。
このように、本実施の形態の不揮発性半導体記憶装置においては、ゲート電極GE、ローカルビット線LBL及びこれらの間に介在するゲート絶縁膜(後述する。図13には不図示)が選択トランジスタSTrを構成している。すなわち、ゲート電極GEが選択トランジスタSTrのゲートとして機能し、ローカルビット線LBLが選択トランジスタSTrのチャネルとして機能する。そして、選択メモリセルMCに接続したワード線WLに所定の電圧を印加することで、このワード線WLとグローバルビット線GBLとの電位差により電流が流れ、メモリセルMCにアクセスできる。また、選択しないメモリセルMCに接続されたワード線WLには、所定の電圧を印加することで選択しないメモリセルMCに電流が流れないようにする。
次に、図14、図15及び図16を参照して、第2の実施の形態に係るメモリセルアレイ11の概略構成について説明する。図14はメモリセルアレイ11の積層構造の一例を示す斜視図である。図15は、メモリセルアレイ11の上面をZ方向から見た概略上面図である。図16は、図14のA−A’線断面図である。
メモリセルアレイ11は、図14に示すように、基板20に対して垂直なZ方向に所定ピッチをもって積層され、基板20の表面に対して平行なX方向に延在する複数の導電層42a〜42e(ワード線WL)を備えている。導電層42a〜42eは、X方向に直交するY方向に複数配設されており、図15及び図16に示すように、Z方向から見て櫛歯状に形成されている。
導電層42a〜42eのY方向の側面には、Z方向に延在する可変抵抗層44(可変抵抗素子VR)が設けられている。可変抵抗層44は、第1の実施の形態と同様、例えば酸化ハフニウム(HfOx)等からなる。また、可変抵抗素子VRは、図15においては複数のワード線WLに跨って共通に配置されているが、ワード線WLごとに分断して配置されるように構成してもよい。
可変抵抗層44の、ワード線WLと反対側の側面には、図14、図15及び図16に示すように、Z方向に延在する柱状形状の柱状半導体層43A(ローカルビット線LBL)が配置されている。つまり、柱状半導体層43Aは、可変抵抗層44を介して導電層42a〜42e(ワード線WL)に接している。また、柱状半導体層43AはX方向及びY方向にマトリクス状に配置されている。柱状半導体層43Aを構成する半導体は、少なくともその下端においてリン(P)、砒素(As)などの不純物が添加されたn型半導体層とされている。
本実施の形態の不揮発性半導体記憶装置は、上記の構成を有することにより、ワード線WL及びローカルビット線LBLが交差する箇所(交点)において、可変抵抗素子VRを含むメモリセルMCが配置されることになる。従って、メモリセルMCは、X、Y、及びZ方向のそれぞれに沿って配置された3次元マトリクス状の構成である。
なお、本実施の形態においては、図15及び図16に示す通りローカルビット線LBLの平面形状は矩形状である。この矩形状については、X方向及びY方向の長さの関係についてはいずれかの長さが他方より長くても、同一の長さでもよい。また、ローカルビット線LBLの平面形状は矩形状に限らず、円形状でもよい。
また、図14に示すように、ローカルビット線LBLのZ方向の下端には、グローバルビット線GBLとして機能する導電層31が接続されている。この導電層31(グローバルビット線GBL)は、Y方向に延びており、X方向に所定ピッチをもって基板20上に配列されており、例えば、タングステン(W)等の金属からなる。
また、図14及び図15に示すように、最上層の導電層42e(ワード線WL)より上方において、X方向に延在し、Y方向に所定のピッチで導電層58が配列されている。導電層58は前述のゲート線GLとして機能する。そして、図14及び図16に示すように、柱状半導体層43Aの内部には、Z方向に延在する導電層56(ゲート電極GE)がゲート絶縁膜55を介して配置されている。即ち、ローカルビット線LBLの内側の側面とゲート電極GEの側面とはゲート絶縁膜を介して対向している。ゲート電極GEとして機能する導電層56は、例えば濃度の高いn+型ポリシリコンや、窒化チタン(TiN)等から構成され得る。そして、ゲート電極GEの上端はゲート線GLと電気的に接続されている。
次に、図17を参照して、第1の実施の形態に係るメモリセルアレイ11の積層構造について断面図を用いて説明する。
図17は、メモリセルアレイ11の、複数のメモリセルMCを含む部分を示す概略断面図である。
図17に示すように、本実施の形態においては、基板20上に層間絶縁層41及び導電層42が交互にZ方向に積層されている。この導電層42のY方向の端側面には、可変抵抗層44が共通して設けられている。なお、第2の実施の形態においては、最下層の導電層42はワード線WLとしては機能せず、いわゆるダミーワード線として取り扱われてもよい。このように、第2の実施の形態では、最下層のワード線WLとグローバルビット線GBLとの間に選択トランジスタSTrは存在しない。選択トランジスタSTrは、等価回路上では、各ローカルビット線LBLの間の位置に直列に接続されている(図13参照)。なお、層間絶縁層41は、例えば酸化シリコン(SiOx)等の絶縁材料から形成され得る。導電層42は、ワード線WLとして機能する。そして、上述したワード線WLの材料から形成され得る。可変抵抗層44は、可変抵抗素子VRとして機能する。そして、上述した可変抵抗素子VRの材料から形成され得る。
可変抵抗層44の、導電層42と反対側の側面には、Z方向に延在し、柱状形状を有する柱状半導体層43A(ローカルビット線LBL)が配置されている。そして、柱状半導体層43Aの内部には、導電層56(ゲート電極GE)がゲート絶縁層55を介して芯状に配置されている。芯状に配置された導電層56は、柱状半導体層43Aの下端までは貫通しておらず、その結果柱状半導体層43AはYZ断面で見るとU字状に形成されている。
導電層56は、その上端において、導電層58(ゲート線GL)とバリア層57を介して接続されている。導電層58はワード線WLと同様にX方向に延在している。バリア層57は、例えばチタンシリサイド(TiSix)等から構成される。
半導体層43Aの下端は、バリア層32を介して導電層31に接続されている。導電層31は、絶縁膜29を介して基板20上に配置されている。バリア層32は、窒化チタン(TiN)等からなり、導電層31への不純物等の拡散を防止するバリアメタルとしての機能を果たす。
この第2の実施の形態における柱状半導体層43Aの、グローバルビット線GBL側の端部における不純物濃度分布は、第1の実施の形態における柱状半導体層35と同様に設定することができる。
柱状半導体層43A(ローカルビット線LBL)は、選択トランジスタSTrのチャネル部を構成する。選択トランジスタSTrは、選択時において大きなオン電流Ionを流す一方で、非選択時においてそのオフ電流Ioffを小さくする必要がある。オン電流Ionとオフ電流Ioffの大きさの差(マージン)が小さいと、メモリセルMCのデータを正確に判定することが困難になる。しかし、前述したように、非選択の選択トランジスタSTrにゲート線GLを介して負のゲート電圧を印加する場合、その非選択の選択トランジスタSTrの近傍でいわゆるGIDL(Gate Induced Drain Leakage)電流が発生し、これにより非選択トランジスタSTr(柱状半導体層43A)におけるリーク特性が悪化するという問題がある。これにより、選択メモリセルに流れるオン電流Ionと非選択メモリセルに流れるオフ電流Ioffとの差が小さくなり、メモリセルの保持データの正確な読み出しが困難になる。
このため、本実施の形態の半導体記憶装置は、柱状半導体層43Aに含まれる不純物(リン等)の不純物濃度ρを、グローバルビット線GBL側において高くし、グローバルビット線GBLから離れるに従って小さくなるような濃度分布に設定している。例えば、グローバルビット線GBL側の柱状半導体層43Aの端部における不純物濃度ρを、オーミック接触が得られる濃度、例えば5×1019[cm−3]以上とし、当該端部からビット線BL側に少なくとも30nm離れた位置における不純物濃度ρを、その1/100以下に設定する。これにより、グローバルビット線GBLと柱状半導体層43Aと間のオーミック接触を維持しつつ、GIDL電流を有効に抑制し、リーク特性を良好に維持することができる。
より具体的には、グローバルビット線GBL側の柱状半導体層43Aの端部から距離Zの位置における柱状半導体層43Aの不純物濃度ρ(Z)は、第1の実施の形態と同様に、[数1]〜[数3]で表される。ここで、ρoはグローバルビット線GBL側の柱状半導体層43Aの端部の不純物濃度であり、Zoはグローバルビット線GBL側の柱状半導体層43Aの端部のZ軸座標であり、xは減衰定数であり、NBGは半導体層43Aのビット線BL側の側における減衰後の不純物濃度を表している。なお、減衰定数xの変化に基づく不純物濃度分布の減衰カーブの変化、オフ電流Ioffの変化などに関しても、第1の実施の形態と略同様であるので、重複する説明は省略する。
以上説明したように、この第2の実施の形態では、柱状半導体層43Aの不純物濃度分布が上記のように設定される。これにより、第1の実施の形態と同様に、選択メモリセルに流れるオン電流を大きくする一方、非選択メモリセルに流れるオフ電流を小さくすることができる。
以上、本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば、上記の実施の形態では、遷移金属酸化物や希土類元素酸化物などを可変抵抗素子とした抵抗変化メモリを例として説明したが、本発明はこれに限定されず、金属原子自体を可変抵抗素子としたCBRAM(Conductive Bridging RAM)や、相変化素子を可変抵抗素子としたPCRAM(Phase Change RAM)に適用することも可能である。
11・・・メモリセルアレイ、 12・・・行デコーダ、 13・・・列デコーダ、 14・・・上位ブロック、 15・・・電源、 16・・・制御回路、 BL・・・ビット線、 WL・・・ワード線、 MC・・・メモリセル、 VR・・・可変抵抗素子、 STr・・・選択トランジスタ、 SG・・・選択ゲート線、 20・・・基板、 29・・・層間絶縁層、 30・・・選択トランジスタ層、 31・・・導電層、32・・・層間絶縁層、 33・・・導電層、 34・・・層間絶縁層、 35・・・柱状半導体層、 40・・・メモリ層、 41a〜41d・・・層間絶縁層、 42a〜42d・・・導電層、 43・・・柱状導電層、 43A・・・柱状半導体層、 44・・・可変抵抗層、 51・・・層間絶縁層、 55・・・ゲート絶縁膜、 56・・・導電層(ゲート電極GE)、 57・・・バリア層、 58・・・導電層(ゲート線GL)。

Claims (8)

  1. 第1方向を長手方向として延びる第1の配線と、
    前記第1方向と交差する第2方向を長手方向として延びる第2の配線と、
    前記第1及び第2の配線の交差部に配置され、可変抵抗素子を含むメモリセルと、
    前記第2の配線に一端を接続される選択トランジスタと
    前記選択トランジスタの他端に接続される第3の配線と
    を備え、
    前記選択トランジスタは、
    前記第2の配線に第1の端部を接続され第2の端部を前記第3の配線に接続されその内部に不純物を含む半導体層と、
    前記半導体層の側面に配置されるゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記半導体層と対向する選択ゲート線と
    を含み、
    前記半導体層は、前記第2の端部側において前記半導体層と前記第3の配線との間でオーミック接触を生じさせる第1の不純物濃度を有し、前記第2の端部から前記第1の端部に向かうに従って前記不純物濃度が前記第1の不純物濃度から第2の不純物濃度に向けて低下する
    ことを特徴とする、半導体記憶装置。
  2. 前記第2の不純物濃度は、前記第1の不純物濃度の1/100以下である、請求項1記載の半導体記憶装置。
  3. 前記第1の不純物濃度は、5×1019[cm−3]以上である、請求項1又は2に記載の半導体記憶装置。
  4. 前記第2の端部の不純物濃度をρo、前記第2の端部の座標をZo、xは減衰定数、前記半導体層における減衰後の不純物濃度をNBGとした場合、前記半導体層の前記第2の端部から距離Zの位置における前記半導体層の不純物濃度ρが、
    Figure 2017168698
    である、請求項1乃至3のいずれか1項に記載の半導体記憶装置。
  5. 第1方向を長手方向として延び第1及び第2の端部を有する第1の配線と、
    前記第1方向と交差する第2方向を長手方向として延びる半導体層と、
    前記第1の配線と前記半導体層との間の交差部に配置され、可変抵抗素子を含むメモリセルと、
    前記半導体層の内側にゲート絶縁膜を介して対向し、前記第2方向に延在する第2の配線と、
    前記半導体層の前記第1の端部に接続される第3の配線と
    を備え、
    前記半導体層は、
    前記第1の端部において前記半導体層と前記第3の配線との間でオーミック接触を生じさせる第1の不純物濃度を有し、前記第1の端部からから前記半導体層の前記第2の端部に向かうに従って前記不純物濃度が前記第1の不純物濃度から第2の不純物濃度に向けて低下する
    ことを特徴とする、半導体記憶装置。
  6. 前記第2の不純物濃度は、前記第1の不純物濃度の1/100以下である、請求項5記載の半導体記憶装置。
  7. 前記第1の不純物濃度は、5×1019[cm−3]以上である、請求項5又は6に記載の半導体記憶装置。
  8. 前記第1の端部の不純物濃度をρo、前記第1の端部の座標をZo、xを減衰定数、前記半導体層における減衰後の不純物濃度をNBGとした場合、前記半導体層の前記第1の端部から距離Zの位置における前記半導体層の不純物濃度ρが、
    Figure 2017168698
    であることを特徴とする、請求項5乃至7のいずれか1項に記載の半導体記憶装置。
JP2016053250A 2016-03-17 2016-03-17 半導体記憶装置 Pending JP2017168698A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016053250A JP2017168698A (ja) 2016-03-17 2016-03-17 半導体記憶装置
US15/388,376 US9997570B2 (en) 2016-03-17 2016-12-22 Resistive memory with varying dopant concentration in select transistor channel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016053250A JP2017168698A (ja) 2016-03-17 2016-03-17 半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2017168698A true JP2017168698A (ja) 2017-09-21

Family

ID=59855926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016053250A Pending JP2017168698A (ja) 2016-03-17 2016-03-17 半導体記憶装置

Country Status (2)

Country Link
US (1) US9997570B2 (ja)
JP (1) JP2017168698A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535712B2 (en) 2018-03-14 2020-01-14 Toshiba Memory Corporation Semiconductor device
KR20210089082A (ko) * 2020-01-06 2021-07-15 윈본드 일렉트로닉스 코포레이션 저항 변화형 기억장치 및 이의 제조 방법
KR20210089075A (ko) * 2020-01-06 2021-07-15 윈본드 일렉트로닉스 코포레이션 저항 변화형 기억 장치 및 그 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180137927A1 (en) * 2016-04-16 2018-05-17 Chengdu Haicun Ip Technology Llc Three-Dimensional Vertical One-Time-Programmable Memory Comprising No Separate Diode Layer
KR102710732B1 (ko) * 2019-07-30 2024-09-27 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
KR102710731B1 (ko) * 2019-07-31 2024-09-27 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
KR102697923B1 (ko) 2019-11-19 2024-08-22 삼성전자주식회사 메모리 장치
KR102624196B1 (ko) * 2021-10-06 2024-01-11 한양대학교 산학협력단 3차원 저항 변화 메모리

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01157522A (ja) * 1987-12-14 1989-06-20 Mitsubishi Electric Corp 半導体装置の製造方法
JP2009246383A (ja) * 2009-07-17 2009-10-22 Renesas Technology Corp 半導体装置
JP2015103271A (ja) * 2013-11-26 2015-06-04 株式会社東芝 記憶装置及び記憶装置の制御方法
US20150255510A1 (en) * 2014-03-06 2015-09-10 Kabushiki Kaisha Toshiba Semiconductor device
US20160019952A1 (en) * 2014-05-20 2016-01-21 Sandisk 3D Llc Intrinsic vertical bit line architecture

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4894171B2 (ja) 2005-06-15 2012-03-14 日本電気株式会社 電界効果トランジスタおよびその製造方法
US8891277B2 (en) 2011-12-07 2014-11-18 Kabushiki Kaisha Toshiba Memory device
US9165933B2 (en) 2013-03-07 2015-10-20 Sandisk 3D Llc Vertical bit line TFT decoder for high voltage operation
US9105468B2 (en) 2013-09-06 2015-08-11 Sandisk 3D Llc Vertical bit line wide band gap TFT decoder
US9286978B2 (en) 2013-10-09 2016-03-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2015141726A (ja) 2014-01-28 2015-08-03 株式会社東芝 半導体記憶装置
US9653617B2 (en) * 2015-05-27 2017-05-16 Sandisk Technologies Llc Multiple junction thin film transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01157522A (ja) * 1987-12-14 1989-06-20 Mitsubishi Electric Corp 半導体装置の製造方法
JP2009246383A (ja) * 2009-07-17 2009-10-22 Renesas Technology Corp 半導体装置
JP2015103271A (ja) * 2013-11-26 2015-06-04 株式会社東芝 記憶装置及び記憶装置の制御方法
US20150255510A1 (en) * 2014-03-06 2015-09-10 Kabushiki Kaisha Toshiba Semiconductor device
US20160019952A1 (en) * 2014-05-20 2016-01-21 Sandisk 3D Llc Intrinsic vertical bit line architecture

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535712B2 (en) 2018-03-14 2020-01-14 Toshiba Memory Corporation Semiconductor device
KR20210089082A (ko) * 2020-01-06 2021-07-15 윈본드 일렉트로닉스 코포레이션 저항 변화형 기억장치 및 이의 제조 방법
KR20210089075A (ko) * 2020-01-06 2021-07-15 윈본드 일렉트로닉스 코포레이션 저항 변화형 기억 장치 및 그 제조 방법
JP2021111634A (ja) * 2020-01-06 2021-08-02 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型記憶装置
JP2021111635A (ja) * 2020-01-06 2021-08-02 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型記憶装置
KR102468482B1 (ko) * 2020-01-06 2022-11-18 윈본드 일렉트로닉스 코포레이션 저항 변화형 기억 장치 및 그 제조 방법
KR102471884B1 (ko) * 2020-01-06 2022-11-28 윈본드 일렉트로닉스 코포레이션 저항 변화형 기억장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US20170271405A1 (en) 2017-09-21
US9997570B2 (en) 2018-06-12

Similar Documents

Publication Publication Date Title
US9997570B2 (en) Resistive memory with varying dopant concentration in select transistor channel
US9018613B2 (en) Semiconductor memory device with a memory cell block including a block film
US20140145137A1 (en) Resistive Random Access Memory Devices Having Variable Resistance Layers
US11894053B2 (en) Vertical nonvolatile memory device including memory cell string
US20150255511A1 (en) Nonvolatile memory device
US9275729B2 (en) Semiconductor memory device
US9865656B2 (en) Semiconductor memory device
JP6415956B2 (ja) 半導体記憶装置及びその制御方法
EP3772062A1 (en) Non-volatile memory device and operating method of the same
US11087839B2 (en) Nonvolatile memory device with vertical string including semiconductor and resistance change layers, and method of operating the same
US9502103B1 (en) Semiconductor memory device
US9368555B2 (en) Semiconductor memory device
US9831290B2 (en) Semiconductor memory device having local bit line with insulation layer formed therein
US9825098B2 (en) Semiconductor memory device
JP6045983B2 (ja) 半導体記憶装置
US20230121581A1 (en) Variable resistance memory device
US11856873B2 (en) Variable resistance memory device
US20170077180A1 (en) Nonvolatile semiconductor memory device
US9871197B2 (en) Semiconductor memory device
US20150263278A1 (en) Memory device
US11545224B2 (en) Nonvolatile memory device and operating method of the same
EP4326029A2 (en) Variable resistance memory device and electronic device including the same
US20240315052A1 (en) Semiconductor storage device
KR20240090092A (ko) 가변 저항 메모리 소자 및 이를 포함하는 전자 장치
CN117597016A (zh) 可变电阻存储器件和包括其的电子设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180130

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190402