JP2009246383A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009246383A JP2009246383A JP2009168834A JP2009168834A JP2009246383A JP 2009246383 A JP2009246383 A JP 2009246383A JP 2009168834 A JP2009168834 A JP 2009168834A JP 2009168834 A JP2009168834 A JP 2009168834A JP 2009246383 A JP2009246383 A JP 2009246383A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- semiconductor layer
- gate electrode
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】ビット線の容量を小さくし、高速動作が得られるダイナミックランダムアクセスメモリを得ること。
【解決手段】ソース/ドレイン領域の一方になる第1の導電層6の上に、第1の半導体層11、チャネル半導体層12、ソース/ドレイン領域の他方になり、かつストレージノード26にもなる第2の導電層13が設けられている。第2の導電層13の上にキャパシタ絶縁膜21が設けられる。キャパシタ絶縁膜21を介在させて、ストレージノード26の上にセルプレート22が設けられている。
【選択図】図2
【解決手段】ソース/ドレイン領域の一方になる第1の導電層6の上に、第1の半導体層11、チャネル半導体層12、ソース/ドレイン領域の他方になり、かつストレージノード26にもなる第2の導電層13が設けられている。第2の導電層13の上にキャパシタ絶縁膜21が設けられる。キャパシタ絶縁膜21を介在させて、ストレージノード26の上にセルプレート22が設けられている。
【選択図】図2
Description
この発明は、一般に半導体装置に関するものであり、より特定的には、縦型サラウンドゲートMOSFET(以下VΦTという)を利用した半導体装置に関する。
図114は、ダイナミックランダムアクセスメモリ(DRAM)のセルサイズのトレンドを示す図である。図114には、各世代のデザインルールも併記されている。従来のDRAMセルは、構成要素として、ビットライン(BL)、ワードライン(WL)、ビットラインコンタクト(BK)、ストレージノードコンタクト(SK)の4つを含んでいる。そのため、次式のF(feature size)を用いてセルサイズを表わすと、セルサイズは8F2の大きさになる。
F(feature size)=r+α
式中、Fはゲート幅、rは最小線幅、αはプロセスマージンを表している。
式中、Fはゲート幅、rは最小線幅、αはプロセスマージンを表している。
図114では、デザインルール(最小線幅)を単純にFとして、8F2と4F2が重ねてプロットされている(白丸と黒丸の部分)。これから明らかなように、8F2のセルでは、256MDRAMを作るのが限界である。一方、セルサイズが4F2ならば、従来通りの縮小則の踏襲によって、Gビット世代のDRAMが実現できることがわかる。
4F2のセルは、たとえば、BLとWLの交点に、縦型のトランジスタを設けることによって得られる。上述のような背景から、さまざまな縦型のトランジスタが提案されている。
図115は、特開平5−160408号公報に開示されている、縦型サラウンドゲートトランジスタの第1の従来例の断面図である。図115を参照して、チャネルとなるシリコンの柱5の周囲に、ゲート絶縁膜4を介在させて、ゲート3が設けられている。シリコンの柱5には、ソース6aとドレイン6bが接続されている。
このトランジスタをDRAMへ応用する場合の最大の問題点は、ワード線となるゲート電極3の形成である。
図116は、図115に示すサラウンドゲートトランジスタの製造方法を示す、半導体装置の断面図である。シリコンの柱5を覆うように、ゲート絶縁膜4を形成する。その後、ゲート絶縁膜4を介在させて、シリコンの柱5を覆うように、ポリシリコン(3)を堆積する。ポリシリコン(3)を異方性エッチングすることによって、シリコンの柱5の側壁にゲート電極3を形成する。この方法では、ゲート長lが、ポリシリコン(3)の異方性エッチングレートによって決定される。そのため、ゲート長lの変動vが非常に大きくなる。結果として、この方法では、4F2のセルを、安定に得ることが非常に難しいという問題点があった。
図117と図118は特開平4−282865号公報に開示されている、縦型サラウンドゲートトランジスタの製造方法の各工程における断面図である。
図117を参照して、ビットライン26の上に、SiO2層2a、ワード線であるポリシリコン3、SiO2層2bが順次設けられている。SiO2層2b、ポリシリコン3、SiO2層2aを貫通するように、コンタクトホール8が設けられている。コンタクトホール8の側壁面にゲート絶縁膜4が形成されている。
図117と図118を参照して、コンタクトホール8の側壁を被覆するように、ポリシリコン5が形成されている。ポリシリコン5は、ソース6aとチャネル7とドレイン6bに区分される。このように構成されるトランジスタには次のような問題点があった。すなわち、図117を参照して、ゲート絶縁膜4を形成する際に、エッチング量の変動vを受けやすく、ときには、ゲート電極の上端の角3cが露出し、ひいては、ゲートの角3cとドレイン6bとの間でリークを生じるという問題点があった。
また、そのトランジスタ動作に関して、次のような問題がある。
ゲートポリシリコンとチャネルポリシリコンを逆の導電型にして、かつそのワークファンクションの差を利用して、チャネルポリシリコンを空乏化させることにより、ソース・ドレイン間をOFF状態にするため、チャネルポリシリコンの膜厚は、チャネルポリシリコン中の不純物濃度から決定される最大空乏層幅より小さくしなければならない。
ゲートポリシリコンとチャネルポリシリコンを逆の導電型にして、かつそのワークファンクションの差を利用して、チャネルポリシリコンを空乏化させることにより、ソース・ドレイン間をOFF状態にするため、チャネルポリシリコンの膜厚は、チャネルポリシリコン中の不純物濃度から決定される最大空乏層幅より小さくしなければならない。
一方、ソース・ドレインの抵抗が高いと、ON電流が十分得られないので、チャネルポリシリコン中の不純物を多くして、抵抗を下げる必要がある。通常のTFTでは、ソース・ドレインの不純物の量は多くて1020/cm3である。しかし、1020/cm2もの不純物を導入すると、最大空乏層幅は約40Åとなる。したがって、チャネルポリシリコンの膜厚をこれ以下にしなければならないという制約から、このトランジスタを、特性を犠牲にすることなく、安定に製造することは、ほとんど不可能であることがわかる。
上述の問題点を解決するために、出願人らは、図119に示すような、バーチカルファイ−シェイプトランジスタ(VΦT)を提案している(特願平5−345126)。
図119は、VΦTの要部を抽出して示した斜視図である。図120は、VΦTの断面図である。
これらの図を参照して、MOSFETは、基板1を備える。基板1の主表面中に、ソース領域6aが設けられている。基板1の上に第1の層間絶縁膜2aが設けられている。第1の層間絶縁膜2aの上には、基板の表面と実質的に平行な上面を有するゲート電極3が設けられる。ゲート電極3を覆うように第1の層間絶縁膜2aの上に第2の層間絶縁膜2bが設けられる。第1の層間絶縁膜2a、ゲート電極3および第2の層間絶縁膜2bを貫通するように、ソース領域6aの表面の一部を露出させるためのコンタクトホール19が設けられている。コンタクトホール19の側壁面をゲート絶縁膜4が被覆している。コンタクトホール19中であって、ソース領域6aの表面9に接触するように、ソース領域6aの表面からゲート電極3の下面の高さまで、P型の第1の半導体層20が設けられている。コンタクトホール19中であって、第1の半導体層20の表面に接触するように、第1の半導体層20の表面からゲート電極3の上面の高さまで、チャネル半導体層7が設けられている。チャネル半導体層7の表面に接触するように、チャネル半導体層7の上に、ドレイン領域6bになるP型の第2の半導体層5が設けられている。
ドレイン領域6bを覆うように基板の上に第3の層間絶縁膜2cが設けられている。第3の層間絶縁膜2c中には、ドレイン領域6bの表面の一部を露出させるための接続孔11aが設けられている。接続孔11aを通って、アルミニウム電極10aがドレイン領域6bに接続されている。
図119および図120に示すVΦTは、図115および図117に示す先行技術の問題点を解決するが、ビット線の容量を小さくするのに限界があるという問題点があった。
それゆえに、この発明の目的は、ビット線の容量を小さくし、高速動作に耐えられるように改良された、VΦTを利用した半導体装置を提供することを目的とする。
この発明のさらに他の目的は、VΦTを用いたAND回路を提供することを目的とする。
この発明のさらに他の目的は、VΦTを用いたOR回路を提供することを目的とする。
この発明のさらに他の目的は、VΦTを用いたインバータ回路を提供することを目的とする。
この発明のさらに他の目的は、VΦTを用いたインバータ回路を提供することを目的とする。
この発明のさらに他の目的は、VΦTを用いたフリップフロップを提供することを目的とする。
この発明のさらに他の目的は、VΦTを用いたゲインセルを提供することを目的とする。
この発明のさらに他の目的は、VΦTを用いた液晶ディスプレイのマトリックスを提供することを目的とする。
この発明の第1の局面に従う半導体装置は、多数のキャリアの流れを、ゲートに加える電圧によって制御する半導体装置に係るものである。当該半導体装置は、主表面を有する基板を備える。上記基板の主表面中に、ソース/ドレイン領域の一方になる第1導電型の第1の導電層が設けられている。上記基板の上に第1の層間絶縁膜が設けられている。上記第1の層間絶縁膜の上に、上面と下面を有するゲート電極が設けられている。上記ゲート電極を覆うように、上記第1の層間絶縁膜の上に、第2の層間絶縁膜が設けられている。上記第1の層間絶縁膜、上記ゲート電極および上記第2の層間絶縁膜を貫通するように、上第1の導電層の表面の一部を露出させるためのコンタクトホールが設けられている。上記コンタクトホールの側壁面を、第1のゲート絶縁膜が被覆している。当該半導体装置は、上記第1の導電層と接触し、かつ上記コンタクトホールの内壁面を上記第1のゲート絶縁膜を介在させて連続的に被覆するように設けられ、かつ、該コンタクトホール部分においてその底面の位置が上記第1のゲート電極の下面の高さ以下にある凹部を有するシリコン薄膜を備える。上記シリコン薄膜は、上記第1のゲート電極に取囲まれた部分に位置する筒状のチャネル部と、上記チャネル部を上下から挟むソース領域とドレイン領域との3つの部分に区分されている。当該装置は、さらに、上記シリコン薄膜の上記凹部内であって、上記チャネル部の上端の位置よりも低い位置に埋込まれたシリコン酸化膜を備える。上記シリコン薄膜の上記凹部内には、上記チャネル部に接触するようにポリシリコンが埋込まれている。当該半導体装置においては、上記ポリシリコンを引出電極として、上記チャネル部の電位を固定する。
この発明の第2の局面に従う半導体装置は、多数のキャリアの流れを、ゲートに加える電圧によって制御する半導体装置に係るものである。当該半導体装置は、主表面を有する基板を備える。上記基板の主表面中に、ソース/ドレイン領域の一方になる第1導電型の第1の導電層が設けられている。上記基板の上に第1の層間絶縁膜が設けられている。上記第1の層間絶縁膜の上にゲート電極が設けられている。上記ゲート電極を覆うように、上記第1の層間絶縁膜の上に、第2の層間絶縁膜が設けられている。上記第1の層間絶縁膜、上記ゲート電極および上記第2の層間絶縁膜を貫通するように、上記第1の導電層の表面の一部を露出させるためのコンタクトホールが設けられている。上記コンタクトホールの側壁面を、導電体が被覆している。上記導電体の表面を、ゲート絶縁膜が被覆している。上記コンタクトホール中には、上記第1の導電層の表面に接触するように、第1導電型の第1の半導体層が設けられている。上記コンタクトホール中には、上記第1の半導体層の表面に接触するように、チャネル半導体層が設けられている。上記コンタクトホール中には、上記チャネル半導体層の表面に接触するように、ソース/ドレイン領域の他方になる第1導電型の第2の半導体層が設けられている。
この発明の第3の局面に従う半導体装置は、OR回路を含む半導体装置に係るものである。当該半導体装置は、主表面を有する基板を備える。上記基板の主表面中には、ソース/ドレイン領域の一方になる第1導電型の第1の導電層が設けられている。上記基板の上に第1の層間絶縁膜が設けられている。上記第1の層間絶縁膜の上に互いに隣接して、上面と下面を有する、第1のゲート電極と第2のゲート電極が設けられている。上記第1および第2のゲート電極を覆うように、上記第1の層間絶縁膜の上に第2の層間絶縁膜が設けられている。上記第1および第2のゲート電極にまたがるように、かつ上記第1の層間絶縁膜、上記第1および第2のゲート電極および上記第2の層間絶縁膜を貫通するように、上記第1の導電層の表面の一部を露出させるためのコンタクトホールが設けられている。上記コンタクトホールの側壁面をゲート絶縁膜が被覆している。上記コンタクトホール中であって、上記第1の導電層の表面に接触するように、該第1の導電層の表面から、実質的に上記ゲート電極の下面の高さまで、第1導電型の第1の半導体層が形成されている。上記コンタクトホール中であって、上記第1の半導体層の表面に接触するように、該第1の半導体層の表面から、実質的に上記ゲート電極の上面の高さまで、チャネル半導体層が形成されている。上記チャネル半導体層の表面に接触するように、該チャネル半導体層の上に、ソース/ドレイン領域の他方になる第1導電型の第2の半導体層が設けられている。
この発明の第4の局面に従う半導体装置は、AND回路を含む半導体装置に係るものである。当該半導体装置は、基板と、上記基板の上に設けられた第1導電型の第1の導電層と、上記第1の導電層を覆うように上記基板の上に設けられた第1の層間絶縁膜と、を備える。上記第1の層間絶縁膜の上に、上面と下面を有する第1のゲート電極が設けられている。上記第1のゲート電極を覆うように、上記第1の層間絶縁膜の上に、第2の層間絶縁膜が設けられている。上記第2の層間絶縁膜の上に、上面と下面を有する第2のゲート電極が設けられている。上記第2のゲート電極を覆うように、上記第2の層間絶縁膜の上に第3の層間絶縁膜が設けられている。上記第1の層間絶縁膜、上記第1のゲート電極、上記第2の層間絶縁膜、上記第2のゲート電極および上記第3の層間絶縁膜を貫通するように、上記第1の導電層の表面の一部を露出させるためのコンタクトホールが設けられている。上記コンタクトホール内に露出した上記第1および第2のゲート電極の側壁面をゲート絶縁膜が被覆している。上記コンタクトホール中であって、上記第1の導電層の表面に接触するように、上記第1の導電層の表面から、実質的に上記第1のゲート電極の下面の高さまで、第1導電型の第1の半導体層が形成されている。上記コンタクトホール中であって、上記第1の半導体層の表面に接触するように、該第1の半導体層の表面から上記第1のゲート電極の上面の高さまで、第1のチャネル半導体層が形成されている。上記コンタクトホール中であって、上記第2のゲート電極の下面から該第2のゲート電極の上面の高さまで、第2導電型の第2のチャネル半導体層が形成されている。上記第2のチャネル半導体層の表面に接触するように、該第2のチャネル半導体層の上に、ソース/ドレイン領域の他方になる第1導電型の第2の半導体層が設けられている。
この発明の第5の局面に従う半導体装置は、インバータ回路を含む半導体装置に係る。当該半導体装置は、第1のn+導電層を備える。上記n+導電層の上に第1の層間絶縁膜が設けられている。上記第1の層間絶縁膜の上に、上面と下面を有する第1のゲート電極が設けられている。上記第1のゲート電極を覆うように、上記第1の層間絶縁膜の上に、第2の層間絶縁膜が設けられている。上記第1の層間絶縁膜、上記第1のゲート電極および上記第2の層間絶縁膜を貫通するように、上記第1のn+導電層の表面の一部を露出させるための第1のコンタクトホールが設けられている。上記第1のコンタクトホールの側壁面を、第1のゲート絶縁膜が被覆している。上記第1のコンタクトホール中であって、上記第1のn+導電層の表面に接触するように、該第1のn+導電層の表面から、実質的に上記第1のゲート電極の下面の高さまで、第1のn+半導体層が形成されている。上記第1のコンタクトホール中であって、上記n+半導体層の表面に接触するように、該n+半導体層の表面から、実質的に上記第1のゲート電極の上面の高さまで、p-半導体層が形成されている。上記コンタクトホール中であって、上記p-半導体層の表面に接触するように、該p-半導体層の上に、ソース/ドレイン領域の他方になる第2のn+半導体層が設けられている。上記第2のn+半導体層に接触するように、上記第2の層間絶縁膜の上に第2のn+導電層が設けられている。上記第2のn+導電層の上に第1のp+導電層が設けられている。上記第1のp+導電層の上に第3の層間絶縁膜が設けられている。上記第3の層間絶縁膜の上に第2のゲート電極が設けられている。上記第2のゲート電極を覆うように上記第3の層間絶縁膜の上に第4の層間絶縁膜が設けられている。上記第4の層間絶縁膜、上記第2のゲート電極、上記第3の層間絶縁膜を貫通するように、上記第1のp+導電層の表面の一部を露出させるための第2のコンタクトホールが設けられている。上記第2のコンタクトホールの側壁面を、第2のゲート絶縁膜が被覆している。上記第2のコンタクトホール中であって、上記第1のp+導電層の表面に接触するように、該第1のp+導電層の表面から実質的に上記第2のゲート電極の下面の高さまで、第1のp+半導体層が形成されている。上記コンタクトホール中であって、上記第1のp+半導体層の表面に接触するように、該第1のp+半導体層の表面から上記第2のゲート電極の上面の高さまで、n-半導体層形成されている。上記コンタクトホール中であって、上記n-半導体層の表面に接触するように、該n-半導体層の上に、ソース/ドレイン領域の他方になる第2のp+半導体層が設けられている。上記第2のp+半導体層に接触するように、上記第4の層間絶縁膜の上に第2のp+導電層が設けられている。
この発明の第6の局面に従う半導体装置は、フリップフロップ回路を含む半導体装置に係るものである。当該半導体装置は、基板と、上記基板の上に設けられた第1導電型の第1の導電層と、を含む。上記第1の導電層を覆うように上記基板の上に第1の層間絶縁膜が設けられている。上記第1の層間絶縁膜の上に、上面と下面を有する、第1導電型の第1のゲート電極が設けられている。上記第1のゲート電極を覆うように、上記第1の層間絶縁膜の上に第2の層間絶縁膜が設けられている。上記第1の層間絶縁膜、上記第1のゲート電極および上記第2の層間絶縁膜を貫通するように、上記第1の導電層の表面の一部を露出させるための第1のコンタクトホールが設けられている。上記第1のコンタクトホールの側壁面を第1のゲート絶縁膜が被覆している。上記第1のコンタクトホール中であって、上記第1の導電層の表面に接触するように、該第1の導電層の表面から上記第1のゲート電極の下面の高さまで、第1導電型の第1の半導体層が形成されている。上記第1のコンタクトホール中であって、上記第1の半導体層の表面に接触するように、該第1の半導体層の表面から上記第1のゲート電極の上面の高さまで、第2導電型の第1のチャネル半導体層が形成されている。上記第1のコンタクトホール中であって、上記第1のチャネル半導体層の表面に接触するように、該第1のチャネル半導体層の上に、ソース/ドレイン領域の他方になる第1導電型の第2の半導体層が設けられている。上記第2の半導体層に接触するように、上記第2の層間絶縁膜の上に第1導電型の第2のゲート電極が設けられている。上記第2のゲート電極を覆うように、上前記第2の層間絶縁膜の上に第3の層間絶縁膜が設けられている。上記第3の層間絶縁膜、上記第2のゲート電極、上記第2の層間絶縁膜を貫通するように、上記第1のゲート電極の表面の一部を露出させるための第2のコンタクトホールが設けられている。上記第2のコンタクトホールの側壁面を、第2のゲート絶縁膜が被覆している。上記第2のコンタクトホール中であって、上記第1のゲート電極の表面に接触するように、該第1のゲート電極の表面から上記第2のゲート電極の下面の高さまで、第1導電型の第3の半導体層が形成されている。上記第2のコンタクトホール中であって、上記第3の半導体層の表面に接触するように、該第3の半導体層の表面から上記第2のゲート電極の上面の高さまで、第2導電型の第2のチャネル半導体層が形成されている。上記第2のコンタクトホール中であって、上記第2のチャネル半導体層の表面に接触するように、該第2のチャネル半導体層の上に、ソース/ドレイン領域の他方になる第1導電型の第4の半導体層が設けられている。上記第4の半導体層に接続されるように、上記第3の層間絶縁膜の上に、第1導電型の第2の導電層が設けられている。
この発明の第7の局面に従う半導体装置は、ゲインセルを含む半導体装置に係るものである。当該半導体装置は、基板と、上記基板の上に設けられた第2導電型の第1のゲート電極とを含む。上記基板の主表面中であって、上記第1のゲート電極の両側に、第1導電型のソース/ドレイン領域が設けられている。上記第1のゲート電極を覆うように、上記基板の上に第1の層間絶縁膜が設けられている。上記第1の層間絶縁膜の上に第2のゲート電極が設けられている。上記第2のゲート電極を覆うように、上記第1の層間絶縁膜の上に第2の層間絶縁膜が設けられている。上記第2のゲート電極および上記第1の層間絶縁膜を貫通するように、上記第1のゲート電極の表面の一部を露出させるためのコンタクトホールが設けられている。上記コンタクトホールの側壁面をゲート絶縁膜が被覆している。上記コンタクトホール中であって、上記第1のゲート電極の表面に接触するように、該第1のゲート電極の表面から上記第2のゲート電極の下面の高さまで、第2導電型の第1の半導体層が形成されている。上記コンタクトホール中であって、上記第1の半導体層の表面に接触するように、該第1の半導体層の表面から上記第2のゲート電極の上面の高さまで、第1導電型のチャネル半導体層が形成されている。上記コンタクトホール中であって、上記チャネル半導体層の表面に接触するように、該チャネル半導体層の上に、ソース/ドレイン領域の他方になる第2導電型の第3の半導体層が設けられている。上記第3の半導体層に接続されるように、上記第2の層間絶縁膜の上に第2導電型の導電層が設けられている。
この発明の第1の局面に従う半導体装置によれば、シリコン薄膜の凹部内であって、チャネル部に接触するように埋込まれたポリシリコンを備え、上記ポリシリコンを引出電極としているので、チャネル部の電位を固定することができる。
この発明の第2の局面に従う半導体装置によれば、コンタクトホールの側壁面を被覆するように設けられた導電体を備えているので、リソグラフィ技術で決まる最小のホール径よりも小さい直径のボディーを持つVΦTを形成することができる。その結果、ボディーを完全に空乏化することができる。
この発明の第3の局面に従う、OR回路を含む半導体装置によれば、VΦTのコンタクトホールの2本のゲート間にまたがるように形成しているので、回路を非常に小さい面積で作ることができる。
この発明の第4の局面に従うAND回路を含む半導体装置によれば、VΦTを用いてAND回路を形成しているので、占有面積を小さくすることができる。
この発明の第5の局面に従うインバータ回路を含む半導体装置によれば、VΦTを用いているので、占有面積を小さくすることができる。
この発明の第6の局面に従うフリップフロップ回路を含む半導体装置によれば、VΦTを用いているので、占有面積を小さくすることができる。
この発明の第7の局面に従うゲインセルを含む半導体装置によれば、VΦTを用いているので、占有面積を小さくすることができる。
実施例1
図1は、実施例1に係るサラウンドゲートトランジスタ(以下、バーチカルアイ−シェイプトランジスタ(Vertical Φ-shape transistor)といい、VΦTと省略する)の斜視図であり、図2は、図1におけるII−II線に沿う断面図であり、図3はVΦTを用いたDRAMのセルアレイのレイアウト図である。実施例1に係るDRAMは、これらの図を参照して、ビット線24とワード線25の交点に設けられた、ストレージノード26、キャパシタ絶縁膜21およびセルプレート電極22からなるキャパシタに、ゲートトランジスタによって、情報を記憶させるものである。
図1は、実施例1に係るサラウンドゲートトランジスタ(以下、バーチカルアイ−シェイプトランジスタ(Vertical Φ-shape transistor)といい、VΦTと省略する)の斜視図であり、図2は、図1におけるII−II線に沿う断面図であり、図3はVΦTを用いたDRAMのセルアレイのレイアウト図である。実施例1に係るDRAMは、これらの図を参照して、ビット線24とワード線25の交点に設けられた、ストレージノード26、キャパシタ絶縁膜21およびセルプレート電極22からなるキャパシタに、ゲートトランジスタによって、情報を記憶させるものである。
基板(Si)1の上に、埋込SiO2層(誘電体層)201が設けられている。埋込SiO2層201の上に、第1導電型不純物が注入され、ソース/ドレイン領域の一方になり、かつビット線にもなる第1導電型の第1の不純物拡散層24が設けられている。第1の不純物拡散層24を覆うように、埋込SiO2層201の上に第1の層間絶縁膜8が設けられている。第1の層間絶縁膜8の上に、ワード線にもなる、上面と下面を有するゲート電極3が設けられている。ゲート電極3を覆うように、第1の層間絶縁膜8の上に第2の層間絶縁膜9が設けられている。第1の層間絶縁膜8、ゲート電極3および第2の層間絶縁膜9を貫通するように、第1の不純物拡散層24の表面の一部を露出させるためのコンタクトホール10が設けられている。コンタクトホール10の側壁面をゲート絶縁膜4が被覆している。
コンタクトホール10中であって、第1の不純物拡散層24の表面に接触するように、第1の不純物拡散層24の表面から、実質的に、ゲート電極3の下面の高さまで、第1導電型の第1の半導体層11が形成されている。コンタクトホール10中であって、第1の半導体層11の表面に接触するように、該第1の半導体層11の表面から、実質的にゲート電極3の上面の高さまで、チャネル半導体層12が形成されている。チャネル半導体層12の表面に接触するように、チャネル半導体層12の上に、ソース/ドレイン領域の他方になり、かつストレージノード26にもなる第1導電型の第2の導電層13が設けられている。第2の導電層13の表面を被覆するように、第2の層間絶縁膜の上にキャパシタ絶縁膜21が設けられている。キャパシタ絶縁膜21を介在させて、ストレージノード26でもある第2の導電層13を被覆するように、セルプレート電極22が、第2の層間絶縁膜9の上に設けられている。
次に、本実施例に係るDRAMの利点について説明する。まず、VΦTを用いているので、占有面積を小さくすることができる。また、Si層(SOI)またはポリSi層(poly-SOI)をビット線(24)に用いているので、ビット線(24)は厚い絶縁膜(201)の上に形成されていることになり、ひいてはビット線の容量を小さくすることができる。その結果、高速動作を行なうDRAMが得られるという効果を奏する。
また、SOIを用いた場合には、チャネル半導体層12を、エピタキシャル成長によって形成することができるという利点も生じる。
また、ビット線容量が小さいので、ストレージノードの容量も小さくできるという効果を奏する。すなわち、センスアンプの感度は、一定の値に決まっている。したがって、CS(ストレージノードの容量)/CB(ビット線の容量)の値が一定であれば、情報を読取ることができる。したがって、CBを小さくすれば、CSも小さくできる。
また、ビット線容量が小さいので、図16にその等価回路図を示すようなオープンビットライン方式が可能となり、4F2のセルが容易に得られる。
また、通常のシリコン基板を用いたときには、P−チャネルとN−チャネルを分離するためにウェルを形成する必要があったが、SOIまたはpoly−SOI構造とすることで、ウェルの形成が不要となり、ひいては、製造のためのプロセスが簡略化される。
また、通常のシリコン基板を用いたときには、隣接するトランジスタを分離するために、LOCOS酸化膜でこれらを分離する必要があったが、本実施例では、図2を参照して、ビットライン24を形成することが、そのまま、隣接するトランジスタの分離となる。したがって、この点において、製造プロセスが簡略化される。
また、ビット線24と隣接するビット線24との間にリーク電流は生じない。ビット線とビット線との間にリーク電流が生じないということは、リフレッシュ(再度の書込み)する時間の間隔を長くすることができる。
また、SOI構造であるため、通常のSi基板を用いる場合に比べて、ソフトエラーに強いDRAMになる。
トランジスタをVΦT構造にすることによる利点は次のとおりである。
図2を参照して、チャネル半導体層12の半径を小さくすることにより、チャネル全体を空乏化させることができる。チャネル全体を空乏化させることができると、サブスレッショルド電流(弱反転状態でのリーク電流)を抑制でき、回路特性を向上させることができる。また、サブスレッショルド係数Sは最小値(60mV/dec)となる。
図2を参照して、チャネル半導体層12の半径を小さくすることにより、チャネル全体を空乏化させることができる。チャネル全体を空乏化させることができると、サブスレッショルド電流(弱反転状態でのリーク電流)を抑制でき、回路特性を向上させることができる。また、サブスレッショルド係数Sは最小値(60mV/dec)となる。
また、チャネル半導体層12の周囲から電界がかけられるので、パンチスルーを起こしにくいという効果を奏する。
また、パンチスルーを起こしにくいため、ディスターブリフレッシュに強いという効果を奏する。また、基板バイアス効果がないため、高速動作が可能となる。チャネル幅を広くとれるので、流す電流を多くすることができる。
エピタキシャル成長法で、チャネル半導体層12を単結晶化できる。ワードラインを形成し、このワードライン中にコンタクトホールを開孔するという方法を採用しているので、ワードラインの形成が容易である。トランジスタとビットライン、トランジスタとキャパシタとの接続が容易である。ワードラインの膜厚が、ゲート長となるので、ゲート長を容易に制御することができる。ソースのオフセットの長さは第1の層間絶縁膜8の膜厚で決まり、ドレインのオフセットの長さは第2の絶縁膜9の膜厚で決まるので、これらの長さを容易に制御することができる。
ソース・ドレインの不純物を、簡単なイオン注入プロセスで注入することができる。同様に、チャネルのイオン注入も容易である。ゲート絶縁膜を酸化によって形成するので、ゲートのエッジ部でゲート絶縁膜は薄くならない。ひいては、ゲートのエッジ部でリーク電流が生じない。
次に、図2に示す、VΦTを用いたDRAMの製造方法について説明する。以下述べる製造プロセスは、図3におけるA−A線に沿う断面図で説明される。
図4を参照して、基板(Si)1上に、埋込SiO2層201が形成され、埋込SiO2層201の上に、SOI層(Silicon On Insulator)202が形成されたSOI基板40を準備する。
SOI基板90は、SIMOX(Separation by IMplanted Oxgzen)法、ZMR(Zone Melting Recrystallization)法、レーザ・アニール法、貼合わせ法等によって形成される。また、SOI基板の代わりに、SOS(Silicon On Sapphire)のような、他の誘電体で分離された基板を用いることも可能である。また、SOI基板の代わりに、poly−SOI基板を用いてもよい。
埋込SiO2層201の膜厚は5000Åとし、SOI層202の膜厚は2000Åとする。SOI層202はビット線となるので、図4に示すように、不純物91の注入を行なって、その抵抗を下げておく。たとえば、VΦTをP−チャネルタイプにする場合には、P型不純物をSOI層202に注入する。
図5を参照して、SOI層202の上に、SiN層14を、1000Å堆積する。SiN層14は、後述するように、VΦTのゲート絶縁膜を形成するときに、コンタクトホールの底が酸化されるのを防止するためのものである。
図6を参照して、SOI層202を、ビット線24の形状にパターニングする。
なお、図4の不純物注入工程と、図5に示すSiN層の堆積工程と、図6に示すビット線のパターニング工程は、次のように順序を変えて行なってもよい。
なお、図4の不純物注入工程と、図5に示すSiN層の堆積工程と、図6に示すビット線のパターニング工程は、次のように順序を変えて行なってもよい。
(1) 注入→SiN→パターニング
(2) 注入→パターニング→SiN
(3) SiN→注入→パターニング
(4) SiN→パターニング→注入
(5) パターニング→注入→SiN
(6) パターニング→SiN→注入
なお、上述の工程のうち、(2)、(5)、(6)に示す工程を経由すると、図6に示す構造と異なり、図7に示す構造が得られる。図7に示す構造の場合、ビット線24とビット線24との間に、SiO2よりも誘電率の高いSiN層14が形成されるので、ビット線−ビット線間の容量が増加する。そのため、SiN層14の膜厚は、500Å程度に、薄くする必要がある。
(2) 注入→パターニング→SiN
(3) SiN→注入→パターニング
(4) SiN→パターニング→注入
(5) パターニング→注入→SiN
(6) パターニング→SiN→注入
なお、上述の工程のうち、(2)、(5)、(6)に示す工程を経由すると、図6に示す構造と異なり、図7に示す構造が得られる。図7に示す構造の場合、ビット線24とビット線24との間に、SiO2よりも誘電率の高いSiN層14が形成されるので、ビット線−ビット線間の容量が増加する。そのため、SiN層14の膜厚は、500Å程度に、薄くする必要がある。
図6と図8を参照して、ビット線24を覆うように、埋込SiO2層201の上に第1の層間絶縁膜8を、1000Å堆積する。第1の層間絶縁膜8の上に、ポリシリコンを3000Å堆積し、これをパターニングし、ワード線25を形成する。なお、抵抗を下げるために、不純物が注入されたポリシリコンをパターニングし、ワード線25を形成する。不純物が注入されたポリシリコンには、ドープトポリシリコンを用いてもよい。また、ノンドープのポリシリコンに不純物を注入してもよい。
図9は図8と同じ段階における、ビット線方向に沿って切った半導体装置の断面図(すなわち、図3におけるB−B線に沿う断面図)である。
図8と図9を参照して、ワード線25の膜厚は、VΦTのゲート長になる。ワード線25の膜厚の制御は容易であるから、ゲート長の制御性が非常によくなる。
図10を参照して、ワード線25を覆うように、第1の層間絶縁膜8の上に第2の層間絶縁膜9を形成する。
その後、ワード線25とビット線24の交点に、第2の層間絶縁膜9、ワード線25、第1の層間絶縁膜8を貫通するコンタクトホール10を形成する。
図11を参照して、コンタクトホール10内に露出しているワード線25の側壁を酸化し、VΦTのゲート絶縁膜4を形成する。酸化法によってゲート絶縁膜4を形成するので、ゲート電極(25)の上端部において、ゲート絶縁膜4の膜厚は薄くならない。
図11と図12を参照して、熱リン酸等を用いて、コンタクトホール10の底部のSiN層14を除去し、ビット線24の表面24aを露出させる。
図13を参照して、コンタクトホール10内に、アモルファスシリコン15で埋込む。アモルファスシリコン15を、ビット線24の表面からエピタキシャル成長させる。このエピタキシャル成長によって得られた単結晶シリコン92が、VΦTのチャネルになる。ビット線24の表面24aはビット線のコンタクトを兼ねているため、トランジスタとビット線24との接続が非常に簡単になる。
エピタキシャル成長が完全に終わった後、VΦTのドレインとチャネルを形成するためのイオン注入を行なう。その後、プロセス中の熱処理によって、注入されたイオンが拡散し、図14に示すように、ソース6aとドレイン6bが形成される。また、注入法によって、ソース6aとドレイン6bとチャネル12の不純物が導入されるので、それぞれの不純物濃度の制御が容易となる。また第1の層間絶縁膜8と第2の層間絶縁膜9の膜厚を制御することによって、オフセット部204a,204bの長さを容易に制御できる。
図15を参照して、VΦTのドレイン部をパターニングして、ストレージノード26を生成する。ストレージノード26を覆うように、第2の層間絶縁膜9の上にキャパシタ絶縁膜21を形成する。キャパシタ絶縁膜21を介在させて、ストレージノード26を覆うように、セルプレート電極22を第2の層間絶縁膜9の上に形成する。これによってVΦTを用いたDRAMセルが完成する。
VΦTのドレイン部6bがストレージノード26でもあるため、トランジスタとキャパシタとの接続が非常に容易である。こうして、4F2のDRAMセルが得られる。
次に述べる実施例2−6は、ワード線の抵抗を低くする方法に関する。実施例7−12は、ビット線の抵抗を低くし、これによって、VΦT−DRAMを高速動作させる方法に関する。
実施例1では、ワード線はドープポリシリコン、ビット線はSOI層で形成されているため、VΦTを複数個連ねた場合、ワード線およびビット線の抵抗が高くなってくる。また、図3から明らかなように、ワード線25は、VΦTの存在する部分で細くなるため、さらに抵抗が高くなる。ワード線およびビット線の抵抗が高いと、DRAMの動作の速度が遅くなる。実施例2−12は、これらの問題点を解決するためになされたものである。
実施例2
図17は、実施例2に係る、VΦTを用いたDRAMセルの要部の断面図である。実施例2に係るDRAMセルは、以下の点を除いて、図2に示すDRAMセルと実質的に同一である。それゆえに、図2に示すDRAMセルと同一または相当する部分については、その図示を省略している。また、図2に示すDRAMセルと同一部分については、同一の参照番号を付し、その説明を繰返さない。
図17は、実施例2に係る、VΦTを用いたDRAMセルの要部の断面図である。実施例2に係るDRAMセルは、以下の点を除いて、図2に示すDRAMセルと実質的に同一である。それゆえに、図2に示すDRAMセルと同一または相当する部分については、その図示を省略している。また、図2に示すDRAMセルと同一部分については、同一の参照番号を付し、その説明を繰返さない。
図17に示すDRAMセルにおいては、ワード線25が、ポリシリコン16と、ポリシリコン16の上に形成されたシリサイド17との2層構造で形成されている。ポリシリコン16とシリサイド17との2層構造にすることによって、ワード線25の抵抗を下げることができ、ひいては、DRAMの高速動作が可能となる。
シリサイドの材料は、タングステンシリサイド、チタンシリサイド、コバルトシリサイド、白金シリサイド、モリブデンシリサイド等が挙げられるが、シリサイドに限らず、同程度の抵抗率を持つ物質なら、いずれのものも使用することができる。
実施例3
図18は、実施例3に係るDRAMセルの要部の断面図である。本実施例に係るDRAMセルが、図17に示すDRAMセルと異なる点は、ポリシリコン16の下にシリサイド17が形成されている点である。実施例2と同様に、ワード線25をポリシリコンとシリサイドの2層構造にすることによって、ワード線25の抵抗を下げることができる。
図18は、実施例3に係るDRAMセルの要部の断面図である。本実施例に係るDRAMセルが、図17に示すDRAMセルと異なる点は、ポリシリコン16の下にシリサイド17が形成されている点である。実施例2と同様に、ワード線25をポリシリコンとシリサイドの2層構造にすることによって、ワード線25の抵抗を下げることができる。
実施例4
図19は、実施例4に係るDRAMセルの主要部の断面図である。本実施例においては、ポリシリコン16の上および下にシリサイド17が設けられている。このように構成すると、ワード線25の抵抗を一層下げることができる。
図19は、実施例4に係るDRAMセルの主要部の断面図である。本実施例においては、ポリシリコン16の上および下にシリサイド17が設けられている。このように構成すると、ワード線25の抵抗を一層下げることができる。
また、nチャネルトランジスタの場合、仕事関数の関係上、金属やシリサイドで作ったゲートのほうが、ポリシリコンで作ったゲートよりも、しきい値電圧Vthが高い。ワード線25をシリサイド17とポリシリコン16との積層構造にすることによって、局所的にVΦTのしきい値電圧Vthを変化させることができる。たとえば、図17のように、ドレイン側にシリサイド17を配置すると、シリサイド17に囲まれたチャネル部7は、ポリシリコン25に囲まれたチャネル部7に比べて、しきい値電圧Vthが高いので、反転しにくい。そのため、ドレイン電圧が上がっても、ソース6aとドレイン6bとの間で、パンチスルーを起こしにくいという利点が生じる。
逆にp−チャネルの場合は、シリサイド17で囲まれたチャネル部分7は、しきい値電圧Vthが下がるため、パンチスルーに弱くなる。そのため、図20のように、n-チャネル領域93中の不純物量よりも、少しn型不純物の量を増やした領域18を設けることにより、パンチスルーを防ぐことができる。また、図21に示すように、シリサイド17をポリシリコン16で挟むようにワード線25を形成しても、p−チャネル7において、ワード線の抵抗を下げることができるとともに、パンチスルーを防止する効果も得られる。
実施例5
図22は、実施例5に係るDRAMセルアレイの要部の斜視図であり、図8および図9に示す段階のものに相当する。図22においては、図面を簡単にするために、ワード線25とビット線24以外の部材は省略されている。本実施例では、シリサイド17をポリシリコン16の上面だけでなく、側面にも形成している。すなわち、ワード線25の3面を、シリサイド17で覆っているので、ワード線25の抵抗をさらに下げることができる。
図22は、実施例5に係るDRAMセルアレイの要部の斜視図であり、図8および図9に示す段階のものに相当する。図22においては、図面を簡単にするために、ワード線25とビット線24以外の部材は省略されている。本実施例では、シリサイド17をポリシリコン16の上面だけでなく、側面にも形成している。すなわち、ワード線25の3面を、シリサイド17で覆っているので、ワード線25の抵抗をさらに下げることができる。
次に、図22に示す装置の製造方法について説明する。
図23を参照して、第1の層間絶縁膜8の上にワード線25を形成する。
図23を参照して、第1の層間絶縁膜8の上にワード線25を形成する。
図24を参照して、ワード線25の表面を、スパッタ法により、膜厚200Åのチタン膜19で被覆する。
600〜700℃で、N2雰囲気中で、30秒間、ランプアニールを行なう。これにより、図25を参照して、チタンとシリコンの接した部分にのみ、チタンとシリコンとの化合物であるチタンシリサイド膜19aが生成する。図25と図26を参照して、未反応のチタン膜19を除去する。
なお、本実施例ではチタンの場合を例示したが、コバルト、白金、ニッケル等を用いてもよい。このように、シリコンの露出した箇所にのみシリサイドを形成する方法は、サリサイドと呼ばれている。
図27は、チタンシリサイド膜19aで覆われたワード線25に、コンタクトホールを形成し、VΦTを形成したときの断面図である。この場合、ワード線と、VΦTのコンタクトホールの間のマージンMは、次式で与えられる。
M=写真製版の重ね合わせマージン+シリサイド膜厚(t1)+酸化される部分の膜厚(t2)
このマージンMを考慮して、ワード線25中にコンタクトホールを形成する必要がある。
このマージンMを考慮して、ワード線25中にコンタクトホールを形成する必要がある。
実施例6
本実施例は、ワード線の側壁にのみシリサイドを形成する方法に係る。
本実施例は、ワード線の側壁にのみシリサイドを形成する方法に係る。
図28を参照して、ワード線25の上にSiO2層20を形成する。図29を参照して、ワード線25の側壁にシリサイド膜17を形成する。ワード線25の両側の側壁にシリサイド膜17を形成するので、ワード線35の抵抗を下げることができる。
また、VΦTのコンタクトホールを形成する際に、ワード線25の上面にシリサイド膜が存在しないので、シリサイド膜を貫通するためのエッチングをする必要が無くなり、プロセスの安定度が向上するという効果を奏する。
実施例7
実施例7−12は、ビット線の抵抗を低くし、ひいてはVΦT−DRAMの高速化を図るに関する。
実施例7−12は、ビット線の抵抗を低くし、ひいてはVΦT−DRAMの高速化を図るに関する。
図30は、SOI層30(BL)の上にシリサイド31を形成し、SiN膜32を順に形成し、これらを、ビット線の形状にパターニングしたところの断面図である。SOI層30への不純物の注入は、実施例1に述べたように、どの工程を行なってもよい。
また、SOI層30とシリサイド31を先にパターニングして、次にSiN膜32を堆積すると、図31に示すような断面図を有する装置となる。図30と図31は、それぞれ、実施例1の図6と図7に相当する。
以後、図8〜図14に示す工程と、同様の工程を経ることによって、ビット線の抵抗の低い、高速動作が可能なVΦT−DRAMが得られる。
なお、本実施例では、図32を参照して、VΦTのコンタクトホール10を形成し、ゲート絶縁膜4を酸化により形成し、次に、ビット線が酸化されるのを防ぐために設けられたSiN膜を除去したとき、図に示すような断面構造を有する装置となる。このとき、SOI層30の上面が、シリサイド31により覆われているため、このままの状態で、コンタクトホール10内にアモルファスシリコンを埋込んで、これを固相成長させても、VΦTのチャネルは単結晶にはならない。次に述べる実施例8は、これを改良させたものである。
実施例8
図32と図33を参照して、VΦTのコンタクトホール10の底部のシリサイド31をエッチングする。シリサイド31のエッチングを行なうと、SOI層30の表面30aが露出するので、VΦTのチャネルをエピタキシャル成長により単結晶化することができる。
図32と図33を参照して、VΦTのコンタクトホール10の底部のシリサイド31をエッチングする。シリサイド31のエッチングを行なうと、SOI層30の表面30aが露出するので、VΦTのチャネルをエピタキシャル成長により単結晶化することができる。
実施例9
本実施例は、ビットラインの下にシリサイドを設けることによって、ビットラインの抵抗を下げることに関する。
本実施例は、ビットラインの下にシリサイドを設けることによって、ビットラインの抵抗を下げることに関する。
図34を参照して、SiO2層20の上にシリサイド17を形成する。シリサイド17の上に、ビット線であるポリシリコン16を形成する。このようにして、ビット線の抵抗を下げることができる。しかしながら、ビット線はポリシリコンなので、ポリシリコン16の上にVΦTを形成した場合、VΦTのチャネルをエピタキシャル成長により、単結晶にすることはできない。
このような場合に、貼合わせ方法により、シリサイド上に単結晶シリコンが設けられてなるビット線の形成が可能となる。
すなわち、図35を参照して、その上にシリサイド17とSiO2層20が形成された第1のシリコン基板33に、第2のシリコン基板34を貼合わせる。貼合わせは、高温熱処理を行なうことにより、両者を癒着させることによって行なわれる。第2のシリコン基板34は、単なる支持基板であるため、その材質は、問わない。
図35と図36を参照して、上と下を逆にして、第1のシリコン基板33を、化学的機械的研磨法(CMP)により研磨し、薄膜化する。これによって、シリサイド17の上に単結晶シリコン層(SOI層)を持つ、ビット線の層(33)を形成できる。
その後、実施例1と全く同じ工程を経ることにより、チャネルが単結晶のVΦT−DRAMを製造することができるとともに、ビット線の抵抗を下げることもできる。
実施例10
本実施例は、ビット線の抵抗をさらに低くすることに関する。図36と図37を参照して、単結晶シリコン層30の上に、さらにシリサイド17を形成すれば、単結晶シリコン層30の上下にシリサイド17を持つ、さらに抵抗が低くされたビット線を形成することが可能である。また、図35に示す装置において、シリサイド17とSiO2層20との間にポリシリコン94を挟んでおけば、図38に示すように、シリサイド17の下にポリシリコン30、シリサイド17の上に単結晶シリコン層33を持つビット線を得ることができる。このような構造であっても、ビット線の抵抗を下げることができる。
本実施例は、ビット線の抵抗をさらに低くすることに関する。図36と図37を参照して、単結晶シリコン層30の上に、さらにシリサイド17を形成すれば、単結晶シリコン層30の上下にシリサイド17を持つ、さらに抵抗が低くされたビット線を形成することが可能である。また、図35に示す装置において、シリサイド17とSiO2層20との間にポリシリコン94を挟んでおけば、図38に示すように、シリサイド17の下にポリシリコン30、シリサイド17の上に単結晶シリコン層33を持つビット線を得ることができる。このような構造であっても、ビット線の抵抗を下げることができる。
実施例11
本実施例もまた、ビット線の抵抗を下げることに関する。
本実施例もまた、ビット線の抵抗を下げることに関する。
図39を参照して、ビット線となるSOI層30を、パターニングにより形成した後に、サリサイド化する。これによって、ビット線(30)の上面と左右の側面が、シリサイド17で覆われる。ビット線(30)の3面をシリサイド17で覆うことができるので、ビット線の抵抗をさらに下げることができる。
また、実施例9に示す貼合わせの方法を組合わすことによって、ビット線の上、下、左、右の4面をシリサイドで覆うことも可能である。
実施例12
本実施例もビット線の抵抗を下げることに関する。図40を参照して、ビット線であるSOI層30の上に、シリサイド化を防止するための膜35を設ける。シリサイド化を防止するための膜35をSOI層30のうえに設けることによって、ビット線であるSOI層30の側面のみにシリサイド17を形成することができる。この場合、図39に示すものに比べて、ビット線の抵抗は高くなるが、ビット線の両側がシリサイド化されているので、ビット線の抵抗は十分低くなる。
本実施例もビット線の抵抗を下げることに関する。図40を参照して、ビット線であるSOI層30の上に、シリサイド化を防止するための膜35を設ける。シリサイド化を防止するための膜35をSOI層30のうえに設けることによって、ビット線であるSOI層30の側面のみにシリサイド17を形成することができる。この場合、図39に示すものに比べて、ビット線の抵抗は高くなるが、ビット線の両側がシリサイド化されているので、ビット線の抵抗は十分低くなる。
なお、シリサイド化を防止するための膜35は、酸化膜であってもよいが、実施例1で用いたような、SOI層の上に設けた窒化膜で、これを構成してもよい。このようにすると、実施例8のように、シリサイドに孔を形成する工程が不要となる。その結果、実施例1に、シリサイド化の工程を加えるだけで、ビット線の抵抗の低い、VΦT−DRAMを得ることができる。
次の実施例13〜16は、ビット線の容量を減らすことに関する。
実施例13
実施例13は、ビット線の容量を減らすことにより、VΦT−DRAMの高速化を図ることに関する。
実施例13
実施例13は、ビット線の容量を減らすことにより、VΦT−DRAMの高速化を図ることに関する。
図41を参照して、VΦT−DRAMのビット線容量は、主に、ビット線−シリコン基板間の容量36と、ビット線−ビット線間の容量37と、ビット線−ワード線間の容量38の和である。
図41を参照して、SOI基板においては、ビット線24であるSOI層の下に埋込SiO2層20が存在するので、ビット線24と基板1間の容量36は非常に小さい。しかし、SIMOX法によって、SOI基板を形成する場合には、その製造方法が原因で、埋込SiO2層20の膜厚を任意に決めることはできない。埋込SiO2層20の膜厚は、約4000Åである。しかし、貼合わせたSOI基板を用いると、埋込SiO2層の膜厚を自由に選ぶことができる。図42を参照して、0.5μm以上の膜厚を有する埋込SiO2層20を持つSOI基板を用いて、VΦT−DRAMを形成すれば、ビット線24と基板1間の容量36を十分小さくできるので、VΦT−DRAMをさらに高速化することができる。
実施例14
本実施例は、ビット線とワード線間の容量を下げることに関する。
本実施例は、ビット線とワード線間の容量を下げることに関する。
図41を参照して、ワード線25の一部25aは、ビット線24とビット線24との間の溝にはまり込んでいるため、ワード線25とビット線24間の容量38が大きくなっている。
図43〜図45は、ビット線とワード線間の容量を下げることができるように改良された、VΦT−DRAMの製造方法に関する。
図43を参照して埋込SiO2層20の表面中に、ビット線の形に溝36を形成する。図44を参照して、溝36を埋込むように、埋込SiO2層20の上にポリシリコン層37を形成する。図44と図45を参照して、ポリシリコン層37をエッチバックすることにより、溝36の中に埋込まれたビット線24が形成される。ビット線24の上にVΦT−DRAMを形成すると、その下面25bが平坦なワード線25が形成され、これにより、ビット線24とワード線25間の容量38を小さくすることができる。
実施例15
本実施例も、ビット線とワード線間の容量を小さくすることに関する。
本実施例も、ビット線とワード線間の容量を小さくすることに関する。
図46を参照して、埋込SiO2層20の上にビット線24を形成するビット線24を覆うように埋込SiO2層20の上に層間SiO2膜38を堆積する。層間SiO2膜38を所望の高さまでエッチバックし、その上に図47のように、ビット線24の上にVΦT−DRAMを形成する。ビット線24とビット線24との隙間部分に、層間SiO2膜38が埋込まれているので、ビット線24−ワード線25間の容量38が小さい、VΦT−DRAMとなる。この場合に、ビット線24を単結晶で形成すると、VΦTのチャネル7は単結晶となる。
実施例16
本実施例も、また、ビット線−ワード線間の容量を小さくすることに関する。
本実施例も、また、ビット線−ワード線間の容量を小さくすることに関する。
図48は、実施例16に係るVΦT−DRAMの断面図である。図48を参照して、本実施例では、ビット線24がLOCOS酸化膜39で分離されている。ワード線25とビット線24がLOCOS酸化膜39によってさらに隔てられるので、ビット線24とワード線25間の容量38を小さくすることができる。LOCOS酸化膜39により分離されたビット線24を得る方法は、次のとおりである。すなわち、SOI層(24)の表面を、所定の形状にパターニングされたシリコン窒化膜(図示せず)をマスクとして、酸化し、LOCOS酸化膜39を形成する。その後、シリコン窒化膜ごしに不純物を注入し、ビット線24を形成する。LOCOS工程において使用されたシリコン窒化膜は、VΦTゲート絶縁膜を酸化により形成する場合に、再度利用される。
なお、実施例11に示したようなビット線のシリサイド化と組合わせる場合には、図49を参照して、ビット線24の表面にシリサイド層40(TiSi,WSi)を形成した後、再度VΦTのゲート絶縁膜を形成するために必要なSiN膜42を堆積する必要がある。
実施例17
本実施例は、ビット線とVΦTコンタクトの間のマージン、およびワード線とVΦTコンタクトの間のマージンに関する。
本実施例は、ビット線とVΦTコンタクトの間のマージン、およびワード線とVΦTコンタクトの間のマージンに関する。
図50を参照して、埋込SiO2層20の上にビット線24を形成する。ビット線24を覆うように、埋込SiO2層20の上に第1の層間絶縁膜8を形成する。第1の層間絶縁膜8の上にワード線25を形成する。ワード線25を覆うように、第1の層間絶縁膜8の上に第2の層間絶縁膜9を形成する。第2の層間絶縁膜9中に、VΦTのコンタクトホールを形成する位置に開口部9aを形成する。なお、図50中、ビット線24のエッジ24aとVΦTのコンタクトホールのエッジ(9a)の一致した場合を図示しているが、マスクずれによって、少々ずれても、後述するように問題はない。
なお、本実施例においては、ビット線24の幅を0.2μm(これは最少線幅に相当する)にした場合を例示する。
図50と図51を参照して、第2の層間絶縁膜9の開口部9aを均一に被覆するように、SiO2膜42を、500Å堆積する。SiO2膜42をドライエッチングすることにより、点線で示すように、サイドウォール状にSiO2膜43が残される。
その後、サイドウォール状のSiO2膜43をマスクにして、VΦTのコンタクトホールを形成する。得られたコンタクトホール10の、ワード線方向の断面図を図52に示し、ビット線方向の断面図を図53に示す。この方法によると、図52を参照して、VΦTコンタクトとビット線間のマージンm1を最少線幅wの中に設けることができる。また、図53を参照して、VΦTコンタクトとワード線間のマージンm2を最少線幅wの中に設けることができる。その結果、セルサイズを4F2よりさらに小さく、4r2とすることができる。ここで、rは最少線幅を表わしており、F(feature size)=r+α(αはプロセスマージンである)である。
また、この方法により、VΦTのチャネルの径をさらに小さくできるので、高速で、安定で、面積の小さいVΦT−DRAMが得られる。
実施例18
実施例18A
本実施例は、セルサイズが4r2であるVΦT−DRAMセルを得る方法に関する。
実施例18A
本実施例は、セルサイズが4r2であるVΦT−DRAMセルを得る方法に関する。
図54は、位相シフトマスクを用いた、ビット線またはワード線を形成するためのフォトマスクの平面図である。図54において、斜線部95は、光の位相が180°ずれる部分(シフタ)である。斜線部95と斜線部95との間の部分96は、光の位相のずれが0°の部分である。シフタの幅W3とシフタ間の幅W4を、それぞれ最少線幅の2倍としている。図54には、上述のフォトマスクに光を照射したときの、ウェハ面上での光の強度が示されている。上述のマスクと、ネガレジストを用いると、現像後に、光のあたった部分が残るので、露光時間をうまく調節すると、図55のように、最少線幅×2(W5)の中に太いビット線(BL)と、細いBL−BL間のスペースSを形成することができる。
同様に、ワード線を形成すれば、ワード線とビット線の交点に、最少線幅(最少寸法)の、VΦT用のコンタクトホールを形成することができ、ひいてはセルサイズが4r2のVΦT−DRAMセルが実現できる。
なお、以後、本明細書中では、特にことわらない限り、4F2と言った場合、4r2も含まれるものとする。
実施例18B
図56は、本実施例に用いられるフォトマスクの平面図である。フォトマスクは、0°位相シフタと、90°位相シフタと、180°位相シフタと、270°位相シフタとからなる。0°,90°,180°,270°は位相シフタによりずれる光の位相を表わしている。4つのシフタから出てくる光が重なる部分で、光の強度が0になるので、シフタの境界の交点部分のごく近傍のみが小さく開口される。
図56は、本実施例に用いられるフォトマスクの平面図である。フォトマスクは、0°位相シフタと、90°位相シフタと、180°位相シフタと、270°位相シフタとからなる。0°,90°,180°,270°は位相シフタによりずれる光の位相を表わしている。4つのシフタから出てくる光が重なる部分で、光の強度が0になるので、シフタの境界の交点部分のごく近傍のみが小さく開口される。
図56のようなフォトマスクと、ネガレジストを用いてVΦTのコンタクトホールを形成すれば、図57を参照して、最少寸法より小さいコンタクトホール10を開口することができる。図中、m2はプロセスマージンを表わしている。
次に、図56に示すフォトマスクの製造方法について説明する。図121を参照して、石英基板90の上に、第1のSiN膜90a、第1のSiO2膜90b、第2のSiN膜90c、第2のSiO2膜90d、第3のSiN膜90e、第3のSiO2膜90f、第4のSiN膜90gを順に堆積する。SiN膜とSiO2膜の膜厚の和は、光の位相に換算して90°になるように、される。
次に、第4のSiN膜90gの上にレジスト90hを形成する。位相差を0°、90°、180°にしたい部分の上のみに、開口部90iができるように、レジスト90hをパターニングする。図121では、便宜上0°、90°、180°、270°のシフタを横に並べて図示したが、実際には、図56に示すように、シフタは格子状に配置されている。
図122を参照して、レジスト90hをマスクにして、第4のSiN膜90gと第3のSiO2膜90fをエッチングする。このとき、第3のSiN膜90eが、エッチングストッパとして働く。そのため、エッチングされる膜厚は一定となる。エッチング終了後、レジスト90hを除去する。
図123を参照して、石英基板90の上にレジスト90jを形成する。レジスト90j中であって、位相差を0°、90°にしたい部分の上のみに、開口部90kを設ける。図124を参照して、レジスト90jをマスクにして、第3のSiN膜90eと第2のSiO2膜90dをエッチングする。このとき、第2のSiN膜90cが、エッチングストッパとなる。エッチング終了後、レジスト90jを除去する。
図125を参照して、石英基板90の上にレジスト90lを形成する。レジスト90l中であって、位相差0°にしたい部分の上のみに、開口部90mができるように、レジスト90lをパターニングする。図126を参照して、レジスト90lをマスクにして、第2のSiN膜90cと第1のSiO2膜90bをエッチングする。このとき、第1のSiN膜90aがエッチングストッパとなる。エッチング終了後、レジストを除去することにより、フォトマスクが完成する。
さて、第1のSiN膜90aを除いて、石英基板90の上であって、かつ位相0°の部分には何もない。位相90°の部分の上には、第1のSiN膜90a、第1のSiO2膜90b、第2のSiN膜90cが存在し、その膜厚の和は、光の位相差に換算して90°となる。
それゆえ、この位相90°の部分を透過した光は、位相0°の部分に対して90°の位相差を持つ。
同様に、位相180°、位相270°の部分を透過した光は、位相0°の部分に対してそれぞれ180°、270°の位相差を持つ。
なお、図127を参照して、石英基板90の表面を、FIBで、各位相差の分だけ、削る方法でも、図56に示すようなフォトマスクを得ることができる。
次の実施例19−21は、VΦTのゲート耐圧を向上させることに関する。
実施例19
実施例19は、VΦTのゲート耐圧を向上させることに関する。
実施例19
実施例19は、VΦTのゲート耐圧を向上させることに関する。
図58は、第2の層間絶縁膜(SiO2)9、ワード線(WL)3、第1の層間絶縁膜(SiO2)8を貫通する、ビット線(BL)の表面を露出させるためのコンタクトホール10を形成したときの装置の断面図である。なお、ビット線(BL)の表面には、ビット線の表面が酸化されるのを防止するためのシリコン窒化膜(SiN)が設けられている。
図58と図59を参照して、ゲート絶縁膜4の形成を、1100℃のドライO2酸化法により形成すると、ワード線(WL)のエッジ部45に丸みをもたせることができる。ワード線(WL)のエッジ部45に丸みを持たせることにより、エッジ部45に集中する電界を緩和することができ、ひいてはゲート耐圧を向上させることができる。
実施例20
本実施例もまた、VΦTのゲート耐圧を向上させることに関する。
本実施例もまた、VΦTのゲート耐圧を向上させることに関する。
図60は、本実施例を説明するための図である。埋込SiO2層20の上に、ビット線(BL)が形成されている。ビット線(BL)の上にシリコン窒化膜(SiN)が形成されている。ビット線(BL)を覆うように、埋込SiO2層20の上に第1の層間絶縁膜(SiO2)8が形成されている。第1の層間絶縁膜8の上に、ドープトポリシリコンで形成されたワード線(WL)が設けられている。ワード線(WL)を覆うように、第1の層間絶縁膜8の上に第2の層間絶縁膜9が形成されている。第2の層間絶縁膜9、ワード線(WL)、第1の層間絶縁膜8を貫通するコンタクトホール10が形成されている。ドープトポリシリコンで形成されたワード線(WL)の側面を酸化することによってゲート絶縁膜4を形成する。図60を参照して、ドープトポリシリコンのグレインが細かい場合、ドープトポリシリコンのグレインの面方位に従って、ゲート絶縁膜4の表面に凹凸が生じ、ひいてはゲート耐圧が下がる。そこで、図61を参照して、ワード線(WL)の膜を堆積する際、ドープトアモルファスシリコンを堆積する。次に600℃程度のアニールによって、このドープとアモルファスシリコンを固相成長させ、大粒径のポリシリコン97にする。すると、図61に示すように、凹凸がなく、耐圧の高いゲート絶縁膜4が形成できる。
実施例21
実施例20と同じように、ドープトアモルファスシリコンの状態で、ワード線の膜を堆積させる。次に、アモルファスシリコンの状態のままで、VΦTのコンタクトホールを開口する。その後、ゲート絶縁膜の酸化と同時に、このアモルファスシリコンを固相成長させる。この方法で、ゲート絶縁膜を形成しても、実施例20と同様の効果が得られ、図61に示すものと同一の装置が得られる。
実施例20と同じように、ドープトアモルファスシリコンの状態で、ワード線の膜を堆積させる。次に、アモルファスシリコンの状態のままで、VΦTのコンタクトホールを開口する。その後、ゲート絶縁膜の酸化と同時に、このアモルファスシリコンを固相成長させる。この方法で、ゲート絶縁膜を形成しても、実施例20と同様の効果が得られ、図61に示すものと同一の装置が得られる。
実施例22〜25は、VΦTトランジスタのパンチスルー耐圧をさらに向上させ、これによって、さらにディスターブリフレッシュに強いVΦT−DRAMを得ることに関する。
実施例22
図62は、実施例22にかかるVΦT−DRAMの断面図である。ビット線24に電圧がかかっているか、または、ストレージノード26に電荷が蓄積されている場合、VΦTのソースまたはドレインから空乏層が延びる。この空乏層により、ソースとドレインが接続された状態が、パンチスルー状態である。空乏層の延びXdmaxは、ドレインにかかっている電圧をVR、チャネルの不純物濃度をNAとすると、次式で表わされる。
図62は、実施例22にかかるVΦT−DRAMの断面図である。ビット線24に電圧がかかっているか、または、ストレージノード26に電荷が蓄積されている場合、VΦTのソースまたはドレインから空乏層が延びる。この空乏層により、ソースとドレインが接続された状態が、パンチスルー状態である。空乏層の延びXdmaxは、ドレインにかかっている電圧をVR、チャネルの不純物濃度をNAとすると、次式で表わされる。
数式中、Ksはシリコンの比誘電率、ε0は真空の誘電率、qは素電荷量である。また、φFPはチャネルの擬フェルミレベル、次式で表わされる。
数式中、kはボルツマン定数、Tは絶対温度、niは真性キャリア濃度である。
パンチスルー耐圧を向上させるためには、この空乏層の延びXdmaxに応じて、VΦTのゲートの上下に存在する層間絶縁膜の膜厚(t1,t2)を変える。具体的には、第1の層間絶縁膜および第2の層間絶縁膜の膜厚は、それぞれ次の式を満足するように選べばよい。
パンチスルー耐圧を向上させるためには、この空乏層の延びXdmaxに応じて、VΦTのゲートの上下に存在する層間絶縁膜の膜厚(t1,t2)を変える。具体的には、第1の層間絶縁膜および第2の層間絶縁膜の膜厚は、それぞれ次の式を満足するように選べばよい。
層間絶縁膜の膜厚(t1,t2)=Xdmax+不純物拡散長(l1,l2)
たとえば、電源電圧1.5V(VR=1.5V)、NA=1×1018/cm3の場合、Xdmax=700Åとなる。
たとえば、電源電圧1.5V(VR=1.5V)、NA=1×1018/cm3の場合、Xdmax=700Åとなる。
また、NA=1×1017/cm3の場合、Xdmax=2200Åとなる。
仮に、不純物の拡散長(l1,l2)が300Åであるとすれば、上記の場合の層間絶縁膜の膜厚は、それぞれ1000Å、2500Åとなる。
仮に、不純物の拡散長(l1,l2)が300Åであるとすれば、上記の場合の層間絶縁膜の膜厚は、それぞれ1000Å、2500Åとなる。
層間絶縁膜の膜厚をこのように選ぶことによって、VΦTのチャネルの、第1および第2の層間絶縁膜で囲まれた領域(オフセット領域)で電界が緩和されるので、パンチスルーを起こしにくくなり、ひいてはディスターブリフレッシュに強くなる。
また、CVD等により、層間絶縁膜(8,9)を堆積すれば、非常に制御性よく、このオフセット領域を形成することができる。
実施例23
図63は実施例23に係るVΦT−DRAMの断面図である。図63に示すDRAMは、以下の点を除いて、図2に示すDRAMと同一であるので、同一または相当する部分には同一の参照番号を付し、その説明を繰返さない。
図63は実施例23に係るVΦT−DRAMの断面図である。図63に示すDRAMは、以下の点を除いて、図2に示すDRAMと同一であるので、同一または相当する部分には同一の参照番号を付し、その説明を繰返さない。
図63に示す装置は、図62中のオフセットの代わりにLDD部46a,46bを設けている。LDDを使えば、オフセットと同様に、パンチスルー耐圧を上げることができる。LDDの形成方法は、特願平5−345126に記載されているように、ビット線24、LDD部46a、チャネル領域7、LDD部46b、ストレージノード26中に、不純物イオンを、注入電圧と注入量を変えて、注入することによって形成する。
また、エピタキシャル成長の途中で、LDD部の不純物を導入することによっても形成できる。
実施例24
本実施例は、リンの異常拡散を利用したLDDの形成方法である。
本実施例は、リンの異常拡散を利用したLDDの形成方法である。
図64は、図62におけるC−C′線に沿って切ったVΦTチャネルプラグ中の不純物プロファイルである。
Nチャネルの場合、ソース・ドレインの不純物として、砒素(As)、リン(P)が一般に用いられるが、その分布はガウス分布のようになる。砒素の場合と異なり、リンの場合は、低濃度の部分で、図のように、テールをひくような分布になる。この現象をVΦTに適用すると、自動的にLDDの構造ができ上がる。これにより、パンチスルー耐圧が向上する。
なお、また、上述の実施例22〜24のオフセットやLDDは、チャネル−ドレイン間の電界を緩和することになるので、寄生バイポーラ効果も防ぐことができる。
実施例25
実施例25は、チャネルの不純物プロファイルを変えることによって、パンチスルー耐圧を高めることに関する。
実施例25は、チャネルの不純物プロファイルを変えることによって、パンチスルー耐圧を高めることに関する。
図65は、図62におけるC−C′線に沿って切ったチャネルの不純物プロファイルである。図65中に示したように、注入深さの異なる2回のチャネル注入(1と2)を行なうと、チャネルの両端にピークを持つチャネルプロファイルが得られる。
両端のピークの部分で、ソース・ドレインからの空乏層の延びを抑えることができる。また、ピークとピークの間の濃度が低い部分で、VΦTのチャネル全体が空乏化または反転するので、理想的なSファクタが得られ、かつ高い電流駆動能力が得られる。
これにより、VΦTの利点を損なわずに、パンチスルー耐圧を向上させることができる。なお、図中には、1回でチャネル注入を行なう場合が、比較例として点線3で図示されている。
実施例26
実施例26は、寄生バイポーラ効果を抑制することに関する。チャネルの電位がウェル電位で固定された通常のMOSトランジスタと異なり、VΦTではチャネルの電位が電気的に浮遊している。それゆえ、チャネルとドレイン間の高電界部で多数キャリアが加速されて、これらがSiの格子と衝突する。この衝突によって発生した少数キャリアがチャネルに閉じ込められる。これをインパクトイオン化現象という。たとえば、N−チャネルのVΦTの場合、電子が加速されて、インパクトイオン化により、ホールが発生して、これがチャネル内に閉じ込められるので、チャネルの電位が下がる。そして、新たにソースからの電子の注入を誘い、ドレイン電流が増加する。この増加したドレイン電流が、さらにインパクトイオン化を起こし、正帰還(positive feed back)がかかるので、チャネル−ドレイン間の電界が強くなってくる。その結果、ドレイン電流が不連続に増加するという現象が生じる。これは、バイポーラトランジスタの動作と似ているため、寄生バイポーラ効果と呼ばれている。ドレイン電流が不連続に増加する現象は、VΦT−DRAMの動作を不安定にする。これを抑えるには、チャネル−ドレイン間の電界を緩和する方法あるいは、実施例22−24に示したように、オフセットを形成する方法やLDDを形成する方法がある。
実施例26は、寄生バイポーラ効果を抑制することに関する。チャネルの電位がウェル電位で固定された通常のMOSトランジスタと異なり、VΦTではチャネルの電位が電気的に浮遊している。それゆえ、チャネルとドレイン間の高電界部で多数キャリアが加速されて、これらがSiの格子と衝突する。この衝突によって発生した少数キャリアがチャネルに閉じ込められる。これをインパクトイオン化現象という。たとえば、N−チャネルのVΦTの場合、電子が加速されて、インパクトイオン化により、ホールが発生して、これがチャネル内に閉じ込められるので、チャネルの電位が下がる。そして、新たにソースからの電子の注入を誘い、ドレイン電流が増加する。この増加したドレイン電流が、さらにインパクトイオン化を起こし、正帰還(positive feed back)がかかるので、チャネル−ドレイン間の電界が強くなってくる。その結果、ドレイン電流が不連続に増加するという現象が生じる。これは、バイポーラトランジスタの動作と似ているため、寄生バイポーラ効果と呼ばれている。ドレイン電流が不連続に増加する現象は、VΦT−DRAMの動作を不安定にする。これを抑えるには、チャネル−ドレイン間の電界を緩和する方法あるいは、実施例22−24に示したように、オフセットを形成する方法やLDDを形成する方法がある。
また、図66に示すように、VΦT−DRAMのメモリセルに、P−チャネルのVΦTを用いれば、ホールのほうが電子よりインパクトイオン化効率が小さいので、寄生バイポーラ効果を抑えることができる。
実施例27
実施例27と28は、VΦT−DRAMのキャパシタ容量を増加させることに関する。
実施例27と28は、VΦT−DRAMのキャパシタ容量を増加させることに関する。
図67は、アモルファスシリコンで埋込まれたVΦTのコンタクトホールの上部を表わしている。キャパシタ以外の、VΦT−DRAMの構成要素は図示されていない。第2の層間絶縁膜9中に、VΦTのコンタクトホール10が形成されている。コンタクトホール10中に、アモルファスシリコン15が埋込まれている。エピタキシャル成長により、アモルファスシリコン15を単結晶化させる。
図67と図68を参照して、VΦTのチャネル部を単結晶化させた後、この単結晶をエッチバックし、第2の層間絶縁膜9の表面を露出させる。
図68と図69を参照して、第2の層間絶縁膜9の上に微小粒径のポリシリコン47を堆積する。
従来、キャパシタ容量を増大させる方法として、ストレージノードに、凹凸の大きい表面を持ったポリシリコンを用いて、その表面積を大きくして、ひいては、キャパシタ容量を増大させる方法があった。たとえば、図69に示す微小粒径のポリシリコンの代わりに、図70に示すような、凹凸の大きい表面を持つポリシリコンを堆積し、図71のように、ストレージノード形状に加工する。すると、ストレージノード26の上面に凹凸ができるので、その分キャパシタの容量を多くすることができる。しかし、この方法では、ストレージノード26の、エッチングにより露出した側面26aは平坦な平面になってしまうので、側面26aの表面積を増加させることはできなかった。
そこで、本実施例では、図69と図72を参照して、ポリシリコン47をパターニングして、ストレージノード26を形成する。図72と図73を参照して、ストレージノード26の表面を酸化する。ポリシリコンのグレインバウンダリは、グレインより酸化速度が速いため、ポリシリコンのグレインバウンダリが優先的に酸化される。その結果、グレインの大きさに応じた凹凸がストレージノード26の上面と側面に形成される。
ストレージノード26の表面に形成されたSiO2膜99をそのままキャパシタ絶縁膜に利用することもできるが、図74のように、SiO2膜を取除いて、再度、SiNとSiO2の2層膜等の誘電率の高い膜49をつけることも可能である。
上述の方法によって、ストレージノード26の側面にも凹凸を形成することができるので、キャパシタの容量を十分に大きくすることができる。なお、このようなストレージノードは、VΦT−DRAM以外のDRAMにも適用できる。
実施例28
本実施例は、高誘電体を用いて、キャパシタ容量を増加させることに関する。図68と図75を参照して、アモルファスシリコンのエッチバックが終了した後、チタンナイトライド膜50を堆積し、その上に第1のPt膜51を堆積し、その後、これらをストレージノード26の形状に加工する。次に高誘電体膜である(Ba,Sr)TiO3膜52を、第2層間絶縁膜9の上に堆積する。(Ba,Sr)TiO3膜52の上に、第2の白金膜53を堆積する。第2の白金膜53の上に、ポリシリコンのセルプレート22を形成する。
本実施例は、高誘電体を用いて、キャパシタ容量を増加させることに関する。図68と図75を参照して、アモルファスシリコンのエッチバックが終了した後、チタンナイトライド膜50を堆積し、その上に第1のPt膜51を堆積し、その後、これらをストレージノード26の形状に加工する。次に高誘電体膜である(Ba,Sr)TiO3膜52を、第2層間絶縁膜9の上に堆積する。(Ba,Sr)TiO3膜52の上に、第2の白金膜53を堆積する。第2の白金膜53の上に、ポリシリコンのセルプレート22を形成する。
4F2のDRAMセルにおいては、キャパシタを形成するための面積が非常に小さいので、(Ba,Sr)TiO3膜のような高誘電体膜を使って、キャパシタ容量を増加させることが有効である。本実施例においては、高誘電体膜として(Ba,Sr)TiO3膜を使用する場合を例示したが、この発明はこれに限定されものではなく、他の高誘電体膜を用いることもできる。
実施例29
本実施例は、4F2または4r2よりさらに、集積度を上げることに関する。
本実施例は、4F2または4r2よりさらに、集積度を上げることに関する。
図76を参照して、VΦTのコンタクトホール10を、各辺が最少線幅の2倍の正三角形の各頂点に配置すると、VΦTのコンタクトホール10は、最も高密度で配列される。このとき1つのセルの面積100は2√3r2≒3.5r2となり、実施例17,18の4r2より、さらに集積度が高いセルとなっていることがわかる。
しかし、このセルをDRAMセルアレイにする場合、ワード線(WL)、ビット線(BL)で、隣のセルを繋がなければならないが、ワード線(WL)やビット線(BL)を形成するために与えられた幅W4は√3r≒1.73rである。
BLを作る場合、通常、BLの幅(=r)とBL−BL間の幅(=r)を加えて、少なくとも、2rの幅が必要だが、1.73rでは不十分である。同様に、WLを作る場合、通常WLの幅(=r)とWL−WL間の幅(=r)を足して、少なくとも2rの幅が必要だが、1.73rでは不十分である。
そのため、3.5r2のセルは得られないが、BL,WLを、図54のように1.73r間隔で180°位相をずらすことができる位相シフタを備えるマスクを用いてパターニングすれば、図77に示すようなBL,WLを形成することができ、3.5r2セルが得られる。
実施例30
実施例30と実施例31は、周辺回路のレイアウトに関する。
実施例30と実施例31は、周辺回路のレイアウトに関する。
4F2のセルアレイの場合、周辺回路を作るスペースも非常に小さくなる。図78に示すように、ビット線BL1本おきにセンスアンプをメモリセルの上下に配置したり、ワード線WL1本おきにデコーダをメモリセルの左右に配置することにより、周辺回路を作るスペースを大きくとることができる。なお、上記の考えかたは、センスアンプかデコーダのどちらか一方のみに適用してもよい。
実施例31
本実施例はDRAMセルアレイ中、または周辺回路中で、VΦTとVΦTの間であって、かつコンタクトをとりたい位置が非常に深いところにある場合の接続方法に関する。
本実施例はDRAMセルアレイ中、または周辺回路中で、VΦTとVΦTの間であって、かつコンタクトをとりたい位置が非常に深いところにある場合の接続方法に関する。
図79を参照して、VΦTとVΦTの間であって、コンタクトをとりたい位置が非常に深いところにある場合、Al配線54で、直接コンタクトをとるのは非常に難しく、断線のおそれがある。
そこで、図80のように、第1のVΦT55と第2のVΦT56との間に、ダミーのVΦT57を設ければ、Al配線54のコンタクトをとりやすくすることができる。
ただし、ダミーのVΦTのチャネル部7は、図80に示したように、ソース・ドレインと同じ導電型の高濃度不純物を導入しておく必要がある。
実施例32
実施例32は、VΦT−DRAMの周辺回路をSOIトランジスタで形成するプロセスに関する。
実施例32は、VΦT−DRAMの周辺回路をSOIトランジスタで形成するプロセスに関する。
図81を参照して、シリコン基板1の上に埋込SiO2層20とSOI層30が形成された基板を準備する。SOI層30をパターニングし、SOIトランジスタの活性領域58と、VΦT−DRAMのセルアレイのBLを同時に形成する。ここでは、ドライエッチングによりSOI層30をパターニングすることにより、活性領域58とBLを分離したが、実施例16のように、これらをLOCOS酸化膜で分離してもよい。
SOIトランジスタ述べ活性領域58とVΦT−DRAMのBLを同時にパターニングすることにより、工程を簡略化することができる。
図82を参照して、SOIトランジスタのゲート絶縁膜59とゲート電極60を形成する。図83を参照して、活性領域58、ゲート電極60、BLのそれぞれの側壁にサイドウォールスペーサ101を形成する。SOIトランジスタのソース・ドレイン部102a,102bにイオン注入を行なうと同時に、BLにもイオン注入を行なう。この同時注入により、さらに工程が簡略化される。
図84を参照して、SOIトランジスタのソース102aの表面、ゲート電極60の表面、ドレイン102bの表面とBLの表面を、同時にシリサイド化し、それぞれの表面にシリサイド膜62を形成する。それぞれの表面を同時にシリサイド化するので、工程の簡略化が図れる。その後、BLの上にVΦTDRAMを形成する。
次に、VΦTDRAMの周辺回路をSOIトランジスタで形成する他のプロセスについて説明する。
図128を参照して、基板80の上に埋込SiO2膜80aが設けられている。埋込SiO2膜80aの上に、SOIトランジスタのソース80b、SOIトランジスタのチャネル80c、SOIトランジスタのドレイン80d、VΦTのソース80eが設けられている。VΦT80eのソースの上にVΦTのゲート80fが設けられている。VΦTのゲート80fを貫通するように、VΦTのチャネル80gが設けられている。
VΦTのチャネル80gは、アモルファスシリコンによって埋込まれて結晶化させて形成されている。次に、VΦTのチャネル注入80hを行なうが、このときVΦTのチャネル注入80hを全面に行なうと、SOIトランジスタのチャネル80cにも、VΦTのチャネル注入用不純物が導入されてしまい、ひいてはSOIトランジスタのしきい値が狂ってしまう。これを避けるためには、SOIトランジスタ部をレジストマスクで覆って、VΦTのチャネル注入を行なえばよい。しかしながら、そのようにすると、マスクを1枚増やすことになり、製造コストが上昇する。
そこで、この問題点を解決するために、図129を参照して、VΦTのゲートのダミーパターン80iを、SOIトランジスタのチャネル80cの上に配置する。このVΦTのゲートのダミーパターン80iにより、VΦTのチャネル注入80hを全面に行なっても、SOIトランジスタのチャネル80cには不純物が導入されない。この方法によると、マスクを用いないので、製造コストは上昇しない。
実施例33
本実施例は、ビットラインを上下のVΦTDRAMが共有する積層構造に関する。図85は、実施例37に係るVΦTDRAMの断面図である。ビットライン24の上に第1のVΦT63が形成されており、第1のVΦTの上にトレンチ型のキャパシタ64が接続されている。またビットライン24の下に第2のVΦT65が接続されており、第2のVΦTには、トレンチ型の第2のキャパシタ65が接続されている。このような積層構造は、メモリセル1とメモリセル2を貼合わせることによって作られる。VΦTの構造は、図1および図2に示すものと同じである。
本実施例は、ビットラインを上下のVΦTDRAMが共有する積層構造に関する。図85は、実施例37に係るVΦTDRAMの断面図である。ビットライン24の上に第1のVΦT63が形成されており、第1のVΦTの上にトレンチ型のキャパシタ64が接続されている。またビットライン24の下に第2のVΦT65が接続されており、第2のVΦTには、トレンチ型の第2のキャパシタ65が接続されている。このような積層構造は、メモリセル1とメモリセル2を貼合わせることによって作られる。VΦTの構造は、図1および図2に示すものと同じである。
本実施例によると、ビット線を作成する工程が1回で済む。そのため、工程数が減り、コストの削減が図れる。また、ビット線1層分の厚さが低減できるため、メモリセル部の高さが抑えられ、メモリセル部と周辺回路との高さの差を少なくできる。そのため、半導体装置の作成が容易となる。さらに、配線間の容量結合も低減でき、高速化、高性能化が図れる。また、貼合わせで作る場合には、チャネルを単結晶化できる。
実施例34
従来のSOI構造のトランジスタにおいては、ボディの電極を固定するのが困難であった。その結果、次のような問題があった。それは、ラッチと呼ばれる現象である。図86において、曲線(a)は、通常のバルクSiトランジスタの電気特性を表している。曲線(b)は、SOI構造のトランジスタの電気特性を表している。SOI構造のトランジスタにおいては、通常のバルクSiトランジスタの特性(a)と異なり、ゲート電圧を上げていくと、ある電圧から、急激にドレイン電流が流れ出してしまう。この現象は、次のような原因によると考えられている。
従来のSOI構造のトランジスタにおいては、ボディの電極を固定するのが困難であった。その結果、次のような問題があった。それは、ラッチと呼ばれる現象である。図86において、曲線(a)は、通常のバルクSiトランジスタの電気特性を表している。曲線(b)は、SOI構造のトランジスタの電気特性を表している。SOI構造のトランジスタにおいては、通常のバルクSiトランジスタの特性(a)と異なり、ゲート電圧を上げていくと、ある電圧から、急激にドレイン電流が流れ出してしまう。この現象は、次のような原因によると考えられている。
図87を参照して、ゲート電極305に正の電圧を印加していくと、ボディ301の表面に電子307がソース302からドレイン303に流れ出す。ドレイン303の近傍では、電界が強いため、加速された電子がシリコンの結晶格子と衝突して、電子・正孔対を発生させるインパクトイオン化という現象が起きる。発生した電子はドレイン303に吸収されるが、正孔306はボディ301中に蓄積されて、ボディ301の電位を持上げる。ボディ301の電位が上がると、ソース302からさらに電子が注入され、上記の現象が正帰還に働き、ドレイン電流が過剰に流れてしまう。この問題は、ボディ301がフローティングであるために発生する。
実施例34は、上記のような問題点を解決するためになされたものである。
図88は、実施例34に係るVΦTの断面図である。基板1の主表面中に、ソース/ドレイン領域の一方になる第1の不純物拡散層6aが設けられている。基板1の上に、第1の層間絶縁膜2aが設けられる。第1の層間絶縁膜2aの上に、ゲート電極3が設けられる。ゲート電極3を覆うように、第1の層間絶縁膜2aの上に第2の層間絶縁膜2bが設けられている。第1の層間絶縁膜2a、ゲート電極3および第2の層間絶縁膜2bを貫通するように、第1の不純物拡散層6aの表面の一部を露出させるためのコンタクトホール19が設けられる。コンタクトホール19の側壁面をゲート絶縁膜4が被覆している。当該装置は、第1の不純物拡散層6aと接触し、かつコンタクトホール19の側壁面をゲート絶縁膜を介在させて連続的に被覆するように設けられ、該コンタクトホール19部分において凹部を有するシリコン薄膜39を備える。シリコン薄膜39は、ゲート電極3に取囲まれた部分に位置する筒状のチャネル領域7と、該チャネル領域7を上下から挟むソース領域6aaとドレイン領域6bとの3つの部分に区分される。シリコン薄膜をシリコン薄膜39の凹部内であって、チャネル領域7よりも低い位置に、シリコン酸化膜32が埋込まれている。シリコン薄膜39の凹部内であって、シリコン酸化膜32の上に、ボディーポリシリコン66が埋込まれている。ボディーポリシリコン66は、チャネル領域7と接触している。ボディーポリシリコン66を引出電極とすることにより、チャネル領域7の電位を固定することができる。ボディーポリシリコン66は、シリコン酸化膜103中に設けられたボディーコンタクト67を通じて、アルミ電極68と接触する。ボディーポリシリコン66の表面にはP+層69が形成されている。アルミ電極68とボディーシリコン66とは、P+層69を介して、オーミックに接続される。
図88は、実施例34に係るVΦTの断面図である。基板1の主表面中に、ソース/ドレイン領域の一方になる第1の不純物拡散層6aが設けられている。基板1の上に、第1の層間絶縁膜2aが設けられる。第1の層間絶縁膜2aの上に、ゲート電極3が設けられる。ゲート電極3を覆うように、第1の層間絶縁膜2aの上に第2の層間絶縁膜2bが設けられている。第1の層間絶縁膜2a、ゲート電極3および第2の層間絶縁膜2bを貫通するように、第1の不純物拡散層6aの表面の一部を露出させるためのコンタクトホール19が設けられる。コンタクトホール19の側壁面をゲート絶縁膜4が被覆している。当該装置は、第1の不純物拡散層6aと接触し、かつコンタクトホール19の側壁面をゲート絶縁膜を介在させて連続的に被覆するように設けられ、該コンタクトホール19部分において凹部を有するシリコン薄膜39を備える。シリコン薄膜39は、ゲート電極3に取囲まれた部分に位置する筒状のチャネル領域7と、該チャネル領域7を上下から挟むソース領域6aaとドレイン領域6bとの3つの部分に区分される。シリコン薄膜をシリコン薄膜39の凹部内であって、チャネル領域7よりも低い位置に、シリコン酸化膜32が埋込まれている。シリコン薄膜39の凹部内であって、シリコン酸化膜32の上に、ボディーポリシリコン66が埋込まれている。ボディーポリシリコン66は、チャネル領域7と接触している。ボディーポリシリコン66を引出電極とすることにより、チャネル領域7の電位を固定することができる。ボディーポリシリコン66は、シリコン酸化膜103中に設けられたボディーコンタクト67を通じて、アルミ電極68と接触する。ボディーポリシリコン66の表面にはP+層69が形成されている。アルミ電極68とボディーシリコン66とは、P+層69を介して、オーミックに接続される。
図88に示す装置は、次のようにして作られる。
図89を参照して、コンタクト部19内にシリコン酸化膜32を埋込み、該シリコン酸化膜32の表面をエッチングにより削り、チャネル領域7の上端を露出させる。その後、図89と図90を参照して、全面にP型不純物が添加されたボディーポリシリコン66をLPCVD法で、堆積する。ボディーポリシリコン66の膜厚は、コンタクトホール19が埋まる以上とする。ボディーポリシリコン66を、ドレイン領域6bが露出するまでエッチングする。これによって、ボディーポリシリコン66がコンタクトホール19の中に埋まる。次に、図88に戻って、シリコン酸化膜103を堆積し、ボディーコンタクト67を開口する。開口部に砒素を注入し、P+層69を、ボディーコンタクトの表面に、セルフアライメントで形成する。P+層69にアルミ電極68を接続する。
図89を参照して、コンタクト部19内にシリコン酸化膜32を埋込み、該シリコン酸化膜32の表面をエッチングにより削り、チャネル領域7の上端を露出させる。その後、図89と図90を参照して、全面にP型不純物が添加されたボディーポリシリコン66をLPCVD法で、堆積する。ボディーポリシリコン66の膜厚は、コンタクトホール19が埋まる以上とする。ボディーポリシリコン66を、ドレイン領域6bが露出するまでエッチングする。これによって、ボディーポリシリコン66がコンタクトホール19の中に埋まる。次に、図88に戻って、シリコン酸化膜103を堆積し、ボディーコンタクト67を開口する。開口部に砒素を注入し、P+層69を、ボディーコンタクトの表面に、セルフアライメントで形成する。P+層69にアルミ電極68を接続する。
なお、上記実施例ではボディーポリシリコン66にアルミ電極68を接触させる場合を例示したが、この発明はこれに限られるものではなく、アルミの代わりにポリシリコンを用いてもよい。
また、ボディーポリシリコン66をエッチングする際にエンドポイントの検出は、図90のみでは、難しいように思える。しかし、実際にはドレイン領域6bはパターニングされており、ほとんどの領域では第2の層間絶縁膜2bが露出している。そのため、エンドポイントはこの第2の層間絶縁膜2bが露出した時とすればよいので、問題ない。
実施例35
図91は、実施例35に係るVΦTの断面図である。本実施例では、実施例34と異なって、ボディーポリシリコン66が、コンタクトホール19の中のすべてを埋め尽くしていない。このような構造でも、チャネル領域7の電位を固定できる。ただし、本実施例では、トランジスタ上でボディーポリシリコン66に、アルミ電極を接続できないので、トランジスタ以外の場所で、アルミを接続しなければならない。一方、実施例34では、ボディーポリシリコンを厚く堆積しなければならないが、実施例35によると、薄膜でよいという利点がある。
図91は、実施例35に係るVΦTの断面図である。本実施例では、実施例34と異なって、ボディーポリシリコン66が、コンタクトホール19の中のすべてを埋め尽くしていない。このような構造でも、チャネル領域7の電位を固定できる。ただし、本実施例では、トランジスタ上でボディーポリシリコン66に、アルミ電極を接続できないので、トランジスタ以外の場所で、アルミを接続しなければならない。一方、実施例34では、ボディーポリシリコンを厚く堆積しなければならないが、実施例35によると、薄膜でよいという利点がある。
上記実施例34および35では、チャネル領域の上側をドレイン領域、下側をソース領域としたが、これらを逆にしてもよい。上側をドレインとすると、ドレインとボディーポリシリコンとの間の接合面積が大きくなり、ひいてはドレインのリーク電流が増したり、ドレイン耐圧が低下するおそれがある。したがって、実施例に係る構造においては、上側がソースのほうがよい。
実施例34および実施例35によると、チャネル領域のボディ電位を、ボディーポリシリコンによって固定できるので、寄生バイポーラ効果によるラッチが発生しなくなり、ひいては異常なドレイン電流の発生を抑えることができる。
実施例36
特願平5−345126のVΦTでは、VΦTの円柱状のボディの直径は、コンタクトホールの内径で決まっていた。したがって、リソグラフィ技術で決まる最小のホール径よりも小さい直径のボディを持つVΦTを得ることはできなかった。ボディの直径が大きいと、ドレイン端の接合面積が大きくなり、ひいては、その面積に比例するリーク電流が大きくなる。また、ボディが太いと、これを完全に空乏化することが困難となり、ドレイン電流を大きくできないという問題点があった。
特願平5−345126のVΦTでは、VΦTの円柱状のボディの直径は、コンタクトホールの内径で決まっていた。したがって、リソグラフィ技術で決まる最小のホール径よりも小さい直径のボディを持つVΦTを得ることはできなかった。ボディの直径が大きいと、ドレイン端の接合面積が大きくなり、ひいては、その面積に比例するリーク電流が大きくなる。また、ボディが太いと、これを完全に空乏化することが困難となり、ドレイン電流を大きくできないという問題点があった。
本実施例は、上記のような問題点を解決するためになされたものである。
図92を参照して、n-型基板1の上にシリコン窒化膜12を、500Å堆積する。シリコン窒化膜12を所定の形状にパターニングする。シリコン窒化膜12が覆われていない部分を酸化し、分離酸化膜13を、基板1の主表面に形成する。シリコン窒化膜12越しに、基板1の主表面中に不純物を注入し、ソース領域6を形成する。シリコン窒化膜12および分離酸化膜13を覆うように基板1の上に第1の層間絶縁膜2aを、200Å堆積する。第1の層間絶縁膜2aの上に、ポリシリコンを500Å堆積し、これをパターニングして、ゲート電極3を形成する。ゲート電極3を覆うように、基板1の上に第2の層間絶縁膜2bを2000Å堆積する。第1の層間絶縁膜2a,ゲート電極3,第2の層間絶縁膜2bを貫通し、シリコン窒化膜12の表面9aを露出させるためのコンタクトホール8を形成する。全面に、n型不純物を添加したポリシリコン70を、200nm、LP−CVD法で堆積する。
図92を参照して、n-型基板1の上にシリコン窒化膜12を、500Å堆積する。シリコン窒化膜12を所定の形状にパターニングする。シリコン窒化膜12が覆われていない部分を酸化し、分離酸化膜13を、基板1の主表面に形成する。シリコン窒化膜12越しに、基板1の主表面中に不純物を注入し、ソース領域6を形成する。シリコン窒化膜12および分離酸化膜13を覆うように基板1の上に第1の層間絶縁膜2aを、200Å堆積する。第1の層間絶縁膜2aの上に、ポリシリコンを500Å堆積し、これをパターニングして、ゲート電極3を形成する。ゲート電極3を覆うように、基板1の上に第2の層間絶縁膜2bを2000Å堆積する。第1の層間絶縁膜2a,ゲート電極3,第2の層間絶縁膜2bを貫通し、シリコン窒化膜12の表面9aを露出させるためのコンタクトホール8を形成する。全面に、n型不純物を添加したポリシリコン70を、200nm、LP−CVD法で堆積する。
図92と図93を参照して、異方性のドライエッチング法により、ポリシリコン70の全面をエッチングすると、コンタクトホール8の内壁に、ポリシリコンのサイドウォール71が、200nmの厚さで、形成される。今、コンタクトホール8の内径を600nmとすると、残ったコンタクトホール内の空間の内径は200nmとなる。
図94を参照して、800℃〜1000℃の熱酸化法により、サイドウォールスペーサ71の表面を酸化して、シリコン酸化膜からなるゲート絶縁膜4を形成する。このとき、コンタクトホール8の底のシリコン基板1の表面は、シリコン窒化膜12で覆われているため、酸化されない。図94と図95を参照して、リン酸液を用いて、コンタクトホールの底に露出しているシリコン窒化膜12を除去する。
このとき、エッチングは横方向にも進むので、エッチングが過剰になると、サイドウォールスペーサ71の下部にあるシリコン窒化膜12まで除去されるので、後の工程で堆積されるチャネルポリシリコンとサイドウォールスペーサ71とが接触する。よって、このリン酸によるエッチングは、過剰に行なわないことが重要である。もし問題があれば、異方性のドライエッチングを用いるのが好ましい。ただしこの場合ゲート絶縁膜4もエッチングにさらされるので、このエッチングは、シリコン酸化膜とシリコン窒化膜とのエッチング選択比が大きく、かつダメージの少ないものであることが要求される。
図95を参照して、トランジスタのボディとなるシリコン103をLP−CVD法で堆積して、これでコンタクトホール8内を埋める。その後、このシリコン103を固相成長法(600℃のアニール)により結晶化させる。その後、シリコンの表面に不純物を注入し、ドレイン領域6bを形成する。P−チャネルの場合には、P型不純物たとえばボロンを、注入エネルギ8keVで、濃度5×1015/cm2の条件で注入する。850℃で、30分程度の熱処理を行なうと、ソース領域6からシリコン103中に不純物が拡散し、かつドレイン領域6bからシリコン103中に不純物が拡散していく。これによって、VΦTが完成する。本実施例においては、コンタクトホール8の内壁にポリシリコンのサイドウォールスペーサ71を形成したので、円柱状のチャネル7の直径が、コンタクトホール8の内径より、サイドウォールスペーサ71の厚さとゲート絶縁膜4の厚さを加えたものの2倍だけ、小さくなる。ポリシリコンのサイドウォールスペーサ71は、ゲート電極3と接触しているので、トランジスタのゲートとして作用するのは、このサイドウォールスペーサ71となり、動作上、全く問題はない。
実施例37
図96は、実施例37に係るVΦTの断面図である。
図96は、実施例37に係るVΦTの断面図である。
図95に示すVΦTでは、サイドウォールスペーサ71の上端は、第2の層間絶縁膜2bの上面と一致していた。このような構造であると、ドレイン部6bとゲート(サイドウォールスペーサ71)との重なりが大きく、容量が増え、ひいては回路のスピードが遅くなったり、ドレイン電圧で誘起されるリーク電流も増加するおそれがある。本実施例は、この問題点を解決するためになされたものである。
図96を参照して、第2のゲートであるサイドウォールスペーサ71の上端を、第2の層間絶縁膜2bの上面より低くする。このように構成すると、ドレイン部6bとゲート(サイドウォールスペーサ71)との重なりがなくなり、上述の問題点は解決される。ただし、ドレイン6bとチャネル7との接合面積は、元のように、コンタクトホール8の内径で決まり、広くなる。
なお、実施例36と実施例37では、上部がドレイン、下部がソースである場合を例示したが、その逆であってもよい。特に、実施例37では、下がドレインとしたほうが、ドレイン端の接合面積を小さくでき、ひいてはリーク電流を小さくできる。この場合、シリコン窒化膜12の膜厚を厚くしておけば、ドレイン6bとゲート(71)の静電容量を小さくできる。シリコン窒化膜12の厚さは、シリコン窒化膜の誘電率がシリコン酸化膜の2倍あるので、ゲート絶縁膜4であるシリコン酸化膜の2倍以上の厚さが必要である(容量=誘電率/膜厚)。
本実施例によれば、コンタクトホールの内壁にシリコンのサイドウォールスペーサを形成してこれをゲート電極としたため、ボディのチャネル部の直径を小さくできる。その結果、リーク電流を小さく、かつオン時のドレイン電流を大きくすることができる。
実施例38
本実施例は、VΦTを用いた2入力のOR回路に関する。
本実施例は、VΦTを用いた2入力のOR回路に関する。
図97を参照して、VΦTのコンタクトホールを2本のゲート(第1のゲート72,第2のゲート73)間に跨がるように形成すると、図98の点線内に示すような回路を非常に小さい面積で作ることができる。図98に示すように、この回路に抵抗などの負荷を付けることにより、簡単に、2入力のOR回路を形成することができる。このOR回路は、マスクに対して、非常に敏感である。たとえば、図97において、VΦTのコンタクトホール74が上にずれると、第1のチャネル104が広くなり、第2のチャネル105が狭くなる。逆にすれば、第1のチャネル104が狭くなり、第2のチャネル105が広くなる。
図98において、第1のゲート72と第2のゲート73を別にONにしたときの、Vcc−GND間の電流を比較してやることにより、マスクずれの量を電気的に知ることができる。このように、マスクずれの検出回路として使う場合には、図98において、負荷を付ける必要はない。また、VΦTのコンタクトホールの形を変えると、ずれに対して、チャネル幅の変化の仕方が変わるので、感度を変えることができる。
上記実施例と全く同様に、図99を参照して、十字型にパターニングしたゲートの交点に、VΦTのコンタクトホールを設ければ、図100に示すような、4入力のOR回路ができる。また、VΦTのコンタクトホールの形状を変えることにより、さらに多くの入力を持つOR回路を作ることができる。
実施例39
本実施例は、VΦTを用いて、2入力のAND回路を形成することに関する。
本実施例は、VΦTを用いて、2入力のAND回路を形成することに関する。
図101は、実施例39に係るVΦTを用いたAND回路の断面図である。GNDを覆うように、第1のSiO2膜75が設けられている。第1のSiO2膜75の上に、第1のゲート76が設けられている。第1のゲート76を覆うように第1のSiO2膜75の上に第2のSiO2膜77が設けられている。第2のSiO2膜77の上に第2のゲート電極78が設けられている。第2のゲート電極78を覆うように、第2のSiO2膜77の上に第3のSiO2膜79が設けられている。第3のSiO2膜79、第2のゲート電極78、第2のSiO2膜77、第1のゲート電極76および第1のSiO2膜75を貫通し、GNDの表面を露出させるためのコンタクトホール10が設けられている。コンタクトホール10中には、N+半導体層106とN-半導体層107とN+半導体層108が順に形成されている。第1のゲート電極76で取囲まれるp-半導体層は、第1のチャネルであり、第2のゲート電極78で取囲まれるp-半導体層は第2のチャネルである。
上述のように、2枚のゲート76,78を貫くようにVΦTのコンタクトホールを形成すれば、図103に示すような、2入力のAND回路が形成される。さらにゲートを重ねて、VΦTのコンタクトホールを形成すれば、もっと入力数を増やすことができる。
図101に示すように、2つのゲート間の層間膜(第2のSiO2膜77)が薄いときは、VΦTのチャネル間にソース・ドレインと同じ導電型の高濃度の不純物を導入する必要はないが、図102のように第2のSiO2膜77の膜厚が厚い場合、2つのチャネル間にソース・ドレインと同じ導電型の高濃度不純物を導入する必要がある。不純物の導入の方法は、イオン注入による方法あるいはエピタキシャル成長の方法がある。
また、図104に示すように、第1のVΦT80を形成した上に第2のVΦT81を形成してもよい。
また、実施例38と実施例39に示す回路において、P型とN型を入れ替えてもよい。
実施例40
図105は、実施例40に係る半導体装置の断面図であり、PチャネルのVΦTとNチャネルのVΦTを、縦に重ねてインバータ回路を形成したものである。両VΦT間に形成されるP−N接合を消滅させるために、両者の間に、シリサイド82を挟んでいる。
実施例40
図105は、実施例40に係る半導体装置の断面図であり、PチャネルのVΦTとNチャネルのVΦTを、縦に重ねてインバータ回路を形成したものである。両VΦT間に形成されるP−N接合を消滅させるために、両者の間に、シリサイド82を挟んでいる。
PチャネルVΦTのチャネルを単結晶化するため、シリサイド82の一部に開口部82aが設けられている。しかし、PチャネルVΦTのチャネルを単結晶化する必要がなければ、シリサイド82中にこのような開口部82aを設ける必要はない。
実施例41
図106は、実施例41に係る半導体装置の断面図である。図106を参照して、2つのVΦTにおいて、第1のVΦTのゲート部と第2のVΦTのソースを共有し、かつ第1のVΦTのドレインと第2のVΦTのゲートを共有するように構成すると、図107に示すような回路を作ることができる。PチャネルVΦTとNチャネルVΦTとで、このような構造を作り、図108に示すように接続すると、フリップフロップを形成することができる。
図106は、実施例41に係る半導体装置の断面図である。図106を参照して、2つのVΦTにおいて、第1のVΦTのゲート部と第2のVΦTのソースを共有し、かつ第1のVΦTのドレインと第2のVΦTのゲートを共有するように構成すると、図107に示すような回路を作ることができる。PチャネルVΦTとNチャネルVΦTとで、このような構造を作り、図108に示すように接続すると、フリップフロップを形成することができる。
図106において、第2のVΦTのチャネルを単結晶化するには、第1のVΦTのゲートも単結晶になっている必要がある。第1のVΦTのソース上の層からSiO2膜上に、単結晶の第1のVΦTのゲートを貼合わせることによって、単結晶の第1のVΦTのゲートを得ることができる。
実施例42
本実施例は、VΦTを用いるゲインセルに関する。
本実施例は、VΦTを用いるゲインセルに関する。
図109を参照して、バルクのMOSトランジスタのゲート電極上にVΦTを形成すると、図110に示すような回路を形成することができ、その結果、ゲインセル(ストレージノードに蓄積された電荷を、セル内で増幅して読出すことができるセル)を得ることができる。書込みは、DRAMと同じように、WLと書込BLを用いて行なう。
ストレージノードに蓄えられた電荷を読出すときは、図111に示すように、WL電圧と書込BL電圧を変化させる。ストレージノードが充電されているときは、MOSトランジスタがすぐにONして、読出BLにすぐ電流が流れ出す。しかし、ストレージノードに電荷が蓄えられていないときは、MOSトランジスタをONさせるのに余分な電荷を書込用BLから流入させる必要があるために、なかなか読出BLに電流が流れない。また、セルにアクセスしていないときに、MOSトランジスタにリーク電流が流れないように、MOSトランジスタのVthは高めに設定しておく。MOSトランジスタは、ゲート電荷量が少し変化しただけで、電流が大きく増幅されて変化するので、ゲート電荷量を検出する感度は非常に高い。
ゲートの電荷を検出したら、書込BL電圧を変化させて、再書込みをする。
DRAMと同じように、このゲインセルは、VΦTのリーク電流で、ストレージノードの電荷がリークしていくので、ある一定周期ごとに、この読出動作を行なって、データのリフレッシュをする必要がある。このような回路動作は、図110に示す回路であれば、どんな構造のものでも適用され得る。
DRAMと同じように、このゲインセルは、VΦTのリーク電流で、ストレージノードの電荷がリークしていくので、ある一定周期ごとに、この読出動作を行なって、データのリフレッシュをする必要がある。このような回路動作は、図110に示す回路であれば、どんな構造のものでも適用され得る。
MOSトランジスタには、SOIトランジスタを用いてもよい。
また、図112に示すように、図109のものと、上下が逆になっている構造であってもよい。
また、図112に示すように、図109のものと、上下が逆になっている構造であってもよい。
図109に示す装置の場合、VΦTのコンタクトがMOSトランジスタのゲートポリシリコンの上に来るので、VΦTのチャネルをエピタキシャル成長によって単結晶化できない。しかし、図112に示す装置の場合には、エピタキシャル成長によって、VΦTのチャネルを単結晶化することができる。このとき、上にくるMOSトランジスタは、ポリシリコンTFTであってもよい。
実施例43
図113は実施例43に係る装置の概念図である。図113に示すように、VΦTを液晶ディスプレイのマトリックスに適用することができる。
図113は実施例43に係る装置の概念図である。図113に示すように、VΦTを液晶ディスプレイのマトリックスに適用することができる。
すなわち、図3に示すDRAMセルアレイにおけるストレージノード部を画素電極に置き換えることによって、図113に示す構造を得ることができる。
1 基板、3 ゲート電極、4 ゲート絶縁膜、8 第1の層間絶縁膜、9 第2の層間絶縁膜、10 コンタクトホール、11 第1の半導体層、12 チャネル半導体層、13 第2の導電層、21 キャパシタ絶縁膜、22 セルプレート、24 ビット線、26 ストレージノード、201 埋込SiO2層。
Claims (8)
- 多数のキャリアの流れを、ゲートに加える電圧によって制御する半導体装置であって、
主表面を有する基板と、
前記基板の主表面中に設けられ、ソース/ドレイン領域の一方になる第1導電型の第1の導電層と、
前記基板の上に設けられた第1の層間絶縁膜と、
前記第1の層間絶縁膜の上に設けられたゲート電極と、
前記ゲート電極を覆うように、前記第1の層間絶縁膜の上に設けられた第2の層間絶縁膜と、
前記第1の層間絶縁膜、前記ゲート電極および前記第2の層間絶縁膜を貫通するように設けられ、前記第1の導電層の表面の一部を露出させるためのコンタクトホールと、
前記コンタクトホールの側壁面を被覆するように設けられた導電体と、
前記導電体の表面を被覆するように設けられたゲート絶縁膜と、
前記コンタクトホール中であって、前記第1の導電層の表面に接触するように設けられた第1導電型の第1の半導体層と、
前記コンタクトホール中であって、前記第1の半導体層の表面に接触するように、設けられたチャネル半導体層と、
前記コンタクトホール中であって、前記チャネル半導体層の表面に接触するように、設けられた、ソース/ドレイン領域の他方になる第1導電型の第2の半導体層とを、備えた半導体装置。 - OR回路を含む半導体装置であって、
主表面を有する基板と、
前記基板の主表面中に設けられ、ソース/ドレイン領域の一方になる第1導電型の第1の導電層と、
前記基板の上に設けられた第1の層間絶縁膜と、
前記第1の層間絶縁膜の上に互いに隣接して設けられ、上面と下面を有する、第1のゲート電極と第2のゲート電極と、
前記第1および第2のゲート電極を覆うように、前記第1の層間絶縁膜の上に設けられた第2の層間絶縁膜と、
前記第1および第2のゲート電極にまたがるように、前記第1の層間絶縁膜、前記第1および第2のゲート電極および前記第2の層間絶縁膜を貫通するように設けられ、前記第1の導電層の表面の一部を露出させるためのコンタクトホールと、
前記コンタクトホールの側壁面を被覆するゲート絶縁膜と、
前記コンタクトホール中であって、前記第1の導電層の表面に接触するように、該第1の導電層の表面から、実質的に前記ゲート電極の下面の高さまで形成された第1導電型の第1の半導体層と、
前記コンタクトホール中であって、前記第1の半導体層の表面に接触するように、該第1の半導体層の表面から、実質的に前記ゲート電極の上面の高さまで形成されたチャネル半導体層と、
前記チャネル半導体層の表面に接触するように、該チャネル半導体層の上に設けられ、ソース/ドレイン領域の他方になる第1導電型の第2の半導体層と、
を備えた半導体装置。 - AND回路を含む半導体装置であって、
基板と、
前記基板の上に設けられた第1導電型の第1の導電層と、
前記第1の導電層を覆うように前記基板の上に設けられた第1の層間絶縁膜と、
前記第1の層間絶縁膜の上に設けられ、上面と下面を有する第1のゲート電極と、
前記第1のゲート電極を覆うように、前記第1の層間絶縁膜の上に設けられた第2の層間絶縁膜と、
前記第2の層間絶縁膜の上に設けられ、上面と下面を有する第2のゲート電極と、
前記第2のゲート電極を覆うように、前記第2の層間絶縁膜の上に設けられた第3の層間絶縁膜と、
前記第1の層間絶縁膜、前記第1のゲート電極、前記第2の層間絶縁膜、前記第2のゲート電極および前記第3の層間絶縁膜を貫通するように設けられ、前記第1の導電層の表面の一部を露出させるためのコンタクトホールと、
前記コンタクトホール内に露出した前記第1および第2のゲート電極の側壁面を被覆するゲート絶縁膜と、
前記コンタクトホール中であって、前記第1の導電層の表面に接触するように、該第1の導電層の表面から、実質的に前記第1のゲート電極の下面の高さまで形成された第1導電型の第1の半導体層と、
前記コンタクトホール中であって、前記第1の半導体層の表面に接触するように、該第1の半導体層の表面から前記第1のゲート電極の上面の高さまで形成された第1のチャネル半導体層と、
前記コンタクトホール中であって、前記第2のゲート電極の下面から該第2のゲート電極の上面の高さまで形成された第2導電型の第2のチャネル半導体層と、
前記第2のチャネル半導体層の表面に接触するように、該第2のチャネル半導体層の上に設けられ、ソース/ドレイン領域の他方になる第1導電型の第2の半導体層と、
を備えた半導体装置。 - 前記第1のチャネル半導体層と上記第2のチャネル半導体層の間には、第2の導電型の第3の半導体層が設けられている、請求項3に記載の半導体装置。
- 前記第1のチャネル半導体層と前記第2のチャネル半導体層との間に、第1導電型の第3の半導体層が設けられている、請求項3に記載の半導体装置。
- インバータ回路を含む半導体装置であって、
第1のn+導電層と、
n+導電層の上に設けられた第1の層間絶縁膜と、
前記第1の層間絶縁膜の上に設けられ、上面と下面を有する第1のゲート電極と、
前記第1のゲート電極を覆うように前記第1の層間絶縁膜の上に設けられた第2の層間絶縁膜と、
前記第1の層間絶縁膜、前記第1のゲート電極および前記第2の層間絶縁膜を貫通するように設けられ、前記第1のn+導電層の表面の一部を露出させるための第1のコンタクトホールと、
前記第1のコンタクトホールの側壁面を被覆する第1のゲート絶縁膜と、
前記第1のコンタクトホール中であって、前記第1のn+導電層の表面に接触するように、該第1のn+導電層の表面から、実質的に前記第1のゲート電極の下面の高さまで形成された第1のn+半導体層と、
前記第1のコンタクトホール中であって、前記n+半導体層の表面に接触するように、該n+半導体層の表面から、実質的に前記第1のゲート電極の上面の高さまで形成されたp-半導体層と、
前記コンタクトホール中であって、前記p-半導体層の表面に接触するように、該p-半導体層の上に設けられ、ソース/ドレイン領域の他方になる第2のn+半導体層と、
前記第2のn+半導体層に接触するように、前記第2の層間絶縁膜の上に設けられた第2のn+導電層と、
前記第2のn+導電層の上に設けられた第1のp+導電層と、
前記第1のp+導電層の上に設けられた第3の層間絶縁膜と、
前記第3の層間絶縁膜の上に設けられた第2のゲート電極と、
前記第2のゲート電極を覆うように前記第3の層間絶縁膜の上に設けられた第4の層間絶縁膜と、
前記第4の層間絶縁膜、前記第2のゲート電極、前記第3の層間絶縁膜を貫通するように設けられ、前記第1のp+導電層の表面の一部を露出させるための第2のコンタクトホールと、
前記第2のコンタクトホールの側壁面を被覆する第2のゲート絶縁膜と、
前記第2のコンタクトホール中であって、前記第1のp+導電層の表面に接触するように、該第1のp+導電層の表面から実質的に前記第2のゲート電極の下面の高さまで形成された第1のp+半導体層と、
前記コンタクトホール中であって、前記第1のp+半導体層の表面に接触するように、該第1のp+半導体層の表面から前記第2のゲート電極の上面の高さまで形成されたn-半導体層と、
前記コンタクトホール中であって、前記n-半導体層の表面に接触するように、該n-半導体層の上に設けられ、ソース/ドレイン領域の他方になる第2のp+半導体層と、
前記第2のp+半導体層に接触するように、前記第4の層間絶縁膜の上に設けられた第2のp+導電層と、
を備えた半導体装置。 - フリップフロップ回路を含む半導体装置であって、
基板と、
前記基板の上に設けられた第1導電型の第1の導電層と、
前記第1の導電層を覆うように前記基板の上に設けられた第1の層間絶縁膜と、
前記第1の層間絶縁膜の上に設けられ、上面と下面を有する、第1導電型の第1のゲート電極と、
前記第1のゲート電極を覆うように、前記第1の層間絶縁膜の上に設けられた第2の層間絶縁膜と、
前記第1の層間絶縁膜、前記第1のゲート電極および前記第2の層間絶縁膜を貫通するように設けられ、前記第1の導電層の表面の一部を露出させるための第1のコンタクトホールと、
前記第1のコンタクトホールの側壁面を被覆する第1のゲート絶縁膜と、
前記第1のコンタクトホール中であって、前記第1の導電層の表面に接触するように、該第1の導電層の表面から前記第1のゲート電極の下面の高さまで形成された第1導電型の第1の半導体層と、
前記第1のコンタクトホール中であって、前記第1の半導体層の表面に接触するように、該第1の半導体層の表面から前記第1のゲート電極の上面の高さまで形成された第2導電型の第1のチャネル半導体層と、
前記第1のコンタクトホール中であって、前記第1のチャネル半導体層の表面に接触するように、該第1のチャネル半導体層の上に設けられ、ソース/ドレイン領域の他方になる第1導電型の第2の半導体層と、
前記第2の半導体層に接触するように前記第2の層間絶縁膜の上に設けられた、第1導電型の第2のゲート電極と、
前記第2のゲート電極を覆うように前記第2の層間絶縁膜の上に設けられた第3の層間絶縁膜と、
前記第3の層間絶縁膜、前記第2のゲート電極、前記第2の層間絶縁膜を貫通するように設けられ、前記第1のゲート電極の表面の一部を露出させるための第2のコンタクトホールと、
前記第2のコンタクトホールの側壁面を被覆する第2のゲート絶縁膜と、
前記第2のコンタクトホール中であって、前記第1のゲート電極の表面に接触するように、該第1のゲート電極の表面から前記第2のゲート電極の下面の高さまで形成された第1導電型の第3の半導体層と、
前記第2のコンタクトホール中であって、前記第3の半導体層の表面に接触するように、該第3の半導体層の表面から前記第2のゲート電極の上面の高さまで形成された第2導電型の第2のチャネル半導体層と、
前記第2のコンタクトホール中であって、前記第2のチャネル半導体層の表面に接触するように、該第2のチャネル半導体層の上に設けられ、ソース/ドレイン領域の他方になる第1導電型の第4の半導体層と、
前記第4の半導体層に接続されるように、前記第3の層間絶縁膜の上に設けられた第1導電型の第2の導電層と、
を備えた半導体装置。 - ゲインセルを含む半導体装置であって、
基板と、
前記基板の上に設けられた第2導電型の第1のゲート電極と、
前記基板の主表面中であって、前記第1のゲート電極の両側に設けられた第1導電型のソース/ドレイン領域と、
前記第1のゲート電極を覆うように前記基板の上に設けられた第1の層間絶縁膜と、
前記第1の層間絶縁膜の上に設けられた第2のゲート電極と、
前記第2のゲート電極を覆うように前記第1の層間絶縁膜の上に設けられた第2の層間絶縁膜と、
前記第2のゲート電極および前記第1の層間絶縁膜を貫通するように設けられ、前記第1のゲート電極の表面の一部を露出させるためのコンタクトホールと、
前記コンタクトホールの側壁面を被覆するゲート絶縁膜と、
前記コンタクトホール中であって、前記第1のゲート電極の表面に接触するように、該第1のゲート電極の表面から前記第2のゲート電極の下面の高さまで形成された第2導電型の第1の半導体層と、
前記コンタクトホール中であって、前記第1の半導体層の表面に接触するように、該第1の半導体層の表面から前記第2のゲート電極の上面の高さまで形成された第1導電型のチャネル半導体層と、
前記コンタクトホール中であって、前記チャネル半導体層の表面に接触するように、該チャネル半導体層の上に設けられ、ソース/ドレイン領域の他方になる第2導電型の第3の半導体層と、
前記第3の半導体層に接続されるように、前記第2の層間絶縁膜の上に設けられた第2導電型の導電層と、
を備えた、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009168834A JP2009246383A (ja) | 2009-07-17 | 2009-07-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009168834A JP2009246383A (ja) | 2009-07-17 | 2009-07-17 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005207347A Division JP4369405B2 (ja) | 2005-07-15 | 2005-07-15 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009246383A true JP2009246383A (ja) | 2009-10-22 |
Family
ID=41307889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009168834A Pending JP2009246383A (ja) | 2009-07-17 | 2009-07-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009246383A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012182423A (ja) * | 2011-02-28 | 2012-09-20 | Sk Hynix Inc | 半導体メモリ素子及びその製造方法 |
JP2012256847A (ja) * | 2011-03-10 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | メモリ装置、及びメモリ装置の作製方法 |
JPWO2013069102A1 (ja) * | 2011-11-09 | 2015-04-02 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置の製造方法及び半導体装置 |
JP2017168698A (ja) * | 2016-03-17 | 2017-09-21 | 東芝メモリ株式会社 | 半導体記憶装置 |
JP2018207038A (ja) * | 2017-06-08 | 2018-12-27 | 株式会社半導体エネルギー研究所 | 半導体装置、記憶装置、及び電子機器 |
WO2019229811A1 (ja) * | 2018-05-28 | 2019-12-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 柱状半導体装置と、その製造方法。 |
WO2023233760A1 (ja) * | 2022-05-31 | 2023-12-07 | キヤノン株式会社 | 発光装置、表示装置、光電変換装置、電子機器、および、発光装置の製造方法 |
-
2009
- 2009-07-17 JP JP2009168834A patent/JP2009246383A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012182423A (ja) * | 2011-02-28 | 2012-09-20 | Sk Hynix Inc | 半導体メモリ素子及びその製造方法 |
JP2012256847A (ja) * | 2011-03-10 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | メモリ装置、及びメモリ装置の作製方法 |
US9425107B2 (en) | 2011-03-10 | 2016-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and method for manufacturing the same |
US9812458B2 (en) | 2011-03-10 | 2017-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and method for manufacturing the same |
US10079238B2 (en) | 2011-03-10 | 2018-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and method for manufacturing the same |
JPWO2013069102A1 (ja) * | 2011-11-09 | 2015-04-02 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置の製造方法及び半導体装置 |
JP2017168698A (ja) * | 2016-03-17 | 2017-09-21 | 東芝メモリ株式会社 | 半導体記憶装置 |
JP2018207038A (ja) * | 2017-06-08 | 2018-12-27 | 株式会社半導体エネルギー研究所 | 半導体装置、記憶装置、及び電子機器 |
WO2019229811A1 (ja) * | 2018-05-28 | 2019-12-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 柱状半導体装置と、その製造方法。 |
US11682727B2 (en) | 2018-05-28 | 2023-06-20 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device having semiconductor pillar with first impurity region formed lower part of the pillar and second impurity region formed upper part of the pillar |
WO2023233760A1 (ja) * | 2022-05-31 | 2023-12-07 | キヤノン株式会社 | 発光装置、表示装置、光電変換装置、電子機器、および、発光装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3745392B2 (ja) | 半導体装置 | |
US6977404B2 (en) | Trench DRAM with double-gated transistor and method of manufacturing the same | |
US6770535B2 (en) | Semiconductor integrated circuit device and process for manufacturing the same | |
US6420751B1 (en) | Semiconductor device and method of manufacturing the same | |
JP3322936B2 (ja) | 半導体記憶装置 | |
JP4773169B2 (ja) | 半導体装置の製造方法 | |
US7723184B2 (en) | Semiconductor device and manufacture method therefor | |
KR0163759B1 (ko) | 반도체장치 및 반도체기억장치 | |
US8263460B2 (en) | Method for manufacturing semiconductor device with buried gates | |
US8883593B2 (en) | Method of manufacturing a pillar-type vertical transistor | |
US7795658B2 (en) | Semiconductor memory device and manufacturing method thereof | |
US7829419B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2005158952A (ja) | 半導体装置及びその製造方法 | |
US20080179676A1 (en) | Semiconductor memory device | |
US6303432B1 (en) | Method of manufacturing a semiconductor device | |
JP2009246383A (ja) | 半導体装置 | |
JP2008124189A (ja) | 半導体装置及びその製造方法 | |
US5106774A (en) | Method of making trench type dynamic random access memory device | |
US7719056B2 (en) | Semiconductor memory device having a floating body and a plate electrode | |
JP2011192800A (ja) | 半導体装置及びその製造方法 | |
JP4369405B2 (ja) | 半導体装置 | |
JP4315943B2 (ja) | 半導体装置の製造方法 | |
US7714388B2 (en) | Semiconductor memory device and manufacturing method thereof | |
JP2008071861A (ja) | 半導体記憶装置およびその製造方法 | |
JP2005158869A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090717 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101207 |