DE2628406A1 - Verfahren zum herstellen einer halbleitervorrichtung - Google Patents

Verfahren zum herstellen einer halbleitervorrichtung

Info

Publication number
DE2628406A1
DE2628406A1 DE19762628406 DE2628406A DE2628406A1 DE 2628406 A1 DE2628406 A1 DE 2628406A1 DE 19762628406 DE19762628406 DE 19762628406 DE 2628406 A DE2628406 A DE 2628406A DE 2628406 A1 DE2628406 A1 DE 2628406A1
Authority
DE
Germany
Prior art keywords
substrate
indium
antimonide
anodized
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762628406
Other languages
English (en)
Inventor
Roland Yen-Mou Hung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2628406A1 publication Critical patent/DE2628406A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26593—Bombardment with radiation with high-energy radiation producing ion implantation at a temperature lower than room temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/3167—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation
    • H01L21/31679—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation of AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/084—Ion implantation of compound devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S205/00—Electrolysis: processes, compositions used therein, and methods of preparing the compositions
    • Y10S205/92—Electrolytic coating of circuit board or printed circuit, other than selected area coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Anmelderin: International Business Machines
Corporation, Armonk, N,Y. 10504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin; YO 974 037
Verfahren zum Herstellen einer Halbleitervorrichtung
Die Erfindung betrifft ein neuartiges Verfahren zum Herstellen einer Halbleitervorrichtung aus Indium-Antimonid. Dabei befaßt sich die Erfindung insbesondere mit der Herstellung von MOSFET-Halbleitervorrichtungen, d,h, von Metalloxid-Halbleiter-Feldeffekttransistoren und bipolaren Transistoren aus Indium-Antimonid.
Es ist allgemein bekannt, daß Indium-Antimonid unter den Halbleitermaterialien das Material mit der höchsten Mobilität der Ladungsträger ist. Man hat daher immer Indium-Antimonid als ein für die Herstellung von Halbleiterbauelementen interessantes Material angesehen.
Ein besonders wichtiges Halbleiterbauelement ist der Metalloxid-Halbleiter-Feldeffekttransistor, kurz MOSFET genannt. Es wäre also durchaus erwünscht, wenn man MOSFETs aus Indium-Antimonid herstellen könnte. Bis jetzt wurden jedoch keine MOSFETs aus Indium-Antimonid hergestellt.
609885/0731
2628A06
Der Grund dafür, daß man bisher noch keine MOSFET-Bauelernente aus Indium-Äntimonid hergestellt hat, liegt wahrscheinlich darin, daß bisher noch kein Verfahren bekanntgeworden ist, mit dessen Hilfe eine Halbleitervorrichtung dieser Art hergestellt werden kann, welche alle notwendigen Eigenschaften aufweist, ohne daß dabei die kritischen Eigenschaften des Bauelementes nachteilig beeinflußt werden.
Bei der Herstellung eines MOSFET ist es z.B. ganz wesentlich, daß ein aktives dotierendes Störelement nur an ganz bestimmten, vorausgewählten Bereichen des Indium-Antimonid-Substrats eingeführt wird, während die Einführung solcher dotierender Störelemente an anderen unerwünschten Bereichen des Substrats verhindert werden muß« Weiterhin ist es ganz wesentlichr daß durch das Verfahren zum Einbringen des Störelementes die Oxidschicht, das Substrat und insbesondere die kritische Trennfläche zwischen Oxidschicht und Substrat nicht nachteilig beeinflußt wird. Für diejenigen Bauelemente, mit denen sich die vorliegende Erfindung befaßt, ist es außerordentlich wichtigr daß die Bindung zwischen dem Substrat und dem Oxid so innig wie möglich ist.
Man hat zwar bereits Versuche unternommen, bestimmte bipolare Vorrichtungen aus Indium-Antimonid herzustellen, jedoch waren davon solche bipolaren Strukturen nicht betroffen, bei denen alle elektrischen Kontakte auf der gleichen Oberfläche des Substrats angeordnet waren und die eine Isolierschicht benötigten. Solche bisher bekannten Strukturen konnten daher auch nicht als hochintegrierte Schaltung ausgeführt werden. Ferner hat man bei diesen bisher bekanntgewordenen Versuchen eine nicht selektive thermische Diffusion von Störelementen durchgeführt und dies ist außergewöhnlich umständlich.
Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen von Indium-Antimonid-Halbleitervorrichtungen zu schaffen, bei dem in Kombination nicht nur aktive dotierende
YO 974 037
609885/0731
Störelemente an vorbestimmten, genau bestimmten Bereichen oder Zonen in das Substrat eingeführt werden, während gleichzeitig die Einführung solcher dotierender Störelemente an unerwünschten Bereichen verhindert wird, ohne daß dabei das Oxid, das Substrat oder die Trennfläche zwischen Oxid und Substrat, nachteilig beeinflußt wird, während gleichzeitig eine innige Bindung zwischen Substrat und Oxid erzielt wird.
Verfahrensmäßig besteht die Erfindung zur Herstellung einer Halbleitervorrichtung aus folgenden Verfahrensschritten;
A Als Ausgangsmaterial dient ein Indium-Antimonidsubstrat eines ersten Leitungstyps, das ein aktives Störelement einer ersten Art enthält;
B die Oberfläche des Indium-Antimonid-Substrats wird bis zu einer bestimmten Tiefe zur Erzeugung einer elektrisch isolierenden Schicht aus anodisierten Indium-Antimonid auf der Oberfläche des Indium-Antimonid-Substrats anodisiert;
C anschließend wird selektiv durch Ionenimplantation bei einer Temperatur zwischen etwa -200 0C und etwa 100 0C ein aktives Störelement einer zweiten Art mindestens in einem vorbestimmten Bereich des Indium-Antimonid-Substrats eingebracht;
D nach der Ionenimplantation wird das so behandelte Substrat bei einer Temperatur zwischen 100 0C und etwa 350 0C angelassen oder getempert, wobei die Anlaß- oder Tempertemperatur höher ist als die Temperatur bei der Ionenimplantation;
E das anodisierte Material wird an ausgewählten Punkten der Isolierschicht zur Bildung von elektrisch leitenden Kontakten zwischen ausgewählten Bereichen des darunterliegenden Indium-Antimonid-Substrats entfernt und anschließend werden elektrische Kontakte aufgebracht, wobei die vorausgewählten Bereiche mindestens einen Bereich enthalten, der implantierte Störelementionen der zweiten
YO 974 037
60988 5/0731
Art enthält, worauf
F eine Anzahl elektrischer Kontakte an vorbestimmten Orten aufgebracht wird, wobei eine vorbestimmte Anzahl der Kontakte in elektrischer leitender Verbindung mit mindestens einem vorausgewählten Bereich des darunterliegenden Indium-Antimonid-Substrats steht, das implantierte Störelementionen der zweiten Art enthält, wodurch ein Halbleiterbauelement entsteht.
Ein weiteres Aspekt der vorliegenden Erfindung ist ein Verfahren zum Herstellen einer Halbleitervorrichtung, das aus folgenden Verfahrensschritten besteht:
A Als Ausgangsmaterial dient ein Indium-Antimonid-Substrat eines ersten Leitungstyps, das ein aktives Störelement einer ersten Art enthält;
B ausgewählte Abschnitte der Oberfläche des Indium-Anti=· monid-Substrats werden bis zu einer vorbestimmten Tiefe anodisiert, während gleichzeitig ausgewählte Abschnitte, die zur Bildung von elektrisch leitenden Kontakten dienen sollen, gegen die Anodisierung geschützt werden;
C ein aktives Störelement einer zweiten Art wird in mindestens einem ausgewählten Bereich auf dem Indium-Antimonid-Substrat durch Ionenimplantation bei einer Temperatur zwischen etwa -200 0C und etwa 100 QC eingebracht; das so behandelte Substrat wird anschließend bei einer Temperatur zwischen etwa 100 0C und etwa 350 0C angelassen oder getempert, wobei die Anlaßtemperatur höher ist als die bei der Ionenimplantation benutzte Temperatur und
E dann wird eine Anzahl von elektrischen Kontakten von vorbestimmten Orten niedergeschlagen, wobei eine vorbestimmte Anzahl der Kontakte in elektrisch leitendem Kontakt mit mindestens einem vorausgewählten Bereich des darunterliegenden Indium-Antimonid-Substrats steht, das ein durch Ionenimplantation eingeführtes Störelement einer zweiten
ΪΟ974037 609885/0731
Art enthält, woraus sich eine Halbleitervorrichtung ergibt.
Die durch diese Verfahren hergestellten Halbleitervorrichtungen fallen ebenfalls unter die Erfindung.
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen im einzelnen beschrieben. Die unter Schutz zu stellenden Verfahrensmerkmale finden sich in den ebenfalls beigefügten Patentansprüchen.
In den Zeichnungen zeigt;
Fig. 1 eine Querschnittsansicht eines Metalloxid-Halbleiter-Feldeffekttransistors gemäß der vorliegenden Erfindung;
Fig. 2 eine Querschnittsansicht eines gemäß der Erfindung hergestellten bipolaren Transistors;
Fig. 3 ein Ablaufdiagramm der verschiedenen Verfahrensschritte zur Durchführung des Verfahrens gemäß der Erfindung;
Fig, 4 ein Ablaufdiagramm einer weiteren Ablauffolge
zur Durchführung das erfindungsgemäßen Verfahrens und
Fig, 5 ein weiteres Ablaufdiagramm einer weiteren
Ablauffolge zur Durchführung des Verfahrens gemäß der Erfindung,
Die Halbleitervorrichtungen, die sich nach äem neuen Verfahren gemäß der Erfindung herstellen lassen, sind MOSFETs und bipolare Transistoren» Das dazu verwendete Substrat besteht aus Indium-Antimonid eines ersten Leitungstyps, der ein. aktives dotierendes Störelement ainer ersten Art enthält.
YO 974 03?
6 0 9885/0731
Bei der Beschreibung der Halbleiterherstellung wird die allgemeine übliche Terminologie aus der Transistorherstellung benutzt. Wenn eine Konzentration erwähnt wird, handelt es sich entweder um Majoritäts- oder Minorität-Ladungsträger. Ladungsträger sind entweder freibewegliche Löcher oder Elektronen, die für den durch das Halbleitermaterial fließenden Strom verantwortlich sind. Majoritäts-Ladungsträger sind solche Ladungsträger in dem besprochenen Material, d.h. Löcher in P-leitendem oder Elektrononen im N-leitenden Material. Minoriätsladungsträger sollen solche Ladungsträger bezeichnen wie z.B. Löcher in N-leitendem Material oder Elektronen im P-leitenden Material, Bei den meisten üblichen Halbleitermaterialien, wie sie bei der Herstellung von Transistoren benutzt werden, ist die Konzentration an Ladungsträgern im allgemeinen auf eine wesentliche Konzentration eines den Leitungstyp bestimmenden Stöelementes zurückzuführen. D.h. Störelemente verleihen einem eigenleitenden Halbleitermaterial seine Leitfähigkeitseigenschaften.
Falls nicht anders angegeben, soll ein Hinweis auf ein Störelement einer ersten Art und ein Störelement einer zweiten Art in der Weise verstanden werden, daß die erste Art beispielsweise ein N- oder P-leitendes Material und die zweite Art das jeweils andere Material bezeichnet, D.h,? wenn das erste Material P-leitend ist, dann ist das zweite Material N-leitend, Ist das erste Material N-leitende dann ist das zweite Material P-leitend# Spricht man von einer 2one mit einer P-leitenden Störelemen tkonzen tr ation g so heißt esff dsiß das den Leitungstyp bestimmende Störeleraent P=l®±tesä und, daß die Majorltätsladungsrräger Löcher sind®
tin ■Xndiuni-Äntiiaoaid'^Hciiälsitsii'siiibstircrc &®s erstSB Leitungstyps läßt sich auf einfachst© ΐ*!®ί,3® nssli dssi Csochsalskl oder 3ridgeman-Yerfalirsa iisrst@ll©s β
Sin Plättchen aus P-leifeendeia cdsE1 M~leitendea Material wlt sL-ss eiaeia soe^ifiEsaeii üiiieirstaaä ¥oa 10^ bis 10" Ohai=
ro 974 03* 609885/0^31
cm wird als Ausgangssubstrat verwendet. Solche P-leitenden Störelemente sind beispielsweise Zink, Kadmium, Magnesium, Mangan und Quecksilber. N-leitende Störelemente sind z.B. Lithium, Zinn, Siliciim, Selen und Tellur. Die Dicke des Substrats ist nicht von besonderer Bedeutung für die vorliegende Erfindung und kann in weiten Grenzen abhängig von der Anwendung der Halbleitervorrichtung schwanken und wird im allgemeinen nur durch wirtschaftliche und praktische Überlegungen eingeschränkt. Zweckmäßigerweise sollte das Substrat dabei zwischen 0,25 und 1,27 mm dick sein.
Als nächstes wird auf der Oberfläche des Indium-Antimonid-Substrats durch Anodisierung der Oberfläche dieses Substrats bis zu einer bestimmten Tiefe eine elektrisch isolierende Schicht hergestellt. Durch diese Anodisierung erhält man eine außerordentlich vollkommene Trennfläche zwischen Oxidschicht und Substrat, wobei gerade die guten Eigenschaften dieser Trennfläche für die Zuverlässigkeit und Wirksamkeit der Halbleitervorrichtungen von besonderer Bedeutung ist, auf die sich die Erfindung bezieht. Bei einem MOSFET ist diese Trennfläche außerordentlich kritisch, da im Betrieb der tatsächliche Stromfluß sehr nahe an dieser Trennfläche vor sich geht. Jede Störung an der Trennfläche kann daher auf die Betriebseigenschaften der Vorrichtung einen außerordentlich nachteiligen Einfluß ausüben.
Andere Verfahren als die Anodisierung liefern keine derartig ausgezeichnete Trennfläche zwischen Oxid und Halbleitersubstrat, so daß ungünstige Betriebseigenschaften nicht verhindert werden können.
Die Anodisierung wird so lange durchgeführt, bis die anodisierte Indium-Antimonidschicht etwa 200 bis 2000 8, vorzugsweise aber etwa 500 bis etwa 1000 8 dick ist. Die Anodisierung kann dabei durch verschiedene Verfahren bewirkt werden, wie sie beispielsweise in Journal of Applied Physics, Band 41, Nr, 5, Seiten 2185 bis 2189, April 1970 in einem Aufsatz von Hung und
YO 974 037
609885/0731
anderen oder im Abstrakt Nr. 127 mit dem Titel "Anodic Oxidation of InSb" einem Vortrag, der auf der Electrochemical Society Meeting, Detroit, Michigan, im Oktober 1969 gehalten wurde, offenbart sind. Beispielsweise kann Indium-Antimonid durch Anodisierlösungen wie z.B. 0,1 N KOH oder 2 Gramm KNO „ in 100 ml Tetrahydrofurfuryl-Alkohol anodisiert werden.
Die Anodisierung kann im allgemeinen in etwa 5 bis etwa 30 min beendet sein und kann bei konstantem Strom oder bei konstanter Spannung durchgeführt werden. Bei konstantem Strom liegt der
2 Strom im allgemeinen zwischen etwa 0,5 Milliampere/cm bis etwa
250 Milliampere/cm . Die bei der Anodisierung verwendete Temperatur kann über einen weiten Bereich schwanken und wird zweckmäßigerweise meist bei Zimmertemperatur gehalten. Ferner ist es wichtig, die Anodisierung unter gleichmäßigen Lichtbedingungen durchzuführen, da bereits darüber berichtet wurde, daß eine Anodisierung lichtempfindlich ist (vergl. den Aufsatz von J.D. Venables und anderen, Journal Applied Physics, Band 30, Seite 111, 1959 und den weiteren Aufsatz von J.D. Venables und anderen in Journal Electrochem. Society, Band 107, Seite 296 von 1960).
Die Anodisierung kann dabei zweckmäßigerweise in gelbem Licht durchgeführt werden.
Die Anodisierung kann in der Weise durchgeführt werden, daß die gesamte Oberfläche des Indium-Antimonidsubstrats anodisiert wird, wobei allerdings nur bis zu einer bestimmten Tiefe anodisiert wird. Andererseits kann die Anodisierung auch in der Weise durchgeführt werden, daß nur ausgewählte Teile des Indium-Antimonidsubstrats bis zu einer bestimmten Tiefe anodisiert werden, während der Rest des Indium-Antimonidsubstrats an solchen Stellen gegen eine Anodisierung geschützt wird, an denen anschließend elektrisch leitende Verbindungen angeschlossen werden sollen.
Wenn bestimmte Punkte auf dem Indium-Antimonidsubstrat, die YO 974 037
809885/0731
später die elektrisch leitenden Verbindungen tragen sollen, gegen Anodisierung geschützt oder maskiert werden sollen, so sind diese Maskenverfahren allgemein bekannt und brauchen nicht beschrieben zu werden. Ein Photolack oder eine für einen Elektronenstrahl empfindliche Verbindung kann auf übliche Weise als Überzug auf dem Substrat durch Aufsprühen, Tauchen, Schleudern und dergleichen aufgebracht werden. Das Substrat wird dann anschließend entsprechend dem gewünschten Muster belichtet und anschließend in üblicher Weise unter Verwendung von ultraviolettem Licht, Elektronenstrahlen oder Röntgenstrahlen entwickelt, worauf dann bei positiven Photolacken die belichteten Teile und bei negativen Photolacken die unbelichteten Teile durch Ätzen oder Auflösen in einer entsprechenden Flüssigkeit entfernt werden.
Diese chemischen Verbindungen müssen dabei so ausgewählt werden, ; daß sie die Anodisierung nicht beeinträchtigen und gleichzeitig
später entfernt oder zerstört werden können, im Fall von positi- ; ven Photolacken durch ultraviolettes Licht, Elektronenstrahlen und/oder Röntgenstrahlen mit anschließendem Ätzen oder Auflösen ! in einer entsprechenden Flüssigkeit. Dies wird jedoch eine j zuvor gebildete anodisierte Indium-Antimonidschicht nicht nachj teilig beeinflussen.
Gemäß der vorliegenden Erfindung wird vorzugsweise die gesamte Oberfläche des Indium-AntmonidSubstrats bis zu einer bestimmten Tiefe anodisiert. Bei diesem Verfahren wird das anodisierte Material an vorbestimmten Punkten der isolierenden Schicht entfernt, so daß an diesen Stellen eine elektrisch leitende Verbindung nach dem Indium-Antimonidsubstrat über elektrisch leitende Kontakte hergestellt werden kann. Dieser Verfahrensschritt kann unmittelbar nach der Anodisierung oder aber nach der Ionenimplantation oder auch nach dem Anlassen oder Tempern, jedoch vor dem Niederschlagen der elektrischen Kontakte durchgeführt werden. Das anodisierte Material kann an den vorbestimmten Punkten durch bekannte Verfahren entfernt werden, die nicht bis in
YO 974 037
809885/0731
- 10 die letzte Einzelheit beschrieben werden müssen.
Beispielsweise kann ein Photolack oder eine elektronenstrahlempfindliche Verbindung auf der anodisierten Schicht, beispielsweise durch Sprühen, Tauchen, Schleudern und dergleichen als Überzug aufgebracht werden. Das Substrat wird anschließend entsprechend dem gewünschten Muster belichtet und beispielsweise durch ultraviolettes Licht, Elektronenstrahlen oder Röntgenstrahlen entwickelt, worauf die belichteten Teile bei positiven Photolackmaterialien und die unbelichteten bei negativen Photolackmaterialien durch Ätzen oder Auflösen in einer geeigneten Flüssigkeit entfernt werden. Anschließend kann das Substrat bei Temperaturen von etwa 50 bis 100 0C für etwa 5 bis 60 min getrocknet werden, um sicherzustellen, daß der Überzug während des Abtragens vorbestimmter Teile des anodisierten Materials als Überzug erhalten bleibt. Handelsübliche Photolackmaterialien sind bei der Shipley Company, Inc., in Wessely, Massachusetts und bei Eastman Kodak Company in Rochester, New York, erhältlich, Ein besonders brauchbares Material ist ein Metacresol-Formaldehyde-Novalakharz, das mit 2-Diazo-L-Oxyl-Naphthalen-5-Schwefelsäureester von 2,3,4-Trihydroxybenzophenol sensibilisiert ist.
Anschließend wird das anodisierte Indium-Antimonid in den ungeschützen Bereichen durch Ätzen in einer geeigneten Ätzflüssigkeit abgetragen, die den Überzug nicht angreift f das anodisierte Material jedoch entfernt. Dafür geeignete Ätzlösungen sind beispielsweise wässrige Lösungen von Fluorwasserstoffsäure, Das Ätzen kann bei normalen Zimmertemperaturen für einige Minuten durchgeführt werden, bis das Material in den ungeschützten Bereichen entfernt ist. Anschließend kann der Photolack oder das elektronenstrahlempfindliche Maskenmaterial entweder durch Auflösen oder Ätzen in einer Flüssigkeit entfernt werden? die zwar vorzugsweise den Photolack oder das elektronenstrahlempfindliche Material abträgt e ohne aber das anodisierte Material oder das Substrat zu beeinflussen :>
γη Q74 O37
YQ 974 °3' 60988 5/0
Ein aktives Störelement einer zweiten Art wird in ausgewählten Bereichen des Indium-Antimonidsubstrats durch Ionenimplantation eingebracht. Die Ionenimplantation wird dabei bei Temperaturen zwischen -200 °C und
ratur, durchgeführt.
zwischen -2OO °C und etwa 100 0C, vorzugsweise bei Zimmertempe-
Die Eindringtiefe der implantierten Ionen in dem Substrat ist eine Funktion der Energie des Ionenstrahls, des jeweiligen Ions und des Auftreffwinkels auf dem Substrat. Im allgemeinen reicht ein Ionenstrahl mit einer Energie zwischen 50 keV bis 4 Mev für das Implantieren von Störelementen in dem Substrat aus. Vorzugsweise wird ein Ionenstrahl mit einer Energie von etwa 100 Kev bis etwa 1 Mev benutzt. Die Ionenimplantation wird dabei gewöhnlich so lange fortgesetzt f bis in der Source- und Drain-
19 2O
Zone eines MOSFET eines Konzentration von 10 bis etwa 10 Störelementatomen/cm vorhanden ist bzw. in der Emitterzone eines bipolatren Transistors und mit einer Konzentration von
17 18 3
ι etwa 10 bis 10 Storelementatomen/cm für die Basiszone eines
; bipolaren Transistors, Dazu werden im allgemeinen zwischen etwa j 1/2 std und etwa 6 std benötigt.
Vorrichtungen zur Durchführung einer Ionenimplantation sind bekannt und beispielsweise in der US-Patentschrift 3 770 516 beschrieben.
Es sind auch bereits verschiedene Verfahren zur genauen Steuerung des Bereichs der Implantation bekannt. Vorzugsweise wird der Bereich der Ionenimplantation durch Maskieren der Substratoberfläche mit einem Photolack oder einem elektronenstrahlempfindlichen Material verwendet. Dieser Photolack oder das elektronenstrahlempfindliche Material kann dabei selektiv auf der Oberfläche des Halbleiterplättchens angebracht werden. Die Dicke des auf denjenigen Bereichen des Substrates aufgebrachten Materials, auf denen keine Ionenimplantation stattfinden soll, hängt natürlich von der Energie des Ionenstrahls ab. Weiterhin kann jedes Material, das als dünner Film auf der Oberfläche
YO 974 037
609885/0731
eines Halbleiterplättchens aufgebracht werden kann, zum Maskieren von Bereichen auf dem Halbleiterplättchen oder Substrat
benutzt werden, bei denen keine Implantation stattfinden soll. Bei der Durchführung der Erfindung ist es wichtig, ein Maskenmaterial zu benutzen, das bei relativ niedrigen Temperaturen auf das Substrat aufgebracht werden kann. Vorzugsweise wird man daher einen Photolack oder ein elektronenstrahlempfindliches Material als Maskenmaterial verwenden. Temperaturen, bei denen
das Substrat auf über 400 0C aufgeheizt würde, sollten nicht bewerden, da durch diese Temperaturen die anodisierte Indium-Antimonidschicht nachteilig beeinflußt wird.
Die Verwendung von Ionenimplantation ist für die vorliegende
Erfindung von Bedeutung, da man damit Ionen an vorbestimmten
Punkten ohne seitliche Ausbreitung des Störelementes selektiv
implantieren kann« Eine thermische Diffusion zum Einführen von Störelementen in das Indium-Antimonidsubstrat würde zu eine r Difusion des Störelementes durch die Oxidschicht und das Substrat in einem solchen Ausmaß führen, daß die so hergestellten Halbleitervorrichtungen für die Art von Bauelementen, mit denen
sich die Erfindung befaßt, praktisch unbrauchbar wären.
Nach der Ionenimplantation muß das Substrat bei Temperaturen
zwischen 100° und 350 °C und vorzugsweise zwischen etwa 200 0C und 300 0C angelassen oder getempert werden. Durch dieses Anlassen werden strukturelle Defekte, die durch die Ionenimplantation hervorgerufen sein können, beseitigt. Es ist dabei außerordentlich wichtig, daß die Temperatur keinesfalls höher liegt als 400 °C, da durch relativ hohe Temperaturen die anodisierte Schicht zerstört und die Halbleitervorrichtung für die Zwecke
der vorliegenden Erfindung unbrauchbar wird. Das Anlassen kann unmittelbar nach der Ionenimplantation oder aber nach dem Niederschlagen der elektrischen Kontakte durchgeführt werden. Wenn außerdem die Kontakte gesintert werden, läßt sich das Anlassen auch vor, gleichzeitig mit oder nach dem Sintern durchführen.
YO 974 037
60988 5/0731
2628A06
Außerdem muß die Änlaßtemperatur oberhalb der bei der Ionenimplantation verwendeten Temperatur liegen. Das Anlassen wird im allgemeinen zwischen 15 und etwa 120 min durchgeführt. Beim Anlassen sind Temperatur und Zeit zueinander umgekehrt proportional. Liegen beispielsweise die Temperaturen im oberen Bereich, dann liegt die Anlaßzeit im unteren Bereich der angegebenen Zeit.
An vorbestimmten Punkten der Vorrichtung wird eine Anzahl elektrischer Kontakte niedergeschlagen. Weiterhin ist eine Anzahl der elektrischen Kontakte in leitender Verbindung mit ausgewählten Bereichen oder Zonen des Substrats zur Bildung eines Halbleiterbauelementes. Diese ausgewählten Bereiche schließen auch eine Zone ein, in der Störelementionen der zweiten Art implantiert sind.
Wenn man beispielsweise einen MOSFET herstellt, müssen Anschlüsse an Drain-, Gate- und Source-Zone hergestellt werden, wobei Drain- und Source-Elektroden in elektrisch leitender Verbindung mit Zonen in dem Indium-Antimonidsubstrat sind, die das zweite Störelement enthalten, während die Gate-Elektrode keine elektrisch leitende Verbindung mit dem Substrat besitzt. Fig. 1 zeigt dabei ein MOSFET mit einem P-leitenden Indium-Antimonidsubstrat 1, einer anodisierten Indium-Antimonidschicht 2, einer mit N-leitenden Störelementen angereicherten Zone 3 in dem Substrat, einer Source-Elektrode 4, einer Gate-Elektrode 5 und einer Drain-Elektrode 6,
Bei Herstellung eines bipolaren Transistors sind die elektrischen Kontakte mit dem Emitter, der Basis und dem Kollektor verbunden, wobei alle diese elektrisch leitenden Kontakee in Verbindung mit entsprechenden, mit Störelementen angereicherten Zonen des Substrats sind. Emitter- und Kollektorelektrode in Fig. 2 sind dabei in elektrisch leitender Verbindung mit einer Zone, die eine erste Art Störelement enthält, während die Basiselektrode in elektrisch leitender Verbindung mit einer, ein zweites Störelement enthaltenden Zone ist.
YO 974 037
609885/0731
Fig. 2 zeigt einen bipolaren Transistor mit einem N-leitenden Indium-Antimonidsubstrat 11 und einer P-leitenden Zone 12. Ferner ist eine N+-leitende Zone 13 und eine anodsierte Indium-Antimonidschicht 14 vorgesehen. Ferner erkennt man eine Emitterelektrode 16, eine Basiselektrode 17 und eine Kollektorelektrode 18.
Man erkennt ferner, daß für die Herstellung eines bipolaren Transistors zwei Ionenimplantationsschritte erforderlich sind. Im ersten Ionenimplantationsschritt werden Ionen eines Störelementes der zweiten Art in einen vorbestimmten Bereich des Substrats implantiert, während anschließend Ionen eines Störelementes der ersten Art in bestimmten Zonen des Substrats (Emitter) implantiert werden. Die Dotierung der Kollektorzone ist die des ursprünglichen Substrats,
Die elektrischen Kontakte können in den verschiedenen Bereichen in an sich bekannter Weise hergestellt werden. Beispielsweise kann elektrisch leitendes Material durch Kathodenzerstäubung, Aufdampfen im Vakuum, chemische Zersetzung aus der Dampfphase und dergleichen aufgebracht werden. Elektrisch leitende Kontakte bestehen dabei aus den üblicherweise verwendeten Metallen, Solche Kontakte können beispielsweise Gold und Indium-Kadmiumlegierungen, wie z.B. 98 % Indium und 2 % Kadmium enthalten. Die Dicke der Metallschicht liegt dabei im allgemeinen zwischen etwa 0,1 und 5 Mikron, vorzugsweise bei etwa 0,5 bis etwa 1 Mikron,
Die beim Niederschlagen der metallischen Kontakte und beim Sintern des niedergeschlagenen Metalls verwendeten Temperaturen dürfen dabei nicht so hoch sein, daß die Temperatur des Substrats über etwa 400 C angehoben wird, damit die anodisierte Schicht nicht zerstört wird. Man nimmt für das Niederschlagen des Metalls im allgemeinen Temperaturen von etwa 20 C bis etwa 100 0C.
Obgleich hier nur Halbleitervorrichtungen des Anreicherungstyps 10974037 609885/0731
dargestellt sind, so ist doch einleuchtend, daß hochintegrierte Schaltungen durch das Verfahren gemäß der vorliegenden Erfindung in der Weise hergestellt werden können, daß eine große Anzahl von mit Source-, Drain- und Gate-Elektroden ausgestatteten MOS-FETs und von Emittern, Basen und Kollektoren für bipolare Transistoren hergestellt werden kann.
Ferner können auch MOSFETs des Verarmungstyps sowie mehrschichtige Halbleitervorrichtungen durch das erfindungsgemäße Verfahren hergestellt werden,
Fig. 3 zeigt eine Ablauffolge von Verfahrensschritten zum Durchführen der Erfindung. Als Ausgangsmaterial wählt man ein Indium-Antimonidsubstrat eines ersten Leitungstyps, das ein aktives Störelement der ersten Art enthält. Anschließend wird die Oberfläche des Indium-Antimonidsubstrats anodisiert, dann werden selektiv Ionen eines aktiven Störelements der zweiten Art durch Ionenimplantation eingeführt. Das Anlassen erfolgt bei einer Temperatur zwischen etwa 1OO 0C und 350 0C. Anschließend wird das anodisierte Indium-Antimonid an bestimmten Punkten abgetragen, worauf dann elektrisch leitende Kontakte niedergeschlagen werden,
Fig. 4 zeigt eine weitere Folge von Verfahrensschritten, die sich von der in Fig. 3 gezeigten Folge nur dadurch unterscheidet, daß das Abtragen des anodisierten Indium-Antimonids an vorbestimmten Orten vor der Ionenimplantation durchgeführt wird,
Fig. 5 zeigt eine weitere Folge von Verfahresschritten, bei welcher ein Indium-Antimonidsubstrat eines ersten Leitungstyps als Ausgangsmaterial verwendet wird, das ein aktives Störelement einer ersten Art enthält. Durch Anodisierung ausgewählter Bereiche bei gleichzeitigem Schutz anderer ausgewählter Bereiche gegen die Anodisierung, bei welchen später elektrisch leitende Verbindungen mit dem Substrat und elektrischen Kontakten hergestellt werden sollen, wird von einer Ionenimplantation eines
YO 974 037
609885/0731
aktiven Störeleraentes einer zweiten Art gefolgt. Anschließend folgt das Anlassen und das Niederschlagen einer Anzahl elektrisch leitender Kontakte.
YO 974 037
609885/073 1

Claims (7)

  1. - 17 -
    PATENTANSPRÜCHE
    Verfahren zum Herstellen von Halbleitervorrichtungen aus Indium-Antimonid,
    gekennzeichnet durch folgende Verfahrensschritte:
    - Anodisieren der Oberfläche eines aus Indium-Antimonid bestehenden, ein aktives Störelement einer ersten Art enthaltendes Substrats eines ersten Leitungstyps bis zu einer bestimmten Tiefe zum Erzeugen einer aus anodisiertem Indium-Antimonid bestehenden elektrisch isolierenden Oberflächenschicht;
    - Selektives Einführen von Störelementatomen einar zweiten Art in mindestens einen vorbestimmten Bereich des Indium-Antimonidsubstrats durch Ionenimplantation bei einer Temperatur zwischen etwa -200 °C und etwa +100 °C;
    - Anlassen des Substrats bei einer zwischen etwa 100 0C und etwa 350 °C liegenden Temperatur, die jedoch höher ist als die bei der Ionenimplantation verwendete Temperatur ;
    - Abtragen des anodisierten Indium-Antimonidmaterials
    ! an vorbestimmten Stellen der elektrisch isolierenden
    Schicht zum Herstellen von elektrisch leitenden Verbindungen zwischen darunterliegenden Zonen des Indium-Antimonidsubstrats mit elektrisch leitenden Kontakten, wobei mindestens eine der vorbestimmten Zonen implantierte Ionen der zweiten Art enthält, und
    - Herstellen der entsprechenden Kontakte.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Indium-Antimonidsubstrat nach dem Anodisieren aber vor dem Abtragen ausgewählter Teile der anodisierten Schicht angelassen wird.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Indium-Antimonidsubstrat nach dem Anodisieren und nach dem Abtragen ausgewählter Teile der anodisierten
    YO 974 037 609885/0 731
    - 18 Schicht angelassen wird.
  4. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor der Ionenimplantation das anodisierte Material an ausgewählten Stellen der Substratoberfläche abgetragen wird.
  5. 5. Verfahren nach den Ansprüchen 1 und 2 bzw. 1 und 3 bzw. 1 und 4, dadurch gekennzeichnet, daß die Ionenimplantation bei Zimmtertemperatur durchgeführt wird.
  6. 6. Verfahren nach den Ansprüchen 1 und 2 bzw. 1 und 3 bzw.
    1 und 4r dadurch gekennzeichnet, daß das Anlassen bei einer Temperatur z<
    durchgeführt wird.
    einer Temperatur zwischen etwa 200 0C und etwa 300 °C
  7. 7. Verfahren nach den Ansprüchen 1 und 2 bzw. 1 und 3 bzw. 1 und 4, dadurch gekennzeichnet, daß die elektrischen Kontakte nach dem Miederschlagen gesintert werden.
    YO 974 037
    609885/0731
    Leerseite
DE19762628406 1975-06-30 1976-06-24 Verfahren zum herstellen einer halbleitervorrichtung Withdrawn DE2628406A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/591,996 US4080721A (en) 1975-06-30 1975-06-30 Fabrication of semiconductor device

Publications (1)

Publication Number Publication Date
DE2628406A1 true DE2628406A1 (de) 1977-02-03

Family

ID=24368832

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762628406 Withdrawn DE2628406A1 (de) 1975-06-30 1976-06-24 Verfahren zum herstellen einer halbleitervorrichtung

Country Status (6)

Country Link
US (1) US4080721A (de)
JP (1) JPS526087A (de)
CA (1) CA1061015A (de)
DE (1) DE2628406A1 (de)
FR (1) FR2316727A1 (de)
GB (1) GB1488329A (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4177298A (en) * 1977-03-22 1979-12-04 Hitachi, Ltd. Method for producing an InSb thin film element
DE2755418A1 (de) * 1977-12-13 1979-06-21 Bosch Gmbh Robert Verfahren zur herstellung eines halbleiter-bauelements
US4247373A (en) * 1978-06-20 1981-01-27 Matsushita Electric Industrial Co., Ltd. Method of making semiconductor device
US4348473A (en) * 1981-03-04 1982-09-07 Xerox Corporation Dry process for the production of microelectronic devices
JPS58108774A (ja) * 1981-12-22 1983-06-28 Citizen Watch Co Ltd 薄膜トランジスタの製造方法
US4519127A (en) * 1983-02-28 1985-05-28 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing a MESFET by controlling implanted peak surface dopants
FR2556135B1 (fr) * 1983-12-02 1986-09-19 Thomson Csf Photo-diode a l'antimoniure d'indium et procede de fabrication
US4898834A (en) * 1988-06-27 1990-02-06 Amber Engineering, Inc. Open-tube, benign-environment annealing method for compound semiconductors
US5143857A (en) * 1988-11-07 1992-09-01 Triquint Semiconductor, Inc. Method of fabricating an electronic device with reduced susceptiblity to backgating effects
GB2331841A (en) * 1997-11-28 1999-06-02 Secr Defence Field effect transistor
US6194295B1 (en) * 1999-05-17 2001-02-27 National Science Council Of Republic Of China Production of a refractory metal by chemical vapor deposition of a bilayer-stacked tungsten metal
US7687256B2 (en) * 2002-04-11 2010-03-30 Spire Corporation Surface activated biochip

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3099776A (en) * 1960-06-10 1963-07-30 Texas Instruments Inc Indium antimonide transistor
US3515956A (en) * 1967-10-16 1970-06-02 Ion Physics Corp High-voltage semiconductor device having a guard ring containing substitutionally active ions in interstitial positions
DE2041035C2 (de) * 1970-08-18 1982-10-28 Siemens AG, 1000 Berlin und 8000 München Verfahren zum gleichzeitigen elektrolytischen in bezug auf die Sperrfähigkeit selektiven Behandeln von mehreren in einer gemeinsamen Halbleiterscheibe erzeugten gleichen Halbleiterbauelementen
US3929589A (en) * 1974-02-08 1975-12-30 Bell Telephone Labor Inc Selective area oxidation of III-V compound semiconductors

Also Published As

Publication number Publication date
CA1061015A (en) 1979-08-21
FR2316727A1 (fr) 1977-01-28
GB1488329A (en) 1977-10-12
JPS5510985B2 (de) 1980-03-21
US4080721A (en) 1978-03-28
JPS526087A (en) 1977-01-18
FR2316727B1 (de) 1978-08-25

Similar Documents

Publication Publication Date Title
DE3019850C2 (de)
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2425382C2 (de) Verfahren zur Herstellung von Isolierschicht-Feldeffekttransistoren
DE3500528C2 (de) Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren
DE3939319C2 (de) Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0025854B1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE2553838B2 (de) Verfahren zur herstellung von anreicherungs-feldeffektransistoren
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
EP0239652A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE1614356A1 (de) Integrierte Halbleiterbaugruppe mit komplementaeren Feldeffekttransistoren
DE3230077A1 (de) Integrierte bipolar- und mos-transistoren enthaltende halbleiterschaltung auf einem chip und verfahren zu ihrer herstellung
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2628406A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE1803024C3 (de) Verfahren zum Herstellen von Feldeffekttransistorbauelementen
DE2425185A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
DE2422120A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2123595A1 (de) Halbleiteranordnung
DE3122382A1 (de) Verfahren zum herstellen einer gateisolations-schichtstruktur und die verwendung einer solchen struktur
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE2723374A1 (de) Halbleiterstruktur mit mindestens einem fet und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee