JPS58108774A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、長幼なスイッチング特注を有するｔψ暎トラ
ンジスタ（ＴＰＴ）に：関する。

絶碌グート薄・莫トランジスタは、基板−半導体、１奨
−把縁曽一導′亀層より溝底され、グーＩ−醒ｉ参亀立
により半導体膜活注頒戚の導電率を変調し、スイッチン
グ（ＯＬ’Ｊ８ＯＦＦ）を行なっている。博−渠トラン
ジスタは、構造上、大面積比が１工能或は、冴１曲で丞
１反τ選ばない等の特欧から、表示・ぐネル構成りよ、
人カバネル等の応用が考えらｆしている。符（’−、？
ｆＩ　晶＋　　”　Ｃ、（エレクトロクロミズム）、’
ｇ、Ｌ（エレクトロルミ不ツセノス）、成気泳妨或は、
螢光衣示肯等の合種表示方式の篩密１を表示を達成する
ためＶＣ表示パ坏ル基板上にＴＦＴＴ杉Ｉ戊する方法が
古くかり」是条さ打、最近ガラス或１はセラミックス承
叙」二に該ＴＦＴｋ形成しようとする目的から符にイ街
元が活発ＶＣ行なわれている。’ｒ　Ｆ　’ｌ’のスイ
ッチング荷荘を左右する要因は少なくないが、大別する
と、半導本ノｆｔ、＃性及びゲートｅ嫌模竹性となり、
不発明は、該ゲート、酌５脈１俣の均−性及び有性の同
上τ呵能とし、且つ、間・略山された工程で形成１丁１
ヒな・４模トう／ジスタデ提供する事を目的としていつ
１． １蓋米のｒ　Ｆ　Ｔは、半導１本４ｊ漢として、カドミ
ウムセレノ（ＣｄＳｅ）、硫化カドミウム（ＣｄＳ）、
硫化鉛（Ｐ　ｂ　Ｓ　）寺の化合物半導□体或は、７リ
コ／（Ｓｉ）、セレｙ　（Ｓｅ）、テルル（Ｔｅｌ’４
の単−元来半導体の多情晶模及び非晶成膜が用いらｎｌ
、模（：Ｊ）） の形成法では、レリえば、比学蒸涜法ｆ　ＣＶ　１）　
）或は物叩照着法（Ｐ　’Ｖ　Ｄ　）等がある。７・臭
のイ柔処哩法では、り０えばビームアニール、ガス中で
のアニール等がある。上記模の形成及び麦処浬の改４ｖ
こより、膜質の同一トが図られ、現在色々な方法により
半導体博：端か形Ｊ戊さｎていう。−万、′ｌ″ＦＴの
ゲート絶啄１１健としてすよ、論比ケイ累（Ｓｉ０２１
が主に利用されているが、基ｌν１こより温度の、［１
］約を受ける揚台、４仕り一半導体づ支南に１更用され
ている７リコ／（Ｓｉ）　　の７Ｓｐ化（１０００Ｃｙ
ｒｌＪ後）音用いる事は離しく、低温？ｌＪえば、ガラ
ス（硼硅酸系カラス）ケ１史田した場合、６００℃前置
での絶縁膜形Ｊ民法として１は、ＣｖＯ及びＰ’　Ｖ　
Ｄ法があ名が、熱赦化ノ莫に比べて、漠の均一性、絶碌
注、族中の欠陥、不純吻密度、或は、界面準位等の点で
劣り、ＴＦＴの絶１家ゲートとして満足できる特性は得
られでいない。

不発明は、低温で熱酸化膜に匹敵する絶、護膜を１湯ｉ
柩酸化を利用して杉成し、高性イヒ！４膜トラ／ジスタ
ケ提供するものである。

（４） １易点融比法は、＆媚や半導体の酸化法としては比−較
的古くから知られている方法である。しかし従来の屑薫
改化の実行、基板に導電性＃貞を用いるか、金属や低抵
抗半導体等の＋５＋に導電性の高いＩＩｇを用いる場合
に・奴られている事から、カラス及びセラミックス等の
基板上（で形成する薄膜トランジスタの杷碌１摸形成法
としては、呪仕湯・；集液化法は用いられていない。ま
た、薄膜トランジスタにおいて、半導体膜として、真性
半導体、ｄを利用した場合、半導体膜による、ノース或
は、ドレイン領域とゲート領域（活曲狽域）との間での
リークがあり、スイッチング特１生の劣化が有るため、
ノース及びドレイン領域へのイオンのドーピングは、イ
専１１％トラ／ジスタのスイツナフグ峙性の向上として
当然考えられる事である。そこで、本発明、ハ、半導体
膜のノース及びドレイン領域にイオ／り１」えば、リン
（Ｐ）或は硼素（Ｂ）寺ケトーピングＬ、傅ｓ！　トラ
ンジスタのスイッチノブ付性向上をはう）るとともに、
半導体膜の一部分を低抵抗化して、ｌ湯喚駿化用醒！躯
としての役目ケなし、半導体膜のゲート唄域（／８性領
域）上へ均一かつ絶縁１生がよく不紳吻密度、界面準位
密度等の点に関して熱酸化１嗅に匹敵する膜を形成する
ことができ７ｂまた、本発明により、７０ントゲート型
及び、バックゲート型、どちらの構造の揚省においても
、陽・（供液化用の１４隼醒極が半導体族の一部分であ
るため、可たにに匣を設ける事がないため、現在までの
；湯１参酸化を１吏用する頃による薄・撲トラ／ジスタ
の構造的制約を取り除く事ができ、博１４トランジスタ
の絶縁ゲート膜形成法として、低温による実体酸１′ヒ
を可能とし、基板及び、構造によらず陽１−酸化を利用
する事を可能とする。

次に本発明を利用した４膜トランジスタの工程の一例を
図を用いて詳細に説明する。Ｌｇ１図は、＋：発明ＶＣ
より構成された薄膜トランジスタ製造工陛の一実施クリ
である。第１図Ａば、基板上に半導１本づ臭２がパター
ニングされており、１は基板で、ガラス或はセラミック
スなどからなり、２は半導体膜で、ンリコノ（ｓｉ）、
ゲルマニウム（Ｇｅ）。

或は、ガリウムヒ累（ＧａＡｓ）等である。半導本；］
（２の形成法としては、プラズマ或は低圧ＣＶＤ或はｐ
ｖｏ法及び、醒子ビーム蒸着法（ＥＢＤ）等があり、半
導体膜２をパターニングする方法ンよ、半導体技術とし
て一般に利用されていゐホトリングラフイー及びエツチ
ング等ＶＣよって行なう。第１図Ｂは、該半導体膜２上
へイオンイノグラ用の窓ｆ７杉戊する王、−の図であり
、３が、窓を形成する１匡で、ホトレジスト等から成る
。第１図Ｃば、該窓形成１ｊ濤３上よりイオンインプラ
した図である。

イオンとしＣ９，［、リン（−Ｐ）、硼累（Ｂ）等が必
る。４はイングラされた半導体部分で占る。この部分ケ
利用し、ゲート・鎖酸２１ケ陽１歩酸化するとともに、
インプラされた部分４は、ノース或はドレイノ領峨とな
［Ｆ］。第１図りは、果際に１易・匣酸出を行なう装置
の説明図であり、５は屯＠液で、半導体１模がＳｉの場
叶は、例えばエチレングリコール及び硝酸カリウム、水
の混８ｍ液でろ一５０ｔｉは陽、腐：波化の際の対回醒
、１メでめｉ、白金（ｐｔ）　　等である。７はｌ湯諷
酸化用亀源で、８は反応槽である。第１図Ｅ　Ｃ’ｔ、
１易１執酸化により形成された半導（７） 体膜で、９は、イオンインプラされたノース或はドレイ
ン領域の順化膜部分であり、１０は、酸化・負部分で、
ゲート絶縁膜として利用する部分である。第１図Ｆは、
該ｊ′ｓＩＡ醜舷比麦の半導体ｊ俣及び酸化、１臭まり
構成さ扛た４）莫トラ／ジスタである。第１図１＋’に
於いて、１１はノース或は、ドレイノ領戒の岐Ｉヒ＋ａ
部分りこあけたスルーホールであり、１２は半導体膜の
ソース或１は、ドレイン部分とコンタクト年取るノース
或は、トレイノ成・藤でめり、１３はケート醒喫であり
、例えば、アルミニウム（，４１）よりなる。また、記
２図に、遍１図のＣに示すノース及びドレイノ唄峨上へ
耐酸化性膜ケパターニノグすることによって、ノース及
びドレイン頭載４上へ陽極酸化７漢を形成しない場廿紮
示した。第２図Ａは、基板上へ半導体膜２を形成し、ノ
ース及びビレ４フ頭域４ヘイオンイノプラτし、該ソー
ス及びドレイ／碩滅上へ１酎酸化′１生、襖３′をパタ
ーニングした図である。１は基板で、ガラス或ハセラミ
ックス等であり、２は半導Ｉｔ’　頃テＳ　ｉ或はＧｅ
等であり、３′は、耐酸化性膜でボリイ（８） ミド樹脂或は、ホトレジスト等であり、４は半導体膜の
イオンインプラされた領域を示しである。

第２図ＢＶｉ、高４酸化Ｖこより形成されたゲート絶縁
１−１０を形成した図である３１ｇ２図Ｃは、耐酸１ヒ
性１漠３′ケ除去した図であり、除去法としては、乾式
或は湿式Ｖこよるエツチング等があり、第２図Ｄ　Ｆ、
Ｉ　、ソース及びドレイン１Ｅ　グー）＋４−を形成し
た薄膜トランジスタである。第２図りに於いて、１２は
ソース或はドレイノ醒順、１３はゲートｄ憾であう。ま
た、第２図Ｃｖこおいて、耐酸化性膜３′ケ除去せず、
スルーホールをあけ、ソース或はドレイン電極を形成す
る事も口■げヒである。

上記の実施クリは湿式の陽１幌酸化を示したが、プラズ
マ１湯遂酸化Ｖこも適応できる。

以上の実、層側からも明らかな如く、本発明を利用する
事により、絶縁性基板上の萬↑Ｊｔ抗半導体薄１換を削
いたＴ　Ｆ　Ｔ用のゲート絶５碌膜を低温（５０℃以下
）で均−且つ良・Ａな碩形成を可能とし、ガラス等の低
耐熱性の安価な基板や水素酸（は、フッ木曜）川したア
モルファスＳｉ等の低耐熱注半４体薄膜等の・１更用も
回目ヒであり、安価で大面積な表示パネルの製造が０丁
能となり、スイッチング％ｉ生も優れた（４模トランジ
スタが実現口丁能となり。

本発明は籍Ｖこ液晶等ケ用いた表示パネル基板上の薄膜
トランジスタ製造に有効な技術であり、本発明の傅、Ｉ
トランジスタ釦用いた表示パイルは尚慴度尚１生目巨の
表示が可ｌ］ヒであり、腕時計等の小型携帯、１幾器の
べ水装置として待に適している。

【図面の簡単な説明】

第１１区Ａ−Ｆ及び、第２図Ａ−Ｄは、本発明ＶＣよる
薄膜トランジスタの製造工程の説明図である。 １・・・絶縁性基板 ２　・・・　半４１本薄膜 １０・・・ゲート絶縁膜 １２・・・　ソース或はドレイン＋ｔ４１３・・・ゲー
ト成極

Claims (3)

【特許請求の範囲】
1. （１）絶縁性基板上に半導体膜を形成し、該半導体膜に
   イオンインプラを行ない、該イオンイノグラ部分をｉ＠
   童として半導体、１夏のｉ＠梨酸酸化行なうことにより
   ゲート粘縁１模勿形成した事を脣σとする薄、模トラン
   ジスタ。
2. （２）絶縁性基板上に半導体頂金形成する工程と、該半
   導体、運上に、ソース及びドレイ／狽域を除イテパター
   ニングし、スソース及びドレイン領域ニイオンインプラ
   する工程と、頷イオ／イノプラしたソース及びドレイン
   領域ヲ１＠・童としてｉ＠返戚（ヒを行ない、陽・吏酸
   化順を形成する工程と、夏陽極酸化膜上へゲート亀、ｌ
   砥を形成する工程と、該イオンインプラしたソース及び
   ドレイン碩載上の：湯、水駿化、模に、コンタクトホー
   ルを形成し、ソース及びドレイン亀乍を形成する工程か
   らなることを＃畝とする薄膜トランジスタの製造法。
3. （３）絶１禄性基１反上に半導体、戻を形成する工程と
   、該半導体換上Ｖこ、ノース及びドレイ／項域ケ除イテ
   パターニノグし、該ソース及びドレイノ頑Ｉ或ｑこイオ
   ンイノグラする工程と、該イオンイノグラしたソース及
   びドレイ／領域」二ｑこ、耐は比性、俣ケア杉戚し、１
   匂１場として陽極酸化ケ行ない１湯・１−並化膜紫杉或
   する工程と、該陽ｌ参ば化１−上ヘゲーｚ４＝＝＝形＝
   する工程と、ノース及びドレイ／狽戚上ヘノース及びド
   レイ／屯１柩ケ形成する工程からなることを待機とする
   。４摸トラノジスタの製造法。