JP3527009B2 - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JP3527009B2 JP3527009B2 JP09200996A JP9200996A JP3527009B2 JP 3527009 B2 JP3527009 B2 JP 3527009B2 JP 09200996 A JP09200996 A JP 09200996A JP 9200996 A JP9200996 A JP 9200996A JP 3527009 B2 JP3527009 B2 JP 3527009B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- channel
- thin film
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 49
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000010409 thin film Substances 0.000 claims description 191
- 239000012535 impurity Substances 0.000 claims description 187
- 239000010408 film Substances 0.000 claims description 93
- 239000011159 matrix material Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 230000002093 peripheral effect Effects 0.000 claims description 16
- 230000008859 change Effects 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 239000010407 anodic oxide Substances 0.000 description 30
- 150000002500 ions Chemical class 0.000 description 28
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 14
- 239000010410 layer Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 10
- 229910021419 crystalline silicon Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000008151 electrolyte solution Substances 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
薄膜トランジスタおよびその作製に関する。また、薄膜
トランジスタを利用したアクティブマトリクス型の表示
装置の作製方法およびその構成に関する。
を構成するデバイスとして、薄膜トランジスタが知られ
ている。特に結晶性を有する珪素薄膜を利用した薄膜ト
ランジスタを利用する技術が注目されている。
ランジスタは、高速動作が可能で、またCMOS回路を
構成できるという特徴を有している。
ランジスタ用いた場合、このような特徴を生かし、アク
ティブマトリクス回路と、該回路を駆動する周辺駆動回
路とを1枚のガラス基板(または石英基板)上に集積化
することができる。
薄膜は、単結晶状態ではなく、多結晶または微結晶状態
のものである。こような膜(結晶性珪素膜という)にお
いては、膜中に比較的高いレベルで欠陥や不純物が含ま
れている。従って、異種導電型の接合部分の構造が電気
的に弱いという問題がある。このことは、薄膜トランジ
スタの動作において、OFF電流や特性の経時変化(一
般に劣化に結びつく)が生じる要因となる。
ス/ドレイン間を流れてしまう電流)が比較的大きいと
いう問題は、PおよびNチャネル型の薄膜トランジスタ
の共通の課題である。また、Pチャネル型には、移動度
がNチャネル型に比較して小さいという問題がある。ま
た、Nチャネル型には、ホットキャリアによる劣化(特
に接合部分の劣化)が大きいという問題がある。
成しようとする場合、上記の問題を同時に解決すること
が望まれる。特に、Pチャネル型とNチャネル型とを同
一基板上に同時に作製する(作り分ける)場合に、Pチ
ャネル型とNチャネル型とで特性の違いが是正されるよ
うな構成が必要とされる。
ネルだけが低いOFF電流特性を有していたり、高移動
度を有していたりするのでは、高い特性を有する回路
(一般にCMOS回路が基本となって構成される)が得
られないからである。
明は、低いOFF電流値を有する薄膜トランジスタを提
供することを課題とする。また、特性の違いが是正され
たPチャネル型とNチャネル型の薄膜トランジスタを提
供することを課題とする。
の一つは、図4にその具体的な構成例を示すように、チ
ャネル形成領域140とドレイン領域150とを有した
Pチャネル型の薄膜トランジスタであって、チャネル形
成領域とドレイン領域との間にドレイン領域よりも強い
P型を有する不純物領域149が配置されていることを
特徴とする。
配置されることで、低OFF電流特性を得ることができ
る。ここでいうドレイン領域150よりも強いP型を有
するというのは、ドレイン領域150よりもP型半導体
として性質を強く有しているという意味である。このP
型半導体としての性質の強さは、ホール密度(多数キャ
リアの密度)や導電率で比較することができる。即ち、
ホール密度が高く、また導電率の高いP型半導体がより
P型半導体としての性質が強いといえる。図中では、こ
のP型半導体としての性質の強さの相対的な度合いは、
P+ やP++として示されている。
149とドレイン領域150には、N型を付与する不純
物が含まれている。これは、図3(A)および(B)に
示すNチャネル型の薄膜トランジスタの形成時にN型を
付与する不純物が同時に注入されるからである。
いP型を有する領域149に含まれるN型を付与する不
純物の濃度は、ドレイン領域150に含まれるN型を付
与する不純物の濃度に比較して少ないものとなる。
る不純物イオンは、149の領域と150の領域とに同
時に注入されるので、強いP型を有する領域149とド
レイン領域150には、同程度の濃度でP型を付与する
不純物が含まれることになる。
成例を示すように、チャネル形成領域140とドレイン
領域150とを有したPチャネル型の薄膜トランジスタ
であって、ドレイン領域はN型を付与する不純物を含有
しており、チャネル形成領域とドレイン領域との間にド
レイン領域よりも低い濃度でN型を付与する不純物が含
まれた領域149が配置されており、前記ドレイン領域
よりも低い濃度でN型を付与する不純物が含まれた領域
149は、ドレイン領域150よりも強いP型を有して
いることを特徴とする。
成例を示すように、同一基体上にPチャネル型とNチャ
ネル型の薄膜トランジスタが形成されており、Pチャネ
ル型の薄膜トランジスタには、チャネル形成領域134
とドレイン領域146との間にドレイン領域よりも強い
P型を有する不純物領域145が配置されており、Nチ
ャネル型の薄膜トランジスタには、チャネル形成領域1
37とドレイン領域127との間にドレイン領域よりも
低濃度にN型を付与する不純物を含有する低濃度不純物
領域136が配置されていることを特徴とする。図4に
は、ガラス基板を用いる例が示されているが、他の絶縁
表面を有する基板や、多層構造を有する集積回路にも上
記構成は利用することができる。
物領域145には低濃度不純物領域136と同程度の濃
度でN型を付与する不純物が含まれており、Pチャネル
型の薄膜トランジスタのソースおよびドレイン領域14
3、146には、Nチャネル型の薄膜トランジスタのソ
ースおよびドレイン領域129、127と同程度の濃度
でN型を付与する不純物が含まれており、強いP型を有
する不純物領域145とPチャネル型の薄膜トランジス
タのソースおよびドレイン領域143、146には、同
程度の濃度でP型を付与する不純物が含まれていること
を特徴とする。
ランジスタの136で示される低濃度不純物領域が、一
般にLDD(ライトドープドレイン)領域と称される領
域である。
成例を示すように、同一基体上にPチャネル型の薄膜ト
ランジスタとNチャネル型の薄膜トランジスタとが形成
されており、Pチャネル型の薄膜トランジスタにはチャ
ネル形成領域134とドレイン領域146との間にドレ
イン領域と同程度の濃度でP型を付与する不純物を含
み、かつドレイン領域よりも強いP型を有する領域14
5が形成されており、Nチャネル型の薄膜トランジスタ
にはチャネル形成領域137とドレイン領域127との
間にドレイン領域よりも低濃度にN型を付与する不純物
を含んだ低濃度不純物領域136が配置されていること
を特徴とする。
成例を示すように、同一基板上にアクティブマトリクス
回路(右側のPチャネル型の薄膜トランジスタが配置さ
れる)と該アクティブマトリクス回路を駆動する周辺駆
動回路(左側のPおよびNチャネル型の薄膜トランジス
タが配置される)とが集積化されて配置された構成を有
し、前記アクティブマトリクス回路にはPチャネル型の
薄膜トランジスタが配置されており、前記周辺駆動回路
にはPチャネル型とNチャネル型の薄膜トランジスタが
配置されており、前記Pチャネル型の薄膜トランジスタ
には、チャネル形成領域とドレイン領域との間にドレイ
ン領域よりも強いP型を有する不純物領域が配置されて
おり、前記Nチャネル型の薄膜トランジスタには、チャ
ネル形成領域137とドレイン領域127との間にドレ
イン領域よりも低濃度にN型を付与する不純物を含有す
る低濃度不純物領域136が配置されていることを特徴
とする。
ランジスタのチャネル形成領域は、134ろ140で示
される。またPチャネル型の薄膜トランジスタのドレイ
ン領域は、146と150で示される。また、Pチャネ
ル型の薄膜トランジスタのドレイン領域よりも強いP型
を有する不純物領域は、145と149で示される。
成例を示すように、同一基体上にPチャネル型とNチャ
ネル型の薄膜トランジスタが形成されており、Pチャネ
ル型の薄膜トランジスタには、チャネル形成領域とドレ
イン領域との間にドレイン領域よりも強いP型を有する
不純物領域が配置されており、Nチャネル型の薄膜トラ
ンジスタには、チャネル形成領域とドレイン領域との間
にオフセットゲイト領域が配置されていることを特徴と
する。
工程を示すように、基体上に薄膜半導体を形成する工程
(図1(A))と、前記薄膜半導体を用いてPチャネル
型の薄膜トランジスタとNチャネル型の薄膜トランジス
タの活性層104〜106を形成する工程(図1
(B))と、前記活性層の全てにN型の領域124、1
26、127、129、130、132と該N型の領域
よりも低濃度にN型を付与する不純物を添加した低濃度
不純物領域133、135、136、138、139、
141を形成する工程(図3)と、Pチャネル型の薄膜
トランジスタを構成する活性層において、前記N型の領
域と前記低濃度不純物領域にP型を付与する不純物を添
加する工程(図4(A))と、を有することを特徴とす
る。
工程を示すように、半導体薄膜に対してN型を付与する
不純物の添加を行いN型を有する複数の領域124、1
26、127、129、130、132を形成する工程
(図3(A))と、該工程の後により低濃度でN型を付
与する不純物の添加を行い前記N型を有する領域よりも
低濃度にN型を付与する不純物を含んだ複数の低濃度不
純物領域133、135、136、138、139、1
41を形成する工程(図3(B)))と、選択的にP型
を付与する不純物の添加を行い、前記N型を有する複数
の領域の少なくとも一部をP型に反転させ、同時に前記
複数の低濃度不純物領域の少なくとも一部を前記P型に
反転した領域よりも強いP型を有する領域に反転させる
工程と、を有することを特徴とする。
工程を示すように、Pチャネル型の薄膜トランジスタの
作製方法であって、N型を有する領域130、132
と、該領域よりもN型を付与する不純物がより低濃度に
含まれた低濃度不純物領域139、141と、を有する
半導体薄膜(図3参照)に対して、P型を付与する不純
物を添加することにより、前記N型を有する領域をP型
に反転させソース及びドレイン領域147、150と
し、同時に前記低濃度不純物領域を前記ソースおよびド
レイン領域よりも強いP型を有する領域148、149
に反転させる工程(図4(A))を有し、前記強いP型
を有する領域149をソース領域150とチャネル形成
領域140の間に配置することを特徴とする。
層の形状が直線状にパターニングされたものに限定され
るものではない。例えば、コの字型やくの字型、さらに
複雑な形状を有しているものであってもよい。
の薄膜トランジスタが主に示されているが、スタガー型
や逆スタガー型に本明細書で開示する発明を利用するこ
ともできる。
ィブマトリクス型の液晶表示装置に利用されるのみでは
なく、他のアクティブマトリクス型のフラットパネルデ
ィスプレイに利用することができる。
れる薄膜トランジスタの構成、また多層構造を有する集
積回路に配置される薄膜トランジスタを利用した回路に
本明細書で開示する発明を利用することができる。
薄膜トランジスタにおいては、チャネル形成領域134
とドレイン領域146との間にドレイン領域146より
も強いP型を有する領域を配置する。こうすることで低
OFF特性を有したPチャネル型の薄膜トランジスタを
提供できる。
おいては、チャネル形成領域137とドレイン領域12
7との間に低濃度不純物領域138を配置する。こうす
ることで低OFF特性を有し、また劣化が抑制されたN
チャネル型の薄膜トランジスタを提供できる。
の作製工程を示す。本実施例で示すのは、アクティブマ
トリクス型の液晶表示装置の周辺駆動回路部分とアクテ
ィイブマトリクス回路(画素マトリクス回路)部分を同
時に同一ガラス基板上に作製する工程である。図におい
て、左側に周辺駆動回路を構成するCMOS回路の作製
工程を示す。また右側にアクティブマトリクス回路に配
置されるPチャネル型の薄膜トランジスタの作製工程を
示す。
件は、1例を示すものである。即ち、必要に応じて変更
あるいは最適化が可能なものであり、記載された値のみ
に限定されるものではない。
1上に下地膜102として酸化珪素膜を3000Åの厚
さに成膜する。成膜方法は、スパッタ法を用いる。
を1000Åの厚さにプラズマCVD法で成膜する。成
膜方法は、減圧熱CVD法で用いるのでもよい。本実施
例においては、非晶質珪素膜103を特に導電型を付与
する不純物の添加を行わない真性または実質的に真性
(I型)なものとする。なお、完成される薄膜トランジ
スタの特性を制御するためにリンやボロンといった不純
物を非晶質珪素膜103の成膜時に微量に添加してもよ
い。
に加熱処理を施すことにより、非晶質珪素膜103を結
晶化させる。結晶化の方法は、レーザー光の照射やラン
プアニール、さらにそれらの方法と加熱処理を併用した
方法を利用するのでもよい。
ターニングを施すことにより、104、105、106
で示される島状の領域を形成する。104は後にCMO
S回路を構成するPチャネル型の薄膜トランジスタの活
性層となる。105は後にCMOS回路を構成するNチ
ャネル型の薄膜トランジスタの活性層となる。106は
後に画素マトリクス回路に配置されるNチャネル型の薄
膜トランジスタの活性層となる。
にゲイト絶縁膜200を形成し、ゲイト電極を構成する
ためのアルミニウム膜107を5000Åの厚さにスパ
ッタ法によって成膜する。このアルミニウム膜107中
には、後にアルミニウムの異常成長に起因するヒロック
やウィスカーの発生を抑制するためにスカンジウム(ま
たはイットリウム)を0.1 〜0.2 重量%含有させ
る。(図1(C))
従うアルミニウムの異常成長による針状あるいは刺の突
起物のことである。
な膜質を有する陽極酸化膜108を形成する。この緻密
な膜質を有する陽極酸化膜108の形成は、電解溶液と
して3%の酒石酸を含んだエチレングルコール溶液を用
いて行う。即ち、この電解溶液中において、アルミニウ
ム膜107を陽極、白金を陰極として陽極酸化電流を流
すことによって形成される。ここでは、印加電圧を制御
して、陽極酸化膜108の膜厚を100Å程度とする。
されるレジストマスクの密着性を向上させるために機能
する。
に図2(A)に示すようにレジストマスク115、11
6、117を配置し、アルミニウム膜107のパターニ
ングを行う。この際、陽極酸化膜108の膜厚が厚いと
アルミニウム膜107のパターニングが困難になるので
注意が必要である。
13がそれぞれゲイト電極の原型となる(基となる)ア
ルミニウムパターンである。また、110、112、1
14がアルミニウムパターン上に残存する緻密な膜質を
有する陽極酸化膜である。
酸化を行う。ここでは、118、119、120で示さ
れる多孔質状を有する陽極酸化膜を形成する。
酸を含んだ水溶液を用いる。そしてこの電解溶液中にお
いて、109、111、113で示されるアルンニウム
パターンを陽極、白金を陰極として陽極酸化を行う。
5、116、117、さらに緻密な陽極酸化膜110、
112、114が存在するために、アルミニウムパター
ン109、111、113の側面において陽極酸化が進
行する。
20で示される部分に多孔質状の陽極酸化膜が形成され
る。この多孔質状の陽極酸化膜は、陽極酸化時間によっ
て制御することができる。
8、119、120を5000Åの厚さに形成する。こ
の多孔質状の陽極酸化膜は、後に低濃度不純物領域(L
DD領域)や強いP型を有する不純物領域を形成する際
に利用される。
マスク115、116、117を専用の剥離液で除去す
る。そして、再度緻密な膜質を有する陽極酸化膜を形成
する条件で陽極酸化を行う。
密な膜質を有する陽極酸化膜が形成される。ここでは、
先に形成された陽極酸化膜110、112、114と一
体化した状態で11〜13で示される陽極酸化膜が形成
される。(図2(C))
膜118〜120の内部に電解溶液が侵入するので、図
2(C)の11〜13で示されるように緻密な膜質を有
する陽極酸化膜が形成される。
1、12、13の膜厚は、1000Åとする。この陽極
酸化膜は、ゲイト電極(およびそこから延在したゲイト
配線)の表面を電気的および機械的に保護する機能を有
している。具体的には、電気的絶縁性の向上、及びヒロ
ックやウィスカーの発生を抑制する機能を有している。
ル型の薄膜トランジスタのゲイト電極121、123、
さらにNチャネル型の薄膜トランジスタのゲイト電極1
22が画定する。
ン)イオンの注入を行う。この工程では、ソース及びド
レイン領域を形成するためのドーズ量でもってPイオン
の注入を行う。Pイオンの注入は公知のプラズマドーピ
ング法でもって行う。また他のドーピング方法を利用す
るのでもよい。(図3(A))
7、129、130、132の領域に比較的高濃度にP
イオンが注入される。この工程におけるドーズ量は、1
×1015/cm2 とする。またイオンの加速電圧は80
kVとする。なお、以後図中に示されるN+ やN- とい
う表記は、相対的な濃度の違いに起因する導電型の相対
的な強さを示す場合と、単に導電型の相対的な強さを示
す場合とがある。
の強さが異なる場合もあるし、同じ不純物濃度でも導電
化に寄与する不純物の割合の違いによって、導電型の強
さが異なる場合もある。
いて、125、128、131の領域には、Pイオンは
注入されない。従って、そのまま真性または実質的に真
性な状態が維持される。
たら、燐酸と酢酸と硝酸とを混合した混酸を用いて多孔
質状の陽極酸化膜118、119、120を除去する。
ンの注入を行う。この工程では、図3(A)の工程にお
けるドーズ量よりも低いドーズ量でもってPイオンの注
入を行う。ここでは、ドーズ量を0.5 〜1×1014/c
m2 とする。またイオンの加速電圧を70kVとする。
6、138、139、141で示される領域がN- 型
(弱いN型)領域となる。即ち、124、126、12
7、129、130、132の領域よりも低い濃度でP
イオンが添加されて、133、135、136、13
8、139、141で示される領域が低濃度不純物領域
となる。(図3(B))
7、140の領域がチャネル形成領域として画定する。
本実施例においては、チャネル形成領域を真性または実
質的に真性の場合を示すが、しきい値等の特性の制御の
ためにチャネル形成領域に微量の不純物を添加する構成
としてもよい。
程で形成した緻密な膜質を有する陽極酸化膜11、1
2、13の膜厚でもって、チャネル形成領域の両側にフ
セットゲイト領域が形成される。しかし、本実施例にお
いては、陽極酸化膜11、12、13の膜厚が1000
Å程度であるので、図中においては、オフセットゲイト
領域の記載は省略してある。
了したら、図4(A)に示すようにレジストマスク14
2を配置し、今度はB(ボロン)イオンの注入を行う。
46、147、150の領域は、N+ 型からP+ 型へと
導電型が反転する。換言すれば、143、146、14
7、150の領域が、N+ 型からP+ 型へと導電型が反
転するようにBイオンの注入条件を設定する。ここで
は、Bイオンのドーズ量を2×1015/cm2 とする。
またその加速電圧を60kVとする。
144、145、148、149の領域は、N- 型から
P++型へと導電型が反転する。
43と144の両領域に注入される(添加される)Bイ
オンの量(ドーズ量)は実質的に同じである。即ち、1
43と144の両領域におけるB元素の濃度は同程度と
なる。
N+ 型を有しており、144の領域はBイオンの注入前
にN- 型を有している。よって、N型を付与していたP
元素の中和に寄与するB元素の割合が2つの領域におい
て異なるものとなる。
も、そのP型化に寄与するB元素の割合が異なることに
なる。従って、143の領域に比較して144の領域
は、より強いP型(P++型と表記する)を有するものと
なる。
++で示す。なお、127のN+ 型領域と136のN- 型
領域との違いは、N型を付与するPイオンのドーズ量の
違いに起因する点で上記P+ 、P++型領域とはその意味
合いが異なるものとなる。
レジストマスク142を除去する。そして、全体にKr
Fエキシマレーザーを照射して、不純物イオンが注入さ
れた領域のアニールと注入された不純物イオンの活性化
とを行う。
151を成膜する。層間絶縁膜151は、酸化珪素膜で
構成する。酸化珪素膜以外には、窒化珪素膜と酸化珪素
膜の積層膜、酸化珪素膜や窒化珪素膜と樹脂膜との積層
膜を利用することができる。
トホールの形成を行う。そして、Pチャネル型の薄膜ト
ランジスタのソース電極152とドレイン電極153、
さらにNチャネル型の薄膜トランジスタのドレイン電極
153とソース電極154を形成する。
タとNチャネル型の薄膜トランジスタを相補型に構成し
たCMOS回路が完成する。さらに同時にソース電極1
55(一般にマトリクス状に配置されたソース配線から
延在して設けられる)とドレイン電極156を形成し、
画素マトリクス部の薄膜トランジスタを完成させる。
縁膜157を成膜する。そしてコンタクトホールの形成
を行い、ITOでなる画素電極158を形成する。
1時間の加熱処理を行い、活性層中の欠陥の修復を行
う。こうして、アクティブマトリクス回路(画素マトリ
クス回路)と周辺駆動回路とを同時に配置した構成を得
る。
すようにPチャネル型の薄膜トランジスタにおいて、
(P+ 領域でなるソース領域)−(P++領域でなるソー
ス領域に比較して強いP型を有する不純物領域)−チャ
ネル形成領域−(P++領域でなるドレイン領域に比較し
て強いP型を有する不純物領域)−(P+ 領域でなるド
レイン領域)という構成を有している。
は、チャネル形成領域とドレイン領域との間に強いP型
を有する不純物領域が配置された構成を有している。
おいては、(N+ 領域でなるソース領域)−(N- 領域
でなる低能度不純物領域)−チャネル形成領域−(N-
領域でなる低濃度不純物領域)−(N+ 領域でなるドレ
イン領域)という構成を有している。
は、チャネル形成領域とドレイン領域との間に低濃度不
純物領域が配置された構成を有している。このチャネル
形成領域とドレイン領域との間に配置される低濃度不純
物領域は、一般にLDD(ライトドープドレイン)領域
と称されている。
れたPチャネル型の薄膜トランジスタ単独の特性とNチ
ャネル型の薄膜トランジスタ単独の特性を示す。
工程で作製されたPおよびNチャネル型の薄膜トランジ
スタの特性である。
ために示すLDD領域や強いP型を有する不純物領域の
ない薄膜トランジスタの特性である。
薄膜トランジスタは、LDD領域が配置されることで低
OFF電流特性を有している。
比較的低OFF電流特性を有している。これは、チャネ
ル形成領域とドレイン領域との間に強いP型を有する不
純物領域(ドレイン領域よりも強いP型を有する領域)
が設けられているための効果であると考えることができ
る。
Pチャネル型の薄膜トランジスタとの構造上の違いは、
図4(A)の144、145、148、149で示され
るような強いP型を有する不純物領域が配置されている
かどうかの違いだけだからである。
物領域(図4の114、145、148、149で示さ
れる)の働きの詳細なメカニズムは不明である。しか
し、本発明者らの知見によればPチャネル型の薄膜トラ
ンジスタに固有の動作状態に基づくものと考えられる。
で示されるPチャネル型の薄膜トランジスタのOFF電
流特性は特異なものとなっている。即ち、OFF電流値
の上昇がNチャネル型の場合ように直線的に徐々に増え
ていくものではなく、ある領域から上昇するようなもの
となっている。この特性は、強いP型を有する不純物領
域(図4の114、145、148、149で示され
る)の存在によるものであると考えられる。
型の薄膜トランジスタを同一基板上に集積化して構成す
る場合に、Nチャネル型の薄膜トランジスタには、LD
D領域を配置することで低OFF電流特性とし、Pチャ
ネル型の薄膜トランジスタにはドレイン領域よりも強い
P型を有する不純物領域を配置することで低OFF電流
特性としている。
れた低濃度不純物領域(図4(A)の136、138)
は、ホットキャリアによる劣化を抑制するためにも有効
に機能する。またさらに、Nチャネル型の薄膜トランジ
スタにおいては、この低濃度不純物領域が存在すること
で、ソース/ドレイン間の抵抗が増加し、実質的に移動
度を低下させる作用も得られる。
おいては、LDD領域のようなソース/ドレイン間の抵
抗を増加させる部分が存在しないので、移動度の低下を
招かない構成とすることができる。
ンジスタとNチャネル型の薄膜トランジスタとの特性の
違いを是正するために有効なものとなる。
どなく、またNチャネル型に比較して移動度の小さいP
チャネル型の薄膜トランジスタの特性にNチャネル型の
薄膜トランジスタの特性を近づけることができる。
タおよびNチャネル型の薄膜トランジスタが共に低OF
F電流特性を有し、しかも両薄膜トランジスタの特性の
違いが是正された構成を実現することができる。
素マトリクス領域にPチャネル型の薄膜トランジスタを
配置している。このPチャネル型の薄膜トランジスタ
は、図6の下側図の実線で示されるような特性を有して
いる。
膜トランジスタは、OFF電流値の立ち上がりに特徴が
ある。即ち、ゲイト電圧が8V程度になるまでOFF電
流値がほとんど増加しない特異な特性を有している。
ては、上記のOFF電流値がほとんど増加しない範囲内
で薄膜トランジスタは利用される。
薄膜トランジスタとして、図6の上図で示される徐々に
OFF電流値が増加するNチャネル型の薄膜トランジス
タではなく、図6の下図で示されるある所からOFF電
流値が増加するPチャネル型の薄膜トランジスタを利用
することは有効なものとなる。
構成において、Nチャネル型の薄膜トランジスタにLD
D領域ではなく、オフセットゲイト領域を配置させた例
に関する。
イトドーピング工程を行わない。こうすると、133、
135、136、138、139、141を実質的に真
性な領域とすることができる。
と138の領域をオフセットゲイト領域とすることがで
きる。オフセットゲイト領域の寸法は、図3(A)に工
程で形成される多孔質状の陽極酸化膜119の厚さによ
って調整することができる。
濃度不純物領域を設けた場合と同様の効果を得ることが
できる。即ち、Nチャネル型の薄膜トランジスタにおい
て、チャネル形成領域とドレイン領域との間における電
界強度を緩和させことはでき、ホットキャリアによる劣
化の抑制、OFF電流値の低減といった効果を得ること
ができる。
構成において、図2(C)の工程で形成される11、1
2、13で示される緻密な膜質を有する陽極酸化膜を2
500Å程度以上の厚さとするものである。このように
すると、その直下の活性層中にオフセットゲイト領域を
形成することができる。
作製工程と実質的に同じである。本実施例においては、
図2(C)で示される緻密な膜質を有する陽極酸化膜1
1、12、13のゲイト電極121、122、123の
側面における膜厚を2500Å程度以上となるようにす
る。
程度以上となるようにするには、陽極酸化時の印加電圧
を高くする。膜厚の制御は溶液の濃度や温度にも依存す
るのであるが、概ね印加電圧によって行うことができ
る。
00Å程度以上と厚くした場合、その膜厚に従って、図
4(A)のチャネル形成領域134、137、140の
両側に不純物イオンのドーピングがなされない領域が形
成される。
して機能せず、低濃度不純物領域136、138と同様
の機能を発揮する。
膜トランジスタにオフセットゲイト領域を配置すること
ができる。そして、全ての薄膜トランジスタにおいて、
OFF電流特性を改善することができる。
薄膜トランジスタに本実施例の構成を利用した場合、P
チャネル型の薄膜トランジスタを、強いP型の不純物領
域とオフセットゲイト領域とを併用した構造とし、Nチ
ャネル型の薄膜トランジスタを、低濃度不純物領域(ド
レイン領域側はLDD領域)とオフセットゲイト領域と
を併用した構造とすることができる。
構成において、画素マトリクス領域に配置される薄膜ト
ランジスタをLDD領域を備えたNチャネル型の薄膜ト
ランジスタとする例である。
実施例1の場合と同じである。従って、図3(B)まで
の工程の説明は省略する。
図3(B)に示す状態を得る。次に図7(A)に示すよ
うにレジストマスク171を配置する。そして、Bイオ
ンの注入を行う。
るN+ 型領域と、133と135で示されるN- 型領域
とがP型に反転する。そして、図7(A)の143と1
46で示されるP+ 型領域、及び144と145で示さ
れるP++型領域を得る。
イン領域として動作する程度のP型の領域である。
いP型を有する領域である。即ち、P++型領域は、P+
型領域よりもさらに強いP型としての電気的特性を有す
る領域である。
スク171を取り除き、全体にレーザー光の照射を行
う。
タとNチャネル型の薄膜トランジスタとを同一ガラス基
板上に作り分ける。
て薄膜トランジスタを完成させる。本実施例に示す構成
においては、画素マトリクス領域に配置される薄膜トラ
ンジスタが低濃度不純物領域(LDD領域)を備えたN
チャンネル型の薄膜トランジスタとなる。
て、チャネル形成領域とドレイン領域との間にドレイン
領域よりも強いP型を有する不純物領域を配置すること
により、低OFF電流特性を有するPチャネル型の薄膜
トランジスタを構成できる。
は、低濃度不純物領域を備えたNチャネル型の薄膜トラ
ンジスタと同時に形成することができ、特性の違いが是
正されたCMOS構造を実現することができる。
タをアクティブマトリクス型の表示装置の画素マトリク
ス領域に配置することで、OFF電流値に起因する表示
のむらや不鮮明さを抑制することができる。
を同時に作製する工程を示す図。
を同時に作製する工程を示す図。
を同時に作製する工程を示す図。
を同時に作製する工程を示す図。
を同時に作製する工程を示す図。
スタの特性を示す図。
を同時に作製する工程を示す図。
(Pチャネル型薄膜トランジスタ用) 105 結晶性珪素膜でなる活性層
(Nチャネル型薄膜トランジスタ用) 106 結晶性珪素膜でなる活性層
(Pチャネル型薄膜トランジスタ用) 107 アルミニウム膜 108 緻密な膜質を有する陽極酸化
膜 109、111、113 ゲイト電極の基となるアルミ
ニウム膜のパターン 110、112、114 残存した緻密な陽極酸化膜 115、116、117 レジストマスク 118、119、120 多孔質状の陽極酸化膜 121 Pチャネル型の薄膜トランジ
スタのゲイト電極 122 Nチャネル型の薄膜トランジ
スタのゲイト電極 123 Pチャネル型の薄膜トランジ
スタのゲイト電極 11、12、13 緻密な膜質を有する陽極酸化
膜 124、126 比較的高濃度にPイオンの注
入されたN型領域 125 Pイオンの注入されなかった
領域 127、129 比較的高濃度にPイオンの注
入されたN型領域 128 Pイオンの注入されなかった
領域 130、132 比較的高濃度にPイオンの注
入されたN型領域 131 Pイオンの注入されなかった
領域 133、135 比較的低濃度にPイオンの注
入されたN型領域 134 チャネル形成領域 136、138 比較的低濃度にPイオンの注
入されたN型領域 137 チャネル形成領域 139、141 比較的低濃度にPイオンの注
入されたN型領域 140 チャネル形成領域 142 レジストマスク 143、146 Bイオンの注入されたP型領
域 144、145 比較的高濃度にBイオンの注
入されたP型領域 147、150 Bイオンの注入されたP型領
域 148、149 比較的高濃度にBイオンの注
入されたP型領域 151 層間絶縁膜 152 ソース電極 153 ドレイン電極 154 ソース電極 155 ソース電極 156 ドレイン電極 157 層間絶縁膜 158 画素電極(ITO電極) 171 レジストマスク
Claims (20)
- 【請求項1】 チャネル形成領域とドレイン領域とを有
したPチャネル型の薄膜トランジスタであって、 チャネル形成領域とドレイン領域との間にドレイン領域
よりもP型半導体としての性質を強く有する不純物領域
が配置されていることを特徴とする半導体装置。 - 【請求項2】 チャネル形成領域とドレイン領域とを有
したPチャネル型の薄膜トランジスタであって、 ドレイン領域はN型を付与する不純物を含有しており、 チャネル形成領域とドレイン領域との間にドレイン領域
よりも低い濃度でN型を付与する不純物が含まれた領域
が配置されており、 前記ドレイン領域よりも低い濃度でN型を付与する不純
物が含まれた領域は、ドレイン領域よりもP型半導体と
しての性質を強く有していることを特徴とする半導体装
置。 - 【請求項3】 請求項1又は2において、 前記ドレイン領域及び前記P型半導体としての性質を強
く有する領域には、同程度の濃度でP型を付与する不純
物が含まれていることを特徴とする半導体装置。 - 【請求項4】 同一基体上にPチャネル型とNチャネル
型の薄膜トランジスタが形成されており、 Pチャネル型の薄膜トランジスタには、チャネル形成領
域とドレイン領域との間にドレイン領域よりもP型半導
体としての性質を強く有する不純物領域が配置されてお
り、 Nチャネル型の薄膜トランジスタには、チャネル形成領
域とドレイン領域との間にドレイン領域よりも低濃度に
N型を付与する不純物を含有する低濃度不純物領域が配
置されていることを特徴とする半導体装置。 - 【請求項5】 同一基板上にアクティブマトリクス回路
と該アクティブマトリクス回路を駆動する周辺駆動回路
とが集積化されて配置された構成を有し、 前記アクティブマトリクス回路にはPチャネル型の薄膜
トランジスタが配置されており、 前記周辺駆動回路にはPチャネル型とNチャネル型の薄
膜トランジスタが配置されており、 前記Pチャネル型の薄膜トランジスタには、チャネル形
成領域とドレイン領域との間にドレイン領域よりもP型
半導体としての性質を強く有する不純物領域が配置され
ており、 前記Nチャネル型の薄膜トランジスタには、チャネル形
成領域とドレイン領域との間にドレイン領域よりも低濃
度にN型を付与する不純物を含有する低濃度不純物領域
が配置されていることを特徴とする半導体装置。 - 【請求項6】 請求項4又は5において、 Pチャネル型の薄膜トランジスタのP型半導体としての
性質を強く有する不純物領域には、Nチャネル型の薄膜
トランジスタの低濃度不純物領域と同程度の濃度でN型
を付与する不純物が含まれており、 Pチャネル型の薄膜トランジスタのソース及びドレイン
領域には、Nチャネル型の薄膜トランジスタのソース及
びドレイン領域と同程度の濃度でN型を付与する不純物
が含まれており、 Pチャネル型の薄膜トランジスタの前記P型半導体とし
ての性質を強く有する不純物領域並びにソース及びドレ
イン領域には、同程度の濃度でP型を付与する不純物が
含まれていることを特徴とする半導体装置。 - 【請求項7】 請求項4又は5において、 Pチャネル型の薄膜トランジスタとNチャネル型の薄膜
トランジスタとは、同一半導体薄膜を利用して活性層が
構成されていることを特徴とする半導体装置。 - 【請求項8】 同一基体上にPチャネル型とNチャネル
型の薄膜トランジスタが形成されており、 Pチャネル型の薄膜トランジスタには、チャネル形成領
域とドレイン領域との間にドレイン領域よりもP型半導
体としての性質を強く有する不純物領域が配置されてお
り、 Nチャネル型の薄膜トランジスタには、チャネル形成領
域とドレイン領域との間にオフセットゲイト領域が配置
されていることを特徴とする半導体装置。 - 【請求項9】 チャネル形成領域とドレイン領域とを有
したPチャネル型の薄膜トランジスタであって、 前記チャネル形成領域と前記ドレイン領域との間には、
P型の不純物領域が配置され、 前記P型の不純物領域は、前記ドレイン領域よりも低い
濃度でN型を付与する不純物を含み、 前記P型の不純物領域におけるN型を付与する不純物の
濃度に対するP型を付与する不純物の濃度の割合は、前
記ドレイン領域におけるN型を付与する不純物の濃度に
対するP型を付与する不純物の濃度の割合よりも大きい
ことを特徴とする半導体装置。 - 【請求項10】 チャネル形成領域とドレイン領域とを
有したPチャネル型の薄膜トランジスタであって、 前記ドレイン領域はN型を付与する不純物を含有してお
り、 前記チャネル形成領域と前記ドレイン領域との間に前記
ドレイン領域よりも低い濃度でN型を付与する不純物が
含まれたP型の不純物領域が配置されており、 前記P型の不純物領域におけるN型を付与する不純物の
濃度に対するP型を付与する不純物の濃度の割合は、前
記ドレイン領域におけるN型を付与する不純物の濃度に
対するP型を付与する不純物の濃度の割合よりも大きい
ことを特徴とする半導体装置。 - 【請求項11】 請求項9又は10において、 前記ドレイン領域及び前記P型の不純物領域には、同程
度の濃度でP型を付与する不純物が含まれていることを
特徴とする半導体装置。 - 【請求項12】 同一基体上にPチャネル型とNチャネ
ル型の薄膜トランジスタが形成されており、 前記Pチャネル型の薄膜トランジスタのチャネル形成領
域とドレイン領域との間には、P型の不純物領域が配置
され、 前記P型の不純物領域は、前記ドレイン領域よりも低い
濃度でN型を付与する不純物を含み、 前記P型の不純物領域におけるN型を付与する不純物の
濃度に対するP型を付与する不純物の濃度の割合は、前
記ドレイン領域におけるN型を付与する不純物の濃度に
対するP型を付与する不純物の濃度の割合よりも大きい
ものであり、 前記Nチャネル型の薄膜トランジスタには、チャネル形
成領域とドレイン領域との間にドレイン領域よりも低濃
度にN型を付与する不純物を含有する低濃度不純物領域
が配置されていることを特徴とする半導体装置。 - 【請求項13】 同一基板上にアクティブマトリクス回
路と該アクティブマトリクス回路を駆動する周辺駆動回
路とが集積化されて配置された構成を有し、 前記アクティブマトリクス回路にはPチャネル型の薄膜
トランジスタが配置されており、 前記周辺駆動回路にはPチャネル型とNチャネル型の薄
膜トランジスタが配置されており、 前記Pチャネル型の薄膜トランジスタのチャネル形成領
域とドレイン領域との間には、P型の不純物領域が配置
され、 前記P型の不純物領域は、前記ドレイン領域よりも低い
濃度でN型を付与する不純物を含み、 前記P型の不純物領域におけるN型を付与する不純物の
濃度に対するP型を付与する不純物の濃度の割合は、前
記ドレイン領域におけるN型を付与する不純物の濃度に
対するP型を付与する不純物の濃度の割合よりも大きい
ものであり、 前記Nチャネル型の薄膜トランジスタには、チャネル形
成領域とドレイン領域との間にドレイン領域よりも低濃
度にN型を付与する不純物を含有する低濃度不純物領域
が配置されていることを特徴とする半導体装置。 - 【請求項14】 請求項12又は13において、 前記Pチャネル型の薄膜トランジスタの前記P型の不純
物領域には、前記Nチャネル型の薄膜トランジスタの前
記低濃度不純物領域と同程度の濃度でN型を付与する不
純物が含まれており、 前記Pチャネル型の薄膜トランジスタの前記ソース及び
前記ドレイン領域には、前記Nチャネル型の薄膜トラン
ジスタの前記ソース及び前記ドレイン領域と同程度の濃
度でN型を付与する不純物が含まれており、 前記Pチャネル型の薄膜トランジスタの前記P型の不純
物領域並びに前記ソース及び前記ドレイン領域には、同
程度の濃度でP型を付与する不純物が含まれていること
を特徴とする半導体装置。 - 【請求項15】 請求項12又は13において、 前記Pチャネル型の薄膜トランジスタと前記Nチャネル
型の薄膜トランジスタとは、同一半導体薄膜を利用して
活性層が構成されていることを特徴とする半導体装置。 - 【請求項16】 同一基体上にPチャネル型とNチャネ
ル型の薄膜トランジスタが形成されており、 前記Pチャネル型の薄膜トランジスタのチャネル形成領
域とドレイン領域との間には、P型の不純物領域が配置
され、 前記P型の不純物領域は、前記ドレイン領域よりも低い
濃度でN型を付与する不純物を含み、 前記P型の不純物領域におけるN型を付与する不純物の
濃度に対するP型を付与する不純物の濃度の割合は、前
記ドレイン領域におけるN型を付与する不純物の濃度に
対するP型を付与する不純物の濃度の割合よりも大きい
ものであり、 前記Nチャネル型の薄膜トランジスタには、チャネル形
成領域とドレイン領域との間にオフセットゲイト領域が
配置されていることを特徴とする半導体装置。 - 【請求項17】 基体上に半導体薄膜を形成する工程
と、 前記半導体薄膜を用いてPチャネル型の薄膜トランジス
タの活性層とNチャネル型の薄膜トランジスタの活性層
を形成する工程と、前記Pチャネル型の薄膜トランジスタの活性層と前記N
チャネル型の薄膜トランジスタの活性層とNチャネル型
の薄膜トランジスタの活性層に N型を付与する不純物を
添加して、前記Nチャネル型の薄膜トランジスタの活性
層にソース領域及びドレイン領域を形成するとともに前
記Pチャネル型の薄膜トランジスタの活性層において、
ソース領域及びドレイン領域となる領域をN型の不純物
領域にする工程と、前記Pチャネル型の薄膜トランジスタの活性層と前記N
チャネル型の薄膜トランジスタの活性層に前記N型を付
与する不純物よりも低濃度のN型を付与する不純物を添
加して、前記Nチャネル型の薄膜トランジスタの活性層
にLDD領域を形成するとともに、前記Pチャネル型の
薄膜トランジスタの活性層において、チャネル形成領域
となる領域とソース領域となる領域の間の領域及びチャ
ネル形成領域となる領域とドレイン領域となる領域の間
の領域を、前記N型の不純物領域よりもN型を付与する
不純物がより低濃度に含まれた低濃度不純物領域にする
工程と、 前記 Pチャネル型の薄膜トランジスタを構成する活性層
において、前記N型の不純物領域と前記低濃度不純物領
域にP型を付与する不純物を添加して前記N型不純物領
域をP型に反転させてソース領域及びドレイン領域にす
るとともに前記低濃度不純物領域をP型に反転させてP
型の不純物領域にする工程と、 を有することを特徴とする半導体装置の作製方法。 - 【請求項18】 Pチャネル型の薄膜トランジスタの作
製方法であって、 半導体薄膜に対してN型を付与する不純物を添加するこ
とにより、ソース領域及びドレイン領域となる領域をN
型の不純物領域にする工程と、 該工程の後、前記半導体薄膜に対してN型を付与する不
純物をより低濃度に添加することにより、チャネル形成
領域となる領域とソース領域となる領域の間の領域及び
チャネル形成領域とドレイン領域となる領域の間の領域
を前記N型の不純物領域よりもN型を付与する不純物が
より低濃度に含まれた低濃度不純物領域にする工程と、 前記半導体薄膜に対して選択的にP型を付与する不純物
を添加することにより、前記N型の不純物領域をP型に
反転させてソース領域及びドレイン領域とし、同時に前
記低濃度不純物領域を前記ソース領域及びドレイン領域
よりもP型半導体としての性質を強く有する領域に反転
させる工程と、 を有することを特徴とする半導体装置の作製方法。 - 【請求項19】 Pチャネル型の薄膜トランジスタの作
製方法であって、 N型を有する領域と、該領域とチャネル形成領域となる
領域との間の領域に該領域よりもN型を付与する不純物
がより低濃度に含まれた低濃度不純物領域とを有する半
導体薄膜に対して、 P型を付与する不純物を添加することにより、前記N型
を有する領域をP型に反転させソース及びドレイン領域
とし、同時に前記低濃度不純物領域を前記ソース及びド
レイン領域よりもP型半導体としての性質を強く有する
領域に反転させることを特徴とする半導体装置の作製方
法。 - 【請求項20】 Pチャネル型の薄膜トランジスタの作
製方法であって、 N型を有する領域と、該領域とチャネル形成領域となる
領域との間の領域に該領域よりもN型を付与する不純物
がより低濃度に含まれた低濃度不純物領域とを有する半
導体薄膜に対して、 P型を付与する不純物を添加することにより、前記N型
を有する領域をP型に反転させソース及びドレイン領域
とし、同時に前記低濃度不純物領域をP型に反転させて
P型の不純物領域にし、 前記P型の不純物領域におけるN型を付与する不純物の
濃度に対するP型を付与する不純物の濃度の割合は、前
記ソース及びドレイン領域におけるN型を付与する不純
物の濃度に対するP型を付与する不純物の濃度の割合よ
りも大きいことを特徴とする半導体装置の作製方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09200996A JP3527009B2 (ja) | 1996-03-21 | 1996-03-21 | 半導体装置およびその作製方法 |
US08/820,845 US6180982B1 (en) | 1996-03-21 | 1997-03-20 | Semiconductor device and method of making thereof |
US09/749,862 US6498060B2 (en) | 1996-03-21 | 2000-12-26 | Semiconductor device and method for making same |
US10/309,488 US6831333B2 (en) | 1996-03-21 | 2002-12-03 | Semiconductor device and method of making thereof |
US10/959,981 US7335950B2 (en) | 1996-03-21 | 2004-10-08 | Semiconductor device and method of making thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09200996A JP3527009B2 (ja) | 1996-03-21 | 1996-03-21 | 半導体装置およびその作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09260680A JPH09260680A (ja) | 1997-10-03 |
JP3527009B2 true JP3527009B2 (ja) | 2004-05-17 |
Family
ID=14042481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09200996A Expired - Fee Related JP3527009B2 (ja) | 1996-03-21 | 1996-03-21 | 半導体装置およびその作製方法 |
Country Status (2)
Country | Link |
---|---|
US (4) | US6180982B1 (ja) |
JP (1) | JP3527009B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09191111A (ja) * | 1995-11-07 | 1997-07-22 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP3527009B2 (ja) * | 1996-03-21 | 2004-05-17 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
KR100540129B1 (ko) * | 1998-04-17 | 2006-03-09 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 제조방법 |
JP3883706B2 (ja) * | 1998-07-31 | 2007-02-21 | シャープ株式会社 | エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法 |
US6281552B1 (en) | 1999-03-23 | 2001-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having ldd regions |
US6399988B1 (en) | 1999-03-26 | 2002-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having lightly doped regions |
KR100437475B1 (ko) * | 2001-04-13 | 2004-06-23 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치용 표시 소자 제조 방법 |
US7018468B2 (en) * | 2003-11-13 | 2006-03-28 | Sharp Laboratories Of America, Inc. | Process for long crystal lateral growth in silicon films by UV and IR pulse sequencing |
JP2005228819A (ja) * | 2004-02-10 | 2005-08-25 | Mitsubishi Electric Corp | 半導体装置 |
US7504327B2 (en) * | 2004-06-14 | 2009-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing thin film semiconductor device |
US7745293B2 (en) * | 2004-06-14 | 2010-06-29 | Semiconductor Energy Laboratory Co., Ltd | Method for manufacturing a thin film transistor including forming impurity regions by diagonal doping |
KR100838067B1 (ko) * | 2006-07-21 | 2008-06-16 | 삼성에스디아이 주식회사 | 카운터 도핑된 채널영역을 갖는 박막 트랜지스터, 이를구비한 평판표시장치 및 그의 제조방법 |
CN110890366A (zh) * | 2018-09-07 | 2020-03-17 | 长鑫存储技术有限公司 | 半导体存储器的制备方法及半导体存储器 |
Family Cites Families (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2815529A (en) * | 1956-10-23 | 1957-12-10 | Iona L Herbolsheimer | Hinge for drop leaf tables |
US5172202A (en) * | 1989-05-31 | 1992-12-15 | Nec Corporation | Semiconductor memory cell having high density structure |
DE4018657A1 (de) * | 1990-06-11 | 1991-12-12 | Bruker Analytische Messtechnik | Probenkopf fuer kernresonanz-spektrometer |
US5849601A (en) | 1990-12-25 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
KR950013784B1 (ko) | 1990-11-20 | 1995-11-16 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터 |
US5514879A (en) | 1990-11-20 | 1996-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Gate insulated field effect transistors and method of manufacturing the same |
KR950001360B1 (ko) | 1990-11-26 | 1995-02-17 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 전기 광학장치와 그 구동방법 |
US7253437B2 (en) | 1990-12-25 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a thin film transistor |
US5821563A (en) | 1990-12-25 | 1998-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device free from reverse leakage and throw leakage |
US5521107A (en) | 1991-02-16 | 1996-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a field-effect transistor including anodic oxidation of the gate |
EP0499979A3 (en) | 1991-02-16 | 1993-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
USRE36314E (en) | 1991-03-06 | 1999-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode |
JP2794678B2 (ja) | 1991-08-26 | 1998-09-10 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
JP2794499B2 (ja) | 1991-03-26 | 1998-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US5414442A (en) | 1991-06-14 | 1995-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
JP2845303B2 (ja) | 1991-08-23 | 1999-01-13 | 株式会社 半導体エネルギー研究所 | 半導体装置とその作製方法 |
JP2564725B2 (ja) * | 1991-12-24 | 1996-12-18 | 株式会社半導体エネルギー研究所 | Mos型トランジスタの作製方法 |
US5485019A (en) * | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
US5713764A (en) * | 1992-03-16 | 1998-02-03 | Molex Incorporated | Impedance and inductance control in electrical connectors |
WO1994000882A1 (en) * | 1992-06-24 | 1994-01-06 | Seiko Epson Corporation | Thin film transistor, solid-state device, display device, and method for manufacturing thin film transistor |
EP0635890B1 (en) | 1993-02-10 | 2002-05-29 | Seiko Epson Corporation | Active matrix substrate and thin film transistor, and method of its manufacture |
JP3319869B2 (ja) * | 1993-06-24 | 2002-09-03 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
JPH0737994A (ja) | 1993-07-24 | 1995-02-07 | Nec Corp | 半導体装置の製造方法 |
JPH07294961A (ja) * | 1994-04-22 | 1995-11-10 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置の駆動回路および設計方法 |
DE19500380C2 (de) | 1994-05-20 | 2001-05-17 | Mitsubishi Electric Corp | Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür |
JPH08181205A (ja) * | 1994-12-26 | 1996-07-12 | Mitsubishi Electric Corp | 半導体装置の配線構造およびその製造方法 |
US5814529A (en) | 1995-01-17 | 1998-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor |
US6011607A (en) | 1995-02-15 | 2000-01-04 | Semiconductor Energy Laboratory Co., | Active matrix display with sealing material |
JPH08263016A (ja) | 1995-03-17 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置 |
KR100265179B1 (ko) * | 1995-03-27 | 2000-09-15 | 야마자끼 순페이 | 반도체장치와 그의 제작방법 |
JPH0926603A (ja) | 1995-05-08 | 1997-01-28 | Semiconductor Energy Lab Co Ltd | 表示装置 |
KR100338480B1 (ko) * | 1995-08-19 | 2003-01-24 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
JPH09105953A (ja) | 1995-10-12 | 1997-04-22 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
US6900855B1 (en) | 1995-10-12 | 2005-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device having resin black matrix over counter substrate |
JPH09114591A (ja) | 1995-10-12 | 1997-05-02 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及びその表示方法 |
JPH09191111A (ja) * | 1995-11-07 | 1997-07-22 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US5940732A (en) | 1995-11-27 | 1999-08-17 | Semiconductor Energy Laboratory Co., | Method of fabricating semiconductor device |
JPH09171192A (ja) | 1995-12-19 | 1997-06-30 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置及びその製造方 法 |
JP3477301B2 (ja) | 1995-12-19 | 2003-12-10 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型液晶表示装置及びその製造方法 |
TW322591B (ja) | 1996-02-09 | 1997-12-11 | Handotai Energy Kenkyusho Kk | |
JP3647542B2 (ja) | 1996-02-20 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
JP3527009B2 (ja) * | 1996-03-21 | 2004-05-17 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
JPH09298304A (ja) * | 1996-05-08 | 1997-11-18 | Semiconductor Energy Lab Co Ltd | 液晶表示装置の製造方法および半導体装置の製造方法 |
KR100364741B1 (ko) * | 2000-09-28 | 2002-12-16 | 엘지전자 주식회사 | 압축기의 흡입 머플러 |
-
1996
- 1996-03-21 JP JP09200996A patent/JP3527009B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-20 US US08/820,845 patent/US6180982B1/en not_active Expired - Lifetime
-
2000
- 2000-12-26 US US09/749,862 patent/US6498060B2/en not_active Expired - Fee Related
-
2002
- 2002-12-03 US US10/309,488 patent/US6831333B2/en not_active Expired - Lifetime
-
2004
- 2004-10-08 US US10/959,981 patent/US7335950B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7335950B2 (en) | 2008-02-26 |
US20010034087A1 (en) | 2001-10-25 |
US20030119231A1 (en) | 2003-06-26 |
US20050056849A1 (en) | 2005-03-17 |
US6831333B2 (en) | 2004-12-14 |
US6180982B1 (en) | 2001-01-30 |
US6498060B2 (en) | 2002-12-24 |
JPH09260680A (ja) | 1997-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7227229B2 (en) | Active matrix display device comprising an inverter circuit | |
KR100197780B1 (ko) | 트랜지스터 및 반도체 회로 제조 방법 | |
KR100216940B1 (ko) | 반도체 집적회로 및 반도체장치 제작방법 | |
JP3335757B2 (ja) | 陽極酸化方法 | |
JPH1174541A (ja) | ディスプレイ基板の製造方法 | |
JP3527009B2 (ja) | 半導体装置およびその作製方法 | |
JP3865145B2 (ja) | 半導体装置の作製方法 | |
JP2001028448A (ja) | 薄膜トランジスタの作製方法 | |
KR19980080800A (ko) | 반도체 장치, 반도체 장치의 제조 방법 및박막 트랜지스터의 제조 방법 | |
JP3606991B2 (ja) | 被膜作製方法 | |
JP4286738B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
JP3607066B2 (ja) | 半導体集積回路 | |
JP4087363B2 (ja) | 半導体装置 | |
JP4197270B2 (ja) | 半導体集積回路の作製方法 | |
JP3535275B2 (ja) | 半導体装置の作製方法 | |
JP3607186B2 (ja) | アクティブマトリクス型表示装置 | |
JP3181901B2 (ja) | 薄膜トランジスタ | |
KR0185821B1 (ko) | 반도체장치 | |
JP2001168347A (ja) | 半導体集積回路 | |
JP2652366B2 (ja) | 半導体装置とその作製方法 | |
JPH0945793A (ja) | 半導体装置 | |
JPH10294470A (ja) | 半導体装置 | |
JPH08250748A (ja) | 絶縁ゲイト型電界効果半導体装置およびその作製方法 | |
JPH08213636A (ja) | 半導体装置及び電気光学装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040218 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |