JPH09171192A - アクティブマトリクス型液晶表示装置及びその製造方 法 - Google Patents
アクティブマトリクス型液晶表示装置及びその製造方 法Info
- Publication number
- JPH09171192A JPH09171192A JP34922895A JP34922895A JPH09171192A JP H09171192 A JPH09171192 A JP H09171192A JP 34922895 A JP34922895 A JP 34922895A JP 34922895 A JP34922895 A JP 34922895A JP H09171192 A JPH09171192 A JP H09171192A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- liquid crystal
- thin film
- display device
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
Abstract
(57)【要約】
【目的】小型、且つ、信頼性にすぐれたアクティブマト
リクス型液晶表示装置を提供する。 【構成】マトリクス状に配置された複数の画素薄膜トラ
ンジスタと前記画素薄膜トランジスタを駆動する駆動回
路薄膜トランジスタを同一基板上に有し、且つ画素薄膜
トランジスタおよび駆動回路薄膜トランジスタが直接
に、又は薄膜を介して液晶材に接しているアクティブマ
トリクス型液晶表示装置において、基板端面のうち少な
くとも１つは、対向基板と同一位置で分断され、且つそ
の分断端面に非導電性または弱導電性の材料を塗布また
は接着して、薄膜トランジスタが静電破壊されることを
防止する。
リクス型液晶表示装置を提供する。 【構成】マトリクス状に配置された複数の画素薄膜トラ
ンジスタと前記画素薄膜トランジスタを駆動する駆動回
路薄膜トランジスタを同一基板上に有し、且つ画素薄膜
トランジスタおよび駆動回路薄膜トランジスタが直接
に、又は薄膜を介して液晶材に接しているアクティブマ
トリクス型液晶表示装置において、基板端面のうち少な
くとも１つは、対向基板と同一位置で分断され、且つそ
の分断端面に非導電性または弱導電性の材料を塗布また
は接着して、薄膜トランジスタが静電破壊されることを
防止する。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置に関するものであり、特に、小型
化、高信頼性化を図るアクティブマトリクス型液晶表示
装置に関するものである。
クス型液晶表示装置に関するものであり、特に、小型
化、高信頼性化を図るアクティブマトリクス型液晶表示
装置に関するものである。
【０００２】
【従来の技術】アクティブマトリクス型表示装置は、表
示媒体として液晶が用いられ、マトリクスの各交差部に
画素が配置され、すべての画素にはスイッチング用の素
子が設けられている。画素情報はスイッチング素子のオ
ン／オフによって制御される。スイッチング素子とし
て、特に三端子素子、即ちゲート、ソース、ドレインを
有する薄膜トランジスタが用いられている。以下、薄膜
トランジスタをＴＦＴとも称する。
示媒体として液晶が用いられ、マトリクスの各交差部に
画素が配置され、すべての画素にはスイッチング用の素
子が設けられている。画素情報はスイッチング素子のオ
ン／オフによって制御される。スイッチング素子とし
て、特に三端子素子、即ちゲート、ソース、ドレインを
有する薄膜トランジスタが用いられている。以下、薄膜
トランジスタをＴＦＴとも称する。
【０００３】なお、マトリクスにおける行には、当該行
に平行に配置された走査線（ゲート線）が当該行の薄膜
トランジスタのゲート電極に接続され、列には当該行に
平行に配置された信号線（ソース線）が当該列のＴＦＴ
のソース（もしくはドレイン）電極に接続されている。
さらに、走査線を駆動する走査線駆動回路と、信号線を
駆動する信号線駆動回路か設けられている。
に平行に配置された走査線（ゲート線）が当該行の薄膜
トランジスタのゲート電極に接続され、列には当該行に
平行に配置された信号線（ソース線）が当該列のＴＦＴ
のソース（もしくはドレイン）電極に接続されている。
さらに、走査線を駆動する走査線駆動回路と、信号線を
駆動する信号線駆動回路か設けられている。
【０００４】図２に示すのはアクティブマトリクス型液
晶表示装置の第１の従来例である。図２に示すように、
アクティブマトリクス型液晶表示装置において、画素マ
トリクスに対して、上方には、信号線を駆動する信号線
駆動回路か配置され、左方には、走査線を駆動するため
の走査線駆動回路が配置されている。
晶表示装置の第１の従来例である。図２に示すように、
アクティブマトリクス型液晶表示装置において、画素マ
トリクスに対して、上方には、信号線を駆動する信号線
駆動回路か配置され、左方には、走査線を駆動するため
の走査線駆動回路が配置されている。
【０００５】図２の断面図を図３に示す。図３に示すよ
うに、画素ＴＦＴは液晶材に囲まれており、液晶材はＴ
ＦＴ側基板と対向基板の間に挟持されている。他方、信
号線駆動回路および走査線駆動回路は薄い酸化膜もしく
は窒化膜によって保護されているのみである。従って、
これらの駆動回路を構成するＴＦＴは液晶材内部の画素
ＴＦＴに比較して、周囲環境が不利な状態におかれてい
る。
うに、画素ＴＦＴは液晶材に囲まれており、液晶材はＴ
ＦＴ側基板と対向基板の間に挟持されている。他方、信
号線駆動回路および走査線駆動回路は薄い酸化膜もしく
は窒化膜によって保護されているのみである。従って、
これらの駆動回路を構成するＴＦＴは液晶材内部の画素
ＴＦＴに比較して、周囲環境が不利な状態におかれてい
る。
【０００６】上記の問題点を解消するために、長時間の
信頼性確保を目的として、画素ＴＦＴのみでなく、信号
線駆動回路および走査線駆動回路を液晶材中に配置する
ことにより、表示装置の信頼性をより高めた構造が考案
されている。
信頼性確保を目的として、画素ＴＦＴのみでなく、信号
線駆動回路および走査線駆動回路を液晶材中に配置する
ことにより、表示装置の信頼性をより高めた構造が考案
されている。
【０００７】図４に示すのは、上記対策を施した第２の
従来例である。第２の従来例では、信号線駆動回路、及
び走査線駆動回路の外側にシール材等の封止材が配置さ
れているため、画素ＴＦＴと共に、駆動回路ＴＦＴも液
晶材に取り囲まれている。更に、液晶表示装置を小型化
するために、対向基板の端面とＴＦＴ基板の端面とが３
方向、図４においては、上端面、下端面及び右端面とが
合致されている。
従来例である。第２の従来例では、信号線駆動回路、及
び走査線駆動回路の外側にシール材等の封止材が配置さ
れているため、画素ＴＦＴと共に、駆動回路ＴＦＴも液
晶材に取り囲まれている。更に、液晶表示装置を小型化
するために、対向基板の端面とＴＦＴ基板の端面とが３
方向、図４においては、上端面、下端面及び右端面とが
合致されている。
【０００８】
【発明が解決しようとする課題】しかしながら、以上で
説明した第１、第２の従来例では以下のような問題点が
あった。図５に示すように、従来のアクティブマトリク
ス型液晶表示装置において、ＴＦＴ素子の静電気による
破壊を防止するために、画素マトリクスの周囲にショー
トリングを形成している。ショートリングにより、画素
ＴＦＴに接続された信号線、走査線全てがショートされ
るため、液晶表示装置の製造工程、特にラビング工程等
において発生する静電気が、画素ＴＦＴの端子間に印加
されることが防止される。
説明した第１、第２の従来例では以下のような問題点が
あった。図５に示すように、従来のアクティブマトリク
ス型液晶表示装置において、ＴＦＴ素子の静電気による
破壊を防止するために、画素マトリクスの周囲にショー
トリングを形成している。ショートリングにより、画素
ＴＦＴに接続された信号線、走査線全てがショートされ
るため、液晶表示装置の製造工程、特にラビング工程等
において発生する静電気が、画素ＴＦＴの端子間に印加
されることが防止される。
【０００９】図２、図３に示す第１の従来例において
は、ショートリングは液晶表示装置の製造工程の最後に
おいて、レーザー等を用いて、ガラス基板と共に切断を
行うのが一般的である。
は、ショートリングは液晶表示装置の製造工程の最後に
おいて、レーザー等を用いて、ガラス基板と共に切断を
行うのが一般的である。
【００１０】しかしながら、第２の従来例では、液晶表
示装置の大きさをできるだけ小さくするため、対向基板
とＴＦＴ基板は端子を引き出さない３方向（図４におい
て、基板の上端面、下端面及び右端面）において、同一
端面にて切断することが望ましい。したがって、最終工
程にてレーザーでショートリングを切断するのは困難を
伴う。即ち、基板と同時にショートリングを同一端面で
切断するので、図６に示すように、切断後に基板の端面
が外部に露出されてしまう。基板の分断後の工程におい
て、この端面に静電気が発生すると、内部の画素ＴＦＴ
を破壊して、表示装置を不良にしてしまうという問題点
があった。
示装置の大きさをできるだけ小さくするため、対向基板
とＴＦＴ基板は端子を引き出さない３方向（図４におい
て、基板の上端面、下端面及び右端面）において、同一
端面にて切断することが望ましい。したがって、最終工
程にてレーザーでショートリングを切断するのは困難を
伴う。即ち、基板と同時にショートリングを同一端面で
切断するので、図６に示すように、切断後に基板の端面
が外部に露出されてしまう。基板の分断後の工程におい
て、この端面に静電気が発生すると、内部の画素ＴＦＴ
を破壊して、表示装置を不良にしてしまうという問題点
があった。
【００１１】
【課題を解決するための手段】上述の問題点を解消する
ために、本発明に係るアクティブマトリクス型液晶表示
装置の製造方法は、以下の手段を有する。マトリクス状
に配置された複数の画素薄膜トランジスタと、該画素薄
膜トランジスタを駆動する駆動回路薄膜トランジスタを
同一基板上に有し、且つ前記画素薄膜トランジスタ、及
び前記駆動回路薄膜トランジスタが直接に、又は薄膜を
介して液晶材に接しているアクティブマトリクス型液晶
表示装置の製造方法において、前記基板端面のうち少な
くとも１つを、対向基板と同一位置で分断する工程と、
該工程により分断された前記基板の端面に、非導電性又
は弱導電性の材料を塗布又は接着する工程と、を有する
ことを特徴とする。
ために、本発明に係るアクティブマトリクス型液晶表示
装置の製造方法は、以下の手段を有する。マトリクス状
に配置された複数の画素薄膜トランジスタと、該画素薄
膜トランジスタを駆動する駆動回路薄膜トランジスタを
同一基板上に有し、且つ前記画素薄膜トランジスタ、及
び前記駆動回路薄膜トランジスタが直接に、又は薄膜を
介して液晶材に接しているアクティブマトリクス型液晶
表示装置の製造方法において、前記基板端面のうち少な
くとも１つを、対向基板と同一位置で分断する工程と、
該工程により分断された前記基板の端面に、非導電性又
は弱導電性の材料を塗布又は接着する工程と、を有する
ことを特徴とする。
【００１２】
【発明の実施の形態】上記の構成を利用することによっ
て得られるアクティブマトリクス型液晶表示装置の具体
的な構成を図１に示す。図１において、ＴＦＴ基板上に
は、マトリクス状に配置された複数の画素ＴＦＴと、画
素ＴＦＴを駆動する駆動回路薄膜トランジスタが形成さ
れている。対向基板とＴＦＴ基板間には、封止材により
液晶材が封止され、画素ＴＦＴと共に、駆動回路ＴＦＴ
は液晶材内部に存在しているため、駆動回路ＴＦＴを保
護することができる。
て得られるアクティブマトリクス型液晶表示装置の具体
的な構成を図１に示す。図１において、ＴＦＴ基板上に
は、マトリクス状に配置された複数の画素ＴＦＴと、画
素ＴＦＴを駆動する駆動回路薄膜トランジスタが形成さ
れている。対向基板とＴＦＴ基板間には、封止材により
液晶材が封止され、画素ＴＦＴと共に、駆動回路ＴＦＴ
は液晶材内部に存在しているため、駆動回路ＴＦＴを保
護することができる。
【００１３】また、本発明では、対向基板、ＴＦＴ基板
を整形するために、これらの基板を切断した後に、分断
端面が外部と接触しないように、ショートリング分断端
面に非導電性または弱導電性の樹脂を塗布している。こ
れにより、画素ＴＦＴに接続されているバスラインを外
部から遮蔽することができるので、画素ＴＦＴが静電破
壊されるのを防止することができる。
を整形するために、これらの基板を切断した後に、分断
端面が外部と接触しないように、ショートリング分断端
面に非導電性または弱導電性の樹脂を塗布している。こ
れにより、画素ＴＦＴに接続されているバスラインを外
部から遮蔽することができるので、画素ＴＦＴが静電破
壊されるのを防止することができる。
【００１４】
【実施例】以下、図示の実施例１、２に基づいて、本発
明に係るアクティブマトリクス回路を用いた液晶表示装
置の基板の作製方法を説明をする。
明に係るアクティブマトリクス回路を用いた液晶表示装
置の基板の作製方法を説明をする。
【００１５】〔実施例１〕 本実施例のモノリシック型
アクティブマトリクス回路を得る製作工程について、図
７を用いて説明する。この工程は低温ポリシリコンプロ
セスのものである。図７の左側に駆動回路のＴＦＴの作
製工程を、右側にアクティブマトリクス回路のＴＦＴの
作製工程をそれぞれ示す。
アクティブマトリクス回路を得る製作工程について、図
７を用いて説明する。この工程は低温ポリシリコンプロ
セスのものである。図７の左側に駆動回路のＴＦＴの作
製工程を、右側にアクティブマトリクス回路のＴＦＴの
作製工程をそれぞれ示す。
【００１６】図７（Ａ）に示すように、ガラス基板（７
０１）上に下地酸化膜（７０２）として厚さ１０００〜
３０００Ａの酸化珪素膜を形成した。この酸化珪素膜の
形成方法としては、酸素雰囲気中でのスパッタ法やプラ
ズマＣＶＤ法を用いれば良い。その後、プラズマＣＶＤ
法やＬＰＣＶＤ法によってアモルファスのシリコン膜を
３００〜１５００Åの厚さ、好ましくは５００〜１００
０Åの厚さに形成する。
０１）上に下地酸化膜（７０２）として厚さ１０００〜
３０００Ａの酸化珪素膜を形成した。この酸化珪素膜の
形成方法としては、酸素雰囲気中でのスパッタ法やプラ
ズマＣＶＤ法を用いれば良い。その後、プラズマＣＶＤ
法やＬＰＣＶＤ法によってアモルファスのシリコン膜を
３００〜１５００Åの厚さ、好ましくは５００〜１００
０Åの厚さに形成する。
【００１７】そして、５００℃以上、好ましくは、５０
０〜６００℃の温度で熱アニールを行い、アモルファス
シリコン膜を結晶化させる。もしくは、結晶性を高め
る。なお、熱アニールによる結晶化終了後、光（レーザ
ー等）アニールをおこなって、さらに結晶化を高めても
よい。また、熱アニールによる結晶化の際に特開平６−
２４４１０３、同６−２４４１０４に記述されているよ
うに、ニッケル等のシリコンの結晶化を促進させる元素
（触媒元素）を添加しても良い。
０〜６００℃の温度で熱アニールを行い、アモルファス
シリコン膜を結晶化させる。もしくは、結晶性を高め
る。なお、熱アニールによる結晶化終了後、光（レーザ
ー等）アニールをおこなって、さらに結晶化を高めても
よい。また、熱アニールによる結晶化の際に特開平６−
２４４１０３、同６−２４４１０４に記述されているよ
うに、ニッケル等のシリコンの結晶化を促進させる元素
（触媒元素）を添加しても良い。
【００１８】次に、結晶化されたシリコン膜を島状にエ
ッチングして、駆動回路のＴＦＴの活性層（７０３）
（Ｐチャネル型ＴＦＴ用）、活性層（７０４）（Ｎチャ
ネル型ＴＦＴ用）と、マトリクス回路のＴＦＴ（画素Ｔ
ＦＴ）の活性層（７０５）をそれぞれ形成する。さら
に、酸素雰囲気中でのスパッタ法によって、厚さ５００
〜２０００Åの酸化珪素のゲート絶縁膜（７０６）を形
成する。ゲート絶縁膜（７０６）の形成方法としては、
プラズマＣＶＤ法を用いてもよい。プラズマＣＶＤ法に
よって酸化珪素膜を形成する場合には、原料ガスとし
て、一酸化二窒素（Ｎ2Ｏ）もしくは酸素（Ｏ2 ）とモ
ンシラン（ＳｉＨ4 ）を用いることが好ましかった。
ッチングして、駆動回路のＴＦＴの活性層（７０３）
（Ｐチャネル型ＴＦＴ用）、活性層（７０４）（Ｎチャ
ネル型ＴＦＴ用）と、マトリクス回路のＴＦＴ（画素Ｔ
ＦＴ）の活性層（７０５）をそれぞれ形成する。さら
に、酸素雰囲気中でのスパッタ法によって、厚さ５００
〜２０００Åの酸化珪素のゲート絶縁膜（７０６）を形
成する。ゲート絶縁膜（７０６）の形成方法としては、
プラズマＣＶＤ法を用いてもよい。プラズマＣＶＤ法に
よって酸化珪素膜を形成する場合には、原料ガスとし
て、一酸化二窒素（Ｎ2Ｏ）もしくは酸素（Ｏ2 ）とモ
ンシラン（ＳｉＨ4 ）を用いることが好ましかった。
【００１９】その後、厚さ２０００〜６０００Åのアル
ミニウムをスパッタ法によって、基板全面に形成する。
そしてこれをエッチングしてゲート電極（７０７、７０
８、７０９）を形成する。ここで、その後の熱プロセス
によってヒロックが発生するのを防止するために、アル
ミニウムにはシリコンまたはスカンジウム、パラジウム
などを含有するものを用いても良い。（図７（Ａ））
ミニウムをスパッタ法によって、基板全面に形成する。
そしてこれをエッチングしてゲート電極（７０７、７０
８、７０９）を形成する。ここで、その後の熱プロセス
によってヒロックが発生するのを防止するために、アル
ミニウムにはシリコンまたはスカンジウム、パラジウム
などを含有するものを用いても良い。（図７（Ａ））
【００２０】次に、このアルミニウムから成るゲート電
極（７０７、７０８、７０９）を陽極酸化する。陽極酸
化によって、ゲート電極（７０７、７０８、７０９）表
面は、それぞれ酸化アルミニウム（７１０、７１１、７
１２）となり、絶縁物としての効果を有する様になる。
（図７（Ｂ））
極（７０７、７０８、７０９）を陽極酸化する。陽極酸
化によって、ゲート電極（７０７、７０８、７０９）表
面は、それぞれ酸化アルミニウム（７１０、７１１、７
１２）となり、絶縁物としての効果を有する様になる。
（図７（Ｂ））
【００２１】次に、Ｐチャネル型ＴＦＴの活性層（７０
３）を覆うフォトレジストのマスク（７１３）、を形成
する。そしてイオンドーピング法によってフォスフィン
をドーピングガスに使用して、活性層（７０４、７０
５）に燐を注入する。ドーズ量は１×１０12〜５×１０
13原子／ｃｍ2 とする。この結果として、活性層（７０
４、７０５）に強いＮ型領域（ソース、ドレイン）（７
１４、７１５）が形成される。（図７（Ｃ））
３）を覆うフォトレジストのマスク（７１３）、を形成
する。そしてイオンドーピング法によってフォスフィン
をドーピングガスに使用して、活性層（７０４、７０
５）に燐を注入する。ドーズ量は１×１０12〜５×１０
13原子／ｃｍ2 とする。この結果として、活性層（７０
４、７０５）に強いＮ型領域（ソース、ドレイン）（７
１４、７１５）が形成される。（図７（Ｃ））
【００２２】次に、Ｎチャネル型ＴＦＴの活性層（７０
４）、及び画素ＴＦＴの活性層（７０５）を覆うフォト
レジストのマスク（７１６）を形成する。そして再びイ
オンドーピング法によってジボラン（Ｂ2Ｈ6）をドーピ
ングガスに使用して、活性層（７０３）にホウ素を注入
する。ドーズ量は５×１０14〜８×１０15原子／ｃｍ2
とする。この結果として、活性層（７０３）に強いＰ型
領域（７１７）が形成される。以上のドーピングによ
り、強いＮ型領域（ソース、ドレイン）（７１４、７１
５）、強いＰ型領域（ソース、ドレイン）（７１７）が
それぞれ形成される。（図７（Ｄ））
４）、及び画素ＴＦＴの活性層（７０５）を覆うフォト
レジストのマスク（７１６）を形成する。そして再びイ
オンドーピング法によってジボラン（Ｂ2Ｈ6）をドーピ
ングガスに使用して、活性層（７０３）にホウ素を注入
する。ドーズ量は５×１０14〜８×１０15原子／ｃｍ2
とする。この結果として、活性層（７０３）に強いＰ型
領域（７１７）が形成される。以上のドーピングによ
り、強いＮ型領域（ソース、ドレイン）（７１４、７１
５）、強いＰ型領域（ソース、ドレイン）（７１７）が
それぞれ形成される。（図７（Ｄ））
【００２３】その後、４５０〜８５０で０．５〜３時間
の熱アニールを施すことにより、ドーピング不純物を活
性化させると共に、ドーピングによるダメージを回復せ
しめて、シリコンの結晶性を回復させる。
の熱アニールを施すことにより、ドーピング不純物を活
性化させると共に、ドーピングによるダメージを回復せ
しめて、シリコンの結晶性を回復させる。
【００２４】図８（Ａ）に示すように、アニール終了
後、全面に層間絶縁物（７１８）として、プラズマＣＶ
Ｄ法によって酸化珪素膜を厚さ３０００〜６０００Å形
成した。層間絶縁物（７１８）は窒化珪素膜の単層膜、
或いは酸化珪素膜と窒化珪素膜の多層膜であってもよ
い。そして、層間絶縁物（７１８）をウエットエッチン
グ法またはドライエッチング法によって、エッチングし
て、ソース／ドレインにコンタクトホールを形成する。
後、全面に層間絶縁物（７１８）として、プラズマＣＶ
Ｄ法によって酸化珪素膜を厚さ３０００〜６０００Å形
成した。層間絶縁物（７１８）は窒化珪素膜の単層膜、
或いは酸化珪素膜と窒化珪素膜の多層膜であってもよ
い。そして、層間絶縁物（７１８）をウエットエッチン
グ法またはドライエッチング法によって、エッチングし
て、ソース／ドレインにコンタクトホールを形成する。
【００２５】そして、スパッタ法によって厚さ２０００
〜６０００Åのアルミニウム膜、もしくはチタンとアル
ミニウムの多層膜を形成する。これをエッチングして、
周辺回路の電極・配線（７１９、７２０、７２１）、お
よび画素ＴＦＴの電極・配線（７２２、７２３）をそれ
ぞれ形成する。（図８（Ａ））
〜６０００Åのアルミニウム膜、もしくはチタンとアル
ミニウムの多層膜を形成する。これをエッチングして、
周辺回路の電極・配線（７１９、７２０、７２１）、お
よび画素ＴＦＴの電極・配線（７２２、７２３）をそれ
ぞれ形成する。（図８（Ａ））
【００２６】さらに、プラズマＣＶＤ法によって、厚さ
１０００〜３０００Åの窒化珪素膜（７２４）をパッシ
ベーション膜として形成し、これをエッチングして、画
素ＴＦＴの電極（７２３）に達するコンタクトホールを
形成する。最後に、スパッタ法で成膜した厚さ５００〜
１５００ÅのＩＴＯ（インジウム錫酸化物）膜をエッチ
ングして、画素電極（７２５）を形成した。このように
して、周辺駆動回路とアクティブマトリクス回路が一体
的に形成される。（図８（Ｂ））
１０００〜３０００Åの窒化珪素膜（７２４）をパッシ
ベーション膜として形成し、これをエッチングして、画
素ＴＦＴの電極（７２３）に達するコンタクトホールを
形成する。最後に、スパッタ法で成膜した厚さ５００〜
１５００ÅのＩＴＯ（インジウム錫酸化物）膜をエッチ
ングして、画素電極（７２５）を形成した。このように
して、周辺駆動回路とアクティブマトリクス回路が一体
的に形成される。（図８（Ｂ））
【００２７】次に、アクティブマトリクス型液晶表示装
置の組立工程を以下に説明する。ＴＦＴ基板、対向基板
を洗浄し、薬液等を十分に洗浄する。
置の組立工程を以下に説明する。ＴＦＴ基板、対向基板
を洗浄し、薬液等を十分に洗浄する。
【００２８】次に、配向膜をＴＦＴ基板、対向基板に付
着させる。配向膜にはある一定の溝が刻まれ、その溝に
沿って液晶分子が均一に配列する。配向膜の材料にはブ
チルセルソングかｎ−メチルピロリドンといった溶媒に
溶媒の約１０重量％のポリイミドを溶解したものを用い
る。これをポリイミドワニスと呼ぶ。ポリイミドワニス
はフレキソ印刷装置によって印刷する。
着させる。配向膜にはある一定の溝が刻まれ、その溝に
沿って液晶分子が均一に配列する。配向膜の材料にはブ
チルセルソングかｎ−メチルピロリドンといった溶媒に
溶媒の約１０重量％のポリイミドを溶解したものを用い
る。これをポリイミドワニスと呼ぶ。ポリイミドワニス
はフレキソ印刷装置によって印刷する。
【００２９】そして、ＴＦＴ基板、対向基板の両基板に
付着した配向膜を加熱して、硬化させる。これをベーク
とよび、最高温度約３００℃の熱風を送り加熱し、ポリ
イミドワニスを焼成、硬化させるものである。その次に
ラビング工程を行う。配向膜の付着したガラス基板を毛
足の長さ２〜３ｍｍのバフ布（レイヨン、ナイロン等の
繊維）で一定方向にこすり、微細な溝を形成する。
付着した配向膜を加熱して、硬化させる。これをベーク
とよび、最高温度約３００℃の熱風を送り加熱し、ポリ
イミドワニスを焼成、硬化させるものである。その次に
ラビング工程を行う。配向膜の付着したガラス基板を毛
足の長さ２〜３ｍｍのバフ布（レイヨン、ナイロン等の
繊維）で一定方向にこすり、微細な溝を形成する。
【００３０】そして、ＴＦＴ基板もしくは対向基板のい
ずれかに、ポリマー系、ガラス系、シリカ系等の球のス
ペーサを散布する。スペーサの散布の方式としては、純
水、アルコール等の溶媒にスペーサをまぜ、ガラス基板
上に散布するウエット方式を採用することかできる。或
いは、溶媒を一切使用せずスペーサを散布するドライ方
式を採用することができる。
ずれかに、ポリマー系、ガラス系、シリカ系等の球のス
ペーサを散布する。スペーサの散布の方式としては、純
水、アルコール等の溶媒にスペーサをまぜ、ガラス基板
上に散布するウエット方式を採用することかできる。或
いは、溶媒を一切使用せずスペーサを散布するドライ方
式を採用することができる。
【００３１】その次に、ＴＦＴ基板の画素部の外枠に封
止材を塗布する。封止材塗布にはＴＦＴ基板と対向基板
を接着する目的と、注入した液晶材が外部に流出するの
を防ぐ目的がある。封止材の材料はエポキシ樹脂とフェ
ノール硬化材をエチルセルソルブの溶媒に溶かしたもの
が使用される。封止材塗布後に２枚のガラス基板の張り
合わせを行う。方法は約１６０℃の高温プレスによっ
て、約３時間で封止材を硬化する加熱硬化方式をとる。
止材を塗布する。封止材塗布にはＴＦＴ基板と対向基板
を接着する目的と、注入した液晶材が外部に流出するの
を防ぐ目的がある。封止材の材料はエポキシ樹脂とフェ
ノール硬化材をエチルセルソルブの溶媒に溶かしたもの
が使用される。封止材塗布後に２枚のガラス基板の張り
合わせを行う。方法は約１６０℃の高温プレスによっ
て、約３時間で封止材を硬化する加熱硬化方式をとる。
【００３２】次に、ＴＦＴ基板と対向基板を張り合わ
せ、液晶注入口より液晶材をいれて、液晶材注入口を封
止する。封止が終了したのち、表示装置の３方向（図２
における上側、下側、右側）の分断面において、ガラス
切りにより、ＴＦＴ基板、対向基板を同一分断面にて切
断する。
せ、液晶注入口より液晶材をいれて、液晶材注入口を封
止する。封止が終了したのち、表示装置の３方向（図２
における上側、下側、右側）の分断面において、ガラス
切りにより、ＴＦＴ基板、対向基板を同一分断面にて切
断する。
【００３３】そして、その分断面に非導電性又は弱導電
性の樹脂材料を塗布する。例えば、エポキシ樹脂を塗布
する。以上の工程を経て図１に示す液晶表示装置が完成
される。
性の樹脂材料を塗布する。例えば、エポキシ樹脂を塗布
する。以上の工程を経て図１に示す液晶表示装置が完成
される。
【００３４】〔実施例２〕 図９に本発明の第２の実施
例を示す。この例では、薄膜トランジスタで構成された
駆動回路を制御する制御回路を封止材の下に配置して、
実装面積の縮小、信頼性の向上をはかっている。制御回
路は通常単結晶シリコンチップによって構成され、その
厚みは液晶材の厚さにくらべて大きいため、そのまま封
止材にいれることはできない。よって本実施例では、図
９に示すように、制御回路の厚みが基板間隔よりも突出
している長さだけ、対向基板の厚さをその部分だけ薄く
することにより、対応をおこなっている。
例を示す。この例では、薄膜トランジスタで構成された
駆動回路を制御する制御回路を封止材の下に配置して、
実装面積の縮小、信頼性の向上をはかっている。制御回
路は通常単結晶シリコンチップによって構成され、その
厚みは液晶材の厚さにくらべて大きいため、そのまま封
止材にいれることはできない。よって本実施例では、図
９に示すように、制御回路の厚みが基板間隔よりも突出
している長さだけ、対向基板の厚さをその部分だけ薄く
することにより、対応をおこなっている。
【００３５】なお、対向基板の厚さを薄くする代わり
に、ＴＦＴ基板の厚さを薄くしてもよい。或いは対向基
板とＴＦＴ基板双方の厚さを薄くしてもよい。
に、ＴＦＴ基板の厚さを薄くしてもよい。或いは対向基
板とＴＦＴ基板双方の厚さを薄くしてもよい。
【００３６】ここで、前述した駆動回路を制御する制御
回路はＴＦＴ基板上にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｒａ
ｓｓ）で実装する。ＣＯＧ方式としては、制御回路チッ
プの裏面をＴＦＴ基板に張り付け、ワイヤーボンディン
グでＴＦＴ基板上の配線と電気接続をとるワイヤーボン
ディング方式と、チップを裏返してチップ上のパッドと
ＴＦＴ基板上の配線を導電ペースト等で接続するフェー
スダウン方式とがあるが、いずれの方式を採用してもか
まわない。
回路はＴＦＴ基板上にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｒａ
ｓｓ）で実装する。ＣＯＧ方式としては、制御回路チッ
プの裏面をＴＦＴ基板に張り付け、ワイヤーボンディン
グでＴＦＴ基板上の配線と電気接続をとるワイヤーボン
ディング方式と、チップを裏返してチップ上のパッドと
ＴＦＴ基板上の配線を導電ペースト等で接続するフェー
スダウン方式とがあるが、いずれの方式を採用してもか
まわない。
【００３７】また、ＴＦＴ基板、対向基板の一部を薄化
する方法としては、対向基板のあらかじめ該当する箇所
を機械的に削り取ってもかまわないし、もしくは、化学
的にその場所をエッチングしても良い。
する方法としては、対向基板のあらかじめ該当する箇所
を機械的に削り取ってもかまわないし、もしくは、化学
的にその場所をエッチングしても良い。
【００３８】
【発明の効果】以上述べたように、本発明では、画素Ｔ
ＦＴのみならず、駆動回路ＴＦＴを液晶内に封止したた
め、駆動回路ＴＦＴの耐温性や耐汚染性を向上すること
ができる。また、アクティブマトリクス型液晶表示デバ
イスの小型化をはかることができる。
ＦＴのみならず、駆動回路ＴＦＴを液晶内に封止したた
め、駆動回路ＴＦＴの耐温性や耐汚染性を向上すること
ができる。また、アクティブマトリクス型液晶表示デバ
イスの小型化をはかることができる。
【００３９】更に、基板の分断端面に非導電性又は弱導
電性の材料を塗布する、又は接着することにより、信頼
性、特に静電気破壊に対する信頼性を向上することがで
きる。
電性の材料を塗布する、又は接着することにより、信頼
性、特に静電気破壊に対する信頼性を向上することがで
きる。
【００４０】また、本発明では、ＴＦＴ基板又は／及び
画素基板の厚さを部分的に薄くすることにより、駆動回
路の制御回路等の必要とする回路全てを１対の基板間に
配置することができ、かつ、これらの回路を液晶材中に
封止するようにしたため、アクティブマトリクス表示装
置を小型化できると共に、信頼性を向上することができ
る。
画素基板の厚さを部分的に薄くすることにより、駆動回
路の制御回路等の必要とする回路全てを１対の基板間に
配置することができ、かつ、これらの回路を液晶材中に
封止するようにしたため、アクティブマトリクス表示装
置を小型化できると共に、信頼性を向上することができ
る。
【図１】本発明のアクティブマトリクス型表示装置の断
面図。
面図。
【図２】第１の従来例のアクティブマトリクス型液晶表
示装置の概略構成図。
示装置の概略構成図。
【図３】第１の従来例のアクティブマトリクス型液晶表
示装置の断面図。
示装置の断面図。
【図４】第２の従来例のアクティブマトリクス型液晶表
示装置の構成図。
示装置の構成図。
【図５】従来例のアクティブマトリクス型液晶表示装置
のショートリングの構成図。
のショートリングの構成図。
【図６】第２の従来例のアクティブマトリクス型液晶表
示装置の断面図。
示装置の断面図。
【図７】第１の実施例のモノリシック型アクティブマト
リクス回路の作製工程を説明する断面図。
リクス回路の作製工程を説明する断面図。
【図８】第１の実施例のモノリシック型アクティブマト
リクス回路の作製工程を説明する断面図。
リクス回路の作製工程を説明する断面図。
【図９】第２の実施例のアクティブマトリクス型液晶表
示装置の断面図。
示装置の断面図。
７０１ ガラス基板 ７０２ 下地酸化珪素膜 ７０３〜７０５ シリコン活性層 ７０６ ゲート絶縁膜 ７０７〜７０９ ゲート端子 ７１０〜７１２ 陽極酸化膜 ７１３、７１６ フォトレジスト ７１４、７１５ 強いＮ型領域（ソース、ド
レイン） ７１７ 強いＰ型領域（ソース、ド
レイン） ７１８、７２４ 層間絶縁膜 ７１９〜７２３ Ａｌ電極 ７２５ 画素透明電極
レイン） ７１７ 強いＰ型領域（ソース、ド
レイン） ７１８、７２４ 層間絶縁膜 ７１９〜７２３ Ａｌ電極 ７２５ 画素透明電極
Claims (12)
- 【請求項１】マトリクス状に配置された複数の画素薄膜
トランジスタと、該画素薄膜トランジスタを駆動する駆
動回路薄膜トランジスタとを同一基板上に有し、且つ、
前記画素薄膜トランジスタと前記駆動回路薄膜トランジ
スタとが直接に又は薄膜を介して、液晶材に接している
アクティブマトリクス型液晶表示装置において、 前記基板端面のうち少なくとも１つは対向基板と同一位
置で分断され、且つ、その分断端面に非導電性又は弱導
電性の材料が塗布又は接着されていることを特徴とする
アクティブマトリクス型液晶表示装置。 - 【請求項２】請求項１において、 前記非導電性又は弱
導電性の材料が塗布又は接着された分断端面は、前記画
素ＴＦＴの配列方向に対して、平行または垂直であるこ
とを特徴とするアクティブマトリクス型液晶表示装置。 - 【請求項３】請求項１において、薄膜トランジスタで構
成された駆動回路を制御する制御回路が基板上に実装さ
れ、 且つ、前記制御回路は前記基板上の前記液晶材の封止材
中に封入されていることを特徴とするアクティブマトリ
クス型表示装置。 - 【請求項４】請求項１において、薄膜トランジスタで構
成された駆動回路を制御する制御回路を実装するため
に、薄膜トランジスタの配置された基板の前記制御回路
の実装位置の厚さを薄くしたことを特徴とするアクティ
ブマトリクス型液晶表示装置。 - 【請求項５】請求項１において、薄膜トランジスタで構
成された駆動回路を制御する制御回路を実装するため
に、薄膜トランジスタが配置された基板に対向する基板
の前記制御回路の実装位置の厚さを薄くしたことを特徴
とするアクティブマトリクス型液晶表示装置。 - 【請求項６】請求項３〜５において、前記制御回路は、
ＣＯＧ（Ｃｈｉｐ ＯｎＧｌａｓｓ）法により、前記基
板上に実装されていることを特徴とするアクティブマト
リクス型液晶表示装置。 - 【請求項７】マトリクス状に配置された複数の画素薄膜
トランジスタと、該画素薄膜トランジスタを駆動する駆
動回路薄膜トランジスタを同一基板上に有し、且つ前記
画素薄膜トランジスタ、及び前記駆動回路薄膜トランジ
スタが直接に又は薄膜を介して液晶材に接しているアク
ティブマトリクス型液晶表示装置の製造方法において、 前記基板端面のうち少なくとも１つを、対向基板と同一
位置で分断する工程と、 該工程により分断された前記基板の端面に、非導電性又
は弱導電性の材料を塗布又は接着する工程と、 を有することを特徴とするアクティブマトリクス型液晶
表示装置の製造方法。 - 【請求項８】請求項７において、前記分断工程におい
て、前記基板の分断面が画素ＴＦＴが配列された方向に
対して、平行または垂直になるように分断することを特
徴とするアクティブマトリクス型液晶表示装置の製造方
法。 - 【請求項９】請求項７において、薄膜トランジスタで構
成された駆動回路を制御する制御回路を、前記基板上の
液晶の封止材中に封入する工程を有することを特徴とす
るアクティブマトリクス型表示装置の製造方法。 - 【請求項１０】請求項７において、薄膜トランジスタで
構成された駆動回路を制御する制御回路を実装するため
に、薄膜トランジスタが配置された基板の前記制御回路
の実装位置を薄くする工程を有することを特徴とするア
クティブマトリクス型液晶表示装置の製造方法。 - 【請求項１１】請求項７において、薄膜トランジスタで
構成された駆動回路を制御する制御回路を実装するため
に、薄膜トランジスタが配置された基板に対向する基板
の前記制御回路の実装位置を薄くする工程を有すること
を特徴とするアクティブマトリクス型液晶表示装置の製
造方法。 - 【請求項１２】請求項９〜１１において、前記制御回路
をＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法で、前記基
板上に実装する工程を有することを特徴とするアクティ
ブマトリクス型液晶表示装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34922895A JPH09171192A (ja) | 1995-12-19 | 1995-12-19 | アクティブマトリクス型液晶表示装置及びその製造方 法 |
| KR1019960071117A KR100425874B1 (ko) | 1995-12-19 | 1996-12-19 | 능동매트릭스액정디스플레이및그제조방법 |
| US08/770,792 US7023518B1 (en) | 1995-12-19 | 1996-12-19 | Semiconductor device having a non-conductive material or a weakly conductive material applied to a side edge of a substrate and a method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34922895A JPH09171192A (ja) | 1995-12-19 | 1995-12-19 | アクティブマトリクス型液晶表示装置及びその製造方 法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09171192A true JPH09171192A (ja) | 1997-06-30 |
Family
ID=18402352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34922895A Pending JPH09171192A (ja) | 1995-12-19 | 1995-12-19 | アクティブマトリクス型液晶表示装置及びその製造方 法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7023518B1 (ja) |
| JP (1) | JPH09171192A (ja) |
| KR (1) | KR100425874B1 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002287653A (ja) * | 2001-01-19 | 2002-10-04 | Sony Corp | 表示装置およびその製造方法、ならびに携帯端末およびその製造方法 |
| US7046312B2 (en) | 1995-12-19 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix liquid crystal display and method of fabricating same |
| US7067395B2 (en) | 2001-04-27 | 2006-06-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| EP1750170A1 (en) * | 2005-08-05 | 2007-02-07 | Seiko Epson Corporation | Liquid crystal device, electro-optical device, projector, and micro-device |
| US7256776B2 (en) | 1997-08-20 | 2007-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device |
| US7821587B2 (en) | 2005-12-01 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of display device |
| CN105572953A (zh) * | 2015-12-22 | 2016-05-11 | 上海天马微电子有限公司 | 液晶显示面板 |
| JP2016106244A (ja) * | 1999-01-28 | 2016-06-16 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011607A (en) * | 1995-02-15 | 2000-01-04 | Semiconductor Energy Laboratory Co., | Active matrix display with sealing material |
| JP3527009B2 (ja) * | 1996-03-21 | 2004-05-17 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP3742485B2 (ja) | 1997-04-24 | 2006-02-01 | 株式会社半導体エネルギー研究所 | 液晶パネル |
| US8125601B2 (en) * | 2003-01-08 | 2012-02-28 | Samsung Electronics Co., Ltd. | Upper substrate and liquid crystal display device having the same |
| KR100911470B1 (ko) * | 2003-01-30 | 2009-08-11 | 삼성전자주식회사 | 액정표시장치 |
| JP2005122108A (ja) * | 2003-09-22 | 2005-05-12 | Sharp Corp | 液晶表示装置 |
| US7183147B2 (en) | 2004-03-25 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method for manufacturing thereof and electronic appliance |
| KR100652057B1 (ko) * | 2004-04-02 | 2006-12-01 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 및 이를 이용한 리페어 방법 |
| KR100673765B1 (ko) * | 2006-01-20 | 2007-01-24 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 및 그 제조방법 |
| KR100685853B1 (ko) * | 2006-01-25 | 2007-02-22 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
| JP4285524B2 (ja) * | 2006-10-13 | 2009-06-24 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| TWI485846B (zh) * | 2011-11-16 | 2015-05-21 | Au Optronics Corp | 具可撓性基板之顯示裝置及其製造方法 |
| TWI527505B (zh) | 2013-01-10 | 2016-03-21 | 元太科技工業股份有限公司 | 電路基板結構及其製造方法 |
| CN105225608A (zh) * | 2015-08-31 | 2016-01-06 | 京东方科技集团股份有限公司 | 显示面板及其制作方法 |
| US11133580B2 (en) * | 2017-06-22 | 2021-09-28 | Innolux Corporation | Antenna device |
| CN110945419A (zh) * | 2017-08-11 | 2020-03-31 | 华为技术有限公司 | 显示面板及其制作方法、显示装置、终端 |
| JP6463876B1 (ja) | 2017-09-27 | 2019-02-06 | シャープ株式会社 | 基板の封止構造体、及び表示装置とその製造方法 |
| US11567359B2 (en) * | 2020-03-25 | 2023-01-31 | Samsung Electronics Co., Ltd. | Display panel and display apparatus including same |
| CN113741077B (zh) * | 2021-08-13 | 2023-05-02 | 山东蓝贝思特教装集团股份有限公司 | 一种单层双稳态液晶临摹装置及方法 |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3954325A (en) * | 1974-05-28 | 1976-05-04 | Ceramic Systems | Multilayer ceramic-based liquid crystal display |
| JPS5329098A (en) | 1976-08-30 | 1978-03-17 | Seiko Instr & Electronics Ltd | Glass plate of liquid crystal panel and its production |
| NL7906695A (nl) * | 1979-09-07 | 1981-03-10 | Philips Nv | Weergeefinrichting. |
| JPS5732419A (en) | 1980-08-06 | 1982-02-22 | Hitachi Ltd | Liquid crystal display element |
| JPS5799615A (en) * | 1980-12-11 | 1982-06-21 | Matsushita Electric Ind Co Ltd | Liquid crystal display cell |
| JPS57144527A (en) * | 1981-03-04 | 1982-09-07 | Hitachi Ltd | Sealant for liquid crystal display device |
| JPS59166984A (ja) * | 1983-03-14 | 1984-09-20 | 三菱電機株式会社 | マトリクス型液晶表示装置の製造方法 |
| JPS59214075A (ja) | 1983-05-19 | 1984-12-03 | セイコーエプソン株式会社 | アクテイブパネル用集積回路基板 |
| JPS6129821A (ja) | 1984-07-20 | 1986-02-10 | Ricoh Co Ltd | 液晶表示素子 |
| JPH065465B2 (ja) | 1985-02-01 | 1994-01-19 | セイコー電子工業株式会社 | 液晶表示装置の封止構造 |
| JP2764398B2 (ja) * | 1987-08-20 | 1998-06-11 | セイコーエプソン株式会社 | ドライバー内蔵液晶パネル |
| US5148301A (en) * | 1990-02-27 | 1992-09-15 | Casio Computer Co., Ltd. | Liquid crystal display device having a driving circuit inside the seal boundary |
| JPH0413116A (ja) | 1990-05-07 | 1992-01-17 | Fujitsu Ltd | 液晶表示パネル駆動用ｉｃの実装方法 |
| JPH04116625A (ja) | 1990-09-07 | 1992-04-17 | Seiko Epson Corp | 液晶表示装置等における駆動回路実装構造 |
| JPH04179245A (ja) * | 1990-11-13 | 1992-06-25 | Hitachi Ltd | 半導体装置 |
| JP2918328B2 (ja) * | 1990-11-26 | 1999-07-12 | 株式会社デンソー | 樹脂の選定方法及びこの選定方法により選定された樹脂を有する樹脂封止型半導体装置 |
| JPH04352131A (ja) | 1991-05-30 | 1992-12-07 | Toshiba Corp | 平板型表示装置 |
| JPH04355720A (ja) * | 1991-06-04 | 1992-12-09 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP3158667B2 (ja) * | 1991-08-01 | 2001-04-23 | セイコーエプソン株式会社 | 液晶表示素子の製造方法及び液晶表示素子の再生方法 |
| JPH04362921A (ja) | 1991-08-07 | 1992-12-15 | Hitachi Ltd | 液晶表示素子の製造方法 |
| JPH05113555A (ja) * | 1991-10-23 | 1993-05-07 | Fujitsu Ltd | 液晶表示ユニツト |
| JP3120200B2 (ja) | 1992-10-12 | 2000-12-25 | セイコーインスツルメンツ株式会社 | 光弁装置、立体画像表示装置および画像プロジェクタ |
| JP3161096B2 (ja) * | 1992-10-13 | 2001-04-25 | ソニー株式会社 | 液晶表示装置 |
| JPH06186580A (ja) | 1992-12-17 | 1994-07-08 | Seiko Epson Corp | 液晶表示装置 |
| JP3253383B2 (ja) * | 1992-12-17 | 2002-02-04 | セイコーエプソン株式会社 | 液晶表示装置 |
| KR0171923B1 (ko) | 1993-02-15 | 1999-02-01 | 순페이 야마자끼 | 반도체장치 제작방법 |
| JPH06244103A (ja) | 1993-02-15 | 1994-09-02 | Semiconductor Energy Lab Co Ltd | 半導体の製造方法 |
| JP3562588B2 (ja) | 1993-02-15 | 2004-09-08 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| JPH06258660A (ja) * | 1993-03-02 | 1994-09-16 | Seiko Epson Corp | 液晶表示装置 |
| JPH06258659A (ja) * | 1993-03-02 | 1994-09-16 | Seiko Epson Corp | 液晶表示装置 |
| JPH06289414A (ja) | 1993-04-06 | 1994-10-18 | Seiko Epson Corp | 液晶表示装置 |
| JPH07218883A (ja) | 1994-02-01 | 1995-08-18 | Matsushita Electron Corp | 液晶表示装置の製造方法 |
| EP0881525A3 (en) * | 1994-09-26 | 1999-03-10 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display panel and method for manufacturing the same |
| US6011607A (en) * | 1995-02-15 | 2000-01-04 | Semiconductor Energy Laboratory Co., | Active matrix display with sealing material |
| JP3477301B2 (ja) * | 1995-12-19 | 2003-12-10 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型液晶表示装置及びその製造方法 |
| JP3640224B2 (ja) * | 1996-06-25 | 2005-04-20 | 株式会社半導体エネルギー研究所 | 液晶表示パネル |
| JP3871736B2 (ja) * | 1996-06-25 | 2007-01-24 | 株式会社半導体エネルギー研究所 | 液晶表示装置及び撮影装置及び情報処理装置 |
| US6288764B1 (en) * | 1996-06-25 | 2001-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device or electronic device having liquid crystal display panel |
| JPH10153785A (ja) * | 1996-09-26 | 1998-06-09 | Toshiba Corp | 液晶表示装置 |
| JP3907804B2 (ja) * | 1997-10-06 | 2007-04-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
-
1995
- 1995-12-19 JP JP34922895A patent/JPH09171192A/ja active Pending
-
1996
- 1996-12-19 US US08/770,792 patent/US7023518B1/en not_active Expired - Fee Related
- 1996-12-19 KR KR1019960071117A patent/KR100425874B1/ko not_active IP Right Cessation
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7046312B2 (en) | 1995-12-19 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix liquid crystal display and method of fabricating same |
| US7256776B2 (en) | 1997-08-20 | 2007-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device |
| US7978190B2 (en) | 1997-08-20 | 2011-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device |
| JP2016106244A (ja) * | 1999-01-28 | 2016-06-16 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| JP2017033003A (ja) * | 1999-01-28 | 2017-02-09 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| JP2002287653A (ja) * | 2001-01-19 | 2002-10-04 | Sony Corp | 表示装置およびその製造方法、ならびに携帯端末およびその製造方法 |
| US7067395B2 (en) | 2001-04-27 | 2006-06-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| US7535018B2 (en) | 2001-04-27 | 2009-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| EP1750170A1 (en) * | 2005-08-05 | 2007-02-07 | Seiko Epson Corporation | Liquid crystal device, electro-optical device, projector, and micro-device |
| US7821587B2 (en) | 2005-12-01 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of display device |
| CN105572953A (zh) * | 2015-12-22 | 2016-05-11 | 上海天马微电子有限公司 | 液晶显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100425874B1 (ko) | 2004-07-19 |
| US7023518B1 (en) | 2006-04-04 |
| KR970050008A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3477301B2 (ja) | アクティブマトリクス型液晶表示装置及びその製造方法 | |
| JPH09171192A (ja) | アクティブマトリクス型液晶表示装置及びその製造方 法 | |
| US7333172B1 (en) | Liquid crystal display device having plurality of conductive layers between a substrate and sealing member and insulated by insulating film | |
| JP3856889B2 (ja) | 反射型表示装置および電子デバイス | |
| JPH10268335A (ja) | コンタクト構造 | |
| JPH08248427A (ja) | 液晶表示装置 | |
| JPH08328000A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3778964B2 (ja) | アクティブマトリクス表示装置 | |
| JPH09171190A (ja) | 液晶表示装置 | |
| JP3983316B2 (ja) | 液晶表示装置の作製方法 | |
| JP3799021B2 (ja) | 液晶表示装置 | |
| JP3706867B2 (ja) | 表示装置の作製方法 | |
| JP2924402B2 (ja) | 薄膜トランジスタアレイ及びその製造方法並びに液晶表示装置の製造方法 | |
| JP5622815B2 (ja) | 表示装置 | |
| JP3594863B2 (ja) | アクティブマトリクス型表示装置の作製方法 | |
| JP3406894B2 (ja) | 表示装置の作製方法 | |
| JP2006146277A (ja) | 液晶表示装置 | |
| JP3442726B2 (ja) | 表示装置の半導体集積回路の実装方法 | |
| JP5679532B2 (ja) | アクティブマトリックス型表示装置 | |
| JP5084579B2 (ja) | 液晶表示装置 | |
| JP2001272928A (ja) | アクティブマトリクス型表示装置の製造方法 | |
| JP2006154866A (ja) | 液晶表示装置 |