JP3647542B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3647542B2 JP3647542B2 JP05833096A JP5833096A JP3647542B2 JP 3647542 B2 JP3647542 B2 JP 3647542B2 JP 05833096 A JP05833096 A JP 05833096A JP 5833096 A JP5833096 A JP 5833096A JP 3647542 B2 JP3647542 B2 JP 3647542B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- insulating film
- electrode
- black matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 28
- 239000010408 film Substances 0.000 claims description 164
- 239000011159 matrix material Substances 0.000 claims description 68
- 239000010410 layer Substances 0.000 claims description 65
- 239000011229 interlayer Substances 0.000 claims description 45
- 239000010409 thin film Substances 0.000 claims description 26
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 22
- 239000010936 titanium Substances 0.000 claims description 22
- 229910052719 titanium Inorganic materials 0.000 claims description 22
- 229910052782 aluminium Inorganic materials 0.000 claims description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 description 25
- 230000015572 biosynthetic process Effects 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 239000010407 anodic oxide Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
- H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本明細書で開示する発明は、アクティブマトリクス型の液晶表示装置の構成に関する。またその作製方法に関する。
【０００２】
【従来の技術】
従来より、アクティブマトリクス型の液晶表示装置が知られている。これは、マトリクス状に配置された画素のそれぞれに薄膜トランジスタを配置し、画素電極に出入りする電荷を薄膜トランジスタでもって制御するものである。
【０００３】
このような構成においては、画素電極の縁の部分を覆うようにして配置されるブラックマトリクス（ＢＭ）と呼ばれる遮光膜が必要とされる。ＢＭとしては、通常数千Å程度の厚さを有する金属膜が利用されている。
【０００４】
このブラックマトリクスは電気的には特に役割を果たさないが、画素マトリクス領域の全体にわたり存在するものとなる。
【０００５】
しかし、薄い金属膜が絶縁膜に挟まれて、画素マトリクス領域の全体に存在することは、そこに不要な電荷が蓄積されるという問題が生じる。
【０００６】
このことは、装置の完成後に限らず、その作製工程においても問題となる。
【０００７】
周知のように、一般に薄膜トランジスタの作製工程においては、プラズマを用いた成膜工程やエッチング工程が実施される。
【０００８】
この際、電気的に浮いた導電性の材料が存在すると、そこには電荷が蓄積され、絶縁膜の静電破壊を生じさせてしまう。
【０００９】
一般に利用される絶縁膜の膜厚は、数千Åである。またＣＶＤ法やスパッタ法で成膜された絶縁膜（酸化珪素膜や窒化珪素膜）の内部には、欠陥やピンホールが無視できない密度で存在している。
【００１０】
従って、上記のようなＢＭに電荷が蓄積されてしまう現象が生じる結果、局所的に絶縁膜が静電破壊してしまう。
【００１１】
このことは、作製途中で装置の一部に不良が発生してしまうことを意味する。即ち、一部の薄膜トランジスタが動作不良に陥ったり、リーク電流の存在による回路の動作不良といった問題が生じる。
【００１２】
そしてこのことは、装置の作製途中において特に問題となる。また装置の完成後においてもその信頼性を損なう要因となる。
【００１３】
【発明が解決しようとする課題】
本明細書で開示する発明は、上述のブラックマトリクスが帯電してしまう問題を解決することを課題とする。即ち、ブラックマトリクスが帯電してしまうことによって生じる作製工程における不良の発生を抑制し、また装置完成後における信頼性を向上させることを課題とする。
【００１４】
【課題を解決するための手段】
本明細書で開示する発明の一つは、図４にその具体的な構成を示すように、
アクティブマトリクス型を有する液晶表示装置であって、
画素電極２２８を構成する透明導電膜２２７でもってブラックマトリクス３０２をコモン電位とするための電極３０３が形成されていることを特徴とする。
【００１５】
他の発明の構成は、図４にその具体的な例を示すように、
アクティブマトリクス型を有する液晶表示装置であって、
ブラックマトリクス３０２をコモン電位とするための電極２１７がソース線２１５（図２参照）と同一層上に形成されていることを特徴とする。
【００１６】
【実施例】
〔実施例１〕
図１にアクティブマトリクス型の液晶表示装置を上面からみた概要を示す。図１には、数百×数百のマトリクス状に配置された画素電極を有するアクティブマトリクス領域１０１、該アクティブマトリクス領域１０１に配置された薄膜トラジスタを駆動するための周辺駆動回路１０３と１１１が示されている。
【００１７】
アクティブマトリクス領域１０１には、マトリクス状に配置された画素電極が配置されている。そして画素電極のそれぞれには、薄膜トランジスタが配置されている。
【００１８】
アクティブマトリクスの構成を拡大した画略を１０７に示す。拡大図１０７に示されるようにアクティブマトリクス領域においては、１０９で示されるソース線（データ線とも呼ばれる）と１０８で示されるゲイト線とが格子状に配置されている。
【００１９】
薄膜トランジスタ１１０はソース線とゲイト線とに囲まれた領域に配置されている。そして薄膜トランジスタのソースはソース線に接続されている。またドレインは図示しない画素電極に接続されている。画素電極は、ゲイト線とソース線とで囲まれた領域に配置されている。
【００２０】
図１において、１０２がブラックマトリクスの開孔部である。そしてこの開口部以外の領域は遮光されたものとなっている。この１０２で示される開口部に画素電極が存在している。
【００２１】
ブラックマトリクスは、自身を所定の電位に保持させるために１０５、１０６、１００で示されるコモン電極に延在している。コモン電極は、対抗基板と貼り合わせる時にやはり対抗電極に配置されたコモン電極と導電性のパッドを介して接続される。
【００２２】
また、引出し端子部にも１０４で示されるようにコモン電極から配線が延在している。
【００２３】
このような構成とすることにより、ブラックマトリクスが所定の電位に維持され、例えば静電気等の影響で装置の一部が破壊されるようなことを防ぐことができる。
【００２４】
以下に図１に示すような構成を有するアクティブマトリクス型の液晶表示装置の作製工程を示す。ここでは、図１の１０１で示されるアクティブマトリクス領域の画素の一つの薄膜トランジスタが配置された部分の作製工程、さらに１０３または１１１で示される周辺駆動回路領域に配置されるＰ型の薄膜トランジスタとＮ型の薄膜トランジスタとが配置された部分の作製工程、さらに１０５〜１０７で示されるコモン電極部分の作製工程、特にＣ−Ｃ’で切った断面の作製工程、さらに１０４で示される端子部の作製工程、特にＢ−Ｂ’で切った断面の作製工程を示す。
【００２５】
図２に各部分の作製工程を示す。まず、ガラス基板２０１上に図示しない下地膜を３０００Åの厚さに成膜する。この下地膜は酸化珪素膜または酸化窒化珪素膜でもって構成する。この下地膜は、ガラス基板からの不純物の拡散を防ぐ役割を有している。
【００２６】
次に図示しない非晶質珪素膜をプラズマＣＶＤ法で５００Åの厚さに成膜し、さらに加熱処理やレーザー光の照射を行うことにより、結晶化させ結晶性珪素膜を得る。
【００２７】
さらに得られた結晶性珪素膜をパターニングすることにより、薄膜トランジスタの活性層となる島状の領域２０２、２０３、２０４を形成する。こうして図２（Ａ）に示す状態を得る。薄膜トランジスタは、周辺回路と画素部に形成されるので、この状態においては、端子部とコモン部とにはなにも形成されない。
【００２８】
次にゲイト絶縁膜として機能する酸化珪素膜２０５を１０００Åの厚さに成膜する。このゲイト電極を構成する酸化珪素膜２０５の成膜はプラズマＣＶＤ法でもって行う。
【００２９】
次にゲイト電極を構成する図示しないアルミニウム膜を４０００Åの厚さにスパッタ法で成膜する。このアルミニウム膜中にはヒロックの発生を抑制するためにスカンジウムを0.2 重量％含有させる。ヒロックとは、加熱工程において、アルミニウムの異常成長が起こり、膜やパターンの表面に凹凸や突起物が形成されてしまう現象をいう。
【００３０】
さらに上記アルミニウム膜をパターニングし、ゲイト電極２０６、２０８、２１０を形成する。またゲイト電極の形成と同時にそこから延在したゲイト配線を同時に形成する。これらのゲイト電極やゲイト配線は、便宜上１層目の配線と呼ばれている。
【００３１】
そしてこのゲイト電極を陽極として電解溶液中で陽極酸化を行うことにより、緻密な膜質を有する陽極酸化膜２０７、２０９、２１１を形成する。この陽極酸化膜の膜厚は１０００Åとする。
【００３２】
この陽極酸化膜は、ゲイト電極およびそこから延在したゲイト配線の表面においてヒロックが発生することを防止する役割を有している。なお、この陽極酸化膜の膜厚をさらに厚くすると、後の不純物イオンの注入工程において、オフセットゲイト領域を形成することができる。
【００３３】
ここで不純物イオンの注入を行うことにより、各活性層にソース／ドレイン領域とチャネル形成領域とを形成する。
【００３４】
ここでは、活性層２０２と２０４とにＰ（リン）イオンを注入する。また活性層２０３にＢ（ボロン）イオンの注入を行う。不純物イオンの選択的な注入は、レジストマスクを用いることによって行う。
【００３５】
この工程において、ソース領域２１、２６、２７、ドレイン領域２３、２４、２９が自己整合的に形成される。またチャネル形成領域２２、２５、２８が自己整合的に形成される。
【００３６】
不純物イオンの注入工程後、レーザー光の照射を行い、イオンの注入された領域の活性化を行う。この工程は、赤外光や紫外光の照射による方法を用いてもよい。
【００３７】
こうして図２（Ｂ）に示す状態を得る。次に第１の層間絶縁膜２１２を１０００Åの厚さに成膜する。この層間絶縁膜２１２は窒化珪素膜を用いる。窒化珪素膜の成膜方法は、プラズマＣＶＤ法を用いればよい。（図２（Ｃ））
【００３８】
なお第１の層間絶縁膜２１２としては、酸化珪素膜や酸化窒化珪素膜を利用することができる。
【００３９】
次にコンタクトホール３０〜３５を形成する。（図２（Ｄ））
【００４０】
図２（Ｄ）に示す状態を得たら、図２（Ｅ）に示すように各活性層にコンタクトする電極を形成する。ここでは、周辺回路に配置される薄膜トランジスタのソース電極３６と２１４、ドレイン電極２１２と２１３、さらに画素部に配置される薄膜トランジスタのソース電極２１５、ドレイン電極２１５を形成する。
【００４１】
またこの時、各電極から延在して必要な配線が形成される。例えば、画素部の薄膜トランジスタのソース電極２１５の形成と同時に、そこから延在したソース配線が形成される。また、周辺回路においては、必要とされる配線パターンが形成される。なお、周辺回路においてドレイン電極２１２と２１３とを接続することでＣＭＯＳ構造を得ることができる。
【００４２】
また、端子部とコモン部においても同時に電極が形成される。ここでは、端子部の電極を形成するパターン２１９と２１８、さらにコモン部ではコモン電極を構成するパターン２１７が形成される。コモン電極は、端子部に延在し、しかるべき電位に接続される。（図２（Ｅ））
【００４３】
この図２（Ｅ）で示される工程で形成される電極やパターンは、５００〜１０００Åのチタン膜と２０００Å厚のアルミニウム膜と１０００Å厚のチタン膜でなる３層構造を有するものとして形成される。
【００４４】
この工程で形成される電極やパターンは、便宜上２層目の配線と呼ばれる。
【００４５】
まず最下層をチタン膜とするのは、アルミニウムと活性層を構成する半導体との電気的な接触がうまくいかないからである。これは、アルミニウムが半導体では良好なオーム接触がとれないことによる。
【００４６】
また中央の層をアルミニウムとするのは、その電気抵抗の低さを最大限利用するためである。
【００４７】
また最上層をチタン膜とするのは、後に形成される画素電極（ＩＴＯ電極）と画素部の薄膜トランジスタのドレイン電極２１６とをコンタクトさせるためである。
【００４８】
即ち、アルミニウムとＩＴＯ電極を直接コンタクトさせると良好なオーム接触がとれないが、チタン膜とＩＴＯ電極、及びチタン膜とアルミニウムとは良好なオーム接触がとれるからである。
【００４９】
また、後の工程において、コモン部においてもＢＭと２層目のコモン電極２１７とをＩＴＯ電極で接続することが必要される。この際、ＩＴＯ電極との電気的な接触を良好なものとするために、２層目の配線の最上層をチタン膜とすることが必要とされる。
【００５０】
また、後の工程において、端子部においても２層目の配線でなる端子電極２１８及び２１９とＩＴＯ電極とがコンタクトする必要がある。この際、端子電極とＩＴＯ電極との電気的な接触を良好なものとするために、２層目の配線の最上層をチタン膜とすることが必要とされる。
【００５１】
こうして図２（Ｅ）に示す状態を得る。次に図３（Ａ）に示すように第２の層間絶縁膜として酸化珪素膜３０１を２０００Åの厚さに成膜する。
【００５２】
図３（Ａ）に示す状態を得たら、図３（Ｂ）に示すようにＢＭ（ブラックマトリクス）を構成するためにチタン膜を３０００Åの厚さに成膜する。ＢＭとしては、クロム膜またはチタン膜とクロム膜との積層膜、または他の適当な金属膜を用いることができる。
【００５３】
図３（Ｂ）において、ＢＭとして機能するのは３０２で示される部分である。３０３で示されるのは、３０２で示されるＢＭからコモン部まで延在した部分である。
【００５４】
次に図３（Ｃ）に示すように第３の層間絶縁膜２２１を成膜する。ここでは、２０００Å厚の酸化珪素膜をプラズマＣＶＤ法を成膜する。
【００５５】
さらに図３（Ｃ）に示すように開口２２２、２２３、２２４、２２５を形成する。ここで２２２は、端子部の電極を形成するための開口である。また２２３と２２４は、２層目の配線とＢＭとを電気的に接続するための開口である。
【００５６】
また２２５は、画素部分の薄膜トランジスタのドレイン電極２１６に後に画素電極であるＩＴＯ電極がコンタクトするための開口である。
【００５７】
そして、図４（Ａ）に示すようにＩＴＯでなる電極２２６と２２７と２２８とを同時に形成する。ここで、２２８が画素電極として機能する部分である。また２２７が２層目の配線２１７とＢＭから延在した電極パターン２２０とを接続するために電極パターンとなる。
【００５８】
なお、コモン部の電極パターン２２７上にはさらに銀ペーストで対抗基板との接触用の電極が形成される。
【００５９】
以上示した構成を採用することにより、ＢＭ層が電気的に浮いた状態とすることを避ける構成とすることができる。
【００６０】
例えば、図４（Ａ）に示す工程の後には、図示しないファイナル保護膜を形成し、さらにその上に液晶をラビングするための図示しないラビング膜を形成し、その後にラビング工程が実施される。この際、静電気の発生により、薄膜トランジスタが破壊されたり絶縁膜が静電破壊してしまうことが多々ある。
【００６１】
しかし、本実施例に示す構成を採用した場合、ブラックマトリクスを所定の電位として、そこに電荷が蓄積することを避けることができるので、上記のような不良の発生を防止することができる。
【００６２】
〔実施例２〕
本実施例は、実施例１とは一部の工程が異なった構成に関する。本実施例に示す作製工程は、図３（Ａ）までは実施例１に示したものと同じである。
【００６３】
まず実施例１に示した作製工程に従って、図３（Ａ）に示す状態を得る。図３（Ａ）に示す状態を得たら、図５（Ａ）に示すように開口部５０１、５０２、５０３を形成する。即ち、第２の層間絶縁膜３０１に５０１〜５０３で示される開口を形成する。
【００６４】
次にＢＭを構成するチタン膜を成膜し、それをパターニングすることにより、図５（Ｂ）に示す状態を得る。
【００６５】
ここで５０７が本来のＢＭとしての機能を果たすパターンである。
【００６６】
また５０６がＢＭから延在したパターンと２層面のコモン用の電極２１７とを直接コンタクトさせるためのパターンである。
【００６７】
また、５０４と５０５が端子部を構成する一層目の電極２１８と２１９にコンタクトする電極である。
【００６８】
本実施例においては、端子部において、ＢＭを構成する材料でもって電極が構成されることが実施例１と異なる点である。また、コモン部においてＢＭから延在した電極５０６と２層目のコモン電極２１７とが直接接触する点が実施例１と異なる点である。
【００６９】
図５（Ｂ）に示す状態を得たら、３層目の層間絶縁膜５０８を成膜する。ここでは、実施例１と同様に酸化珪素膜でもって３層目の層間絶縁膜５０８を形成する。（図５（Ｃ））
【００７０】
さらにコンタクトホールの形成を行う。そしてＩＴＯ膜をスパッタ法で１５００Åの厚さに成膜する。そしてそれをパターニングすることにより、画素電極５１２を形成する。
【００７１】
また同時にコモン部における電極５１１を形成する。この電極５１１は後に対向基板のコモン電極と接触するために電極となる。また５０４と５０５は、端子部における電極端子を形成するものとなる。
【００７２】
本実施例の構成を採用した場合、ＢＭ５０７から延在した電極５０６と２層目のコモン用の電極２１７とが直接接触する構成とすることができる。そしてそのコンタクトを確実なものとすることができる。
【００７３】
このＢＭと２層目のコモン用の電極との接続は、共通電位を保持するためのものであるから、その接触抵抗を極力低くする必要がある。このような目的のためには、本実施例の構成は有用なものとなる。
【００７４】
〔実施例３〕
本実施例は、実施例１に示す構成において、２層目の配線をチタン膜／アルミニウム膜／チタン膜でなる３層膜とするのでなく、チタン膜／アルミニウム膜の２層膜で構成する場合の例を示す。
【００７５】
実施例１で述べたように、２層目の配線を３層構造とするのは、活性層とのコンタクト、ＩＴＯとのコンタクト、配線自身抵抗の低減、といった問題を解決するためである。
【００７６】
しかし、上記のような多層構造は、成膜工程が多くなるので、作製コストの削減を考えた場合、より層の数が少ないものとすることが好ましい。本実施例はこの点を考慮し、２層目の配線をチタン膜／アルミニウム膜の２層膜でよいものとした例である。
【００７７】
本実施例は、実施例１とは一部の工程が異なった構成に関する。本実施例に示す作製工程は、一部の工程を除いて図３（Ａ）までは実施例１に示したものと同じである。
【００７８】
まず実施例１に示した作製工程に従って、図３（Ａ）に示す状態を得る。この時、図２（Ｄ）に示す工程において、開口３５は形成しない。
【００７９】
また、図２（Ｅ）に示す工程において、２１７〜２１９、さらに３６と２１２〜２１５で示される２層目の配線を１０００Åのチタン膜と３０００Åのアルミニウム膜との２層で構成する。なお当然電極２１６は形成しない。
【００８０】
こうして図３（Ａ）に示す状態を得たら、図６（Ａ）に示すように開口部５０１、５０２、５０３、６０１を形成する。即ち、第２の層間絶縁膜３０１に開口５０１〜５０３、さらに６０１を形成する。
【００８１】
図６（Ａ）は図５（Ａ）に対応する。両図で異なるのは、図６（Ａ）では、開口６０１が形成されているが、図５（Ａ）では対応する部分では電極２１６が形成されている点である。
【００８２】
次にＢＭを構成するチタン膜を成膜し、それをパターニングすることにより、図６（Ｂ）に示す状態を得る。ここで５０７が本来のＢＭとしての機能を果たすパターンである。
【００８３】
またこのパターン５０６はＢＭ５０７から延在したパターンと２層目のコモン用の電極２１７とを直接コンタクトさせるためのパターンである。
【００８４】
また、５０４と５０５が端子部を構成する一層目の電極２１８と２１９にコンタクトした電極である。
【００８５】
またこの工程において、開口６０１の部分にドレイン領域２９とコンタクトする電極６０２をＢＭ５０７を構成する材料でもって形成する。
【００８６】
本実施例においては、端子部において、ＢＭを構成する材料でもって電極が構成されることが実施例１と異なる点である。また、ＢＭと２層目のコモン電極２１７とが直接接触する点が実施例１と異なる点である。また画素部分の薄膜トランジスタのドレイン領域にコンタクトする電極６０２がＢＭ材料でもって形成される点が実施例１及び実施例２と異なる。
【００８７】
図６（Ｂ）に示す状態において、２１７〜２１９、さらに３６と２１２〜２１５で示される２層目の配線がチタンとアルミニウムでなる２層膜でよいことが明らかになる。
【００８８】
即ち、２層目の配線の上面にコンタクトしているのは、チタンでなるＢＭ材料である。従って、２層目の配線の上面がアルミニウムであっても何ら問題なくオーム接触をとることができる。
【００８９】
従って、本実施例においては、２層目の配線を下層がチタン膜で上層がアルミニウム膜である２層構造とすることができる。
【００９０】
図６（Ｂ）に示す状態を得たら、３層目の層間絶縁膜５０８を成膜する。ここでは、実施例１と同様に酸化珪素膜でもって３層目の層間絶縁膜５０８を形成する。（図６（Ｃ））
【００９１】
さらにコンタクトホールの形成を行う。そしてＩＴＯ膜をスパッタ法で１５００Åの厚さに成膜する。そしてそれをパターニングすることにより、画素電極５１２を形成する。
【００９２】
また同時にコモン部における電極５１１を形成する。この電極５１１は後に対抗基板のコモン電極と接触するために電極となる。また５０９と５１０は、端子部における電極端子を形成するものとなる。
【００９３】
本実施例の構成を採用した場合、ＢＭ５０７から延在した電極５０６と２層目のコモン用の電極２１７とが直接接触する構成とすることができる。そしてそのコンタクトを確実なものとすることができる。
【００９４】
このＢＭと２層目のコモン用の電極との接続は、共通電位を保持するためのものであるから、その接触抵抗を極力低くする必要がある。このような目的のためには、本実施例の構成を採用するは好ましい。
【００９５】
また、それに加えて２層目の配線をチタン膜とアルミニウム膜との２層膜で構成することができる。このことは、工程を削減できる意味で有用なものとなる。
【００９６】
〔実施例４〕
本実施例は、実施例１〜３で示す工程におけるＢＭを構成する材料の成膜の際に、ＢＭが成膜中に高い電位を有し、絶縁膜を静電破壊しないようにするための工夫に関する。
【００９７】
実施例１〜３に示したようにＢＭは最終的には所定の電位になるべく構成される。しかし、ＢＭの成膜の際（普通スパッタ法が利用される）には、成膜途中のＢＭに電荷が蓄積され、ＢＭが他部に対して電位を有してしまうことが懸念される。
【００９８】
本実施例はこの問題を解決するものである。図７に本実施例に示す構成の概略を示す。まず図７（Ｂ）に示すように基板７０１上に第１の層間絶縁膜７０２と２層目の配線７０３を形成する。ここで、２層目の配線の一部を基板７０１の角の部分まで延在させて設けておく。
【００９９】
そして２層目の層間絶縁膜をプラズマＣＶＤ法で成膜する際において、図７（Ａ）に示すように、２層目の配線の延在部分７０２が存在する部分を基板７０１を抑える爪７０５で押さて、電極７００上に配置する。
【０１００】
そしてこの状態において、図７（Ｂ）に示すように２層目の層間絶縁膜７０４の成膜を行う。すると、爪７０５が存在していた部分には成膜が行われない状態となる。
【０１０１】
そして、ＢＭ材料をスパッタ法なりで成膜する。すると、成膜と同時に延在した２層目の配線７０３とＢＭ膜７０６とがコンタクトする。このようにすると、ＢＭ材料の成膜途中、またはコモン電極の形成の前にＢＭ材料が特定の電位になってしまうことを抑制することができる。
【０１０２】
なお、７０２は２層目の配線が形成される基体となる絶縁膜である。
【０１０３】
【発明の効果】
本明細書で開示する発明を用いることで、ブラックマトリクスが帯電してしまう問題を解決することができる。即ち、ブラックマトリクスが帯電してしまうことによって生じる作製工程における不良の発生を抑制することができる。また装置完成後における信頼性を向上させることができる。
【図面の簡単な説明】
【図１】 アクティブマトリクス型の液晶表示装置の概要を示す図。
【図２】 アクティブマトリクス型の液晶表示装置の作製工程を示す図。
【図３】 アクティブマトリクス型の液晶表示装置の作製工程を示す図。
【図４】 アクティブマトリクス型の液晶表示装置の作製工程を示す図。
【図５】 アクティブマトリクス型の液晶表示装置の作製工程を示す図。
【図６】 アクティブマトリクス型の液晶表示装置の作製工程を示す図。
【図７】 ＢＭ材料の成膜状態を示す図。
【符号の説明】
１０１ アクティブマトリクス領域
１０２ ＢＭ（ブラックマトリクス）に形成された開口部
１０３ 周辺駆動回路
１０４ 端子
１０５、１０６、１００ コモン電極
１０７ アクティブマトリクス回路の拡大図
１０８ ゲイト線
１０９ ソース線
１１０ 薄膜トランジスタ
１１１ 周辺駆動回路
２０１ ガラス基板
２０２、２０３、２０４ 活性層
２０５ ゲイト絶縁膜
２０６、２０８、２１０ ゲイト電極
２０７、２０９、２１１ 陽極酸化膜
２１、２６、２７ ソース領域
２３、２４、２９ ドレイン領域
２２、２５、２８ チャネル形成領域
２１２ 層間絶縁膜
３０〜３５ コンタクト開口
２１８、２１９ 端子電極
２１７ コモン電極
３６、２１４、２１５ ソース電極
２１２、２１３、２１６ ドレイン電極
３０１ 層間絶縁膜
３０２ ＢＭ（ブラックマトリクス）
３０３ コモン電極
２２１ 層間絶縁膜
２２６ 端子電極
２２７ コモン電極
２２８ 画素電極
【発明の属する技術分野】
本明細書で開示する発明は、アクティブマトリクス型の液晶表示装置の構成に関する。またその作製方法に関する。
【０００２】
【従来の技術】
従来より、アクティブマトリクス型の液晶表示装置が知られている。これは、マトリクス状に配置された画素のそれぞれに薄膜トランジスタを配置し、画素電極に出入りする電荷を薄膜トランジスタでもって制御するものである。
【０００３】
このような構成においては、画素電極の縁の部分を覆うようにして配置されるブラックマトリクス（ＢＭ）と呼ばれる遮光膜が必要とされる。ＢＭとしては、通常数千Å程度の厚さを有する金属膜が利用されている。
【０００４】
このブラックマトリクスは電気的には特に役割を果たさないが、画素マトリクス領域の全体にわたり存在するものとなる。
【０００５】
しかし、薄い金属膜が絶縁膜に挟まれて、画素マトリクス領域の全体に存在することは、そこに不要な電荷が蓄積されるという問題が生じる。
【０００６】
このことは、装置の完成後に限らず、その作製工程においても問題となる。
【０００７】
周知のように、一般に薄膜トランジスタの作製工程においては、プラズマを用いた成膜工程やエッチング工程が実施される。
【０００８】
この際、電気的に浮いた導電性の材料が存在すると、そこには電荷が蓄積され、絶縁膜の静電破壊を生じさせてしまう。
【０００９】
一般に利用される絶縁膜の膜厚は、数千Åである。またＣＶＤ法やスパッタ法で成膜された絶縁膜（酸化珪素膜や窒化珪素膜）の内部には、欠陥やピンホールが無視できない密度で存在している。
【００１０】
従って、上記のようなＢＭに電荷が蓄積されてしまう現象が生じる結果、局所的に絶縁膜が静電破壊してしまう。
【００１１】
このことは、作製途中で装置の一部に不良が発生してしまうことを意味する。即ち、一部の薄膜トランジスタが動作不良に陥ったり、リーク電流の存在による回路の動作不良といった問題が生じる。
【００１２】
そしてこのことは、装置の作製途中において特に問題となる。また装置の完成後においてもその信頼性を損なう要因となる。
【００１３】
【発明が解決しようとする課題】
本明細書で開示する発明は、上述のブラックマトリクスが帯電してしまう問題を解決することを課題とする。即ち、ブラックマトリクスが帯電してしまうことによって生じる作製工程における不良の発生を抑制し、また装置完成後における信頼性を向上させることを課題とする。
【００１４】
【課題を解決するための手段】
本明細書で開示する発明の一つは、図４にその具体的な構成を示すように、
アクティブマトリクス型を有する液晶表示装置であって、
画素電極２２８を構成する透明導電膜２２７でもってブラックマトリクス３０２をコモン電位とするための電極３０３が形成されていることを特徴とする。
【００１５】
他の発明の構成は、図４にその具体的な例を示すように、
アクティブマトリクス型を有する液晶表示装置であって、
ブラックマトリクス３０２をコモン電位とするための電極２１７がソース線２１５（図２参照）と同一層上に形成されていることを特徴とする。
【００１６】
【実施例】
〔実施例１〕
図１にアクティブマトリクス型の液晶表示装置を上面からみた概要を示す。図１には、数百×数百のマトリクス状に配置された画素電極を有するアクティブマトリクス領域１０１、該アクティブマトリクス領域１０１に配置された薄膜トラジスタを駆動するための周辺駆動回路１０３と１１１が示されている。
【００１７】
アクティブマトリクス領域１０１には、マトリクス状に配置された画素電極が配置されている。そして画素電極のそれぞれには、薄膜トランジスタが配置されている。
【００１８】
アクティブマトリクスの構成を拡大した画略を１０７に示す。拡大図１０７に示されるようにアクティブマトリクス領域においては、１０９で示されるソース線（データ線とも呼ばれる）と１０８で示されるゲイト線とが格子状に配置されている。
【００１９】
薄膜トランジスタ１１０はソース線とゲイト線とに囲まれた領域に配置されている。そして薄膜トランジスタのソースはソース線に接続されている。またドレインは図示しない画素電極に接続されている。画素電極は、ゲイト線とソース線とで囲まれた領域に配置されている。
【００２０】
図１において、１０２がブラックマトリクスの開孔部である。そしてこの開口部以外の領域は遮光されたものとなっている。この１０２で示される開口部に画素電極が存在している。
【００２１】
ブラックマトリクスは、自身を所定の電位に保持させるために１０５、１０６、１００で示されるコモン電極に延在している。コモン電極は、対抗基板と貼り合わせる時にやはり対抗電極に配置されたコモン電極と導電性のパッドを介して接続される。
【００２２】
また、引出し端子部にも１０４で示されるようにコモン電極から配線が延在している。
【００２３】
このような構成とすることにより、ブラックマトリクスが所定の電位に維持され、例えば静電気等の影響で装置の一部が破壊されるようなことを防ぐことができる。
【００２４】
以下に図１に示すような構成を有するアクティブマトリクス型の液晶表示装置の作製工程を示す。ここでは、図１の１０１で示されるアクティブマトリクス領域の画素の一つの薄膜トランジスタが配置された部分の作製工程、さらに１０３または１１１で示される周辺駆動回路領域に配置されるＰ型の薄膜トランジスタとＮ型の薄膜トランジスタとが配置された部分の作製工程、さらに１０５〜１０７で示されるコモン電極部分の作製工程、特にＣ−Ｃ’で切った断面の作製工程、さらに１０４で示される端子部の作製工程、特にＢ−Ｂ’で切った断面の作製工程を示す。
【００２５】
図２に各部分の作製工程を示す。まず、ガラス基板２０１上に図示しない下地膜を３０００Åの厚さに成膜する。この下地膜は酸化珪素膜または酸化窒化珪素膜でもって構成する。この下地膜は、ガラス基板からの不純物の拡散を防ぐ役割を有している。
【００２６】
次に図示しない非晶質珪素膜をプラズマＣＶＤ法で５００Åの厚さに成膜し、さらに加熱処理やレーザー光の照射を行うことにより、結晶化させ結晶性珪素膜を得る。
【００２７】
さらに得られた結晶性珪素膜をパターニングすることにより、薄膜トランジスタの活性層となる島状の領域２０２、２０３、２０４を形成する。こうして図２（Ａ）に示す状態を得る。薄膜トランジスタは、周辺回路と画素部に形成されるので、この状態においては、端子部とコモン部とにはなにも形成されない。
【００２８】
次にゲイト絶縁膜として機能する酸化珪素膜２０５を１０００Åの厚さに成膜する。このゲイト電極を構成する酸化珪素膜２０５の成膜はプラズマＣＶＤ法でもって行う。
【００２９】
次にゲイト電極を構成する図示しないアルミニウム膜を４０００Åの厚さにスパッタ法で成膜する。このアルミニウム膜中にはヒロックの発生を抑制するためにスカンジウムを0.2 重量％含有させる。ヒロックとは、加熱工程において、アルミニウムの異常成長が起こり、膜やパターンの表面に凹凸や突起物が形成されてしまう現象をいう。
【００３０】
さらに上記アルミニウム膜をパターニングし、ゲイト電極２０６、２０８、２１０を形成する。またゲイト電極の形成と同時にそこから延在したゲイト配線を同時に形成する。これらのゲイト電極やゲイト配線は、便宜上１層目の配線と呼ばれている。
【００３１】
そしてこのゲイト電極を陽極として電解溶液中で陽極酸化を行うことにより、緻密な膜質を有する陽極酸化膜２０７、２０９、２１１を形成する。この陽極酸化膜の膜厚は１０００Åとする。
【００３２】
この陽極酸化膜は、ゲイト電極およびそこから延在したゲイト配線の表面においてヒロックが発生することを防止する役割を有している。なお、この陽極酸化膜の膜厚をさらに厚くすると、後の不純物イオンの注入工程において、オフセットゲイト領域を形成することができる。
【００３３】
ここで不純物イオンの注入を行うことにより、各活性層にソース／ドレイン領域とチャネル形成領域とを形成する。
【００３４】
ここでは、活性層２０２と２０４とにＰ（リン）イオンを注入する。また活性層２０３にＢ（ボロン）イオンの注入を行う。不純物イオンの選択的な注入は、レジストマスクを用いることによって行う。
【００３５】
この工程において、ソース領域２１、２６、２７、ドレイン領域２３、２４、２９が自己整合的に形成される。またチャネル形成領域２２、２５、２８が自己整合的に形成される。
【００３６】
不純物イオンの注入工程後、レーザー光の照射を行い、イオンの注入された領域の活性化を行う。この工程は、赤外光や紫外光の照射による方法を用いてもよい。
【００３７】
こうして図２（Ｂ）に示す状態を得る。次に第１の層間絶縁膜２１２を１０００Åの厚さに成膜する。この層間絶縁膜２１２は窒化珪素膜を用いる。窒化珪素膜の成膜方法は、プラズマＣＶＤ法を用いればよい。（図２（Ｃ））
【００３８】
なお第１の層間絶縁膜２１２としては、酸化珪素膜や酸化窒化珪素膜を利用することができる。
【００３９】
次にコンタクトホール３０〜３５を形成する。（図２（Ｄ））
【００４０】
図２（Ｄ）に示す状態を得たら、図２（Ｅ）に示すように各活性層にコンタクトする電極を形成する。ここでは、周辺回路に配置される薄膜トランジスタのソース電極３６と２１４、ドレイン電極２１２と２１３、さらに画素部に配置される薄膜トランジスタのソース電極２１５、ドレイン電極２１５を形成する。
【００４１】
またこの時、各電極から延在して必要な配線が形成される。例えば、画素部の薄膜トランジスタのソース電極２１５の形成と同時に、そこから延在したソース配線が形成される。また、周辺回路においては、必要とされる配線パターンが形成される。なお、周辺回路においてドレイン電極２１２と２１３とを接続することでＣＭＯＳ構造を得ることができる。
【００４２】
また、端子部とコモン部においても同時に電極が形成される。ここでは、端子部の電極を形成するパターン２１９と２１８、さらにコモン部ではコモン電極を構成するパターン２１７が形成される。コモン電極は、端子部に延在し、しかるべき電位に接続される。（図２（Ｅ））
【００４３】
この図２（Ｅ）で示される工程で形成される電極やパターンは、５００〜１０００Åのチタン膜と２０００Å厚のアルミニウム膜と１０００Å厚のチタン膜でなる３層構造を有するものとして形成される。
【００４４】
この工程で形成される電極やパターンは、便宜上２層目の配線と呼ばれる。
【００４５】
まず最下層をチタン膜とするのは、アルミニウムと活性層を構成する半導体との電気的な接触がうまくいかないからである。これは、アルミニウムが半導体では良好なオーム接触がとれないことによる。
【００４６】
また中央の層をアルミニウムとするのは、その電気抵抗の低さを最大限利用するためである。
【００４７】
また最上層をチタン膜とするのは、後に形成される画素電極（ＩＴＯ電極）と画素部の薄膜トランジスタのドレイン電極２１６とをコンタクトさせるためである。
【００４８】
即ち、アルミニウムとＩＴＯ電極を直接コンタクトさせると良好なオーム接触がとれないが、チタン膜とＩＴＯ電極、及びチタン膜とアルミニウムとは良好なオーム接触がとれるからである。
【００４９】
また、後の工程において、コモン部においてもＢＭと２層目のコモン電極２１７とをＩＴＯ電極で接続することが必要される。この際、ＩＴＯ電極との電気的な接触を良好なものとするために、２層目の配線の最上層をチタン膜とすることが必要とされる。
【００５０】
また、後の工程において、端子部においても２層目の配線でなる端子電極２１８及び２１９とＩＴＯ電極とがコンタクトする必要がある。この際、端子電極とＩＴＯ電極との電気的な接触を良好なものとするために、２層目の配線の最上層をチタン膜とすることが必要とされる。
【００５１】
こうして図２（Ｅ）に示す状態を得る。次に図３（Ａ）に示すように第２の層間絶縁膜として酸化珪素膜３０１を２０００Åの厚さに成膜する。
【００５２】
図３（Ａ）に示す状態を得たら、図３（Ｂ）に示すようにＢＭ（ブラックマトリクス）を構成するためにチタン膜を３０００Åの厚さに成膜する。ＢＭとしては、クロム膜またはチタン膜とクロム膜との積層膜、または他の適当な金属膜を用いることができる。
【００５３】
図３（Ｂ）において、ＢＭとして機能するのは３０２で示される部分である。３０３で示されるのは、３０２で示されるＢＭからコモン部まで延在した部分である。
【００５４】
次に図３（Ｃ）に示すように第３の層間絶縁膜２２１を成膜する。ここでは、２０００Å厚の酸化珪素膜をプラズマＣＶＤ法を成膜する。
【００５５】
さらに図３（Ｃ）に示すように開口２２２、２２３、２２４、２２５を形成する。ここで２２２は、端子部の電極を形成するための開口である。また２２３と２２４は、２層目の配線とＢＭとを電気的に接続するための開口である。
【００５６】
また２２５は、画素部分の薄膜トランジスタのドレイン電極２１６に後に画素電極であるＩＴＯ電極がコンタクトするための開口である。
【００５７】
そして、図４（Ａ）に示すようにＩＴＯでなる電極２２６と２２７と２２８とを同時に形成する。ここで、２２８が画素電極として機能する部分である。また２２７が２層目の配線２１７とＢＭから延在した電極パターン２２０とを接続するために電極パターンとなる。
【００５８】
なお、コモン部の電極パターン２２７上にはさらに銀ペーストで対抗基板との接触用の電極が形成される。
【００５９】
以上示した構成を採用することにより、ＢＭ層が電気的に浮いた状態とすることを避ける構成とすることができる。
【００６０】
例えば、図４（Ａ）に示す工程の後には、図示しないファイナル保護膜を形成し、さらにその上に液晶をラビングするための図示しないラビング膜を形成し、その後にラビング工程が実施される。この際、静電気の発生により、薄膜トランジスタが破壊されたり絶縁膜が静電破壊してしまうことが多々ある。
【００６１】
しかし、本実施例に示す構成を採用した場合、ブラックマトリクスを所定の電位として、そこに電荷が蓄積することを避けることができるので、上記のような不良の発生を防止することができる。
【００６２】
〔実施例２〕
本実施例は、実施例１とは一部の工程が異なった構成に関する。本実施例に示す作製工程は、図３（Ａ）までは実施例１に示したものと同じである。
【００６３】
まず実施例１に示した作製工程に従って、図３（Ａ）に示す状態を得る。図３（Ａ）に示す状態を得たら、図５（Ａ）に示すように開口部５０１、５０２、５０３を形成する。即ち、第２の層間絶縁膜３０１に５０１〜５０３で示される開口を形成する。
【００６４】
次にＢＭを構成するチタン膜を成膜し、それをパターニングすることにより、図５（Ｂ）に示す状態を得る。
【００６５】
ここで５０７が本来のＢＭとしての機能を果たすパターンである。
【００６６】
また５０６がＢＭから延在したパターンと２層面のコモン用の電極２１７とを直接コンタクトさせるためのパターンである。
【００６７】
また、５０４と５０５が端子部を構成する一層目の電極２１８と２１９にコンタクトする電極である。
【００６８】
本実施例においては、端子部において、ＢＭを構成する材料でもって電極が構成されることが実施例１と異なる点である。また、コモン部においてＢＭから延在した電極５０６と２層目のコモン電極２１７とが直接接触する点が実施例１と異なる点である。
【００６９】
図５（Ｂ）に示す状態を得たら、３層目の層間絶縁膜５０８を成膜する。ここでは、実施例１と同様に酸化珪素膜でもって３層目の層間絶縁膜５０８を形成する。（図５（Ｃ））
【００７０】
さらにコンタクトホールの形成を行う。そしてＩＴＯ膜をスパッタ法で１５００Åの厚さに成膜する。そしてそれをパターニングすることにより、画素電極５１２を形成する。
【００７１】
また同時にコモン部における電極５１１を形成する。この電極５１１は後に対向基板のコモン電極と接触するために電極となる。また５０４と５０５は、端子部における電極端子を形成するものとなる。
【００７２】
本実施例の構成を採用した場合、ＢＭ５０７から延在した電極５０６と２層目のコモン用の電極２１７とが直接接触する構成とすることができる。そしてそのコンタクトを確実なものとすることができる。
【００７３】
このＢＭと２層目のコモン用の電極との接続は、共通電位を保持するためのものであるから、その接触抵抗を極力低くする必要がある。このような目的のためには、本実施例の構成は有用なものとなる。
【００７４】
〔実施例３〕
本実施例は、実施例１に示す構成において、２層目の配線をチタン膜／アルミニウム膜／チタン膜でなる３層膜とするのでなく、チタン膜／アルミニウム膜の２層膜で構成する場合の例を示す。
【００７５】
実施例１で述べたように、２層目の配線を３層構造とするのは、活性層とのコンタクト、ＩＴＯとのコンタクト、配線自身抵抗の低減、といった問題を解決するためである。
【００７６】
しかし、上記のような多層構造は、成膜工程が多くなるので、作製コストの削減を考えた場合、より層の数が少ないものとすることが好ましい。本実施例はこの点を考慮し、２層目の配線をチタン膜／アルミニウム膜の２層膜でよいものとした例である。
【００７７】
本実施例は、実施例１とは一部の工程が異なった構成に関する。本実施例に示す作製工程は、一部の工程を除いて図３（Ａ）までは実施例１に示したものと同じである。
【００７８】
まず実施例１に示した作製工程に従って、図３（Ａ）に示す状態を得る。この時、図２（Ｄ）に示す工程において、開口３５は形成しない。
【００７９】
また、図２（Ｅ）に示す工程において、２１７〜２１９、さらに３６と２１２〜２１５で示される２層目の配線を１０００Åのチタン膜と３０００Åのアルミニウム膜との２層で構成する。なお当然電極２１６は形成しない。
【００８０】
こうして図３（Ａ）に示す状態を得たら、図６（Ａ）に示すように開口部５０１、５０２、５０３、６０１を形成する。即ち、第２の層間絶縁膜３０１に開口５０１〜５０３、さらに６０１を形成する。
【００８１】
図６（Ａ）は図５（Ａ）に対応する。両図で異なるのは、図６（Ａ）では、開口６０１が形成されているが、図５（Ａ）では対応する部分では電極２１６が形成されている点である。
【００８２】
次にＢＭを構成するチタン膜を成膜し、それをパターニングすることにより、図６（Ｂ）に示す状態を得る。ここで５０７が本来のＢＭとしての機能を果たすパターンである。
【００８３】
またこのパターン５０６はＢＭ５０７から延在したパターンと２層目のコモン用の電極２１７とを直接コンタクトさせるためのパターンである。
【００８４】
また、５０４と５０５が端子部を構成する一層目の電極２１８と２１９にコンタクトした電極である。
【００８５】
またこの工程において、開口６０１の部分にドレイン領域２９とコンタクトする電極６０２をＢＭ５０７を構成する材料でもって形成する。
【００８６】
本実施例においては、端子部において、ＢＭを構成する材料でもって電極が構成されることが実施例１と異なる点である。また、ＢＭと２層目のコモン電極２１７とが直接接触する点が実施例１と異なる点である。また画素部分の薄膜トランジスタのドレイン領域にコンタクトする電極６０２がＢＭ材料でもって形成される点が実施例１及び実施例２と異なる。
【００８７】
図６（Ｂ）に示す状態において、２１７〜２１９、さらに３６と２１２〜２１５で示される２層目の配線がチタンとアルミニウムでなる２層膜でよいことが明らかになる。
【００８８】
即ち、２層目の配線の上面にコンタクトしているのは、チタンでなるＢＭ材料である。従って、２層目の配線の上面がアルミニウムであっても何ら問題なくオーム接触をとることができる。
【００８９】
従って、本実施例においては、２層目の配線を下層がチタン膜で上層がアルミニウム膜である２層構造とすることができる。
【００９０】
図６（Ｂ）に示す状態を得たら、３層目の層間絶縁膜５０８を成膜する。ここでは、実施例１と同様に酸化珪素膜でもって３層目の層間絶縁膜５０８を形成する。（図６（Ｃ））
【００９１】
さらにコンタクトホールの形成を行う。そしてＩＴＯ膜をスパッタ法で１５００Åの厚さに成膜する。そしてそれをパターニングすることにより、画素電極５１２を形成する。
【００９２】
また同時にコモン部における電極５１１を形成する。この電極５１１は後に対抗基板のコモン電極と接触するために電極となる。また５０９と５１０は、端子部における電極端子を形成するものとなる。
【００９３】
本実施例の構成を採用した場合、ＢＭ５０７から延在した電極５０６と２層目のコモン用の電極２１７とが直接接触する構成とすることができる。そしてそのコンタクトを確実なものとすることができる。
【００９４】
このＢＭと２層目のコモン用の電極との接続は、共通電位を保持するためのものであるから、その接触抵抗を極力低くする必要がある。このような目的のためには、本実施例の構成を採用するは好ましい。
【００９５】
また、それに加えて２層目の配線をチタン膜とアルミニウム膜との２層膜で構成することができる。このことは、工程を削減できる意味で有用なものとなる。
【００９６】
〔実施例４〕
本実施例は、実施例１〜３で示す工程におけるＢＭを構成する材料の成膜の際に、ＢＭが成膜中に高い電位を有し、絶縁膜を静電破壊しないようにするための工夫に関する。
【００９７】
実施例１〜３に示したようにＢＭは最終的には所定の電位になるべく構成される。しかし、ＢＭの成膜の際（普通スパッタ法が利用される）には、成膜途中のＢＭに電荷が蓄積され、ＢＭが他部に対して電位を有してしまうことが懸念される。
【００９８】
本実施例はこの問題を解決するものである。図７に本実施例に示す構成の概略を示す。まず図７（Ｂ）に示すように基板７０１上に第１の層間絶縁膜７０２と２層目の配線７０３を形成する。ここで、２層目の配線の一部を基板７０１の角の部分まで延在させて設けておく。
【００９９】
そして２層目の層間絶縁膜をプラズマＣＶＤ法で成膜する際において、図７（Ａ）に示すように、２層目の配線の延在部分７０２が存在する部分を基板７０１を抑える爪７０５で押さて、電極７００上に配置する。
【０１００】
そしてこの状態において、図７（Ｂ）に示すように２層目の層間絶縁膜７０４の成膜を行う。すると、爪７０５が存在していた部分には成膜が行われない状態となる。
【０１０１】
そして、ＢＭ材料をスパッタ法なりで成膜する。すると、成膜と同時に延在した２層目の配線７０３とＢＭ膜７０６とがコンタクトする。このようにすると、ＢＭ材料の成膜途中、またはコモン電極の形成の前にＢＭ材料が特定の電位になってしまうことを抑制することができる。
【０１０２】
なお、７０２は２層目の配線が形成される基体となる絶縁膜である。
【０１０３】
【発明の効果】
本明細書で開示する発明を用いることで、ブラックマトリクスが帯電してしまう問題を解決することができる。即ち、ブラックマトリクスが帯電してしまうことによって生じる作製工程における不良の発生を抑制することができる。また装置完成後における信頼性を向上させることができる。
【図面の簡単な説明】
【図１】 アクティブマトリクス型の液晶表示装置の概要を示す図。
【図２】 アクティブマトリクス型の液晶表示装置の作製工程を示す図。
【図３】 アクティブマトリクス型の液晶表示装置の作製工程を示す図。
【図４】 アクティブマトリクス型の液晶表示装置の作製工程を示す図。
【図５】 アクティブマトリクス型の液晶表示装置の作製工程を示す図。
【図６】 アクティブマトリクス型の液晶表示装置の作製工程を示す図。
【図７】 ＢＭ材料の成膜状態を示す図。
【符号の説明】
１０１ アクティブマトリクス領域
１０２ ＢＭ（ブラックマトリクス）に形成された開口部
１０３ 周辺駆動回路
１０４ 端子
１０５、１０６、１００ コモン電極
１０７ アクティブマトリクス回路の拡大図
１０８ ゲイト線
１０９ ソース線
１１０ 薄膜トランジスタ
１１１ 周辺駆動回路
２０１ ガラス基板
２０２、２０３、２０４ 活性層
２０５ ゲイト絶縁膜
２０６、２０８、２１０ ゲイト電極
２０７、２０９、２１１ 陽極酸化膜
２１、２６、２７ ソース領域
２３、２４、２９ ドレイン領域
２２、２５、２８ チャネル形成領域
２１２ 層間絶縁膜
３０〜３５ コンタクト開口
２１８、２１９ 端子電極
２１７ コモン電極
３６、２１４、２１５ ソース電極
２１２、２１３、２１６ ドレイン電極
３０１ 層間絶縁膜
３０２ ＢＭ（ブラックマトリクス）
３０３ コモン電極
２２１ 層間絶縁膜
２２６ 端子電極
２２７ コモン電極
２２８ 画素電極
Claims (6)
- 基板上に、
複数のゲイト線と、複数のソース線と、複数の薄膜トランジスタと、透明導電膜でなる複数の画素電極と、金属膜でなるブラックマトリクスとを有する画素部と、
前記画素部の周辺に設けられたコモン部と、
を有するアクティブマトリクス型の液晶表示装置であって、
前記コモン部には、コモン電極と、前記コモン電極の上に第１の層間絶縁膜と、前記第１の層間絶縁膜の上に前記画素部より延在したブラックマトリクスと、前記ブラックマトリクスの上に第２の層間絶縁膜と、前記第２の層間絶縁膜の上に前記透明導電膜と同じ膜でなる電極と、が順次積層して設けられており、
前記コモン部における前記ブラックマトリクスには、複数の穴部が設けられており、
前記コモン部において、前記透明導電膜と同じ膜でなる電極は、前記第１の層間絶縁膜、前記ブラックマトリクスの穴部、及び前記第２の層間絶縁膜を通って設けられた第１の開口によって前記コモン電極と電気的に接続され、且つ前記第２の層間絶縁膜に設けられた第２の開口によって前記ブラックマトリクスと電気的に接続されることを特徴とする液晶表示装置。 - 基板上に、
複数のゲイト線と、複数のソース線と、複数の薄膜トランジスタと、透明導電膜でなる複数の画素電極と、金属膜でなるブラックマトリクスとを有する画素部と、
前記画素部の周辺に設けられたコモン部と、
を有するアクティブマトリクス型の液晶表示装置であって、
前記コモン部には、コモン電極と、前記コモン電極の上に第１の層間絶縁膜と、前記第１の層間絶縁膜の上に前記画素部より延在したブラックマトリクスと、前記ブラックマトリクスの上に第２の層間絶縁膜と、前記第２の層間絶縁膜の上に前記透明導電膜と同じ膜でなる電極と、が順次積層して設けられており、
前記コモン電極は、前記ソース線と同一層に設けられ、且つ同一の材料で構成されており、
前記コモン部における前記ブラックマトリクスには、複数の穴部が設けられており、
前記コモン部において、前記透明導電膜と同じ膜でなる電極は、前記第１の層間絶縁膜、前記ブラックマトリクスの穴部、及び前記第２の層間絶縁膜を通って設けられた第１の開口によって前記コモン電極と電気的に接続され、且つ前記第２の層間絶縁膜に設けられた第２の開口によって前記ブラックマトリクスと電気的に接続されることを特徴とする液晶表示装置。 - 基板上に、
複数のゲイト線と、複数のソース線と、複数の薄膜トランジスタと、透明導電膜でなる複数の画素電極と、金属膜でなるブラックマトリクスとを有する画素部と、
前記画素部の周辺に設けられたコモン部と、
端子部と、
を有するアクティブマトリクス型の液晶表示装置であって、
前記コモン部には、コモン電極と、前記コモン電極の上に第１の層間絶縁膜と、前記第１の層間絶縁膜の上に前記画素部より延在したブラックマトリクスと、前記ブラックマトリクスの上に第２の層間絶縁膜と、前記第２の層間絶縁膜の上に前記透明導電膜と同じ膜でなる電極と、が順次積層して設けられており、
前記コモン部におけるブラックマトリクスには、複数の穴部が設けられており、
前記コモン電極は、前記端子部に延在して設けられており、
前記コモン部において、前記透明導電膜と同じ膜でなる電極は、前記第１の層間絶縁膜、前記ブラックマトリクスの穴部、及び前記第２の層間絶縁膜を通って設けられた第１の開口によって前記コモン電極と電気的に接続され、且つ前記第２の層間絶縁膜に設けられた第２の開口によって前記ブラックマトリクスと電気的に接続されることを特徴とする液晶表示装置。 - 基板上に、
複数のゲイト線と、複数のソース線と、複数の薄膜トランジスタと、透明導電膜でなる複数の画素電極と、金属膜でなるブラックマトリクスとを有する画素部と、
前記画素部の周辺に設けられたコモン部と、
端子部と、
を有するアクティブマトリクス型の液晶表示装置であって、
前記コモン部には、コモン電極と、前記コモン電極の上に第１の層間絶縁膜と、前記第１の層間絶縁膜の上に前記画素部より延在したブラックマトリクスと、前記ブラックマトリクスの上に第２の層間絶縁膜と、前記第２の層間絶縁膜の上に前記透明導電膜と同じ膜でなる電極と、が順次積層して設けられており、
前記コモン部におけるブラックマトリクスには、複数の穴部が設けられており、
前記コモン電極は、前記端子部に延在して設けられており、
前記コモン電極は前記ソース線及び前記端子部の電極と同一層に設けられ、且つ同一の材料で構成されており、
前記コモン部において、前記透明導電膜と同じ膜でなる電極は、前記第１の層間絶縁膜、前記ブラックマトリクスの穴部、及び前記第２の層間絶縁膜を通って設けられた第１の開口によって前記コモン電極と電気的に接続され、且つ前記第２の層間絶縁膜に設けられた第２の開口によって前記ブラックマトリクスと電気的に接続されることを特徴とする液晶表示装置。 - 請求項２または４において、前記コモン電極と同一層に設けられる層は、チタン膜及びアルミニウム膜の２層膜で構成されていることを特徴とする液晶表示装置。
- 請求項１〜５のいずれか一項において、前記画素電極は前記薄膜トランジスタのドレイン領域と電気的に接続されており、前記画素電極と前記ドレイン領域を電気的に接続するために、前記ソース線と同一層に電極が設けられていることを特徴とする液晶表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05833096A JP3647542B2 (ja) | 1996-02-20 | 1996-02-20 | 液晶表示装置 |
| US08/808,949 US5929948A (en) | 1996-02-20 | 1997-02-19 | Black matrix coupled to common electrode through a transparent conductive film |
| KR1019970005065A KR100492642B1 (ko) | 1996-02-20 | 1997-02-20 | 액티브매트릭스표시장치및그제조방법 |
| US09/323,559 US6198517B1 (en) | 1996-02-20 | 1999-06-01 | Liquid crystal display device |
| US09/797,913 US6982768B2 (en) | 1996-02-20 | 2001-03-01 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05833096A JP3647542B2 (ja) | 1996-02-20 | 1996-02-20 | 液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002306033A Division JP3807550B2 (ja) | 2002-10-21 | 2002-10-21 | アクティブマトリクス型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09230362A JPH09230362A (ja) | 1997-09-05 |
| JP3647542B2 true JP3647542B2 (ja) | 2005-05-11 |
Family
ID=13081301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05833096A Expired - Fee Related JP3647542B2 (ja) | 1996-02-20 | 1996-02-20 | 液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US5929948A (ja) |
| JP (1) | JP3647542B2 (ja) |
| KR (1) | KR100492642B1 (ja) |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3647542B2 (ja) * | 1996-02-20 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP3597305B2 (ja) | 1996-03-05 | 2004-12-08 | 株式会社半導体エネルギー研究所 | 液晶表示装置およびその作製方法 |
| JP3527009B2 (ja) * | 1996-03-21 | 2004-05-17 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP3640224B2 (ja) | 1996-06-25 | 2005-04-20 | 株式会社半導体エネルギー研究所 | 液晶表示パネル |
| US7298447B1 (en) * | 1996-06-25 | 2007-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display panel |
| US6049132A (en) * | 1996-07-12 | 2000-04-11 | Kawasaki Steel Corporation | Multiple metallization structure for a reflection type liquid crystal display |
| JP3788649B2 (ja) * | 1996-11-22 | 2006-06-21 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JPH10198292A (ja) | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP3716580B2 (ja) | 1997-02-27 | 2005-11-16 | セイコーエプソン株式会社 | 液晶装置及びその製造方法、並びに投写型表示装置 |
| US6927826B2 (en) * | 1997-03-26 | 2005-08-09 | Semiconductor Energy Labaratory Co., Ltd. | Display device |
| JP3883641B2 (ja) * | 1997-03-27 | 2007-02-21 | 株式会社半導体エネルギー研究所 | コンタクト構造およびアクティブマトリクス型表示装置 |
| US6734925B1 (en) * | 1998-12-07 | 2004-05-11 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| USRE41873E1 (en) | 1997-05-12 | 2010-10-26 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| JP3907804B2 (ja) | 1997-10-06 | 2007-04-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US8310262B2 (en) * | 1997-12-05 | 2012-11-13 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| JP3423232B2 (ja) | 1998-11-30 | 2003-07-07 | 三洋電機株式会社 | アクティブ型ｅｌ表示装置 |
| JP4700510B2 (ja) * | 1998-12-18 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6576924B1 (en) * | 1999-02-12 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate |
| EP1031873A3 (en) | 1999-02-23 | 2005-02-23 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US6475836B1 (en) * | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6680487B1 (en) | 1999-05-14 | 2004-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same |
| JP2001053283A (ja) | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| CN1186683C (zh) * | 1999-09-08 | 2005-01-26 | 松下电器产业株式会社 | 显示装置及其制造方法 |
| TW516244B (en) | 1999-09-17 | 2003-01-01 | Semiconductor Energy Lab | EL display device and method for manufacturing the same |
| US7023021B2 (en) | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7101047B2 (en) | 2000-03-31 | 2006-09-05 | Sharp Laboratories Of America, Inc. | Projection display systems for light valves |
| US6789910B2 (en) | 2000-04-12 | 2004-09-14 | Semiconductor Energy Laboratory, Co., Ltd. | Illumination apparatus |
| US6613620B2 (en) | 2000-07-31 | 2003-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6739931B2 (en) | 2000-09-18 | 2004-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the display device |
| TW525216B (en) * | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| SG111923A1 (en) * | 2000-12-21 | 2005-06-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| US6845016B2 (en) * | 2001-09-13 | 2005-01-18 | Seiko Epson Corporation | Electronic device and method of manufacturing the same, and electronic instrument |
| JP3736513B2 (ja) * | 2001-10-04 | 2006-01-18 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法並びに電子機器 |
| KR100473588B1 (ko) * | 2001-12-28 | 2005-03-08 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 |
| JP3788387B2 (ja) * | 2002-05-10 | 2006-06-21 | セイコーエプソン株式会社 | 電気光学装置および電気光学装置の製造方法 |
| US7094684B2 (en) * | 2002-09-20 | 2006-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| AU2003264515A1 (en) | 2002-09-20 | 2004-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| JP4038485B2 (ja) * | 2003-03-12 | 2008-01-23 | 三星エスディアイ株式会社 | 薄膜トランジスタを備えた平板表示素子 |
| JP2004304167A (ja) | 2003-03-20 | 2004-10-28 | Advanced Lcd Technologies Development Center Co Ltd | 配線、表示装置及び、これらの形成方法 |
| US6822354B2 (en) * | 2003-04-04 | 2004-11-23 | Robert Bosch Corporation | Electric motor |
| US7250720B2 (en) | 2003-04-25 | 2007-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP3772888B2 (ja) * | 2003-05-02 | 2006-05-10 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4517063B2 (ja) * | 2003-05-27 | 2010-08-04 | 日本電気株式会社 | 液晶表示装置 |
| US7119411B2 (en) * | 2004-02-17 | 2006-10-10 | Au Optronics Corp. | Interconnect structure for TFT-array substrate and method for fabricating the same |
| US7417249B2 (en) * | 2004-08-20 | 2008-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a wiring including an aluminum carbon alloy and titanium or molybdenum |
| KR101106557B1 (ko) * | 2004-12-28 | 2012-01-19 | 엘지디스플레이 주식회사 | 횡전계방식 액정표시장치 |
| JP4646951B2 (ja) * | 2007-06-06 | 2011-03-09 | 株式会社半導体エネルギー研究所 | センサ付き表示装置 |
| JP4827796B2 (ja) * | 2007-06-06 | 2011-11-30 | 株式会社半導体エネルギー研究所 | センサ付き表示装置 |
| WO2010032602A1 (en) * | 2008-09-18 | 2010-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR101564332B1 (ko) * | 2008-10-28 | 2015-10-30 | 삼성전자주식회사 | 액정 표시 장치에 일체화된 터치 스크린 패널과 그 제조 방법 및 터치 센싱 방법 |
| JP5236812B2 (ja) * | 2009-09-11 | 2013-07-17 | シャープ株式会社 | アクティブマトリクス基板およびアクティブマトリクス型表示装置 |
| JP5517717B2 (ja) * | 2010-04-16 | 2014-06-11 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| KR101859483B1 (ko) * | 2012-03-06 | 2018-06-27 | 엘지디스플레이 주식회사 | 입체 영상 표시 장치 및 그 제조 방법 |
| US9166054B2 (en) * | 2012-04-13 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN103441119B (zh) * | 2013-07-05 | 2016-03-30 | 京东方科技集团股份有限公司 | 一种制造esd器件的方法、esd器件和显示面板 |
| JP2014078033A (ja) * | 2013-12-23 | 2014-05-01 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| CN106526992A (zh) * | 2016-12-30 | 2017-03-22 | 深圳市华星光电技术有限公司 | 一种coa基板及液晶面板 |
| WO2019064342A1 (ja) * | 2017-09-26 | 2019-04-04 | シャープ株式会社 | 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置 |
| CN108732835A (zh) * | 2018-05-29 | 2018-11-02 | 深圳市华星光电技术有限公司 | 阵列基板、液晶显示面板及液晶显示面板的光配向方法 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3307150B2 (ja) * | 1995-03-20 | 2002-07-24 | ソニー株式会社 | アクティブマトリクス型表示装置 |
| JPS6045219A (ja) * | 1983-08-23 | 1985-03-11 | Toshiba Corp | アクテイブマトリクス型表示装置 |
| JPS62262026A (ja) * | 1986-05-07 | 1987-11-14 | Seiko Epson Corp | アクテイブマトリクスパネル |
| JPS6428622A (en) | 1987-07-24 | 1989-01-31 | Hitachi Ltd | Liquid crystal display device |
| JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル，投写型表示装置及びビューファインダー |
| US5849601A (en) * | 1990-12-25 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| KR950001360B1 (ko) * | 1990-11-26 | 1995-02-17 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 전기 광학장치와 그 구동방법 |
| JPH04237024A (ja) * | 1991-01-21 | 1992-08-25 | Toshiba Corp | 液晶表示器 |
| CA2060128A1 (en) * | 1991-03-04 | 1992-09-05 | Kenneth D. Collister | Shielded liquid crystal display element and circuitry |
| JP3071851B2 (ja) | 1991-03-25 | 2000-07-31 | 株式会社半導体エネルギー研究所 | 電気光学装置 |
| JPH04358127A (ja) | 1991-05-22 | 1992-12-11 | Oki Electric Ind Co Ltd | 薄膜トランジスタ型液晶表示装置 |
| WO1993011455A1 (en) * | 1991-11-29 | 1993-06-10 | Seiko Epson Corporation | Liquid crystal display and method of manufacturing same |
| JP2800956B2 (ja) * | 1992-03-10 | 1998-09-21 | シャープ株式会社 | アクティブマトリクス基板 |
| JPH0682286A (ja) | 1992-08-31 | 1994-03-22 | Murata Mfg Co Ltd | 熱式流量計 |
| JPH0682804A (ja) | 1992-09-07 | 1994-03-25 | Toppan Printing Co Ltd | アクティブマトリクス駆動型液晶表示装置 |
| JPH06138488A (ja) | 1992-10-29 | 1994-05-20 | Seiko Epson Corp | 液晶表示装置 |
| JP2988159B2 (ja) | 1992-11-13 | 1999-12-06 | 日本電気株式会社 | 液晶表示装置 |
| JP2950061B2 (ja) | 1992-11-13 | 1999-09-20 | 日本電気株式会社 | 液晶表示素子 |
| EP0603866B1 (en) * | 1992-12-25 | 2002-07-24 | Sony Corporation | Active matrix substrate |
| JP3098345B2 (ja) | 1992-12-28 | 2000-10-16 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
| JPH06250221A (ja) | 1993-03-01 | 1994-09-09 | Hitachi Ltd | 液晶表示基板の製造方法 |
| JPH06289414A (ja) | 1993-04-06 | 1994-10-18 | Seiko Epson Corp | 液晶表示装置 |
| JPH0713145A (ja) | 1993-06-28 | 1995-01-17 | Toshiba Corp | 薄膜トランジスタアレイ基板の製造方法 |
| JP3109967B2 (ja) * | 1993-12-28 | 2000-11-20 | キヤノン株式会社 | アクティブマトリクス基板の製造方法 |
| US5782665A (en) * | 1995-12-29 | 1998-07-21 | Xerox Corporation | Fabricating array with storage capacitor between cell electrode and dark matrix |
| JP3647542B2 (ja) * | 1996-02-20 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US5880796A (en) | 1996-07-12 | 1999-03-09 | Casio Computer Co., Ltd. | Display device with display plate having metal upper suface including narrow outgoing opening for emitting light from light emitting member |
| KR100234892B1 (ko) * | 1996-08-26 | 1999-12-15 | 구본준 | 액정표시장치의 구조 및 그 제조방법 |
-
1996
- 1996-02-20 JP JP05833096A patent/JP3647542B2/ja not_active Expired - Fee Related
-
1997
- 1997-02-19 US US08/808,949 patent/US5929948A/en not_active Expired - Lifetime
- 1997-02-20 KR KR1019970005065A patent/KR100492642B1/ko not_active IP Right Cessation
-
1999
- 1999-06-01 US US09/323,559 patent/US6198517B1/en not_active Expired - Lifetime
-
2001
- 2001-03-01 US US09/797,913 patent/US6982768B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6198517B1 (en) | 2001-03-06 |
| US5929948A (en) | 1999-07-27 |
| US6982768B2 (en) | 2006-01-03 |
| US20010052954A1 (en) | 2001-12-20 |
| JPH09230362A (ja) | 1997-09-05 |
| KR970062777A (ko) | 1997-09-12 |
| KR100492642B1 (ko) | 2005-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647542B2 (ja) | 液晶表示装置 | |
| US6310669B1 (en) | TFT substrate having connecting line connect to bus lines through different contact holes | |
| US5825449A (en) | Liquid crystal display device and method of manufacturing the same | |
| JP4700856B2 (ja) | 液晶表示装置用薄膜トランジスタアレイ基板 | |
| US6771346B2 (en) | Liquid crystal display and manufacturing method thereof | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| US6678017B1 (en) | Display panel and method of fabricating the same | |
| US20100149473A1 (en) | Pixel array and manufacturing method thereof | |
| JPH1096962A (ja) | 液晶表示装置及びその製造方法 | |
| US5995177A (en) | Active matrix substrate with multi-layer signal lines and/or electrodes | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| JP3657371B2 (ja) | アクティブマトリクス型表示装置 | |
| JP3807550B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4019325B2 (ja) | 液晶表示装置 | |
| JPH11242241A (ja) | 液晶表示装置とその製造方法及び液晶表示装置に用いられるｔｆｔアレイ基板とその製造方法 | |
| JPH07113728B2 (ja) | アクティブマトリクス基板 | |
| JPH09281525A (ja) | 液晶表示基板およびその製造方法 | |
| JPH10170933A (ja) | 液晶表示装置 | |
| JP3294509B2 (ja) | 液晶表示装置 | |
| JPH11218782A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH08236777A (ja) | 半導体装置 | |
| JPH01282522A (ja) | アクティブマトリックス回路基板とその製造方法及びそれを用いた画像表示装置 | |
| JP4940926B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3370463B2 (ja) | マトリックス型表示装置 | |
| JPH10104660A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |