KR20010080327A

KR20010080327A - 표시장치 및 그 제조방법

Info

Publication number: KR20010080327A
Application number: KR1020017005159A
Authority: KR
Inventors: 구라마스게이자부로; 난노유다카
Original assignee: 모리시타 요이찌; 마쯔시다덴기산교 가부시키가이샤
Priority date: 1999-09-08
Filing date: 2000-08-31
Publication date: 2001-08-22
Also published as: CN1186683C; CN1321261A; WO2001018596A1; TWI285782B; US6961111B1

Abstract

액티브 매트릭스기판(212)은 유리기판(210)상에 박막트랜지스터로 구성되는 매트릭스어레이를 구비한 액정 표시부(221)와, 액정 표시부를 구동하는 구동회로 (224)∼(226)가 형성된 구동회로 일체형 기판이다.

유리기판(210)의 주변부에 요홈(260)∼(263)이 형성되고, 이 요홈(260)∼ (263)에 구동회로(225),(226)에 전원을 공급하는 전원라인(251)∼(254)이 매입된 구성으로 되어 있다.

이와 같은 구성에 의해, 주변 부분의 면적을 증가시키지 않고 구동회로의 전원라인 또는 데이터 배선으로 대표되는 버스배선부분의 저항치를 내림으로써, 전원 전압의 저하량을 작게 억제하여 구동회로를 확실하게 동작시킬 수 있는 구동회로 일체형 액티브 매트릭스기판을 실현할 수 있다.

Description

표시장치 및 그 제조방법{DISPLAY DEVICE AND METHOD OF MANUFACTURE THEREOF}

(제 1 의 배경기술)

종래, 아모르퍼스 실리콘 트랜지스터(이하, a-Si 라고 함)로 형성되어 있는 액티브 매트릭스형 액정표시장치는 화소의 구동으로서의 성능은 a-Si 로 충분히 충족되지만, 동일한 기판상에 같은 프로세스로 신호선의 구동회로를 구성하는 것은 성능상 곤란하여, 단결정 Si 에 의해 형성된 외부 부착의 구동회로(드라이버)를 사용하여 패널을 구동하고 있다.

따라서, 드라이버는 IC 칩을 어레이기판에 접속하지 않으면 안된다. 이 접속방법으로서는 도 31에 나타낸 바와 같이 테이프캐리어필름(301)상에 드라이버 (302)를 실장(實裝)하고, 이것을 액정패널의 어레이기판(303)에 접속하는 방법(테이프 캐리어 패키지 : TCP)이 있다.

이에 대하여 박형, 경량을 목적으로 상기 드라이버를 액정패널에 직접 실장하는 (칩온글라스 : COG) 방법이 제안되고 있다.

이 방법으로는 전술한 테이프 캐리어가 불필요해져서 코스트 저감을 도모할 수 있는 동시에 드라이버의 접속을 포함한 액정패널 토탈 접속 개수가 1/3 ∼ 1/5 로 저감되므로, 접속 불량에 대한 신뢰성이 향상된다. 이 방식을 도 32에 나타낸다.

그러나, COG 에 있어서도 드라이버 IC 칩의 접속 개수가 TCP 보다 적지만, 역시 많은 단자를 접속하기 위한 고정밀도의 실장 공정을 필요로 하여 대폭적인 신뢰성 향상이나 제조 코스트의 저감을 도모하는 것은 곤란하다.

한편, 아모르퍼스 실리콘 TFT 에 대하여 폴리실리콘 TFT (이하, p-Si-TFT 라고 함)를 액티브 매트릭스의 스위칭소자로서 사용한 액정표시장치의 경우에는, 반도체층의 이동도가 a-Si 의 이동도에 대하여 1 자릿수 ∼ 2 자릿수 이상 높으므로 (SID' 97 p171), 화면내의 액티브 매트릭스소자와 신호구동회로의 일부 또는 유리기판상에 동시에 형성, 내장할 수 있다.

상기 드라이버회로는 구체적으로는, 예를 들면 도 33에 나타낸 바와 같이 p 채널 TFT(304)와 n 채널 TFT(305)로 이루어지는 다수의 CMOS(Complimentary Metal Oxside Semiconductor)인버터(306) 등에 의해 시프트레지스터나 래치 등이 형성되어 구성되어 있다.

또, p 채널 TFT(304)…를 접속하는 배선이나 전원배선, 화상신호선 등은 유리기판에 형성된 예를 들면 막두께가 7000Å 정도의 알루미늄박막 등으로 구성되어 있다.

그러나, 상기 종래의 액정표시장치는 p-Si-TFT 의 특성 및 전원 배선의 배선저항으로 인하여 각 시프트레지스터 등에 공급되는 전원 전압의 전압강하가 생기므로, 전원 배선의 배선폭을 상당히 넓게 하거나 전원 전압을 상당히 높게 설정하지 않으면 드라이버회로를 적정하게 동작시킬 수 없다는 문제점을 가지고 있었다.

따라서, p-Si-TFT 는 상기와 같이 a-Si-TFT 보다 고속의 동작 속도가 얻어지기는 하지만, 예를 들면 Displays Volume 14 Number 2 1993 pp. 104-114 "Integrated driver circuits for active matrix liquid crystal displays"(도 34a, 34b)에 나타낸 바와 같이 IC 칩 등을 구성하는 단결정 실리콘을 사용한 트랜지스터에 비교하여 OFF 시 전류 및 서브스레숄드영역에서 흐르는 전류가 크다.

이것은 폴리실리콘내에서의 결정입계 준위를 통한 캐리어의 홋핑(Memorandum No. UCB/ERL M93/82), 또는 게이트절연층내에 존재하는 이온에 의한 고정 전하의 영향(동일)에 의한 것이라고 추측되고 있다.

그러므로, CMOS 인버터의 스위칭시에 서브스레숄드영역에 있어서의 드레인전류의 증가에 따라서 큰 관통(貫通) 전류가 흐른다.

더욱 상세하게는, 도 35 및 다음에 나타낸 바와 같은 동작에 의해 관통전류가 흐른다.

(1) 입력전압(게이트전압)(Vin) 이 0V 인 경우에는, p 채널 TFT(304)는 도통상태, n 채널 TFT(305)은 비(非)도통상태가 되어, 출력전압(Vout)은 하이 레벨(5V＝ Vdd)로 된다.

이 상태에서는 p 채널 TFT(304)의 소스에서 n 채널 TFT(305)의 드레인에 걸친 관통전류(직류패스전류)는 거의 흐르지 않는다.

(2) 입력전압(Vin)이 상승하여 n 채널 TFT(305)의 임계치 전압(Vth(n))(전 압 A)을 초과하여 전압 B 로 되기까지는 p 채널 TFT(304)는 포화동작영역에서는 거의 도통상태가 유지되는 동시에, n 채널 TFT(305)은 비포화동작영역에서 입력전압 (Vin)에 따른 드레인전류가 흐르기 시작하므로 관통전류가 서서히 증대하는 동시에 출력전압(Vout)이 서서히 저하한다.

(3) 입력전압(Vin)이 더욱 상승하여 전압 B 에서 전압 D 가 되기까지의 동안에는 p, n 채널 TFT(304),(305)가 모두 비포화동작영역에서 입력전압(Vin)에 따른 드레인전류가 흐르므로, 전압 C 일 때에 관통전류가 최대로 되는 동시에, 출력전압 (Vout)이 급격하게 저하한다.

(4) 입력전압(Vin)이 전압 D 를 초과하면, p 채널 TFT(304)는 역시 비포화동작영역에서 입력전압(Vin)에 따른 드레인전류가 흐르는 동시에, n 채널 TFT(305)는 포화동작영역으로 되어 거의 도통상태가 되어 관통전류가 감소되는 동시에, 출력전압(Vout)이 점차적으로 로우 레벨(0V)에 근접한다.

(5) 입력전압(Vin)이 p 채널 TFT(304)의 임계치 전압(Vth(p))(전압 E)을 초과하면 p 채널 TFT(304)는 비도통 상태, n 채널 TFT(305)는 도통상태로 되어 출력전압(Vout)은 로우 레벨(0V)로 되는 동시에, 관통전류는 거의 흐르지 않게 된다.

상기와 같은 관통전류가 흐름으로써, 예를 들면 전원 배선의 배선저항에 의해 생기는 전압 강하량이 1.5V 이상이 되면, 시프트레지스터나 래치의 구동전압의 마진이 작아져서 드라이버회로를 적정하게 동작시키는 것이 곤란해진다.

구체적으로는, 예를 들면 대각칫수가 20cm 인 액정표시장치를 구성하고자 하면 전원 배선에는 160mA 정도의 전류가 흐르므로, 전압 강하량을 1.5V 이하로 억제하기 위해서는 전원 배선의 배선저항을 9Ω정도 이하로 할 필요가 있고, 전원 배선의 시트저항이 0.1Ω라면, 배선폭을 1개당 3.4mm 이상으로 하지 않으면 드라이버회로를 적정하게 동작시킬 수 없다.

이와 같은 문제점은 표시화소수가 많은 액정표시장치나 컬러화상을 표시하는 액정표시장치의 경우에는, 설치되는 시프트레지스터 등의 스텝수가 많고, 전원 전압의 강하량이 커지므로 한층 현저하게 된다.

또, 화면 크기가 클수록 전원 배선이 길어지므로, 역시 전원 전압의 저하량이 커진다.

또한, 상기와 같은 문제점은 아날로그 화상신호가 입력되는 액정표시장치에서도, 디지털 화상신호가 입력되는 액정표시장치에서도 생기지만, 특히 후자의 경우에는 시프트레지스터에 더하여 디지털 화상신호의 비트수에 따른 래치 회로나 D/A 컨버터를 구비하고 있으므로, 관통전류가 커지게 되어 더욱 현저하게 된다.

또, 예를 들면 일본국 특공평4(1992)-3552호에 나타낸 바와 같은 화상신호 전압을 순차 각 화소전극에 인가하는 이른바 점(点)순차 구동의 액정표시장치나, SID 96 DIGEST pp.21-24 에 나타낸 바와 같은 1 수평기간분의 화상신호를 일단 보유한 후, 수평라인의 각 화소전극에 동시에 화상신호 전압을 인가하는 이른바 선(線)순차 구동의 액정표시장치에 있어서도 상기 문제점은 마찬가지이다.

(제 2 의 배경기술)

현재, 액정표시장치는 노트북형 퍼스널컴퓨터나 카네비게이션 등에 사용되며 앞으로 더욱 소형, 경량화가 요망되고 있다.

이것을 실현하기 위해, 구동회로를 내장화할 수 있는 다결정 실리콘박막 트랜지스터를 사용하여 외부회로와의 접속방식을 더욱 간략화함으로써 박형, 소형화를 실현하는 것이 기대되고 있다.

그래서, 다음에서는 종래의 아모르퍼스 실리콘 박막트랜지스터와 그것을 구동하기 위한 구동용 IC 를 플립칩방식으로 접속하는 경우 및 종래의 다결정 실리콘박막 트랜지스터를 사용한 경우의 외부회로와의 접속을 위한 인출방식을 도면을 참조하면서 설명한다.

도 36 및 도 37은 5형(型) 와이드로 약 40만 화소의 액정표시장치의 개략 형상을 나타낸 것이다.

도 36은 종래의 아모르퍼스 실리콘 박막트랜지스터를 사용하여, 구동용 IC 를 사용하여 플립칩방식으로 접속한 액정표시장치의 평면 구성과, 그 A-A" 단면을 나타낸 도면이다.

또, 도 37은 구동회로를 다결정 실리콘박막으로 작성한 경우의 평면 구성과, 그 B-B" 단면을 나타낸 도면이다.

도 36 및 도 37에 있어서, 동일 명칭에 대해서는 동일 번호를 부여하고 있다. 401 은 어레이기판, 402 는 대향기판, 403 은 플렉시블 배선판, 411 은 구동용 IC 이다.

도 36에 나타낸 바와 같이, IC 를 플립칩 접속하는 방식에서는 접속 피치가 현재 기술을 능가하는 미세(微細)피치가 되므로 신호측 회로부는 상하로 분할하여 양측에서 인출하는 구성으로 되어, 플렉시블 배선판을 양측에 설치하고 이들을 프린트기판(도시하지 않음)에 접속하여 회로를 구성하고 있었다.

또한, 도 37은 구동회로부를 다결정 실리콘박막으로 형성한 것이다. 종래의 아모르퍼스 실리콘 박막트랜지스터의 경우와 달리, 한쪽에서 모든 신호측 회로부를 형성할 수 있으므로 플렉시블 배선판도 1매로 되며, 이것을 프린트기판과 접속하여 회로를 구성하고 있었다.

상기한 바와 같이, 아모르퍼스 실리콘 박막트랜지스터와 구동용 IC 를 플립칩접속하는 종래의 방식에서는 고가의 플렉시블 배선판이 2매나 필요하며, 또한 양측의 플렉시블 배선판을 백라이트측에 배치한 프린트기판으로 접속하는 구성으로 되므로 액정표시장치로서 두꺼워진다는 문제도 생긴다.

또, 폴리실리콘 박막트랜지스터로 구동회로를 형성하는 경우에는 접속 피치의 제약이 없으므로 플렉시블 배선판은 한쪽만으로도 되고, 그만큼 저(低)코스트로 되지만, 플렉시블 배선판은 비교적 형상이 큰 프린트기판과 접속할 필요가 있으므로, 아모르퍼스 실리콘 박막트랜지스터의 경우와 마찬가지로 백라이트측에 배치하는 구성으로 되어 액정장치로서 두꺼워진다는 과제는 마찬가지이다.

(배경기술의 과제 요약)

배경기술의 과제를 요약하면, 구동회로의 적정한 동작을 확보하기 위해 전원 공급용 버스배선 및 그 외의 신호공급용 버스배선을 저(低)저항으로 형성하는 것이 요망되고 있었다.

또, 외부회로와의 접속을 위한 플렉시블 배선기판을 소형ㆍ박형화하여 표시장치 전체의 소형ㆍ박형화가 요망되고 있었다.

본 발명은 표시장치 및 그 제조방법에 관한 것이며, 특히 어레이기판에 형성된 내장(內藏)구동회로부에의 전원을 공급하는 전원라인이나 데이터를 공급하는 데이터라인 등의 버스배선과, 상기 구동회로부와의 접속구조에 관한 것이다.

도 1은 실시형태 1-1 에 관한 표시 패널의 평면도이다.

도 2는 표시 패널의 주변부 부근에서의 배선상태를 나타낸 모식도이다.

도 3은 표시 패널의 주변부 부근의 단면도이다.

도 4는 실시형태 1-2 에 관한 표시 패널의 단면도이다.

도 5는 실시형태 1-3 에 관한 표시 패널의 단면도이다.

도 6은 실시형태 1-4 에 관한 표시 패널의 단면도이다.

도 7은 실시형태 1-5 에 관한 표시 패널의 단면도이다.

도 8은 제 2 의 발명군의 원리를 설명하기 위한 도면이며, 도 8의 (A) 는 제 2 의 발명군에 관한 액정표시장치의 평면도이며, 도 8의 (B) 는 제 2 의 발명군에 관한 액정표시장치의 단면도이다.

도 9는 도 8의 (B) 확대 단면도이다.

도 10a ∼ 10c 는 실시형태 2-1 에 있어서의 액정표시장치의 제조공정 주요 단면도이다.

도 11a ∼ 11c 는 실시형태 2-2 에 있어서의 액정표시장치의 제조공정 주요단면도이다.

도 12a ∼ 12c 는 실시형태 2-3 에 있어서의 액정표시장치의 제조공정 주요 단면도이다.

도 13은 실시형태 3-1 에 있어서의 액정표시장치의 구성을 나타낸 평면도이다.

도 14는 실시형태 3-1 에 관한 액정표시장치의 회로도이다.

도 15는 도 14에 나타낸 시프트레지스터(234)∼(237)의 구성을 나타낸 회로도이다.

도 16은 시프트레지스터(234)∼(237)의 동작을 나타낸 타이밍차트이다.

도 17은 시프트레지스터의 분할수와 화상신호 전압의 인가시간과의 관계를 나타낸 그래프이다.

도 18은 어레이기판(212)을 간략화한 평면도이다.

도 19는 도 18의 X1-X1 에서 본 단면도이다.

도 20은 도 18의 X2-X2 에서 본 단면도이다.

도 21은 도 18의 X3-X3 에서 본 단면도이다.

도 22는 금속배선과 구동회로부와 접속 구성의 변형예를 나타낸 도면이다.

도 23a ∼ 23e 는 실시형태 3-1 에 관한 어레이기판의 제조 공정도이다.

도 24a ∼ 24f 는 실시형태 3-2 에 관한 어레이기판의 제조 공정도이다.

도 25는 실시형태 3-3 에 관한 어레이기판을 간략화한 단면도이다.

도 26a ∼ 26d 는 실시형태 3-3 에 관한 어레이기판의 제조 공정도이다.

도 27a ∼ 27c 는 실시형태 3-4 에 관한 어레이기판의 제조 공정도이다.

도 28a ∼ 28d 는 실시형태 3-5 에 관한 어레이기판의 제조 공정도이다.

도 29는 금속 세선과 구동회로부와 접속 구성의 변형예를 나타낸 도면이다.

도 30a ∼ 30c 는 실시형태 3-6 에 관한 어레이기판의 제조 공정도이다.

도 31은 종래의 테이프 캐리어 패키지의 액정표시장치의 구성을 나타낸 평면도이다.

도 32는 종래의 칩 온 유리의 액정표시장치의 구성을 나타낸 평면도이다.

도 33은 CMOS 인버터의 구성을 나타낸 회로도이다.

도 34a, 34b 는 폴리실리콘 박막트랜지스터 및 단결정 실리콘트랜지스터의 특성을 나타낸 그래프이다.

도 35는 폴리실리콘 박막트랜지스터를 사용한 CMOS 인버터에 있어서의 관통전류의 크기를 나타낸 그래프이다.

도 36은 종래의 아모르퍼스 실리콘박막과 구동용 IC 를 플립칩 접속하여 구성한 액정표시장치의 평면 구성도이다.

도 37은 종래의 폴리실리콘 박막트랜지스터를 사용하여 작성한 액정표시장치의 평면 구성도이다.

(발명의 개시)

본 발명의 목적은 저(低)저항의 버스배선을 형성할 수 있는 동시에, 외부회로와의 접속을 위한 플렉시블 배선기판의 소형화 등에 의해 장치의 박형ㆍ소형화를 실현하도록 한 표시장치 및 그 제조방법을 제공하는 것이다.

상기 목적을 달성하기 위해, 제 1 의 발명군은 액티브 매트릭스 기판상에 버스배선을 가지는 수지 기판을 실장하는 것을 특징으로 하는 것이다.

또, 제 2 의 발명군은 액티브 매트릭스 기판상에 인쇄방식으로 버스배선을 형성하는 것을 특징으로 하는 것이다.

또, 제 3 의 발명군은 액티브 매트릭스 기판내에 버스배선을 매입하는 것을 특징으로 하는 것이다.

(1) 제 1 의 발명군의 구체적인 구성은 다음과 같다.

제 1 의 발명군은 다결정 실리콘박막 트랜지스터로 구성되는 구동회로부가 형성된 액티브 매트릭스기판과, 대향기판과의 사이에 액정이 충전되어, 상기 구동회로부를 구성하는 복수의 회로 소자에 클록이나 데이터 등의 신호나 전원을 공급하기 위한 개별 배선망이 상기 액티브 매트릭스기판의 주위에지부측으로 인출(引出)된 구조의 표시장치에 있어서, 상기 액티브 매트릭스기판의 주위에지부에는 비어홀이 형성된 절연체와, 이 절연체 표면에 형성되는 버스배선을 가지는 다층(多層)버스배선 형성부가 형성되고, 상기 버스배선은 상기 비어홀을 통하여 상기 개별배선망과 접속하고 있으며, 이 버스배선에 구비된 외부 접속단자에 의해 외부회로와 접속 가능하게 구성되어 있는 것을 특징으로 한다.

상기 구성에 의해, 액티브 매트릭스기판의 주위에지부에 저(低)저항의 버스배선을 형성하는 것이 가능해진다.

또, 버스배선의 일부에 외부 접속단자를 형성함으로써 플렉시블 배선기판의 소형 박형화를 실현하는 것이 가능해진다.

다층 버스배선형성부로서는 미리 성형된 수지 기판을 사용해도 된다. 물론, 이 수지 기판은 표면에 버스배선이 형성되고, 또한 내부에 비어홀이 형성되어 있다.

이 수지기판의 재료로서는 아라미드-에폭시수지를 사용하는 것이 바람직하다. 또, 비어홀내의 도전부재로서는 도전 페이스트가 사용된다.

또, 수지기판은 다층 구조를 가지며 최상층 표면에 버스배선이 형성되는 동시에, 내층 표면에도 버스배선이 형성되어 각 층에 형성되는 비어홀을 통하여 상하의 버스배선이 선택적으로 접속되어 입체 배선구조로 되어 있는 다층 기판인 경우도 있다.

이와 같은 다층 기판이면 설계의 자유도가 커져서 복수의 버스배선을 용이하게 배치하는 것이 가능해진다.

또, 도전 페이스트를 비어홀의 하부 개구에서 부분적으로 돌출시켜서, 이 돌출부에 의해 액티브 매트릭스기판과 수지 기판을 접착하도록 해도 된다. 이로써, 범프단자나 도전성 접착제가 필요없게 된다.

또, 수지기판과 액티브 매트릭스기판을 접착하는 접착제는 열가소성을 가지는 재료로 구성되어 있는 경우도 있다. 이와 같은 구성이면 수지기판을 액티브 매트릭스기판에 고정할 때에, 몇번이고 접착ㆍ박리가 가능해지고, 그러므로 수지기판과 액티브 매트릭스기판과의 위치 맞춤을 정확하게 하는 것이 가능해진다.

또, 접착제로서는 이방성(異方性) 도전수지 또는 은(銀)페이스트를 사용해도 된다.

또, 수지기판이 필름형 기판이며, 상기 액티브 매트릭스기판에 박리가 가능하게 접착하도록 구성해도 된다.

필름형 기판이라면 가요성(可撓性)을 가지므로 접착작업이 용이하며,그러므로 수지기판과 액티브 매트릭스기판과의 위치 맞춤이 더욱 정확해진다. 또한, 필름형 기판은 폴리이미드 또는 에폭시를 주성분으로 하는 수지로 이루어지는 것이 바람직하다.

또, 외부회로를 구성하는 반도체 칩이 수지기판상에 실장되어 버스배선과 접속되어 있는 경우도 있다. 이로써, 플렉시블 배선기판이나 외부회로가 실장된 프린트기판이 필요없게 된다.

또, 반도체 칩은 비어홀내에 매입하도록 해도 된다. 이로써, 수지기판의 표면이 평탄화된다.

(2) 제 2 의 발명군의 구체적인 구성은 다음과 같다.

다층(多層)버스배선형성부는 수지기판 대신 인쇄에 의해 형성된 버스배선을 사용하고 있다. 다층버스배선형성부의 절연체도 마찬가지로 인쇄에 의해 형성되어 있다.

이와 같은 인쇄방식에 의한 다층버스배선형성부라도 수지기판을 사용하는 경우와 마찬가지로 플렉시블 배선판의 저(低)코스트화를 실현할 수 있고, 또한 박형화를 달성할 수 있다.

또한, 인쇄에 의한 경우에는 필요 영역에만 저(低)저항의 도전재료를 간단하게 작성할 수 있다는 장점도 있다.

또, 제 2 의 발명군에 관한 액정표시장치의 구체적인 제조방법은 다음과 같다.

즉, 제 2 의 발명군에 관한 액정표시장치의 제조방법은, 구동회로부를 다결정 실리콘박막 트랜지스터로 형성하는 공정과, 상기 구동회로부를 포함하는 박막배선 영역상에 절연막을 형성하는 공정과, 상기 절연막의 소정 부분을 포토리소에 의해 에칭하여 상기 구동회로부의 배선 전극의 소정 부분을 노출하도록 비어홀을 형성하는 공정과, 상기 절연막상에 도전성 잉크를 사용하여 소정 형상으로 인쇄하여 비어홀을 통하여 상기 구동회로부의 배선 전극과 전기적 접속을 하는 공정을 포함하는 것을 특징으로 한다.

이 방법에 의하면, 절연막은 화소부나 구동회로부를 보호하기 위해 형성하는 질화실리콘이나 산화규소박막을 사용한 것으로, 특별히 절연막을 형성할 필요는 없고, 또한 내열성이 양호한 절연막을 사용함으로써 인쇄 형성하는 재료의 경화 온도를 높게 설정할 수 있어, 더욱 저(低)저항화를 도모할 수 있다.

또, 제 2 의 발명군에 관한 액정표시장치의 제조방법은, 구동회로부를 다결정 실리콘박막 트랜지스터로 형성하는 공정, 상기 구동회로부를 포함하는 박막배선 영역의 소정부분에 상기 박막 배선전극의 일부가 노출하도록 비어홀을 형성하기 위한 절연막을 인쇄 형성하는 공정과, 상기 절연막상에 도전성 잉크를 사용하여 소정 형상으로 인쇄하여 비어홀을 통하여 상기 구동회로부의 배선 전극과 전기적 접속을 하는 공정을 가지는 것을 특징으로 한다.

이 방법에 의하면, 화소부나 구동회로부의 트랜지스터를 보호하는 절연막뿐만이 아니고, 더욱 저(低)유전율의 절연막을 형성함으로써 대전류가 흐르는 것에 의한 전자계적인 영향을 방지할 수 있어, 액정표시장치의 고성능화를 달성할 수 있다.

또, 제 2 의 발명군에 관한 액정표시장치의 제조방법은, 구동회로부를 다결정 실리콘박막 트랜지스터로 형성하는 공정과, 상기 구동회로부를 포함하는 박막배선 영역과 화소부분상에 투명 절연막을 도포 형성하여 평탄화막을 형성하는 공정과, 상기 평탄화막을 포토리소와 에칭프로세스에 의해 상기 구동회로부를 포함하는 박막배선 영역과 상기 화소부분의 소정 부위에 비어홀을 형성하는 공정과, 상기 평탄화막상에 투명 도전막을 소정 부위에 패턴 형성하는 공정과, 상기 구동회로부에의 급전(給電)을 위한 배선을 투명 도전막을 포함하는 상기 평탄화막상에 인쇄 형성하는 공정을 가지는 것을 특징으로 한다.

이 방법에 의하면, 액정표시장치의 고(高)개구율화를 위해 작성하는 평탄화막을 구동회로부상에도 형성하여 절연막으로서 사용하는 동시에, 구동회로부의 배선전극과는 투명 도전막으로 전기적 접속되도록 해둠으로써, 미세한 비어홀이라도 충분한 도통이 얻어지도록 하여, 더욱 소형화를 달성할 수 있다.

(3) 제 3 의 발명군의 구체적인 구성은 다음과 같다.

① 즉, 본 발명은 다결정 실리콘박막 트랜지스터로 구성되는 구동회로부가 형성된 액티브 매트릭스기판과 대향기판과의 사이에 액정이 충전되고, 상기 구동회로부를 구성하는 복수의 회로 소자에 클록이나 데이터 등의 신호나 전원을 공급하기 위한 개별 배선망이 상기 액티브 매트릭스기판의 주위에지부측으로 인출된 구조의 표시장치에 있어서, 상기 액티브 매트릭스기판의 주위에지부에 요(凹)홈이 형성되고, 이 요홈에 상기 개별 배선망에 접속되는 버스배선이 매입된 구성으로 되어 있는 것을 특징으로 한다.

이와 같은 구성에 의하면, 요홈의 깊이를 크게 하여 버스배선의 두께를 크게함으로써 배선저항을 작게 하여 전원전압의 전압 강하를 작게 억제할 수 있고, 그 결과 구동회로를 확실하게 동작시키는 것이 가능해진다.

또, 액티브 매트릭스기판의 주변부분의 면적을 증가시키지 않고 배선저항을 내릴 수 있으므로, 협(狹) 액자화의 액정표시장치를 실현하는 것이 가능해진다.

또한, 버스배선과 액티브 매트릭스기판에 매입된 구조이므로, 버스배선과 구동회로를 접속하는 접속 배선이나, 이들을 피복하여 형성되는 절연층에 단차(段差)가 생기지 않고, 평탄화를 달성되어 있다. 따라서, 셀 갭이 균일하게 유지된 액정표시패널을 구성하는 것이 가능해진다.

액티브 매트릭스기판에 버스배선을 매입하는 방법으로서, 액티브 매트릭스기판에 레지스트를 도포하고, 샌드블라스트법에 의해 액티브 매트릭스기판의 물리적 에칭을 하여 오목하게 형성하고, 다음에 금속 배선을 형성한 후 레지스트를 박리함으로써 형성하거나, 또는 에칭액을 사용하여 화학적으로 유리를 부식시켜 요부를 형성하는 방법 등을 선택하는 것이 가능하다. 샌드블라스트법 등의 물리적 에칭은 장치가 간략하며 그 공정에 소요되는 코스트도 적지만, 배선 폭의 미세화의 점에서는 다음에 설명하는 에칭액에 의한 방법에 비하여 뒤진다.

이에 대하여 에칭액을 사용한 화학적 에칭은 장치 등의 공정에 소요되는 코스트는 크지만, 에칭 정밀도라는 점에서는 샌드블라스트법에 비하여 우수하다.

② 또 본 발명은 액티브 매트릭스기판의 주위에지부에 유기 수지층이 형성되 어 있으며, 이 유기 수지층내에 버스배선이 매입된 구성으로 되어 있는 것을 특징으로 한다.

이와 같은 구성에 의하면, 매입 배선구조에 의해 상기 발명과 마찬가지로 액티브 매트릭스기판의 주변 부분의 면적을 증가시키지 않고 배선 저항을 내릴 수 있으므로, 협(狹)액자화의 액정표시장치를 실현하는 것이 가능해진다.

또, 수지층이 평탄화층의 역할을 다하므로, 상기 발명과 마찬가지로 셀 갭이 균일하게 유지된 액정표시패널을 구성하는 것이 가능해진다.

또, 수지재료로서 감광성이 있는 재료를 사용하면 레지스트를 코팅할 필요가 없어지고, 그 가공성도 유리기판에 비교하여 용이하다.

또한, 이 유기 수지를 스크린판을 사용하여 주변부 등 필요한 부분만 코팅하는 것도 가능하다. 또는 이 수지에 매입해야 할 금속 배선으로서 열경화형의 도전성 수지를 사용하고, 스크린판을 사용하여 배선을 인쇄하는 것도 가능하다.

③ 상기 2개의 구성에 더하여 매입하는 배선을 박막 또는 후막(厚膜) 대신 금속 세선(細線)을 사용하는 것도 가능하다.

④ 또한 버스배선부분의 저항을 내리기 위해 그 막두께를 두껍게 하는 수단으로서 도금법을 이용해도 된다. 도금의 재료로서는 저(低)저항화에 유효한 동(銅)도금, 니켈도금, 크롬도금 및 알루미늄도금을 채용하는 것이 가능하다. 또 이들의 합금도금을 사용하는 것도 가능하다.

또한 도금의 수단으로서 동박(銅箔), 동(銅)도금층, 금니켈 도금층의 층 구조를 채용함으로써 안정된 배선을 형성하는 것이 가능해진다.

⑤ 여기서 매입 배선구조로 함으로써, 버스배선의 저항치를 대폭 저감할 수 있는 이유를 구체적으로 설명한다.

예를 들면, 대각(對角) 20cm 의 액정 패널에 있어서 폴리실리콘을 사용한 구동회로의 시프트레지스터의 전원라인에 순간적으로 흐르는 전류치를 측정하면 800mA 정도 흐른다.

따라서, 전원라인은 일반적으로 액정 패털의 작성 프로세스에 있어서의 저(低) 저항 배선재료로서 사용되는 Al 로 한 경우, 전원라인의 전압 강하를 1.5V 이내로 억제하는데는 배선저항을 1.8Ω이하로 억제하는 것이 필요해져서 Al 의 시트저항을 0.1Ω/□로 하면 이 배선폭을 플러스측과 마이너스측을 합쳐서 13mm 정도의 배선폭이 필요해진다.

이에 대하여 예를 들면 도금공법을 사용하면 배선의 막두께를 1㎛ ∼ 10㎛ 로 하는 것은 용이하며, 예를 들면 Al 의 막두께를 4㎛ 로 함으로써 시트저항을 0.01Ω/□로 할 수 있다.

도금에 의한 배선폭이 4 ∼ 5mm 정도이면 이로써 배선 저항은 0.1Ω정도이며 이것에 의한 전압 강하는 문제가 되지 않는다. 여기서는 매입 배선이 도금 공법으로 형성된 것에 대하여 설명하였지만, 금속 세선이나 그 외의 본 발명에 따른 구성의 것에 대해서도 마찬가지로 해당된다.

예를 들면 금속 세선의 경우라면 상기 예에 적용하고자 하면 직경을 1㎛ ∼ 10㎛ 로 하면 배선 저항은 0.1Ω정도로 되어, 상기 도금 공법과 동일한 효과를 얻을 수 있다.

물론, 전원라인 이외의 다른 공통배선, 예를 들면 데이터선, 시프트레지스터의 클록선 등의 배선 저항에 의한 신호의 지연이 과제가 되는 부분에도, 매입 배선구조로 함으로써 전원라인과 동일한 작용 효과를 얻게 된다.

그리고, 상기 제 1 ∼ 제 2 의 발명군의 표시장치는 액정표시장치에 한정되지 않고, PDP(Plasma Discharge Panel)나 EL(Electro Luminescent) 등의 발광형 매트릭스패널을 구비한 표시장치에도 적용할 수 있다.

(발명을 실시하기 위한 최선의 형태)

[제 1 의 발명군]

제 1 의 발명군은 액티브 매트릭스기판(이하의 설명에서는 어레이기판이라고 하는 경우도 있음)의 주위에지부에 버스배선을 가지는 수지기판을 실장(實裝)하고, 수지기판에 형성된 비어홀을 통하여 버스배선과 구동회로부를 전기적으로 접속하도록 한 것을 특징으로 한다.

이와 같은 구성에 의해, 어레이기판의 주위에지부에 저(低)저항의 버스배선을 형성하는 것이 가능해진다.

또, 버스배선의 일부에 외부 접속단자를 형성함으로써 플렉시블 배선기판의 소형, 박형화를 실현할 수 있다.

다음에, 제 1 의 발명군의 구체적인 구성을 실시형태 1-1 ∼ 실시형태 1-5 를 예시하여 설명한다.

(실시형태 1-1)

도 1은 실시형태 1-1 에 관한 표시패널의 평면도이며, 도 2는 표시패널의 주변부 부근에서의 배선상태를 나타낸 모식도이며, 도 3은 표시패널의 주변부 부근의 단면도이다.

이 표시패널(1)은 액티브 매트릭스형 액정표시패널이며, 어레이기판(2)과 대향기판(3)을 가진다.

어레이기판(2)과 대향기판(3)과의 사이에는 액정이 충전되어 있다. 이 어레이기판(2)은 액정 표시부를 구동하는 구동회로부(주사측 구동회로 및 신호선측 구동회로)(4) (도 2참조)가 다결정 실리콘으로 구성된 구동회로 일체형 액티브 매트릭스기판이다.

즉, 해당 구동회로부(4)는 액정 표시부의 제조프로세스시에 동시에 만들어 넣은 내장 구동회로이다.

그리고, 액정 표시부는 매트릭스형으로 배치된 복수의 주사선과 복수의 신호선과, 각 주사선과 각 신호선의 교차위치에 배치된 화소 스위칭소자로서의 박막트랜지스터(TFT : Thin-Film-Transister)로 구성되어 있다. 또, 상기 구동회로부(4)는 액정 표시부의 주변부에 형성되어 있다.

구동회로부(4)는 인버터, 래치 등의 복수의 회로소자(20)로 구성되어 있으며, 각 회로소자(20)는 전원라인(7)으로 이루어지는 개별배선망(21)을 통하여 개별적으로 전원이 공급되도록 구성되어 있다.

이 개별배선망(21)의 각 전극패드(22)는 어레이기판(2)의 주위에지부에 인출되어 있다.

또한, 개별배선망(21)은 전원라인(7)에 한정되지 않고, 데이터선이나 클록신호선 또는 그 외의 제어신호선 등에 대해서도 개별배선망(21)이 형성되어 있으며, 다음에 설명하는 바와 같이 전원라인(7)과 마찬가지로 버스배선(12)에 의해 공통화되어 외부접속단자(13)를 통하여 외부외로와 접속된 구성으로 되어 있다.

단, 설명의 편의상 전원라인(7)을 예로 들어 다음에 상세하게 설명하기로 한다.

여기서, 주목할 것은 어레이기판(2)의 주위에지부에 개별배선망(21)에 공통으로 접속되는 버스배선(12)을 구비한 버스다층배선형성부(5)가 형성되어 있는 것이다.

이 버스다층형성부(5)에 의해 개별배선망(21)의 각 전극패드(22)가 버스배선 (12)에 접속되고, 버스배선(12)의 외부 접속단자(13)를 통하여 플렉시블 배선기판 (6)과 접속되어 있는 것이다.

이로써, 저(低)저항의 버스배선(12)을 형성할 수 있고, 또한 플렉시블 배선기판(6)의 소형 박형화를 실현할 수 있다.

버스다층배선형성부(5)의 구체적인 구성은 도 2 및 도 3에 나타내고 있다. 버스다층배선형성부(5)는 어레이기판(2)의 주위에지부에 실장된 길이형상(도 1 의 횡방향으로 연장된 형상)의 수지기판(10)으로 구성되어 있다.

수지기판(10)은, 예를 들면 아라미드-에폭시계 수지로 이루어지는 절연층 (11)을 가지고, 절연층(11)의 상면에 버스배선(12)이 형성되어 있다.

이 버스배선(12)은 절연층(11)의 상면에 형성된 동박이 소정의 패터닝되어 얻어진 것이다. 또한, 버스배선(12)은 보호층(18)에 의해 보호되고 있다.

또, 절연층(11)에는 비어홀(17)이 형성되어 있으며, 이 비어홀(17)내에는 도전 페이스트를 주성분으로 하는 도전부재(14)가 충전되어 있다.

도전부재(14)의 하단부에는 범프전극(15)이 형성되어 있으며, 이 범프전극 (15)은 도전성 접착제(16)에 의해 각 전극패드(22)와 접착되어 있다.

이로써, 수지기판(10)이 어레이기판(2)과 고정되는 동시에, 접속 개별배선망 (21)이 버스배선(12)과 전기적으로 접속된다.

또한, 보호층(18)내에도 비어홀(17)이 형성되어 있으며, 이 비어홀(17)에는도전 페이스트가 충전되어 도전 페이스트로 이루어지는 외부 접속단자(13)를 구성하고 있다.

이 외부 접속단자(13)는 플렉시블배선기판(6)의 배선(19)에 도전성 접착제 (25)를 통하여 접속되며, 플렉시블배선기판(6)은 어레이기판(2)의 이면측으로 절곡되어 외부회로가 형성된 프린트기판에 접속되어 있다.

상기 구성에 의하면, 수지기판(10)상에 버스배선(12)을 형성하므로, 충분한 배선폭 및 배선의 두께(막두께)가 얻어진다. 따라서, 저(低)저항의 버스배선(12)을 구성하는 것이 가능해진다.

또, 버스배선(12)은 외부 접속단자(13)를 통하여 한 점에서 어레이기판(2)의 외부로 꺼내지므로, 외부 접속단자(13)에 접속되는 플렉시블배선기판(6)은 종래예에 비하여 소형ㆍ 박형의 것을 사용하는 것이 가능해져서, 표시장치의 소형ㆍ박형화를 실현할 수 있다.

그리고, 보호층(18)은 본 발명에 있어서 필수 요소가 아니고, 보호층(18)을 생략하도록 구성해도 된다.

(실시형태 1-2)

도 4는 실시형태 1-2 에 관한 표시패널의 단면도이다. 본 실시형태 1-2 는 상기 실시형태 1-1 에 유사하여 대응하는 부분에는 동일한 참조부호를 붙인다.

본 실시형태 1-2 에서는 플렉시블배선기판(6)이나 외부회로가 실장되어 있는 기판 대신, 수지기판상에 직접 외부회로를 실장한 것을 특징으로 하는 것이다.

즉, 콘트롤러 등의 반도체칩(30)을 수지기판(10)상에 실장하고, 반도체칩 (30)을 외부 접속단자(13)와 전기적으로 접속하도록 구성한 것이다.

이와 같은 구성에 의해 플렉시블배선기판(6)이나 외부회로가 실장되어 있는 프린트기판을 생략할 수 있으므로, 제조코스트의 대폭적인 저감을 도모할 수 있다.

(실시형태 1-3)

반도체칩(30)은 도 5에 나타낸 바와 같이 비어홀(17)내에 매입하도록 구성해도 된다.

이와 같은 구성이라면 실시형태 1-2 에 비하여 수지기판(10)의 표면을 평탄화하는 것이 가능해진다.

(실시형태 1-4)

도 6은 실시형태 1-4 에 관한 표시패널의 단면도이다. 본 실시형태 1-4 는 상기 실시형태 1-1 에 유사하여 대응하는 부분에는 동일한 참조부호를 붙인다.

본 실시형태 1-4 는 수지기판 대신, 가요성(可撓性)을 가진 필름형 기판(40)이 사용된다.

필름형 기판(40)은, 예를 들면 폴리이미드 또는 에폭시를 주성분으로 하는 수지로 이루어진다.

이로써, 필름형 수지기판(40)을 어레이기판(2)에 붙일 때에, 필름형 수지기판(40)의 일단부부터 서서히 붙여가면 되므로, 전극패드(22)와 범프전극(15)과의위치맞춤이 용이해진다.

또, 필름형 기판(40)을 열가소성을 가진 재료로 구성해도 되고, 이와 같은 경우에는 필름형 기판(40)자체가 반(半)접착성을 가지게 되므로, 범프전극(15)이나 도전성 접착제(16)를 생략하여 필름형 기판(40)을 직접 어레이기판(2)에 접착하는 것이 가능해진다.

그리고, 필름형 기판(40)이 반(半)접착성을 가지는 경우에는 몇번이고 접착ㆍ박리가 가능해지므로, 전극패드(22)와 비어홀(17)내의 도전부재(14)와의 위치 맞춤 작업이 용이하고, 또한 위치맞춤의 정밀도를 높이는 것이 가능해진다.

(실시형태 1-5)

도 7은 실시형태 1-5 에 관한 표시패널의 단면도이다. 본 실시형태 1-5 는 한 층의 수지기판(10) 대신 다층기판(50)을 사용한 것을 특징으로 하는 것이다.

구체적으로는, 도 7에 나타낸 바와 같이 다층기판(50)은 최상층 표면에 버스배선(12)이 형성되는 동시에, 내층 표면에도 버스배선(12)이 형성되어, 각 층에 형성되는 비어홀(17)을 통하여 상하의 버스배선(12)이 선택적으로 접속되어 입체 배선구조로 되어 있다.

이로써, 버스배선(12)의 설계 자유도가 커지게 되어, 신호선의 종류에 따른 복수의 버스배선(12)을 용이하게 배치하는 것이 가능해진다.

특히, 복수 종류의 개별배선망(21)과 이에 대응하는 버스배선(12)을 접속하는 경우에, 다른 버스배선(12)과 교차하는 경우가 생기지만, 이러한 경우의 버스의형성이 용이해진다.

(실시형태 1-1 ∼ 실시형태 1-5 의 보충설명)

① 상기 실시형태에 있어서의 도전성 접착제(16)는 이방성 도전필름(Aniso tropic conductive film)이라도 되고, 또 은(銀) 페이스트라도 된다.

또한, 도전성 접착제(16)는 열가소성을 가지는 재료라도 되고, 이 경우에는 수지기판과 어레이기판은 몇번이고 접착ㆍ박리가 가능해져서, 수지기판과 어레이기판과의 위치맞춤이 용이해진다.

왜냐하면, 접착제를 반(半)경화상태로 한 후, 재차 수지기판과 어레이기판과의 위치맞춤의 보정을 하고, 그 후에 접착제를 예를 들면 120℃ ∼ 150℃ 의 범위로 설정하여 본(本) 경화를 하여, 수지기판과 어레이기판을 접착 고정하는 것이 가능해지기 때문이다.

② 또, 상기 실시형태에서는 범프전극(15)이 사용되었지만, 범프전극(15) 대신 도전부재(14)의 하단부를 비어홀(17)에서 돌출시켜서, 이 돌출부를 전극패드 (22)에 직접 접착하도록 구성해도 된다.

③ 상기 예에서는 액정표시장치에 대하여 설명하였지만, 본 발명은 PDP (Plasma Discharge Panel)나 EL(Electro Luminescent) 등의 발광형 매트릭스패널을 구비한 표시장치에도 적용할 수 있다.

[제 2 의 발명군]

제 1 의 발명군에서는 어레이기판의 주위에지부에 버스배선을 가지는 수지기판을 실장했지만, 제 2 의 발명군에서는 인쇄방식에서 버스배선을 형성하도록 한 것을 특징으로 하는 것이다.

또, 제 2 의 발명군의 액정표시장치에서는, 상기 제 1 의 발명군과 마찬가지로 구동회로가 다결정 실리콘반도체층으로 구성된 내장 구동회로 일체형 액정표시장치이다.

먼저, 도 8 및 도 9를 참조하여, 제 2 의 발명군의 원리를 설명한 후, 여러가지 실시형태에 대하여 상세하게 설명한다.

도 8의 (A) 는 제 2 의 발명군에 관한 액정표시장치의 평면도이며, 도 8의 (B) 는 제 2 의 발명군에 관한 액정표시장치의 단면도이며, 도 9는 도 8의 (B) 확대 단면도이다.

도 8 및 도 9에 있어서, 101 은 박막트랜지스터를 형성하고 있는 어레이기판, 102 는 대향기판, 103 은 외부회로와의 접속을 위한 플렉시블 배선판, 104 는 버스배선을 위한 다층 배선 형성부, 105 는 플렉시블 배선판과 버스배선과의 접속을 위해 사용하는 이방 도전수지, 106 은 층간 절연막, 107 은 어레이기판과 대향기판 사이를 시일하기 위한 시일재, 108 은 버스배선, 109 는 비어홀, 110 은 어레이기판상에 형성한 박막트랜지스터를 포함하는 박막 배선영역이다.

본 발명의 포인트는 도 9에 나타낸 바와 같이 어레이기판상에 형성한 박막트랜지스터를 포함하는 박막 배선영역상에 층간 절연막을 형성한 후, 인쇄방식에서필요한 부위에만 도전성 페이스트를 사용하여 버스배선을 인쇄함으로써 어레이기판상에서 다층 배선접속을 실현하고, 플렉시블 배선판과 프린트기판의 대폭적인 소형화를 달성하여 액정장치의 박형화를 실현한 것이다.

다음, 구체적인 구성 및 제조방법을 실시형태에 따라서 설명한다.

(실시형태 2-1)

도 10a ∼ 10c 는 실시형태 2-1 에 있어서의 액정표시장치의 제조방법의 주요 작성공정을 나타낸 제조공정 단면도이다.

도 10a ∼ 10c 에 있어서, 121 은 투명절연성 기판으로 본 형태에서는 코닝사의 유리기판을 사용하였다.

122 는 바탕막으로, 본 형태에서는 플라스마 CVD 에 의해 SiO₂막을 약 400nm 형성하였다.

123 은 폴리실리콘막으로, 본 형태에서는 아모르퍼스 실리콘막을 형성 후 엑시머 레이저에 의해 용융시켜서 폴리실리콘막을 작성하였다.

124 는 게이트절연막으로, 본 발명의 실시형태에서는 플라스마 CVD 에 의해 SiO₂막을 약 90nm 형성하였다.

125 는 게이트전극으로, 본 형태에서는 Mo-W 합금막을 스퍼터링에 의해 형성하였다.

126 은 폴리실리콘막(123), 게이트절연막(124) 및 게이트전극(125)을 포함하여 구성한 화소트랜지스터이다.

또한, 도 10a ∼ 10c 중에는 구동회로를 구성하는 p 형 트랜지스터, n 형 트랜지스터가 동일한 구성으로 형성되어 있다.

127 은 층간 절연막으로, 본 형태에서는 플라스마 CVD 에 의해 SiO₂막을 약 400nm 형성하였다.

128 은 보호막으로, 본 발명의 실시형태에서는 플라스마 CVD 에 의해 SiNx 막을 약 500nm 형성하였다.

129 는 평탄화막으로, 본 발명의 실시형태에서는 감광성 아크릴계 재료를 도포방식에 의해 약 3㎛ 형성하였다.

130 은 투명도전막으로, 본 형태에서는 인듐과 주석의 합금막을 약 75nm 형성하였다.

108 은 버스배선이며, 본 발명의 실시형태에서는 교토에렉스(주) 제품의 은(銀)페이스트(DD-1662B-69)를 사용하여 스크린인쇄로 형성하였다.

132 는 버스배선(108)을 보호하기 위한 인쇄 보호막으로 마찬가지로 아크릴계 수지를 사용하여 스크린인쇄에 의해 형성하였다.

133 은 소스ㆍ드레인전극으로, 본 형태에서는 Ti/Al 이층 구성막을 스퍼터링에 의해 제작하였다.

이하, 본 발명의 제조방법을 나타낸 실시형태에 대하여 설명한다.

도 10a 에 나타낸 바와 같이, 화소부를 포함하는 어레이기판을 종래 구성과마찬가지로 하여 제작하지만, 보호막의 패턴형성시에 구동회로부를 포함하는 박막 배선 영역에서 외부회로와 접속하는 배선 전극부분(전극패드에 해당함)도 동시에 에칭하여 비어홀(109)을 형성해둔다.

이 후, 도 10b 에 나타낸 바와 같이 버스배선(108)을 스크린 인쇄하여, 180℃, 30분의 경화에 의해 형성한다.

또한 그 후, 도 10c 에 나타낸 바와 같이 버스배선(108)의 보호를 위해 스크린 인쇄로 인쇄 보호막(132)을 형성한다.

이상의 제조방법에 의해 어레이기판상에 버스배선을 위한 다층배선 형성부 (104)가 형성된다.

본 형태에서 작성한 버스배선은 시트저항이 0.02Ω/□로, 인쇄폭으로서는 100㎛ 로 하였으므로 신호 및 전원 배선으로서는 충분히 낮은 저항을 실현할 수 있었다.

본 형태에서는 종래 어레이기판에서 사용하고 있던 보호층(128)을 그대로 다층 배선 형성부(104)의 층간 절연막으로서 사용하였으므로, 새롭게 층간 절연막을 형성할 필요가 없고, 제조방법으로서는 매우 간단한 것이 특징이다.

(실시형태 2-2)

도 11a ∼ 11c 는 실시형태 2-2 의 제조방법에 대하여 설명하기 위한 제조공정의 요부 단면도이다. 본 형태에서도 코닝사의 유리기판(12)을 사용하여 바탕막으로서 플라스마 CVD 에 의해 SiO₂막을 약 400nm 형성하였다.

123 은 폴리실리콘막, 124 는 게이트절연막, 125 는 게이트전극막으로 이들을 포함하여 화소트랜지스터(126)가 구성되어 있다.

구동회로부에는 p 형, n 형 트랜지스터와 각종 배선에 의한 박막배선영역이 형성되어 있다. 127 은 층간 절연막, 128 은 보호막, 130 은 투명도전막, 108 은 버스배선, 133 은 소스ㆍ드레인전극이다. 이들은 실시형태 2-1 과 동일한 프로세스, 막두께로 작성한 것이므로 상세한 설명은 생략한다.

34 는 인쇄 층간절연막으로, 본 형태에서는 폴리이미드계 수지를 스크린인쇄하여 300℃, 20분의 경화에 의해 형성하였다.

이하, 각 요부 단면도를 사용하여 제조방법에 대하여 설명한다.

도 11a 에 나타낸 바와 같이, 보호막(128)을 패턴 형성할 때에 구동회로부의 소정 부분도 동시에 에칭 가공하여 비어홀(109)을 형성하고, 그 후 보호막(128)의 화소부상에 투명 도전막(30)을 성막하는 동시에 소정 형상으로 패턴 가공한다.

다음에, 도 11b 에 나타낸 바와 같이 구동회로부를 포함하는 박막 배선영역상에 인쇄에 의해 인쇄층간절연막(134)을 형성하였다.

이때, 인쇄층간절연막(134)의 막두께는 약 15㎛ 로 하였다. 이때의 인쇄시에는 보호막(128)에서 열린 비어홀부와 인쇄 형성하는 비어홀부가 대략 일치하도록 패턴맞춤이 요구된다.

그 후 도 11c 에 나타낸 바와 같이, 버스배선을 스크린인쇄로 인쇄하여 프로세스가 완료된다.

이와 같이 하여 제작한 액정표시장치는 대전류가 흐르는 버스배선과 박막 트랜지스터가 있는 구동회로부는 저(低)유전율의 폴리이미드를 15㎛ 로 두껍게 형성하여 분리하였으므로 전자계적인 영향을 방지할 수 있어 고속 구동에 있어서도 충분히 대응할 수 있는 것을 실현할 수 있었다.

(실시형태 2-3)

도 12a ∼ 12c 는 실시형태 2-3 의 제조방법에 대하여 설명하기 위한 제조공정의 요부 단면도이다. 본 형태에서도 박막트랜지스터를 포함하는 공정은 실시형태 2-1 과 동일하게 하여 제작하였다. 121 은 코닝사의 유리기판, 122 는 바탕막, 123 은 폴리실리콘막, 124 는 게이트절연막, 125 는 게이트전극으로 폴리실리콘막 (123), 게이트절연막(124) 및 게이트전극(125)에서 화소트랜지스터(126)가 구성되어 있다.

127 은 층간 절연막, 128 은 보호막, 129 는 평탄화막, 130 은 투명도전막, 108 은 버스배선, 132 는 인쇄보호막, 133 은 소스ㆍ드레인전극이다.

다음, 요부 단면도를 따라서 제조공정을 설명한다.

도 12a 에 나타낸 바와 같이, 보호막(128)에 대하여 구동회로부의 버스배선 (108)과 접속하는 부위를 포함하여 화소영역을 포토리소와 에칭프로세스에 의해 비어홀(109)을 형성한다.

그 후 아크릴계의 감광성 수지를 도포하여 평탄화막(129)을 약 5㎛ 의 두께로 작성하여 포토리소와 에칭에 의해 마찬가지로 비어홀(109)을 형성한다.

이때, 구동회로부의 버스배선(108)과의 접속부가 개구하도록 패턴 형성하는 것은 당연하다. 또한 그 후, 투명 도전막(130)으로서 ITO(인듐 주석산화물)를 스퍼터링에 의해 형성하고, 화소부 및 구동회로부의 접속전극부와의 콘택트를 작성한다.

다음에, 도 12b 에 나타낸 바와 같이 버스배선을 스크린인쇄로 인쇄 형성한다. 그 후, 도 12c 에 나타낸 바와 같이, 버스배선(108)을 보호하기 위해 아크릴계 수지를 스크린 인쇄하여 인쇄 보호막(132)을 형성하여 액정표시장치가 완성된다.

본 형태에서는 버스배선(108)의 층간절연막으로서 높은 개구율화를 위해 작성하는 평탄화막을 사용하고, 또한 구동회로부의 접속전극과의 콘택트를 투명 도전막으로 행하고 있으므로, 버스배선에서는 구동회로부의 접속전극과 직접 콘택트시킬 필요가 없고, 비어홀은 포토리소로 가공하여 충분히 작게 할 수 있고, 더욱 소형화와 접속전극부와의 신뢰성 높은 콘택트를 얻을 수 있는 것이 특징이다.

그리고, 본 형태에서는 톱게이트형 구조의 액정표시장치를 예로 들어 설명하였지만, 본 발명의 실시형태는 톱게이트형 구조에 한정되는 것은 아니고, 보톰게이트구조라도 마찬가지로 실현되는 것은 물론이다.

또, 버스배선으로서 은(銀)페이스트를 사용하였지만, 약 400℃ 이하에서 경화가 가능한 재료로 시트저항이 0.05Ω/ □정도 이하이면 동, 금 또는 이들의 합금 등 각종 도전재료가 사용 가능하다.

그리고, 또한 스크린인쇄를 예로 설명하였지만, 인쇄방법으로서 스크린인쇄에 한정되는 것은 아니고, 묘화방식, 요판(凹版)인쇄방식이나 잉크젯 인쇄방식 등도 사용가능하다.

또한, 인쇄 층간절연막으로서도 폴리이미드계 재료뿐만이 아니라, 상기 실시형태에서도 설명한 바와 같이 아크릴계 감광성 수지 등 400℃ 이하의 온도에서 경화할 수 있고, 또한 인쇄 또는 도포 형성할 수 있는 재료라면 특히 제약은 없다.

본 발명의 실시형태에서는, 버스배선의 보호를 위해 인쇄보호막을 형성하여 더욱 신뢰성이 높은 액정장치를 작성하는 방식에 대하여 설명하였지만, 이것은 본 발명의 특허로서의 필수요건이 아닌 것은 부가해둔다.

또, 상기의 예에서는 액정표시장치에 대하여 설명하였지만, 본 발명은 PDP (Plasma Discharge Panel)이나 EL(Electro Luminescent) 등의 감광형 매트릭스패널을 구비한 표시장치에도 적용할 수 있다.

[제 3 의 발명군]

제 3 의 발명군은 액티브 매트릭스기판내에 버스배선을 매입하는 것을 특징으로 하는 것이다.

다음에 제 3 의 발명군의 구체적인 구성을 실시형태 3-1 ∼ 실시형태 3-6 을 예시하여 설명한다.

(실시형태 3-1)

도 13은 실시형태 3-1 에 관한 액정표시장치의 구성을 나타낸 평면도이며, 도 14는 액정표시장치의 회로도이다.

실시형태 3-1 로서 표시화소수가 1024 ×768(이른바 XGA 모드), 화소크기가 57㎛ 각(角)으로 적, 녹 및 황의 아날로그 화상신호가 입력되어 컬러화상을 표시하는 12.1 인치형 액정표시장치에 대하여 설명한다.

그리고, 본 실시형태 3-1 의 액정표시장치는 상기 제 1 의 발명군 및 제 2 의 발명군과 마찬가지로 구동회로가 다결정 실리콘반도체층으로 구성된 내장(內藏)구동회로 일체형 액정표시장치이다.

이 액정표시장치는 도 13에 나타낸 바와 같이, 액티브 매트릭스기판(212)과, 대향기판(213)과, 기판(212),(213) 사이에 배설된 액정층(211)과, 기판(212), (213)의 양측에 배치된 편광판(214),(215)과, 편광판(214)의 바깥측에 배치된 백라이트(216)를 가진다.

상기 대향기판(213)은 유리기판이다. 이 대향기판(213)의 내측면에는 마이크로컬러필터(217) 및 대향기판(218)이 형성되어 있다.

한편, 액티브 매트릭스기판(212)은 유리기판(210)상에 박막트랜지스터로 구성되는 매트릭스어레이를 구비한 액정표시부(221)와, 액정표시부(221)를 구동하는 구동회로(224)∼(226)가 형성되어 구성되어 있다.

구체적으로 설명하면 액티브 매트릭스기판(212)의 액정표시부(221)에는 각 화소에 대응하여 화소스위칭 TFT(박막트랜지스터)(222) 및 화소전극(223)이 형성되어 있다.

또, 액티브 매트릭스기판(212)에 있어서의 액정표시부(221)의 주변부에는 구동회로(224)∼(226)가 형성되어 있다.

상기 구동회로(224)는 도 14에 나타낸 바와 같이 시프트레지스터(231) 및 버퍼(232)를 구비하여 주사신호선(게이트 라인)(233)을 통하여 화소스위칭 TFT(222)의 게이트전극에 접속되어 클록신호(CLx), 반전클록신호(CLx*) 및 스타트펄스(수직동기신호)(STv)에 따라서 각 주사신호선(33)에 순차 주사신호펄스를 출력하도록 되어 있다,

한편, 구동회로(25)는 4조(組)의 시프트레지스터(234)∼(237), 버퍼(238) 및 아날로그스위치(트랜스퍼게이트)(239)를 구비하여, 화상신호선(소스라인)(240) 및 화소스위칭 TFT(222)을 통하여 표시화면 좌우방향의 홀수번째의 화소전극(223)에 화상신호 전압을 인가하도록 되어 있다.

또, 구동회로(226)는 구동회로(225)와 동일한 구성을 가지고, 화상신호선 (241)을 통하여 짝수번째의 화소전극(223)에 화상신호 전압을 인가하도록 되어 있다.

또, 구동회로(226)의 구성 및 동작은 구동회로(225)와 마찬가지이므로, 다음 주로 구동회로(225)에 대해서만 설명하고, 구동회로(226)에 대한 상세한 설명은 생략한다.

구동회로(225)의 시프트레지스터(234)∼(237)는 각각 도 15에 나타낸 바와 같이 복수의 패스게이트(3 스테이트버퍼)(242) 및 인버터(243)로 구성되고, 도 16에 나타낸 바와 같이 클록신호(CL1)∼(CL4), 반전클록신호(CL1＊)∼(CL4＊) 및 스타트펄스(수평동기신호)(STh)에 따라서 펄스폭이 200ns 로 50ns 씩 위상(位相)이 어긋난(150ns 씩 오버랩된)펄스신호를 순차 시프트하여 출력하도록 되어 있다.

또, 구동회로(225)의 아날로그스위치(239)는 시프트레지스터(234)∼(237)에서 출력되는 펄스신호에 따라서 아날로그 화상신호선(D0)∼(D2)에서 입력되는 화상신호전압을 화상신호선(240)에 출력하도록 되어 있다.

따라서, 시프트레지스터(234)… 로부터는 전술한 바와 같이 150bn 씩 오버 랩된 펄스신호가 출력되고, 아날로그스위치(239)로부터는 상기 오버랩기간에 4개씩의 화상신호선(240)에 동일한 화상신호가 출력됨으로써, 각 회소전극(223)과 대향전극(218)과의 사이에는 각 펄스신호의 최초의 150ns 의 기간에 프리차지가 행해진 후, 마지막의 50ns 의 기간에 출력되는 화상신호에 따른 전하가 축적된다.

즉, 시프트레지스터(234)∼(237)가 4조(組)로 분할됨으로써 도트클록이 50ns 의 경우와 동등한 속도(일정한 프레임주기)로 도 17에 나타낸 바와 같이, 실질적으로 200ns 의 기입시간이 얻어져 화소수가 많아도 확실하게 화상신호의 기입이 행해지게 되어 있다.

또, 상기 구동회로(225)에 전원 전압을 공급하는 버스배선으로서의 ＋V 전원라인(251) 및 －V 전원라인(252)은 유리기판(210)에 매입된 구조로 되어 있다.

또한, 구동회로(226)에 관한 버스배선으로서의 ＋V 전원라인(253) 및 －V 전원라인(254)도 전원라인(251), 라인(252)과 마찬가지로 유리기판(210)에 매입된 구조로 되어 있다.

다음의 설명에 있어서는「전원라인」이라는 것은 구동회로부에 포함되는 각 회로소자에 전원을 각각 공급하는 개별배선망이 아닌 개별배선망에 공통으로 접속되는 버스배선을 의미하는 용어로서 사용된다.

또한, 구동회로(224)에 관한 전원라인에 대해서는, 전압 저하가 구동회로 (225),(226)만큼 문제가 되지 않으므로, 본 실시형태에서는 매입 배선구조로 하지 않았지만, 물론 구동회로(224)에 관한 전원라인에 대해서도 매입 배선구조로 하는 것이 바람직하다.

이와 같이 전원라인을 매입 배선구조로 하는 것이, 본 발명의 주된 특징이다. 다음, 도 18 ∼ 도 21을 참조하여 이 매입 배선구조에 대하여 설명한다.

또한, 도 18은 액티브 매트릭스기판(212)의 간략화한 평면도이며, 도 19는 도 18의 X1-X1 에서 본 단면도이며, 도 20은 도 18의 X2-X2 에서 본 단면도이며, 도 21은 도 18의 X3-X3 에서 본 단면도이다.

유리기판(210)의 양측 주변부에는 요홈(260),(261),(262),(263)이 형성되어 있다. 이 요홈(260),(261)은 구동회로(225)에 근접하여 일직선 형상에 뻗어 있으며, 요홈(262),(263)은 구동회로(226)에 근접하여 일직선 형상으로 뻗어 있다.

그리고, 요홈(260)에는 ＋V 전원라인(251)으로서 기능하는 금속 배선이 매입되고, 요홈(261)에는 －V 전원라인(252)으로서 기능하는 금속 배선이 매입되고, 요홈(262)에는 ＋V 전원라인(253)으로서 기능하는 금속 배선이 매입되고, 요홈 (263)에는 －V 전원라인(254)으로서 기능하는 금속 배선이 매입되어 있다.

그리고, ＋V 전원라인(251)은 접속전극(266)…을 통하여 구동회로(225)(정확하게는 구동회로(225)의 전원 공급용 전극패드)와 접속되어 있으며, －V 전원라인 (252)은 접속전극(265)…을 통하여 구동회로(225)(정확하게는 구동회로(225)의 전원 공급용 전극패드)와 접속되어 있으며, 이로써 구동회로(225)에 전원이 공급되도록 구성되어 있다.

또, 마찬가지로 ＋V 전원라인(253)은 접속전극(267)…을 통하여 구동회로 (226)(정확하게는 구동회로(225)의 전원 공급용 전극패드)와 접속되어 있으며, －V 전원라인(254)은 접속전극(268)…을 통하여 구동회로(226)(정확하게는 구동회로 (225)의 전원 공급용 전극패드)와 접속되어 있으며, 이로써 구동회로(226)에 전원이 공급되도록 구성되어 있다.

또한, 금속 배선의 표면에는 절연층(277)(도 20 및 도 21 참조)이 형성되어 있으며, 이로써 접속전극(266)이 전원라인(252)과 접촉하는 것이 방지되어 있다.

이와 같은 절연층(277)은 도시하지 않지만, 전원라인(253),(254)에 관해서도 형성되어 있으며, 접속전극(67)이 전원라인(254)과 접촉하는 것이 방지되어 있다.

그리고, 도 22에 나타낸 바와 같이 전원라인(251),(252)의 동일 위치에서 접속전극(266),(265)을 통하여, 전원라인(251),(252)을 전원공급용 전극패드(225a) ,(225b)와 접속하도록 구성해도 된다.

이와 같이 전원라인을 매입 배선구조로 함으로써 다음의 효과를 얻는다.

① 요홈의 깊이를 크게 하여 금속 배선층의 막두께를 크게 함으로써, 전원라인의 배선 저항을 0.1Ω정도로 하는 것을 용이하게 할 수 있으므로, 시프트레지스터(234)…등에 160mA 정도의 관통전류가 흘러도 전원 전압의 전압 강하를 작게 억제하여 구동회로(225)를 확실하게 동작시킬 수 있다.

또한 참고로 설명하면, 예를 들면 기판 표면에 박막형상의 전원라인을 형성하여 저항치를 작게 하는 경우에는, 기판 주변부의 면적을 크게 할 필요가 있고, 그 때문에 협(狹)액자화의 액정표시패널을 얻을 수 없다.

이 점에 관하여 본 실시형태에서는 주변 부분의 면적을 증가시키지 않고 전원라인의 저항치를 내릴 수 있으므로, 협(狹)액자화의 액정표시패널을 실현하는 것이 가능해진다.

② 또, 금속 배선층의 막두께를 크게 해도 금속 배선층이 기판내에 매입된 구조이므로, 전원라인이 기판 표면에서 돌출하고 있지 않다.

따라서, 금속 배선층과 구동회로를 접속하는 접속 배선이나 이들을 피복하여 형성되는 절연층에 단차(段差)가 생기지 않고 액티브 매트릭스기판 표면의 평탄화가 이루어지고 있다. 따라서, 셀 갭의 균일성이 유지되어 표시특성의 열화를 초래하지 않는다.

또한, 참고로 설명하면 단지 전원라인의 저항치를 내리기 위해서라면, 기판상에서 막두께가 큰 금속배선층을 형성하면 된다.

그러나, 이와 같은 경우에는 전원라인을 구성하는 금속 배선층이 기판 표면에서 크게 돌출된 형상으로 되므로, 금속 배선층과 구동회로를 접속하는 접속 배선이나 이들을 피복하여 형성되는 절연층에 단차(段差)가 생긴다.

그리고, 이것으로 인하여 기판과 기판을 맞붙여서 셀 갭을 일정치로 하기 위해 기판 양측에서 누를 때에 기판에 휨이 생겨 셀 갭이 기판면내에서 균일하게 유지되지 않게 된다.

이 점에 관하여 본 실시형태에서는 상기한 바와 같이 금속 배선층이 매입 배선구조로 되어 있으므로, 기판 표면의 평탄화가 달성되어 셀 갭의 균일성이 유지된다.

또한, 금속 배선층의 막두께는 전원 전압이나 액정표시패널의 크기를 고려하여 설정하면 된다.

이어서, 상기 매입 전극구조의 제조방법에 대하여 설명한다.

(1) 먼저, 도 23a 에 나타낸 바와 같이 구동회로(224)∼(226)나 액정 표시부 (221)가 형성된 유리기판(210)상에 전면을 덮어 레지스트(270)를 도포한다.

(2) 이어서, 도 23b 에 나타낸 바와 같이 유리기판(210)상의 패임을 작성하는 부분의 레지스트(270)를 제거한다.

(3) 이어서, 도 23c 에 나타낸 바와 같이 불산(弗酸) 2％, 글리세린 8％ 를 함유하는 수용액을 사용하여 약 2분간 에칭하여 깊이 약 1500nm 의 패임을 만든다. 계속해서 스퍼터에 의해 Al 로 이루어지는 금속막(75)을 1500nm 의 두께로 형성한다.

(4) 이어서, 도 23d 에 나타낸 바와 같이 레지스트(270)를 박리한다. 이로써, 전원라인(251)∼(254)에 해당하는 금속 배선(276)이 요홈(260)∼(263)에 매입된 상태가 얻어진다.

(5) 이어서, 포토리소그라피법에 의해 도 20 및 도 21에 나타낸 바와 같이 절연막(277) 및 콘택트 홀(278)을 형성하여, 매입된 금속 배선과 구동회로를 접속하는 접속전극(265)∼(268)을 형성한다. 이로써, 도 23e 에 나타낸 바와 같이 전원라인(251)∼(254)이 매입된 액티브 매트릭스기판(212)이 제작된다.

또, 매입되는 금속 재료는 Al 외에 Ni, Cr, Mo, Ta 등을 사용하도록 해도 된다.

(실시형태 3-2)

실시형태 3-2 에 의한 제조프로세스를 나타낸다. 기본적인 회로구성 및 TFT 를 유리기판상에 작성하는 프로세스는 실시형태 3-1 과 동일하다.

단, 실시형태 3-1 에서는 에칭액을 사용한 화학적 에칭법에 의해 요홈을 형성하였지만, 본 실시형태의 3-2 에서는 샌드블라스트법에 의하여 요홈을 형성하도록 한 점이 상위하다.

다음, 도 24a ∼ 24f 를 참조하여 구체적으로 설명한다.

(1) 먼저, 도 24a 에 나타낸 바와 같이 구동회로(224)∼(226)나 액정 표시부 (221)가 형성된 유리기판(210)상에 전면을 덮어 레지스트(270)를 도포한다.

(2) 이어서, 도 24b 에 나타낸 바와 같이 유리기판(210)상의 패임을 작성하는 부분의 레지스트(270)를 제거한다.

(3) 이어서, 도 24c 에 나타낸 바와 같이 레지스트(270)를 마스크로 하여 경질입자를 비스듬한 방향에서 분사하는 샌드블라스트법을 이용하여 약 2분간 에칭한다.

이로써, 유리기판(210)에 있어서 레지스트패턴의 레지스트부분에 덮여져 있지 않는 부분은 분사된 미세한 경질입자로 매삭(埋削)되어, 깊이 약 1500nm 의 패임(요홈(260)∼(263)에 해당함)이 형성된다.

(4) 이어서, 도 24d 에 나타낸 바와 같이 스퍼터법에 의해 Al 로 이루어지는 금속층(275)을 1500nm 두께로 형성한다.

(5) 이어서, 도 24e 에 나타낸 바와 같이 레지스트(270)를 박리한다. 이로써, 전원라인(251)∼(254)에 해당하는 금속 배선(276)이 요홈(260)∼(263)에 매입된 상태가 얻어진다.

(6) 이어서, 포토리소그라피법에 의해 도 20 및 도 21에 나타낸 바와 같이 절연막(277) 및 콘택트 홀(278)을 형성하여, 매입된 금속 배선과 구동회로를 접속하는 접속전극(265)∼(268)을 형성한다. 이로써, 도 24f 에 나타낸 바와 같이 전원라인(251)∼(254)이 매입된 액티브 매트릭스기판(212)이 제작된다.

이와 같이 본 실시형태 2에서는, 요홈을 샌드블라스트법에 의해 형성하도록 하였으므로, 에칭용액을 사용하여 요홈을 형성하는 실시형태 3-1 에 비하여 에칭레이트가 1 자릿수 이상 높고, 처리 속도가 빠르다는 장점이 있다.

그리고, 가공 정밀도면에서는 실시형태 3-1 쪽이 실시형태 3-2 보다 양호하다. 따라서, 실시형태 3-1 에 의한 화학적 에칭법에 의하면, 요홈의 깊이방향에 의한 제어성이 높고, 임의의 깊이로 콘트롤하는 것이 가능해진다.

따라서, 제조 프로세스에 요하는 시간의 단축화를 중시하는 경우에는, 실시형태 3-2 와 같은 물리적 에칭법을 이용하여 요홈의 깊이의 정밀도를 중시하는 경우에는 실시형태 3-1 과 같이 화학적 에칭법을 사용하면 된다.

(실시형태 3-3)

도 25는 실시형태 3-3 에 관한 액티브 매트릭스기판의 간략화된 단면도이다. 전술한 실시형태 3-1 및 3-2 는 유리기판을 에칭 또는 샌드블라스트법에 의해 직접 가공한 것이다.

이에 대하여 본 실시형태 3-3 에서는 유리기판(210)을 가공하지 않고, 수지 (280)를 기판상에 도포하여 이 수지(280)내에 금속배선(276)을 매입하도록 한 것이다.

그리고, 전원라인(252)에 해당하는 금속 배선(276)과 구동회로(225)와의 사이에는 절연층(도 25에는 도시하지 않음)이 형성되어 있으며, 이 절연층에 형성되어 있는 콘택트 홀을 삽통하는 접속전극(265)(도 25에는 도시하지 않음)을 통하여 전원라인(252)과 구동회로(225)가 접속되어 있다.

또, 전원라인(252),(251)에 해당하는 금속 배선(276),(276)의 표면에는 절연층(도 25에는 도시하지 않음)이 형성되어 있으며, 이 절연층에 형성되어 있는 콘택트 홀을 삽통하는 접속전극(266)(도 25에는 도시하지 않음)을 통하여 전원라인 (251)과 구동회로(225)가 접속되어 있다.

이와 같은 전원라인(252),(251)에 관한 구조는 전원라인(252),(251)에 관해서도 형성되어 있다.

따라서, 접속전극(266)이 전원라인(252)에 접촉하지 않고, 또 접속전극 (267)이 전원라인(254)에 접촉하지 않는다.

이와 같은 구성의 매입 배선구조라도 실시형태 3-1 및 3-2 와 마찬가지로 전원라인(251)∼(254)의 저항치를 작게 할 수 있는 동시에, 수지층(280)이 평탄화층의 역할을 다하므로, 셀 갭을 균일하게 유지하는 것이 가능해진다.

또한, 후술하는 실시형태 3-4 ∼ 3-6 도 기본적으로는 본 실시형태 3-3 과 마찬가지로 유리기판상에 수지층이 형성되고, 이 수지층내에 전원라인을 구성하는 금속 배선이 매입된 구조로 되어 있다.

따라서, 후술하는 실시형태 3-4 ∼ 3-6 에 있어서도 실시형태 3-3 과 마찬가지로 전원라인의 저항치를 작게 할 수 있는 동시에, 셀 갭을 균일하게 유지하는 것이 가능해진다.

다음에, 매입 배선구조의 제조방법을 도 13을 참조하여 구체적으로 설명한다.

(1) 먼저, 도 26a 에 나타낸 바와 같이 유리기판(210)상에 화소전극을 포함하는 액티브 매트릭스패턴(액정 표시부(221)에 해당함) 및 액정패널을 구동하기 위한 주변 패턴(구동회로(224)∼(226))을 형성한 후, 감광성의 아크릴수지(280)를, 예를 들면 스핀도포법에 의해 1500nm 의 막두께가 되도록 유리기판(210)을 전면에 도포한다.

(2) 이어서, 도 26b 에 나타낸 바와 같이 노광 및 알칼리현상을 하여 구동부분의 주변에 전원 부분을 포함한 공통 배선부분의 홈을 남기도록 패터닝하였다.

이 경우, 기판을 전면 노광(g, h, i 선 광원으로 300mJ)함으로써, 감광성 아크릴수지를 탈색하여 투명화하였다.

그리고, 상기 g, h, i 선이라는 것은 노광용 수은등램프의 발광 휘선(輝線)스펙트럼으로 소정의 파장의 것을 말하며, 효율을 고려하면 에너지가 가장 강한 i 선을 사용하는 것이 좋다.

(3) 이어서, 도 26c 에 나타낸 바와 같이 상기 수지(280)에 매입하는 Al 로 이루어지는 금속층(75)을 스퍼터법에 의해 1500nm 의 두께로 형성한다.

(4) 이어서, 도 26d 에 나타낸 바와 같이 증착한 금속층(275)을 전원을 포함하는 공통 전극의 배선패턴 및 상기 구동회로에 접속하기 위한 패턴으로서 남도록 에칭을 제거한다.

그리고, 접속전극(265),(266),(268),(267) 및 접속전극(265),(266),(268) ,(267)에 관련한 절연층을 형성한다. 이로써 수지(280)내에 전원라인(251)∼(25 4)이 매입된 액티브 매트릭스기판(212)이 제작된다.

상기 제조프로세스에 의하면, 유리기판(210)을 에칭할 필요가 없으므로, 실시형태 3-1 에 비교하여 가공 정밀도가 향상하는 동시에, 매입 전극으로서 형성하는 금속 배선의 두께의 제어성이 향상된다.

(실시형태 3-4)

도 27a ∼ 27c 는 실시형태 3-4 에 관한 액티브 매트릭스기판의 제조 공정도이다. 본 실시형태 3-4 에서는 스크린인쇄에 의해 주변의 배선 패턴을 형성하는 것을 특징으로 한다.

구체적으로는 다음과 같이 하여 제작한다.

(1) 먼저, 도 27a 에 나타낸 바와 같이 유리기판(210)상에 화소전극을 포함하는 액티브 매트릭스패턴(액정 표시부(221)) 및 액정패널을 구동하기 위한 주변 패턴(구동회로(224)∼(226))을 형성한 후, 전원을 포함하는 공통배선부로서 열경화형 도전성 수지를 사용하여 스크린 인쇄를 하여 전원라인(252),(254) 및 접속전극 (265),(268)에 해당하는 금속층(276A)을 형성한다.

이어서, 절연층(도시하지 않음)을 금속층(276A)상에 형성하고, 이어서 전원라인(251),(253) 및 접속전극(265),(268)에 해당하는 금속층(276A)을 형성한다. 이로써, 금속층(276A)중의 접속전극(266)에 해당하는 부분이 전원라인(252)에 해당하는 부분과 접촉하는 것이 방지된다.

또, 마찬가지로 금속층(276A)중 접속전극(267)에 해당하는 부분이 전원라인 (254)에 해당하는 부분과 접촉하는 것이 방지된다.

(2) 이어서, 도 27b 에 나타낸 바와 같이 스크린인쇄를 한 후, 150℃ ∼180℃ 의 온도를 이 도전성 수지(276A)에 가하여 경화시킨다. 수지를 경화시키는 온도는 수지의 종류에 따라서 조절한다.

(3) 이어서, 도 27c 에 나타낸 바와 같이 상기 배선을 형성한 후, 절연성 수지(280)를 마찬가지로 스크린 인쇄에 의해 배선 사이에 매입하여 평탄화를 도모한다.

이와 같이 스크린 인쇄법을 이용함으로써, 패턴 형성에 요하는 시간이 짧다. 또, 포토리소그라피법에 비하여 장치 코스트가 매우 저가이며, 특히 대형 액정표시패널용 액티브 매트릭스기판과 같이 전원라인이 긴 경우에 있어서의 처리에 적합하다.

또한, 정밀도면에 있어서는 포토리소그라피법에 비하여 뒤지지만, 전원라인 등의 높은 정밀도의 요구가 없는 배선 패턴에 대하여 유효하다.

그리고, 평탄화막 형성에 있어서는 스크린 인쇄법 외에 스핀코트법을 이용하여 평탄화를 도모하는 것도 가능하다.

상기 프로세스를 채용함으로써 1㎛ 이상의 두께를 가진 도전성 수지에 의한 배선을 용이하게 형성할 수 있다.

(실시형태 3-5)

도 15는 실시형태 3-5 에 관한 액티브 매트릭스기판의 제조 공정도이다. 본 실시형태 3-5 는 금속배선재료로서는 금속 세선(281)을 사용하고, 이 금속 세선을 매입하는 것을 특징으로 한다. 본 실시형태에서는 금속 세선(281)의 직경은 50㎛ 으로 설정되어 있다.

구체적으로는 다음과 같이 하여 제작한다.

(1) 먼저, 도 28a 에 나타낸 바와 같이 유리기판(210)상에 화소전극을 포함하는 액티브 매트릭스패턴(액정 표시부(221)) 및 액정패널을 구동하기 위한 주변 패턴(구동회로(224)∼(226))을 형성한다.

(2) 이어서, 도 28b 에 나타낸 바와 같이 전원라인에 해당하는 굵기 50㎛ 의 철선인 금속 세선(281)을 유리기판(210) 주변부에 형성한다.

(3) 이어서, 도 28c 에 나타낸 바와 같이 금속 세선(281)과 구동회로(225) ,(226)를 접속하는 접속전극(265)∼(268)을 형성한다.

그리고, 접속전극(266)과 전원라인(252)에 해당하는 금속 세선(281)과의 사이에 절연층을 형성하여, 접속전극(268)과 전원라인(251)에 해당하는 금속 세선 (281)과의 사이에 절연층을 형성해둔다.

(4) 이어서, 도 28d 에 나타낸 바와 같이 절연성 수지(280)를 스크린 인쇄에 의해 배선 사이에 매입 평탄화를 도모한다.

또한, 편탄화막 형성에 있어서는 스크린 인쇄법 외에 스핀코트법을 이용하여 평탄화를 도모하는 것도 가능하다.

또, 도 29에 나타낸 바와 같이 전원라인(251),(252)의 동일 위치에서 접속전극(265),(266)을 통하여, 전원라인(251),(252)을 전원 공급용 전극패드(225a) ,(225b)와 접속하도록 구성해도 된다.

또한, 금속 세선(281)의 재료로서는, Ti, Cr 금 등을 사용해도 되고, 이와 같은 재료이면 더욱 저항치를 내리는 것이 가능하다.

이와 같이 하여 본 실시형태 3-5 에서는 미리 제작되어 있는 금속 세선을 사용함으로써, 배선 패턴제작공정이 불필요해지고, 제조 공정수의 저감을 도모할 수 있다. 또, 금속 세선의 직경을 변경하면, 전원라인의 저항치를 설정할 수 있다.

따라서, 미리 저항치가 설정되어 있는 금속 세선을 선택하면 원하는 저항치가 얻어진다. 그러므로, 저항치의 변경이 용이하다. 또, 제조 코스트도 저가이다.

(실시형태 3-6)

도 30a ∼ 30c 는 실시형태 3-6 에 관한 액티브 매트릭스기판의 제조 공정도이다. 본 실시형태 3-6 의 특징은 액티브 매트릭스 어레이가 형성되어 있는 유리기판(210)주변에 도금공법으로 버스배선의 두꺼운 막을 형성한 것을 특징으로 한다.

이와 같은 도금공법에 의해 저(低)저항 금속을 포함하는 적층 배선구조를 형성할 수 있고, 그 결과 더욱 전원라인의 저(低) 저항화를 실현할 수 있다.

그리고, 전원라인(252), (254)에 해당하는 금속배선 후막(厚膜)의 최하층에 위치하는 동박(銅箔)층(290)과 구동회로(225),(226)사이에는 접속전극(265),(268)에 해당하는 부분을 절제한 절연층(도시하지 않음)이 개재하고 있다.

또, 전원라인(251),(252),(253),(254)에 해당하는 금속배선 후막의 최상층에 위치하는 금니켈 도금층(292)상에는 절연층(도시하지 않음)이 형성되어 있으며, 또한 전원라인(251),(253)에 해당하는 금니켈 도금층(292)상의 절연층에는 콘택트홀이 형성되어 이 콘택트홀을 통하여 접속전극(266),(267)이 구동회로(225),(226)와 접속하고 있다.

따라서, 접속전극(266),(267)이 전원라인(252),(254)에 해당하는 금니켈도금층(292)과 접촉하는 것이 방지되고 있다.

다음에, 구체적인 제조방법을 설명한다.

(1) 먼저, 도 30a 에 나타낸 바와 같이 유리기판(210)상에 화소전극을 포함하는 액티브 매트릭스패턴(액정 표시부(221)) 및 액정패널을 구동하기 위한 주변패턴(구동회로(224)∼(226))을 형성한다.

(2) 이어서, 도 30b 에 나타낸 바와 같이 전원을 포함하는 공통 배선부분으로서 동박층(290), 동도금층(291) 및 금니켈 도금층(292)을 적층하여 예를 들면 1㎛ 이상의 두께의 금속 배선층(276)을 형성한다.

구체적으로 설명하면, 포토리소그라피법에 의해 바탕금속을 형성하는 부분을 제외하고 레지스트패턴을 형성하고, 이어서 바탕금속이 되는 동의 박막을 형성하고, 이어서 리프트 오프에 의해 필요부분 이외의 부분을 박리한다.

이어서, 남은 동박막을 바탕막으로서 황산동을 주성분으로 한 용액내에서 도금욕(浴)을 하여 바탕 박막상에, 자체 정합적(整合的)으로 동도금을 한다.

이로써, 동박층(290)상에 동도금층(291)이 형성된다. 또한, 상기와 동일한 도금법을 이용하여 동도금층(291)상에 금니켈 도금층(292)을 형성한다.

(3) 이어서, 접속전극(266),(267)(도시하지 않음) 및 절연층(도시하지 않음)등을 형성한 후, 도 30c 에 나타낸 바와 같이 절연성 수지(280)를 스크린 인쇄에 의해 배선간에 매입 평탄화를 도모한다.

또한, 도금의 재료로서는 상기 외에, 니켈도금, 크롬도금 및 알루미늄도금을 사용해도 된다. 또 이들의 합금도금을 사용하는 것도 가능하다.

이렇게 하여 본 실시형태에서는, 도금공법을 사용함으로써 바탕 금속막에 대하여 자체 정합적으로 금속 배선을 형성하는 것이 가능해진다.

또, 바탕금속막상에 자체 정합적으로 형성하는 금속을 금 또는 동 등의 저(低)저항 금속으로 형성하는 것이 가능해지며, 적당한 바탕 금속의 선택에 의해 저(低)저항 또한 고정밀도의 금속 배선을 형성하는 것이 가능해진다,

(실시형태 3-1 ∼ 실시형태 3-6 의 보충설명)

① 상기 실시형태 3-1 ∼ 실시형태 3-6 에서는 전원라인에 대하여 매입 배선구조로 하였지만, 본 발명은 이것에 한정되는 것은 아니고, 매입 배선을 전원라인뿐만이 아니라, 다른 버스배선, 예를 들면 데이터선, 시프트레지스터의 클록선 등 배선 저항에 의한 신호의 지연이 과제가 되는 버스배선에 대해서도 동일한 공정으로 매입 배선구조로 하는 것이 가능하다.

② 상기 실시형태 3-1 ∼ 실시형태 3-4 에 있어서, 금속 배선층을 형성하는 방법으로서는 미리 박막의 도전층을 형성해두고, 이 도전층상에 선택 퇴적방법에 의해 금속 배선을 형성하도록 해도 된다.

이와 같이 하면 상기 도금법에 의한 경우와 마찬가지로 자체 정합적으로 금속 배선을 형성할 수 있는 동시에, 퇴적해야 할 금속을 선택함으로써 저(低)저항의 금속 배선이 가능해진다.

또한, 도금법에 비하여 선택 퇴적법의 경우에는, 더욱 청정한 환경하에서 형성되므로, 금속 배선층에 불순물이 혼입되지 않고, 금속 배선의 저항치의 정밀도가 향상된다는 장점이 있다.

이상과 같이 본 발명의 구성에 의하면, 본 발명의 각 과제를 충분히 달성할 수 있다. 구체적으로는 다음과 같다.

(1) 버스배선이 형성된 수지 기판을 어레이기판의 주위에지부에 형성하고, 상기 버스배선을 수지 기판의 비어홀을 통하여 구동회로에 접속되는 개별배선망과 접속함으로써, 저(低)저항의 버스배선을 형성할 수 있고, 또한 외부 회로에 접속이 가능한 외부 접속단자를 버스배선의 일부에 형성함으로써, 플렉시블기판이나 프린트기판의 소형ㆍ박형화가 가능해진다.

(2) 또, 다결정 실리콘박막트랜지스터를 사용한 구동회로부를 포함하는 박막 배선영역상에 버스배선을 위한 다층 배선형성부를 인쇄에 의해 형성함으로써, 상기의 효과에 더하여 필요한 영역에 대하여 용이하게 버스배선을 형성하는 것이 가능해진다.

(3) 구동회로의 버스배선을 매입 배선구조로 함으로써, 구동회로에 전원 전압을 인가하는 전원 배선의 배선저항을 작게 설정하는 것을 용이하게 할 수 있으므로, 구동회로를 구성하는 반도체 소자의 관통전류 및 전원 배선의 배선 저항에 의해 생기는 전압 강하를 작게 억제할 수 있어, 확실하게 동작시키는 것이 가능해진다.

그러므로, 내장 구동회로부를 대폭 소형화할 수 있고, 협(狹)액자의 구동회로 일체형 액정표시장치를 실현하는 것이 가능해진다.

Claims

다결정 실리콘박막 트랜지스터로 구성되는 구동회로부가 형성된 액티브 매트릭스기판과, 대향기판과의 사이에 액정이 충전되어, 상기 구동회로부를 구성하는 복수의 회로 소자에 클록이나 데이터 등의 신호나 전원을 공급하기 위한 개별배선망이 상기 액티브 매트릭스기판의 주위에지부측으로 인출(引出)된 구조의 표시장치에 있어서,

상기 액티브 매트릭스기판의 주위에지부에는 비어홀이 형성된 절연체와, 이 절연체 표면에 형성되는 버스배선을 가지는 다층(多層)버스배선형성부가 형성되고, 상기 버스배선은 상기 비어홀을 통하여 상기 개별배선망과 접속하고 있으며, 이 버스배선에 구비된 외부 접속단자에 의해 외부회로와 접속 가능하게 구성되어 있는 것을 특징으로 하는 표시장치.
제1항에 있어서, 상기 절연체는 표면에 버스배선이 형성되고, 또한 내부에 비어홀이 형성된 성형품으로서의 수지 기판이며, 이 수지기판이 상기 액티브 매트릭스기판의 주위에지부에 접착되어 다층 버스배선형성부가 구성되어 있는 것을 특징으로 하는 표시장치.
제2항에 있어서, 상기 수지기판은 아라미드-에폭시수지로 형성되어 있는 것을 특징으로 하는 표시장치.
제2항에 있어서, 상기 비어홀내에는 도전(導電)페이스트가 충전되어 있는 것을 특징으로 하는 표시장치.
제2항에 있어서, 상기 수지기판은, 다층구조를 가지며 최상층 표면에 버스배선이 형성되는 동시에, 내층 표면에도 버스배선이 형성되어 각 층에 형성되는 비어홀을 통하여 상하의 버스배선이 선택적으로 접속되어 입체 배선구조로 되어 있는 다층기판인 것을 특징으로 하는 표시장치.
제4항에 있어서, 상기 도전 페이스트가 비어홀의 하부 개구에서 부분적으로 돌출하고 있으며, 이 도전 페이스트의 돌출부에 의해 액티브 매트릭스기판과 수지 기판이 접착되어 있는 것을 특징으로 하는 표시장치.
제5항에 있어서, 상기 비어홀내에는 도전 페이스트가 충전되고, 이 도전 페이스트가 비어홀의 하부 개구에서 부분적으로 돌출하고 있으며, 이 도전 페이스트의 돌출부에 의해 액티브 매트릭스기판과 수지 기판이 접착되어 있는 것을 특징으로 하는 표시장치.
제2항에 있어서, 상기 수지기판과 상기 액티브 매트릭스기판을 접착하는 접착제는 열가소성을 가지는 재료로 구성되어 있는 것을 특징으로 하는 표시장치.
제2항에 있어서, 상기 수지기판과 상기 액티브 매트릭스기판을 접착하는 접착제는 이방성 도전수지 또는 은(銀) 페이스트인 것을 특징으로 하는 표시장치.
제2항에 있어서, 상기 수지기판이 필름형 기판이며, 상기 액티브 매트릭스기판에 박리가 가능하게 접착되어 있는 것을 특징으로 하는 표시장치.
제10항에 있어서, 상기 필름형 기판이 폴리이미드 또는 에폭시를 주성분으로 하는 수지로 이루어지는 것을 특징으로 하는 표시장치.
제2항에 있어서, 외부회로를 구성하는 반도체칩이 상기 수지기판상에 실장되어 버스배선과 접속되어 있는 것을 특징으로 하는 표시장치.
제12항에 있어서, 상기 반도체칩이 비어홀내에 매입되어 있는 것을 특징으로 하는 표시장치.
제1항에 있어서, 상기 다층 버스배선형성부의 버스배선이 인쇄에 의해 형성된 후막(厚膜)인 것을 특징으로 하는 표시장치.
제14항에 있어서, 상기 다층 버스배선형성부의 절연체가 인쇄에 의해 형성된후막(厚膜)인 것을 특징으로 하는 표시장치.
다결정 실리콘박막 트랜지스터로 구성되는 구동회로부가 형성된 액티브 매트릭스기판과, 대향기판과의 사이에 액정이 충전되어, 상기 구동회로부를 구성하는 복수의 회로 소자에 클록이나 데이터 등의 신호나 전원을 공급하기 위한 개별배선망이 상기 액티브 매트릭스기판의 주위에지부측으로 인출된 구조의 표시장치에 있어서,

상기 액티브 매트릭스기판의 주위에지부에 요홈이 형성되고,

이 요홈에 상기 개별배선망에 접속되는 버스배선이 매입된 구성으로 되어 있는 것을 특징으로 하는 표시장치.
다결정 실리콘박막 트랜지스터로 구성되는 구동회로부가 형성된 액티브 매트릭스기판과, 대향기판과의 사이에 액정이 충전되어, 상기 구동회로부를 구성하는 복수의 회로 소자에 클록이나 데이터 등의 신호나 전원을 공급하기 위한 개별배선망이 상기 액티브 매트릭스기판의 주위에지부측으로 인출된 구조의 표시장치에 있어서,

상기 액티브 매트릭스기판의 주위에지부에 유기 수지층이 형성되어 있으며, 이 유기 수지층내에, 상기 개별배선망에 접속되는 버스배선이 매입된 구성으로 되어 있는 것을 특징으로 하는 표시장치.
제17항에 있어서, 상기 유기(有機)수지가 감광성 수지로 이루어지고, 이 유기수지에는 포토리소스라피법에 의해 비어홀이 형성되어 있으며, 이 비어홀에 충전된 접속전극을 통하여 상기 버스배선이 상기 개별배선망과 전기적으로 접속되어 있는 것을 특징으로 하는 표시장치.
제18항에 있어서, 상기 버스배선이 스크린 인쇄에 의해 형성된 열경화형 도전성 수지인 것을 특징으로 하는 표시장치.
제16항에 있어서, 상기 버스배선이 미리 성형된 금속 세선(細線)인 것을 특징으로 하는 표시장치.
제17항에 있어서, 상기 버스배선이 미리 성형된 금속 세선인 것을 특징으로 하는 표시장치.
제16항에 있어서, 상기 버스배선이 도금공법으로 제작된 것임을 특징으로 하는 표시장치.
제17항에 있어서, 상기 버스배선이 도금공법으로 제작된 것임을 특징으로 하는 표시장치.
제22항에 있어서, 상기 도금공법에 의해 제작된 버스배선이 동박(銅箔)층, 동도금층, 금니켈도금층의 적층 구조를 이루고 있는 것을 특징으로 하는 표시장치.
제23항에 있어서, 상기 도금공법에 의해 제작된 버스배선이 동박(銅箔)층, 동도금층, 금니켈도금층의 적층 구조를 이루고 있는 것을 특징으로 하는 표시장치.
제16항에 있어서, 상기 버스배선이 미리 얇은 도전층을 형성하여 이 도전층상에 다른 복수의 금속층을 선택적으로 퇴적하는 선택 퇴적방법에 의해 형성된 금속 배선인 것을 특징으로 하는 표시장치.
제17항에 있어서, 상기 버스배선이 미리 얇은 도전층을 형성하여 이 도전층상에 다른 복수의 금속층을 선택적으로 퇴적하는 선택 퇴적방법에 의해 형성된 금속 배선인 것을 특징으로 하는 표시장치.
제1항에 있어서, 상기 액정 대신 희(希)가스가 기판 사이에 충전되어 있으며, 이 희(希) 가스를 플라스마방전시켜서 표시를 행하는 것을 특징으로 하는 표시장치.
표면에 버스배선을 가지고, 또한 내부에 비어홀을 구비한 필름형 기판을 준비하고, 이 필름형 기판을 액티브 매트릭스기판의 주위에지부에 접착하여 버스배선을 비어홀을 통하여 다결정 실리콘박막트랜지스터로 구성되는 구동회로부와 전기적으로 접속하는 공정을 가지는 표시장치의 제조방법에 있어서,

상기 필름형 기판과 상기 액티브 매트릭스기판과의 접착시에 접착제를 반(半)경화상태로 한 후, 재차 필름형 기판과 액티브 매트릭스기판과의 위치 맞춤의 보정을 하고, 그 후에 접착제를 본(本)경화시켜서 필름형 기판과 액티브 매트릭스기판을 고정하는 것을 특징으로 하는 표시장치의 제조방법.
제29항에 있어서, 상기 본(本)경화를 위한 온도가 120℃ 에서 150℃ 의 범위인 것을 특징으로 하는 표시장치의 제조방법.
다결정 실리콘박막 트랜지스터로 구성되는 구동회로부가 형성된 액티브 매트릭스기판과 대향기판과의 사이에 액정이 충전되고, 상기 구동회로부를 구성하는 복수의 회로 소자에 클록이나 데이터 등의 신호나 전원을 공급하기 위한 개별배선망이 상기 액티브 매트릭스기판의 주위에지부측으로 인출된 구조의 표시장치의 제조방법에 있어서,

상기 액티브 매트릭스기판의 주위에지부에 절연체를 형성하고, 이어서 상기 절연체에 비어홀을 형성하고, 그 후 인쇄에 의해 버스배선을 형성하는 것을 특징으로 하는 표시장치의 제조방법.
제31항에 있어서, 상기 비어홀은 레이저 조사(照射)에 의해 형성되는 것을 특징으로 하는 표시장치의 제조방법.
구동회로부를 다결정 실리콘박막 트랜지스터로 형성하는 공정과,

상기 구동회로부를 포함하는 박막배선 영역상에 절연막을 형성하는 공정과, 상기 절연막의 소정 부분을 포토리소에 의해 에칭하여 상기 구동회로부의 배선 전극의 소정 부분을 노출하도록 비어홀을 형성하는 공정과,

상기 절연막상에 도전성 잉크를 사용하여 소정 형상으로 인쇄하여 비어홀을 통하여 상기 구동회로부의 배선 전극과 전기적 접속을 하는 공정을 포함하는 것을 특징으로 하는 표시장치의 제조방법.
구동회로부를 다결정 실리콘박막 트랜지스터로 형성하는 공정, 상기 구동회로부를 포함하는 박막배선 영역의 소정 부분에 상기 박막배선전극의 일부가 노출하도록 비어홀을 형성하기 위한 절연막을 인쇄 형성하는 공정과,

상기 절연막상에 도전성 잉크를 사용하여 소정 형상으로 인쇄하여 비어홀을 통하여 상기 구동회로부의 배선 전극과 전기적 접속을 하는 공정을 가지는 것을 특징으로 하는 표시장치의 제조방법.
구동회로부를 다결정 실리콘박막 트랜지스터로 형성하는 공정과,

상기 구동회로부를 포함하는 박막배선 영역과 화소부분상에 투명 절연막을 도포 형성하여 평탄화막을 형성하는 공정과,

상기 평탄화막을 포토리소와 에칭프로세스에 의해 상기 구동회로부를 포함하는 박막 배선영역과 상기 화소부분의 소정 부위에 비어홀을 형성하는 공정과,

상기 평탄화막상에 투명 도전막을 소정 부위에 패턴 형성하는 공정과,

상기 구동회로부에의 급전을 위한 배선을 투명 도전막을 포함하는 상기 평탄화막상에 인쇄 형성하는 공정을 가지는 것을 특징으로 하는 표시장치의 제조방법.
액티브 매트릭스기판상에 박막트랜지스터로 구성되는 매트릭스어레이를 구비한 액정 표시부와, 액정 표시부를 구동하는 구동회로부를 형성하는 공정과,

상기 액티브 매트릭스기판상에 레지스트층을 형성하는 레지스트층 형성공정과,

상기 레지스트층에의 노광ㆍ현상을 하여, 레지스트층중 요(凹)홈을 형성해야 하는 부분에 대응하는 부분만을 제거하는 제거공정과,

에칭법에 의해 액티브 매트릭스기판의 상기 레지스트층이 제거된 부분을 오목하게 하여 요홈을 형성하는 요홈 형성공정과,

요홈에 금속 배선을 형성하는 금속 배선형성공정과,

금속 배선형성공정 후에, 레지스트층을 절연 기판상에서 박리하는 박리공정을 가지는 것을 특징으로 하는 표시장치의 제조방법.
제36항에 있어서, 상기 에칭법이 에칭액을 사용하는 화학적 에칭법인 것을 특징으로 하는 표시장치의 제조방법.
제36항에 있어서, 상기 에칭법이 샌드블라스트법인 것을 특징으로 하는 표시장치의 제조방법.