KR101319348B1 - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101319348B1
KR101319348B1 KR1020090127943A KR20090127943A KR101319348B1 KR 101319348 B1 KR101319348 B1 KR 101319348B1 KR 1020090127943 A KR1020090127943 A KR 1020090127943A KR 20090127943 A KR20090127943 A KR 20090127943A KR 101319348 B1 KR101319348 B1 KR 101319348B1
Authority
KR
South Korea
Prior art keywords
substrate
pad electrode
pad
forming
display area
Prior art date
Application number
KR1020090127943A
Other languages
English (en)
Other versions
KR20110071387A (ko
Inventor
백명기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090127943A priority Critical patent/KR101319348B1/ko
Priority to CN2010105327651A priority patent/CN102122649B/zh
Priority to US12/962,172 priority patent/US8502333B2/en
Publication of KR20110071387A publication Critical patent/KR20110071387A/ko
Application granted granted Critical
Publication of KR101319348B1 publication Critical patent/KR101319348B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05687—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명은 LDIC 기술에 의해 제조한 드라이브 IC를 표시 패널에 부착할 때 유리 성분의 IC 기판과 유리 기판 재질의 표시 장치의 기판을 본딩시 충분한 단차를 얻기 위해 상기 IC 기판의 구조물을 변경한 표시 장치 및 이의 제조 방법에 관한 것으로, 본 발명의 표시 장치는 그 중앙에 표시 영역이 정의되고, 외곽에 비표시 영역이 정의되며, 상기 표시 영역에 박막 트랜지스터 어레이를 포함하고, 상기 비표시 영역에 패드 전극을 포함한 제 1 기판;과, 상기 제 1 기판의 비표시 영역의 일측에 대향한 IC 기판;과, 상기 IC기판 상에 형성된 회로 패드 전극;과, 상기 회로 패드 전극 상에 형성된 유기 절연막 성분의 단차 패턴;과, 상기 단차 패턴 내에 상기 회로 패드 전극을 부분적으로 노출하는 회로 패드 콘택홀;과, 상기 회로 패드 콘택홀을 포함한 상기 단차 패턴 상에 형성된 투명 회로 패드 전극; 및 상기 투명 회로 패드 전극과 상기 패드전극 사이에 전기적으로 접속하는 도전성 볼을 포함하여, 상기 제 1 기판과 IC 기판 사이에 형성된 도전성 접착제를 포함하여 이루어진 것을 특징으로 한다.
범프, IC 기판, 포토 아크릴, 저온 형성 폴리 실리콘(LTPS: Low Temperature Process Poly Silicon)

Description

표시 장치 및 이의 제조 방법{Display Device and Manufacturing Method For the Same}
본 발명은 표시 장치에 관한 것으로 특히, LDIC 기술에 의해 제조한 드라이브 IC를 표시 패널에 부착할 때 유리 성분의 IC 기판과 유리 기판 재질의 표시 장치의 기판을 본딩시 충분한 단차를 얻기 위해 상기 IC 기판의 구조물을 변경한 표시 장치 및 이의 제조 방법에 관한 것이다.
본격적인 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판 표시장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 빠르게 대체하고 있다.
이 같은 평판 표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro luminescence Display Device : ELD) 등을 들 수 있는데, 이들은 공통적으로 화상 을 구현하는 평판 표시패널을 필수적인 구성요소로 하는 바, 평판 표시패널은 고유의 발광 또는 편광물질층을 사이에 두고 한 쌍의 투명 절연기판을 대면 합착시킨 구성을 갖는다.
이중 액정 표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 화상 표시장치는 액정셀을 가지는 액정 표시패널과, 표시패널에 광을 조사하는 백 라이트 유닛 및 액정셀을 구동하기 위한 구동회로를 포함하여 구성된다.
액정 표시 패널은 복수의 게이트 라인과 복수의 데이터 라인이 교차하여 복수의 단위 화소영역이 정의되도록 형성된다. 이때, 각 화소영역에는 서로 대향하는 박막 트랜지스터 어레이 기판과 컬러필터 어레이 기판과, 두 기판 사이에 일정한 셀갭 유지를 위해 위치하는 스페이서와, 그 셀갭에 채워진 액정을 구비한다.
박막 트랜지스터 어레이 기판은 게이트 라인들 및 데이터 라인들과, 그 게이트 라인들과 데이터 라인들의 교차부마다 스위치소자로 형성된 박막 트랜지스터와, 액정셀 단위로 형성되어 박막 트랜지스터에 접속된 화소 전극 등과, 그들 위에 도포된 배향막으로 구성된다. 게이트 라인들과 데이터 라인들은 각각의 패드부를 통해 구동회로들로부터 신호를 공급받는다.
박막 트랜지스터는 게이트 라인에 공급되는 스캔신호에 응답하여 데이터 라인에 공급되는 화소 전압신호를 화소 전극에 공급한다.
컬러필터 어레이 기판은 액정셀 단위로 형성된 컬러필터들과, 컬러필터들간의 구분 및 외부광 반사를 위한 블랙 매트릭스와, 액정셀들에 공통적으로 기준전압 을 공급하는 공통 전극 등과, 그들 위에 도포되는 배향막으로 구성된다.
이렇게 별도로 제작된 박막 트랜지스터 기판과 컬러필터 어레이 기판을 정렬한 후 서로 대향 합착한 다음 액정을 주입하고 봉입함으로써 완성하게 된다.
이러한 액정 표시 장치의 구동 회로는 액정 패널의 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어하기 위한 타이밍 제어부와, 상기 액정 패널과 상기 구동회로들의 구동에 필요한 전원 신호들을 공급하는 전원부를 구비한다.
데이터 드라이버와 게이트 드라이버는 다수개의 집적회로(Integrated Circuit: 이하 IC라 함)들로 분리되어 칩 형태로 제작된다.
집적화된 드라이브 IC들 각각은 TCP(Tape Carrier Package) 상에서 오픈된 IC 영역에 실장되거나 COF(Chip On Film) 방식으로 TCP의 베이스 필름 상에 실장되고, TAB(Tape Automated Bonding) 방식으로 액정 패널과 전기적으로 접속된다. 또한, 드라이브 IC는 COG(Chip On Glass) 방식으로 액정 패널 상에 직접 실장되기도 한다.
타이밍 제어부와 전원부는 칩 형태로 제작되어 메인 PCB(Printed Circuit Board) 상에 실장된다.
이하, 첨부된 도면을 참조하여 종래의 액정 표시 장치의 패드부 형성 방법을 설명하면 다음과 같다.
도 1a 내지 도 1f는 종래의 액정 표시 장치의 패드부 형성 방법을 나타낸 공 정 단면도이다.
도 1a와 같이, 박막 트랜지스터 어레이를 포함한 하부 기판의 패드부(10) 상에 패드 금속(11)를 형성한다.
도 1b와 같이, 상기 패드 금속(11)이 형성된 면에 대해, 도전성 접착제(20)를 대향시키고, 이에 가압 장치(30)를 이용하여, 약한 압력 및 열을 가해 프리 본딩(pre-bonding)을 진행한다. 이 때, 상기 도전성 접착제(20)가 가압 장치(30)에 닿는 표면에는 보호필름(21)이 부착되어 있고, 도 1c의 과정에서, 상기 보호필름(21)을 상기 도전성 접착제(20)로부터 떼어낸다.
도 1d와 같이, 상기 도전성 접착제(20)를 상부에 놓여진 기판(10) 상에, 버범프(bump)(41)를 포함한 반도체 IC(40)를 대향시킨다. 이 경우, 상기 도전성 접착제(20)와 상기 범프(41)가 마주보고 있다. 이러한 범프는 예를 들어, 니켈, 구리 등의 금속 재료로 이루어진 것으로, 그 높이는 수㎛로 형성할 수 있다.
도 1e와 같이, 상기 반도체 IC(40)에 가압 장치(50)를 이용하여, 도 1b의 과정에서보다 강한 압력과 열을 가하여, 본딩(bonding)을 진행한다. 이 과정에서, 압력이 전달되어 상기 IC 기판(40)의 연결 패드 단자(41)와 상기 기판(10) 상의 패드 금속(11)이 접하게 되고, 나머지 영역에 압착된 도전성 접착제(20)가 남아있게 된다.
여기서, 도면 상에 생략되어 있으나, 상기 도전성 접착제(20)는 도전성 볼과 나머지 접착 물질을 포함하여 이루어져, 상기 도전성 볼이 상기 금속 성분의 범프(41)와 상기 패드 금속(11) 사이에 잔류하여 전기적 콘택을 이루고, 나머지 영역 에서는 접착 기능을 담당한다.
이와 같이, 종래의 패드부 형성에 있어서는, 일반적인 반도체 IC가 실장된 TCP(Tape Carrier Package)나 COF(Chip On Film)를 사용하여 본딩이 이루어지는데, 반도체 IC의 경우, 두께가 높은 도전성 접착제로 공정이 진행되어 본딩 공정에 필요한 단차를 얻는 것이 가능하다.
한편, 최근 드라이브 IC를 LTPS(Low Temperature Poly Silicon) 방법으로 유리 기판 상에 형성하고, 이를 액정 패널에 부착하는 LDIC(Low Temperature Poly Silicon Driver Integrated Circuit) 기술이 개발되고 있다.
그러나, 이 때, 드라이브 IC를 실장한 기판을 액정 패널의 하부 기판에 부착함에 있어서, 그 패드부의 균일도(Uniformity)가 고르지 못하고, 접촉성이 약하다는 문제점이 있었다.
상기와 같은 종래의 액정 표시 장치의 패드부 및 이의 제조 방법은 다음과 같은 문제점이 있다.
저온 폴리 실리콘 형성 공정을 통해 드라이브 IC 기판이나 특정 기능용 IC기판을 제작하여 표시 패널에 부착하기 위해서는 일반적인 반도체 웨이퍼 상에 형성된 IC를 이용한 방법을 그대로 사용할 수 없다.
예를 들어, 표시 패널과 전기적 본딩을 위해, 반도체 웨이퍼 상에 금속 범프를 형성하는데, 전기 도금(electroplating)이 이용되는데, 글래스 기판 상에는 전기 도금을 이용하기 어렵고, 이는 글래스 기판의 손상이 발생할 수 있기 때문이다. 또한, 상기 글래스 기판 상에 IC를 형성한 LDIC를 기판과 본딩하기 위해, 금속 범프를 포함하는 LDIC에 가압의 과정이 요구되는데, 이 때, LDIC의 글래스 기판 손상이 야기되어, 상기 LDIC에 금속 범프에 대한 가압 공정을 적용하기 어려운 실정이다.
따라서, 글래스 기판을 포함하는 LDIC 에서는 이러한 공정을 진행하기가 불가능하기 때문에 글래스 기판 성분의 드라이브 IC 기판을 이용시 다른 방법의 접근이 필요하다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, LDIC 기술에 의해 제조한 드라이브 IC를 표시 패널에 부착할 때 유리 성분의 IC 기판과 유리 기판 재질의 표시 장치의 기판을 본딩시 충분한 단차를 얻기 위해 상기 IC 기판의 구 조물을 변경한 표시 장치 및 이의 제조 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 표시 장치는 그 중앙에 표시 영역이 정의되고, 외곽에 비표시 영역이 정의되며, 상기 표시 영역에 박막 트랜지스터 어레이를 포함하고, 상기 비표시 영역에 패드 전극을 포함한 제 1 기판;과, 상기 제 1 기판의 비표시 영역의 일측에 대향한 IC 기판;과, 상기 IC기판 상에 형성된 회로 패드 전극;과, 상기 회로 패드 전극 상에 형성된 유기 절연막 성분의 단차 패턴;과, 상기 단차 패턴 내에 상기 회로 패드 전극을 부분적으로 노출하는 회로 패드 콘택홀;과, 상기 회로 패드 콘택홀을 포함한 상기 단차 패턴 상에 형성된 투명 회로 패드 전극; 및 상기 투명 회로 패드 전극과 상기 패드전극 사이에 전기적으로 접속하는 도전성 볼을 포함하여, 상기 제 1 기판과 IC 기판 사이에 형성된 도전성 접착제를 포함하여 이루어진 것에 그 특징이 있다.
상기 단차 패턴은, 2중막 이상의 유기 절연막의 적층으로 이루어진다.
그리고, 상기 단차 패턴 하부를 포함하여 상기 회로 패드 콘택홀을 제외한 영역에 무기 절연막 더 형성될 수 있다.
한편, 상기 IC 기판은 유리 기판이다.
상기 제 1 기판의 표시 영역에 대향하여 컬러 필터 어레이가 형성된 제 2 기판을 더 포함할 수 있다.
그리고, 상기 패드 전극은 복수개의 금속 패드 전극과, 상기 금속 패드 전극들과 접속된 복수개의 투명 패드 전극 및 상기 금속 패드 전극과 상기 투명 패드 전극 사이의 층간에 형성되며, 금속 패드 전극과 투명 패드 전극의 접속부에 패드 콘택홀을 구비하고, 상기 금속 패드 전극들 사이에 단차 생성용 홀을 더 포함할 수 있다.
또한, 상기 금속 패드 전극 하부에 더미 폴리실리콘층과, 상기 금속 패드 전극들에 대응된 부위에 형성된 복수개의 게이트 더미 패턴이 더 형성될 수도 있다. 이 경우, 상기 더미 폴리실리콘층과 상기 게이트 더미 패턴 사이에 게이트 절연막이 더 형성되고, 상기 게이트 더미 패턴과 금속 패드 전극 사이에 층간 절연막을 더 구비하는 것이 바람직하다.
상기 이중막 이상의 유기 절연막 중 적어도 하나는 감광성 아크릴계 수지로 이루어질 수도 있다.
또는 상기 이중막 이상의 유기 절연막 중 하나는 블랙 매트릭스 레진으로 이루어지거나 컬러 필터 안료일 수 있다.
상기 단차 패턴은 1~8㎛의 두께인 것이 바람직하며, 보다 바람직하게는 3~5 ㎛의 두께인 것이 좋다.
또한, 동일한 목적을 달성하기 위한 본 발명의 표시 장치의 패드부 형성 방법은 그 중앙에 표시 영역이 정의되고, 외곽에 비표시 영역이 정의되며, 상기 표시 영역에 형성된 박막 트랜지스터 어레이와, 상기 비표시 영역에 형성된 복수개의 패드 전극을 포함한 제 1 기판을 준비하는 단계;와, 유리 기판 성분의 IC 기판을 준비하는 단계;와, 상기 IC기판 상에 복수개의 회로 패드 전극을 형성하는 단계;와, 상기 회로 패드 전극들 상에 각각 유기 절연막 성분의 단차 패턴을 형성하고, 각 회로 패드 전극을 부분적으로 노출하는 회로 패드 콘택홀을 형성하는 단계;와, 상기 회로 패드 콘택홀들을 포함한 상기 단차 패턴들 상에 투명 회로 패드 전극들을 형성하는 단계; 및 상기 제 1 기판의 패드 전극 상에 상기 투명 회로패드전극이 대향되도록, 전기적으로 접속하는 도전성 볼을 포함한 도전성 접착제를, 상기 제 1 기판과 IC 기판 사이에 도포하여 본딩하는 단계를 포함하여 이루어진 것에 그 특징이 있다.
상기 단차 패턴을 형성하는 단계는, 2중막 이상의 유기 절연막을 차례로 적층하여 이루어진다.
그리고, 상기 2중막 이상의 유기 절연막 하부에 무기 절연막을 더 형성하는 단계를 더 포함할 수 있다.
상기 패드 전극 하부의 상기 제 1 기판 상에 더미 폴리실리콘층을 형성하는 단계;와, 상기 더미 폴리 실리콘층 상에 게이트 절연막을 형성하는 단계;와, 상기 더미 폴리 실리콘층 상에 대응된 상기 게이트 절연막 상에 상기 패드 전극들 하부에 대응된 영역에 복수개 이격된 게이트 더미 패턴을 형성하는 단계; 및 상기 게이트 더미 패턴들을 포함한 게이트 절연막 상에 층간 절연막을 형성하는 단계를 더 포함할 수 있다.
상기 패드 전극을 형성하는 단계는 상기 층간 절연막 상에, 상기 복수개의 이격된 게이트 더미 패턴들 상부에 대응하여 복수개의 서로 이격된 금속 패드 전극을 형성하는 단계;와, 상기 금속 패드 전극들을 포함한 상기 층간 절연막 상에 보호막을 증착하고, 상기 금속 패드 전극들의 일부를 노출하는 패드 콘택홀과 상기 복수개의 금속 패드 전극들 사이를 노출하는 단차 생성홀을 형성하는 단계; 및 상기 패드 콘택홀 내에 상기 금속 패드 전극들과 연결되는 투명 패드 전극을 형성하는 단계를 포함하여 이루어질 수 있다.
상기와 같은 본 발명의 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.
표시 장치의 제 1 기판(박막 트랜지스터 어레이 기판)의 패드부에 그 패드부에 범프를 형성하여 균일도를 고르게 할 수 있는 표시 장치의 패드부 및 그 제조방법을 제공하는데 목적이 있다.
또한, 상기 패드부의 높이를 안정적으로 높게 하여, IC 기판과 표시 패널의 합착시 압력 조건 등을 제어할 수 있는 액정 표시 장치의 패드부 및 그 제조방법을 제공하는 데 그 목적이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 표시 장치의 패드부 및 이의 제조 방법을 상세히 설명하면 다음과 같다.
*제 1 실시예*
도 2a 및 도 2b는 본 발명의 제 1 실시예에 따른 표시 장치의 패드부 형성 방법에 있어서, 각각 IC 기판과, 표시 장치의 기판을 나타낸 단면도이다.
본 발명의 제 1 실시예에 따른 표시 장치의 패드부의 형성 방법은, 먼저 도 2a와 같이, 제 1 기판(100)을 준비한 후, 제 1 버퍼층(110)을 형성한다.
여기서, 상기 제 1 기판(100)은 글래스(glass) 성분이며, 상기 패드부는 서로 합착되어 표시 패널을 이루는 양 기판 중 한 기판의 외곽부분이다.
여기서, 도시된 부분은 박막 트랜지스터 어레이가 형성되는 제 1 기판(100)의 패드 영역에 상당한다. 그리고, 상기 박막 트랜지스터 어레이가 형성되는 제 1 기판(100)은 상대적으로 대향되는 제 2 기판(미도시)에 비해 외곽부분의 면적을 더 크게 하여 형성하고, 이 부분에 전기적인 신호를 인가하는 패드부를 정의한다.
이어, 상기 제 1 버퍼층(110)을 포함한 상기 제 1 기판(100) 상에 결정화된 폴리 실리콘으로 이루어진 반도체층(미도시)을 포함한 박막 트랜지스터 어레이(미도시)를 형성하여, 더불어, 상기 패드 영역에 금속 패드 전극(120)을 형성한다.
즉, 상기 제 1 버퍼층(110)은 반도체층 형성시 상기 제 1 기판(100)의 보호를 위한 것으로, 저온 폴리 실리콘 형성 공정에서, 폴리 실리콘 형성시 요구되는 레이저 결정화나 고열 인가로부터 상기 제 1 기판(100)을 보호하기 위함이다.
이어, 상기 금속 패드 전극(120)을 포함한 제 1 버퍼층(110) 전면에 보호막(130)을 증착하고, 이를 선택적으로 제거하여 패드 콘택홀(135)을 형성한다.
이어, 상기 패드 콘택홀(135)을 포함한 전면에 투명 전극을 증착한 후, 이를 선택적으로 제거하여 투명 패드 전극(140)을 형성한다.
여기서, 상기 표시 장치가 액정 표시 장치라고 한다면, 상기 박막 트랜지스터 어레이는, 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차부에 형성된 게이트 전극, 반도체층, 소오스/드레인 전극으로 이루어진 박막 트랜지스터, 상기 화소 영역에 상기 드레인 전 극과 연결되어 형성된 화소 전극을 포함한다.
이 경우, 상기 금속 패드 전극(120)은 상기 게이트 라인 또는 데이터 라인을 형성하는 공정 중에 함께 형성할 수 있으며, 상기 투명 패드 전극(140)은 화소 전극을 형성하는 공정 중에 함께 형성할 수 있다.
그리고, 상기 표시 장치는, 액정 표시 장치 외에 그 외에 표시 장치, 예를 들어, 유기 발광 표시 장치, 플라즈마 표시 장치, 전기 영동 표시 장치 등으로 대체할 수 있다. 대체한 경우에는 각각 해당 표시 장치에서 적용하는 어레이의 구성을 가감하여 더 취할 수 있다. 어느 경우이나 각 표시 장치에 있어서, 어레이의 신소 인가를 위해서 패드 전극은 구비되어야 하며, 상기 패드 전극은 최종적으로 별도의 IC 기판과의 전기적 본딩이 이루어져야 하기 때문에, 이하 후술하는 패드부 형성은 각 표시 장치에 적용 가능하다 할 것이다.
도 2b와 같이, 유리(glass) 성분의 IC 기판(200)을 준비한 후, 제 2 버퍼층(210)을 증착한다.
이어, 상기 제 2 버퍼층(210) 상의 소정 영역에 회로 패드 전극(220)을 형성한다.
이어, 상기 회로 패드 전극(220)을 포함한 제 2 버퍼층(210) 상에, 무기 절연막(230)을 증착한다. 여기서, 상기 무기 절연막(230)을 구비한 이유는 이후 형성할 제 1, 제 2 유기 절연막(241, 242)을 유리 성분의 IC 기판(200)이나 제 2 버퍼층(210) 상에 직접 형성시 그 성분이 벗겨질 수 있기 때문이며, 또한, 상기 제 1, 제 2 유기 절연막(241, 242)의 패터닝시 하부에 위치한 회로 패드 전극(220)을 보 호하기 위함이다.
이어, 상기 무기 절연막(230) 상에 차례로 제 1, 제 2 유기 절연막(241, 242)을 형성한다.
이어, 제 1, 제 2 유기 절연막(241, 242)을 선택적으로 제거하여, 단차 패턴(240)을 형성한다. 여기서, 상기 제 1, 제 2 유기 절연막(241, 242)과 같이, 이중으로 도포하는 이유는, 예를 들어, 유기 절연막을 1차 도포시 약 3㎛ 이하로 형성되기 때문에, 충분한 두께를 얻기 위해 이층으로 형성한 것이다. 경우에 따라, 상기 유기 절연막의 도포 층 수는 필요 두께에 따라 더 늘릴 수 있을 것이다.
만일, 유기 절연막으로 한층으로 형성시에는 재료적으로 고점도의 물질을 이용하거나 네거티브 감광성 재료로 유기 절연막을 형성하여, 3 ㎛ 이상으로 형성할 수 있을 것이다.
그리고, 상기 제 1, 제 2 유기 절연막(241, 242)를 이루는 재료를 예를 들어, 블랙 매트릭스 레진이나, 컬러 필터 형성 안료 혹은 아크릴계의 유기 절연막 성분 또는 BCB(BenzoCycleButene)일 수 있으며, 이들 유기 절연막을 감광성 재료일 수도 있다.
이 경우, 상기 단차 패턴(240)은 상기 IC 기판(200)이 본딩이 이루어질 제 1 기판(100)의 패드부에 대응되는 것이며, 상기 회로 패드 전극(220)의 중앙 부위 상부는 제거하도록 패턴을 형성한다.
이어 상기 단차 패턴(240) 형성 후, 노출된 회로 패드 전극(220) 중앙 부위 상의 무기 절연막(230)을 제거하여 회로 패드 콘택홀(245)를 형성한다.
이 경우, 상기 단차 패턴(240)의 형성과 무기 절연막(230)의 패터닝은 각각 서로 다른 마스크에 의해 진행할 수도 있고, 동일한 마스크를 이용할 수도 있다.
만일 동일한 마스크를 이용시에는, 다음의 방법과 같이 회절 노광 마스크 또는 하프톤 마스크를 이용한다.
즉, 상기 회절 노광 마스크 또는 하프톤 마스크는 상기 회로 패드 전극의 중앙에 대하여는 투과부, 상기 회로 패드 전극의 중앙을 제외한 상부에는 반투과부, 나머지 영역에는 차광부가 정의되어 있다.
이와 같이, 회절 노광 마스크 또는 하프톤 마스크의 영역을 정의한 것은, 상기 제 1, 제 2 유기 절연막(241, 242)이 파지티브(positive) 감광성 재료로 이루어질 때를 가정한 것으로, 만일 제 1, 제 2 유기 절연막(241, 242)이 네거티브 감광성 재료이거나 제2 유기 절연막(242)의 재료가 아닌 경우, 그 상부에 패터닝을 위한 네거티브 감광막을 더 포함한 경우에는 상술한 마스크의 투과부와 차광부가 반대의 형상을 갖는다.
따라서, 상기 회절 노광 마스크 또는 하프톤 마스크를 이용하여 상기 제 2 유기 절연막(242), 제 1 유기 절연막(241)을 노광 및 현상하여, 일차로 투과부에 상당한 상기 회로 패드 전극(220)의 중앙 부분 상을 제거한다. 이에 의해 회로 패드 콘택홀(245)을 형성한다. 상술한 노광 및 현상 공정에서 상기 투과부에 대응한 부위는 제 2, 제 1 유기 절연막(242, 241)이 모두 제거되고, 반투과부에 대응한 부위는 광량의 차이로 상기 제 2 유기 절연막(242)가 노광 및 현상액에 의해 변성된 채로 남아있다.
이어, 노출된 회로 패드 전극(220)의 중앙 부분 상의 무기 절연막(203)을 건식각하여 제거한다.
이어, 상기 반투과부에 대응한 부위의 변성된 제 2 유기 절연막(242)과 그 하부에 제 1 유기 절연막(241)을 제거한다.
상술한 바와 같이, 패터닝된 제 1 유기 절연막(241)과 제 2 유기 절연막(242)으로 이루어진 단차 패턴(240)과 회로 패드 콘택홀(245)을 포함한 제 2 버퍼층(230) 상에 투명 전극을 증착하고, 이를 선택적으로 제거하여 상기 회로 패드 콘택홀(245)과 그 주변에 대응하여 투명 회로 패드 전극(250)을 남긴다.
여기서, 상대적으로 돌출된 높이를 갖는 상기 단차 패턴(240)을 형성한 이유는, 실제 제 1 기판(100)과 상기 IC 기판(200)을 본딩시, 각 기판이 각각 영역별 높이차를 갖고 있기 때문에, 이들을 일반적인 패드 전극 수준의 높이로 형성시 서로 도통되지 않는 현상이 발생하기 때문이다. 이를 방지하기 위해 상대적으로 1~8㎛의 두께를 단차 패턴을 형성한 것이다.
한편, 여기서, 상기 IC 기판(200) 상에 상기 제 2 버퍼층(210)이 형성된 이유는, 상기 IC 기판(200)의 반도체층 정의를 위한 것으로, 반도체층 형성시 상기 제 1 기판(100)의 보호를 위한 것으로, 저온 폴리 실리콘 형성 공정에서, 폴리 실리콘 형성시 요구되는 레이저 결정화나 고열 인가로부터 상기 제 1 기판(100)을 보호하기 위함이다.
상기 레이저 결정화는 비정질 실리콘 박막이 증착된 기판에 레이저를 가해서 폴리 실리콘을 성장시키는 방법이며, 그 밖의 저온 폴리 실리콘 형성 공정으로 금 속유도 결정화 방법이 있으며, 이는 비정질 실리콘 상에 금속을 증착하여 폴리 실리콘을 형성하는 방법이다.
또한, 상기 IC 기판(200)은 유리 기판에 폴리 실리콘(poly silicon)을 이용하여 박막 트랜지스터를 제조하여 회로를 구성한다. 이때 상기 폴리 실리콘의 제조 방법은 공정 온도에 따라 저온 공정과 고온 공정으로 나눌 수 있으며, 이들 중 고온 공정은 공정 온도가 1000℃ 근처로 절연 기판의 변형 온도 이상의 온도 조건이 요구되어, 유리 기판은 내열성이 떨어지므로 열 저항력이 높은 고가의 석영 기판을 써야 된다는 점과, 이 고온 공정에 의한 폴리 실리콘 박막의 경우 성막시 높은 표면 조도(surface roughness)와 미세 결정립 등의 저품위 결정성으로 저온 공정에 의한 폴리 실리콘보다 소자 응용 특성이 떨어진다는 단점이 있으므로, 저온 증착이 가능한 비정질 실리콘(amorphous silicon)을 이용하여 이를 결정화시켜 폴리 실리콘(poly silicon)으로 형성하는 기술이 연구/개발되고 있다.
도 3은 도 2a 및 도 2b의 IC 기판과 표시 장치의 제 1 기판을 본딩한 상태를 나타낸 단면도이다.
도 3과 같이, 도 2a의 표시 장치의 패드 영역에 도 2b의 IC 기판의 단차 패턴이 대응되도록 하여, 그 사이에 도전볼을 포함한 접착제를 채워, 본딩한다.
여기서, 상기 도전볼(300)은 상기 투명 회로 패드전극(250)과 상기 투명 패드 전극(140) 사이에 채워져 전기적 연결을 수행한다. 그리고, 나머지 영역에서는 접착제 성분이 남아있어, 상기 IC 기판(200)이 상기 제 1 기판(100)의 패드부측에 접착되게 한다.
이 경우, 접착제 내에 남아있는 도전볼(300)들은 패드 전극 이외의 영역에서는 전기적 연결을 갖지 않고, 상기 접착제 성분 내에 있다.
여기서, 상기 금속 패드 전극(120) 및 상기 회로 패드 금속(220)은 각각 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 알루미늄(Al), 알루미늄-네오듐(AlNd), 알루미늄-몰리브덴(AlMo) 등의 저저항 금속으로 이루어져 있다.
여기서, 상기 단차 패턴(240)은 약 1㎛~8㎛의 두께로 형성된다. 보다 바람직하게는 3~5㎛ 의 두께로 형성될 수 있다. 이러한 단차 패턴(240)의 구비에 의해 상기 표시 장치의 제 1 기판(100)의 패드부에 대응하여 돌출부가 형성되어, 물질적인 서로 대향시 상기 제 1 기판(100)의 패드부와 상기 IC 기판(200)과의 전기적인 접속이 잘 이루어질 수 있다.
또한, 상기 투명 패드 전극(140) 및 회로 투명 패드 전극(250)은 예를 들어, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ITZO(Indium Tin Zinc Oxide) 등의 재료로 이루어진다.
상기 도전볼(300)은 구 형상의 플라스틱계 물질 외부에 니켈 (Ni) 등의 전도도가 높은 금속성 재질이 도금되어 있고, 그 외부에 금(Au)이추가적으로 도금되어 있다. 도시는 생략하였으나, 앞서 설명한 바와 같이, 상기 도전볼(300)은 열경화성 수지 내부에 포함되어 상기 IC 기판(200)과 상기 제 1 기판(100) 사이에 채워져 두 기판 사이를 접착하는 기능을 담당한다.
즉, 본 발명의 표시 장치는, 도 3과 같이, 그 중앙에 표시 영역이 정의되고, 외곽에 비표시 영역이 정의되며, 상기 표시 영역에 박막 트랜지스터 어레이를 포함 하고, 상기 비표시 영역에 금속 패드 전극(120) 및 이와 접속된 투명 패드 전극(140)을 포함한 제 1 기판(100)과, 상기 제 1 기판(100)의 비표시 영역의 일측에 대향한 IC 기판(200)과, 상기 IC기판 상에 형성된 회로 패드 전극(220)과, 상기 회로 패드 전극(200) 상에 형성된 유기 절연막 성분의 단차 패턴(240)과, 상기 단차 패턴(240) 내에 상기 회로 패드 전극(220)을 부분적으로 노출하는 회로 패드 콘택홀(245)과, 상기 회로 패드 콘택홀(245)을 포함한 상기 단차 패턴(240) 상에 형성된 투명 회로 패드 전극(250) 및 상기 투명 회로 패드 전극(250)과 상기 투명 패드 전극(240) 사이에 전기적으로 접속하는 도전성 볼(300)을 포함하여, 상기 제 1 기판(100)과 IC 기판(200) 사이에 형성된 도전성 접착제를 포함하여 이루어진다.
나머지 구성 요소 제 1, 제 2 버퍼층(110, 210), 보호막(130), 패드 콘택홀(135) 및 무기 절연막(230)은 상술한 설명을 참조한다.
한편, 도시는 생략하였으나, 제 1 기판(100)의 표시 영역에 대향하여 제 2 기판(미도시)가 더 형성되며, 상기 제 2 기판 상에는 컬러 필터 어레이가 형성된다. 이러한 컬러 필터 어레이는, 상기 제 2 기판 상에 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층과, 상기 제 1 기판(100)측의 화소 전극과 함께 전압이 인가되어 화상을 구현하기 위한 공통 전극을 포함한다. 이를 컬러 필터 어레이 기판이라 한다.
한편, 상술한 제 1 실시예에 있어서는, IC 기판 상의 패드부 대응 높이를 향상시키는 방법에 대해 설명하였으나, 경우에 따라, 표시 장치의 제 1 기판 상에서 높이 조건을 변화시키는 방법도 가능할 것이다. 이하에서는 후자의 경우에 대해 설명한다.
*제 2 실시예*
도 4는 본 발명의 제 2 실시예에 따른 표시 장치의 패드부 형성 방법에 있어서, 표시 장치의 제 1 기판을 나타낸 평면도이며, 도 5는 도 4의 I~I' 선상의 구조 단면도이며, 도 6은 본 발명의 제 2 실시예에 따른 표시 장치의 패드부 형성 방법을 이용한 표시 장치의 제 1 기판과 패드부 형성 상태를 나타낸 단면도이다.
도 4 및 도 5와 같이, 본 발명의 제 2 실시예에 따른 표시 장치의 패드부 형성 방법은 다음의 순서로 이루어진다.
먼저, 제 1 기판(100) 상에 버퍼층(110)을 형성한다.
이어, 상기 버퍼층(110) 상의 소정 부분에 폴리 실리콘 더미패턴(150)을 형성한다. 경우에 따라 상기 폴리실리콘 더미 패턴(150)을 하나의 패턴이 아닌 후술하는 금속 패드 전극의 형상으로 복수개 나누어 형성할 수도 있다. 이 경우에는 상대적으로 더 큰 단차를 예상할 수 있을 것이다.
이어, 상기 폴리실리콘 더미 패턴(150)을 포함한 버퍼층(110) 상에 게이트 절연막(155)을 형성한다.
이어, 상기 게이트 절연막(155) 상에 상기 폴리실리콘 더미 패턴(150) 상부에 대응하여 게이트 라인(미도시)과 동일층의 서로 이격된 복수개의 게이트 더미 패턴(160)을 형성한다.
이어, 상기 게이트 더미 패턴(160) 상에 층간 절연막(165)을 형성한다.
이어, 상기 층간 절연막(165) 상에 상기 게이트 더미 패턴(160) 상부에 대응하여 금속 패드 전극(170)을 형성한다. 이 경우, 상기 금속 패드 전극(170)은 데이터 라인과 동일층의 금속으로 이루어지며, 동일 공정에서 형성한다.
이어, 상기 금속 패드 전극(170)을 포함한 전면에 보호막(175)을 증착한다.
이어, 상기 보호막(175)을 선택적으로 제거하여 상기 금속 패드 전극(170)의 일부를 노출하여 패드 콘택홀(178)을 형성함과 함께, 상기 게이트 더미 패턴(160) 사이의 영역에도 단차 생성용 홀(177)을 형성한다.
여기서, 상기 게이트 더미 패턴(160), 폴리실리콘 더미 패턴 등은 그 형상이 직사각형이나 정사각형을 포함한 다양한 다각형 혹은 원형으로 변경 가능하다. 그리고, 상기 금속 패드 전극(170)의 방향을 다라 형성된다.
이어, 상기 패드 콘택홀(178)을 포함한 상기 보호막(175) 상에 투명 전극을 증착하고 이를 선택적으로 제거하여 상기 패드 콘택홀(178) 내 및 그 주면에 대응하여 투명 패드 전극(180)을 형성한다.
이 경우, IC 기판의 구성은 도 5와 같이, 앞서 설명한 도 2b와 동일한 것으로, 상술한 더미 패턴들을 이용하여 단차를 형성한 표시 장치의 제 1 기판(100)과 유리 기판 상에 회로가 형성된 상기 IC 기판(200)을 대향시키면, 도 6과 같이, 상기 투명 패드 금속(178)과 상기 투명 회로 패드 금속(250)이 도전성 볼(300)에 의해 접속된다.
이 경우, 상기 폴리 실리콘 더미 패턴(150)은 반도체층 형성시 함께 패터닝되며 상기 게이트 더미 패턴(160)은 게이트 라인 형성시 함께 패터닝되며, 상기 금 속 패드 전극(170)은 데이터 라인의 일단에 연결되어 동일층에 형성된다. 이 경우, 상기 금속 패드 전극(170)은 상기 데이터 라인에 직접적인 신호 인가에 이용된다.
이 경우, 도 4와 같이, 상기 단차 생성용 홀(177)은 복수개 형성된 상기 게이트 더미 패턴(160) 사이에 공간을 정의하여 단차가 더 생성되도록 하고, 상기 패드 콘택홀(178)은 하나의 금속 패드 전극에 대해 복수개 구비되어, 상기 패드 콘택홀(178)을 통해 접속되는 상기 금속 패드 전극과 투명 패드 전극이 저저항과 충분한 도전성을 유지하도록 한다.
이 경우, 상기 제 2 실시예를 적용하게 될 경우, 표시 장치의 제 1 기판에서도 단차로 인한 돌출부가 구비되어, 유기 절연막의 다중막 패턴으로 형성된 단차 패턴을 갖는 IC 기판과 대향시 전기적 접속이 잘 이루어지게 된다.
한편, 표시 장치의 제1 기판측에도 상술한 제 1 실시예와 같은 유기 절연막을 이용한 단차 패턴으로 3 ㎛ 이상의 두께로 형성하는 것도 가능할 것이다.
즉, 본 발명의 표시 장치의 패드부 제조 방법은 저온 폴리실리콘 형성 공정이 이루어지는 IC 기판과 표시 장치의 제 1 기판의 패드부 본딩시 IC기판과 표시 장치의 기판의 전기적 접촉을 통해 안정적인 도통이 반드시 이루어져야 하는데 이 경우 비정질 실리콘으로 만들어진 일반 표시 패널(예를 들어, 액정 패널 또는 유기 발광 표시 패널)에 합착할 수 있는 방법을 도출하게 되었으며, 또한, 더미 패턴을 저온 폴리실리콘 형성 공정에 더미 패턴을 형성하여 새로운 공정을 추가하지 않고 필요로 하는 단차를 얻을 수 있는 구조가 도출된다.
한편, 상술한 제 1 실시예의 단차 패턴을 형성함에 있어서, 형성되는 단차 패턴의 높이의 정도를 살펴본다.
도 7a 내지 7d는 본 발명의 제 1 실시예 적용시, IC 기판 측의 단차 패턴의 형성 높이를 나타낸 SEM도이다.
도 7a 내지 7d는, 유기 절연막을 도포시 일정한 회전 시간에서 도포시의 속도 rpm을 250, 300, 400, 500으로 변화시키면서 경화 후의 단차 패턴의 단면을 SEM으로 관찰한 사진이다. RPM이 증감함에 따라, 단차 패턴의 높이가 차례로 10.30㎛, 8.06㎛, 6.55㎛ 및 5.36㎛으로 나타내며, 그 높이가 감소함을 나타내고 있다. 높이 이외의 모폴러지(morphology)는 rpm 변화에 따라서 크게 변화가 없는 것을 확인할 수 있었다. 즉, 속도를 증가시켜 원하는 높이의 수준으로 유기 성분의 단차 패턴을 형성하는 것이 가능함을 의미한다. 또한, 오히려 rpm이 높아질수록 균일도가 보다 개선됨을 알 수 있다.
이 경우, 상기 단차 패턴은 일회로 유기 절연막을 스핀 코팅하여 형성하거나 이중의 유기 절연막을 스핀 코팅하여 형성할 수 있다.
도 8은 본 발명의 제 1 실시예 적용시, IC 기판 측의 단차 패턴을 RPM 속도와, 큐어링 전후의 높이를 측정한 그래프이다.
도 8과 같이, 단차 패턴의 경화전과 경화 후의 높이를 측정하면, 각각 약 1㎛ 정도의 수준으로 경화 후 높이가 낮아짐을 알 수 있다.
이는 단차 패턴의 조절이 코팅시의 속도뿐만 아니라 경화 여부에 의해서도 조절이 가능함을 의미한다.
또한, 표시 장치의 제 1 기판과 이에 대향되는 IC기판간 각각 또는 적어도 한 기판에 단차를 유발하는 패턴을 형성함에 의해 전기적 본딩을 위해 대향시 큰 압력의 인가없이 서로 전기적 접속이 필요한 부분이 돌출되어 있어, 본딩 공정이 용이하게 진행된다.
또한, 제 1 실시예와 같이, IC 기판에 유기 절연막으로 이루어진 단차 패턴을 형성시 일정 수준의 균일한 단차 패턴을 형성할 수 있어, 패드부의 접속 균일도도 향상된다.
한편, 상술한 실시예들에서, 상기 IC 기판은 표시 장치의 제 1 기판의 데이터 라인의 패드 단자에 대응된 것으로, 이 경우, 게이트 패드부는 게이트 드라이브 IC를 제 1 기판에 내장형으로 구비할 수 있다. 경우에 따라서, 게이트 패드부와 데이터 패드부를 모두 LDIC 기판을 이용하여 형성할 수도 있을 것이다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1a 내지 도 1f는 종래의 액정 표시 장치의 패드부 형성 방법을 나타낸 공정 단면도
도 2a 및 도 2b는 본 발명의 제 1 실시예에 따른 표시 장치의 패드부 형성 방법에 있어서, 각각 IC 기판와, 표시 장치의 기판을 나타낸 단면도
도 3은 도 2a 및 도 2b의 IC 기판과 표시 장치의 기판을 본딩한 상태를 나타낸 단면도
도 4는 본 발명의 제 2 실시예에 따른 표시 장치의 패드부 형성 방법에 있어서, 표시 장치의 제 1 기판을 나타낸 평면도
도 5는 도 4의 I~I' 선상의 구조 단면도
도 6은 본 발명의 제 2 실시예에 따른 표시 장치의 패드부 형성 방법을 이용한 표시 장치의 제 1 기판과 패드부 형성 상태를 나타낸 단면도
도 7a 내지 7d는 본 발명의 제 1 실시예 적용시, IC 기판 측의 단차 패턴의 형성 높이를 나타낸 SEM도
도 8은 본 발명의 제 1 실시예 적용시, IC 기판 측의 단차 패턴을 RPM 속도와, 큐어링 전후의 높이를 측정한 그래프
*도면의 주요 부분에 대한 부호의 설명*
100: 제 1 기판 110: 제 1 버퍼층
120: 금속 패드 전극 130: 보호막
135: 패드 콘택홀 140: 투명 패드 전극
150: 폴리실리콘 더미 패턴 155: 게이트 절연막
160: 게이트 더미 패턴 165: 게이트 더미 패턴
170: 금속 패드 전극 175: 보호막
177: 단차 형성 홀 178: 패드 콘택홀
200: IC 기판 210: 제 2 버퍼층
220: 회로 패드 전극 230: 무기 절연막
240: 단차 패턴 241: 제 1 유기 절연막
242: 제 2 유기 절연막 250: 투명 회로 패드 전극
300: 도전성 볼

Claims (20)

  1. 그 중앙에 표시 영역이 정의되고, 외곽에 비표시 영역이 정의되며, 상기 표시 영역에 박막 트랜지스터 어레이를 포함하고, 상기 비표시 영역에 패드 전극을 포함한 제 1 기판;
    상기 제 1 기판의 비표시 영역의 일측에 대향한 IC 기판;
    상기 IC기판 상에 형성된 회로 패드 전극;
    상기 회로 패드 전극 상에 형성된 유기 절연막 성분의 단차 패턴;
    상기 단차 패턴 내에 상기 회로 패드 전극을 부분적으로 노출하는 회로 패드 콘택홀;
    상기 회로 패드 콘택홀을 포함한 상기 단차 패턴 상에 형성된 투명 회로 패드 전극; 및
    상기 투명 회로 패드 전극과 상기 패드전극 사이에 전기적으로 접속하는 도전성 볼을 포함하여, 상기 제 1 기판과 IC 기판 사이에 형성된 도전성 접착제를 포함하여 이루어지며,
    상기 패드 전극은 복수개의 금속 패드 전극과, 상기 금속 패드 전극들과 접속된 복수개의 투명 패드 전극 및 상기 금속 패드 전극과 상기 투명 패드 전극 사이의 층간에 형성되며, 금속 패드 전극과 투명 패드 전극의 접속부에 패드 콘택홀을 구비하고, 상기 금속 패드 전극들 사이에 단차 생성용 홀을 더 포함하는 것을 특징으로 하는 표시 장치.
  2. 제 1항에 있어서,
    상기 단차 패턴은, 2중막 이상의 유기 절연막의 적층으로 이루어진 것을 특징으로 하는 표시 장치.
  3. 제 1항에 있어서,
    상기 단차 패턴 하부를 포함하여 상기 회로 패드 콘택홀을 제외한 영역에 무기 절연막 더 형성된 것을 특징으로 하는 표시 장치.
  4. 제 1항에 있어서,
    상기 IC 기판은 유리 기판인 것을 특징으로 하는 표시 장치.
  5. 제 1항에 있어서,
    상기 제 1 기판의 표시 영역에 대향하여 컬러 필터 어레이가 형성된 제 2 기판을 더 포함한 것을 특징으로 하는 표시 장치.
  6. 삭제
  7. 제 1항에 있어서,
    상기 금속 패드 전극 하부에 더미 폴리실리콘층과, 상기 금속 패드 전극들에 대응된 부위에 형성된 복수개의 게이트 더미 패턴이 더 형성된 것을 특징으로 하는 표시 장치.
  8. 제 7항에 있어서,
    상기 더미 폴리실리콘층과 상기 게이트 더미 패턴 사이에 게이트 절연막이 더 형성되고, 상기 게이트 더미 패턴과 금속 패드 전극 사이에 층간 절연막을 더 구비한 것을 특징으로 하는 표시 장치.
  9. 제 2항에 있어서,
    상기 이중막 이상의 유기 절연막 중 적어도 하나는 감광성 아크릴계 수지로 이루어진 것을 특징으로 하는 표시 장치.
  10. 제 2항에 있어서,
    상기 이중막 이상의 유기 절연막 중 하나는 블랙 매트릭스 레진으로 이루어진 것을 특징으로 하는 표시 장치.
  11. 제 2 항에 있어서,
    상기 이중막 이상의 유기 절연막 중 하나는 컬러 필터 안료인 것을 특징으로 하는 표시 장치.
  12. 제 1항에 있어서,
    상기 단차 패턴은 1~8㎛의 두께인 것을 특징으로 하는 표시 장치.
  13. 그 중앙에 표시 영역이 정의되고, 외곽에 비표시 영역이 정의되며, 상기 표시 영역에 형성된 박막 트랜지스터 어레이와, 상기 비표시 영역에 형성된 복수개의 패드 전극을 포함한 제 1 기판을 준비하는 단계;
    상기 패드 전극 하부의 상기 제 1 기판 상에 더미 폴리실리콘층을 형성하는 단계;
    상기 더미 폴리 실리콘층 상에 게이트 절연막을 형성하는 단계;
    상기 더미 폴리 실리콘층 상에 대응된 상기 게이트 절연막 상에 상기 패드 전극들 하부에 대응된 영역에 복수개 이격된 게이트 더미 패턴을 형성하는 단계;
    상기 게이트 더미 패턴들을 포함한 게이트 절연막 상에 층간 절연막을 형성하는 단계;
    유리 기판 성분의 IC 기판을 준비하는 단계;
    상기 IC기판 상에 복수개의 회로 패드 전극을 형성하는 단계;
    상기 회로 패드 전극들 상에 각각 유기 절연막 성분의 단차 패턴을 형성하고, 각 회로 패드 전극을 부분적으로 노출하는 회로 패드 콘택홀을 형성하는 단계;
    상기 회로 패드 콘택홀들을 포함한 상기 단차 패턴들 상에 투명 회로 패드 전극들을 형성하는 단계; 및
    상기 제 1 기판의 패드 전극 상에 상기 투명 회로패드전극이 대향되도록, 전기적으로 접속하는 도전성 볼을 포함한 도전성 접착제를, 상기 제 1 기판과 IC 기판 사이에 도포하여 본딩하는 단계를 포함하여 이루어지며,
    상기 패드 전극을 형성하는 단계는
    상기 층간 절연막 상에, 상기 복수개의 이격된 게이트 더미 패턴들 상부에 대응하여 복수개의 서로 이격된 금속 패드 전극을 형성하는 단계;
    상기 금속 패드 전극들을 포함한 상기 층간 절연막 상에 보호막을 증착하고, 상기 금속 패드 전극들의 일부를 노출하는 패드 콘택홀과 상기 복수개의 금속 패드 전극들 사이를 노출하는 단차 생성홀을 형성하는 단계; 및
    상기 패드 콘택홀 내에 상기 금속 패드 전극들과 연결되는 투명 패드 전극을 형성하는 단계를 포함하여 이루어진 것 특징으로 하는 표시 장치의 제조 방법.
  14. 제 13항에 있어서,
    상기 단차 패턴을 형성하는 단계는, 2중막 이상의 유기 절연막을 차례로 적층하여 이루어지는 것을 특징으로 하는 표시 장치의 제조 방법.
  15. 제 14항에 있어서,
    상기 2중막 이상의 유기 절연막 하부에 무기 절연막을 더 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 삭제
  17. 삭제
  18. 제 14항에 있어서,
    상기 이중막 이상의 유기 절연막 중 적어도 하나는 감광성 아크릴계 수지로 이루어진 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제 14항에 있어서,
    상기 이중막 이상의 유기 절연막 중 하나는 블랙 매트릭스 레진으로 이루어진 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제 14항에 있어서,
    상기 이중막 이상의 유기 절연막 중 하나는 컬러 필터 안료인 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020090127943A 2009-12-21 2009-12-21 표시 장치 및 이의 제조 방법 KR101319348B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090127943A KR101319348B1 (ko) 2009-12-21 2009-12-21 표시 장치 및 이의 제조 방법
CN2010105327651A CN102122649B (zh) 2009-12-21 2010-10-29 显示设备及其制造方法
US12/962,172 US8502333B2 (en) 2009-12-21 2010-12-07 Display device utilizing conductive adhesive to electrically connect IC substrate to non-display region and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090127943A KR101319348B1 (ko) 2009-12-21 2009-12-21 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110071387A KR20110071387A (ko) 2011-06-29
KR101319348B1 true KR101319348B1 (ko) 2013-10-16

Family

ID=44149812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090127943A KR101319348B1 (ko) 2009-12-21 2009-12-21 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US8502333B2 (ko)
KR (1) KR101319348B1 (ko)
CN (1) CN102122649B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130000118A1 (en) * 2011-06-28 2013-01-03 Shenzhen China Star Optpelectronics Technology Co. Assembly Method of Liquid Crystal Panel
CN104040717B (zh) * 2012-01-17 2017-04-05 索尼公司 半导体装置的制造方法
KR101956736B1 (ko) 2012-03-22 2019-03-11 엘지디스플레이 주식회사 평판표시장치 및 평판표시장치 제조방법
KR101341030B1 (ko) * 2012-08-29 2013-12-13 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN103227119A (zh) * 2012-12-26 2013-07-31 无锡沃浦光电传感科技有限公司 光电阵列器件平面化接地方法
KR102162912B1 (ko) * 2013-12-06 2020-10-07 엘지디스플레이 주식회사 터치패널을 구비한 유기전계 발광장치 및 그 제조방법
US9754928B2 (en) * 2014-07-17 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. SMD, IPD, and/or wire mount in a package
CN104602450A (zh) * 2014-12-31 2015-05-06 京东方科技集团股份有限公司 电路板及其制造方法和显示装置
KR102308663B1 (ko) * 2015-08-27 2021-10-05 엘지디스플레이 주식회사 표시장치 및 표시패널
KR102484885B1 (ko) * 2015-12-07 2023-01-05 엘지디스플레이 주식회사 터치스크린 패널 일체형 표시장치 및 그 제조방법
CN106129028B (zh) 2016-07-13 2018-10-19 京东方科技集团股份有限公司 一种发光二极管显示阵列及其制作方法、可穿戴设备
KR102433260B1 (ko) * 2017-11-08 2022-08-16 엘지디스플레이 주식회사 표시 장치
CN109585459A (zh) 2018-12-05 2019-04-05 惠科股份有限公司 阵列基板的制备方法、阵列基板、显示面板及显示装置
CN112965308B (zh) * 2021-02-04 2022-07-29 豪威半导体（上海）有限责任公司 Lcos结构及其形成方法
CN114509902B (zh) * 2022-01-27 2023-01-31 绵阳惠科光电科技有限公司 阵列基板及其制备方法、显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050104131A (ko) * 2004-04-28 2005-11-02 엘지.필립스 엘시디 주식회사 Ｃｏｇ 방식 액정표시소자 및 그 제조방법
KR20080114355A (ko) * 2007-06-27 2008-12-31 엘지디스플레이 주식회사 액정표시장치의 패드부 및 그의 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1157634C (zh) * 2001-02-28 2004-07-14 友达光电股份有限公司 半导体装置与其制造方法及应用该半导体装置的液晶显示器
JP3759435B2 (ja) * 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
JP2005301056A (ja) * 2004-04-14 2005-10-27 Hitachi Displays Ltd 表示装置とその製造方法
US20060132697A1 (en) * 2004-12-02 2006-06-22 Masahiro Ueshima Liquid crystal device, liquid crystal display, and liquid crystal projector
KR20060072318A (ko) * 2004-12-23 2006-06-28 엘지.필립스 엘시디 주식회사 액정 표시 패널 및 그 제조방법
KR101329078B1 (ko) * 2008-05-28 2013-11-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050104131A (ko) * 2004-04-28 2005-11-02 엘지.필립스 엘시디 주식회사 Ｃｏｇ 방식 액정표시소자 및 그 제조방법
KR20080114355A (ko) * 2007-06-27 2008-12-31 엘지디스플레이 주식회사 액정표시장치의 패드부 및 그의 제조방법

Also Published As

Publication number Publication date
CN102122649A (zh) 2011-07-13
US8502333B2 (en) 2013-08-06
KR20110071387A (ko) 2011-06-29
CN102122649B (zh) 2013-12-25
US20110147748A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
KR101319348B1 (ko) 표시 장치 및 이의 제조 방법
JP3980918B2 (ja) アクティブマトリクス基板及びその製造方法、表示装置
KR100602062B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
US7440041B2 (en) Method of fabricating array substrate having color filter on thin film transistor structure
TWI525375B (zh) 製造薄膜電子裝置之方法
JP4741870B2 (ja) 液晶表示装置及びその製造方法
KR101298693B1 (ko) 액정표시패널 및 이의 제조 방법
US20080292786A1 (en) Method of manufacturing display device
US8027009B2 (en) Liquid crystal display device and method of manufacturing the same
KR20080060442A (ko) 액정표시장치와 그 제조방법
JP2013205839A (ja) ラインオンガラス型液晶表示装置及びその製造方法
EP3037875B1 (en) Array substrate for display device and display device
KR101016284B1 (ko) Ｃｏｇ 방식 액정표시소자 및 그 제조방법
US7422974B2 (en) Method of manufacturing electronic component mounting body, electronic component mounting body, and electro-optical device
KR100686345B1 (ko) 평판표시소자 및 그 제조방법
KR20130048434A (ko) 액정표시셀 및 이의 제조방법
KR101296652B1 (ko) 액정표시장치의 패드부 및 그의 제조방법
KR100574367B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
US20140124785A1 (en) Semiconductor device and method for manufacturing same
KR101641356B1 (ko) 액정 표시 패널의 제조 방법
KR101747721B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR100993458B1 (ko) 액정표시장치 및 그 제조방법
KR101366025B1 (ko) 어레이 기판 및 그 제조방법
KR20060087952A (ko) 액정 표시 패널 및 그 제조방법
KR100825318B1 (ko) 횡전계방식 액정 표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 7