CN1157634C - 半导体装置与其制造方法及应用该半导体装置的液晶显示器 - Google Patents

半导体装置与其制造方法及应用该半导体装置的液晶显示器 Download PDF

Info

Publication number
CN1157634C
CN1157634C CNB011089830A CN01108983A CN1157634C CN 1157634 C CN1157634 C CN 1157634C CN B011089830 A CNB011089830 A CN B011089830A CN 01108983 A CN01108983 A CN 01108983A CN 1157634 C CN1157634 C CN 1157634C
Authority
CN
China
Prior art keywords
spacer block
contact mat
conductive projection
conductive
lcd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB011089830A
Other languages
English (en)
Other versions
CN1373388A (zh
Inventor
李俊右
郑炳钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Priority to CNB011089830A priority Critical patent/CN1157634C/zh
Publication of CN1373388A publication Critical patent/CN1373388A/zh
Application granted granted Critical
Publication of CN1157634C publication Critical patent/CN1157634C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Abstract

一种液晶显示器装置，包括电路组件、电极、导电凸块、基板、接触垫、接合装置、隔块，在电路组件一侧设有电极；导电凸块形成在电极上；基板在对应导电凸块位置上设有接触垫；接合装置，具有多个导电颗粒，用以接合接触垫与导电凸块；隔块与导电凸块形成于电路组件同一侧，用以分隔导电颗粒。其可有效避免各向异性导电膜在接合时发生短路或接触不良现象、并增加产品质量。比现有技术更容易进行电路组件的反工。

Description

半导体装置与其制造方法及 应用该半导体装置的液晶显示器
技术领域
本发明涉及一种半导体装置与其制造方法，以及应用该半导体装置的液晶显示器，特别是涉及一种利用各向异性的导电膜(anisotropic conductivefilm，下称ACF)进行组件间耦接的半导体装置与其制造方法，以及应用该半导体装置的液晶显示器，其中通过形成特殊结构，而加强上述耦接的适当程度。
背景技术
一些现有的电子装置中，组件与主体电路间的连接是通过导电膜(例如ACF)来进行。ACF是以非导电性的合成树脂与导电颗粒(conductive particle)混合而成，导电颗粒1如图1A的剖视图所示，其直径大约为3～5μm，其中央部分1a为聚合物，而在外面包覆以金属导体1b，如金、镍、锡等。
ACF常被用于液晶显示器的制造，有的是用于将面板的驱动芯片直接封装于玻璃基板上的制造方法(本领域通称为COG，即chip on glass)，或者将该驱动芯片接合至软性电路板(COF，即chip on FPC)、再接合至基板的方法。
此外，ACF也适用于将芯片接合于一般印刷电路板(COB，即chip onboard)的制作工艺中。
如图1B所示，以基板4表示上述的玻璃基板、软性电路板、印刷电路板或其它电路板件。在制造中，其基板4上形成有接触垫(pad)4a，用以供各种信号、能量传递。另一方面，在芯片3的引脚上形成较厚的导电凸块(bump)3a。驱动芯片3与基板4之间置入ACF 5，然后加热改变ACF 5的黏滞度，接着压合驱动芯片3与基板4，此时对应的接触垫4a与导电凸块3a之间必须是相互对准。
由于导电凸块3a具有一定的厚度，导电颗粒1会在导电凸块3a与接触垫4a之间被挤压。通过其外周面包覆的金属层1b，被挤压的导电颗粒1便在导电凸块3a与接触垫4a之间构成电连接。利用ACF进行芯片封装，便可同时完成黏合驱动芯片3与电路耦接的动作。
应用ACF进行芯片封装时，常见的问题是导电颗粒的不当的迁移(migration)。由于加热后ACF中树脂部分的黏滞度下降，在压合导电凸块3a与接触垫4a时，其间的导电颗粒容易向周围扩散迁移。问题之一如图1C所示，导电凸块3a与接触垫4a间的导电颗粒1数量太少，而使耦接的电阻增加。再者，另一问题如图1D所示，太多的导电颗粒1集中于相邻的导电凸块3a间，而产生侧向的电连接，即对相邻的导电凸块3a与相邻的接触垫4a造成短路。在芯片功能日渐增加，而单位面积上的接脚数目随之增加的情况下，短路的问题将越来越容易发生。
对于这些问题，美国专利第5844314号提出一种如图1E所示的结构，通过在导电凸块3a末端两侧产生突缘3a1，在接合时便可形成一容置空间，防止导电颗粒1的流窜，而确保导电凸块3a与接触垫4a间的耦接质量。
如图1F所示，美国专利第5903056号提出的方法是在基板4的接触垫4a的两侧设置突起结构，而达到类似上述美国专利第5844314号的功效。
然而美国专利第5844314号与第5903056号并未解决在相邻接脚间产生短路的问题。
如图1G所示，美国专利第5650919号提出的方法是在接合结构的基板4的一侧产生一尖峰形的聚合物结构6，以在接合时防止上述的短路发生，同时限制导电颗粒1的迁移。
然而，其缺点是不能完全防止导电颗粒1的不当漂移，如图1H所示的上视图中，由于芯片3与基板4的接面上的导电颗粒1可以在平面上移动，而且美国专利第5650919号提出的方法只能防止单方向的导电颗粒1的迁移，因此接合时仍可能会有上述相邻的接触垫间形成短路的问题发生。
再者，该案所提出的尖峰形结构6在尖峰的根部6a占有较大空间，接合时为避免卡到另一端的接脚造成接触不良，其接合的精准度必须更加提高，无形中会降低了质量并提高了制造成本。
此外，当接合不良或者有短路的情形产生，而驱动芯片需要反工(rework)、更换时，由于现有技术都把阻隔用的结构设置在基板4上，该各阻隔用的结构经常会在重工的过程中破损，而失去了阻隔导电颗粒1的效果。因此，将上述的阻隔结构设置于基板4的方法，也需要改进。
发明内容
本发明的目的在于提供一种半导体装置与其制造方法及应用该半导体装置的液晶显示器，以解决上述问题。
本发明的目的是这样实现的，即提供一种液晶显示器装置，包括一电路组件(circuit device)，在该电路组件的一侧设有一电极(electrode)；一导电凸块(conductive bump)，该导电凸块形成在该电极上；一基板(substrate)，对应于该导电凸块的位置上设有一接触垫(bonding pad)；一接合装置(connectingmeans)，具有多个导电颗粒，用以接合该接触垫与该导电凸块，其中该导电颗粒用以电连接该接触垫与该导电凸块；以及一隔块(barrier rib)，笔直地凸设于该电路组件，并与该导电凸块形成于该电路组件的同一侧，用以分隔该导电颗粒。其中，该隔块以绝缘材料制成，如聚酰亚胺(polyimide，PI)。
该接触垫还包括多个第一接触垫与多个第二接触垫，其中该第一接触垫是该液晶显示器的输入端，该第二接触垫是该液晶显示器的输出端。该隔块还包括一第一隔块，其中该第一隔块平行第一方向，用以分隔该第一接触垫之间的导电凸块。
再者，该隔块还包括第二隔块，其中该第二隔块平行该第一方向，用以分隔该第二接触垫之间的导电凸块。并且该隔块还包括第三隔块，其中该第三隔块平行第二方向，用以分隔该第一接触垫与第二接触垫之间的导电凸块。
其中该第一隔块可连接于相邻的第三隔块，而形成一L形或T形的结构。同样的，其中该第二隔块可连接于相邻的第三隔块，而形成一L形或T形的结构。
再者，该接合装置为各向异性导电膜(anisotropic conductive film，ACF)。而该导电凸块的材料可包括金、铜、镍、锡的任一种。此外，本发明的液晶显示器装置的基板为一玻璃基板。相对的，该电路组件为一集成电路(Integrated Circuit)、一软性电路板(Flexible Printed Circuit)或者是一印刷电路板(printed circuit board)。
本发明还提供一种半导体装置，包括一电极(electrode)；一导电凸块(conductive bump)，该导电凸块设置在该电极上；一接触垫(bonding pad)；一接合装置(connecting means)，具有多个导电颗粒，用以接合该接触垫与该导电凸块，其中该导电颗粒用以电连接该接触垫与该导电凸块；以及一隔块(barrierrib)，沿该导电凸块凸起方向笔直地凸起，并与该电极设置于同一侧，用以分隔该导电颗粒。
其中，该隔块以绝缘材料制成，如聚酰亚胺(polyimide，PI)；该接触垫还包括多个第一接触垫与多个第二接触垫，其中该第一接触垫是该液晶显示器的输入端，该第二接触垫是该液晶显示器的输出端；并且，该隔块还包括第一隔块，其中该第一隔块平行第一方向，用以分隔该第一接触垫之间的导电凸块；该隔块还包括第二隔块，其中该第二隔块平行该第一方向，用以分隔该第二接触垫之间的导电凸块；再者，该隔块还包括第三隔块，其中该第三隔块平行第二方向，用以分隔该第一接触垫与第二接触垫之间的导电凸块。
其中，该第一隔块与第二隔块连接于相邻的第三隔块，而形成L形或T形的结构。
再者，该接合装置为各向异性导电膜(anisotropic conductive film，ACF)；而该导电凸块的材料可包括金、铜、镍、锡的任一种。
本发明还提供一种制造半导体装置的方法，包括以下的步骤：
提供一电路组件，其中在该电路组件的一侧设有多个电极；
在该电路组件上形成一保护层，并露出该电极的部分区域，然后覆盖上一接口金属层；
在该接口金属层上涂覆一绝缘材料层，在该绝缘材料层上涂覆一光致抗蚀剂层；
通过光掩模，进行曝光显影及蚀刻制作工艺，除去不需要的光致抗蚀剂层及绝缘材料层，所留下的即是形成的多个隔块；以及
再以典型导电凸块的制作方法，在该保护层上形成对应于该电极的多个导电凸块，并使该电极电连接至该导电凸块；形成该隔块于该导电凸块的同一侧，而且介于该导电凸块之间。
附图说明
下面结附图，详细说明本发明的实施例，其中：
图1A为典型的导电颗粒结构示意图；
图1B为驱动芯片与玻璃基板的基本的ACF接合方法示意图；
图1C、图1D为传统ACF接合方式常有的问题的示意图；
图1E～图1G为现有技术用以解决图1C所示问题的若干方法示意图；
图1H为现有技术中未解决的问题的示意图；
图2为本发明实施例的液晶显示器的局部结构示意图；
图3为本发明实施例的芯片上所设隔块的一种配置示意图；
图4为本发明实施例的芯片上所设隔块的另一种配置示意图；
图5a～图5c为典型的芯片上导电凸块的形成过程示意图；
图6a～图6g为本发明实施例的芯片上第一、第二隔块的制造过程示意图；
图7、图8为本发明半导体装置的不同应用示意图。
具体实施方式
符号说明：
1～导电颗粒；1b～金属层；3～芯片；3a～导电凸块；4～基板；4a～接触垫；5～ACF；6～尖峰形结构；100～液晶显示器；10～芯片；11～基面；11a、11b～两缘；111～电极；112～保护层；113～接口金属层；114～光致抗蚀剂层；115～开口；116、116’～PI层；117、117’～光致抗蚀剂层；12～导电凸块；13～第一隔块；14～第二隔块；15～第三隔块；20～基板部；21～接触垫；21a～第一接触垫；21b～第二接触垫；30～接合装置；31～导电颗粒；O1～第一方向；O2～第二方向。
第一实施例
参照图2，本发明半导体装置的第一实施例为一液晶显示器100，其中包括至少一芯片10(为驱动芯片)，设有一基面11，该基面11在相对两缘11a、11b附近设有至少二导电凸块12。
另有一基板部20，即该液晶显示器100的玻璃面板，设有多个接触垫21，其中该导电凸块12设置对应于该接触垫21。
由于该芯片10必须与基板部20构成电连接，因此设有一接合装置30，其中该接合装置30具有数个导电颗粒31，以接合该基板部20与该接触垫21，并使该导电颗粒31夹挤于该接触垫21与导电凸块12间，而对该接触垫21与导电凸块12构成电连接。其中，接触垫21还包括多个第一接触21a垫与多个第二接触垫21b，其中该第一接触垫21a是该液晶显示器的信号输入端，该第二接触垫21b是该液晶显示器的信号输出端。
换言之，本发明的设计中，在电路组件上设有至少一隔块(barrier rib)，其中该导电凸块12形成于该电路组件的同一侧，用以分隔导电颗粒31，避免导电颗粒31的不当漂移。隔块以绝缘材料制成，并分为第一隔块13、第二隔块14与第三隔块15。如图2所示，该第一隔块13平行第一方向O1，用以分隔相邻的第一接触垫21a之间的导电凸块12；该第二隔块14也平行该第一方向，用以分隔第二接触垫21b之间的导电凸块12；再者，该第三隔块15平行于一第二方向O2，用以分隔第一接触垫21a与第二接触垫21b之间的导电凸块12。
如图2所示，第一、第二隔块13、14最好分别连接于相邻的第三隔块15，而形成一L形(未图标)或T形(如图所示)的结构。
该绝缘材料最好为聚酰亚胺(polyimide，PI)。而其中，该接合装置30最好是本领域常用的各向异性导电膜(anisotropic conductive film，ACF)。再者，该导电凸块12的材料可以是金、铜、镍、锡的任一种。
以上所述液晶显示面板的典型COG制作工艺所包括的装置。为解决前面所述的问题，详见以下实施例。
第二实施例
本发明的第二实施例如图3所示，中央具有四块第三隔块15，大体排列于四角，该第一、第二隔块13、14分别连接于邻近的第三隔块14。
第三实施例
本发明的第三实施例如图4所示，中央具有两块第三隔块15，大体平行排列成两直线，该第一、第二隔块13、14分别连接于邻近的第三隔块15，形成两个相连的T形。
此外就制造方面，本发明的第一、第二与第三隔块13、14、15等装置最好是在芯片的导电凸块制作工艺中一并制造，以节省组装的程序。如图5a～图5c所示，本发明实施例的芯片导电凸块是以典型的程序制造。
如图5a所示，芯片在进行导电凸块的制作工艺时，为了要在基面11上露出裸露的电极(electrode)111，会先在基面上形成并限定出一保护层(passivation layer)112，并且只露出该电极111。然后再覆盖上一接口金属层113，通常为Ti与W的合金。最后在接口金属层113的上涂覆一光致抗蚀剂层114，通过光掩模(mask)与紫外线进行曝光显影，去除不需要的光致抗蚀剂层，而形成图5a中的开口115，然后如图5b所示的，在该空槽上再覆盖上一金属(通常为Au，一般通过蒸镀方式)。参照图5c，去掉光致抗蚀剂之后即可形成凸块12。以上所述为典型导电凸块的制造方法。
为了要在芯片10的基面11上形成一预定的阻隔结构，本发明的制造方法除了形成导电凸块之外，还包括了形成阻隔结构的步骤，详细的步骤如图6a至图6g所示。
在图6a中，首先在基面上会先形成并限定出一保护层(passivation layer)112，并且只露出该电极111。然后再覆盖上一接口金属层113。接着如图6b所示，在接口金属层113上涂覆PI层116，然后如图6c所示的在PI层116上涂覆光致抗蚀剂层117(正型光致抗蚀剂或负型光致抗蚀剂皆可)。接着如图6d所示，通过适当的光掩模(未图标)，进行曝光显影及蚀刻的制作工艺，除去不需要的光致抗蚀剂层与PI层，所留下的即是通过预定的光致抗蚀剂层117’及其所保护的PI层116’，以作为前述的第一、第二与第三隔块13、14、15之用。
接着，在具有第一隔块13、14、第二隔块15的情况下，重复如前述的图5a～图5c所显示的制作工艺，便可形成如图6e～图6g所示的程序。结果，在该芯片上便可同时具有导电凸块12以及第一隔块13、14及第二隔块15。
除了上述液晶显示器的COG制作工艺外，本发明的半导体装置更可应用于将电子组件耦接在一般印刷电路板(PCB)的制作工艺，如图7所示，其中基板20为一印刷电路板；以及将组件接合于软性电路板(FPC)的制作工艺，如图8所示，其中基板20为一软性电路板。
承上所述，运用本发明的电子装置，在生产过程中，可以有效避免ACF在接合时因导电颗粒不当移动分布而分布不均，以致信号线、甚至能源线间发生短路或接触不良的现象。此外，本发明的隔块设置于芯片上，可以将该部分制作工艺交由芯片厂商完成，不必在液晶显示器的玻璃面板，或其它电路装置的基板上进行其它的制作工艺。依据本发明的电子装置可有效增加产品质量以及增加产率。
此外，当电路组件(例如驱动芯片)出现次品时，依据本发明的半导体装置比现有技术更容易进行电路组件的反工(rework)及更换。其中隔块设置在电路组件上，而不是位于基板上。因此，在反工、清洁基板时不会连同其上的隔块一并移除，因此当重新接合基板上的接触垫与另一块良好的电路组件(包括其上的隔块)时，便不需担心反工会损坏到隔块了。
虽然结合以上具体的实施例说明了本发明，然而其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，可作更动与润饰，因此，本发明的保护范围应以权利要求所界定的为准。

Claims (22)

1.一种液晶显示器装置，包括：
一电路组件，在该电路组件的一侧设有一电极；
一导电凸块，该导电凸块形成在该电极之上；
一基板，对应于该导电凸块的位置上设有一接触垫；
一接合装置，具有多个导电颗粒，用以接合该接触垫与该导电凸块，其中该导电颗粒用以电连接该接触垫与该导电凸块；以及
一隔块，笔直地凸设于该电路组件，并与该导电凸块形成于该电路组件的同一侧，用以分隔该导电颗粒。
2.如权利要求1所述的液晶显示器装置，其中该隔块以绝缘材料制成。
3.如权利要求2所述的液晶显示器装置，其中该接触垫还包括多个第一接触垫与多个第二接触垫，其中该第一接触垫为该液晶显示器的输入端，该第二接触垫是该液晶显示器的输出端。
4.如权利要求3所述的液晶显示器装置，其中该隔块还包括一第一隔块，其中该第一隔块平行第一方向，用以分隔该第一接触垫之间的导电凸块。
5.如权利要求3所述的液晶显示器装置，其中该隔块还包括第二隔块，其中该第二隔块平行该第一方向，用以分隔该第二接触垫之间的导电凸块。
6.如权利要求3所述的液晶显示器装置，其中该隔块还包括第三隔块，其中该第三隔块平行第二方向，用以分隔该第一接触垫与第二接触垫之间的导电凸块。
7.如权利要求4、5或6所述的液晶显示器装置，其中该第一隔块连接于相邻之第三隔块，而形成一L形的结构。
8.如权利要求6所述的液晶显示器装置，其中该第一隔块连接于相邻的第三隔块，而形成一T形的结构。
9.如权利要求6所述的液晶显示器装置，其中该第二隔块连接于相邻的第三隔块，而形成一L形的结构。
10.如权利要求6所述的液晶显示器装置，其中该第二隔块连接于相邻的第三隔块，而形成一T形的结构。
11.如权利要求2所述的液晶显示器装置，其中该绝缘材料为聚酰亚胺。
12.如权利要求2所述的液晶显示器装置，其中该接合装置为各向异方性导电膜。
13.如权利要求2所述的液晶显示器装置，其中该导电凸块的材料包括金、铜、镍、锡之任一种。
14.如权利要求2所述的液晶显示器装置，其中该基板为一玻璃基板。
15.如权利要求2所述的液晶显示器装置，其中该电路组件为一集成电路。
16.如权利要求2所述的液晶显示器装置，其中该电路组件为一软性电路板。
17.一种半导体装置，包括：
一电极；
一导电凸块，该导电凸块设置在该电极之上；
一接触垫；
一接合装置，具有多个导电颗粒，用以接合该接触垫与该导电凸块，其中该导电颗粒用以电连接该接触垫与该导电凸块；以及
一隔块，沿该导电凸块凸起方向笔直地凸起，并与该电极设置于同一侧，用以分隔该导电颗粒。
18.如权利要求17所述的半导体装置，其中该隔块以绝缘材料制成；
该接触垫还包括多个第一接触垫与多个第二接触垫，其中该第一接触垫为该液晶显示器的输入端，该第二接触垫为该液晶显示器的输出端；
该隔块还包括第一隔块，其中该第一隔块平行第一方向，用以分隔该第一接触垫之间的导电凸块；
该隔块更包括第二隔块，其中该第二隔块平行该第一方向，用以分隔该第二接触垫之间的该导电凸块；以及
该隔块还包括第三隔块，其中该第三隔块平行第二方向，用以分隔该第一接触垫与第二接触垫之间的导电凸块。
19.如权利要求18所述的半导体装置，其中该第一隔块与第二隔块连接于相邻的第三隔块，而形成L形的结构。
20.如权利要求18所述的半导体装置，其中该第一隔块与第二隔块连接于相邻的第三隔块，而形成T形的结构。
21.如权利要求18所述的半导体装置，其中该绝缘材料为聚酰亚胺；
该接合装置为各向异性导电膜；以及
该导电凸块的材料包括金、铜、镍、锡之任一种。
22.一种制造半导体装置的方法，包括以下的步骤：
提供一电路组件，其中在该电路组件的一侧设有多个电极；
在该电路组件上形成一保护层，并露出该电极的部分区域，然后覆盖上一接口金属层；
在该接口金属层上涂覆一绝缘材料层，在该绝缘材料层上涂覆一光致抗蚀剂层；
通过光掩模，进行曝光显影及蚀刻制作工艺，除去不需要的光致抗蚀剂层及绝缘材料层，所留下的即是形成的多个隔块；以及再以典型导电凸块的制作方法，在该保护层上形成对应于该电极的多个导电凸块，并使该电极电连接至该导电凸块；形成该隔块于该导电凸块的同一侧，而且介于该导电凸块之间。
CNB011089830A 2001-02-28 2001-02-28 半导体装置与其制造方法及应用该半导体装置的液晶显示器 Expired - Lifetime CN1157634C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB011089830A CN1157634C (zh) 2001-02-28 2001-02-28 半导体装置与其制造方法及应用该半导体装置的液晶显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB011089830A CN1157634C (zh) 2001-02-28 2001-02-28 半导体装置与其制造方法及应用该半导体装置的液晶显示器

Publications (2)

Publication Number Publication Date
CN1373388A CN1373388A (zh) 2002-10-09
CN1157634C true CN1157634C (zh) 2004-07-14

Family

ID=4657632

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011089830A Expired - Lifetime CN1157634C (zh) 2001-02-28 2001-02-28 半导体装置与其制造方法及应用该半导体装置的液晶显示器

Country Status (1)

Country Link
CN (1) CN1157634C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314094C (zh) * 2004-02-25 2007-05-02 友达光电股份有限公司 封装对准结构
KR101319348B1 (ko) * 2009-12-21 2013-10-16 엘지디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN106405892B (zh) * 2016-10-24 2019-09-17 昆山国显光电有限公司 平板显示装置的压接结构和压接方法
EP3542253B1 (en) * 2016-11-15 2022-08-17 BOE Technology Group Co., Ltd. Display substrate, touch panel and display panel, and fabricating method thereof

Also Published As

Publication number Publication date
CN1373388A (zh) 2002-10-09

Similar Documents

Publication Publication Date Title
KR102665438B1 (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자 디바이스
CN1306333C (zh) 显示基板及具有该基板的液晶显示器
DE102005045661B4 (de) Mikroelektronischer Bauelementchip und Herstellungsverfahren, Packung und LCD-Vorrichtung
CN1193261C (zh) 液晶显示装置及其制造方法
US20080055291A1 (en) Chip film package and display panel assembly having the same
US20070030433A1 (en) Display device having an anisotropic-conductive adhesive film
CN1414538A (zh) 液晶显示器及其制造方法
CN101060205A (zh) 平面显示面板及连接结构
CN1237383C (zh) 液晶显示装置
KR20050078646A (ko) 필름기판 및 그 제조방법과 화상표시용 기판
CN1862327A (zh) 信号传输组件及应用其的显示装置
CN110047804B (zh) 阵列基板及制作方法、显示面板、拼接屏
CN1065635C (zh) 液晶显示装置及其制造方法
CN1292627C (zh) 电路基板
CN1157634C (zh) 半导体装置与其制造方法及应用该半导体装置的液晶显示器
CN1819742A (zh) 可防止相邻焊垫短路的电路板
CN100352028C (zh) 半导体装置及其制造方法
TWI323378B (en) Pad structure and a display substrate and a liquid crystal display device comprising the same
CN109192738B (zh) 电子装置
CN2705801Y (zh) 用于液晶显示器基板的裸晶焊垫布局
CN1308749C (zh) 平面显示面板的制造方法
JP2008216466A (ja) 表示装置およびその製造方法
JP2543128Y2 (ja) 液晶表示パネル
CN1551341A (zh) 半导体装置、电子器件、电子机器及半导体装置的制造方法
CN1697594A (zh) 薄膜基板及其制造方法和图像显示用基板

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: YOUDA PHOTOELECTRIC CO., LTD.

Free format text: FORMER OWNER: DAQI TECHNOLOGY CO., LTD.

Effective date: 20030425

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030425

Address after: Hsinchu Taiwan Science Industry Park

Applicant after: AU Optronics Corporation

Address before: Hsinchu Taiwan Science Industry Park

Applicant before: Daqi Science and Technology Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20040714

CX01 Expiry of patent term